NL8901533A

NL8901533A - Programmeerbare keten voor de herkenning van sequentiele code.

Info

Publication number: NL8901533A
Application number: NL8901533A
Authority: NL
Original assignee: Samsung Electronics Co Ltd
Priority date: 1988-07-18
Filing date: 1989-06-16
Publication date: 1990-02-16
Also published as: DE3917945A1; FR2634299B1; FR2634299A1; KR900002574A; JP2551659B2; GB2221072B; JPH0247575A; DE3917945C2; KR910005615B1; NL193258C; US5015886A; GB2221072A; NL193258B; GB8916398D0

Description

Korte aanduiding: Programmeerbare keten voor de herkenning van sequentiële code.

De onderhavige uitvinding heeft betrekking op een programmeerbare keten voor de herkenning van een sequentiële code voor het selecteren van een specifieke modus van een chip, omvattende een testmodus in een halfgeleiderinrichting met een aantal werkmodi.

Bij halfgeleidergeheugens, die geleidelijk aan gericht zijn op hoge integratie en hoge betrouwbaarheid, bezit de halfgeleiderchip ketens voor het meten van verschillende elektrische eigenschappen van de chip, of verschillende testmodi, omvattende een normale lees/schrijfmodus. Een dergelijke keten voor een speciale modus wordt zodanig gevormd, dat zij niet functioneert in de normale lees/ schrijfmodus, en daardoor het inwendige van de chip niet beïnvloedt. Gewoonlijk dient de keten voor een speciale modus als een buffer voor het toevoeren van een signaal naar het inwendige van de chip met een spanning, die een extern aangelegde spanning overtreft, of de keten omvat een waarne-mingsketen voor het opwekken van een signaal voor het doen werken van de keten voor een speciale modus, terwijl het functioneren van de keten voor de normale lees/schrijfmodus wordt gestopt. In een conventionele halfgeleiderinrichting met een testmodus voor het evalueren van de eigenschappen van de chip en andere speciale modi, tezamen met de normale lees/ schrijf modus, wordt de selectie van de modus tot stand gebracht door gebruik van een speciaal voorbereid contactge-bied of door het toevoegen van een hoogspanningswaarnemings-keten aan een adres/besturingscontactgebied*

Een dergelijk speciaal voorbereid contactgebied wordt toegevoegd aan het contactgebied, dat gebruikt wordt voor de normale lees/schrijfmodus, en wordt gevoed door een voedingsbron voor het selecteren van de speciale modus. Aan de andere kant wordt, bij gebruik van de hoogspanningswaarne-mingsketen, de hoge spanning (12-14 V) aangelegd op het adres/besturingscontactgebied, verbonden met de hoogspan-ningswaarnemingsketen, die dan werkt voor het selecteren van de speciale modus.

Het probleem dat zich voordoet door het gebruik van het speciaal voorbereide contactgebied is, dat voor elke speciale modus een separaat contactgebied benodigd is, waarbij de chipafmetingen toenemen, en bij het inkapselen worden de speciaal voorbereide contactgebieden niet vaak van een aansluitdraad voorzien, hetgeen resulteert in het mislukken van de test of de toename van het aantal verpakkingspennen. Verder heeft de werkwijze, die gebruik maakt van de hoog-spanningswaarnemingsketen, het probleem dat er een afzonderlijke hoogspanningsbron voor benodigd is.

Het is dienovereenkomstig een doel van de onderhavige uitvinding een programmeerbare keten voor de herkenning van sequentiële code te verschaffen, die individuele invoercodes sequentieel herkent voor het selecteren van een enkele modus, die overeenkomt met een speciale code, teneinde het mogelijk te maken te testen na het verpakken of een gewenste werkmodus te selecteren zonder een hoogspanningsbron.

Een ander doel van de onderhavige uitvinding is het verschaffen van een programmeerbare keten voor de herkenning van sequentiële code, die een verschillende sequentiële invoercode kan hebben voor elke individuele chip door de mogelijkheid te bieden, de individuele code te programmeren.

Volgens de onderhavige uitvinding wordt voor een halfgeleiderinrichting met een aantal werkmodi een programmeerbare keten voor de herkenning van sequentiële code verschaft, gekenmerkt, zoals omschreven in conclusie 1.

De uitvinding wordt toegelicht aan de hand van de tekening, waarin:

Fig. 1 een blokschema is voor het illustreren van de onderhavige uitvinding;

Fig. 2 een uitvoeringsvorm is van de keten voor het herkennen van individuele code volgens de onderhavige uitvinding;

Fig. 3 een uitvoeringsvorm is van de keten voor het herkennen van volgorde volgens de onderhavige uitvinding;

Fig. 4 een voorkeursuitvoeringsvorm illustreert van een keten van het schuifregister, getoond in fig. 3; en

Fig. 5 een tijddiagram is voor het illustreren van het werkingsaspect van de keten volgens de uitvinding.

Onder verwijzing naar fig. 1, omvat de programmeerbare keten voor de herkenning van sequentiële code een keten 10 voor de herkenning van individuele code voor het herkennen van elke ingangscode, en een keten 20 voor het herkennen van volgorde voor het herkennen van de volgorde, gegeven voor individuele codes, verkregen door combinatie van ingangssignalen IPl-IPn. De keten 10 voor het herkennen van individuele code decodeert door een eenvoudige combinatie van logische ketens de ingangssignalen iPl-IPn en hun geïnverteerde signalen (IPl-IPn)die worden toegevoerd door een ingangsbuf-fer (niet getoond) of opgewekt door een combinatie van programmeerbare elementen (niet getoond), en wekt sequent!-i eel de uitvoer op, welke overeenkomt met elke individuele code. De keten 20 voor de herkenning van volgorde ontvangt de uitvoer van de keten 10 voor de herkenning van individuele code, teneinde de volgorde te herkennen, gegeven voor de individuele codes.

Onder verwijzing naar fig. 2, omvat de keten 10 voor de herkenning van individuele code een aantal invertoren (11-In), een aantal NOR-poorten (NOl-NOm), en een aantal buffers (BUFl-BUFm), die elk twee in serie verbonden invertoren omvatten, waarbij elke ingang van de buffers is verbonden met elke uitgang van de NOR-poorten (NOl-NOm). De keten 10 voor de herkenning van individuele code wordt geprogrammeerd voor het uitvoeren van codeherkenningssignalen (Ql-Qm) met een logische hoge toestand door het herkennen van de individuele codes, verkregen door combinatie van de ingangssignalen (IPl-IPn). De keten 10 voor de herkenning van individuele code combineert de ingangssignalen (IPl-IPn), die worden ingevoerd door een ingangshuifer (niet getoond) of opgewekt door combinatie van programmeerbare elementen (niet getoond), en wekt sequentieel de codeherkenningssignalen (Ql, Q2, ... Qm) op overeenkomstig de geprogrammeerde toestand. Wanneer de ingangssignalen (IPl-IPn) namelijk, afhankelijk van de geprogrammeerde toestand, sequentieel ingevoerd worden, worden door de NOR-poorten (NOl-NOm) en de buffers (BUFl-BUFm) de codeherkenningssignalen (Ql-Qm) met een logische hoge toestand sequentieel opgewekt. De keten 10 voor de herkenning van individuele code kan vervangen worden door een andere logische keten, afhankelijk van de geprogrammeerde toestand.

Onder verwijzing naar fig. 3 omvat een voorkeursuitvoeringsvorm van de keten 20 voor de herkenning van volgorde een aantal schuifregisters (SRl-SRm) en een aantal decoderende logische ketens (DLl - DLm-1), die elk zijn aangebracht tussen de schuifregisters. Het aantal (m) schuifregisters (SRl-SRm) is hetzelfde als dat van de individuele codes, hetgeen wordt verkregen door combinatie van de ingangssignalen (IPl-IPn), welke worden toegevoerd aan de keten 10 voor de herkenning van individuele code. Het eerste schuifregister (SRI) wordt voorafgegaan door een ingangsbuf-fer (IBUF), dat twee in serie verbonden invertoren omvat, terwijl het m-de schuifregister (SRm) wordt gevolgd door een uitgangsbuffer (OBUF), op dezelfde wijze gevormd als het ingangsbuffer (IBUF). De uitgangsklem van het uitgangsbuffer (OBUF) is verbonden met een signaalbufferketen (LC), die twee NOR-poorten omvat.

De schuifregisters (SRl-SRm) ontvangen ofwel een uitgangssignaal van het ingangsbuffer (IBUF) ofwel een uitgangssignaal van de voorafgaande decoderende logische ketens (DLl - DLn-1) voor het uitvoeren van schuifgegegevens (SDl-SDm), afhankelijk van het signaalbuffersignaal (LATCH) en kloksignalen 0 en 0. De decoderende logische ketens (DLl - DLn-1) omvatten elk een schuifgegevensinvertor (SDI) voor het inverteren van het schuifgegevensuitgangssignaal van het voorafgaande schuifregister, een codeherkenningssignaalin-vertor (CRSI) voor het inverteren van het codeherkennings-signaal (Q2-Qm) van de keten 10 voor de herkenning van individuele code, en een NOR-poort (NORG) voor het aan de bewerking door een NOR-poort onderwerpen van het uitgangssignaal van de herkenningssignaalinvertor (CRSI). De signaalbufferketen (LC) omvat bovenste en onderste NOR-poorten. Een ingangsklem van de bovenste NOR-poort is verbonden met de uitgangsklem van het uitgangsbuffer (OBUF), terwijl aan een ingangsklem van de onderste NOR-poort het geïnverteerde signaalbuffersignaal (LATCH) wordt toegevoerd. De andere ingangskleiranen zijn gekruist verbonden met elke uitgangsklem van de NOR-poorten.

De keten 20 voor de herkenning van volgorde van fig. 3 werkt als volgt. De coderherkenningssignalen (Ql-Qm) in een logische hoge toestand, die sequentieel uitgevoerd worden door de keten 10 voor het herkennen van individuele code, worden toegevoerd aan het ingangsbuffer (IBUF) en de decoderende logische keten (DL1 - DLm-1). Verder wordt het signaalbuffersignaal in logische hoge toestand opgewekt door de externe klok, en een paar kloksignalen 0 en 0 worden gemeenschappelijk toegevoerd aan alle schuifregisters (SRl-SRm), terwijl het geïnverteerde signaalbuffersignaal (LATCH) in ) logische lage toestand, hetgeen de logische toestand is, tegengesteld aan het signaalbuffersignaal (LATCH), wordt toegevoerd aan de signaalbufferketen (LC). Dientengevolge wordt een eerste codeherkenningssignaal (Ql) in logische hoge toestand, uitgevoerd door keten (10) voor de herkenning van individuele code, toegevoerd aan het eerste schuifregister (SRI) door het ingangsbuffer (IBUF).

Indien het eerste schuifregister (SRI) het eerste signaal in hoge toestand ontvangt, voert zij de eerste schuifgegevens (SDI) in logische hoge toestand uit, overeenkomend met het signaalbuffersignaal (LATCH) in logische hoge toestand en de onderling geïnverteerde kloksignalen 0 en 0.

De eerste schuifgegevens (SDI) en een tweede coderherken-ningssignaal (Q2), die worden uitgevoerd door de keten 10 voor de herkenning van individuele code, worden als logische signalen in lage toestand toegevoerd door de schuifgegevens-invertor (SDI) en de codeherkenningssignaalinvertor (CRSI) aan de NOR-poort (NORG), die het signaal in logische hoge toestand uitvoert. Als het tweede schuifregister (SR2) het signaal in hoge toestand ontvangt, werkt het op dezelfde wijze als het eerste register (SRI) voor het opwekken van de tweede schuifgegevens (SD2) in logische hoge toestand.

Steeds doorgaand op dezelfde wijze, voert het m-de schuifregister (SRm) de m-de schuifgegevens (SDm) uit. De m-de schuifgegevens (SDm) in logische hoge toestand worden door het uitgangsbuffer (OBUF) toegevoerd aan een ingangsklem van de bovenste NOR-poort in de hoge toestand. Verder wordt het negatieve signaalbuffersignaal (LATCH) in logische lage toestand toegevoerd aan een ingangsklem van de onderste NOR-poort. De andere ingangsklem van de bovenste NOR-poort ontvangt een logisch signaal in lage toestand, omdat de signaalbufferketen (LC) het signaal in lage toestand in het voorafgaande stadium afgaf. Dientengevolge wekt de bovenste NOR-poort een uitgangssignaal op in logische lage toestand, hetgeen wordt toegevoerd aan de andere ingangsklem van de onderste NOR-poort, welke een uitgangssignaal in logische hoge toestand opwekt voor het doen werken van de speciale modus.

Onder verwijzing naar fig. 4 omvat elk schuifregister (SRl-SRn) een ingangsklem 22 voor het ontvangen van het uitgangssignaal van het ingangsbuffer (IBUF) of een willekeurige decoderende logische keten (DL1 - DLm-1), een uit-gangsklem 40 voor het overbrengen van de schuifgegevens (SDl-SDm) naar de volgende decoderende logische keten (DL1 -DLm-1) of het uitgangsbuffer (OBUF), een aantal MOS-transis-toren T1-T4, waarvan de afvoer-bronwegen in serie zijn verbonden tussen de ingangsklem 22 en de uitgangsklem 44, en welke door elke poort een van de kloksignalen 0 en 0 ontvangen, NAND-poorten 24, 32, waarvan een van de twee ingangs-klemmen elk respectievelijk is verbonden met het eerste knooppunt 28 en het derde knooppunt 36, en andere ingangs-klemmen gemeenschappelijk de signaalbuffer (LATCH) ontvangen, en invertoren 26, 34, waarvan de ingangsklemmen respectievelijk verbonden zijn met de uitgangen van de NAND-poorten 24, 32 en de uitgangsklemmen elk zijn verbonden met een tweede en een vierde knooppunt 30, 38.

De werking van het schuifregister SRI van fig. 4 zal nu toegelicht worden. Er wordt aangenomen dat het signaal dat wordt afgegeven door de decoderende logische keten (DL1 -DLn-1) of het ingangsbuffer (IBUF) wordt ingevoerd door de ingangsklem 22 in de logische hoge toestand en het signaalbuffersignaal (LATCH) wordt ingevoerd in de logische hoge toestand. Indien in dit geval het geïnverteerde kloksignaal 0 in logische lage toestand wordt toegevoerd aan de poorten van de eerste en de vierde MOS-transistoren Tl, T4, en het kloksignaal 0 in logische hoge toestand wordt toegevoerd aan i de poorten van de tweede en de derde MOS-transistoren T2, T3, schakelen de eerste en de vierde MOS-transistoren Tl, T4 uit, terwijl de tweede en de derde MOS-transistoren T2, 13* inschakelen. Dientengevolge komen de eerste tot en met vierde knooppunten 28, 30, 36, 38 in de lage toestand, en aldus wekt de uitgangsklem 40 het uitgangssignaal in logische lage toestand op. Als daarna het kloksignaal 0 laag wordt en het geïnverteerde kloksignaal 0 hoog, schakelen de eerste en de vierde MOS-transistoren Tl, T4 in, terwijl de tweede en de derde T2, T3 uitschakelen. Derhalve wordt het signaal in hoge toestand, ingevoerd door de ingangsklem 22, overgebracht door de eerste MOS-transistor Tl, en daarom komt het eerste knooppunt 28 in de logische hoge toestand. Bovendien komt het tweede knooppunt 30, omdat de tweede MOS-transistor T2 is uitgeschakeld, in de logische hoge toestand door de NAND-poort 24 en de invertor 26, omdat het eerste knooppunt 28 en het signaalbuffersignaal (LATCH) alle in de hoge toestand zijn. Aangezien echter de derde MOS-transistor T3 de uitgeschakelde toestand behoudt, blijven de derde en vierde knooppunten 36, 38 in de lage toestand, en aldus wekt de uitgangsklem 40 het uitgangssignaal in lage toestand op.

Als daarna het signaal, ingevoerd door de invoerklem 22, laag wordt, het kloksignaal 0 hoog, en het geïnverteerde kloksignaal 0 laag, dan schakelen de eerste en vierde MOS-transistoren Tl, T4 uit, en de tweede en derde MOS-transistoren T2, T3 in. In dit geval wordt het logische hoge signaal van het tweede knooppunt 30 teruggezet door combinatie van de tweede MOS-transistor T2, de NAND-poort 24 en de invertor 26, en wordt dan overgebracht naar het derde knooppunt 36 door de derde MOS-transistor T3. Terwijl de vierde MOS-transistor T4 zich in de lage toestand bevindt, komt het vierde knooppunt 38 in de logische hoge toestand door de NAND-poort 32 en de NOR-poort 24, omdat het derde knooppunt 36 en het signaalbuffersignaal (LATCH) zich alle in de logische hoge toestand bevinden. Dientengevolge worden de schuifgegevens (SD) met logische hoge toestand afgegeven door de uitgangsklem 40. Ondertussen ontvangen de eerste en de derde knooppunten 28, 36 de signalen in hoge toestand van de tweede en de vierde knooppunten 30, 38 door de tweede en de vierde MOS-transistoren T2, T4, waardoor zij elk de hoge toestand behouden.

Als daarna het kloksignaal 0 laag wordt, en het geïnverteerde kloksignaal 0 hoog, dan zijn de eerste en de vierde MOS-transistoren Tl, T4 ingeschakeld en de tweede en de derde MOS-transistoren uitgeschakeld. Aldus wordt het logische signaal in lage toestand door de eerste MOS-tran-sistor Tl overgebracht naar het eerste knooppunt 28. Terwijl de tweede MOS-transistor T2 uitgeschakeld is, wordt het tweede knooppunt 30 laag door de NAND-poort 24 en de invertor 26, omdat het eerste knooppunt 28 laag is en het signaalbuffersignaal (LATCH) hoog. Het derde knooppuntsignaal en het signaalbuffersignaal (LATCH) zijn echter in de hoge toestand en daarom is het vierde knooppunt 38 door de NAND-poort 32 en de invertor 34 in de logische hoge toestand voor het leveren van de schuifgegevens (SD) in logische hoge toestand aan de uitgangsklem 40. Aangezien verder de vierde MOS-transistor T4 ingeschakeld is, wordt het signaal van derde knooppunt 36 overgebracht en gebufferd in het vierde knooppunt 38, waarbij de hoge toestand gehandhaafd wordt.

Als daarna het kloksignaal 0 hoog wordt, en het geïnverteerde kloksignaal 0 laag, dan zijn de eerste en de vierde MOS-transistoren Tl, T4 uitgeschakeld, en de tweede en de derde MOS-transistoren T2, T3 ingeschakeld, zodat de derde en de vierde knooppunten 36, 38 laag worden voor het daardoor leveren van het signaal in lage toestand aan de uitgangsklem.

Fig. 5(A)-5(H) tonen een voorbeeld van tijddiagrammen, die verscheidene werkingsaspecten tonen, na selectie van een specifieke modus (i.e. P-modus) volgens de uitvinding.

De onderhavige uitvinding zal nu meer in het bijzonder beschreven worden onder verwijzing naar de bedrijfsgolfvor- men, getoond in fig. 5. Door een extern toegevoerde klokpuls, wordt het signaalbuffersignaal (LATCH) in hoge toestand, zoals getoond in fig. 5(C), toegevoerd aan het schuifregister (SRl-SRm), en het geïnverteerde signaalbuffersignaal i (LATCH) in lage toestand, zoals getoond in fig. 5(D), wordt toegevoerd aan de signaalbufferketen (LC). Daarna worden de individuele codes IPl-lPn, zoals getoond in fig. 5(A), sequentieel toegevoerd aan de keten 10 voor het herkennen van individuele code. Wanneer de eerste code wordt toegevoerd, wordt het eerste uitgangssignaal Q1 in de hoge toestand, zoals getoond in fig. 5(B-1), afgegeven door de NOR-poort NOl en het eerste buffer (BUF1). Het eerste uitgangssignaal Q1 in hoge toestand wordt in de hoge toestand toegevoerd door het ingangshuifer (IBUF) naar de ingangsklem 22 van het eerste schuifregister SRI. Het kloksignaal 0, zoals getoond in fig. 5(E), wordt toegevoerd aan de poort van de tweede en de derde MOS-transistoren T2, T3, en het geïnverteerde kloksignaal 0, zoals getoond in fig. 5(F), aan de poorten van de eerste en vierde MOS-transistoren Tl, T4. De kloksignalen 0, 0 besturen afwisselend de MOS-transistoren T1-T4, en het signaalbuffersignaal (LATCH) bestuurt de NAND-poorten 24, 26 voor het leveren van de eerste schuifgegevens SDI, zoals getoond in fig. 5(G-1), door de uitgangsklem 40, wanneer het kloksignaal 0 zich op de stijgende flank bevindt. Als een tweede individuele code wordt toegevoerd aan de keten 10 voor het herkennen van individuele code tijdens het afgeven van de eerste schuifge-gevens SDI, wordt het tweede codeherkenningssignaal Q2 in de hoge toestand, zoals getoond in fig. 5(B-2), afgegeven door de NOR-poort N02 en het tweede buffer (BUF2). De eerste schuifgegevens SDI van het eerste schuifregister SRI en het tweede codeherkenningssignaal Q2, afgegeven door het tweede buffer (BUF2) van de keten 10 voor de herkenning van individuele code, worden toegevoerd aan de NOR-poort (NORG) in de lage toestand door de schuifgegevensinvertor SDI en de codesignaalinvertor CRSI. Aldus brengt de NOR-poort (NORG) het signaal in hoge toestand over naar het tweede schuifregister SR2, en het tweede schuifregister SR2 werkt op dezelfde wijze als het eerste schuifregister SRI ter levering van de tweede schuifgegevens SD2 in hoge toestand, zoals getoond in fig. 5(G2), wanneer het kloksignaal 0 zich op de stijgende flank van de volgende periode bevindt.

In dit geval worden, wanneer de schuifgegevens SD2 van het tweede schuifregister SR2 hoog worden, de schuifgegevens SDI van het eerste schuifregister SRI laag. Bij herhaling van de bovenbeschreven bewerkingen levert het m-de schuifregister SRm daarna de m-de schuifgegevens SDm, zoals getoond in fig. 5(G-m). De m-de schuifgegevens SDm worden toegevoerd door het uitgangsbuffer (OBUF) aan een ingangsklem van de bovenste NOR-poort van de signaalbufferketen (LC). Het negatieve signaalbuffersignaal (LATCH), zoals getoond in fig. 5(D), wordt toegevoerd aan een ingangsklem van de onderste NOR-poort, en wanneer de signaalbufferketen (LC) het signaal in lage toestand levert in het voorafgaande stadium, wordt het signaal in lage toestand toegevoerd aan de andere ingangsklem van de bovenste NOR-poort. Derhalve geeft de bovenste NOR-poort het signaal in lage toestand af, I welk signaal toegevoerd dient te worden aan de andere ingangsklem van de onderste NOR-poort, zodat de onderste NOR-poort het signaal in hoge toestand afgeeft voor het selecteren van de P-modus. Een dergelijk logisch hoog uitgangssignaal wordt getoond in fig. 5, door een signaal dat aangeduid wordt als "MODEp", afkomstig van de signaalbufferketen (LC).

Als op dit moment de gespecificeerde invoercodes niet in een bepaalde volgorde worden toegevoerd, wordt het uitgangssignaal van het schuifregister niet verschoven, zodat alle schuifregisters teruggezet worden naar hun uitgangstoestand, waardoor de gewenste modus niet wordt vrijgegeven. Aldus zal, volgens de onderhavige uitvinding, duidelijk zijn, dat de keten van fig. 2 voor de herkenning van individuele code bestaat uit geprogrammeerde logische ketens, zodat de gewenste modus geselecteerd kan worden.

Zoals bovenbeschreven, herkent de keten volgens de uitvinding de individuele codes door combinatie van de ingangssignalen, en maakt het mogelijk slechts door middel van de sequentiële invoer, gegeven voor erkende individuele codes, de gewenste modus te selecteren, zonder een bijkomend contactgebied of een hoogspanningsbron. Verder kan de keten volgens de uitvinding maximaal (2n)m selectiemodi hebben, dat wil zeggen, een totaal aantal gevallen dat verkregen kan worden door het aantal ingangen en de samenstelling van de volgorde, en tevens gebruikt worden voor het beletten van een willekeurige bijzondere werkmodus in een halfgeleiderinrichting, die een aantal werkmodi heeft.

Het kan bijvoorbeeld gebruikt worden in verscheidene niet-vluchtige geheugenelementen, zoals EPROM, EEPROM, etc. ter voorkoming van het onbevoegd wijzigen of kopiëren van de opgeslagen gegevens. Bovendien heeft de keten volgens de uitvinding het voordeel dat het in een programmeerbare logische matrix mogelijk is, zonder beperkingen de code voor het selecteren van een speciale modus te veranderen, omdat de bijzondere modus verkregen kan worden door het toevoeren van een programmeerbare invoercombinatie.

Claims

1. Halfgeleiderinrichting met een aantal werkmodi en met een programmeerbare keten voor de herkenning van sequentiële code, gekenmerkt door individuele codeherkenningsmiddelen, met een combinatie van een aantal logische elementen, voor het ontvangen van een aantal sequentiële invoercodes, waarmee daarna een individuele code, overeenkomend met de herkenning van genoemde invoercodes, wordt verschaft en volgordeherkenningsmiddelen, gekoppeld met de uitgang van genoemde individuele codesherkenningsmiddelen, voor het afgeven van een signaal voor het vrijgeven of blokkeren van een bijzondere werkmodus aan de halfgeleiderinrichting, in reactie op een logische combinatie van elke genoemde individuele code-invoer, waardoor een gewenste bijzondere werkmodus in de halfgeleiderinrichting geselecteerd kan worden.

2. Programmeerbare keten voor de herkenning van sequentiële code volgens conclusie 1, met het kenmerk, dat genoemde volgordeherkenningsmiddelen een aantal schuifregisters omvatten die sequentieel met elkaar zijn verbonden, waarvan het aantal overeenkomt met dat van de individuele codes in genoemde individuele codeherkenningsmiddelen, waarbij de invoer van genoemde schuifregisters wordt bestuurd door de uitvoer van genoemde individuele codeherkenningsmiddelen, overeenkomend met een uitvoer van een voorafgaande trap.

3. Programmeerbare keten voor de herkenning van sequentiële code volgens conclusie 2, met het kenmerk, dat genoemde individuele codeherkenningsmiddelen bestaan uit logische elementen van een programmeerbare logische matrix.