JP5088134B2 - 信号測定装置 - Google Patents

信号測定装置 Download PDF

Info

Publication number
JP5088134B2
JP5088134B2 JP2007537668A JP2007537668A JP5088134B2 JP 5088134 B2 JP5088134 B2 JP 5088134B2 JP 2007537668 A JP2007537668 A JP 2007537668A JP 2007537668 A JP2007537668 A JP 2007537668A JP 5088134 B2 JP5088134 B2 JP 5088134B2
Authority
JP
Japan
Prior art keywords
measurement
signal
reference signal
circuit
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007537668A
Other languages
English (en)
Other versions
JPWO2007037314A1 (ja
Inventor
浩一 野瀬
正之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007537668A priority Critical patent/JP5088134B2/ja
Publication of JPWO2007037314A1 publication Critical patent/JPWO2007037314A1/ja
Application granted granted Critical
Publication of JP5088134B2 publication Critical patent/JP5088134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、例えば集積回路内に設けられる信号測定装置に関する。
近年、集積回路の高速化及び複雑化に伴い、チップ内のノイズやそのばらつき又はクロックのタイミングゆらぎ(ジッタ)などの原因で、動作不良を起こしたり動作帯域が低下したりするなどの問題が深刻になってきている。従来は、集積回路外部に信号を取り出し、その挙動を観測していた。しかし、集積回路の動作周波数は年々上昇しているものの、集積回路外部のボードやパッケージの動作周波数はその上昇速度に追い着いていない。そのため、集積回路外部に取り出す経路上のノイズの影響が無視できなくなり、集積回路内部の高速動作を集積回路外部で観測することが困難になってきている。そこで、チップ内部に測定回路を設け、内部動作を観測する手法の必要性が高まっている。
この種の測定回路は、例えば特開2000−111587号公報に開示されている。従来の測定回路では、図15に示すように、基準信号1406として信号値m×Td(mは整数、Tdは分解能である。)を用い、その基準信号1406と被測定信号1407とを比較し、大小関係が逆転するmを出力信号1401とする方法が用いられている。このとき、信号値m×Tdを生成する回路及び測定回路の構成に応じて、mの最小値及び最大値が決められる。
図16に示すように、被測定信号1402の値がm×Td+Δaのときには出力信号1401としてmが出力され、被測定信号1403の値が(m+1)×Td+Δbのときにはm+1が出力され、被測定信号1404の値がm×Td+Δcのときにはmが出力される。このように、Td以下の間隔で比較ができないため、被測定信号1402〜1404と測定結果である出力信号1401との間には最大でTdに相当する誤差(量子化誤差)が生じることとなる。
測定回路の性能は、測定範囲(mの最小値及び最大値)や測定分解能(Td)を向上させることで改善される。しかし、そのためには面積や消費電力を増大させる必要があるので、製造コストや分留まりの低下を引き起こしてしまう。
前述のノイズやそのばらつき又はクロックのタイミングゆらぎ(ジッタ)の測定に関しては、必要とされる測定範囲や測定分解能は集積回路ごとに異なる。更に、測定対象の測定に必要な範囲の予測が困難である場合や、その大きさが時間ごとに大きく異なる場合もある。したがって、従来の測定回路では、過剰に測定範囲が大きい若しくは分解能が細かい測定マクロを流用するか、集積回路ごとに測定回路を設計し直す必要があった。しかし、前者の方法では面積や消費電力が大きくなり、後者の方法では集積回路ごとに測定回路を設計するのに必要な時間がかかってしまうという問題があった。
一方、トランジスタばらつきや熱雑音などによる測定回路の誤差により、分解能が制限される場合もある。この対策としては、測定回数を増やす、又はトランジスタサイズを大きくするといった手法が知られている。しかし、測定対象の測定に必要な範囲や分解能の予測が集積回路設計段階で困難な場合や、その大きさが動作時に大きく異なる場合には、すべての最悪値を考慮した過剰設計が必要となるため、不必要な面積や電力が増大してしまう可能性がある。
このように従来技術では、前述したノイズやばらつき、クロックのタイミングゆらぎ(ジッタ)の測定に関して、必要とされる測定範囲や分解能は集積回路や動作状況ごとに異なるため、集積回路ごとに個別に測定回路を設計する必要がある、又は過剰設計による面積や電力のオーバヘッドが生じる、という問題があった。
そこで、本発明の主な目的は、測定回路の面積を最小限に抑制しつつ、必要な性能を実現する信号測定装置を提供することにある。本発明の他の目的は、測定範囲や分解能を設計後に動的に切り替える信号測定装置を提供することにある。
本発明に係る信号測定装置は、複数の測定回路を備え、測定回路は、基準信号を入力し、この基準信号のパラメータ値を基点とする等間隔のパラメータ値を有する複数の参照信号を生成する参照信号生成部と、被測定信号を入力し、この被測定信号と参照信号生成部から出力された複数の参照信号とを比較し、これらの比較の結果を出力する信号比較部とを備えることを特徴とする。
本発明に係る信号測定装置によれば、基準信号生成部及び信号比較部を有する測定回路の個数により、測定範囲、分解能、測定精度などの性能を必要に応じて調整することができる。したがって、性能を向上させるために無駄が生じないので、測定回路の占有面積を最小限に抑制しつつ、必要な性能を実現することができる。
図1は、本発明に係る実施例1の信号測定装置を示すブロック図である。 図2は、本発明に係る実施例1の具体例1における小規模ノイズ測定回路を示す回路図である。 図3は、本発明に係る実施例1の具体例1における小規模ノイズ測定回路の直列接続例を示す回路図である。 図4は、本発明に係る実施例1の具体例2における小規模ノイズ測定回路の直列接続例を示す回路図である。 図5は、本発明に係る実施例1の具体例2における小規模ノイズ測定回路の直列接続により発生可能な参照電圧を示した図である。 図6は、本発明に係る実施例1の具体例3における小規模ノイズ測定回路の直列接続例を示す回路図である。 図7は、本発明に係る実施例1の具体例4における小規模ノイズ測定回路の並列接続例を示す回路図である。 図8は、本発明に係る実施例1の具体例5における小規模クロックジッタ測定回路を示す回路図である。 図9は、本発明に係る実施例1の具体例5における小規模クロックジッタ測定回路の直列接続の第1の構成を示す回路図である。 図10は、本発明に係る実施例1の具体例5における小規模クロックジッタ測定回路の直列接続の第2の構成を示す回路図である。 図11は、本発明に係る実施例1の具体例5における小規模クロックジッタ測定回路の直列接続の第3の構成を示す回路図である。 図12は、本発明に係る実施例1の具体例6における小規模クロックジッタ測定回路の並列接続を示す回路図である。 図13は、本発明に係る実施例2の具体例7における小規模ノイズ測定回路の性能切替機能を示す回路図である。 図14は、本発明に係る実施例2の具体例8における小規模クロックジッタ測定回路の性能切替機能を示す回路図である。 図15は、従来の測定回路の構成を示すブロック図である。 図16は、従来の測定回路を用いた場合に発生する量子化誤差について説明する図である。
以下、図面を参照し、本発明の実施例について説明する。
(実施例1)
実施例1は、n個の測定回路を直列及び並列にすることにより、信号測定装置の高性能化を実現するものである。
図1は、本発明の信号測定装置の実施例1のブロック図である。信号測定装置101は、n個の小規模測定回路111,112,…,11m,121,122,…,12m,…,1q1,1q2,…,1qmで構成されている。mとqは正の整数であり、nはmとqの積であり、2以上の整数である。
これらn個の小規模測定回路111〜1qmは、m個ずつq列に分かれて配設されている。各列の小規模測定回路111〜11m,121〜12m,1q1〜1qmはそれぞれ直列接続され、更に各列は並列接続されている。小規模測定回路111〜1qmは、測定対象となる被測定信号Aと、基準信号Bとをそれぞれ入力している。直列接続された小規模測定回路111〜11m(又は121〜12m,…,1q1〜1qm)にパラメータの値がそれぞれ異なる基準信号Bを与えることにより、測定範囲又は測定分解能を高めることができる。また、各列にパラメータが同一の基準信号Bを与えることにより、トランジスタサイズに依存する雑音成分(ばらつき、熱雑音、フリッカノイズなど)を低減することができる。ここに基準信号Bのパラメータとしては電圧や位相などが挙げられる。直列接続及び並列接続を実現する回路の具体例をそれぞれ以下で説明する。
(具体例1)
具体例1は、複数の小規模ノイズ測定回路を直列接続し、小規模ノイズ測定回路のそれぞれに基準信号を直接与えることにより、測定範囲を拡張するものである。なお、測定範囲をS、分解能をB、トランジスタサイズに依存する雑音成分(ばらつき、熱雑音、フリッカノイズなど)をZとする。
小規模ノイズ測定回路200は、例えば図2に示すように、端子201,202と、参照電圧生成部(参照信号生成部)203と、電圧比較部(信号比較部)204とから構成されている。端子201には、外部から基準信号Bが与えられる。この基準信号Bの電圧が小規模ノイズ測定回路200の測定範囲の下限に相当するため、基準信号Bの電圧を測定範囲下限電圧Vmと呼ぶ。小規模ノイズ測定回路200の測定範囲をSとすると、端子202の電圧はVm+Sとなる。端子202の電圧は小規模ノイズ測定回路200の測定範囲の上限に相当するため、測定範囲上限電圧と呼ぶ。
参照電圧生成部203は、端子201と端子202との間に接続されており、基準信号Bのパラメータ値、すなわち測定範囲下限電圧の値を基点とする等間隔の電圧値を有する複数の参照電圧を生成する。この例では、参照電圧生成部203は出力電圧がS/TであるT個(Tは整数)の電圧源が直列接続された構成をしており、各電圧源の負極側の電圧が参照電圧として取り出される。したがって、第1の参照電圧がVm、第2の参照電圧がVm+S/T、…、第Tの参照電圧がVm+S×(T−1)×/Tとなる。kを0からT−1までの整数とすると、k番目の参照電圧はVm+k×S/Tとなる。なお、参照電圧生成部203は、各電圧源の正極側の電圧が参照電圧として取り出される構成としてもよい。
電圧比較部204は、被測定電圧207を入力し、この被測定電圧207と参照電圧生成部203から出力されたT個の参照電圧とを比較し、これらの比較の結果を参照電圧ごとに出力する。この例では、電圧比較部204は、参照電圧ごとに設けられたT個の電圧比較器205から構成されている。各電圧比較器205は、対応する参照電圧と被測定電圧207とを比較し、その結果を出力する。電圧比較部204は、被測定電圧207が参照電圧より“ハイレベル”であるという結果がM個の電圧比較器205から出力された場合に、被測定信号207の電圧レベルをVm+(M−1)×S/Tと推測できる。
ここで、図3を参照して、図2に示した小規模ノイズ測定回路200をn個直列に並べた例について述べる。j段目(jは整数)の小規模ノイズ測定回路に入力する基準電圧を、その前段に当たる(j−1)段目の小規模ノイズ測定回路に入力される基準電圧に、(j−1)段目の小規模ノイズ測定回路の参照信号生成部で生成される参照電圧の間隔と参照電圧の個数との積を加算又は減算した値に設定する。
具体的には、第1の小規模ノイズ測定回路301用の基準電圧をVs、第2の小規模ノイズ測定回路302用の基準電圧をVs+S、第nの小規模ノイズ測定回路用の基準電圧をVs+(n−1)×Sというように、それぞれ値をSずつずらした電圧を小規模ノイズ測定回路の外部で電圧源309を用いて生成する。これらの基準電圧をそれぞれの小規模ノイズ測定回路に与えると、第1の小規模ノイズ測定回路301ではVs,Vs+S/T,…,Vs+S×(T−1)/Tの参照電圧が生成され、第2の小規模ノイズ測定回路302ではVs+S,(Vs+S)+S/T,…,(Vs+S)+S×(T−1)/Tの参照電圧が生成され、第nの小規模ノイズ測定回路ではVs+(n−1)×S,(Vs+(n−1)×S)+S/T,…,(Vs+(n−1)×S)+S×(T−1)/Tの参照電圧が生成される。第1の小規模ノイズ測定回路301の測定範囲はVsからVs+S×(T−1)/Tまで、第2の小規模ノイズ測定回路302の測定範囲はVs+Sから(Vs+S)+S×(T−1)/Tまで、第nの小規模ノイズ測定回路の測定範囲はVs+(n−1)×Sから(Vs+(n−1)×S)+S×(T−1)/Tまでとなる。そのため、信号測定装置全体でのノイズ測定範囲はVsから(Vs+(n−1)×S)+S×(T−1)/Tまでに広がる。
なお、図3において、小規模ノイズ測定回路301の参照電圧生成部304はT個の電圧源11,…,1T-1,1Tから構成され、小規模ノイズ測定回路302の参照電圧生成部305はT個の電圧源21,…,2T-1,2Tから構成され、小規模ノイズ測定回路303の参照電圧生成部306はT個の電圧源31,…,3T-1,3Tから構成されている。
(具体例2)
具体例2は、複数の小規模ノイズ測定回路を直列接続し、小規模ノイズ測定回路のそれぞれに基準信号として外部電圧を与え、分解能を改善するものである。図4は、図2に示した小規模ノイズ測定回路200をn個直列に並べた例である。
信号測定装置の分解能を向上させるためには、小規模ノイズ測定回路200をn個用意し、j段目の小規模ノイズ測定回路に入力する基準電圧を、その前段に当たる(j−1)段目の小規模ノイズ測定回路に入力される基準電圧に、(j−1)段目の小規模ノイズ測定回路の参照信号生成部で生成される参照電圧の間隔をnで割った商を加算又は減算した値に設定する。具体的には、第1の小規模ノイズ測定回路401の基準電圧をVs、第2の小規模ノイズ測定回路402の基準電圧をVs+(S/T)/n、第nの小規模ノイズ測定回路の基準電圧をVs+(S/T)×(n−1)/nと設定する。このように基準電圧を設定するために、電圧S/nTの電圧源409が用いられる。
n個の小規模ノイズ測定回路401,402,403…の参照電圧生成部404,405,406…で生成される参照電圧を並べると、図5に示すようになる。この図から、参照電圧が間隔S/(T×n)でn個の参照電圧生成部401,402,403…のいずれかかから出力されていることがわかる。したがって、信号測定装置全体の参照電圧分解能はS/(T×n)に低減されたことになる。
(具体例3)
具体例3は、複数の小規模ノイズ測定回路を直列接続し、前段の小規模ノイズ測定回路の測定範囲上限信号を後段の測定範囲下限信号として入力することにより、測定範囲を拡張するものである。図6は、図2に示した小規模ノイズ測定回路200をn個直列に並べた例である。
第1の小規模ノイズ測定回路601の基準電圧、すなわち測定範囲下限電圧をVsとすると、第1の小規模ノイズ測定回路601の測定範囲上限電圧はVs+Sとなる。この測定範囲上限電圧Vs+Sを第2の小規模ノイズ測定回路602の測定範囲下限電圧端子に接続し、第2の小規模ノイズ測定回路の測定範囲上限電圧Vs+2×Sを第3の小規模ノイズ測定回路603の測定範囲下限電圧端子に接続する、ということを繰り返す。これにより、第1の小規模ノイズ測定回路601の測定範囲はVsからVs+S×(T−1)/Tまで、第2の小規模ノイズ測定回路602の測定範囲はVs+Sから(Vs+S)+S×(T−1)/Tまで、第nの小規模ノイズ測定回路の測定範囲はVs+(n−1)×Sから(Vs+(n−1)×S)+S×(T−1)/Tまでとなる。その結果、信号測定装置全体のノイズ測定範囲は、具体例1と同様に、Vsから(Vs+(n−1)×S)+S×(T−1)/Tまでに広がる。
この具体例3の特徴は、具体例1、2のように、小規模ノイズ測定回路の外部で基準電圧を生成する必要がなくなることにある。なお、図6において、小規模ノイズ測定回路601,602,603の参照電圧生成部604,605,606は具体例1の参照電圧生成部304,305,306と同一構成ものであり、参照電圧生成部604,605,606で生成される参照電圧も参照電圧生成部304,305,306で生成される参照電圧と同じである。
(具体例4)
具体例4は、複数の小規模ノイズ測定回路を並列接続したものである。図7は、図2に示した小規模ノイズ測定回路200をn個並列に並べた例である。
n個の小規模ノイズ測定回路701,702,703…にはすべて同一の基準電圧Vsを入力し、各小規模ノイズ測定回路の参照電圧生成部704,705,706…により生成される参照電圧のレベルも同一にする。具体的には、参照電圧生成部704,705,706…の全てにおいて、Vs,Vs+S/T,…,Vs+S×(T−1)/Tの参照電圧が生成される。この場合、測定範囲及び分解能は不変であるが、同一信号をn個の小規模ノイズ測定回路701,702,703…で測定したn個の測定結果について、それらの平均値を取ることで、小規模ノイズ測定回路701,702,703…ごとの熱雑音やプロセスばらつき、電圧比較器205のオフセットなどトランジスタサイズに起因する雑音成分を1/√nに低減できる。
(具体例5)
具体例5は、小規模クロックジッタ測定回路を直列接続したものである。小規模クロックジッタ測定回路800は、例えば図8に示すように、測定範囲下限信号端子801と、測定範囲上限信号端子802と、参照位相生成部(参照信号生成部)803と、位相比較部(信号比較部)804とから構成されている。測定範囲下限信号端子801には、基準クロックAすなわち測定範囲下限位相Tmが入力される。
参照位相生成部803は、端子801と端子802との間に接続されており、基準クロックAのパラメータ値、すなわち測定範囲下限位相Tmを基点とする等間隔の位相を有する複数の参照位相を生成する。この例では、参照位相生成部803は遅延時間がS/TであるT個の遅延素子が直列接続された構成をしており、各遅延素子の入力側の位相が参照位相として取り出される。したがって、第1の参照位相がTm、第2の参照位相がTm+S/T、…、第Tの参照位相がTm+S×(T−1)×/Tとなる。kを0からT−1までの整数とすると、k番目の参照位相はTm+k×S/Tとなる。なお、参照位相生成部803は、各遅延素子の出力側の位相が参照位相として取り出される構成としてもよい。
位相比較部804は、被測定クロック807を入力し、この被測定クロック807と参照位相生成部803から出力されたT個の参照位相とを比較し、これらの比較の結果を参照位相ごとに出力する。この例では、位相比較部804は、参照位相ごとに設けられたT個の位相比較器805から構成されている。各位相比較器805は、対応する参照位相と被測定クロック807とを比較し、その結果を出力する。位相比較部804は、被測定クロック807が参照位相より“ハイレベル”であるという結果がM個の位相比較器805から出力された場合に、被測定クロック807の基準クロックAに対する時間ずれ(ジッタ)を(M−1)×S/Tと推測できる。
上記測定回路800の測定範囲又は分解能を拡張する技術としては、上記具体例1〜3と同様の構成を適応できる。
第1の構成は、図9に示すように、図8に示した小規模クロックジッタ測定回路800をn個、及び遅延量がSとなる遅延素子909をn−1個を用いることで実現できる。第1の小規模クロックジッタ測定回路901の測定範囲下限位相をTsとすると、第2の小規模クロックジッタ測定回路902の測定範囲下限位相は遅延素子909を介しているため、Ts+Sになる。更に第kの小規模クロックジッタ測定回路の測定範囲下限位相をTs+(k−1)×Sと、測定範囲下限位相をそれぞれSずつずらした値に設定することにより、信号測定装置全体のジッタ測定範囲をTsから(Ts+(n−1)×S)+S×(T−1)/Tまでに拡張可能である。
第2の構成は、図10に示すように、図8に示した小規模クロックジッタ測定回路800をn個用意し、第1の小規模クロックジッタ測定回路1001の測定範囲下限位相をTs、第2の小規模クロックジッタ測定回路1002の測定範囲下限位相をTs+(S/T)/n、第nの小規模クロックジッタ測定回路の測定範囲下限位相をTs+(S/T)×(n−1)/nとなるように、遅延量がS/nTであるn−1個の遅延素子1009を用いる。これにより、n個の参照位相生成部1004,1005,1006…のいずれかから、参照位相が間隔S/(T×n)で出力される。したがって、信号測定装置全体の位相分解能はS/(T×n)に改善されたことになる。従来、遅延素子の遅延時間は有限であり、遅延素子の遅延時間Sを下げることによる分解能向上は困難であった。この方法の場合、n個の小規模クロックジッタ測定回路1001,1002,1003…はそれぞれの分解能、つまり参照位相生成部1004,1005,1006…を構成する遅延素子の遅延時間がSのままであっても、信号測定装置全体の分解能をS/nに向上できる、という特徴がある。
第3の構成として、図11に示すように、図8に示した小規模クロックジッタ測定回路800をn個用意する。第1の小規模クロックジッタ測定回路1101の測定範囲下限位相をTsとすると、第1の小規模クロックジッタ測定回路1101の測定範囲上限位相はTs+Sとなる。したがって、この測定範囲上限位相を第2の小規模クロックジッタ測定回路1102の測定範囲下限位相端子に接続し、第2の小規模クロックジッタ測定回路1102の測定範囲上限位相Ts+2×Sを第3の小規模クロックジッタ測定回路1103の測定範囲下限位相端子に接続する、ということを繰り返す。これにより、第1の小規模クロックジッタ測定回路の1101測定範囲はTsからTs+S×(T−1)/Tまで、第2の小規模クロックジッタ測定回路1102の測定範囲はTs+Sから(Ts+S)+S×(T−1)/Tまで、第nの小規模クロックジッタ測定回路の測定範囲はTs+(n−1)×Sから(Ts+(n−1)×S)+S×(T−1)/Tまでとなる。そのため、信号測定装置全体のクロックジッタ測定範囲はTsから(Ts+(n−1)×S)+S×(T−1)/Tまでに広がる。第3の構成の利点としては、上記第1及び第2の構成のように、小規模クロックジッタ測定回路の外部で測定範囲下限位相(基準クロック)を生成する必要がないということが挙げられる。
(具体例6)
具体例6は、小規模クロックジッタ測定回路を並列接続したものである。図12は、図6に示した小規模クロックジッタ測定回路800をn個並列に並べた例である。
n個の小規模クロックジッタ測定回路1501,1502,1503…への入力信号の位相はすべてTsにし、各小規模クロックジッタ測定回路の参照位相生成部1504,1505,1506…により生成される参照位相のレベルも同一にする。この場合、測定範囲及び分解能は不変であるが、同一信号をn個の小規模クロックジッタ測定回路1501,1502,1503…で測定したn個の測定結果について、それらの平均値を取ることで、小規模クロックジッタ測定回路1501,1502,1503…ごとの熱雑音やプロセスばらつき、位相比較器のオフセットなどトランジスタサイズに起因する雑音成分を1/√nに低減できる。
(実施例2)
実施例2は、入力切り替え回路による測定回路の性能切り替えに関するものである。
実施例1におけるn個の小規模測定回路それぞれに入力切り替え回路を付加し、入力を適切に制御することにより、性能を静的又は動的に切り替えることが可能となる。
(具体例7)
具体例7は、小規模ノイズ測定回路の動的切り替えに関するものである。具体例7を図13に示す。図13に示すように、参照電圧切り替え回路1209は、小規模ノイズ測定回路1201,1202…のそれぞれに設けられ、電圧値がそれぞれ異なる複数の基準電圧の中からいずれかを選択して、対応する小規模ノイズ測定回路1201,1202…に供給する。基準電圧の選択は切替信号1203,1204,1205…にしたがって行われる。参照電圧切り替え回路1209は、スイッチによって接続を切り替えられるセレクタ構造にすることで、設計後においても上記動作を自由に切り替えることが可能である。
実施例1の具体例3のように、ノイズの測定範囲を広げるには、複数の小規模ノイズ測定回路の参照電圧生成部の動作範囲をSずつずらした値に設定することで実現できる。つまり、第i番目の小規模ノイズ測定回路1201の測定範囲上限電圧を、第i+1番目の小規模ノイズ測定回路1202の測定範囲下限電圧に接続するように参照電圧切り替え回路1209を制御することで、動作範囲を拡大することができる。一方、参照電圧切り替え回路1209を制御して、小規模ノイズ測定回路1201,1202…のすべてに同一の測定範囲下限電圧を与えることにより、小規模ノイズ測定回路1201,1202…ごとの熱雑音やプロセスばらつき、電圧比較器205のオフセットなどトランジスタサイズに起因する雑音成分を1/√nに低減できる。
(具体例8)
具体例8は、小規模クロックジッタ測定回路の動的切り替えに関するものである。具体例8を図14に示す。図14に示すように、参照位相切り替え回路1309は、小規模クロックジッタ測定回路1301,1302…のそれぞれに設けられ、位相がそれぞれ異なる複数の基準クロックの中からいずれかを選択して、対応する小規模クロックジッタ測定回路1301,1302…に供給する。基準クロックの選択は切替信号1303,1304,1305…にしたがって行われる。参照位相切り替え回路1309は、スイッチによって接続を切り替えられる構造にすることで、設計後においても上記動作を自由に切り替えることが可能である。
実施例1の具体例5のように、クロックジッタの測定範囲を広げるには、複数の小規模クロックジッタ測定回路1301,1302…の参照位相発生回路の動作範囲をSずつずらした値に設定することで実現できる。つまり、第i番目の小規模クロックジッタ測定回路1301の測定範囲上限位相を、第i+1番目の小規模クロックジッタ測定回路1302の測定範囲下限位相に接続するように参照位相切り替え回路1309を制御することで、動作範囲を拡大することができる。一方、参照位相切り替え回路1309を制御して、小規模クロックジッタ測定回路1301,1302…のすべてに同一の測定範囲下限位相を与えることにより、小規模クロックジッタ測定回路1301,1302…ごとの熱雑音やプロセスばらつき、電圧比較器805のオフセットなどトランジスタサイズに起因する雑音成分を1/√nに低減できる。
以上説明したように、本発明に係る信号測定装置は、複数の測定回路を備えている。これらの測定回路は、参照信号生成部と信号比較部とを有する。参照信号生成部は、基準信号を入力し、この基準信号のパラメータ値を基点とする等間隔のパラメータ値を有する複数の参照信号を生成する。信号比較部は、被測定信号を入力し、この被測定信号と参照信号生成部から出力された複数の参照信号とを比較し、これらの比較の結果を出力する。なお、信号比較部は、比較の結果を参照信号ごとに出力するものであってもよい。
本発明では、例えば、測定範囲を拡げたければその要求量に応じて測定回路の数を増やせばよく、分解能を向上させたければその要求量に応じて測定回路の数を増やせばよく、測定精度を向上させたければその要求量に応じて測定回路の数を増やせばよい。したがって、性能を向上させるために無駄が生じないので、測定回路の占有面積を最小限に抑制しつつ、必要な性能を実現することができる。なお、本発明では、複数の測定回路は一列に配設されてもよい。これには複数の測定回路が複数列に分かれて配設されるものも当然含まれる。
測定回路は、当該測定回路の前段に当たる他の測定回路に入力される基準信号のパラメータ値に、他の測定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔と参照信号の個数との積を加算又は減算した値の基準信号を入力するようにしてもよい。この場合、隣接する二つの測定回路における基準信号のパラメータ値の差は、一個の測定回路の測定範囲になる。したがって、信号測定装置として、測定回路の個数分の測定範囲が得られる。
また、測定回路は、当該測定回路の前段に当たる他の測定回路で生成されたパラメータ値が最も大きい参照信号を基準信号として入力するようにしてもよい。この場合、基準信号のパラメータ値を設定する手段を新たに設ける必要がないので、構成を簡略化できる。
また、測定回路は、当該測定回路の前段に当たる他の測定回路に入力される基準信号のパラメータ値に、他の測定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔をすべての測定回路の個数で割った商を加算又は減算した値の基準信号を入力するようにしてもよい。この場合、各測定回路において参照信号はパラメータ値が等間隔になるように生成されるものの、パラメータ値の基点が測定回路ごとに「パラメータ値の間隔を測定回路の個数で割った商」ずつずれている。したがって、分解能が測定回路の個数分だけ向上する。
また、すべての測定回路は、同一のパラメータ値を有する基準信号を入力するようにしてもよい。この場合、同じ測定範囲の複数の測定回路で一つの被測定信号を同時に測定することになるので、測定精度を測定回路の個数分だけ向上できる。
本発明は、パラメータ値がそれぞれ異なる複数の基準信号の中からいずれかを選択して測定回路に供給する切替回路を更に備えていてもよい。この切替回路は、例えば次の三つの基準信号のうち少なくとも二つの基準信号の中からいずれかを選択するようにしてもよい。第1の基準信号は、測定回路の前段に当たる他の測定回路に入力される基準信号のパラメータ値に、他の測定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔と参照信号の個数との積を加算又は減算した値を有する信号である。第2の基準信号は、測定回路の前段に当たる他の測定回路に入力される基準信号のパラメータ値に、他の測定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔をすべての測定回路の個数で割った商を加算又は減算した値の信号である。第3の基準信号は、すべての測定回路に供給される同一のパラメータ値を有する信号である。この場合、測定の都度、測定範囲、分解能、測定精度等の中から所望の性能を向上させることができる。
基準信号及び被測定信号のパラメータの例としては、電圧や位相が挙げられる。つまり、電圧や位相を測定対象とすることができる。位相は時間と言い換えてもよい。もちろん、本発明の測定対象は、これらに限定されるものではない。
なお、本発明に係る信号測定装置は、一般的には、半導体基板上に形成された集積回路からなる。
換言すると第1の発明は、測定範囲下限Vmを決定する測定範囲下限信号が入力可能で、測定範囲の測定範囲上限を決定する測定範囲上限信号Vm+S(Sは測定範囲)が出力可能な構成を有する複数の測定回路を有し各測定回路の測定範囲下限Vmを適切に与えることで各測定回路の性能よりも高い性能を実現することを特徴とする。測定範囲又は分解能又はトランジスタサイズに依存する雑音成分(ばらつき、熱雑音、フリッカノイズなど)の性能が要求性能以下である小規模な測定回路を複数用い、測定性能に応じて小規模な測定回路の測定範囲下限を決定する信号を適切に決定することにより、測定回路の面積を最小限に抑制しつつ、必要な性能を実現することができる。
第2の発明では、各測定回路の測定範囲下限信号には、他の測定回路と同一の測定範囲下限信号を入力するか、外部より生成された測定範囲下限信号を入力するか、他の測定回路の測定範囲上限信号を入力するかを選択できる入力選択回路を付加し、静的又は動的に測定性能を切替できる回路を有することを特徴とする。測定性能に応じて小規模の測定回路を1つ又は複数の測定回路の入力を切り替える切り替え回路を用いて、測定対象の測定に必要な範囲や分解能を設計後に動的に切り替える。
また、本発明は、次のように構成することもできる。以下の本発明は、半導体基板上に形成された集積回路である。
第一の集積回路は、測定範囲下限を外部より設定可能な複数の測定回路で構成され、測定回路間で異なる測定範囲下限を設定する機能と、測定範囲下限が同一の測定回路を複数配置する機能を有することを特徴とする。
第二の集積回路は、第一の集積回路において、前記記載の測定回路のうちn個は、測定範囲下限を決定する測定範囲下限信号が入力可能な構成を有し、第k番目(kは1〜N−1の整数)の測定回路の測定範囲がS(k)、測定範囲下限の値がVs(k)であるとき、すべてのk(1〜N−1)に対し、第k+1番目の測定回路の測定範囲下限信号Vs(k+1)がVs(k)+S(k)以下の値になるように設定することで、測定範囲をS(N)+Vs(N−1)−Vs(1)に拡張する機能を有することを特徴とする。
第三の集積回路は、第一の集積回路において、測定範囲(Sとする)及び測定分解能(Tdとする)が同一であり、測定範囲下限を決定する測定範囲下限信号が入力可能なn個の測定回路で構成され、第k番目(kは1〜Nの整数)の測定回路の測定範囲下限信号をVs+(k−1)×Td/n(Vsは測定範囲の下限値)に設定することで、測定範囲Sを有し、測定分解能をTd/nに向上させる機能を有する。
第四の集積回路は、第一の集積回路において、測定範囲下限を決定する測定範囲下限信号が入力可能で、測定範囲上限を決定する測定範囲上限信号が出力可能な複数の測定回路で構成され、測定範囲S(i)を有する第i番目の測定回路の測定範囲上限信号を測定範囲S(i+1)を有する第i+1番目の測定回路の測定範囲下限信号に接続することで、測定範囲をS(i)+S(i+1)に向上させる機能を有する。
第五の集積回路は、第一乃至第四の集積回路のいずれかにおいて、前記測定回路のうちn個は、測定範囲が同一で、測定範囲下限を決定する測定範囲下限信号が入力可能な構成を有し、すべての測定範囲下限信号の値が同一になるように設定する機能を有することを特徴とする。
第六の集積回路は、第一乃至第五の集積回路のいずれかにおいて、前記測定回路は、必要とする性能に応じて、測定範囲下限信号に接続する信号を切り替え可能な手段を有し、測定範囲又は分解能又は第五の集積回路の並列動作させる測定回路数を切り替える機能を有することを特徴とする請求項1〜5いずれか記載の集積回路。
第七の集積回路は、第一乃至第六の集積回路のいずれかにおいて、前記測定回路は、電圧測定回路であり、電圧測定回路の測定範囲下限Vmを入力する端子と、S/n(nは整数)刻みの(n+1)種類の電圧(Vm+(k−1)×S/n)(Sは測定回路の測定範囲、kは1〜N+1の整数)を出力可能な参照電圧生成部と、VmからVm+(n−1)×S/nまでのn種類の電圧と被測定電圧との大小を比較するn個の電圧比較器と、電圧測定回路の測定範囲上限Vm+S/nを出力する端子とで構成されることを特徴とする。
第八の集積回路は、第一乃至第六の集積回路のいずれかにおいて、前記測定回路は、クロックの位相差測定回路であり、位相差測定回路の測定範囲下限Tmを入力する端子と、出力タイミングがTmからTm+SまでS/n(nは整数)ずつ異なる(n+1)種類のクロックを出力可能な参照位相生成部と、TmからTm+(n−1)×S/nまでのn種類の位相と被測定クロックの位相とを比較するn個の位相比較器と、位相差測定回路の測定範囲上限Tm+S/nを出力する端子とで構成されることを特徴とする。
第九の集積回路は、第一乃至第六又は第八の集積回路のいずれかにおいて、前記測定回路は、クロックの位相差測定回路であり、位相差測定回路の測定範囲下限Tmを入力する端子と、出力タイミングがTmからTm+SまでS/n(nは整数)ずつ異なる(n+1)種類のクロックを出力可能な参照位相生成部と、被測定クロックタイミングの測定範囲下限Tsを入力する端子と、出力タイミングがTsからTs+(S+nΔT)までS/n+ΔT(nは整数)ずつ異なる(n+1)種類のクロックを出力可能な被測定位相生成部と、参照位相生成部の第k番目(kは1〜nの整数)の出力位相と被測定位相生成部の第k番目の出力位相とを比較するn個の位相比較器と、参照位相生成部の生成範囲上限Tm+S/n及び被測定位相生成部の生成範囲上限Ts+(S+nΔT)を出力する端子とで構成されることを特徴とする。
本発明によれば、測定範囲や分解能など、必要とされる測定性能に応じて小規模の測定回路を複数用いることによって、測定回路の面積を最小限に抑えつつ、所望の性能を実現できるという効果がある。更に、測定性能に応じて複数の測定回路の入力を切り替える切り替え回路を用いることで、測定対象の測定に必要な範囲や分解能を設計後に動的に切り替えられるという効果がある。

Claims (8)

  1. 複数の測定回路を備え、
    前記測定回路は、
    基準信号を入力し、この基準信号のパラメータ値を基点とする等間隔のパラメータ値を有する複数の参照信号を生成する参照信号生成部と、
    被測定信号を入力し、この被測定信号と前記参照信号生成部から出力された複数の参照信号とを比較し、これらの比較の結果を出力する信号比較部と
    を備え
    前記測定回路は、この測定回路の前段に当たる他の測定回路に入力される基準信号のパラメータ値に、前記他の測定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔と参照信号の個数との積を加算又は減算した値の基準信号を入力し、または、この測定回路の前段に当たる他の測定回路に入力される基準信号のパラメータ値に、前記他の測定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔をすべての測定回路の個数で割った商を加算又は減算した値の基準信号を入力する
    ことを特徴とする信号測定装置。
  2. 前記信号比較部は、比較の結果を参照信号ごとに出力することを特徴とする請求項1記載の信号測定装置。
  3. 前記複数の測定回路は、一列に配設されていることを特徴とする請求項1記載の信号測定装置。
  4. パラメータ値がそれぞれ異なる複数の基準信号の中からいずれかを選択して前記測定回路に供給する切替回路を更に備えることを特徴とする請求項1記載の信号測定装置。
  5. 前記切替回路は、前記測定回路の前段に当たる他の測定回路に入力される基準信号のパラメータ値に、前記他の測定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔と参照信号の個数との積を加算又は減算した値の第1の基準信号と、前記他の測定回路に入力される基準信号のパラメータ値に、前記他の測定回路の参照信号生成部で生成される参照信号のパラメータ値の間隔をすべての測定回路の個数で割った商を加算又は減算した値の第2の基準信号と、すべての測定回路に供給される同一のパラメータ値を有する第3の基準信号のうち少なくとも二つの基準信号の中からいずれかを選択することを特徴とする請求項記載の信号測定装置。
  6. 基準信号及び被測定信号のパラメータは電圧であることを特徴とする請求項1記載の信号測定装置。
  7. 基準信号及び被測定信号のパラメータは位相であることを特徴とする請求項1記載の信号測定装置。
  8. 半導体基板上に形成された集積回路からなることを特徴とする請求項1記載の信号測定装置。
JP2007537668A 2005-09-28 2006-09-28 信号測定装置 Expired - Fee Related JP5088134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007537668A JP5088134B2 (ja) 2005-09-28 2006-09-28 信号測定装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005282632 2005-09-28
JP2005282632 2005-09-28
PCT/JP2006/319278 WO2007037314A1 (ja) 2005-09-28 2006-09-28 信号測定装置
JP2007537668A JP5088134B2 (ja) 2005-09-28 2006-09-28 信号測定装置

Publications (2)

Publication Number Publication Date
JPWO2007037314A1 JPWO2007037314A1 (ja) 2009-04-09
JP5088134B2 true JP5088134B2 (ja) 2012-12-05

Family

ID=37899738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007537668A Expired - Fee Related JP5088134B2 (ja) 2005-09-28 2006-09-28 信号測定装置

Country Status (3)

Country Link
US (1) US8019560B2 (ja)
JP (1) JP5088134B2 (ja)
WO (1) WO2007037314A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084004B (zh) 2008-05-27 2016-01-20 丹麦达科有限公司 杂交组合物和方法
WO2010097656A1 (en) 2009-02-26 2010-09-02 Dako Denmark A/S Compositions and methods for performing a stringent wash step in hybridization applications
ES2601237T3 (es) * 2009-12-02 2017-02-14 Dako Denmark A/S Composiciones y métodos para realizar hibridaciones sin desnaturalización
US10662465B2 (en) 2011-09-30 2020-05-26 Agilent Technologies, Inc. Hybridization compositions and methods using formamide
US11118226B2 (en) 2011-10-21 2021-09-14 Agilent Technologies, Inc. Hybridization compositions and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612950U (ja) * 1984-06-13 1986-01-09 横河電機株式会社 熱転写プリンタ
JPH07326970A (ja) * 1994-05-31 1995-12-12 Toshiba Corp A/d変換器及びa/d変換器のテスト方法
JP2005098981A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体集積回路装置、測定結果管理システム、及び管理サーバ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129550U (ja) * 1984-07-25 1986-02-22 シャープ株式会社 比較装置
JP2500637B2 (ja) 1993-07-15 1996-05-29 日本電気株式会社 プリンタ装置
JPH0712978U (ja) * 1993-07-30 1995-03-03 株式会社コスモ 発光ledランプの色調変化を利用した簡易な 電圧レベル表示器
JP3150107B2 (ja) 1998-09-30 2001-03-26 日本電気株式会社 ジッタ検出回路
JP2001110184A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 半導体装置
KR100394757B1 (ko) * 2000-09-21 2003-08-14 가부시끼가이샤 도시바 반도체 장치
DE10215084A1 (de) * 2002-04-05 2003-10-30 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung
US7138841B1 (en) * 2003-12-23 2006-11-21 Cypress Semiconductor Corp. Programmable phase shift and duty cycle correction circuit and method
US7224210B2 (en) * 2004-06-25 2007-05-29 Silicon Laboratories Inc. Voltage reference generator circuit subtracting CTAT current from PTAT current
US6965337B1 (en) * 2004-07-26 2005-11-15 Scintera Networks, Inc. Reference generator
US7256643B2 (en) * 2005-08-04 2007-08-14 Micron Technology, Inc. Device and method for generating a low-voltage reference

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612950U (ja) * 1984-06-13 1986-01-09 横河電機株式会社 熱転写プリンタ
JPH07326970A (ja) * 1994-05-31 1995-12-12 Toshiba Corp A/d変換器及びa/d変換器のテスト方法
JP2005098981A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体集積回路装置、測定結果管理システム、及び管理サーバ

Also Published As

Publication number Publication date
JPWO2007037314A1 (ja) 2009-04-09
US8019560B2 (en) 2011-09-13
US20090243624A1 (en) 2009-10-01
WO2007037314A1 (ja) 2007-04-05

Similar Documents

Publication Publication Date Title
US9781368B2 (en) Ramp voltage generator, image sensing device including the same and method for driving the image sensing device
JP5088134B2 (ja) 信号測定装置
US7268719B2 (en) Analogue to digital conversion device operable on different sampling clocks
US7479908B2 (en) Semiconductor device including A/D converter
JP4939429B2 (ja) 試験装置、及び試験方法
US9509329B2 (en) Asynchronous successive approximation register analog-to-digital converter and internal clock generator included therein
US20140266837A1 (en) Redundant delay digital-to-time converter
JP2003149305A (ja) タイミング発生器、及び試験装置
JP2006189336A (ja) 半導体デバイス、試験装置、及び測定方法
US6720811B2 (en) Semiconductor device with delay correction function
JP4973498B2 (ja) 位相差測定装置及び位相比較回路の調整方法
US7061530B2 (en) Semiconductor integrated circuit
CN104965169A (zh) 全自动ic电信号测试装置及测试方法
US7265590B2 (en) Semiconductor apparatus for monitoring critical path delay characteristics of a target circuit
US20110279149A1 (en) Method, apparatus, and system for measuring analog voltages on die
JP5336559B2 (ja) テスト回路、及び、シリアルi/f回路、半導体装置
JP2011169594A (ja) マルチストローブ回路およびそのキャリブレーション方法および試験装置
JP5176545B2 (ja) 信号測定装置
KR100340057B1 (ko) 아날로그-디지털변환기의시험방법
US20060245130A1 (en) Delay circuit
JP2009071160A (ja) 測定システム及び測定回路
JP4669258B2 (ja) タイミング発生器、及び試験装置
JP2008032448A (ja) 半導体集積回路装置
JP5557783B2 (ja) 半導体集積回路装置
JP2010199775A (ja) Ad変換装置及びad変換方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees