DE2751828A1

DE2751828A1 - Verfahren und einrichtung zur taktfreien serienuebertragung von daten

Info

Publication number: DE2751828A1
Application number: DE19772751828
Authority: DE
Inventors: Joseph J Eachus
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1976-11-24
Filing date: 1977-11-19
Publication date: 1978-06-01
Also published as: CA1098215A; US4092492A; AU508510B2; JPS5366111A; GB1598798A; AU2923077A; FR2372553A1

Description

Die Erfindung befaßt sich mit der seriellen Übertragung von Daten, insbesondere zwischen einem Datenverteiler unn einer Datenaufnahmeeinrichtung. Aus der DT-OS 25 56 359 ist ein Verfahren zur seriellen geschwindigkeitsunabhängigen Datenübertragung bekannt, bei dem durch Codierung die Signale den Signaländerungen zwischen vier möglichen Signalzuständen zugeordnet sind. Die übergänge zwischen den vier Signalzuständen treten in Form von Signalzustandsänderungen zweier Zweipegelcignale auf, welche vom Datenverteiler erzeugt werden. Der Datenverteiler ändert den Signalzustand entweder eines oder beider Zweipegel signale, je nachdem welche von drei verschiedenen Informationseinheiten codiert werden soll. Im bevorzugten Ausführungsbeispiel bedeutet die Signal7ustands?nderung in einem der beiden Zweipegelsignale ein Datensignal "1",während eine Signalzustandsänderung des anderen Zwelpegelsignales ein Datensignal "0" darstellt. Eine gleichzeitige Änderung des Signalzustandes beider Zweipegelsignale zeigt das Daterende an. Diese Codierung wird durch eine interne Logikschaltung des Datenverteilers erreicht, der zu bestimmten Zeiten mehrere Signalübergänge erzeugt. Insofern setzt die interne Logikschaltung ein Taktsignal voraus, welches die notwendige Zeitvorgabe für die verschiedenen Signalübergänge bestimmt. Dieser interne Takt innerhalb des Datenverteilers hat vorzugsweise eine vorgegebene Frequenz, obwohl diese der Datenaufnahmeeinrichtung nicht bekannt zu sein braucht.

Hinsichtlich der Datencodierung im Datenverteiler ist somit die bekannte übertragungsanlage nicht völlig taktfrei. Die Datenaufnahmeeinrichtung muß die Daten mit der vom Datenverteiler bestimmten übertragungsgeschwindigkeit aufnehmen können. Es sind keine Maßnahmen getroffen, um dies sicherzustellen. Unter Umständen kann die übertragungsgeschwindigkeit des Datenverteilers so hoch sein, daß sie die Ansprechempfindlichkeit der Datenaufnahmeeinrichtung übersteigt. Dies würde zu einem Datenverlust auf Seiten der Datenaufnahmeeinrichtung führen.

809822/0712

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur seriellen Datenübertragung zu schaffej^, welches von jeglicher Synchronisierung oder Taktvorgabe unabhängig ist. Dabei muß sichergestellt sein, daß die übertragenen Daten von der Datenaufnahmeeinrichtung auch ordnungsgemäß empfangen werden können und die Datenübertragungsgeschwindigkeit somit die Aufnahmefähigkeit der Datenaufnahmeeinrichtung nicht überschreitet.

Diese Aufgabe v/ird gelöst durch das im Anspruch 1 gekennzeichnete Verfahren. Vorteilhafte Weiterbildungen hiervon sowie zweckmäßige Schaltungseinrichtungen zur Durchführung dieses Verfahrens sind in den Unteransprüchen gekennzeichnet. Durch die Erfindung wird erreicht, daß die Datenaufnahmeeinrichtung in bestimmtem Umfang die Übertragung der Daten durch den Datenverteiler kontrolliert. Darüberhinaus hat der Datenverbraucher bzw. eine Datensenke eine Steuermöglichkeit hinsichtlich der Datenaufnahmeeinrichtung. Eine vorgegebene durch eine Datenquelle bestimmte Menge von Daten wird anfänglich in den Datenverteiler geladen. Dieser codiert diese Daten in Form von Änderungen zwischen vier verschiedenen Signalzuständen. Im bevorzugten Ausführungsbeispiel handelt es sich hierbei um die vier möglichen Signalzustände zweier Zweipegelsignale. Der Verteiler überträgt eine codierte Datengruppe nur dann, wenn er von der Datenaufnahmeeinrichtung hierzu freigegeben wird. Eine solche Freigabe erfolgt in Form einer oder mehrerer Änderungen zwischen vier Signalzuständen, welche von der Datenaufnahmeeinrichtung zum Datenverteiler zurückgeführt werden. Auch hier werden vorzugsweise die vier Signalzustände zweier Zweipegelsignale eingesetzt. Die Datenaufnahmeeinrichtung ihrerseits unterliegt der Steuerung durch eine Datensenke, welche die von der Datenaufnahmeeinrichtung an den Datenverteiler abzugebende Freigabe vorübergehend sperren kann. Hierdurch wird die weitere Datenübertragung vom Datenverteiler beendet, weil dieser hierzu eine Freigabe durch die Datenaufnahmeeinrichtung benötigt. Diese erfolgt automatisch am Ende der Datenübertragung vom Datenverteiler. Die nächstfolgende übertragung

809822/0712

Fig.	3
Fig.	4
Fig.	5
Fig.	6
Fig.	7

von Daten kann nur stattfinden, v/enn die Datenaufnahmeeinrichtung von der Datensenke hierzu aktiviert wird.

Die Erfindung wird nachfolgend anhand der Zeichnungen erläutert. Darin zeigt

Fig. 1 das übersichtsschaltbiId einer taktfreien Datenübertragung ;

Fig. 2 das Blockschaltbild einer speziellen Ausführungsform einer Einrichtung hierfür;

das Blockschaltbild des Datenverteilers aus Fig. 2; den im Datenverteiler gemäß Fig. 3 verwendeten Zähler; das im Datenverteiler gemäß Fig. 3 verwendete Register;

verschiedene Signaiverläufe im Datenverteiler; das Schaltbild der Datenaufnahmeeinrichtung aus Fig.2; und

Fig. 8 verschiedene Signalverläufe in der Datenaufnahmeeinrichtung gemäß Fig. 7.

In Fig. 1 ist eine Datenquelle 10 an einen Datenverteiler 12 angeschlossen, welcher die Daten über eine Datenverbindung 11 an eine Datenaufnahmeeinrichtung 16 überträgt. Die Daten bestehen aus codierten Signalübergängen zwischen vier Signalzuständen. Die Datenverbindung 14 kann beispielsweise aus einem Multiplexnachrichtenübertragungssystem mit moduliertem Träger oder in einfachster Weise aus zwei Leitungen bestehen, welche Gleichstromsignalpegel übertragen. Im letztgenannten Fall genügen zwei Zweipegelsignale, welche über je eine von zwei getrennten Leitungen laufen. Hierdurch können vier verschiedene Signalzustände auftreten, so daß Signalübergänge zwischen diesen Signalzuständen als Codierung Verwendung finden können.

Die Datenaufnahmeeinrichtung 16 führt über eine Nachrichtenverbindung 18 Informationen zurück zum Datenverteiler 12. Auch diese Nachrichtenverbindung überträgt Signalzuständsänderungen zwischen vier verschiedenen Signalzuständen. Solche Signalzustandsände-

809822/071 2

rungen ergeben sich, wenn die DatenaufnahmeeInrichtung 16 über die Nachrichtenverbindung 14 vom Datenverteiler 12 codierte Signalzustandsänderungen empfangen hat. Für die Nachrichtenverbindung 18 stehen die gleichen Systeme zur Verfügung wie für die Nachrichtenverbindung 14. Handelt es sich auch hier um zwei getrennte Leitungen, so kann jede ein Zweipegelsignal mit zwei verschiedenen Signalzuständen übertragen, so daß sich insgesamt die erforderlichen vier Signalzustände ergeben. Die Datenaufnahmeeinrichtung 16 ist ferner an eine Datensenke 20 angeschlossen, welche ein beliebiges Datenverarbeitungsgerät sein kann, welches zur Aufnahme, Speicherung und Verarbeitung von Informationsbits geeignet ist. Die Datensenke 20 kann beispielsweise einen Speicher mit entsprechender Speicherkapazität haben, um die von der Datenquelle 10 her übertragenen Informationen aufzunehmen.

Im bevorzugten Ausführungsbeispiel liefert die Datenquelle 10 zu gegebener Zeit jeweils η Informationsbits an den Datenverteiler 12, und zwar zu einer Zeit, zu der der Datenverteiler 12 nicht andere Operationen ausführt. Die Menge η kann sich ändern und wird dem Datenverteile.T 12 getrennt mitgeteilt. Die Datenquelle kann auch eine beliebige Datenverarbeitungseinrichtung, beispielsweise die Zentraleinheit einer Rechenanlage,sein und wird eine begrenzte Speicherkapazität haben.

In Fig. 2 sind Datenquelle 10, Datenverteiler 12, Datenaufnähme- einrichtung 16 sowie Datensenke 20 in ähnlicher Weise wie in Fig. 1 dargestellt. Anstelle der Nachrichtenverbindungen 14 und 18 sind jeweils zwei Verbindungsleitungen 22,24 bzw. 26,28 angegeben. Der Datenverteiler 12 erzeugt Zweipegelsignale A und B, welche über die Leitungen 22 und 24 zur Datenaufnahmeeinrichtung 16 gelangen. Diese erzeugt .Zweiegelsignale X und Y und sendet sie über die Leitungen 26 und 28 zurück zum Datenverteiler 12. Der Datenverteiler 12 und die Datenaufnahmeeinrichtung 16 sind ferner von bestimmten Signalen aus der Datenquelle 10 und der Datensenke 20 abhängig. Auf diese Weise unterliegen sie in gewissem Umfang der Steuerung durch diese beiden Geräte.

809822/0712

Die Datenquelle 10 liefert ein LADE-Signal sowie η Datenbits D^.. ...D an den Datenverteiler 12. Ein Signal N entsprechend dem Zählstand der Datenbits wird ebenfalls von der Datenquelle 10 an den Datenverteiler 12 geliefert. Die Datenbits D₁....D_n sowie das Zählstandssignal N werden in ein internes Register bzw. in einen Zähler im Datenverteiler 12 geladen und zwar zu einer Zeit, zu der der Datenverteiler keine anderen Operationen ausführt. Der Besetzt- oder Freizustand des Datenverteilers 12 wird durch ein intern erzeugtes Zustandssignal S_n angezeigt, welches, wie dargestellt, der Datenquelle 10 zugeführt wird. Das Zustandssignal S_n hat den Wert ^rO" , wenn der Datenverteiler 12 nicht durch andere Operationen besetzt ist. Hat das Zustandssign:^j,l S den Wert ¹¹O", so kann die Datenquelle 10 den Signalzustand des LADE-Signals auf einen niedrigen Pegel ändern. Das LADF-signal wird auf "O" gesetzt, sobald die Datenquelle 10 die η Datenbits und deren Zählstand in den Datenverteiler 12 laden möchte. Sie hält das LADE- Signal im Zustand "0", bis sie den Zustand des Datenverteilers 12 von"frei"auf"besetzf'ändern möchte. Zu dieser Zeit wird das LADE- Signal auf "1" geändert, wodurch auch das Zustandssignal S_n den Wert "1" annimmt. Die Datenquelle 10 hält daraufhin das LADE- Signal im Zustand "1" solange bis sie das nächste Signal "frei" vom Datenverteiler 12 erhält. Vor einer Datenübertragung treten somit am Datenverteiler 12 folgende Zustände auf:

LADE = 1

D.J ....D wird intern in ein Register geladen

Der Zählstand von η wird intern in einen Zähler geladen.

Der erwähnte numerische Zählstand von η kann jede Anzahl sinnvoller Gruppierungen von Bits bezeichnen. Beispielsweise kann er ein Zeichen aus η Bits kennzeichnen. In dieser Beziehung gruppiert die Datenquelle 10 die Bits zu einem Zeichen, welches als Einheit zu laden und anschließend zu übertragen ist.

809822/0712

Damit der Datenverteiler 12 anschließend die Datenbits D- ....D_n an die Datenaufnahmeeinrichtung 16 übertragen kann, ist es erforderlich, daß an der Datenaufnahmeeinrichtung bestimmte Signalzustände gegeben sind. Insbesondere müssen alle zuvor übertragenen Datenbits D₁ ....D von der Datensenke 20 aufgenommen worden sein. Ein interner Zähler der Datenaufnahmeeinrichtung muß auf den Zählstand -1 gesetzt sein. Dies geschieht, sobald die Datensenke 20 ein SETZ-Signal auf "1" gesetzt hat. Die Datenaufnahmeeinrichtung erzeugt ferner intern ein "1"-Signal S , sobald das SETZ-Signal auf "1" geht. Die nunmehr an

der Datenaufnahmeeinrichtung 12 vorhandenen Signale sind

SETZ = 1

Der interne Zähler ist auf -1 gesetzt.

Die endgültige Gruppe von Signalzuständen, welche auftreten müssen, ehe eine Nachrichtenübertragung zwischen dem Datenverteiler 12 und der Datenaufnahmeeinrichtung 16 anfangen kann, besteht darin, daß die Zweipegelsignale X und Y mit den Zweipegelsignalen A und B übereinstimmen. Dies ist nur zu denjenigen Zeiten gegeben, zu denen die Datenaufnahmeeinrichtung 16 durch das SETZ-Signal der Datensenke 20 eingestellt ist. Auf diese Weise steuert die Datensenke die gesamte Datenübertragung zwischen Datenverteiler und Datenaufnahmeeinrichtung.

Stimmen die Zweipegelsignale im Anschluß an ein SETZ-Signal der Datensenke überein, so kann der Datenverteiler 12 nunmehr die Daten codieren, welche er zuvor von der Datenquelle 10 empfangen hat. Die Codierung besteht darin, daß der Datenverteiler 12 den Binärwert jedes Datenbits feststellt und anschließend entsprechend den Signalzustand eines der beiden Zweipegelsignale A und B umkehrt. Ist beispielsweise der Binärwert eines bestimmten Bits "0", so kehrt der Datenverteiler 12 das Zweipegelsignal A um.Ist andererseits der Binärwert eines bestimmten Bits "1", so wird

809822/0712

der Signalzustand des Zweipegelsignals B umgekehrt. In beiden Fällen wartet der Datenverteiler 12 auf Bestätigung durch die Datcinaufnahmeeinr ich tung 16, daß diese das in bestimmter Weise codierte Datenbit empfangen hat. Die letztgenannte Bestätigung wird dadurch gegeben, daß entweder das Zweipegelsignal X oder das Zweipegelsignal Y seinen Signalzustand ändert. Wurde beispielsweise ein Binärsignal "0" über die Leitung 22 übertragen, so speichert die Datenaufnahmeeinrichtung 16 den Wert "0" in einem internen Register und registi-iert die Anzahl der Datenbits, welche bis dahin eingegangen sind. Anschließend ändert er den Signal zustand des Zweipegelsignals X und gibt diesen über die Leitung 26 an den Datenverteiler 12 zurück. Eine ähnliche Datenempfangs- und Bestätigungsoperation läuft ab, wenn vom Datenverteiler 12 über die Leitung 24 ein Signal "1" abgegeben wird. In diesem Fall speichert die Datenaufnahmeeinrichtung 16 ein Bit "1", schaltet den Zählstand der eingegangenen Daten um einen Schritt weiter und ändert anschließend das Zweipegelsignal Y.

Die beschriebene Ubertragungsoperation, bestehend aus Übertragung und Bestätigung, läuft solange weiter, bis η Datenbits übertragen,. empfangen und bestätigt sind. Zu dieser Zeit kehrt der Datenver·- teiler 12 den Signalzustand beider Zweipegelsignale A und B um und kündigt damit der Datenaufnahmeeinrichtung das Datenende an. Der Datenverteiler setzt intern sein Zustandssignal S_D auf "0" und meldet zu dieser Zeit der Datenquelle 10, daß er bereit ist, die nächste Gruppe von η Datenbits zu empfangen. Wie erwähnt erfolgt das Laden dann, wenn das LRDE-Signal der Datenquelle 1O den Wert "0" annimmt. Insofern kann die Datenquelle bereits auf eine Gelegenheit zum Setzen des Signals auf "0" warten, um dann die nächsten η Datenbits zu übertragen.

Die Datenaufnahmeeinrichtung 16 empfängt die Datenendmitteilung vom Datenverteiler 12 und schaltet den Zählstand der bis dahin empfangenen Daten weiter. Die Datenaufnahmeeinrichtung 16 hat nunmehr den Zählstand n, weil der anfängliche Zählstand auf -1 stand

809822/0712

und derZählstand n+1 mal fortgeschaltet wurde, nämlich einschließlich der Fortschaltung bei !Empfang der Datenendmitteilung. Die Datenaufnahmeeinrichtung 16 ändert nunmehr ihr Zustandssignal S_n auf "0" und zeigt damit der Datensenke 20 an, daß Daten zur Verarbeitung bereitstehen. Diese Daten bestehen aus den Datenbits D.. ....D soie dem Zähl stand N der Datenbits. Die Datensenke kann entweder Daten unmittelbar aufnehmen und kopieren oder lediglich zur Kenntnis nehmen, daß Daten zur Verarbeitung bereitstehen. In beiden Fällen wird die Datenaufnahmeeinrichtung solange nicht für weitere Datenübertragungsoperationen mit dem Datenverteiler freigegeben, bis ein SETZ-Signal "1" von der Datensenke 20 eingeht. Somit bleiben die Zweipegelsignale X und Y der Datenaufnahmeeinrichtung ohne Übereinstimmung mit den Zweipegelsignalen A und B des Datenverteilers 12. Dies geht auf eine interne Logikschaltung innerhalb der Datenaufnahmeeinrichtung 16 zurück, welche die Empfangsbestätigung der Datenendmitteilung solange aussetzt, bis sie das SETZ-Signal von der Datensenke 20 empfangen hat. Der nunmehr gegebene Verriegelungszustand ist durch folgende Signale gekennzeichnet:

SETZ =0, d.h. die Datensenke hat die Datenaufnahmeeinrichtung nicht freigegeben

S„-0, d.h. die Datenaufnahmeeinrichtung wartet auf weitereiktionen der Datensenke

a ^ x)

^T i dies meldet dem Datenverteiler 12, daß die Daten-

B 4 YJ aufnahmeeinrichtung noch nicht freigegeben ist.

Der obengenannte Sperrzustand hält solange an, bis die Datensenke die Datenaufnahmeeinrichtung 16 durch ein SETZ-Signal "1^H freigibt. Zu dieser Zeit hat die Datensenke η Datenbits übernommen und den numerischen Zählstand notiert. Der Zählstand innerhalb der Datenaufnahmeeinrichtung wird anschließend als eine auf das SETZ-Signal ansprechende interne Logikschaltung auf -1 gestellt. Das Zustandssignal S_R wird in Abhängigkeit vom SETZ-Signal ebenfalls auf "1" gesetzt. Nunmehr ist der Datenverteiler 12 für die übertragung weiterer Daten bereit. Dies geschieht jedesmal, wenn der Dater.-vsrteiler 12 Daten von der Datenquelle 10 empfangen hat. Nimmt

809822/0712

— Ί ο —

man an, daß dies im Anschluß an die übertragung einer Datenendmitteilung durch den Datenverteiler geschieht, so ergeben sich folgende Signalzustände am Datenverteiler:

S = 1 .

LADE = 1

P₁ ... D werden intern in ein Register geladen

Der numerische Zählstand η wird intern in einen Zähler geladen*

Die obige Gruppe von Signalzuständen am Datenverteiler bewirkt zusammen mit der Gruppe von Signalzuständen an der Datenaufnahmeeinrichtung, daß die übertragung neu gespeicherter Bits D. '''¹^_n ermöglicht wird. An der Datensenke 20 wird ferner ein RÜCKSTELL-Signal erzeugt, welches den Normalbetrieb der Datenaufnahmeeinrichtung übersteuert, indem ein Sperrzustand erzeugt wird, der die weitere Übertragung von Daten aussetzt. Dieses Signal wird später noch im einzelnen erläutert.

Eine bevorzugte Ausführung des Datenverteilers wird nachstehend anhand von Fig. 3 beschrieben. Er empfängt eine Anzahl von Datenbits sowie den Zählstand N von der Datenquelle 10. Der Zählstand N wird einem Zähler 30 zugeleitet, während die Datenbits in ein Schieberegister 32 gelangen. Das Laden des Zählers 30 und des Schieberegisters 20 hängt davon ab, daß der Datenverteiler 12 keine anderen Operationen ausführt. Der "Besetzt"- oder "Frei"-zustand des Datenverteilers 12 wird durch das Zustandssignal S-gekennzeichnet, welches vom Zustandsschaltkreis 34 erzeugt wird. Das Zustandssignal S- ist gleich "0", wenn der Datenverteiler frei und hat den Wert "1", wenn der Datenverteiler 12 mit η Datenbits für die übertragung geladen ist. Solange das Zustandssignal S_Q den Wert "1" hat, lädt die Datenquelle 10 keine weiteren Daten.

Wenn der Datenverteiler 12 Daten überträgt, ändert der Zähler 30 seinen Zählstand und das Schieberegister 32 verschiebt die zuvor geladenen Datenbits schrittweise nach rechts. Der Zähler 30 er zeugt ein Zählstandssignal C, welches den Wert "O" hat, wenn der

Inhalt des Zählers noch nicht gleich Null ist und welches an-

809822/0712

annimmt.
schließend den Wert "1" 'Das Schieberegister 32 erzeugt eir> Signal R-j, welches den Binärwert des Bits Lr der am weitesten rechts befindlichen Position innerhalb des Schieberegisters anzeigt. Das in der am weitesten rechts befindlichen Position stehende Datenbit ist von den im Schieberegister verbleibenden Bits stets jeweils dasjenige, welches zuerst geladen wurde. Das Ausgangssignal R₀ des Registers 32 gelangt zur Codierschaltung 36. Diese ändert in Abhängigkeit vom Binärwert des Signals R_Q den Signalzustand eines ihrer beiden Ausgangssignale. Diese bilden die Zweipegel-ausgangssignale A und B des Datenverteilers 12. Die Codierschaltung 36 ändert den Signalzustand des Zweipegelsignals Λ, wenn dan Signal R- einen Binärwert "1" hat. Andererseits ändert die Codier schaltung 36 den Zustand des Zweipegelsignals Ii, wenn der Binärwert des Signals R_ gleich "0" ist. Die Codierschaltung ändert außerdem den Signalzustand beider Zweipegelsignale A und B, sobald η Datenbits erfolgreich codiert und über die Leitungen 22 und an die Datenaufnahmeeinrichtung 16 weitergegeben wurden.

Die Codierschaltung 36 führt die zuvorgenannten Signaländerungen nur dann aus, wenn sie durch ein Startsignal G eines Zeitgebers 38 aktiviert wurde. Ein solches Startsignal wird vom Zeitgeber 3 erzeugt, wenn von der Datenaufnahmeeinrichtung 16 die Bestätigung eingeht, daß das zuvor übertragene Informationsbit empfangen wurde. Der Empfang eines Informationsbits wird von der Datenaufnahmeeinrichtung 16 dadurch bestätigt, daß der Signalzustand einer der beiden Zweipegelsignale X oder Y geändert wird. Dabei wechselt das Zweipegelsignal X seinen Signalzustand, wenn ein Bit "1" vom Verteiler 12 übertragen und von der Datenaufnahmeeinrichtung 16 empfangen wurde. Andererseits schaltet das Zweipegelsignal Y um, falls ein Binärsignal "0" eingegangen ist. Ein Startsignal G vom Wert "1" wird vom Zeitgeber 38 auch dann erzeugt, wenn die Datenaufnahmeeinrichtung 16 von der Datensenke 20 her entsperrt wird. In diesem Fall haben beide Zweipegelsignale X und Y ihren Signalzustand geändert, sobald die Datenaufnahmeeinrichtung 16 ein setz- Signal von der Datensenke 20 erhalten hat.

809822/0712

~ 1 8 —

Die zuvor erwähnten Signalzustandsänderungen der Zweipegelsignale X und Y werden vom Zeitgeber 38 dadurch festgestellt, daß er diese Signale mit den invertierten Signalen der Zweipegelsignale A und B vergleicht, die ihm über die Leitungen 40 und 42 zugeleitet werden. Der Zustands des Signals Λ wird in einem Exklusiv-ODER-Gatter 44 mit dem Zustand des Signals X verglichen. Andererseits wird der Zustand des Signals Y mit demjenigen des Signals B in einem Exklusiv-ODER-Gatter 46 verglichen. Die beiden Gatter 44 und 46 erzeugen Ausgangssignale "1", wenn die Signalzustände der ihnen zugeführten Signale nicht übereinstimmen. Das Ausgangssignal des Gatters 44 hat den Wert "1", wenn X^X. Dementsprechend liefert das Gatter 46 ein Ausgangssignal "1", wenn B~ ^ Y. Dies bedeutet, daß das Gatter 44 ein Ausgangssignal "1" liefert, wenn A=X und das Gatter 46 ein Ausgangssignal "1" zeigt, wenn B=Y. Wenn beide Gatter 44 und 46 ein Ausgangssignal "1" abgeben sollen, so müssen die Ausgangssignale A und B des Datenverteilers 12 übereinstimmen mit den Signalen, welche die Datenaufnahmevorrichtung 16 vom Zeitgeber 38 erhält. Dieser Signalzustand "1" zusammen mit dem Zustandssignal S_ß aus der Zustandsschaltung 36 werden einem NAND-Gatter 43 zugeleitet, welchen nur dann ein Ausgangssignal "O" abgibt, wenn alle drei Eingangssignale "1" sind. Dieser Zustand der Eingangssignale tritt nur dann auf, wenn das Zustandssignal S "1" ist und die Ausgangssignale A und B des Datenverteilers 12 mit den Ausgangssignalen X und Y der Datenaufnahmeeinrichtung 16 übereinstimmen. Das Signal "O" am Ausgang des NAND-Gatters 48 wird vom Inverter 50 invertiert und erzeugt ein Startsignal G vom Wert "1" auf der Leitung 52. Dieses Startsignal "1" hält solange an, bis einer oder beide Signalzustände A und B nicht mehr den Signalen X und Y übereinstimmen oder das Zustandssignal S_ß selbst den Wert "O" annimmt.

Vom Zeitgeber 38 wird auch ein invertiertes Startsignal G erzeugt. Es tritt am Ausgang des NAND-Gatters an der Leitung 54 auf. Dieses Signal G hat nur dann den Wert "1", wenn entweder einer oder beide Signalzustände A und B nicht mit den Signalen X und Y übereinstimmen oder das Zustandssignal S^ selbst den Wert "O" annimmt.

809822/0712

Die Signale A und B sind entweder einzeln oder beide gemeinsam ohne Übereinstimmung mit den Signal X und Y, wenn ei/.e Informationseinheit anfänglich vom Datenverteiler 12 übertragen worden ist. Zu dieser Zeit nimmt das Signal G den Wert "1" an. Dieser übergang des Signals G von "0" auf "1" bewirkt einerseits eine Verschiebung im Schieberegister 32 und andererseits eine Änderung des Zählstandes des Zählers 30, weil letzterer über die Leitung 56 unmittelbar das Signal G erhält/ Zum Fortschalten des Schieberegisters 32 wird das Signal G zunächst einem NAND-Gatter 58 zugeführt, welches ferner über die Leitung 60 das LADE-Signal empfängt. Letzteres entsteht an einer Klemme 62 und ist "1", wenn von der Datenquelle 10 kein Laden stattfindet. Mit dem LADE-Signal auf "1" wird das NAND-Gatter 58 den Wert "1" annehmen, sobald das Signal G den Zustand "1" erreicht. Dieser Signalübergang von "0" auf "1" am Ausgang des NAND-Gatters 58 bewirkt die Fortschaltung des Schiebereigsters 32.

Der Zähler 30 ändert somit seinen Zählstand und das Schieberegister 32 wird weitergeschaltet, jeweils beim übergang des Signale G von ¹¹O" auf "1". Dies 2 Änderung des Zählstandes im Zähler 30 und die Verschiebung des Inhalts des Schiebereigsters 32 ermöglichen es der Datencodierschaltung 36, die nächste zu codierende Informationseinheit aufzunehmen. Diese besteht entweder aus einem Bit "1", einem Bit "0" oder einer Datenendmitteilung. Letztere wird über die Leitung 64 empfangen, welche das Signal C vom Zähler 30 führt. Dieses Signal stellt das invertierte Signal des Zählsignals C dar und hat den Wert "1", wenn der Zählstand innerhalb des Zählers 30 noch nicht den Wert Null erreicht hat. Anschließend nimmt dieses Signal den Wert "0" an. Bits vom Wert "1" oder "0" werden über zwei Leitungen 66 und 68 vom Schieberegister empfangen. Ein Signal R₀ auf der Leitung 66· bedeutet die Bestätigung des am weitesten rechts stehenden Bits im Schieberegister 32. Das Signal R₀ auf der Leitung 68 stellt eine Inversion des am weitesten rechtsstehenden Bits dar. Die Signale R₀ und C werden einem NOR-Gatter 70 in der Codierschaltung 36 zugeleitet.

809822/0712

Die Signale R und C gelangen zu einem ebenfalls zur Codierschaltung 36 gehörenden NOR-Gatter 72. Die Ausgangesj.gnale beider NOR-Gatter 70 und 72 werden zwei NAND-Gattern 74 und 76 zugeführt, welche außerdem über die Leitung 52 das Startsignal G erhalten. Sie ändern den Signalzustand in Abhängigkeit von einer Signaländerung des Startsignals G. Diese tritt auf, nachdem die NAND-Gatter 74 und 76 durch die Ausgangssignale der NOR-Gatter 70 und 72 eingestellt wurden. Letztere schalten selektiv ärei Schalt-Flip-Flops 78 und 80 und zwar in Abhängigkeit von den Aüsgangssignalen der NOR-Gatter 70 und 72. Die Flip-Flops 78 und 80 ihrerseits erzeugen die Zweipegelausgangssignale A und B_r welche die Ausgangssignale des Datenverteilers 12 darstellen.

Im folgenden wird die Betriebsweise des Datencodierers 36 beim Codieren einer Informationseinheit "1" beschrieben. Dieses Bit ist zuvor in die am weitesten rechts befindliche Position innerhalb des Schieberegisters 32 gelangt. Hat dieses Bit den Wert "1", so ist das Signal R_Q = "1" und das Signal R₀= "0". Das Signal C ist solange "1", wie das Datenbit im Schieberegister verweilt. Der Wert "1" des Signals C aktiviert die NOR-Gatter und 72, so daß diese auf die Signale R₀ und R_Q ansprechen. Diese Signale schalten das Ausgangssignal des NOR-Gatters 70 auf "0" und halten den Ausgang des NOR-Gatters 72 auf "1". Hierdurch entsteht am Ausgang des NAND-Gatters 76 ein Signal "0", sobald das Startsignal G auf der Leitung 52 auftritt. Der Pegelübergang von "1" auf "0" am Ausgang des NAND-Gatters 76 schaltet das Flip-Flop 80, wodurch sich der Signalzustand des Zweipegelsignals A ändert. Diese Änderung des Signals A zeigt der Datenaufnahmeeinrichtung 16 ein Binärsignal "1" an.

In ähnlicher Weise erfolgt die Codierung einer Binärzahl "0" in der am weitesten rechts stehenden Position des Schieberegisters 32. Hier ist das Signal R₀ auf "1" und setzt das NOR-Gatter 72 auf "0". Das Ausgangssignal des NOR-Gatters 70 bleibt solange auf "1", wie das Signal R₀ den Wert "0" hat. Dies bewirkt eine Umschaltung am Ausgang des NAND-Gatters 74 von "1" auf "0",

809822/0712

sobald ein Startsignal G vom Wert "1" über die Leitung 52 ankommt. Dieser Pegelübergang von "!"'"auf "O" am Ausgang des NAND-Gatters 74 schaltet das Flip-Flop 78, so daß sich der Signalzustand des Zweipegelsignals B ändert. Dies zeigt der Datenaufnahmeeinrichtung 16 die übertragung einer Binärinformation "O" an.

Dieses Codieren der einzelnen jeweils in der am weitesten rechtsstehenden Position des Schieberegisters 32 befindlichen Bits hält an, bis η Datenbits codiert und übertragen sind. Zu dieser Zeit erreicht der Zählstand im Zähler 30 den Wert Null, so daß das Signal C auf "0" geht. Hierdurch stehen an den Ausgängen der NOR-Gatter 70 und 72 Signale "1", wodurch die beiden NAND-Gatter 74 und 76 beim Auftreten des Startsignals G ein Ausgangssignal "1" liefern. Die Umschaltung beider NAND-Gatter 74 und 76 schaltet die entsprechenden Flip-Flops 78 und 80 um, so daß beide Zweipegelsignale Ä und B ihren Signalzustand ändern. Dies zeigt der Datenauf nahmeeinrichtung 16 das Ende der Datenübertragung an.

Die zuvor beschriebenen Codler- und Übertragungsoperationen setzen unter anderem voraus, daß der Datenverteiler 12 durch die Datenquelle 10 aktiviert worden ist. Dies erfolgt in Form einer Zustandsänderung des LADE-Signals, welches der Zustandsschaltung 34 des Datenverteilers 12 zugeführt wird. Diese Zustandsschaltung 34 erzeugt dann ein Zustandssignal S_D vom Wert "1". Ferner liefert sie ein Zustandssignal "0", wenn der Datenverteiler alle Daten codiert und übertragen hat. Diese Zustandssignale lassen erkennen, ob der Datenverteiler besetzt oder frei ist. Die Zustandsschaltung 34 umfaßt ein NAND-Gatter 82, welches über die Leitung 84 das Startsignal G und über die Leitung 86 das Zählstandssignal C erhält. Der Ausgang des NAND-Gatters 82 ist mit einem Eingang des NAND-Gatters 88 verbunden, welches ferner von der Klemme 62 das LADE-Signal erhält. Sein Ausgangssignal wird im Inverter 90 invertiert und einem Schalt-Flip-Flop 92 zugeleitet. Dessen Ausgangssignal bildet das Zustandssignal S₀.

809822/0712

Die Zustandsschaltung 34 arbeitet folgendermaßen: Das auf der Leitung 84 ankommende Startsignal G am Eingang des N?rtJD-Gatters 82 hat vor der Aktivierung der Zustandsschaltung den Wert "0". Damit steht am Ausgang des NAND-Gatters 82 ein Signal "1", so daß das NAND-Gatter 88 auf das LADE-Signal anspricht. Dieses schaltet auf "1", sobald die Datenquelle 10 den Datenverteiler zu aktivieren wünscht. Beim Pegelübergang des LADE-Signals nimmt der Ausgang des NAND-Gatters 88 den Pegel "0" an. Diese Signaländerung wird durch den Inverter 90 invertiert, so daß ein Pegelübergang von "0" auf "1" am Eingang des Schalt-Flip-Flops 92 erscheint. An seinem Ausgang tritt folglich ein Zustandssignal S-vom Wert "1" auf. Es behält diesen Wert bei, bis am Eingang des Schalt-Flip-Flops 92 ein weiterer Pegelübergang von "0" auf "1" ankommt. Das Zustandssignal S_Q vom Wert "1" aktiviert den Zeitgeber 38, so daß dieser auf die Signale A, B, X und Y anspricht und zwar zunächst auf die Signalzustände A=X und B=Y. Dieser Zustand tritt ein, sobald die Datenaufnahmeeinrichtung 16 von der Datensenke 20 entsperrt ist. Dies kann bereits geschehen sein, ehe der Datenverteiler 12 von der Datenquelle 10 her aktiviert wird. In jedem Fall erzeugt der Zeitgeber 38 anschließend^Startsignale G vom Wert "1", sobald vom Datenverteiler 12 Informationseinheiten codiert und übertragen v/erden. Der sich ändernde Pegel des Startsignals G beeinflußt das Ausgangssignal "1" des NAND-Gatters 82 solange nicht, wie das Zählstandssignal C den Wert "0" beibehält. Dies ist der Fall, bis das n-te Datenbit codiert und vom Datenverteiler 12 übertragen ist. Zu dieser Zeit nimmt das Zählstandssignal C den Wert "1" an. Das Startsignal geht nachfolgend auf "1", sobald das n-te Datenbit von der Datenaufnahmeeinrichtung 16 empfangen wurde und eine Empfangsbestätigung über die Leitungen 26 und 28 zum Zeitgeber 38 gelangt ist. Dieser setzt Signale "1" an den Eingang des NAND-Gatters 82, so daß dessen Ausgangssignal "0" wird. Hierdurch nimmt der Ausgang des NAND-Gatters 88 den Pegel "1" an. Der Pegelsprung von "0" auf "1" am Ausgang des NAND-Gatters 88 wird vom Inverter 90 invertiert, so daß am Eingang des Flip-Flops 92 ein Sprung "1" auf "0" steht, welcher das Flip Flop 92 von einem Ausgangssignal "0" auf ein Signal "1" umschaltet. Dies geschieht, wenn folgendes stattfindet: Der Zeitgeber 38 erzeugt ein Startsignal "0", wenn die

809822/0712

Datenübertiag beendet ist. Dieses Startsignal schaltet den Ausgang des NAND-Gatters 82 auf "1". Dieses Signal zusammen mit dem LADE-Signal "1" läßt den Ausgang des NAND-Gatters 82 auf "O" umschalten. Dieser Signalsprung wird vom Inverter 90 invertiert und schaltet das Flip-Flop 92 von "0" auf "1" um. Das Zustandssignal S am Ausgang dieses Flip-Flops wird somit vom Pegel "1" auf den Pegel "0" umgeschaltet. Hierdurch wird der Zeitgeber 38 gesperrt. Das Zustandssignal S-. vom Pegel "0" zeigt der Datenquelle 10 ferner an, daß der Datenverteiler 12 die vorhergehenden η Datenbits erfolgreich übertragen hat und nun zum Empfang weiterer Daten vorbereitet ist.

Fig. 4 zeigt Einzelheiten des in Fig. 3 verwendeten Zählers 30. Es handelt sich um einen einzelnen 4-Bit-Binärzähler 94, vorzugsweise vom Type 74193 der Firma Texas Instruments. Dieser Zähler empfängt einen komplementären Zählerstand zur Binärzahl n, wie dies durch die Eingangszählstände C_Q bis C₃ dargestellt ist. Er wird anfangs am Anschlußstift 11 von der Leitung 60 her mit dem LADE-Signal geladen, welches von der Datenquelle 10 kommt und den Wert "0" hat, sobald die Datenquelle Daten in den Daterverteiler 12 einzugeben wünscht. Das LADE-Signalnimmt anschliessend den Wert "1" an, sobald die Datenquelle die übertragung von Daten freigibt. Der 4-Bit-Binärzähler 94 führt bei Eingang des invertierten Startsignals G am Anschlußstift 5 eine Fortschaltung des Zählstandes um das Einserkomplement aus, so daß an jedem der Ausgangsstifte 3, 2,6 und 7 ein Signal "1" steht, sobald der Zähler η mal schrittweise fortgeschaltet wurde. Die Ausgangssignale des Zählers 94 gelangen zum NAND-Gatter 96, welches das Ausgangssignal "0" liefert, sobald an allen Eingängen Signale "1" stehen. Das Ausgangssignal des NAND-Gatters 96 bildet das Signal C, welches den Wert "1" hat, sobald der Zähler 30 seinen Zählstand ändert. Anschließend hat es den Wert "0". Das Ausgangssignal des NAND-Gatters 96 wird im Inverter 98 invertiert und steht dann als Signal C zur Verfügung. Dieses hacfntsprechend den Wert "0" während des Fortschaltens des Zählers und hat den Wert "1", wenn der Zählstand η erreicht ist.

809822/0712

Das Datenregister 32 ist in Fig. 5 wiedergegeben. Es handelt sich vorzugsweise um ein Parallellade-Schieberegister S8274 der Firma Signetics und erhält die Datenbits D1 bis D8. Diese werden in das Schieberegister 100 geladen, sobald das Zustandssignal S_ Am Anschlußstift 7 den Wert "0" hat und das Signal vom Ausgang des NAND-Gatters 58 auf "1" umschaltet. Das Zustandssignal hat den Wert "0", sobald der Datenverteiler 12 nicht besetzt ist. Das Signal G am Eingang des NAND-Gatters 58 ist zu dieser Zeit "1". Damit spricht das NAND-Gatter auf den Pegelübergang des LADE-Signals von "O" auf "1" am anderen Eingang des NAND-Gatters an. Dieser Signalübergang erfolgt, sobald die Datenquelle 10 Datenbits in den Datenverteiler 12 zu laden wünscht. Das Parallelladen des Registers 100 erfolgt äußerst schnell und ist somit vor Beginn dos Codierens und Ubertragens abgeschlossen. Dies beginnt erst, wenn das Zustandssignal S_D den Pegel "1" annimmt. Zum Verschieben der Daten im Schieberegister 100 muß das Zustandssignal am Anschlußstift 7 auf "1" umschalten und das Ausgangssignal des NAND-Gatters 58 von "1" auf "0" gehen. Dies geschieht, wenn das Signal G von "0" auf "1" umschaltet. Das LADE-Signal ist während dieser Zeit "1" und aktiviert das NAND-Gatter 58, so daß dieses auf Signalsprünge im Signal G ansprechen kann. Das Schieberegister 100 liefert ein Ausgangssignal R am Arechlußstift 6, welches den Binärwert des am weitesten recnts stehenden Bits angibt. Dieses Signal wird im Inverter 102 invertiert und gibt das Signal Rl .

Hinsichtlich der Betriebsweise des Datenverteilers 12 wird nachfolgend auf Fig. 6 Bezug genommen. Der oberste Kurvenzug zeigt das LADE-Signal der Datenquelle 10. Es hat ursprünglich den Pegel "1" und zeigt somit an, daß die Datenquelle 10 nicht beabsichtigt, den Datenverteiler 12 zu laden. Zur Zeit T_Q schaltet das IjADE-Signal auf ¹¹O" um und aktiviert somit den Zähler 30 für die Aufnahme des numerischen Zählstands der Datenbits. Das Zählstandssignal C geht anschließend zur Zeit T₁ auf "1".und läßt erkennen, daß der Zählstand im Zähler nicht länger gleich Null ist. Das LADE-Signal springt zur Zeit T- auf "1" um, sobald die Datenquelle das Register 32 zu laden und den Zustand des Datenverteilers 12

809822/0712

zu ändern wünscht. Das Laden des Registers 32 wird durch das Umschalten des Signals R₀ auf "1" zurzeit T- angezeigt. Das Zustandsslgnal S_D nimmt zur Zeit T₃ den Wert "1" an und läßt erkennen, daß der Datenverteiler 12 bereit ist, Daten zu verteilen. Das Signal R_Q vom Register 32 zeigt an, daß die erste zu verteilende Binärzahl ein Wert "1" ist. Das erste Bit wird jedoch erst ausgesandt, wenn die Datenaufnahineeinrichtung 16 den Zustand der SignaleX und Y ändert, um sie in Übereinstimmung mit den Signalen A und B zu bringen. Dies geschieht erst, wenn die Datenaufnahmeeinrichtung 16 von der Datensenke her freigegeben ist. Diesen Vorgang stellt der Datenverteiler 12 zur Zeit T* fest. Nunmehr erzeugt der Zeitgeber 38 zur Zeit T,. ein Startsignal G vom Wert "1",und der Codierer 36 ändert anschließend zur Zeit Tg den Zustand des Zweipegelsignals A und codiert damit eine Binärzahl "1". Die Änderung im Signalzustand des Signals A erzeugt einen Sperrzustand für den Zeitgeber 38, wodurch das Startsignal G zur Zeit T₇ den Wert "0" annimmt. Das Signal G wird "1" und bewirkt eine Verschiebung im Register 32, so daß im Signal R₀ ein Wert "0" erscheint. Dieses Binärsignal "0" wird anschließend vom Codierer 36 codiert, sobald der nächste Startschritt zur Zeit Tg auftritt, wenn der Zeitgeber 38 eine Zustandsänderung des Signals X feststellt und damit angezeigt wird, daß die Datenaufnahineeinrichtung 16 den zuvor codierten Signalsprung des Zweipegelsignals A empfangen und verarbeitet hat. Das Zweipegelsignal B geht zur Zeit Tg von "1" auf "0" und zeigt damit an, daß ein Binärsignal "0" codiert ist. Das Signal Y ändert sich anschließend zur Zeit Tg, womit angezeigt wird, daß die Datenaufnahmeeinrichtung 16 eine Signaländerung im Zweipegelsignal B empfangen und verarbeitet hat.

Dieses Codieren wird solange fortgesetzt, bis zur Zeit T₁₀ das n-te Datenbit übertragen ist. Zu dieser Zeit ändert das Signal G den Zählstand innerhalb des Zählers 30 auf Null. Damit geht das Zählstandesignal C zur Zelt T₁₀ auf "1". Dies wird als Datenendsignal zur Zeit T₁₁ in Form der gleichzeitigen Pegeländerung der Signale A und B übertragen. Das Zustandssignal S_ schaltet zur Zeit T₁₂ auf "0", wenn das Zählstandssignal C und das Start-

809822/0712

signal G gleichzeitig den Pegel "1" haben. Damit ist der Datenverteiler für das nächste Laden von Daten vorbereitet.

Nachstehend soll anhand von Fig'. 7 die Betriebsweise der Datenauf nahmeeinrichtung 16 erläutert werden. Sie erhält vom Datenverteiler 12 über die Leitungen 22 und 24 die Zweipegelsignale A und B. Falls die Nachrichtenübertragung zwischen Datenverteiler und Datenaufnahmeeinrichtung eine Trägerfrequenzverbindung enthält, ändert sich nichts an der Betriebsweise der Datenaufnahmeeinrichtung 16, sofern der Trägerfrequenzempfänger Änderungen in vier Signalzuständen als Änderungen zweier Zweipegelsignale deutet. In jedem Fall empfängt die Datenaufnahmeeinrichtung 16 Zweipegelsignale A und B mit verschiedenen Signalzuständen. Aufgabe der Datenaufnahmeeinrichtung ist es, diese Signalzustandsänderungcn in Daten umzusetzen und in den meisten Fällen den Empfang der Daten zu bestätigen, indem entsprechende Zustandsänderungen der Ausgangssignale X und Y erzeugt und über die Leitungen 26 und oder sonstige Nachrichtenübertragungsmittel zum Datenverteiler zurückübertragen werden.

Die übersetzung der Signalzustandsänderungen der Zweipegelsignale A und B geschieht folgendermaßen: Ändert sich das Signal A von "0" auf "1" oder von "1" auf "0" und ändert sich das Signal B nicht, so wird die übertragung eines Binärwertes "1" festgestellt und der Signalzustand des Zweipegelsignals X geändert. Ändert sich hingegen das Zweipegelsignal B von "0" auf "1" oder von "1" auf "0" und bleibt das Signal A unverändert, so wird die übertragung eines Binärsignals "0" festgestellt und der Zustand des Zweipegelsignals Y geändert. Ändern beide Signale A und B ihren Zustand gleichzeitig, so bedeutet dies das Ende der Datenübertragung. Die Datenaufnahmeeinrichtung 16 kann dann der Datensenke 20 mitteilen, daß η Datenbits empfangen wurden und zur Verarbeitung bereitstehen. Die Datensenke 20 übernimmt schließlich die Datenbits zusammen mit ihrem numerischen Zählstand und gibt anschließend die Datenaufnahmeeinrichiung für den Empfang weiterer Daten vom Datenverteiler her frei. Die Mitteilung an den Datenverteiler

809822/0712

erfolgt in Form von Zustandsänderungen der Zweipegelsignale X und Y derart, daß diese mit den Zweipegelsignalen A und B übereinstimmen. Der Datenverteiler und die Datenaufnahmeeinrichtung bleiben solange fest miteinander verbunden, bis diese Übereinstimmung der Signal X und Y mit den Signalen A und B erreicht ist.

Die erwähnten Vorgängen zwischen Datenaufnahmeeinrichtung und Datensenke erfordern bestimmte Informationsübertragungen zwischen diesen Schaltungen. Die Datenaufnahmeeinrichtung 16 erzeugt ein Zustandssignal S-. vom Wert ¹¹O", wenn die Datenaufnahmeainrichtung ein Datenendsignal empfangen hat. Dieses Signal S-. meldet der Datensenke 20, daß η Datenbits empfangen wurden und zur Ver?.rbietung bereitstehen. Wenn die Datensenke 20 die Datenaufnahmeeinrichtung 16 für den Empfang weiterer Daten vom Datenverteiler 12 freigeben will, setzt sie das Zustandssignal S_n auf "1". Dies geschieht durch Erzeugung eines SETZ-Signals "1". Die Datensenke 20 hat ferner die Fähigkeit,die Nachrichtenverbindung zwischen Datenverteiler 12 und Datenaufnahmeeinrichtung 16 zu unterbrechen. Hierzu dient ein RÜCKSTELL-Signal, welches das Zustandssignal S_R vorzeitig auf "0" setzt und damit die Datenaufnahmeeinrichtung im jeweils gegebenen Zustand blockiert. Dies sperrt jegliche weitere Datenempfangsbestätigung durch die Datenauffangeinrichtung und damit auch die übertragung weiterer Daten vom Datenverteiler.

Aus Fig. 7 ist ersichtlichf^xlie Datenaufnahmeeinrichtung 16 im wesentlichen neun Baugruppen umfaßt, nämlich: Eine A-Signallogik 110, eine B-Signallogik 112, ein X-Flip-Flop 114, ein Y-Flip-Flop 116, einen Datendecoder 118, ein Datenregister 120, einen Datenzähler 122, einen Zeitgeber 124 sowie einen Zustandsschaltkreis 126. Letzterer erzeugt das Zustandssignal S_R. Die A-Signallogik 110 stellt Änderungen des Signals A fest und die B-Signallogik 112 spricht auf Änderungen des Signals B an. Fest gestellte Änderungen der Signalzustände A und B werden vom Decoder 118 als Binärwert "1" und "0" decodiert. Der Decoder erzeugt ein Signal I, welches den decodierten BinSwert angibt.

809822/0712

Dieses Signal I wird als Bit innerhalb des Datenregisters 120 gespeichert. Es wird im Register 120 verschoben₍ und der Zählstand im Zähler 122 wird durch Zeitimpulse aus dem Zeitgeber fortgeschaltet. Die X- und Y-Flip-Flops 114 und 116 verriegeln sich anschließend auf den Signalzuständen der Zweipegelsignale A und B. Dies hält solange an, bis das Datenendsignal empfangen und decodiert ist. Zu dieser Zeit setzt der Zustandsschaltkreis 126 das Zustandssignal S_n auf "0" und setzt damit jede weitere Operation der Datenaufnahmeeinrichtung 16 aus.

Die A-Signallogik 110 besteht aus zwei Exklusiv-ODER-Gattern und 130, von denen das erste über die Leitung 132 das Signal A und über die Leitung 134 das Signal X erhält. Das Ausgangssignal des Gatters 128 entspricht A^X und hat den Wert "1", wenn die Signale A und X nipht übereinstimmen. Das Exklusiv-ODER-Gatter empfängt über die Leitung 132 das Signal A und über die Leitung 136 das Signal X. Es erzeugt ein Ausgangssignal "1", wenn A=X. Die B-Logik 112 besteht aus zwei Exklusiv-ODER-Gattern 138 und 140, von denen das erstgenannte über die Leitung 142 das Signal B und über die Leitung 144 das Signal Y erhält. Es liefert ein Signal "1", v/enn B^Y. Dem anderen Gatter 140 werden über die Leitung 142 das Signal B und über die Leitung 146 das Signal Ϋ zugeführt. Es erzeugt ein Ausgangssignal "1" für den Fall B=Y.

Die A-Signallogik 120 empfängt die Signale X und X vom X-Flip-Flop 114, während die B-Signallogik 112 die Signale Y und Ϋ vom Y-Flip-Flop 116 erhält. Bei beiden Flip-Flops handelt es sich um Speicher-Flip-Flops, welche den Signalzustand der Zweipegelsignale A bzw. B zu einer durch den Zeitgeber 124 bestimmten Zeit festhalten. Eine solche Verriegelung findet anfänglich noch nicht statt, so daß Änderungen im Signalzustand der Zweipegelsignale A und B mit den vorangehenden Zuständen der Signale A und B verglichen werden können, die zuvor von den X und Y-Flip-Flops gespeichert wurden.

809822/0712

Der Decoder 118 umfaßt ein Gatter 148 sowie ein flankengesteuertes D-Flip-Flop 150. Das Gatter 148 empfängt über die Leitung 152 das Ausgangssignal A = X der Signallogik 110 sowie i'-ber die Leitung 154 von der Logik 112 das ,Ausgangssignal B φ Y. Es liefert das Ausgangssignal "1" nur dann, wenn beide Eingangssignale "0" sind. Es hat also den Wert "1", wenn weder die Bedingung A=X noch die Bedingung B^Y gegeben ist. Umgekehrt läßt sich sagen, daß das Ausgangssignal des Gatters 148 den Wert "1" hat, wenn A^X und B = Y.

Das Ausgangssignal des Gatters 148 wird dem D-Eingang des Flip-Flops 150 zugeführt. Der Ausgang dieses Flip-Flops übernimmt den Wert seines Eingangssignal am D-Eingang, sobald über die Leitung 156 die ansteigende Flanke eines Zeitsignals G¹ auftritt. Der Aus gang des Flip-Flops 150 liefert das Datensignal I, welches über die Leitung 158 dem Schieberegister 120 zugeleitet wird. Dieses Signal hat den Wert "1" nur dann, wenn der Signalzustand A sich geändert hat und nicht gleich X ist und wenn der Signalzustand B unverändert gleich dem Signalzustand von Y geblieben ist. Treten die umgekehrten Verhältnisse auf, wenn nämlich das Signal B sich ändert und nicht gleich Y ist, während der Zustand des Signals A gleich dem des Signals X bleibt, so hat das Signal I den Wert "0 Der Binärwert des Datensignals I auf der Leitung 158 wird dem Register 120 zugeführt. Aufgrund eines Startsignals G auf der Leitung 160 erfolgt das Verschieben der Bits im Register. Beim Register 120 handelt es sich vorzugsweise um ein Register vom ■>. Typ 74164 der Firma Texas Instruments. Das Ausgangssignal des Schieberegister 120 ist in Fig. 7 als breiter Pfeil dargestellt und wird von der Datensenke gelesen, sobald der Datenempfang abgeschlossen ist.

Der Zustandsschaltkreis 126 besteht aus einem Gatter 162 und einem flankengesteuerten D-Flip-Flop 164. Das Gatter liefert ein Ausgangssignal "1", wenn beide Eingangssignale "0" sind. Bei diesen EingangsSignalen handelt es sich um das A=X Signal, welches über die Leitung 166 von der A-Signallogik 110 kommt. Der

809822/0712

andere Eingang des Gatters 122 erhält über die Leitung 168 das Signal B-Y. Das Gatter 162 hat ein Ausgangssignal "1", wenn weder A=X noch B=Y. Dies bedeutet ein Datenendsignal. Das Flip-Flop 164 folgt dem beim Auftreten eines Zeitimpulses im Signal G¹ auf der Leitung 170 vorhandenen Eingangssignal an seinem Eingang D. Der Ausgang Q des Flip-Flops 174 liefert das Ausgangssignal S_. , welches folglich den Wert "1" hat, wenn das Datenende rechtzeitig vom Zustandsschaltkreis 126 festgestellt wird. Wenn das Signal S~„ den Wert "1" hat, so kann die Datenaufnahmeeinrichtung 16 den Empfang und das Decodieren des Datenendsignals nicht bestätigen. Hierdurch wird jede weitere Datenübertragung vom Datenverteiler unterbrochen. Der Datenvertei.ler kann nur dann Daten weitergeben, wenn er von der Datenauf nahmeeinrichtung eine Empfangsbestätigung erhalten hat in Form einer Änderung der Signale X und Y derart, daß sie mit den Signalen A und B übereinstimmen.

Das Signal S am Ausgang Q ist das Komplement zum Signal S_R und folglich "0". Dies zeigt der Datensenke 20 an, daß Daten vom Register 20 sowie der Zählstand vom Zähler 122 zur Verarbeitung bereitstehen. Die Datensenke 20 liest anschließend den Zählstand vom Zähler 20 und die Informationsbits aus dem Register 120. Sie erzeugt als nächstes ein SETZ-Signal "1" an der Klemme 172. Dieses setzt den Ausgang Q des Flip-Flops 164 auf "0" und damit das Signal sL auf "0" und das Signal S„ auf "1". Dieses Setzen des Flip-Flops 164 gibt die Datenaufnahmeeinrichtung 16 für den Empfang weiterer Daten von Datenverteiler 12 frei.

Das RUCKSTELL-Signal an der Klemme 174 wird dem Flip-Flop 164 zugeleitet. Es handelt sich um ein von der Datensenke 20 wahlweise zur Verfügung gestelltes Signal, welches das Flip-Flop 164 auf "1" setzt. Hierdurch nimmt das Signal S_R den Wert "1" an, damit das Signal S_n den Wert "0" entsprechend der Datenendanzeige. Bei dieser Einstallung der Signale S_R und sL bestätigt die Datenaufnahmeeinrichtung 1f den Empfang von Daten vom Datenverteiler nicht. Damit wird der Datenverteiler 12 daran gehindert, weitere

809822/0712

Informationen zu übertragen. Mit Hilfe des RÜCKSTELL-Signals an der Klemme 174 kann die Datensenke 20 die weitere Datenübertragung vom Datenverteiler 12 sperren. Beim Flip-Flop 164 handelt es sich vorzugsweise um einon Flip-Flop vom Typ 7474 der Firma Texas Instruments mit entsprechenden Setz- und Rückstellmöglich-

i -

keiten.

Der Zähler 122 umfaßt einen 4-Bit-Binärzähler 176, vorzugsweise vom Typ 74193 der Firma Texas Instruments. Er wird mit einem Zählstand von -1 geladen, sobald an der Klemme 172 ein SETZ-Signal "1" auftritt. Dieses Signal gelangt zunächst über eine Leitung zu einem Inverter 178. Der an dessen Ausgang auftretende Signalübergang von "1" auf "0" bewirkt das Laden des Zählstandes an den Klemmen 15, 1, 10 und 9. Diese sind an eine Klemme 182 angeschlossen, welche ein Signal "1" führt. Somit werden in den Zähler 176 anfänglich lauter Binärwerte "1" eingegeben. Dies stellt in Wirklichkeit einen Zahlstand -1 dar, weil der nächste Zählschritt den Zähler in allen Stellen auf "0" schaltet.

Der Zähler 176 schaltet den Zählstand von -1 im Zuge der Zeitsignale G vom Zeitgeber 124 schrittweise weiter. Das Signal G gelangt hierzu über die Leitung 160 zum Anschlußstift 5 des Zählers. Der Zeitgeber 124 erzeugt jeweils dann einen Impuls auf der Leitung 160, wenn ein Datenbit empfangen worden ist. Diese Impulse schalten den Zählstand im Zähler jeweils derart weiter,daß er um den Wert 1 kleiner ist als die Anzahl der empfangenen Datenbits. Dies läuft weiter, bis ein Datenendsignal empfangen wird. Zu dieser Zeit wird der Zähler erneut weitergeschaltet, um ihn / auf den Zählerstand η zu bringen. Dieser Zählstand wird von der Datensenke 20 abgerufen, ehe das nächste SETZ-Signal auftritt und einen Zählstand -1 lädt.

Die zuvor erwähnten von der Datenaufnahmeeinrichtung 16 ausgeführten Operationen hängen von Zeitsignalen aus dem Zeitgeber 124 ab. Dieser erzeugt drei getrennte Zeitsignale G, G¹ und G". Nachfolgend wird der interne Schaltungsaufbau des Zeitgebers beschrieben. Er umfaßt ein Gatter 14, welches ein Ausgangssignal "1" liefert, sofern beide Eingangssignale "0" sind. Dieses

809822/0712

·- 32 -

Gatter empfängt das Signal A^X von der A-Signallogik 110 sowie das Signal B^Y von Jer B-Signallogik 112. Letzteres kommt auf der Leitung 186 an. Der Ausgang des Gatters 184 liegt auf "1", wenn beide Eingangssignale "0" sind. In diesem Fall ist also A=X und B=Y. Andererseits liefert das Gatter 184 das Ausgangssignal "0", wenn eines oder beide Signale A und B ihren Zustand ändern und somit nicht länger mit X bzw. Y übereinstimmen. Der Ausgang des Gatters 184 ist mit einem Gatter 188 verbunden, welches ebenfalls den Ausgangspegel "1" annimmt, wenn beide Eingangssignale "0" sind. Es erhält zu diesem Zweck ferner über die Leitung 190 das Signal IL. Dieses hat den Wert "0", wenn die Datenaufnahmeeinrichtung 16 in Betrieb ist. Das heißt, das Gatter 188 geht auf "1", wenn der Datenverteiler 12 in Betrieb ist und das Ausgangssignal des Gatters 184 anzeigt, daß eine Signalzustandsänderung entweder ira Signal A oder im Signal B oder beiden Signalen stattgefunden hat. Das Gatter 188 liefert das Signal G, welches den Zustand "1" annimmt, wenn eine der zuvorgenannten Zustandsänderungen aufgetreten ist. Das Signal G auf der Leitung 160 bewirkt eine Datenyerschiebung im Register 120.-so daß dieses auf den Empfang des nächsten Informationsbits vorbereitet wird. Das Signal G schaltet außerdem den Zähler 122 fort, um den Zählstand der empfangenen Daten zu erhöhen. Das Signal G wird schließlich in einer Verzögerungsschaltung 192 des Zeitgebers 124 verzögert. Die Verzögerungszeit ist groß im Vergleich zur Schrittaktzeit des Zählers 176. Damit kann der Zählstand im Zähler fortgeschaltet werden, ehe das Signal G^f den Zustandsschaltkreis 126 beeinflußt. Das Zeitsignal G¹ am Ausgang der Verzögerungsschaltung 192 schaltet, das Flip-Flop 150 im Decoder 118 sowie das Flip-Flop 16 4 im Zustandsschaltkreis 126. Beim Schalten des Flip-Flops 150 liefert der Decoder 118 einen geeigneten Signalpegel im Signal I, welcher den Wert des als Ergebnis der zuvor aufgetretenen Signalzustandsänderungen decodierten Informationsbits angibt.

809822/0712

2751328

Das Signal G' wird ferner in einer Verzögerungsschaltung 194 verzögert, die ähnlich aufgebaut isj:, wie die Verzögerungsschaltung 192. Der Ausgang der Verzögerungsschaltung 194 steht mit einem Eingang des NAND-Gatters 196 in Verbindung, dem ferner über die Leitung 198 das Signal S_R zugeführt wird. Dieses Gatter liefert das Ausgangssignal "O", wenn beide Eingangssignale "1" sind. Das Zustandssignal S_D ist normalerweise "1", sofern nicht zuvor ein Datenendsignal festgestellt wurde oder eine Übersteuerung durch das Rückstellsignal aufgetreten ist. Das NAND-Gatter 196 schaltet folglich normalerweise auf "0", sobald das Ausgangssignal der Verzögerungsschaltung 194 auf "1" geht. Das Ausgangssignal der Verzögerungsschaltung 194 wird im NAND-Gatter 196 invertiert und dann durch einen Inverter 198 nochmals invertiert. Damit steht am Ausgang des Inverters 198 das Signal G". Dieses gelangt über die Leitung 200 zum X-Flip-Flop 114 sowie zum Y-Flip-Flop 116. Die Ausgänge X und Y der beiden Flip-Flops folgenden Signalzuständen der entsprechenden Signal A und B, sobald ein Signal G" vom Wert "1" auf der Leitung 2OO erscheint. Dies wird an den Datenverteiler 12 zurückübertragen und zeigt an, daß die Datenauf nahmeeinrichtung 16 die zuvor übertragene Informationseinheit empfangen hat. Diese Bestätigung durch die Datenaufnahmeeinrichtung erfolgt nur dann, wenn alle anderen internen Operationen innenaIb der Datenaufnahmeeinrichtung 16 beendet sind. Diese übrigen Operationen setzen das vorherige Auftreten von Signalen G und G¹ vom Wert "1" voraus, während die Bestätigung durch die Datenaufnahmeeinrichtung nur im Anschluß an ein Signal G" vom •Wert "1" herausgeht. Dieses Signal tritt nicht auf, wenn das Zustandssignal S_R auf "0" schaltet, sobald ein Datenendsignal vom Zustandsschaltkreis 126 festgestellt wird. Ein Signal S- von "0" sperrt das NAND-Gatter 196 und hält somit das Signal G" auf "0". Dieses NAND-Gatter wird nur dann aktiviert, wenn das Zustandssignal S_R durch die Datensenke 20 erneut auf "1" gesetzt wird. Dies wiederum führt zu einer Änderung des Signals G" auf "1", wodurch das X-Flip-Flop 114 und das Y-Flip-Flop 116 verriegelt werden.

809822/0712

Die bisher beschriebene Zeitfolge der Vorgänge der Datenauf nahineeinrichtung 16 ist in Fig. 8 wiedergegeben. Die Kurven A und B stellen die von der Datenaufnahmeeinrichtung empfangenen Zweipegelsignale dar. Die Zustandsänderung des Signals A zur Zeit T₁ zeigt, an, daß ein Datenbit "1" vom Datenverteiler 12 übertragen wurde. Die Zustandsänderung des Signals B zur Zeit T^ läßt erkennen, daß ein Binärsignal "0" eingegangen ist. Gleichzeitige Änderung beider Signale A und B zur Zeit T₇ bedeuten das Ende der Datenübertragung. Die Kurven G, G¹ und G" zeigen die oben bereits beschriebenen Signale. Das Signal G erzeugt zur Zeit T₁ auf Grund der Zustandsänderung des Signals A einen Impuls P.. . Die Breite dieses Impulses hängt von der Zeitspanne ab, während der A ungleich X ist. Die Vorderflanke des Impulses P₁ dient als Verschiebesignal für das Datenregister 120. Nach einer durch die Verzögerungsschaltung 192 bestimmten Verzögerungszeit folgt auf den Impuls P₁ ein Impuls P„ im Signal G¹. Die Vorderflanke dieses Impulses T₂ schaltet den Datencodierer 118 derart, daß das Signal I zur Zeit T₂ den Wert "1" annimmt und damit ein Binärsignal "1" anzeigt. Dieses Signal gelangt zum Schieberegister 120. Wie der Impuls P₃ zeigt, ist anschließend das Signal G" auf "1" gegangen. Die Verzögerung des Impulses P₃ gegenüber dem Impuls P- ergibt sich in erster Linie aus der Verzögerungsschaltung 194. Die Vorderflanke des Impulses P₃ ändert zur Zeit T₃ das Signal X. Diese Zustandsänderung wird dem Datenverteiler 12 mitgeteilt und zeigt an, daß die zuvor übertragene Informationseinheit "1" empfangen wurde. Anschließend nimmt die Datenaufnahmeeinrichtung 16 eine ''Änderung im Zweipegelsignal B wahr entsprechend einem Informationsbit "0". Dies ergibt einen Impuls T₄ im Signal G, welcher den Inhalt des Schieberegisters 120 um eine Bitposition weiterschiebt. Als nächstes tritt im Signal G¹ ein Impuls P₅ auf, der den Datencodierer 118 zur Zeit T₅ auf "0" schaltet und damit anzeigt, daß ein BinärsignaT "0" empfangen wurde. Ein Impuls P, im Signal G" bewirkt, daß das Signal Y zur Zeit T_g seinen Zustand ändert. Diese Zustandsänderung des Signals Y wird anschließend dem Datenverteiler 12 mitgeteilt und läßt diesen erkennen, daß das ausgesandte Informationsbit "0" bei der Datenaufnahmeeinrich-

809822/0712

tung eingegangen ist. Schließlich empfängt letztere zur Zeit T-Zustandsanderungen beider Signale A und B, wodurch Impulse P- und Pg in den Kurvenzügen G und G¹ entstehen. Der Impuls Pg im Kurvenzug G¹ schaltet den Zustandsschaltkreis 126, der zur Zeit Pg ein Zustandssignal S_ vom Wert "O" liefert und damit anzeigt, daß das Datenendsignal empfangen wurde. Das Zustandssignal S-. mit dem Pegel "O" hält weitere Operationen der Datenaufnahmeeinrichtung 16 bis auf weiteres an. Dieser Zustand dauert solange, bis die Datenaufnahmeeinrichtung von der Datensenke 20 her freigegeben wird. Dies geschieht zur Zeit T_g, wenn die Datensenke 20 das SETZ^--Signal auf "1" bringt. Hierdurch wird das Zustandssignal S_n ebenfalls "1" und das Signal G" nimmt den gleichen Pegel an, wie dies durch einen Impuls Pg dargestellt ist. Die Vorderflanke dieses Impulses bewirkt, daß die X-und Y-Flip-Flops auf dem Signalzustand der Signale A und B verriegelt werden. Die neuen Signalzustände der Signale X und Y werden zum Datenverteiler 12 zurückübertragen, womit angezeigt wird, daß die Datenaufnahmeeinrichtung nunmehr für den Empfang weiterer Daten zugänglich ist. Der Datenverteiler 12 selbst befindet sich im Anschluß an die übertragung eines Datenendsignals in einem Verriegelungszustand, bis eine Änderung der Signal X und Y auftritt. Die übertragung weiterer Daten vom Datenverteiler 12 setzt voraus, daß die Signale X und Y übereinstimmen mit den Signalen A und B. Die Datensenke bestimmt,wann des stattfindet und beeinflußt auf diese Weise die weitere Datenübertragung durch den Datenverteiler 12.

809822/0712

Claims

HONEYiJELL INFORMATION SYSTEMS IKC. 18. NOV. 1977

Smith Street 5101605 Go

Walthara, Mass., USA 2751828

Verfahren und Einrichtung zur taktfreien Serienübertragung von

Daten

Patentansprüche:

M./Verfahren zur taktfreien Serienübertragung von Zeichen, gekennzeichnet durch folgende Schritte:

a) Jedes Informationsbits wird vom Sender als Zustandsänderung wenigstens eines von vier möglichen Signalzuständen (A-0/1; B= 0/1) übertragen;

b) jede dieser Zustandsänderungen wird vom Empfänger empfangen und in eine Bit-Information (1/0) übersetzt;

c) im Empfänger wird wenigstens ein Signalzustand aus einer zweiten Gruppe von vier Signalzuständen (X=O/1; Y=0/1) geändert;

d) jede Änderung des Signalzustands der zweiten Gruppe von Signalzuständen wird mit den zuvor übertragenen Signalzustandsänderungen der ersten Gruppe von vier Signalzuständen verglichen;

e) die genannten Schritte werden wiederholt; sofern der Vergleich zeigt, daß die Slgnalzustandsänderungen der zweiten Gruppe von vier Signalzuständen mit den ursprünglich übertragenen Signalzustandsänderungen übereinstimmen.

809822/0712
2. Verfahren nach Anspruch 1, gekennzeichnet durch folgende zusätzliche Schritte:

f) Bereitstellung eines die Anzahl der zu übertragenden Informationsbits be'ieichnenden Sählstandsignals (N) und

g) übertragung von wenigstens zwei Signalzustandsänderungen der ersten Gruppe von Signalzuständen, wenn der Zählstand den Wert Null erreicht.
3. Verfahren nach Anspruch 2, gekennzeichnet durch folgenden zusätzlichen Schritt:

h) Verhindern der Erzeugung wenigstens einer Signalzustandsänderung der zweiten Gruppe von vier Signalzuständen (X,Y) falls zwei übertragene Signalzustandsänderungen (A,B) gleichzeitig empfangen wurden.
4. Verfahren nach Anspruch 3, gekennzeichnet durch folgende zusätzliche Schritte:

i) Verarbeitung der übertragenen Informationsbits und j) Freigabe von wenigstens zwei Signalzustandsänderungen der zweiten Gruppe (X,Y) von vier Signalzuständen.
5. Verfahren nach einem der Ansprüche 1 bis 4 zur Übertragung von Daten von einer Datenquelle über einen Datenverteiler, eine Übertragungsstrecke und einen Datenaufnehmer an eine Datensenke (Datenverarbeiter), gekennzeichnet durch folgende Schritte:

I) Der Datenverteiler (12) gibt an die Datenquelle (10) ein

Freizeichen (S_D);
II) die Datenquelle speist die Daten in ein Schieberegister

(32) des Datenverteilers (12) ein; III) zugleich überträgt die Datenquelle (10) ein die Anzahl der Daten kennzeichnendes Signal (N) in einen Zähler (30) des Datenverteilers;

809822/0712

IV) sobald der Datenverteiler (12) vom Datenaufnehnior (16) ein Freizeichen erhält, sendet er das erste Inforinationsbit über die Übertragungsstrecke (22,24)» in^dem eine Leerstelle ("0") eine Signalzustandsänderunq auf einer ersten Leitung (22) und ein Zeichen ("1") eine Signalzuständsänderung auf einer zweiten Leitung (24) hervorruft;

V) der Dafcenaufnehmer (16) vergleicht die Signal zustände (A,B) der beiden Übertragungsleitungen mit den gespeicherten Signalzuständen am Schluß der vorhergehenden übertragung und leitet aus dem Vergleich eisi decodiertes Signal (I) entsprechend dem Ssnaesignal ab;

Vl) das decodierte Signal (I) wird in ein Schieberegister

(120) des Datenaufnehmers (16) gegeben;

VII) der Datenaufnelimer bringt die Signalzuytände (X, Y) auf zwei Rückmeldeleitungen (26,28) in Übereinstimmung mit den Signalzuständen (A,B) auf den Ubertragungsleitungen (22,24) und meldet hierdurch dem Datenverteiler (1?.) den Empfang des Informationsbits;

VIII) das durch die Übereinstimmung der Signalzustände auf den Übertragungsleitungen (22,24) und den Rückmeldeleitungen (26,28) gegebene Freizeichen für den Datenverteiler (12) setzt die übertragung des nächsten Informationsbits in Gang;

IX) nach übertragung und Empfangsbestätigung des letzten Informationsbits ändert der Datenverteiler (12) gleichzeitig den Signalzustand (A,B) beider Übertragungsleitungen (22,24) und zeigt damit dem Datenaufnehmer (16) das Ende der Datenübertragung an;

X) der Datenaufnehmer (16) gibt die decodierten Informationsbits aus dem Schieberegister (120) an die Datensenke (20) ab.;

XI) der Datenaufnehmer (16) meldet dem Datenverteiler (12) seine Aufnahmebereitschaft für die nächste Gruppe von Daten;

809822/0712

XII) der Datenverteiler gibt an die Datenquelle ein seine Aufnahmebereitschaft anzeigendes Freizeichen
6. Einrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch:

a) einen Datenverteiler (12) mit

aa) einem Codierer (36) zum Umsetzen jedes Informationsbits in wenigstens eine von vier möglichen Signalzustandsänderungen (A,B);

ab) einer Vorrichtung (36,22,24) zum /vussenden dieser Signalzustandsänderungen;

b) einen Datenaufnehmer (16) zum Empfang dieser Signalzustandsänderungen, ausgestattet mit

ba) einem Decoder (118) zum Umsetzen der .Signalzustandsänderungen in Informationsbits (I) ,

bb) einer Schaltungsanordnung (114,116), die wenigstens einen von vier möglichen Signalzuständen einer zweiten Gruppe (X,Y) von Signalzuständen ändert,

bc) einer Vorrichtung (114,26;116,28) zur Rückübertragung der Signalzustandsänderungen der zweiten Gruppe von Signalzuständen (X,Y) an den Datenverteiler (12).
7. Einrichtung nach Anspruch 6,dadurch gekennzeichnet, daß der Datenverteiler (12) eine Vergleichsschaltung (44,46,48) zum Vergleich der rückübertragenen Signalzustandsänderungen (X,Y) mit den ausgesandten Signalzustandsänderungen (A,B) aufweist.
8. Einrichtung nach Anspruch 7,dadurch gekennzeichnet, daß die Vergleichsschaltung aus zwei Exklusiv-ODER-Gattern (44,46) besteht, deren Eingängen die zu vergleichenden Signalzustandsänderungen (A,X;B,Y) zugeführt werden.

809822/0712
9. Einrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß ßxs. die Vergleichsschaltung (44,46,48) der Freigabeeingang (52) eines Codierers (36) angeschlossen ist, welcher bei Übereinstimmung der rückgemeldeten Signalzustandsänderungen (X,Y) mit den zuletzt ausgesandten Signalzustandsänderungen (A,B) ein Informationcbit in eine Signalzustandsänderung codiert.
10. Einrichtung nach Anspruch 8 und 9,dadurch gekennzeichnet, daß die Ausgänge der beiden Exklusiv-ODER-Gatter (44,46) an zwei Eingänge eines NAND-Gatters (48) angeschlossen sind, welches an einem dritten Eingang das Ausgangssignal (S_ß) eines Zustandsschaltkreises (34) erhält und von dessen Ausgang ein Startsignal (G) an den Codierer (36) gegeben wird.
11. Einrichtung nach Anspruch 9 oder 10, dadurch gekenn zeichnet, daß der Datenverteiler (12) einen Zähler (30) zur Aufnahme eines die Anzahl der zu übertragenden Informationsbits bezeichnenden Zählstandes (N) enthält, der beim Erreichen des Zählstandes Null ein Signal (C) erzeugt; und daß eine Schaltungsanordnung (70,72) im Codierer (36) beim Auftreten dieses Signals (C) eine Änderung von wenigstens zwei der vier Signalzustände der ersten Gruppe (A,B) auslöst.
12. Einrichtung nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, daß der Codierer (36) des Datenverteilers zur übertragung einer ersten Informationseinheit ("0") den Zustand eines ersten Zweipegelsignals (A), zur übertragung einer zweiten Informationseinheit ("1") den Zustand eines zweiten Zweipegelsignals (B) und zur Übertragung einer dritten Informationseinheit (Datenende) den Zustand beider Zweipegelsignale (A,B) ändert;

und daß der Datenaufnehmer (16) je eine auf Änderungen des ersten und des zweiten Zweipegelsignals (A,B) ansprechende Kippschaltung (114,116) aufweist, welche bei Empfang

809822/0712

einer solchen Signaländerung eine Zustandsänderung eines dem ersten bzw. zweiten Zweipegelsignal zugeordneten dritten (X) bzw. vierten (Y) Zweipegelsignals hervorruft und an den Datenverteiler (12) zurücküberträgt.
13. Einrichtung nach Anspruch 12, dadurch gekennzei chnet, daß die Zustandsänderungen des dritten (X) und des vierten (Y) Zweipegelsignals diese Signalzustände in Übereinstimmung bringen mit den Signalzuständen des empfangenen ersten (Λ) und zweiten (B) Zweipegelsignals.
14. Einrichtung nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, daß der Datenaufnehmer (16) einen Zeitgeber (124) zur Steuerung des Decoders (118) sowie der die Signalzustandsänderungen des dritten (X) bzw. vierten (Y) Zweipegelsignals erzeugenden Schaltungsanordnung (114,116) aufweist, derart, daß zunächst (Leitung 156) der Decoder(118) und dann (Leitung 200) die genannte Schaltungsanordnung (114, 116) aktiviert wird.
15. Einrichtung nach Anspruch 12 und 14, dadurch gekennzeichnet, daß die Schaltungsanordnung zwei Flip-Flops (114,116) enthält, denen an ihren Dateneingängen (D) jeweils das erste (A) bzw. zweite (B) Zweipegelsignal sowie an ihrem Schalteingang (L) das Aktivierungssignal (G") des Zeitgebers (124) zugeführt wird und die an ihrem Ausgang (Q) das dritte (X) bzw. vierte (Y) Zweipegelsignal liefern).
16. Einrichtung nach Anspruch 14 oder 15, insbesondere zur Durchführung des Verfahrens nach Anspruch 3, gekennzeichnet durch einen auf gleichzeitige Signalzustandsänderungen des ersten (A) und des zweiten (B) Zweipegelsignals ansprechenden Zustandsschaltkreis (126), dessen Ausgangssignal (S_R) den Zeitgeber (124) sperrt.

809822/0712
17. Einrichtung nach Anspruch 16, gekenn ζ e i c hne t durch einen durch ein Ausgangssignal (G) des Zeitgebers (124) fortschaltbaren Zähler (122) zum Zählen der decodierten Informationseinheiten (Bits).
18. Einrichtung nach Anspruch 16 und 17, dadurch gekennzeichnet, daß der Zustandsschaltkreis(126) den Zeitgeber (124) nach Fortschaltung des Zählstandes entsprechend der Anzahl der Informationseinheiten gesperrt und ein das Ende der Informationsübertragung anzeigendes Signal (S_R) liefert.
19. Einrichtung nach einem der Ansprüche 6 bis 18 zur Durchführung des Verfahrens nach Anspruch 5,dadurch gekennzeichnet, daß die Datensenke (20) eine auf das Ausgangssignal (Sp) des Zustandsschaltkreises (126) ansprechende Schaltungsanordnung enthält, welche am Ende der Datenübernahme den Zustandsschaltkreis zurückstellt (Klemme 174) und damit die Schaltungsanordnung (114,116) zur Änderung des Signalzustandes des dritten und vierten Zweipegelsignals (X,Y) aktiviert und eine solche Änderung dieser Signale auslöst, daß sie mit den ersten beiden Zweipegelsignalen (A,B) übereinstimmen.
20. Einrichtung nach Anspruch 19, dadurch gekennzeichnet, daß der Zustandsschaltkreis (126) durch ein Signal (RÜCKSTELL) der Datensenke (20) gesteuert vorzeitig die Schaltungsanordnung (114,116) zur Änderung der dritten und vierten Zweipegelsignale (X,Y) sperren kann.

809822/0712