JPH10322404A - シリアルデータ通信方法および装置 - Google Patents

シリアルデータ通信方法および装置

Info

Publication number
JPH10322404A
JPH10322404A JP9128961A JP12896197A JPH10322404A JP H10322404 A JPH10322404 A JP H10322404A JP 9128961 A JP9128961 A JP 9128961A JP 12896197 A JP12896197 A JP 12896197A JP H10322404 A JPH10322404 A JP H10322404A
Authority
JP
Japan
Prior art keywords
signal
data
delimiter
bit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9128961A
Other languages
English (en)
Inventor
Yasushi Ishii
康史 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9128961A priority Critical patent/JPH10322404A/ja
Priority to US09/070,773 priority patent/US6044421A/en
Publication of JPH10322404A publication Critical patent/JPH10322404A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【課題】 高速度の通信を容易に行うことができるシリ
アルデータ通信方法および装置を提供する。 【解決手段】 （ａ）に示すように、送信装置１１と受
信装置１２の間の伝送路は、シリアルデータを伝えるデ
ータ信号線１３と、送信するシリアルデータの連続する
ビットが同値であった場合に、受信側にビットの区切り
を認識させるための区切り信号を伝える区切り信号線１
４の２つの伝送経路を含む。（ｂ）に示すように、送信
データの連続するビットで論理値が変化するときには、
区切り信号のレベルを変化させない。送信データの連続
するビットが同値である場合には、区切り信号のレベル
を変化させる。受信側では、データ信号と区切り信号と
を受信し、データ信号または区切り信号のいずれか一方
のレベルが変化する時点をビットの区切りとして、デー
タ信号の各ビットの論理値を判断してデジタルデータと
して読込む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デジタルデータの
ビット毎の論理値を表す、時系列的なシリアルデータの
通信方法および装置に関する。
【０００２】
【従来の技術】従来から、デジタルデータを時系列的に
展開したシリアルデータを送受信する方法として、送信
側は、各ビットの区切りを示すクロック信号とクロック
信号に同期したデータ信号を別の伝送路にて送信を行
い、受信側は、受信されたクロック信号に同期したタイ
ミングでデータ信号の取込みを行うクロック同期式通信
が広く知られている。
【０００３】クロック同期式通信は、送信速度が受信装
置の受信可能な速度の範囲内であれば送信速度に制限が
無く、また、送信クロック信号に送信データ信号が同期
さえしていれば途中で通信速度を変化させることも可能
である。このように、クロック同期式通信は、通信速度
に制約が少ないことから、汎用Ｉ／Ｏポートなどを備え
たワンチップマイコン等を用いるシステムで、ソフトウ
ェアで実現され、広く利用されている。
【０００４】図５（ａ）に、従来のクロック同期式通信
を実現するシステムの一例を示す。クロック同期式通信
において、送信装置１を受信装置２のＩ／Ｏインタフェ
ースの間は、データ信号の伝送路であるデータ信号線３
とクロック信号の伝送路であるクロック信号線４によっ
て接続されている。
【０００５】図５（ｂ）は、従来のクロック同期式通信
方法における送信データの例と、この送信データに対す
るデータ信号とクロック信号の例である。なお、図５
（ｂ）では、信号の電圧レベルのハイレベルに論理値
「１」を、ローレベルに論理値「０」を当てはめてい
る。
【０００６】送信装置１は、クロック信号のハイレベル
からローレベルへの変化（以下、「立下がり」と称する
ことがある）に同期させて、データ信号の論理値を変化
あるいは保持させ、次のクロック信号の立下りまでデー
タ信号の値を保持する。そして、予め定める一定時間の
後、クロック信号はローレベルからハイレベルへ変化
（以下、「立上がり」と称することがある）する。そし
てさらに一定時間の後、上記を繰返し、データの送信が
終了するまで続けられる。
【０００７】発信装置２は、受信中常にクロック信号線
４から送られるクロック信号の値を読取っている。そし
て、クロック信号の立上がり時のデータ信号の値を取込
んでゆき、データの受信が終了するまで続けられる。
【０００８】なお、図５（ｂ）の例と反対に、送信クロ
ック信号の立上がり時点に同期してビットデータを順次
送出し、受信装置はクロック信号の立下がり時点のデー
タを取込む方法もある。
【０００９】また、特開平８−１６３１８２に開示され
るシリアル通信方法は、図６に示すように、通信に使用
する符号「０」および符号「１」の２種類の符号に対応
する信号形式として、形式１および形式２の２通りの信
号形式を用いている。符号「０」の形式１および形式２
は、高信号レベルおよび低信号レベルをそれぞれとる。
符号「１」の形式１および形式２は、高信号レベルおよ
び低信号レベルの信号レベルを交互にとる。符号「０」
における形式１の高レベル期間、符号「０」における形
式２の低レベル期間、符号「１」における形式１の１つ
の高レベル期間と１つの低レベル期間の和、符号「１」
における形式２の１つの低レベル期間と１つの高レベル
期間の和は、すべてシステムで規定される最小通信単位
時間と等しくなるように制御される。このシリアル通信
方法では、クロック信号がデータ信号に重畳されるた
め、ビット毎の同期が容易になっている。
【００１０】
【発明が解決しようとする課題】従来のクロック同期式
通信では、１ビットのデータを送信するために、データ
信号は１度変化させるだけなのに対し、クロック信号は
ハイレベルからローレベルへ変化させ、予め定めた一定
時間後に、ローレベルからハイレベルへ変化させる必要
がある。つまり、１ビットのデータを通信するのにクロ
ック信号は２度変化させなければならない。
【００１１】一方受信側は、受信中常にクロック信号の
値を読取っていて、クロック信号がハイレベルからロー
レベルに変化するのを確認し、その後、クロック信号が
ハイレベルに変化したのを読取る必要がある。つまり、
１ビットのデータを受信するためには、クロック信号の
２度の変化を読取る必要がある。
【００１２】以上述べたように、従来のクロック同期式
通信は１ビットのデータを送受信するのにクロック信号
が２度変化する。これをワンチップマイコン等が備えて
いる汎用Ｉ／Ｏを用いてソフトウェアで処理する場合、
クロック信号が２度変化するのを読取らなければならな
いので、１度だけクロック信号の変化を読取る場合と比
べて処理時間が多くかかる。そのため、受信可能な通信
速度は、受信側がクロック信号を読取れる限界の速度に
よって制約される。
【００１３】また、クロック信号送受信がＣＭＯＳデバ
イスを用いて実現される場合、クロック信号を高周波数
にすると、ＣＭＯＳデバイスでの消費電力が増加する。
さらに、データ信号をクロック信号に同期させるため、
データの送受信を始めると、伝送すべき一連のデータ群
の送受信が終わるまで、送受信を連続して行わなければ
ならない。
【００１４】特開平８−１６３１８２に開示されるシリ
アル通信方法では、１ビットのデータを受信するため
に、いずれかの論理値に対しては、データ信号の１度の
変化を読取るだけでよいが、他方の論理値に対しては、
従来のクロック同期式通信と同様にデータ信号の２度の
変化を読取る必要がある。
【００１５】本発明の目的は、高速度の通信を容易に行
うことができるシリアルデータ通信方法および装置を提
供することである。
【００１６】
【課題を解決するための手段】本発明は、デジタルデー
タを、ビット毎の論理値を表す時系列的なシリアルデー
タとして、通信する方法であって、データ信号の伝送経
路とともに、シリアルデータのビットの区切りを示すた
めの区切り信号の伝送経路を設けておき、伝送側では、
データ信号を、通信すべきデジタルデータの各ビットの
論理値に対応するレベルで、連続的に伝送するととも
に、データ信号の連続するビットが同値である場合に、
予め定める区切り信号を伝送し、受信側では、データ信
号および区切り信号を受信し、データ信号のレベルが変
化する時点または区切り信号が伝送される時点をビット
の区切りとして、データ信号の各ビットの論理値を判断
し、デジタルデータとして読込むことを特徴とするシリ
アルデータ通信方法である。
【００１７】本発明に従えば、送信側と受信側の間に、
シリアルデータ信号の伝送経路と、シリアルデータのビ
ットの区切りを示すための区切り信号の伝送経路が個別
に設けられる。送信側は、通信すべきデジタルデータの
各ビットの論理値に対応するレベルで、連続的にデータ
信号を伝送するとともに、データ信号の連続するビット
の値が同値である場合に、予め定める区切り信号を伝送
するので、クロック信号のようなタイミングに同期して
データ信号を変化させる必要がない。受信側では、デー
タ信号および区切り信号を受信し、データ信号のレベル
が変化する時点または区切り信号が伝送される時点をビ
ットの区切りとして、データ信号の各ビットの論理値を
判断してデジタルデータとして読込むので、たとえばク
ロック信号のように、データ信号より短い周期で連続す
るタイミングに対して、レベルが変化しているかを常に
検出する必要がなく、データ信号の周期でビットの区切
りを判断し、ビット毎の信号の読取りを簡単に処理する
ことが可能となり、高速度の通信を行うことができる。
【００１８】また本発明で、前記予め定める区切り信号
は、レベルの変化として伝送されることを特徴とする。
【００１９】本発明に従えば、区切り信号がレベルの変
化として伝送されるので、受信側ではデータ信号または
区切り信号のいずれかのレベルが変化した時点をビット
の区切りとすることができる。
【００２０】また本発明で、前記送信側では、コンピュ
ータのプログラム動作によってデータ信号から区切り信
号を生成し、前記受信側では、コンピュータのプログラ
ム動作によって、データ信号および区切り信号からデー
タ信号の各ビットの論理値を判断し、デジタルデータと
して読込むことを特徴とする。
【００２１】本発明に従えば、送信側では、たとえば汎
用のＩ／Ｏポートを用いるなど、コンピュータのプログ
ラム動作によってデータ信号から区切り信号を生成し、
受信側では、コンピュータのプログラム動作によって、
データ信号および区切り信号から、データ信号の各ビッ
トの論理値を判断してデジタルデータとして読込むの
で、比較的簡単な回路で構成され、システムを小型化す
ることができる。
【００２２】また本発明は、デジタルデータをビット毎
の論理値を表す時系列的なシリアルデータとして通信す
る装置であって、データ信号を、ビット毎の論理値に対
応するレベルのシリアルデータとして伝送するデータ信
号伝送手段と、データ信号のビットの区切りを示すため
の区切り信号を、シリアルデータとして信号する区切り
信号伝送手段と、データ信号の連続するビットが同値で
ある場合に、出力レベルが変化するように区切り信号を
発生し、区切り信号伝送手段によって伝送させる区切り
信号発生手段と、データ信号伝送手段および区切り信号
伝送手段から伝送される区切り信号を受信し、データ信
号または区切り信号のレベルが変化する時点をビットの
区切りとして、データ信号の各ビットの論理値を判断し
てデジタルデータとして読込む信号受信手段とを含むこ
とを特徴とするシリアルデータ通信装置である。
【００２３】本発明に従えば、データ信号伝送手段は、
データ信号をビット毎の論理値によって対応するレベル
のシリアルデータとして伝送する。データ信号の連続す
るビットが同値である場合に、区切り信号発生手段は、
出力レベルが変化するようにして、データ信号のビット
の区切りを示すための区切り信号を発生して、区切り信
号をシリアルデータとして信号する区切り信号伝送手段
によって伝送させる。信号受信手段は、データ信号伝送
手段から伝送されるデータ信号および区切り信号伝送手
段から伝送される区切り信号を受信し、データ信号また
は区切り信号のレベルが変化する時点をビットの区切り
として、データの各ビットの論理値を判断してデジタル
データとして読込むので、レベルの変化の周期が長くな
る。たとえば、ＣＭＯＳ型デバイスで信号レベルの変化
または信号のレベル変化の検出が実現される場合、消費
電力を減少することができる。
【００２４】また本発明で、前記データ信号伝送手段
に、データ信号の各ビット毎の論理値に対応するレベル
で信号を導出するデータラッチ手段と、前記区切り信号
伝送手段に、区切り信号の各ビット毎の論理値に対応す
るレベルで信号を導出する区切りラッチ手段とを備える
ことを特徴とする。
【００２５】本発明に従えば、データ信号伝送手段は、
データ信号の各ビット毎の論理値に対応するレベルで信
号を導出するデータラッチ手段を備え、区切り信号伝送
手段は、区切り信号の各ビット毎の論理値に対応するレ
ベルで信号を導出する区切りラッチ手段を備える。たと
えば、通信処理がソフトウェアで実現される場合、ソフ
トウェアは信号レベルを変化させるときにのみ通信に関
係し、他の処理をしながら通信を行うことができる。
【００２６】
【発明の実施の形態】図１に、本発明のシリアルデータ
通信方法を実現するシステムの基本的な実施の形態を表
すブロック図と、送受信されるデータ、データ信号およ
び区切り信号の一例を示す。図１（ａ）に示すように、
本発明の通信方法において、送信装置１１と受信装置１
２の間の伝送路は、シリアルデータを伝えるデータ信号
線１３と、送信するシリアルデータの連続するビットが
同値であった場合に、受信側にビットの区切りを認識さ
せるための区切り信号を伝える区切り信号線１４の２つ
の伝送経路を含む。
【００２７】図１（ｂ）に、本発明のシリアルデータ通
信方法で通信されるシリアル送信データと、これに対応
するデータ信号および区切り信号の信号波形の一例を示
す。データ信号は、送信データの各ビットの論理値に対
応したレベルで、データ信号線１３を介して連続的に伝
送される単流ＮＲＺ（Non Return to Zero）符号型式の
信号であり、無信号時には、基準レベルを維持してい
る。図１（ｂ）の区切り信号は、データ信号の連続する
ビットが同値である場合に、レベルの変化として伝送さ
れる信号である。送信データの論理値は、たとえば、デ
ータ信号のハイレベルに“１”を、ローレベルに“０”
を当てはめる。図１（ｂ）に示すように、送信データの
連続するビットで論理値が変化するときには、区切り信
号のレベルを変化させない。送信データの連続するビッ
トが同値である場合には、区切り信号のレベルを変化さ
せる。
【００２８】以上の処理を、全てのデータを送信し終わ
るまで繰返す。こうすると、送信側では、データ信号と
区切り信号のレベルのいずれか一方を一度だけ変化させ
ることで１ビットのデータを送信することができる。ま
た、受信側では、データ信号と区切り信号とを受信し、
データ信号または区切り信号のいずれか一方のレベルが
変化する時点をビットの区切りとして、データ信号の各
ビットの論理値を判断してデジタルデータとして読込
む。
【００２９】従来のクロック同期式通信では、１ビット
のデータを送受信するためにクロック信号の２度のレベ
ル変化が必要であるのに対し、本発明の方法では、１ビ
ットのデータにつき、データ信号のレベルまたは区切り
信号のレベルが１度だけ変化すればよい。したがって、
従来のクロック同期式通信に比べて、各ビットのデータ
の送受信を短時間で処理することができ、高速度なデー
タ通信が可能である。本実施形態において、データ信号
と区切り信号は、汎用のＩ／Ｏポートを用いて、ソフト
ウェアで処理されて送受信される。
【００３０】図２は、図１（ａ）の送信装置１１または
受信装置１２の内部の構成を概略的に示すブロック図で
ある。送信装置１１または受信装置１２は、ＣＰＵ２
１、ＣＰＵ２１によってそれぞれ制御されるＲＯＭ２
２，ＲＡＭ２３、ラッチ付き出力ポート２４および入力
ポート２５を含む。図１（ａ）のデータ信号線１３およ
び区切り信号線１４は、送信装置１１としてのラッチ付
き出力ポート２４と受信装置１２としての入力ポート２
５との間にそれぞれ設けられる。ラッチ付き出力ポート
２４は、データ信号および区切り信号の各ビット毎の論
理値に対応するレベルで信号を導出する。ＣＰＵ２１が
論理値を変化させない限り、同一の信号レベルを保持す
る。すなわち、ＣＰＵ２１は、信号を変化させる必要が
あるときだけ、出力ラッチ２４にアクセスすれば良く、
送信処理が簡易化される。
【００３１】図３は、本実施形態の送信装置１１の送信
時の動作を説明するフローチャートである。ステップａ
０で動作を開始し、ステップａ１では、送信装置１１と
してのＣＰＵ２１により、データを送信するタイミング
であるか否かが判断される。データを送信するタイミン
グであると判断されるときはステップａ２に移り、デー
タを送信するタイミングでないと判断されるときは、デ
ータ送信処理は行われない。ステップａ２では、送信装
置１１としてのＣＰＵ２１により、ＲＡＭ２３のメモリ
空間内に送信するデータがあるか否かが判断される。送
信するデータがあるときはステップａ３に移り、送信す
るデータがないときはデータ送信処理は行わない。
【００３２】ステップａ３では、送信するデータが過去
の送信データに続くデータであれば、次の１ビットのデ
ータを取出し、新しく送信を始めるデータであればデー
タ群の先頭の１ビットのデータを取出す。ステップａ４
では、ステップａ３で取出される送信データのデータ信
号レベルと１つ前の送信データのデータ信号レベルが同
じか否かを比較する。比較の結果、レベルが異なると判
断される場合はステップａ５へ移り、レベルが同じと判
断される場合はステップａ６へ移る。ただし、ステップ
ａ３でデータ群の先頭が取出される場合には、ステップ
ａ３で取出される送信データのデータ信号レベルとデー
タ信号の無信号時の基準レベルを比較して判断され、ス
テップａ５へ移る。送信装置１１としてのラッチ付き出
力ポート２４には、先行して送信されるデータ信号およ
び区切り信号のレベルが保持されている。ステップａ５
では、データ信号のレベルを変更し、区切り信号のレベ
ルはそのまま保持して、ステップａ７でデータ送信の動
作を終了する。ステップａ６では、区切り信号のレベル
を変更し、データ信号のレベルはそのまま保持して、ス
テップａ７でデータ送信の動作を終了する。
【００３３】図４は、本実施形態の受信装置１２の受信
時の動作を説明するフローチャートである。ステップｂ
０で動作を開始し、ステップｂ１では、データ信号線１
３から送信されるデータ信号と、区切り信号線１４から
送信される区切り信号をそれぞれ受信する。ステップｂ
２では、ステップｂ１で受信される現在の信号のレベル
と、受信装置１２としてのＲＡＭ２３に記憶されている
先行する信号のレベルを比較する。ステップｂ３では、
ステップｂ２の結果、データ信号または区切り信号のレ
ベルが変更されているか否かが判断される。変更されて
いる場合は、ステップｂ４へ移り、変更されていない場
合はデータ受信処理を終了する。
【００３４】ステップｂ４では、ステップｂ１で受信さ
れるデータ信号のレベルを１ビット分のデータとして、
データ信号のレベルから論理値の判断を行い、１ビット
のデジタルデータとして読込む。ステップｂ５では、現
在のデータ信号および区切り信号のレベルを受信装置１
２のＲＡＭ２４に記憶させ、ステップｂ６でデータ受信
の動作を終了する。
【００３５】以上の説明では、送信側と受信側との役割
が固定されているけれども、データ信号線１３および区
切り信号線１４に加えて、別のデータ信号線および区切
り信号線を送信装置１１としての入力ポート２５および
受信装置１２としてのラッチ付き出力ポート２４との間
に接続すれば、全二重通信も可能となる。
【００３６】また、以上の説明では、データ信号と区切
り信号の伝送経路が電気的な有線式の場合を説明してい
るけれども、光ファイバや無線、赤外線を伝送経路とし
てもよい。
【００３７】また、以上の説明では、区切り信号をレベ
ルの変化として伝送しているけれども、区切り信号とし
て、データ信号の連続するビットが同値である場合に付
加されるワンショットパルス等とすることもできる。
【００３８】
【発明の効果】以上のように本発明によれば、送信側と
受信側の間に、シリアルデータ信号の伝送経路と、シリ
アルデータのビットの区切りを示すための区切り信号の
伝送経路が別個に設けられる。送信側は、各ビットデー
タの論理値に対応するレベルで、連続的にデータ信号を
伝送するとともに、データ信号の連続するビットが同値
である場合に、予め定める区切り信号を伝送するので、
クロック信号のようなタイミング信号に同期してデータ
信号を変化させる必要がない。受信側では、データ信号
および区切り信号を受信し、データ信号のレベルが変化
する時点または区切り信号が伝送される時点をビットの
区切りとして、データ信号の各ビットの論理値を判断
し、デジタルデータとして読込む。ビットの区切りを判
断する処理が簡易化されて、ビット毎の信号の読取りを
簡単に処理することが可能となり、高速度の通信を行う
ことができる。
【００３９】また本発明によれば、区切り信号はレベル
の変化として伝送されるので、受信側においてデータ信
号または区切り信号のいずれかのレベルが変化した時点
をビットの区切りとすることができる。
【００４０】また本発明によれば、データ信号と区切り
信号は、すべてコンピュータのプログラム動作によって
制御されるので、比較的簡単な構成として、システムを
小型化することができる。
【００４１】また本発明によれば、データ信号または区
切り信号のレベルが変化する時点をビットの区切りとし
て、データ信号の各ビットの論理値を判断し、デジタル
データとして読込むので、レベル変化の周期が長くな
り、たとえば、ＣＭＯＳ型デバイスを用いて信号レベル
の変化または信号のレベル変化の検出を行う場合、消費
電力を削減することができる。
【００４２】また本発明によれば、データ信号信号伝送
手段および区切り信号伝送手段に、各ビット毎の論理値
に対応するレベルで信号を導出するラッチ手段をそれぞ
れ備えるので、たとえば、通信がソフトウェアで実現さ
れる場合、信号レベルを変化させるときにのみ、ソフト
ウェアは通信に関係する処理を行い、他の処理をしなが
ら通信を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の概略的な構成を示すブ
ロック図および信号波形図である。
【図２】図１の実施形態の送信装置１１または受信装置
１２の概略的な構成を示すブロック図である。
【図３】図１の実施形態の送信時の動作を示すフローチ
ャートである。
【図４】図１の実施形態の受信時の動作を示すフローチ
ャートである。
【図５】従来からのクロック同期式通信の概略的な構成
を示すブロック図および信号波形図である。
【図６】特開平８−１６３１８２の図１の信号型式を示
す図表である。
【符号の説明】
１１ 送信装置 １２ 受信装置 １３ データ信号線 １４ 区切り信号線 ２１ ＣＰＵ ２２ ＲＯＭ ２３ ＲＡＭ ２４ ラッチ付き出力ポート ２５ 入力ポート

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 デジタルデータを、ビット毎の論理値を
    表す時系列的なシリアルデータとして、通信する方法で
    あって、 データ信号の伝送経路とともに、シリアルデータのビッ
    トの区切りを示すための区切り信号の伝送経路を設けて
    おき、 伝送側では、データ信号を、通信すべきデジタルデータ
    の各ビットの論理値に対応するレベルで、連続的に伝送
    するとともに、データ信号の連続するビットが同値であ
    る場合に、予め定める区切り信号を伝送し、 受信側では、データ信号および区切り信号を受信し、デ
    ータ信号のレベルが変化する時点または区切り信号が伝
    送される時点をビットの区切りとして、データ信号の各
    ビットの論理値を判断し、デジタルデータとして読込む
    ことを特徴とするシリアルデータ通信方法。
  2. 【請求項２】 前記予め定める区切り信号は、レベルの
    変化として伝送されることを特徴とする請求項１記載の
    シリアルデータ通信方法。
  3. 【請求項３】 前記送信側では、コンピュータのプログ
    ラム動作によってデータ信号から区切り信号を生成し、 前記受信側では、コンピュータのプログラム動作によっ
    て、データ信号および区切り信号からデータ信号の各ビ
    ットの論理値を判断し、デジタルデータとして読込むこ
    とを特徴とする請求項１または２記載のシリアルデータ
    通信方法。
  4. 【請求項４】 デジタルデータをビット毎の論理値を表
    す時系列的なシリアルデータとして通信する装置であっ
    て、 データ信号を、ビット毎の論理値に対応するレベルのシ
    リアルデータとして伝送するデータ信号伝送手段と、 データ信号のビットの区切りを示すための区切り信号
    を、シリアルデータとして信号する区切り信号伝送手段
    と、 データ信号の連続するビットが同値である場合に、出力
    レベルが変化するように区切り信号を発生し、区切り信
    号伝送手段によって伝送させる区切り信号発生手段と、 データ信号伝送手段および区切り信号伝送手段から伝送
    される区切り信号を受信し、データ信号または区切り信
    号のレベルが変化する時点をビットの区切りとして、デ
    ータ信号の各ビットの論理値を判断してデジタルデータ
    として読込む信号受信手段とを含むことを特徴とするシ
    リアルデータ通信装置。
  5. 【請求項５】 前記データ信号伝送手段に、データ信号
    の各ビット毎の論理値に対応するレベルで信号を導出す
    るデータラッチ手段と、 前記区切り信号伝送手段に、区切り信号の各ビット毎の
    論理値に対応するレベルで信号を導出する区切りラッチ
    手段とを備えることを特徴とする請求項４記載のシリア
    ルデータ通信装置。
JP9128961A 1997-05-19 1997-05-19 シリアルデータ通信方法および装置 Pending JPH10322404A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9128961A JPH10322404A (ja) 1997-05-19 1997-05-19 シリアルデータ通信方法および装置
US09/070,773 US6044421A (en) 1997-05-19 1998-05-01 Communication system using a transmitted delimiting signal for indicating breaks in a data signal and when consecutive bits in the data signal are of equal level

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9128961A JPH10322404A (ja) 1997-05-19 1997-05-19 シリアルデータ通信方法および装置

Publications (1)

Publication Number Publication Date
JPH10322404A true JPH10322404A (ja) 1998-12-04

Family

ID=14997703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9128961A Pending JPH10322404A (ja) 1997-05-19 1997-05-19 シリアルデータ通信方法および装置

Country Status (2)

Country Link
US (1) US6044421A (ja)
JP (1) JPH10322404A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791483B2 (en) 2002-06-24 2004-09-14 Sharp Kabushiki Kaisha Parallel/serial conversion circuit, serial data generation circuit, synchronization signal generation circuit, clock signal generation circuit, serial data transmission device, serial data reception device, and serial data transmission system
JP2009017548A (ja) * 2007-06-29 2009-01-22 Advantest Corp 伝送システム、送信装置、受信装置、及び、伝送方法
WO2013176055A1 (ja) * 2012-05-24 2013-11-28 オリンパスメディカルシステムズ株式会社 画像データ受信装置及び画像データ伝送システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW391116B (en) * 1998-07-24 2000-05-21 Koninkl Philips Electronics Nv High-speed serial data communication system
US6393502B1 (en) * 1999-08-31 2002-05-21 Advanced Micro Devices, Inc. System and method for initiating a serial data transfer between two clock domains
US6879638B1 (en) * 1999-12-28 2005-04-12 International Business Machines Corporation Method and apparatus for providing communication between electronic devices
WO2001065479A2 (en) * 2000-03-03 2001-09-07 Koninklijke Philips Electronics N.V. Data carrier having means for synchronization with a received data stream
US7213242B2 (en) * 2002-12-31 2007-05-01 Intel Corporation Run-time behavior preserving partial redundancy elimination
JP2012169746A (ja) * 2011-02-10 2012-09-06 Mitsumi Electric Co Ltd 通信システム及びそのデバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092492A (en) * 1976-11-24 1978-05-30 Honeywell Information Systems Inc. Clockless serial data transfer
US4592072B1 (en) * 1982-05-07 1994-02-15 Digital Equipment Corporation Decoder for self-clocking serial data communications
US5438571A (en) * 1992-11-06 1995-08-01 Hewlett-Packard Company High speed data transfer over twisted pair cabling
US5504929A (en) * 1993-11-17 1996-04-02 Adobe Systems Incorporated Method and apparatus for encoding byte sequence for self-clocked high speed data transfer from a parallel port
JPH08163182A (ja) * 1994-11-29 1996-06-21 Sony Corp シリアル通信方式及びシリアル通信装置
US5671258A (en) * 1994-12-20 1997-09-23 3Com Corporation Clock recovery circuit and receiver using same
US5726650A (en) * 1995-06-07 1998-03-10 Silicon Systems, Inc. Adaptive manchester decoding with adjustable delay and power saving mode
JP3508412B2 (ja) * 1995-08-10 2004-03-22 セイコーエプソン株式会社 データ復号回路、電圧制御発振回路、データ復号装置及び電子機器
US5748902A (en) * 1996-07-19 1998-05-05 Compaq Computer Corporation Polarity switched data bus for reduced electromagnetic interference

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791483B2 (en) 2002-06-24 2004-09-14 Sharp Kabushiki Kaisha Parallel/serial conversion circuit, serial data generation circuit, synchronization signal generation circuit, clock signal generation circuit, serial data transmission device, serial data reception device, and serial data transmission system
JP2009017548A (ja) * 2007-06-29 2009-01-22 Advantest Corp 伝送システム、送信装置、受信装置、及び、伝送方法
WO2013176055A1 (ja) * 2012-05-24 2013-11-28 オリンパスメディカルシステムズ株式会社 画像データ受信装置及び画像データ伝送システム
JP5490330B1 (ja) * 2012-05-24 2014-05-14 オリンパスメディカルシステムズ株式会社 画像データ受信装置及び画像データ伝送システム
US9007436B2 (en) 2012-05-24 2015-04-14 Olympus Medical Systems Corp. Image data receiving apparatus and image data transmission system

Also Published As

Publication number Publication date
US6044421A (en) 2000-03-28

Similar Documents

Publication Publication Date Title
EP0059724B1 (en) Self-clocking data transmission system
US3967061A (en) Method and apparatus for recovering data and clock information in a self-clocking data stream
JPH07264250A (ja) シリアルデータ伝送装置
JPH10322404A (ja) シリアルデータ通信方法および装置
US6385319B1 (en) Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler
JPH0828730B2 (ja) シリアル・リンク上でのデータの伝送装置
US6980616B1 (en) Transmission method and device
JP2812665B2 (ja) 通信網のデータ衝突検出回路および検出方法
US5379325A (en) Clock generating apparatus, data transmitting/receiving apparatus and data transmitting/receiving method
JPH0998162A (ja) データ通信システムおよびその方法
US4675545A (en) Wave shaping apparatus for eliminating pulse width distortion
US20130016762A1 (en) Data communication system, method of optimizing preamble length, and communication apparatus
JP2947074B2 (ja) フレーム同期検出回路
JP2003134098A (ja) シリアル受信装置
JP3085448B2 (ja) 通信システム
JP3277948B2 (ja) ディジタル信号受信装置
JPH02274139A (ja) データ伝送システム
US5504749A (en) Apparatus for reading out address information
JP3517362B2 (ja) マンチェスタ符号の同期回路
JPS596647A (ja) シリアルデ−タ伝送同期方式
JPH07162401A (ja) 通信装置
KR0152706B1 (ko) 로컬 통신제어 칩
JPH10341210A (ja) 光通信装置の受信回路
JPH1028146A (ja) 符号誤り訂正装置
JPS63139428A (ja) マンチエスタ符号デコ−ダ回路