DE3007849C2 - Logikschaltung - Google Patents
LogikschaltungInfo
- Publication number
- DE3007849C2 DE3007849C2 DE3007849A DE3007849A DE3007849C2 DE 3007849 C2 DE3007849 C2 DE 3007849C2 DE 3007849 A DE3007849 A DE 3007849A DE 3007849 A DE3007849 A DE 3007849A DE 3007849 C2 DE3007849 C2 DE 3007849C2
- Authority
- DE
- Germany
- Prior art keywords
- signals
- input
- priority
- binary
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 7
- 230000005855 radiation Effects 0.000 claims 11
- 230000006870 function Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003439 radiotherapeutic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Measurement Of Radiation (AREA)
Description
35
40
Darin bedeuten: F= eine logische Funktion; η = Zahl
der binären logischen Signale und Si = das binäre Ergebnis der ODER-Verknüpfung von So,S\,...S„-t; und
45
η-I3/>/20
läßt sich wie folgt ausdrucken:
(S0-S1)-(Sn-S2)... (S0-
50
55 (TT1)... (S1 -
Die Erfindung bezieht sich auf eine Logikschaltung nach dem Oberbegriff des Patentanspruches 1.
Radiotherapeutische Diagnosegeräte arbeiten mit Szintiliationskameras. In jüngster Zeit ist eine Szintillationskamera
entwickelt worden, die mit Positronen arbeitet (sog. Positronkamera). Derartige Kameras
liefern Szintigramme mit bezüglich sowohl der Position als auch der Größe höherer Meßgenauigkeit als übliche
Szintiliationskameras durch Messung der Vernichtungs-Wenn in Gleichung (1) η ■■
das Ergebnis
das Ergebnis
2 gegeben ist, entspricht
F-{So +S1)-[S0-5
- S0 ■ Si+Sn ■ S\ .
Gleichung (2) ist ein logischer Ausdruck der exklusiven ODER-Verknüpfung von zwei Eingangssi-
gnalen, die mittels eines einzigen, handelsüblichen ODER-Glieds verarbeitet werden können. Wenn die
Größe von η erhöht wird, muß eine logische Schaltung aus einer großen Zahl von logischen Elementen, wie
Umsetzern, UND-Gliedern, ODER-Gliedern usw„ aufgebaut werden. Je größer somit der Wert von π ist, um
so komplizierter wird der Aufbau der Logikschaltung.
Eine bekannte Logikscha'tung (vgL DE-OS 26 38 729)
der eingangs genannten Art verwendet zusätzlich zum ersten Kodierer noch einen zweiten !Codierer, wobei ι ο
beide Kodierer der gleichen Bedingung 2'"--s<n^2'n
genügen und Binärkodierer sind. Die Eingangssignale
sind an den ersten und/oder zweiten Kodierer anlegbar, wodurch die Anzahl der Signaleingänge vergrößert
wird, ohne die Signallaufzeiten stark zu erhöhen. Die binär kodierten Ausgangssignale der beiden Kodierer
werden einem Volladdierer zugeführt, dem eine Vergleichsschaltung nachgeschaltet ist, in der diese
Ausgangssignale bitweise mit einem binärkodierten Schweliwert verglichen werden.
Eine andere bekannte Logikschaltung (vgL DE-OS 26 34 296=Hauptanmeldung zur o. g. DE-OS 26 38 729)
besteht aus einem mehrere Verknüpfungsgiieder aufweisendem
Schwellwertglied, das wiederua mehrere
Eingänge für binäre Eingangssignale hat, deren Anzahl, soweit sie unter sich gleich sind, bewertet wird, und das
für verschiedene Betriebsarten ausnutzbar ist
Schließlich ist auch noch eine Schaltungsanordnung bekannt (vgL DE-PS 15 37 536), die an einem Ausgang
nur dann ein »wahres« Signal abgibt, wenn an einer bestimmten Anzahl der Eingangsanschlüsse jeweils
ebenfalls ein »wahres« Signal anliegt.
Wenn mit diesen bekannten Logikschaltungen Einzelereignisse erfaßt werden sollen, dann müssen für den
Schaltungsaufbau UND-Glieder, ODER-Glieder und J5 Umsetzer verwendet werden, die aber eine begrenzte
Anzahl von Eingangsanschlüssen haben, wie dies bereits oben erläutert wurde. Dies bedeutet aber, daß bei einer
großen Anzahl π der binären logischen Eingangssignale die Schaltung äußerst kompliziert und aufwendig wird,
d.h., der Aufwand für die Schaltung nimmt mit der
Anzahl dieser Eingangssignale zu.
Aufgabe der Erfindung ist damit die Schaffung einer Logikschaltung, die unabhängig von der Anzahl der
empfangenen binären logischen Eingangssignale einfach aufgebaut ist und die Erfassung eines Einzelereignisses
ermöglicht.
Diese Aufgabe wird bei einer Logikschaltung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß
durch die in dessen kennzeichnendem Teil angegebenen Merkmale gelöst
Da die erfindungsgenilße Logikschaltung zur Erfassung
eines Einzelereignisses mit zwei Prioritätskodierern ausgestattet ist, kann der Ate und der (2m— 1 —i)-ie
Binärkode eines logischen Eingangssignals in einer exklusiven ODER-Beziehung bezüglich jeder Ziffer
ausgelegt werden. Die Logikschaltung hat so den ersten Prioritätskodierer für einen Eingangs-Prioritätsrang /
(-0 ... 2/77-1) und den zweiten Prioritätskodierer für
einen Eingangs-Prioritätsrand 2m-\-j. Ein Binärkode vom ersten Prioritätskodierer kann dann mit einem
Binärkode vom zweiten Prioritätskodierer Ziffer für Ziffer verglichen werden, um so zu erfassen, ob der Ate
und der (2/n-l-/)-te Binärkode eine exklusive
ODER-Beziehung bezüglich jeder Ziffer aufweisen.
Die Erfindung ermöglicht so durch die Ausführung des ersten Kodierers als Prioritätskodierer und durch
die Anordnung eines zweiten Prioritätskodierers eine einfach aufgebaute Logikschaltung, die durch Hardware
eine Funktion F (vgl, oben) verarbeiten kann, um ein Einzelereignis zu erfassen. Für diese Logikschaltung
können auch ohne weiteres integrierte Prioritätskodierer verwendet werden, was eine sehr hohe Datenverarbeitungsgeschwindigkeit gewährleistet
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 und 3.
Bei der erfindungsgemäßen Logikschaltung werden also ein erster und ein zweiter 2<"-Bit-Prioritätskodierer
vorgesehen, weiche der Bedingung 2"7-i</7<2m genügen,
und π binäre Logikeingangssignale werden dem ersten Prioritätskodierer entsprechend Prioritätsreihenfolgen
bzw. -rängen i(i=0 bis 2""-') und dem
zweiten Prioritätskodierer entsprechend Rangfolgen 2m- 1 -/eingegeben. Auch ist eine Vergleichsschaltung
vorhanden, welche die kodierten Signale von den beiden Prioritätskodierern bezüglich jedes korrespondierenden
Paars signifikanter Bits vergleicht und nur dann ein Ausgangssignal liefert, wenn die Inhalte jedes korrespondierenden
Paars signifikanter Bits voneinander abweichen.
Im folgenden sind bevorzugte Au.cfühningsformen
der Erfindung anhand der beigefügten Zeichnung näher erläutert Es zeigt
F i g. 1 ein Schaltbild einer Logikschaltung zur Verarbeitung von acht binären Eingangssignalen und
Fig.2 ein Schaltbild einer Logikschaltung zur Verarbeitung von η binären Eingangssignalen.
F i g. 1 veranschaulicht eine Logikschaltung, bei welcher die Größe π gemäß Gleichung (1), d. h. die Zahl
der binären Eingangssignale, 8 beträgt Dabei werden acht binäre Eingangssignaie 5b, 5j,... S7 an Eingangsklemmen Do,D{,...Dj einer integrierten Schaltungsvorrichtung,
z. B. eines 8-Bit-Prioritätskodierers 11, sowie
an die Eingangsklemmen Di, D6,... D0 einer weiteren
integrierten Schaltungsvorrichtung, z. B. eines 8-Bit-Prioritätskodierers 12, über entsprechende Leitungen
angelegt Als Prioritätskodierer kann z. B. das Modell CD 4532 der Firma RCA Co, Ltd. oder das Mcdell SN
74148 der Firma Texas Instrument Co., Ltd. Verwendung finden. Die Ausgangsklemmen A, B und C des
K">dierers 11 sind an die ersten Eingangsklemmen von
exklusiven ODER-Gliedern 13, 14 bzw. 15 angeschlossen, während die Ausgangsklemmen A, 3 und C des
Kodierers 12 mit zweiten Eingangskieminen dieser ODER-Glieder 13 -15 verbunden sind Die Ausgangsklemmen
der exklusiven ODER-Glieder 13-15 sind mehrfach an die Eingangsklemmen eines UND-Glieds
16 angeschlossen.
Im folgenden ist anhand von F i g. 1 die Arbeitsweise der Logikschaltung unter der Voraussetzung beschrieben,
daß die Prioritätskodierer 11 und 12 so ausgelegt sind, daß die acht Eingangsklemmen D0-D7 Prioritätsbzw. Rangfolgen in aufsteigender bzw. zunehmender
Reihe besitzen. Dies bedeutet, daß die Eingangsklemmen Da und Dj die niedrigste bzw. höcliste Priorität
besitzen, Wenn bei derartigen Prioritätskodierern Ii
und 12 der logische Pegel eines Freigabe-Eingangssignals Ein zu einer »1« wird, d. h. wenn der Pegel dieses
Eingangssignals Jen logischen Schwellenwertpegel übersteigt, wird von den Eingangsklemmen eine
Eingangsklemme mit der höchsten Priorität, deren logischer Pegel »1« ist, festgestellt, und das Eingangssignal
zur festgestellten Eingangsklemme wird zu einem Binärkode kodiert und von den Ausgangsklemmen A, B
und C abgenommen. Die nachstehende Funktionstabelle gilt für den Fall £/*-»!«:
00000000000
0
0
0
0
0
I
0
0
0
0
I
0
0
0
I
0
0
I
I 0 I 0
I 1
I I
In obiger Tabelle kann das Symbol »*« entweder eine »0« oder eine »1« bedeuten. Die an den Ausgangsklemmen
A, B und C der Prioritätskodierer erscheinenden Ausgangssignale stellen Bits niedrigster, mittlerer bzw.
höchster .Signifikanz dar. Wenn die Ausgangssignale an
den Ausgangsklemmen A - Cdes Prioritätskodierers 11 Ai, B\ bzw. Ci und diejenigen an den Ausgangsklemmen
A-C des Prioritätskodierers 12 A2, B2 bzw. C2
entsprechen, werden die Ausgangssignale A\ und A2
dem exklusiven ODER-Glied 13, die Ausgangssignale ß'i
und B2 dem exklusiven ODER-Glied 14 und die Ausgangssignale C\ und Cy dem exklusiven ODER-Glied
15 eingegeben. Die Ausgangssignale dieser ODER-Glieder 13, 14 und 15 werden dem UND-Glied
16 eingespeist, das ein Signal entsprechend der vorher genannten logischen Funktion Fliefert. Genauer gesagt:
wenn alle Signale Sb- SV den Pegel »0« besitzen,
entsprechen die Ausgangssignale Ai-Ci, Ai-C2 der
Ausgangsklemmen A — Cgernäß obiger Funktionstabelle jeweils einer »0«. Demzufolge sind die Ausgangssignale
der exklusiven ODER-Glieder sämtlich »Null«, so daß (auch) das Ausgangssignal des UND-Glieds 16 den
Pegel »0« besitzt
Wenn der Pegel eines der Eingangssignale 5b—5%
z. B. des Signals S0, auf den Pegel »1« übergeht, werden
die Eingangssignale an der Eingangsklemme Db des Prioritätskodierers 11 und an der Eingangsklemme Dj
des Prioritätskodierers 12, dem das Signal 5b eingespeist
wird, zu Binärkodes kodiert Infolgedessen bleiben die Ausgangssignale Au Bi und Ci der Ausgangsklemmen A,
Bund Cdes Kodierers 11 auf dem Pegel »0«, während
die Ausgangssignale A2, B2 und C2 an den Ausgangsklemmen
A, B und C des Kodierers 12 auf »1« übergehen. Damit gehen alle Ausgangssignale der
exklusiven ODER-Glieder 13,14 und 15 auf »1« über, so daß das Ausgangssignal des UND-Glieds 16, d. h. F, zu
einer »1« wird.
Wenn weiterhin die Pegel von zwei oder mehr Eingangssignalen Sb-SV, z. B. der Signale Si und S5, auf
»t« fibergehen, wird das Eingangssignal zur Eingangsklemme
Ds, die von den EingangsJdemmen Di-Ds des
mit den Eingangssignalen Si -5s gespeisten Kodierers
11 die höhere Priorität besitzt, zu einem Binärkode kodiert Gemäß obiger Funktionstabelle stellen die
Ausgangssignale A1, B1 und C\ an den Ausgangsklemmen
A, Bund Cdes Kodierers 11 »1«, »0« bzw. »1« dar,
während die Ausgangssignale A2 Bi und C2 des
Prioritätskodierers 12 den Pegel »0«, »1« bzw. »1« besitzen. Infolgedessen wird das Ausgangssignal des
exklusiven ODER-Güeds 13 zu einer »0«, und die Ausgangssignale der ODER-Glieder 14 und 15 gehen
auf den Pegei »i« aber, se daß dss Ausgsr.gssigna! des
UND-Glieds 16 zu einer »0« wird.
Nunmehr sei angenommen, daß die drei Eingangsklemmen S3, S4 und S5den Pegel »I« erhalten. In diesem
Fall werden die Eingangssignale zu der die höchste Priorität besitzenden Eingagsklemme Ds des Kodierers
11 bzw. D, des Kodierers 12 zu Binärkodes kodiert.
Demzufolge stellen die Ausgangssignale Ai, ß, und C1
»I«, »0« bzw. »1« dar, während die Ausgangssignale A2,
B2 und Cj die Pegel »0«, »0« bzw. »1« besitzen. Aus
diesem Grund wird das Ausgangssignal des UND-Glieds 16 zu einer »0«.
Wenn alle Eingangssignale Sb-SV den Pegel »0« besitzen, entsprechen die Ausgangssignale Mi-Ci des
Kodierers 11 sowie die Ausgangssignale A2-C2
sämtlich einer »0«. Die Ausgangssignale aller exklusiven ODER-Glieder 13—15 besitzen somit den Pegel »0«, so
daß das Ausgangssignal des UND-Glieds 16 eine »0« ist.
Wenn eines der Eingangssignale So —Sj, dessen
logischer Pegel — wie beschrieben — auf »t« gebracht wird, SiYZ=O, 1,2,... oder 7) entspricht, wird /durch den
Kodierer 11 zu einem Binärkode kodiert, während (7 - i)
durch den Kodierer 12 zu einem anderen Binärkode kodiert wird. Eine exklusive ODER-Verknüpfung wird
Bit für Bit zwischen / und (7 - i) in einer binären Form durchgeführt, so daß das Ausgangssignal des UND-Glieds
16 zu einer »1« wird. Wenn die Pegel von zwei oder mehreren der Eingangssignale Sb-SV auf »1«
übergehen, werden /durch den Kodierer 11 zu einem Binärkode und (7 —j) durch den Kodierer 12 zu einem
anderen Binärkode kodiert. Dabei bedeutet / ein Eingangssignal entsprechend der höchsten Priorität,
während j ein solches entsprechend der niedrigeren Priorität darstellt Da />/ gilt, kann die exklusive
ODER-Funktion zumindest zwischen einem Paar der Ausgangssignale Ai und A2, B\ und B2 sowie Ci und C2
der Kodierer 11 und 12 nicht durchgeführt werden, so daß das Ausgangssignal des UND-Glieds 16 eine »0« ist
Auf diese Weise kann eine Einzelereignisbestimmung oder -messung durch Feststellung des logischen Pegels
(I oder 0) des Ausgangssignals des UND-Gliedes 16 erfolgen.
Im folgenden ist ein Fall beschrieben, bei dem anstelle
von 8 als Zahl der Eingänge eine Zahl /1 (ganze Zahl) vorgegeben ist In diesem Fall werden für die
Prioritätskodierer 2m-Bit-Prioritätskodierer verwendet Hierbei bestimmt sich m wie folgt:
2""-' < η <
2m.
Wenn η beispielsweise 10 ist ist das Ergebnis folgendes:
Mit anderen Worten: wenn /i=10 vorgegeben ist folgt hieraus, daß m=4 gilt
Zwei 2m-Bit-Prioritätskodierer sind auf die in Fig. 2 gezeigte Weise geschaltet Insbesondere ist dabei die Leitung für das Eingangssignal S0 an eine Eingangsklemme üb eines ersten Prioritätskodierers 21 angeschlossen, während die Leitung für das Eingangssignal S1 mit einer Eingangsklemme D1 desselben Prioritätskodierers verbunden ist Somit sind Leitungen für Eingangssignale 5b—S^_; mit den Eingangsklemmen Da—DB-t des Kodierers 21 verbunden. An den restlichen Eingangsklemmen Dn Dn+U-. ■ D2ITi-1 Hegt eine logische »0« an. Bei einem zweiten Prioritätskodierer 22 liegen die Leitungen für die Eingangssignale Sb, Si, S2,... Sn-, an Eingangsklemmen D2In-I, Dim—2, ... D2Bi-(n+l\ während an den restlichen Eingangsklemmen Dzm-(n+2), ...Di1Dx und D0 eine logische »0« anliegt
Zwei 2m-Bit-Prioritätskodierer sind auf die in Fig. 2 gezeigte Weise geschaltet Insbesondere ist dabei die Leitung für das Eingangssignal S0 an eine Eingangsklemme üb eines ersten Prioritätskodierers 21 angeschlossen, während die Leitung für das Eingangssignal S1 mit einer Eingangsklemme D1 desselben Prioritätskodierers verbunden ist Somit sind Leitungen für Eingangssignale 5b—S^_; mit den Eingangsklemmen Da—DB-t des Kodierers 21 verbunden. An den restlichen Eingangsklemmen Dn Dn+U-. ■ D2ITi-1 Hegt eine logische »0« an. Bei einem zweiten Prioritätskodierer 22 liegen die Leitungen für die Eingangssignale Sb, Si, S2,... Sn-, an Eingangsklemmen D2In-I, Dim—2, ... D2Bi-(n+l\ während an den restlichen Eingangsklemmen Dzm-(n+2), ...Di1Dx und D0 eine logische »0« anliegt
Wenn die Eingangssignale 5b- Sn zu den Prioritätskodierern
21 und 22 geleitet werden, werden sie durch letztere in Binärkodes umgesetzt. Die von den
Ausgangsklemmen A, B usw. der Prioritätskodierer 21 und 22 gelieferten Binärkodesignale werden durch >
exklusive ODER-Glieder 23tl 232 usw. einer exklusiven
ODER-Verknüpfung ur.d dann durch ein UND-Glied 24 einer UND-Verknüpfung unterworfen. Das Ausgangssigi
*■; des UND-Glieds 24 entspricht der erwähnten
logischen Funktion F. in
Bei der beschriebenen Logikschaltung, welche die logische Funktion Punter Verwendung iJiir 2m-Bit-Prioritätskodierer
ableitet oder liefert, sind nicht so viele logische Elemente erforderlich, so daß eine große Zahl
von Lingangssignalen mittels sehr einfacher Schaltungs- ; -,
anordnungen vertirbeitet werden kann.
Bei der beschriebenen Logikschaltung können somit kodierte Signale, die einige der Eingangssignale
So-Sn-I darstellen, die den logischen Pegel »1«
besitzen, bei Einzelereignisbestimmung von den Prioritätskodierern
erhalten werden, so daß sie als Adressensignale für einen Speicher benutzt werden können,
wenn sie auf die in den Fig. 1 und 2 durch die gestrichelten Linien angedeutete Weise abgenommen
werden.
Mit der vorstehend beschriebenen Logikschaltung gemäß der Erfindimg laßt sich somit eine Einzelereignisbestimmung
mittels logischer Signale unter Verwendung einfacher Schaltungsanordnungen und unabhängig
von der Zahl der binaren Logiksignale erreichen.
Hierzu - Hkill /
Claims (3)
1. Logikschaltung mit einem ersten 2<"-Bit-Kodierer,
der einer Bedingung 2m-' <ni 2<" für π binäre
logische Eingangssignale genügt und mehrere Eingangsklemmen aufweist, an welche die η binären
logischen Eingangssignale Anlegbar sind, wobei ein Eingangssignal in ein binäres Kodesignal von m Bits
umsetzbar ist, das aus einer Anzahl signifikanter Bits besteht, und mit einer Vergleichsschaltung, an die
das binäre Kodesignal vom ersten Kodierer geliefert wird, und die es mit einem anderen binärkodierten
Signal von m Bits bitweise vergleicht und abhängig vom Vergleichsergebnis ein Ausgangssignal erzeugt,
dadurch gekennzeichnet, daß der erste Kodierer ein Prioritätskodierer (11; 21) ist, daß die
binären logischen Eingangssignale (S0-S7;
So-Sn-I) entsprechend Eingangs-Prioritätsrängen i
(i=0 bis 2"-I) anlegbar sind, daß das Eingangssignal
entsprechend der höchsten Priorität in das binäre Kodesignal umgesetzt wird, daß ein zweiter
Prioritäisköuierer (12; 22) derselben Bedingung wie
der. erste Prioritätskodierer (11; 21) genügt und mehrere Eingangsklemmen (D0-Di; Do—Dim—\)
aufweist, an welche die binären logischen Eingangssignale entsprechend Eingangs-Prioritätsrängen
2m~1-/ anlegbar sind, wobei ein Eingangssignal
entsprechend der höchsten Priorität in ein weiteres binäres Kodesignal aus einer Anzahl signifikanter
Bits umgesetzt wird, und daß die Vergleichsschaltung (13, 14, 15,16 oder 12i, 232... 24) die binären
Kodesigna \a. vom ersten und zweiten Prioritätskodierer
bitweise vergleicht und das Ausgangssignal nur dann erzeugt, wenn die Inhalte jedes korrespondierenden
Paars signifikanter Bits voneinander verschieden sind.
2. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichsschaltung Torschaltungen
(13, 14, 15) zur Durchführung einer exklusiven ODER-Operation an den korrespondierenden
signifikanten Bits der binären Kodesignale und eine Torschaltung (16) zur Durchführung einer
UND-Operation an den exklusiven ODER-Ausgangssignalen
aller korrespondierenden signifikanten Bits umfaßt
3. Logikschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dann, wenn die binären
logischen Eingangssignale (S0-Sn-,) kleiner sind
bzw. in kleinerer Zahl vorliegen als die Eingangsklemmen der beiden Prioritätskodierer (21 und 22),
dieselben logischen Signale (»0«) an die restlichen Eingangsklemmen anlegbar sind
strahlung, die dann entsteht, wenn von einem als Positronemitter bezeichneten Radioisotop emittierte
Positronen sich mit Elektronen vereinigen. Bei einer solchen Positronkamera wird eine Koinzidenzzählung
zur Bestimmung des Erscheinungsorts der Vernichtungsstrahlung durch Bestimmung dieser Vernichtungsstrahlung
angewandt Bei der Koinzidenzzählung sind zwei Detektoren einander zugewandt, während ein mit
einem Positronemitter dotierter Patient dazwischen angeordnet ist, wobei das Auftreten von Vernichtungsstrahlung
an einer beliebigen Stelle auf einer die beiden Detektoren verbindenden geraden Linie festgestellt
wird, wenn diese Vernichtungsstrahlung durch beide Detektoren gleichzeitig gemessen wird. Obgleich dies
selten der Fall ist, können während einer Konzidenzzählung
mehrere Vernichtungsstrahlungen gleichzeitig auftreten. In diesem Fall können aber die beiden
Detektoren keine einwandfreie Messung der Erscheinungspositionen der Vernichtungsstrahlungen) liefern,
weshalb dann bei der Messung Meßsignale entsprechend der mehrfachen Vernichtungsstrahlungen nicht
erfaßt werden, sondern nur eine einzige Vernichtungsstrahlung zur Bestimmung der entsprechenden Erscheinungsposition
gemessen wird. Zu diesem Zweck wird die Einmaligkeit der entstehenden Vernichtungsstrahlung
für jeden Detektor durch Einzelereignismessung geprüft und ein Meßsignal wird als objektive Dateneinheit
für die Position- bzw. Ortsbestimmung nur dann verarbeitet wenn die beiden Detektoren die Vernichtungsstrahlung
gleichzeitig feststellen.
Die Einzelereignismessung beruht auf folgender Gleichung:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2415279A JPS55117336A (en) | 1979-03-02 | 1979-03-02 | Logic circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3007849A1 DE3007849A1 (de) | 1980-09-11 |
DE3007849C2 true DE3007849C2 (de) | 1982-09-16 |
Family
ID=12130359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3007849A Expired DE3007849C2 (de) | 1979-03-02 | 1980-02-29 | Logikschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4426699A (de) |
JP (1) | JPS55117336A (de) |
CA (1) | CA1125869A (de) |
DE (1) | DE3007849C2 (de) |
FR (1) | FR2450534A1 (de) |
GB (1) | GB2045489B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4284890A (en) * | 1979-08-27 | 1981-08-18 | Montreal Neurological Institute | Coincidence analysis circuit for positron annihilation imaging device |
US4675646A (en) * | 1983-09-29 | 1987-06-23 | Tandem Computers Incorporated | RAM based multiple breakpoint logic |
US4670846A (en) * | 1984-05-01 | 1987-06-02 | Texas Instruments Incorporated | Distributed bit integrated circuit design in a non-symmetrical data processing circuit |
US4739504A (en) * | 1985-06-03 | 1988-04-19 | Unisys Corp. | IC chip error detecting and correcting method |
US4739506A (en) * | 1985-06-03 | 1988-04-19 | Unisys Corp. | IC chip error detecting and correcting apparatus |
ATE70136T1 (de) * | 1985-07-01 | 1991-12-15 | Unisys Corp | Fehlererkennung und -korrektur mit integriertem schaltkreis und automatischer selbstkontrolleund verfahren dazu. |
US4723245A (en) * | 1985-07-01 | 1988-02-02 | Unisys Corporation | IC chip error detecting and correcting method including automatic self-checking of chip operation |
US4739505A (en) * | 1985-07-01 | 1988-04-19 | Unisys Corp. | IC chip error detecting and correcting apparatus with automatic self-checking of chip operation |
US4809346A (en) * | 1986-07-18 | 1989-02-28 | Hughes Aircraft Company | Computer vision architecture for iconic to symbolic transformation |
US4996691A (en) * | 1988-09-21 | 1991-02-26 | Northern Telecom Limited | Integrated circuit testing method and apparatus and integrated circuit devices for use therewith |
US5128944A (en) * | 1989-05-26 | 1992-07-07 | Texas Instruments Incorporated | Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory |
US5200963A (en) * | 1990-06-26 | 1993-04-06 | The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Self-checking on-line testable static ram |
US5341314A (en) * | 1992-09-02 | 1994-08-23 | At&T Bell Laboratories | Method for generating a test to detect differences between integrated circuits |
US5881076A (en) * | 1996-07-17 | 1999-03-09 | Intel Corporation | Comparator utilizing redundancy |
US5931956A (en) * | 1997-06-10 | 1999-08-03 | Atmel Corporation | Digital circuit using memory for monitoring signals for occurrences of predefined breakpoint conditions |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2848532A (en) | 1954-06-01 | 1958-08-19 | Underwood Corp | Data processor |
US3321743A (en) | 1964-06-10 | 1967-05-23 | Northern Electric Co | Comparison circuit |
US3387263A (en) | 1965-08-23 | 1968-06-04 | Teletype Corp | Signal comparator |
US3541507A (en) | 1967-12-06 | 1970-11-17 | Ibm | Error checked selection circuit |
US3886520A (en) | 1974-04-03 | 1975-05-27 | Sperry Rand Corp | Checking circuit for a 1-out-of-n decoder |
US3979720A (en) | 1974-05-22 | 1976-09-07 | Siemens Aktiengesellschaft | Apparatus for monitoring a redundant multi-channel analog system |
US4020460A (en) | 1975-11-13 | 1977-04-26 | Ibm Corporation | Method and apparatus of checking to determine if a signal is present on more than one of n lines |
DE2634296A1 (de) * | 1976-07-30 | 1978-02-02 | Siemens Ag | Mit verknuepfungsgliedern aufgebautes schwellwert-glied |
DE2638729A1 (de) * | 1976-08-27 | 1978-03-02 | Siemens Ag | Mit verknuepfungsgliedern aufgebautes, fuer verschiedene betriebsarten ausnutzbares schwellwert-glied |
US4087786A (en) | 1976-12-08 | 1978-05-02 | Bell Telephone Laboratories, Incorporated | One-bit-out-of-N-bit checking circuit |
-
1979
- 1979-03-02 JP JP2415279A patent/JPS55117336A/ja active Pending
-
1980
- 1980-02-28 US US06/125,572 patent/US4426699A/en not_active Expired - Lifetime
- 1980-02-29 CA CA346,692A patent/CA1125869A/en not_active Expired
- 1980-02-29 DE DE3007849A patent/DE3007849C2/de not_active Expired
- 1980-02-29 FR FR8004636A patent/FR2450534A1/fr active Granted
- 1980-03-03 GB GB8007099A patent/GB2045489B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CA1125869A (en) | 1982-06-15 |
GB2045489A (en) | 1980-10-29 |
FR2450534A1 (fr) | 1980-09-26 |
JPS55117336A (en) | 1980-09-09 |
FR2450534B1 (de) | 1984-04-13 |
GB2045489B (en) | 1982-08-04 |
US4426699A (en) | 1984-01-17 |
DE3007849A1 (de) | 1980-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3007849C2 (de) | Logikschaltung | |
DE3318331C2 (de) | Einrichtung zur Erzeugung einer Scharfeinstellungsinformation | |
DE2725617C2 (de) | Verfahren und Anordnung zur Entfernungsmessung | |
DE2748320C3 (de) | Gray-Code-Leser | |
DE2722124A1 (de) | Anordnung zum feststellen des prioritaetsranges in einem dv-system | |
DE3512708C1 (de) | Optoelektronische Messlatte | |
DE1774314B1 (de) | Einrichtung zur maschinellen zeichenerkennung | |
DE2750865C2 (de) | ||
EP0231786A2 (de) | Verfahren zur Elimination von Störungen eines Messsignals | |
DE3329023C2 (de) | ||
DE2615966C3 (de) | Fehlermessung in Digital-Systemen | |
DE2641838A1 (de) | Strahlungsabbildungseinrichtung erhoehter genauigkeit | |
DE2001909B2 (de) | Flüssigkeits-Szintillations-Meßeinrichtung mit einer Koinzidenzschaltung und Schaltungen zur Impulshöhen-Auswahl | |
DE3618087A1 (de) | Fehlertoleranter empfaenger | |
DE2825038C3 (de) | Graycodeleser | |
DE3602818A1 (de) | Gewichtungsereignis-zaehlerschaltungsanordnung | |
DE19951074A1 (de) | Zufälligkeiten-Korrektur unter Verwendung künstlicher Trigger-Impulse bei einem Gammakamerasystem | |
DE2333698B1 (de) | Digitaler Positionsgeber | |
DE1947778A1 (de) | Verfahren und Vorrichtung zur aeusseren Standardisierung von fluessigen Szintillationsproben | |
DE1924688B2 (de) | Schaltungsanordnung fur einen elektronischen Impulszahler mit An zeige des Zahlergebnisses | |
DE1937259A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE3835739A1 (de) | Groessenvergleichsschaltung | |
EP0026834A2 (de) | Analog-Digital-Wandler zur Bewertung des Ausgangssignals eines optoelektronischen Sensorelements und Verfahren zu dessen Betrieb | |
DE112018007244T5 (de) | Lichterfassungsvorrichtung und lichterfassungsverfahren | |
DE3714901A1 (de) | Zeitmessvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: THE DIRECTOR OF THE NATIONAL INSTITUTE OF RADIOLOG |
|
8339 | Ceased/non-payment of the annual fee |