DE3007849A1

DE3007849A1 - Logikschaltung

Info

Publication number: DE3007849A1
Application number: DE19803007849
Authority: DE
Inventors: Mineki Nishikawa; Norimasa Nohara; Eiichi Tanaka; Takehiro Tomitani
Original assignee: DIRECTOR OF NATIONAL INSTITUTE OF RADIOLOGICAL SCIENCES SCIENCE AND TECHNOLOGY AGENCY; DIRECTOR OF NATIONAL INST; Tokyo Shibaura Electric Co Ltd
Current assignee: Director Of National Institute Of Radiolog
Priority date: 1979-03-02
Filing date: 1980-02-29
Publication date: 1980-09-11
Also published as: FR2450534A1; GB2045489B; DE3007849C2; GB2045489A; US4426699A; FR2450534B1; CA1125869A; JPS55117336A

Description

Henkel, Kern, Feiler £r Hänzel Patentanwälte

1 Registered Representatives

O before the

European Patent Office

The Director of the National Institute

Möhlstraße 37
of Radiological Science, Science D-8000München80

and Technology Agency _und Tel.: 089/982085-87

Tokyo Shibaura Denki Kabushiki Kaisha,
Chiba-shi bzw. Kawasaki-shi, Japan

HG-54P1O97-3

Logikschaltung

Beschreibung

Die Erfindung bezieht sich auf Logikschaltungen und betrifft
insbesondere eine Logikschaltung zur Bestimmung eines einzigen Vorgangs bzw. Ereignisses.

Radiotherapeutische Diagnosegeräte arbeiten mit Szintillationskameras. In jüngster Zeit ist eine Szintillationskamera entwickelt worden, die mit Positronen arbeitet (sog. Positronkamera), Derartige Kameras liefern Szintigramme mit bezüglich sowohl der Position als auch der Größe höherer Meßgenauigkeit als übliche Szintillationskameras durch Messung der Vernichtungsstrahlung, die dann entsteht, wenn von einem als Positronemitter bezeichneten Radioisotop emittierte Positronen sich mit Elektronen vereinigen. Bei einer solchen Positronkamera wird eine Koinzidenzzählung zur Bestimmung des Erscheinungsorts der Vernichtungsstrahlung durch Bestimmung dieser Vernichtungsstrahlung angewandt. Bei der Koinzidenzzählung sind zwei Detektoren einander zugewandt,

030037/0778

während ein mit einem Positronemitter dotierter Patient dazwischen angeordnet ist, wobei das Auftreten von Vernichtungsstrahlung an einer beliebigen Stelle auf einer die beiden Detektoren verbindenden geraden Linie festgestellt wird, wenn diese Vernichtungsstrahlung durch beide Detektoren gleichzeitig gemessen wird. Obgleich dies selten der Fall ist, können während einer Koinzidenzzählung mehrere Vernichtungsstrahlungen gleichzeitig auftreten. In diesem Fall können aber die beiden Detektoren keine einwandfreie Messung der Erscheinungspositionen der Vernichtungsstrahlung(en) liefern, weshalb in diesem Fall bei der Messung Meßsignale entsprechend den mehrfachen Vernichtungsstrahlungen nicht erfaßt (detected) werden, sondern nur eine einzige Vernichtungsstrahlung zur Bestimmung der entsprechenden Erscheinungsposition gemessen wird. Zu diesem Zweck wird die Einmaligkeit der entstehenden Vernichtungsstrahlung für jeden Detektor durch Einzelereignismessung geprüft, und ein Meßsignal wird als objektive Dateneinheit für die Position- bzw. Ortsbestimmung nur dann verarbeitet, wenn die beiden Detektoren die Vernichtungsstrahlung gleichzeitig feststellen.

Die Einzelereignismessung beruht auf folgender Gleichung:

n-1

P= (Σ Si)· H (Si'Sj) (1) i=0 nj

Darin bedeuten: F = eine logische Funktion; η = Zahl der binären logischen Signale und Si = das binäre Ergebnis der ODER-Verknüpfung (ORing) von S₀, S₁, .... S_n-1; und H (Si'Sj)

ni>Ji

läßt sich wie folgt ausdrücken:

... (S₀-S_n--,),
(S₁ -S₂) . . . (S₁ -S_n_-|) ,

Ö30037/0778

Wenn in Gleichung (1) n=2 gegeben ist, entspricht das Ergebnis

F= (S₀ + S₁) · (S₀-S₁)
= So "S-] + S₀»S-|

Gleichung (2) ist ein logischer Ausdruck der exklusiven ODER-Verknüpfung von zwei Eingangssignalen, die mittels eines einzigen, handelsüblichen ODER-Glieds (z.B. Modell CD-4030 IC der Firma RCA Co., Ltd.) verarbeitet werden können. Wenn die Größe von η erhöht wird, muß eine logische Schaltung aus einer großen Zahl von logischen Elementen, wie Umsetzern, UND-Gliedern, ODER-Gliedern usw., aufgebaut werden. Je größer somit der Wert von η ist, um so komplizierter wird der Aufbau der Logikschaltung.

Aufgabe der Erfindung ist damit insbesondere die Schaffung einer Logikschaltung einfachen Aufbaus, die eine große Zahl von binären Logiksignalen bei Einzelereignismessung zu verarbeiten vermag.

Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.

Bei der erfindungsgemäßen Logikschaltung werden erste und zweite 2^m-Bit-Prioritätskodierer vorgesehen, welche der Bedingung 2^m""1 <■ η ^ 2^m genügen, und η binäre Logikeingangssignale werden dem ersten Prioritätskodierer entsprechend Prioritätsreihenfolgen bzw. -rängen i (i=O bis 2^m-1) und dem zweiten Prioritätskodierer entsprechend Rangfolgen 2^m-1-i eingegeben. Dabei ist eine Torschaltung vorgesehen, welche die kodierten Signale von den beiden Kodierern bezüglich jedes korrespondierenden Paars signifikanter Bits vergleicht und nur dann ein Ausgangssignal liefert, wenn die Inhalte jedes korrespondierenden

030037/0778

Paars signifikanter Bits voneinander abweichen.

Im folgenden sind bevorzugte Ausfuhrungsformen der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild einer Logikschaltung gemäß der Erfindung zur Verarbeitung von acht binären Eingangssignalen und

Fig. 2 ein Schaltbild einer Logikschaltung zur Verarbeitung von η binären Eingangssignalen.

Fig. 1 veranschaulicht eine Logikschaltung, bei welcher die Größe η gemäß Gleichung (1), d.h. die Zahl der binären Eingangssignale, 8 beträgt. Dabei werden acht binäre Eingangssignale So/ S-j, ... Sy an Eingangsklemmen Dq, D-| , . ... D7 einer integrierten Schaltungsvorrichtung, z.B. eines 8-Bit-Prioritätskodierers 11, sowie an die Eingangsklemmen D7, Dg, .,. Dq einer (weiteren) integrierten Schaltungs- bzw. IC-Vorrichtung, z.B. eines 8-Bit-Prioritätskodierers 12, über entsprechende Leitungen angelegt. Als Prioritätskodierer kann z.B. das Modell CD-4532 der Firma RCA Co., Ltd. oder das Modell SN-74148 der Firma Texas Instrument Co., Ltd. Verwendung finden. Die Ausgangsklemmen A, B und C des Kodierers 11 sind an die ersten Eingangsklemmen von exklusiven ODER-Gliedern 13, 14 bzw. 15 angeschlossen, während die Ausgangsklemmen A, B und C des Kodierers 12 mit zweiten Eingangsklemmen dieser ODER-Glieder 13-15 verbunden sind. Die Ausgangsklemmen der exklusiven ODER-Glieder 13 - 15 sind mehrfach an die Eingangsklemmen eines UND-Glieds 16 angeschlossen.

Im folgenden ist anhand von Fig. 1 die Arbeitsweise der Logik-

Ü30037/0778

schaltung unter der Voraussetzung beschrieben, daß für die Prioritätskodierer 11 und 12 beispielsweise die IC-Vorrichtungen Modell CD-4532 verwendet werden. Die Kodierer 11 und 12 sind so ausgelegt, daß acht Eingangsklemmen Dq - D7 Prioritäts- bzw. Rangfolgen in aufsteigender bzw. zunehmender Reihe besitzen. Dies bedeutet, daß die Eingangsklemmen D₀ und D₇ die niedrigste bzw. höchste Priorität besitzen. Wenn bei derartigen Prioritatskodxerern 11 und 12 der logische Pegel eines Freigabe-Eingangssignals E_IN zu einer "1" wird, d.h. wenn der Pegel dieses Eingangssignals den logischen Schwellenwertpegel übersteigt, wird von den Eingangsklemmen eine Eingangsklemme mit der höchsten Priorität, deren logischer Pegel "1" ist, festgestellt, und das Eingangssignal zur festgestellten (identified) Eingangsklemme wird zu einem Binärkode kodiert und von den Ausgangsklemmen A, B und C abgenommen. Die nachstehende Funktionstabelle gilt für den Fall E_1n=¹¹I":

Tabelle

D7	De	D5	D₄	D₃	D₂	Dl	DO	C	B	A
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	*	0	0	1
0	0	0	0	0	1	*"	*	0	1	0
0	0	0	0	1	*	*	*	0	1	1
0	0	0	1	*	*	*	*	1	0	0
0	0	1	*	*	*	*	*	1	0	1
0	1	*	*	*	*	*	*	1	1	0
1	*	*	*	* -	*	*	*	1	1	1

In obiger Tabelle kann das Symbol "*" entweder eine "O" oder

830037/0778

eine "1" bedeuten. Die an den Ausgangsklemmen A, B und C der Prioritätskodierer erscheinenden Ausgangssignale stellen Bits niedrigster, mittlerer bzw. höchster Signifikanz dar. Wenn die Ausgangssignale an den Ausgangsklemmen A-C des Prioritätskodierers 11 A-j, B-j bzw. Cj und diejenigen an den Ausgangsklemmen A-C des Prioritätskodierers 12 A2, B2 bzw. C2 entsprechen, werden die Aus gangs signale A-j und A2 dem exklusiven ODER-Glied 13, die Ausgangssignale B-j und B2 dem exklusiven ODER-Glied 14 und die Aus gangs signale C-\ und C2 dem exklusiven ODER-Glied 15 eingegeben. Die Ausgangssignale dieser ODER-Glieder 13, 14 und 15 werden dem UND-Glied 16 eingespeist, das ein Signal entsprechend der vorher genannten logischen Funktion F liefert. Genauer gesagt: wenn alle Signale Sq - S7 den Pegel "O" besitzen, entsprechen die Ausgangssignale A-j - C-j, A2 - C2 der Ausgangsklemmen A-C gemäß obiger Funktionstabelle jeweils einer "0". Demzufolge sind die Ausgangssignale der exklusiven ODER-Glieder sämtlich "Nullen", so daß (auch) das Ausgangssignal des UND-Glieds 16 den Pegel ¹¹O" besitzt.

Wenn der Pegel eines der Eingangssignale Sq - S7, z.B. des Signals Sq, auf den Pegel "1" übergeht, werden die Eingangssignale an der Eingangsklemme Dq des Prioritätskodierers 11 und an der Eingangsklemme D₇ des Prioritätskodierers 12, dem das Signal So eingespeist wird, zu Binärkodes kodiert. Infolgedessen bleiben die Ausgangssignale A-j, B-j und C-j der Ausgangsklemmen A, B und C des Kodierers 11 auf dem Pegel "0", während die Ausgangssignale Ä2f B2 und C2 an den Ausgangsklemmen A, B und C des Kodierers auf "1" übergehen. Damit gehen alle Ausgangssignale der exklusiven ODER-Glieder 13, 14 und 15 auf "1" über, so daß das Ausgangssignal des UND-Glieds 16, d.h. F, zu einer "1" wird.

030037/0778

3007B49

Wenn weiterhin die Pegel von zwei oder mehr Eingangssignalen Sq - S7, z.B. der Signale S₁ und S₅, auf "1" übergehen, wird das Eingangssignal zur Eingangsklemme D5, die von den Eingangsklemmen D-| - D5 des mit den Eingangssignalen S^ - S5 gespeisten Kodierers 11 die höhere Priorität besitzt, zu einem Binärkode kodiert. Gemäß obiger Funktionstabelle stellen die Ausgangssignale A-], B-] und C-] an den Ausgangsklemmen A, B und C des Kodierers 11 "1", "0" bzw. "1" dar, während die Ausgangssignale A₂, B₂ und C₂ des Prioritätskodierers 12 den Pegel "0", "1" bzw. "1" besitzen. Infolgedessen wird das Ausgangssignal des exklusiven ODER-Glieds 13 zu einer "0", und die Ausgangssignale der ODER-Glieder 14 und 15 gehen auf den Pegel "1" über, so daß das Ausgangssignal des UND-Glieds 16 zu einer "0" wird.

Nunmehr sei angenommen, daß die drei Eingangsklemmen S3, S4 und S5 den Pegel "1" erhalten. In diesem Fall werden die Eingangssignale zu den die höchste Priorität besitzenden Eingangsklemmen D5 des Kodierers 11 bzw. D₄ des Kodierers 12 zu Binärkodes kodiert. Demzufolge stellen die Ausgangssignale A-] , B-] und C-] "1", "0" bzw. "1" dar, während die Ausgangssignale A₂, B₂ und C₂ die Pegel ¹¹O", "0" bzw. "1" besitzen. Aus diesem Grund wird das Ausgangssignal des UND-Glieds 16 zu einer "0".

Wenn alle Eingangssignale Sq - S7 den Pegel "0" besitzen, entsprechen die Ausgangssignale A^ - C-] des Kodierers 11 sowie die Ausgangssignale A₂ - C₂ sämtlich einer "0". Die Ausgangssignale aller exklusiven ODER-Glieder 13 - 15 besitzen somit den Pegel ¹¹O", so daß das Ausgangssignal des UND-Glieds 16 eine "0" ist.

Wenn eines der Eingangssignale S₀ - S₇, dessen logischer Pegel - wie beschrieben - auf "1" gebracht wird, Si (i=0, 1, 2, ... oder 7) entspricht, wird i durch den Kodierer 11 zu einem Binär-

030037/0778

kode kodiert, während (7-i) durch den Kodierer 12 zu einem anderen Binärkode kodiert wird.¹ Eine exklusiver ODER-Verknüpfung wird Bit für Bit zwischen i und (7-i)in einer binären Form durchgeführt, so daß das Ausgangssignal des UND-Glieds 16 zu einer "1" wird. Wenn die Pegel von zwei oder mehreren der Eingangssignale Sq - S-j auf "1" übergehen, werden i durch den Kodierer zu einem Binärkode und (7-j) durch den Kodierer 12 zu einem anderen Binärkode kodiert. Dabei bedeutet i ein Eingangssignal entsprechend der höchsten Priorität, während j ein solches entsprechend der niedrigeren Priorität darstellt. Da i^j gilt, kann die exklusive ODER-Funktion zumindest zwischen einem Paar der Ausgangssignale A-j und A2, B-j und B2 sowie C-j und C₂ ^^er Kodier er 1.1 und 12 nicht durchgeführt werden, so daß das Ausgangssignal des UND-Glieds 16 eine "O" ist. Auf diese Weise kann eine Einzelereignisbestimmung oder -messung durch Feststellung des logischen Pegels (1 oder 0) des Ausgangssignals des UND-Glieds erfolgen.

Im folgenden ist ein Fall beschrieben, bei dem anstelle von 8 als Zahl der Eingänge eine Zahl η (ganze Zahl) vorgegeben ist. In diesem Fall werden für die Prioritätskodierer 2¹¹^BIt-PrXOrI-tätskodierer verwendet. Hierbei bestimmt sich m wie folgt:

₂m-1 < τι% 2^.
Wenn η beispielsweise 10 ist, ist das Ergebnis folgendes:

2⁴"¹ c 10 < 2⁴.

Mit anderen Worten: wenn n=10 vorgegeben ist, folgt hieraus, daß m = 4 gilt.

Zwei 2^m-Bit-Prioritätskodierer sind auf die in Fig. 2 gezeigte Weise geschaltet. Insbesondere ist dabei die Leitung für das

130037/0778

Eingangssignal Sq an eine Eingangskleinine Dq eines ersten Prxoritatskodierers 21 angeschlossen, während die Leitung für das Eingangssignal S-j mit einer Eingangskleinine D-j. desselben Prxoritatskodierers verbunden ist. Somit sind Leitungen für Eingangssignale Sq - S_n--] ^mit den Eingangsklemmen D₀ - D_n--| des Kodierers 21 verbunden. An den restlichen Eingangsklemmen D_n, D_n+-J, ... Ü2in-1 liegt eine logische "O" an. Bei einem zweiten Prioritätskodierer 22 liegen die Leitungen für die Eingangssignale Sq, S-j, S2/ ... ^S _n-1 an Eingangsklemmen D2_m-1, D2HI-2, ... D2in-(n+1), während an den restlichen Eingangsklemmen D2m-(n+2), ... D2, D^ und Dq eine logische "0" anliegt.

Wenn die Eingangssignale Sq - S zu den Prioritätskodierern 21 und 22 geleitet werden, werden sie durch letztere in Binärkodes umgesetzt. Die von den Ausgangsklemmen A, B usw. der Prioritätskodierer 21 und 22 gelieferten Binärkodesignale werden durch exklusive ODER-Glieder 23i , 23? usw. einer exklusiven ODER-Verknüpfung unterworfen und dann durch ein UND-Glied 24 einer UND-Verknüpfung unterworfen. Das Ausgangssignal des UND-Glieds 24 entspricht der erwähnten logischen Funktion F.

Bei der beschriebenen Logikschaltung, welche die logische Funktion F unter Verwendung der 2^m-Bit-Prioritätskodierer ableitet oder liefert, sind nicht so viele logische Elemente erforderlich, so daß eine große Zahl von Eingangssignalen mittels sehr einfacher Schaltungsanordnungen verarbeitet werden kann.

Bei der beschriebenen Logikschaltung können somit kodierte Signale, die einige der Eingangssignale S₀ - S_n_-j darstellen, die den logischen Pegel "Ί" besitzen, bei Einzelereignisbe-

030037/0778

Stimmung (single event detection) von den Prioritätskodierern erhalten werden, so daß sie,, als Adressensignale für einen Speicher benutzt werden können, wenn sie auf die in den Fig. und 2 durch die gestrichelten Linien angedeutete Weise abgenommen werden.

Mit der vorstehend beschriebenen Logikschaltung gemäß der Erfindung läßt sich somit eine Einzelereignisbestimmung mittels logischer Signale unter Verwendung einfacher Schaltungsanordnungen und unabhängig von der Zahl der binären Logiksignale erreichen.

030037/0778

Leerseite

Claims

Patentansprüche

J Logikschaltung, gekennzeichnet durch einen ersten Prioritätskodierer (11 oder 21), der einer Bedingung 2^m~¹<n^2^m für η binäre logische Eingangssignale genügt und mehrere Eingangsklemmen (Dq - D7 oder Dq - D2111-I) aufweist, an welche die η binären logischen Eingangssignale (So - S7 oder So ~ S_n_-|) entsprechend Eingangs-Prioritätsrängen i (i=O - 2^m-1) anlegbar sind, wobei ein Eingangssignal entsprechend der höchsten Priorität in ein binäres Kodesignal aus einer Anzahl signifikanter Bits umgesetzt wird, durch einen zweiten Prioritätskodierer (12 oder 22), welcher derselben Bedingung wie der erste Prioritätskodierer genügt und mehrere Eingangsklemmen (Dq - D7 oder D₀ - D₂ ¹¹¹-1) aufweist, an welche die binären logischen Eingangssignale entsprechend Eingangs-Prioritätsrängen 2^m-1-i anlegbar sind, wobei ein Eingangssignal entsprechend der höchsten Priorität in ein binäres

030037/0778

Kodesignal aus einer Anzahl signifikanter Bits umgesetzt wird, und durch einen Torschaltungsteil (13, 14, 15, 16 oder 23-], 232 ··· ^4) für den bitweisen Vergleich der binären Kodesignale von erstem und zweitem Prioritätskodierer und zur Erzeugung eines Ausgangssignals nur dann, wenn die Inhalte jedes korrespondierenden Paars signifikanter Bits voneinander verschieden sind.
2. Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Torschaltungsteil Torschaltungen (13, 14, 15) zur Durchführung einer exklusiven ODER-Operation an den korrespondierenden signifikanten Bits der binären Kodesignale und eine Torschaltung (16) zur Durchführung einer UND-Operation an den exklusiven ODER-Ausgangssignalen aller korrespondierenden signifikanten Bits umfaßt.
3. Logikschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dann, wenn die binären logischen Eingangssignale (Sq - S_n_-|) kleiner sind bzw. in kleinerer Zahl vorliegen als die Eingangsklemmen der beiden Prioritätskodierer (21 und 22), dieselben logischen Signale ("O") an die restlichen Eingangsklemmen anlegbar sind.

030037/077*