DE2615966C3 - Fehlermessung in Digital-Systemen - Google Patents
Fehlermessung in Digital-SystemenInfo
- Publication number
- DE2615966C3 DE2615966C3 DE2615966A DE2615966A DE2615966C3 DE 2615966 C3 DE2615966 C3 DE 2615966C3 DE 2615966 A DE2615966 A DE 2615966A DE 2615966 A DE2615966 A DE 2615966A DE 2615966 C3 DE2615966 C3 DE 2615966C3
- Authority
- DE
- Germany
- Prior art keywords
- error
- errors
- bits
- memory
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/241—Testing correct operation using pseudo-errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
Description
S1- = N - α, + "Σ" Oj
γ- ι
wobei
15
die Bit-Zahl vom j. Fehler zu dem (j + 1).
Fehler in der Folge und
die Anzahl der Fehler in der Folge,
für jede Folge (i) von Fehlern, in welcher drei aufeinanderfolgende Fehler nicht mehr als (N + 1)
Bits überspannen, und Einrichtungen zum Erzeugen der Gesamtsumme
Sr = Σ S,.
20
25
2. Vorrichtung nach Anspruch 1, gekennzeichnet durch eine Einrichtung zum Ausgleichen der
Ungenauigkeiten, die von Fehlern herrühren, die jo innerhalb von N Bits vom Anfang des Bit-Stromes
auftreten, indem von St der Betrag N - (A0 + A\)
abgezogen wird, wobei Ao die Anzahl der Bits vom
Beginn des Bit-Stroms bis zum ersten Fehler, und A\ die Anzahl der Bits vom ersten Fehler bis zum a
zweiten Fehler im Bit-Strom bedeutet
3. Vorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch Einrichtungen zum Ausgleich der
Ungenauigkeiten, die von Fehlern herrühren, welche innerhalb N Bits, vom Ende des Bit-Stroms aus au
gerechnet, auftreten, durch Abziehen des Betrages N- (Λ,-ι + A7 + 1) von der Gesamtsumme Sr,
wobei
wobei
A7-\ die Anzahl von Bits vom vorletzten Fehler bis
zum letzten Fehler und
Az die Anzahl von Bits vom letzten Fehler zum Ende des Bit-Stroms bedeuten.
Az die Anzahl von Bits vom letzten Fehler zum Ende des Bit-Stroms bedeuten.
4. Vorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Einrichtungen
zum Vergleichen der Summe St mit der Gesamtzahl der Proben, und durch Ausgabeeinrichtungen zum
Anzeigen des Verhältnisses von Proben, in denen die Fehlerrate 1 in N'im Betrieb überschritten wird.
ähnlichen bekannten Sequenz vergleicht, die am Empfangsende des Übertragungsgliedes erzeugt wird,
um es zu ermöglichen, daß ein Vergleich zwischen der empfangenen Sequenz und der Sequenz, die am
Empfangsende erzeugt wurde, durchgeführt wird. Vorzugsweise sollte die übertragene Information von
statistischer Art sein, aber da statistische Folgen schwer zu korrelieren sind, ist es üblich, sog. pseudo-statistische
Folgen zu benutzen. Solche Folgen wiederholen nach einer gewissen Anzahl von Ziffern, welche vorzugsweise
sehr groß, aber innerhalb eines Wiederholungszyklus ist, Zahlen von gleicher Mächtigkeit (d. h. mit derselben
Anzahl von Binär-Ziffern) mit gleicher Frequenz. Ein
geeignetes System für die Fehlererfassung wird in der DE-Patentanmeldung P 24 20 440.8 beschrieben.
Um eine sinnvolle Darstellung der Fehlerverteilung zu schaffen, könnte die Zuverlässigkeit einer Vorrichtung
durch die Feststellung ausgedrückt werden, daß eine Fehlerrate von 1 in 1000 während eines gewissen
Prozentsatzes der Zeit nicht überschritten wird. Es muß klargemacht werden, daß mit dem Ausdruck »Fehlerverteilung«
nicht die Anzahl von Fehlern gemeint ist, die innerhalb einer gewissen Probenmenge von Bits auftritt,
sondern die tatsächliche Stellung der Fehler, die innerhalb der Probenmenge auftreten. Das heißt wenn
z. B. 10 Fehler in einer Probe von 1000 Bit Länge auftreten, beschäftigt sich die Erfindung damit ob die 10
Fehler gleichmäßig verteilt auftreten, oder in zwei Bündeln von je 5 aufeinanderfolgenden Bits, oder in
einem Bündel von 10, usw., da dies der Faktor ist der
über Zuverlässigkeit eines Übertragungsgliedes entscheidet.
Die Erfindung hai die Aufgabe, eine Vorrichtung zu schaffen, mit der die Anzahl von Proben vorherbestimmter
Bit-Länge ermittelt werden kann, die mehr als ein fehlerhaftes Bit enthalten.
Gemäß der Erfindung wird eine Vorrichtung zum Bestimmen der Anzahl von Proben geschaffen, in
welchen die Fehlerrate in einem Bit-Strom 1 aus N übersteigt, wobei N eine vorherbestimmte Probengröße
ist, mit einer Einrichtung zum Erfassen des Auftretens eines Fehlers im Bit-Strom, mit einer Einrichtung zum
Zählen der Bit-Zahl von jedem Fehler zum nächsten, mit einer Einrichtung zum Auswerten der Summe
Die Erfindung betrifft die Fehlermessung in Digital-Systemen.
Es ist bei Digital-Systemen oft erforderlich, die Zuverlässigkeit von Übertragungsgliedern dadurch zu
ermitteln, daß zuerst die Fehler erfaßt werden, und darauf die Fehlerverteilung bestimmt wird. Fehler, die
durch ein Übertragungsglied hervorgerufen werden, können erfaßt werden, indem man eine bekannte
Sequenz überträgt, und das empfangene mit einer Si = N Ct1 +
i ι
für jede Folge (i) von Fehlern, in der drei aufeinanderfolgende
Fehler nicht mehr als (N + 1) Bits überspannen, wobei in der Summe
a, = die Anzahl der Bits vom j. Fehler zum (J + 1).
Fehler in der Folge ist und
m = die Anzahl der Fehler in der Folge,
und eine Einrichtung zum Erzeugen der Gesamtsumme
s,
χ γ
Vorzugsweise ist eine Einrichtung vorgesehen, um Ungenauigkeiten, die von irgendwelchen Fehlern
herrühren, die innerhalb von N Bits vom Anfang deb
Bit-Stroms auftreten, auszugleichen, indem von St der Betrag N - (A0 + A\) abgezogen wird, wobei A0 die
Zahl der Bits vom Anfang des Bit-Stroms bis zum ersten
Fehler ist und A\ die Anzahl der Bits vom ersten Fehler bis zum zweiten Fehler im Bit-Strom.
Vorzugsweise wird ebenso eine Einrichtung vorgesehen, um Ungenauigkeiten, die innerhalb von N Bits vom
Ende des Bit-Stroms aus auftreten, auszugleichen, indem von der Gesamtsumme Sr der Betrag
N — (Az-i + Az+t) abgezogen wipd, wobei A2-\ gleich
der Anzahl der Bits vom vorletzten Fehler zum letzten Fehler und Ax gleich der Anzahl der Bits vom letzten
Fehler zum Ende des Bit-Stroms ist
Vorzugsweise ist die Vorrichtung geeignet, das
Verhältnis der Proben, in denen die Fehlerrate 1 in N übersteigt, zu der Gesamtzahl der genommenen Proben
zu bilden, indem eine Einrichtung zum Vergleich der Summe ST mit der Gesamtzahl der Proben und eine
Anzeigeeinrichtung zum Anzeigen des Verhältnisses der Proben, in denen die Fehlerrate 1 in N im Betrieb
übersteigt, hinzugefügt werden.
Die Erfindung wird nachfolgend beispielsweise mit
Bezug auf die Zeichnung näher erläutert In der Zeichnung zeigt die einzige Figur ein Blockschaltbild
einer erfindungsgemäßen Anordnung.
Zuerst sollte erklärt werden, daß die Wahrscheinlichkeit eine Fehlerrate von 1 in 10« zu überschreiten, nicht
die gleiche ist wie die Wahrscheinlichkeit, 10 Fehler in
ΙΟ5 Bits zu aberschreiten. Dieser Punkt kann einfach
klargemacht werden mit der Tatsache, daß für eine gegebene Folge, d's nur zwei benachbarte Fehler
enthält eine Fehlerrate von 1 in 104 für gewisse Zeitabschnitte überschritten wird, aber, da sie nicht
mehr als zwei Fehler enthält, niemals eine Fehierrate von 10 in 105 überschritten wird. So müssen, wenn die
Häufigkeit mit der eine Fehlerrate von 1 in 10* überschritten wird, festgestellt werden soll, Proben von
der Größe von 10* Bits genommen werden.
Es soll nun die Art und Weise, wie die Proben genommen werden, betrachtet werden. Würden jeweils
aneinander angrenzende Proben genommen, so könnte es möglich S3in, daß zwei benachbarte Fehler jeweils in
eine Probe fallen, so daß, wenn keine anderen Fehler vorhanden wären, keine Probe mehr als einen Fehler
enthält Wenn keine anderen Fehler vorhanden wären, würde es den Anschein haben, daß keine Fehlerrate in
irgendeiner Art in einer von den beiden Proben überschritten worden wäre, wogegen tatsächlich alle
Fehlerraten bis zu einschließlich 1 in 2 für einige Zeitabschnitte überschritten wurden. Um Vorteile aus
der Verteilung zu ziehen, sollten die Proben überlappen und vorzugsweise bei jedem Bit beginnen. Bei der
Endanalyse wird eventuell eine genügende Anzahl benachbarter Proben dieselben Ergebnisse wie diese
überlappende Art der Probenentnahme ergeben, obwohl die Zeit, die gebraucht wird, um zu einem
wahren statistischen Ergebnis zu kommen, sehr viel größer sein wird.
Es sei angenommen, daß ein Interesse besteht, die Anzahl von Proben zu bestimmen, in denen eine
Fehlerrate von 1 in N überschritten wird. Wenn au die
Anzahl der Bits vom ersten Fehler bis zum zweiten, kleiner ist als N, dann ist die Zahl der verschiedenen
Stellungen, die ein imaginäres Abtastfenster (von der Größe einer Probe) einnehmen kann, wenn es beide
Fehler enthält, gleich N - a\. Tritt ein dritter Fehler a2
Bits nach dem zweiten auf und ist a\ + a2 kleiner als N,
dann ist die Zahl der Stellungen, die ein mindestens zwei
10
Fehler enthaltendes Fenster annehmen kann, gleich N. Wenn ein weiterer Fehler 33 Bits später auftritt ist die
Zahl der Stellungen des Fensters, das mehr als einen Fehler enthält um 02 vergrößert, vorausgesetzt daß
ai + a3 kleiner als Nist Für eine Folge (i)mit m Fehlern,
bei denen keine drei aufeinanderfolgenden Fehler mehr als N + 1 Bit überspannen, ist die Anzahl der
Stellungen, die das mehr als einen Fehler enthaltende Fenster annehmen kann, gegeben durch die Reihe
Si = N — O1 + ax + αχ + Ci3 ... + am-2 ,
das heißt
der Häufigkeit bestimmt mit der a/_ ι + a, kleiner oder
gleich N ist Sobald diese Summe N überschreitet muß die Reihe abgebrochen werden, und beim Auftreten
zweier weiterer Fehler mit einem Abstand geringer als N — 1 eine neue Reihe begonnen werden.
2-, Gestützt auf diese Rechnung ist es möglich, ohne Abtasten das Zeitverhältnis zu berechnen, indem
irgendeine Fehlerrate überschritten wird. Zu diesem Zweck ist es nötig, eine Aufzeichnung der auftretenden
Fehlerstellungen zu schaffen und eine gleichzeitige
Auswertung der obigen Reihe, wie sie durch die Werte
von a bestimmt wird. Die Summen, die durch die wiederholte Benutzung der Reihe erzeugt werden,
werden angesammelt und zusammenaddiert, was die Gesamtsumme von Srergibt. Das Verhältnis dieser Zahl
j-, zur Gesamtzahl der effektiv abgetasteten Bits ergibt
den Bruchteil der Zeit, bei dem die Fehlerrate von 1 in N überschritten wurde. Dies kann jedoch nur eine
Annäherung sein, da die Anfangs- und Endbedingungen der Bit-Folge nicht beachtet wurden. In den meisten
4Ii Fällen wird die Abweichung vom genauen Bruchteil
gleich Null oder vernachlässigbar klein sein, aber es ist möglich, Korrekturterme einzuschließen, so daß der
genaue erforderliche Bruchteil abgeleitet werden kann.
Wenn der erste Fehler in einem Bit-Strom Ao Bits,
vom Anfang gezählt auftritt und der zweite Fehler Ai
Bits später, wobei Ai kleiner als N ist, wird die Differenz
N — Ai nicht notwendigerweise gleich der Häufigkeit sein, mit der die Fehlerrate 1 in N überschritten wurde.
Denn, falls A0 + A\ kleiner als N ist, wird die Anzahl der
V) verschiedenen Stellungen, die ein Abtastfenster von N
Bits, das beide Fehler enthält, annehmen könnte, um den Betrag N - (Ao + Ai) vermindert. Klarerweise gibt es,
wenn das allererste Bit falsch ist und der nächste Fehler Ai Bits später auftritt, so daß A, kleiner als N ist, ohne
r> Rücksicht auf den tatsächlichen Wert von Ai nur eine
Stellung eines N Bit breiten Fensters, das beide Fehler einschließt. Ein analoges Argument ergibt sich für das
Ende jeden Bit-Stroms. Auf diese Weise sollten Korrekturterme von dem Wert St abgezogen werden,
w) falls Fehler in der Nähe des Anfangs oder des Endes
einer Stichprobe auftreten.
Das Blockschaltbild in der Zeichnung bezieht sich auf eine Einheit zur Ausführung folgender Rechenoperation
mit den Fehlerimpulsen, die von einem Fehlerdetektor
ft·) stammen:
wobei
G = 0, wenn N — (Ao + A\) negativ,
G = 1, wenn N — (An + A\) positiv,
H = 0, wenn N — (A,- \ + Az + 1) negativ,
// = 1, wenn A' — (Az- \ + A1 + 1) positiv und
aiie anderen Ausdrücke wie oben definiert.
Es ist zu erkennen, daß die Ausdrücke in den eckigen Klammern, vor denen G und //stehen, Ausgleichsterme
für am Anfang und am Ende auftretende Fehler sind und daß klarerweise keine Korrekturen angebracht werden
müssen, wenn der zweite Fehler und der vorletzte Fehler nicht innerhalb von Λ/Bits vom Anfang bzw. dem
Ende einer Stichprobe auftreten.
Der Schaltkreis wird zuerst unter der Annahme beschrieben, daß ein Bit-Strom oder Durchlauf im
Gange ist, und anschließend wird erklärt, wie Korrekturen am Anfang und am Ende jedes Durchlaufes
anzubringen sind. Im Verlauf eines Durchlaufes wird ein Zähler 10 von jedem Fehler neu gesetzt und zählt die
Anzahl von Bits bis einschließlich dem nächsten Fehler. Nach einer gewissen Verzögerungszeit, die durch einen
Verzögerungskreis 16 bewirkt wird, wird dieses Zählergebnis einem Speicher 12 eingegeben, während
das vorher in dem Speicher 12 befindliche Zählergebnis in einen Speicher 14 übertragen wird. Die in den
Speichern 12 und 14 gespeicherten Daten werden im folgenden mit M\ bzw. M2 bezeichnet Es ist zu
verstehen, daß nach Eintreffen eines Fehlersignals in den Speicher 12 ein Zählergebnis eingegeben wird, das
der Bit-Zahl seit dem vorhergehenden Fehler entspricht, und daß in den Speicher 14 die Bit-Zahl vom
vorhergehenden Fehler zu dem davorliegenden gelangt.
Ein Kreis 18 mit der Aufschrift »N ERFASSEN« umfaßt eine Reihe von Gattern, die jeweils erkennen
können, wenn ein vorbestimmtes Zählergebnis, das im Wert gleich N ist, durch den Zähler 10 erreicht wird. Der
Wert von N, welcher in der Tat die Größe des Probenfensters darstellt, kann durch einen Block 20 mit
der Aufschrift »//AUSWÄHLEN« ausgewählt werden, welcher ein Schalter ist, der so angeordnet ist, daß er
den Ausgang eines der Gatter, die im Block 18 enthalten sind, auswählen kann.
Bei irgendeiner Fehlerfolge, bei welcher keine drei aufeinanderfolgenden Fehler mehr als N + \ Bits
überspannen, wird die Gesamtzahl der einen Fehler enthaltenden Fenster, wie vorher erklärt durch
N- a, + a, + a2... + am-2
angegeben. Beim kontinuierlichen Ausrechnen dieser Summe wird der erste Fehler nicht beachtet da zwei
Fehler innerhalb eines Fensters gebraucht werden, damit irgendeine Fehlerrate überschritten werden kann.
Beim Auftreten des zweiten Fehlers ist die Gesamtzahl der zwei Fehler enthaltenden Fensterstellungen gleich
N — a\. Wenn ein weiterer Fehler auftritt, dann wird die
Summe um a\ erhöht und bei darauffolgenden Fehlern durch 32, * usw.
Wenn ein Fehler eintritt wird der Ausgang des Zählers 10 die Anzahl der seit dem vorhergehenden
Fehler vorhandenen Bits anzeigen. Ist diese Zahl größer als N, so wird die Gesamtzahl der Fehler enthaltenden
Fensterstellungen nicht vergrößert Diese Gesamtsumme wird in einem Summenspeicher 40, der durch ein
vom Diskriminator 22 erzeugtes Signal getriggert wird, gespeichert Ist ein Fehler weniger als N Bits vom
vorhergehenden Fehler entfernt, so gibt der Diskriminator über einen Schalter 42, dessen Funktion weiter unten
erklärt wird, einen Impuls an den Summenspeicher 40. Mit diesem und den weiteren in der Folge nachfolgenden
Impulsen wächst der Inhalt in dem Summenspeicher
■> 40 entweder um (N - Mi) oder um M2, je nachdem, ob
der Fehler der zweite in der Folge oder ein nachfolgender Fehler ist. Beim Auftreten des zweiten
Fehlers in einer Fehlerfolge ist die Summe (M\ + M2)
automatisch größer als N. Auf der anderen Seite ist
ίο wegen der Art, mit der eine Folge definiert ist, d. h. als
eine Aufeinanderfolge von Fehlern, bei der keine drei aufeinanderfolgenden Fehler mehr als N + 1 Bits
überspannen, beim Auftreten von aufeinanderfolgenden Fehlern (M\ + Mi) immer kleiner oder gleich N. Die
r, Summe (M\ + M2) wird durch einen Addierkreis 26
errechnet, der mit den Ausgängen der Speicher 12 und 14 verbunden ist. Ein Subtrahierkreis 24, der mit dem
Ausgang des Speichers 12 und dem Block 20 verbunden ist, erzeugt den Wert (N - M\). Ein Diskriminator 28
wertet aus, ob (My + M2) kleiner oder größer als N ist
und steuert einen Selektor 30 nach dem Ergebnis dieser Auswertung so an, daß er den Ausgang des Selektors 30
entweder mit dem Wert M2 oder dem Wert (N- M\)
beaufschlagt, je nachdem, ob der Fehler der zweite oder ein folgender Fehler einer Fehlerfolge ist. Dieser Wert
wird über den Selektor 32, dessen Funktion weiter unten erklärt wird, an einen Addierkreis 34 weitergegeben, der
in einer geschlossenen Schleife mit dem Summenspeicher 40 verbunden ist. Am Ausgang des Addierkreises
jo 34 erscheint die Summe aus dem Wert, der in dem
Summenspeicher 40 gespeichert ist und dem Wert, der am Ausgang des Selektors 30 erscheint Der von dem
Diskriminator beim Auftreten eines Fehlers in der Folge erzeugte Impuls triggert den Summenspeicher 40 so,
j) daß er seinen Inhalt auf den neuesten Stand bringt
Soweit bisher beschrieben, ist die Schaltung zur Berechnung der Anzahl der Fenster der Breite N die
mehr als einen Fehler enthalten, für alle in einem Durchlauf auftretenden Fehlerfolgen geeignet Der
Diskriminator 22 triggert nach dem Auftreten des zweiten oder weiteren Fehlers in einer Folge den
Summenspeicher 40 so, daß er seinen Inhalt entweder durch N — Mu falls der Fehler der zweite in einer Reihe
ist, oder durch M2, falls der Fehler ein weiterer Fehler
ist, auf den neuesten Stand bringt
Das im Speicher 40 enthaltene Summenergebnis kann, wie erklärt wurde, in den Grenzwerten unkorrekt
sein als Ergebnis von Fehlern, die am Anfang oder am Ende eines Durchlaufs auftreten. Um diese Endfehler
auszugleichen, enthält der Schaltkreis vier zusätzliche Blöcke, nämlich den Schalter 42 und den Selektor 32, die
bereits früher angesprochen wurden, und eine Steuereinheit Anfang/Ende 36 und einen Löschgatterblock 38.
Wenn beim Beginn eines Durchlaufs der erste Fehler Ao Bits nach dem Beginn und der zweite A\ Bits nach
dem ersten auftreten, wobei Ao + A\ kleiner als N ist
dann wird die Anzahl der einen Fehler enthaltenden Fenster nicht gleich N - A1, wie es bei jeder anderen
Folge der Fall sein würde, sondern nur Ai sein. Damit
bo ein solches Zählergebnis in den Summenspeicher 40
eingehen kann, findet folgender Ablauf statt Wenn eir
Betriebsschalter innerhalb der Steuereinheit 36 zum Starten eines Durchlaufs eingeschaltet wird, werden alle
Speicher in der Schaltung, d. k, der Summenspeicher 40
und die Speicher 12 und 14, gelöscht Da dei Summenspeicher 40 mit dem Addierkreis 34 in einei
geschlossenen Schleife verbunden ist ist es notwendig
die Löschgatter 38 einzuschließen, damit dieses Löscher
stattfinden kann. Der Zähler 10 wird auf Null gesetzt
und bereitgemacht, mit dem Zählen zu beginnen, sobald die Fehleranzeigeimpulse von einem (nicht gezeigten)
Fehlerdetektor durchgeleitet werden. Wenn der erste Fehlerimpuls ankommt, wird der Inhalt des Zählers 10
bei Ao angelangt sein, und dieser Wert wird in den Speicher 12 übertragen. Der Diskriminator 22 wird
jedoch keinen Triggerimpuls an den Summenspeicher 40 abgeben. Wenn ein weiterer Fehler A\ Bits später
erfolgt, wird der Wert Aa in den Speicher 14 eingehen und der Zählinhalt A\ wird in den Speicher 12 eingehen.
Wenn Ao + A\ kleiner als NkX., wird der Diskriminator
28 den Selektor 30 in der vorher beschriebenen Weise so setzen, daß der Inhalt des Summenspeichers 40 um
M2 erweitert wird, was in diesem Fall gleich Ao ist. Dies
ist tatsächlich die korrekte Zahl, die im Summenspeicher 40 gespeichert werden muß. Auf diese Weise wird beim
Beginn eines Durchlaufs, vorausgesetzt Ao + A\ ist
kleiner als N, der erste Fehler so behandelt, als ob er der zweite Fehler einer Folge statt der erste wäre.
Am Ende eines Durchlaufs wird der vorher erwähnte Schalter in der Steuereinheit 36 umgeschaltet, und das
bewirkt, daß ein Signal an den Fehlereingang gegeben wird, um in den Speicher 12 eine Zählmenge zu
übertragen, die gleich der Anzahl der Bits vom letzten Fehler bis zum Ende des Durchlaufs ist, und gleichzeitig
wird in den Speicher 14 die Anzahl der Bits zwischen den letzten zwei Fehlern übertragen. 1st nun die Summe
dieser beiden Mengen M\ + M2 kleiner als JV, dann wird
Von der Summe in dem Summenspeicher 40 der Betrag
[N- (Mx + M2 + I)]
abgezogen. Die Entscheidung, ob M\ + M2 größer als N
ist, wird immer innerhalb des Diskriminators 28 im Verlauf eines normalen Durchlaufs durchgeführt
Weiterhin erzeugt dieser selbe Diskriminator 28 von selbst den Betrag
[N-(Mx + M2+ 1)].
Der Selektor 32 ist so ausgelegt, daß er bei Beendigung des Durchlaufs für den Fall, daß (Μχ + M2) kleiner als N
ist, den Betrag
N-(Mx+ M2+ 1),
ίο den er vom Diskriminator 28 erhält, an den Addierkreis
34 weitergibt, statt des Ausgangs des Selektors 30. Sobald der Diskriminator entscheidet, daß Μχ + M2
kleiner als JV ist, läßt er einen Triggerimpuls zu dem Summenspeicher 40 über den Schalter 42 abgehen. Der
Schalter 42 wird nun durch die Steuereinheit 36 so angesteuert, daß er an den Summenspeicher 40 diesen
Triggerimpuls statt des Ausgangs des Diskriminators 22 weiterleitet. Der Addierkreis 34 ist bereit; durch die
Steuereinheit 36 in einen Subtrahierkreis verwandelt (dies kann mit binären Schaltkreisen in bekannter Weise
leicht erreicht werden), so daß an dem Ausgang des Addierkreises ein Wert vorhanden ist, der den
vorherigen Inhalt des Summenspeichers beim Ende des Durchgangs minus
[N - (Μχ + M2 + I)]
entspricht, welcher Wert in den Summenspeicher
eingegeben wird, um so seinen vorigen Inhalt zu ersetzen.
Der Ausgang des Summenspeichers ist mit einer passenden Ausgabeeinheit verbunden, welche die
Anzahl der Fenster, in der die ausgewählte Fehlerrate überschritten wurde, anzeigt. Wenn erwünscht, kann
dies als Prozentsatz der Gesamtzahl der Fenster, die tatsächlich das ganze Signal von Fehlerimpulsen
abgetastet haben, ausgedrückt werden.
Hierzu 1 Blatt Zeichnungen
Claims (1)
1. Vorrichtung zur Bestimmung der Anzahl der Proben, in denen die Fehlerrate eines Bit-Stroms 1 in
N überschreitet, wobei N eine vorbestimmte Größe der Proben ist, gekennzeichnet durch eine
Einrichtung zum Erfassen des Auftretens eines Fehlers im Bit-Strom, Einrichtungen zum Zählen der
Bit-Zahl von jedem Fehler zum nächsten, Einrich- ι ο tungen zum Errechnen der Summe
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB15091/75A GB1548001A (en) | 1975-04-11 | 1975-04-11 | Error measurement for digital systems |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2615966A1 DE2615966A1 (de) | 1976-10-14 |
DE2615966B2 DE2615966B2 (de) | 1978-10-05 |
DE2615966C3 true DE2615966C3 (de) | 1979-05-23 |
Family
ID=10052874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2615966A Expired DE2615966C3 (de) | 1975-04-11 | 1976-04-12 | Fehlermessung in Digital-Systemen |
Country Status (3)
Country | Link |
---|---|
US (1) | US4070647A (de) |
DE (1) | DE2615966C3 (de) |
GB (1) | GB1548001A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4291403A (en) * | 1979-05-22 | 1981-09-22 | Rockwell International Corporation | Digital implementation of parity monitor and alarm |
US4393499A (en) * | 1981-03-11 | 1983-07-12 | Ford Aerospace & Communications Corporation | Adaptive signal quality measurement circuit for PSK and FSK demodulators |
US4387461A (en) * | 1981-03-11 | 1983-06-07 | Ford Aerospace & Communications Corporation | Experientially determined signal quality measurement device for antipodal data |
DE3400908A1 (de) * | 1984-01-12 | 1985-09-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur feststellung der fehlerbuendellaenge |
US4811120A (en) * | 1985-02-22 | 1989-03-07 | Canon Kabushiki Kaisha | Information signal recording and/or reproducing apparatus |
US5375126B1 (en) * | 1991-04-09 | 1999-06-22 | Hekimian Laboratories Inc | Integrated logical and physical fault diagnosis in data transmission systems |
US7631225B2 (en) * | 2004-10-01 | 2009-12-08 | Cisco Technology, Inc. | Approach for characterizing the dynamic availability behavior of network elements |
US7620714B1 (en) | 2003-11-14 | 2009-11-17 | Cisco Technology, Inc. | Method and apparatus for measuring the availability of a network element or service |
US8180922B2 (en) * | 2003-11-14 | 2012-05-15 | Cisco Technology, Inc. | Load balancing mechanism using resource availability profiles |
US7974216B2 (en) | 2004-11-22 | 2011-07-05 | Cisco Technology, Inc. | Approach for determining the real time availability of a group of network elements |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2943149A (en) * | 1958-04-30 | 1960-06-28 | Bell Telephone Labor Inc | Pulse distribution indicator |
US3036290A (en) * | 1959-11-12 | 1962-05-22 | Bell Telephone Labor Inc | Error rate alarm circuit |
US3177351A (en) * | 1961-12-13 | 1965-04-06 | Ibm | Automatic receiver control of undetected error |
CH531282A (de) * | 1970-04-29 | 1972-11-30 | Siemens Ag | Verfahren zum Messen der Bit- und Blockfehlerhäufigkeit mit wählbarer Blocklänge bei der Übertragung von binärcodierten Datenzeichen |
US3618015A (en) * | 1970-06-30 | 1971-11-02 | Gte Automatic Electric Lab Inc | Apparatus for discriminating between errors and faults |
-
1975
- 1975-04-11 GB GB15091/75A patent/GB1548001A/en not_active Expired
-
1976
- 1976-04-09 US US05/675,694 patent/US4070647A/en not_active Expired - Lifetime
- 1976-04-12 DE DE2615966A patent/DE2615966C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2615966A1 (de) | 1976-10-14 |
US4070647A (en) | 1978-01-24 |
GB1548001A (en) | 1979-07-04 |
DE2615966B2 (de) | 1978-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2228261C3 (de) | Schwellwertefnstellungseinrlchtung für einen Datenempfänger mit Vlelfach-Amplltuden-Abtastung | |
DE2615966C3 (de) | Fehlermessung in Digital-Systemen | |
DE2111609A1 (de) | Verfahren und Vorrichtung zur automatischen periodischen Grundlinien- und Normaleichung einer Registriereinrichtung | |
DE2544102A1 (de) | Verfahren und vorrichtung zur fehlerauffindung an werkstuecken mittels optischer abtastung | |
DE2427033B2 (de) | ||
DE2634426C2 (de) | Bandkompressionseinrichtung | |
CH638328A5 (de) | Verfahren und geraet zum korrigieren von koinzidenzfehlern beim erfassen und zaehlen von miteinander gemischten dominanten und nicht dominanten teilchen. | |
DE3200895A1 (de) | Verfahren und vorrichtung zur schwaechung eines digitalen signals | |
DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
DE2511231A1 (de) | Anordnung zur ermittlung der absorption einer strahlung in einer ebene eines koerpers | |
DE3502317A1 (de) | Verfahren zur bildfehlerkorrektur | |
DE1164714B (de) | Verfahren zur Pruefung der Datenuebertragung in elektronischen Datenverarbeitungssystemen | |
DE2424753C3 (de) | Datenverarbeitungsgerät für ein tomographisches Gerät EMI Ltd, Hayes, Middlesex (Ver | |
DE4308730C2 (de) | Vorrichtung zur Bestimmung mindestens eines Codefehlermaßes | |
EP0267499B1 (de) | Verfahren zur Paritätsbitermittlung und zur Überwachung der Übertragung beim Datenschieben sowie Schaltungsanordnung zur Durchführung der Verfahren | |
DE2812264C2 (de) | Verfahren zur Kontrolle des Mischungsverhältnisses mehrerer Komponenten | |
DE3502398C2 (de) | Verfahren und Vorrichtung zur Messung von Rausch- und Störsignalen bei einem Radarempfänger | |
DE3426047C2 (de) | ||
DE2938898C2 (de) | Einrichtung für die Typenauswahl eines drehbaren Typenträgers | |
DE1287131B (de) | Elektronische Impulszaehleranordnung zur Anzeige der Verschiebung eines beweglichen Teils bezueglich einer vorgegebenen Stellung | |
DE2302818C3 (de) | Geophysikalisches radioaktives Meßverfahren und Schaltungsanordnung zur Korrektur des Einflusses von Baryt im Bohrloch | |
DE1944943A1 (de) | Verfahren und Vorrichtung zur Kodierung von Fingerabdruecken | |
DE3123178C2 (de) | ||
DE1549388C (de) | Vorrichtung zur automatischen Berechnung und Anzeige des statistischen Fehlers | |
DE2435084C3 (de) | Anordnung zur zeitlichen Verfolgung eines Meßvorganges |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |