DE3200895A1 - Verfahren und vorrichtung zur schwaechung eines digitalen signals - Google Patents

Verfahren und vorrichtung zur schwaechung eines digitalen signals

Info

Publication number
DE3200895A1
DE3200895A1 DE19823200895 DE3200895A DE3200895A1 DE 3200895 A1 DE3200895 A1 DE 3200895A1 DE 19823200895 DE19823200895 DE 19823200895 DE 3200895 A DE3200895 A DE 3200895A DE 3200895 A1 DE3200895 A1 DE 3200895A1
Authority
DE
Germany
Prior art keywords
inputs
shift register
signal
parallel
binary word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823200895
Other languages
English (en)
Other versions
DE3200895C2 (de
Inventor
Antonie Cornelus Adrianus Maria 5621 Eindhoven Van der Steen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3200895A1 publication Critical patent/DE3200895A1/de
Application granted granted Critical
Publication of DE3200895C2 publication Critical patent/DE3200895C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0054—Attenuators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/002—Control of digital or coded signals

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Attenuators (AREA)
  • Amplifiers (AREA)
  • Error Detection And Correction (AREA)

Description

It tr · *l »
PHN 9937 *U 22.10.1981
Verfahren und Vorrichtung1 zur Schwächung eines digitalen Signals
Die Erfindung bezieht sich auf ein Verfahren zum Modifizieren eines ersten binären Wortes, das aus einer Anzahl Bits besteht, die den Wert eines ersten analogen Signals darstellen, um ein zweites binäres Wort zu erzeugen, dessen Bits den Wert eines zweiten analogen Signals darstellen, wobei dieser Wert ein vorbestimmtes Verhältnis zu dem Wert des ersten analogen Signals aufweist, sowie auf eine Vorrichtung zum Durchführen dieses Verfahrens. Ein derartiges Verfahren ist aus dem Aufsatz "A digital attenuator with 1dB steps" aus "Hewlett Packard Journal" vom Januar 1 98Ο, S. 10, bekannt. In diesem Aufsatz wird ein Verfahren zur Schwächung impulsmodulierter Signale beschrieben, das sich mit einem digitalen Schwächer durchführen lässt, der aus zwei Registern und einer Addiervorrichtung aufgebaut ist und von einer für diesen Zweck geeigneten logischen Schaltung gesteuert wird. Das bekannte Verfahren eignet sich zur Schwächung und gegebenenfalls zur Verstärkung in Schritten von 1dB eines gemäss einem Impulscode modulierten Signals und lässt sich besonders gut in digitalisierten Messgeräten anwenden. Mit dem bekannten Verfahren wird eine genaue Schwächung bzw. Verstärkung erhalten, aber es ist derart verwickelt, dass es sich weniger gut zur Anwendung in einfachen Signalverarbeitungsanlagen, wie Abspielgeräten und in Empfängern eignet, bei denen die erforderliche Genauigkeit geringer ist und bei denen es wichtig ist, mit einfacheren Mitteln den beabsichtigten Zweck zu erreichen.
Die Erfindung hat die Aufgabe, ein Verfahren zur digitalen Schwächung zu schaffen, das sich einfach und mit geringem Aufwand durchführen lässt. Diese Aufgabe wird nach der Erfindung dadurch gelöst, dass ein drittes binäres Wort dadurch erzeugt wird, dass das erste binäre Wort um eine vorbestimmte erste Anzahl von Bitstellen (vorzugsweise drei)
PHN 9937 & ζ 22.10.1981
in Richtung des am wenigsten signifikanten Bits, verschoben wird und dass das dritte binäre Wort eine vorbestimmte zweite Anzahl Male kumulativ zu diesem dritten binären Wort addiert wird.
Eine Vorrichtung zur Durchführung des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass ein Schieberegister mit einer Anzahl paralleler Eingänge und einer Anzahl paralleler Ausgänge und eine Addiervorrichtung mit einer Anzahl paralleler erster Eingänge, einer Anzahl paralleler zweiter Eingänge und einer Anzahl paralleler Ausgänge vorgesehen ist, von denen jeder der ersten Eingänge entsprechend seinem binären Gewicht mit einem der Ausgänge des Schieberegisters und jeder einer Anzahl der zweiten Eingänge mit einem der Ausgänge des Schieberegisters verbunden ist, derart, dass die zweiten Eingänge um die zweite Anzahl (vorzugsweise drei) Bitstellen in Richtung des signifikantesten Bits in bezug auf die ersten Eingänge der Addiervorrichtung verschoben sind und die übrigen zweiten Eingänge, für die kein Ausgang des Schieberegisters zur Verfügung steht, mit einem auf einem konstanten logischen Pegel liegenden Punkt verbunden werden.
Durch die Anwendung nur eines einzigen Schieberegisters und durch die Ableitung eines geschwächten Signals über die Verdrahtung für die zweiten Eingänge der Addiervorrichtung wird erreicht, dass man mit einem einfachen Steuervorgang auskommen kann.
Es ist vorteilhaft, dass die Vorrichtung zum Durchführen des Verfahrens nach der Erfindung mit Mitteln versehen wird, die eine weitgehend automatische Funktion ermöglichen.
Eine Ausgestaltung der Vorrichtung zum Durchführen des Verfahrens nach der Erfindung ist dazu dadurch gekennzeichnet, dass eine Steuerschaltung vorgesehen ist, die dem Schieberegister gemäss einem vorbestimmten Zeitmuster ein
3^ Ladesignal und ein Schiebesignal zuführt, wobei dieses Zeitmuster das Verhältnis zwischen dem Wert des durch das zweite binäre Wort dargestellten ersten analogen Signals und dem Wert des durch, das erste binäre Wort dargestellten
PHN 9937 ί & 22.10.1981
zweiten analogen Signals festlegt, und dass die Steuerschaltung mit mindestens einem Eingang zum Zuführen eines das Zeitmuster bestimmenden Signals versehen ist. Weiter kann es vorteilhaft sein, wenn die Vorrichtung zum Durchführen des Verfahrens nach der Erfindung mit Mitteln versehen ist, mit deren Hilfe das Eingangssignalf d.h.das erste binäre Wort, seriell der Vorrichtung zugeführt werden kann.
Eine weitere Ausgestaltung der Vorrichtung zum Durchführen des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass jeder der Ausgänge der Addiervorrich— tung entsprechend seinem binären Gewicht mit einem der parallelen Eingänge des Schieberegisters verbunden und das Schieberegister mit einem seriellen Eingang versehen
^ ist, der mit einem Systemeingang verbunden ist. Die parallelen Eingänge des Schieberegisters können bei dieser ersten bevorzugten Ausführungsform fest mit den Ausgängen der Addiervorrichtung verbunden sein, weil «tas Einschreiben des Eingangssignals über den seriellen Eingang des Schiebe-
2" registers erfolgt, wobei die logischen Pegel an den parallelen Eingängen des Schieberegisters keinen Einfluss ausüben.
Es kann aber auch vorteilhaft sein, die Vorrichtung zum Durchführen des Verfahrens nach der Erfindung mit
^5 Mitteln zu versehen, mit deren Hilfe das Eingangssignal, d.h. das erste binäre Wort, parallel der Vorrichtung zugeführt wird.
Eine andere Ausgestaltung der Vorrichtung zum
Durchführen des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass sie mit einer Anzahl paralleler Systemeingänge und einer Anzahl von Umschaltern mit je einem Hauptkontakt, einem ersten Kontakt und einem zweiten Kontakt versehen ist, wobei der Hauptkontakt jedes der Umschalter mit einem der parallelen Eingänge des Schieberegisters, der erste Kontakt jedes der Umschalter entsprechend dem binären Gewicht des mit dem Hauptkontakt dieses Umschalters verbundenen Eingangs des Schieberegisters mit einem der parallelen Systemeingänge und der zweite
PHN 9937 * 7 22.10.1981
Kontakt jedes der Umschalter entsprechend dem binären Gewicht des mit dem Hauptkontakt dieses Umschalters verbundenen Eingangs des Schieberegisters mit einem der Ausgänge der Addiervorrichtung verbunden ist. Es ist bei dieser anderen Ausführungsform notwendig, dafür zu sorgen, dass jeder der Eingänge des Schieberegisters mit einem der parallelen Systemeingänge und einem der Ausgänge der Addiervorrichtung verbunden werden kann, weil sowohl das Eingangssignal (das erste binäre Wort) als auch das Ausgangssignal der Addiervorrichtung gesondert parallelen Eingängen des Schieberegisters zugeführt werden können müssen. Bei dieser anderen Ausführungsform ist es im Zusammenhang mit der Steuerung der Vorrichtung zum Durchführen des Verfahrens nach der Erfindung vorteilhaft, die Umschalter derart aus-
'° zubilden, dass die Steuerung dieser Schalter mittels elektrischer Signale erfolgen kann.
Eine Weiterbildung dieser Vorrichtung ist dazu dadurch gekennzeichnet, dass die Umschalter als elektronische Schalter ausgebildet sind, die in einer Selektions-
^ schaltung untergebracht sind, die mit einem Steuereingang zum Zuführen eines Steuersignals versehen ist, das die Umschalter gleichzeitig umschaltet.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 das Blockschaltbild eines bekannten digitalen Schwächers,
Fig. 2 das Blockschaltbild einer bevorzugten Ausführungsform der Vorrichtung zum Durchführen des Verfahrens nach der Erfindung mit serieller Einfuhr,
Fig. 3 das Blockschaltbild einer bevorzugten Ausführungsform der Vorrichtung zum Dur chführen des Verfahrens nach der Erfindung mit paralleler Einfuhr, Fig. 4 ein Beispiel eines Blockschaltbildes der Steuermittel für die Vorrichtung nach Fig. 3, und
Fig. 5 ein Beispiel eines Zeitdiagramms der unterschiedlichen, in der Schaltung auftretenden Signale.
Fig. 1 zeigt das Blockschaltbild eines aus dem
PHN 9937 y $ 22.10.1981
eingangs genannten Aufsatz bekannten digitalen Schwächers mit einem Schieberegister R1, einem Register Rp, einer Addiervorrichtung A und einer Steuerschaltung C, die von dem Prozessor P gesteuert wird.
Den parallelen Eingängen des Schieberegisters R1 (die hier zusammen mit IR1 bezeichnet werden) wird das zu modifizierende binäre Wort zragefUhrt. Die parallelen Ausgänge des Schieberegisters R1 (die hier zusammen mit OR1 bezeichnet werden) sind entsprechend ihrem binären Gewicht mit den Eingängen IA1 der Addiervorrichtung A verbunden. Die Ausgänge ORp des Registers R~ sind entsprechend ihrem binären Gewicht mit den Ausgängen OA der Addiervorrichtung A verbunden.
Der Prozessor P gibt über die Steuerschaltung C und über die Verbindungen B1, B„ und B„ den Registern R1 und Rp und der Addiervorrichtung A die erforderlichen Befehle. Diese Befehle bestehen aus Lade— und Schiebebefehlen für das Schieberegister R1, Ladebefehle für das Register R„ und Addier- und Subtrahierbefehle für die Addiervorrichtung A.
Dadurch, dass das Schieberegister R1 mit dem zu modifizierenden Wort geladen und dann eine Anzahl Male ein Zyklus durchgeführt wird, der aus einem Schiebebefehl für das Schieberegister R1, einem Addier- (oder Subtrahier-)-befehl für die Addiervorrichtung A und einem Ladebefehl für das Register Rp oder aus nur einem Schiebebefehl für das Schieberegister R1 besteht, wird der gewünschte Schwächungs— bzw. Verstärkungsfaktor erzielt. Im folgenden wird das der Wirkung zugrunde liegende Prinzip näher erläutert. Eine Verschiebung eines digitalen Wortes in einem Schiebe— register über eine Bitstelle in Richtung des am wenigsten signifikanten Bits entspricht einer Schwächung von 6 dB. Eine Verschiebung über eine Bitstelle in der anderen Richtung ergibt naturgemäss eine Verstärkung von 6 dB. Eine Schwächung um eine beliebige Anzahl dB's kann dadurch erreicht werden, dass eine Reihe von Wörtern summiert werden, die von dem ursprünglichen ersten binären Wort abgeleitet und je für sich über verschiedene Anzahlen Bits verschoben sind und auf diese Weise eine Reihe geschwächter analoger
PHN 9937 K JJ 22.1O.19Ö1
Signalwerte darstellen, die je eine ganze Anzahl Male 6 dB in bezug auf* das ursprüngliche analoge Signal geschwächt sind, also z.B. gemäss:
wobei AV „ der durch das modifizierte Vort dargestellte analoge Wert ist, AV _ der zu dem verschobenen ursprünglichen fort gehörige analoge Wert ist und C1 bis C^ Koeffizienten sind, die O oder 1 sind und bei der Schaltung nach Fig. 1 durch einen Steueralgorithmus des Prozessors P bestimmt werden. Dieser bestimmt über die Steuerverbindung B_ auch, ob an der Stelle des Zeichens _+ ein + oder ein - angebracht wird, also ob verstärkt oder geschwächt werden muss. Es ist einleuchtend, dass beim angegebenen Beispiel durch passende Wahl der Koeffizienten C1 ... Cn jeder gewünschte Schwächungs- bzw. Verstärkungsfaktor innerhalb von 1/512 angenähert werden kann. Für genaue Messgeräte kann dies natürlich notwendig sein, aber für Fälle, in denen die erforderliche Genauigkeit geringer ist, z.B. bei Audiogeräten, ist es vorteilhaft, wenn auf Kosten der Genauigkeit die Einfachheit der Vorrichtung vergrossert wird.
Fig. 2 zeigt das Blockschaltbild einer bevorzugten Ausführungsform der Vorrichtung zum Durchführen des Verfahrens nach der Erfindung mit serieller Eingabe und 16-Bit-Binärsignalwegen. Sie ist aus dem i6-Bit-Schieberegister R, der Addiervorrichtung AD, der Pufferschaltung LA und der Steuerschaltung CC aufgebaut. Die parallelen Eingänge RI ..RI1^ des Schieberegisters R sind entsprechend ihrem binären Gewicht mit den Ausgängen AO1 ... AO1^ der Addiervorrichtung AD verbunden. Die parallelen Ausgänge RO1...RO ^ des Schieberegisters R sind entsprechend ihrem binären Gewicht mit den ersten Eingängen AI1 1 ... AI11^ der Addiervorrichtung AD verbunden und je über die Pufferschaltung LA mit den Systemausgängen Q1 ... Q1^ gekoppelt. Die Eingänge
3^ AI„ni ... -A-I21^ der Addiervorrichtung AD sind mit den Ausgängen EO^ ... RO1,- des Schieberegisters R verbunden und somit um drei Bitstelion in bezuß auf die Eingänge AI101.. ..AI11^- der Addiervorrichtung AD verschoben.Die verbleibenden
β O O Λ t»
PHN 9937 T ήΟ 22.10.1981
Eingänge AI21 r ... AI21,- sind an Masse (Logische "O") gelegt, so dass der Wert des Wortes an den Eingängen AI„ . .. AI21ZT 2 mal grosser als das an den Eingängen AI101.. ..AI11^ ist. Dadurch, dass das Schieberegister R mit der Summe des bereits in diesem Register vorhandenen Wortes und des verschobenen Wortes geladen wird, wird ein neues Wort gespeichert, das (i+2 ) = 1,125 mal grosser als das erste im Schieberegister R vorhandene Wort ist, was einer Verstärkung von etwa 1 dB entspricht.
Der Vorgang bei einem Modifizierungszyklus kann nun wie folgt verlaufen:
Zunächst wird synchron mit der Bitfrequenz des Eingangssignals, wobei diese Frequenz gleich der des nachstehend zu erörternden Taktsignals CL sein kann, über den
^ seriellen Systemeingang SI das erste binäre Wort (Eingangssignal) in das Schieberegister R geschoben. Dies erfolgt mit Hilfe des Signals SH. Wenn angenommen wird, dass bei diesem Einschieben das signifikanteste Bit zuerst an der Reihe ist, kann bereits eine grobe Schwächung dadurch jerhalten werden, dass mittels des Signals SH eine Anzahl von Schiebebefehlen angeboten wird, die kleiner als die Anzahl Bits (i6) ist, aus der das erste binäre Wort besteht. Eine Anzahl N Schiebebefehle führt so eine Schwächung von etwa (16-N) χ 6 dB herbei.
Dadurch, dass zusätzliche Schiebebefehle der normalen Reihe von 16 hinzugefügt werden, kann grundsätzlich auch in Schritten von 6 dB verstärkt werden, vorausgesetzt, dass im Schieberegister R keine "Uberfüllung" auftritt. Die gewünschte Schwächung wird dadurch erhalten, dass zunächst auf die oben beschriebene Weise grob geschwächt und dann eine bestimmte Anzahl Male q dem Schieberegister R mittels des Steuersignals L ein Ladebefehl gegeben wird. Bei jedem Ladebefehl wird zu dem Inhalt des Schieberegisters R der um drei Bitstellen in Richtung des am wenigsten signifikanten Bits verschobene Inhalt desselben Schiebergisters R addiert, was auf eine Verstärkung von etwa I dB hinausläuft. Nach q Ladebefehlen ist also um q dB verstärkt worden. Dadurch, dass beim Einschieben
t ·
PHN 9937 β ** 22.10.1981
des ersten binären Wortes in das Schieberegister R ρ Schiebebefehle auf die obenbeschriebene Weise weggelassen werden und nach dem Einschieben q Male ein Ladebefehl gegeben wird, kann eine Schwächung erreicht werden, die ausgedrückt
c werden kann als:
ο
A ^ -p.6 + q (dB).
Wie aus Fig. 2 ersichtlich ist, rühren die Steuersignale L und SH von der Steuerschaltung CC her, die dazu eingerichtet ist, unter dem Einfluss eines Steuersignals WA (das z.B.
1Q von einem Betätigungssignal herrührt) und des Taktsignals CL die Signale L und SH im richtigen Muster angeben. Das modifizierte Wort (das zweite binäre Wort) steht an den Ausgängen RO1 ... RO1^ des Schieberegisters R zur Verfügung, die daher über die Pufferschaltung LA, die das zuletzt modifizierte zweite binäre Wort speichert, bis das nächstfolgende bestimmt ist, mit den Systemausgängen Q1 ... Q1*- gekoppelt sind, denen das bearbeitete Signal zur weiteren Verarbeitung entnommen werden kann. Am Anfang jedes Modi— fizierungszyklus wird mit Hilfe des Signals SE, das dem Eingang RE des Schieberegisters R zugeführt wird, der Inhalt dieses Schieberegisters gleich 0 gemacht, um zu verhindern, dass ein verbleibender Teil des alten Inhalts zu der neuen Information addiert wird. Nach der Beschreibung der Fig. 3 wird näher auf die Realisierung der Steuerschaltung CC eingegangen.
Fig. 3 zeigt das Blockschaltbild einer bevorzugten Ausführungsform der Vorrichtung zum Durchführen des Verfahrens nach der Erfindung mit paralleler Eingabe. Dieses Schaltbild weist in bezug auf das Schaltbild nach Fig. 2 nun die folgenden Unterschiede auf: Das Scheiberegister enthält keinen seriellen Eingang, oder dieser Eingang wird, wenn vorhanden, nicht verwendet. Um die parallelen Eingänge RI1 ... RI1Z- des Schieberegisters abwechselnd mit den parallelen Systemeingängen SI1 ... SI1^ und mit den Eingangen AO1 ... -A-O1^ der Addier schaltung verbinden zu können, sind die elektronisch gesteuerten Schalter S1 ... S1^ des Blocks S hinzugefügt. Der Vorgang bei dem digitalen Schwächer nach Fig. 3 ist wie folgt:
PHN 9937 # ή£ 22.10.1981
Mit Hilfe des Steuersignals SE, das von dem dem eben beschriebenen digitalen Schwächer vorangehenden Systerateil herrühren kann, und das dem Eingang B des Blocks S zugeführt wird, werden die Schalter S1 ... S^ in die Lage 1 versetzt, wodurch ein an den parallelen Systemeingängen SI1 ... SI1^ zugeführtes erstes binäres Wort mittels eines Ladebefehls L in das Schieberegister R eingegeben werden kann. Die Schalter werden danach vom Signal SE alle in die Lage 2 versetzt, und mittels des Signals SH wird eine so grosse Anzahl von Schiebebefehlen gegeben, wie für die grobe Schwächung in Schritten von 6 dB erforderlich ist.
Wie oben bereits angegeben wurde, sind ρ Schiebebefehle erforderlich, wenn für die grobe Schwächung 6 ρ dB
^ erforderlich ist. Dann wird, wie bei dem an Hand der Fig.2 beschriebenen Vorgang, q mal ein Ladebefehl gegeben, wodurch wieder gilt, dass die endgültige Schwächung
A= -6 ρ + q (dB)
beträgt. Die Pufferschaltung LA wirkt auf die bereits an Hand der Fig. 2 beschriebene Weise.
Die Steuerschaltung CC ist in beiden Fällen dazu
eingerichtet, unter dem Einfluss eines digitalen Steuersignals WA und des Taktsignals CL die Signale SH und L in dem richtigen Zeitmuster abzugeben. Dies kann z.B. dadurch erreicht werden, dass die Steuerschaltung CC auf die in Fig. 4· dargestellte Weise ausgeführt wird. Die Beschreibung der Steuerschaltung nach dieser Figur befasst sich in erster Linie mit der Anwendung in der Schaltung nach Fig. 3· An den Eingängen I1, I~ und I„ des Zählregisters R„ werden die drei signifikantesten Bits des digitalen Steuersignals WA angeboten. Diese drei Bits bestimmen den Wert von p, der in diesem Falle zwischen O und 7 liegen kann. Die anderen Bits des digitalen Steuersignals werden dem 4-Bit-Zählregister Rr zugeführt, in dem auf gleiche Weise der Wert von q gespeichert wird. Die Speicherung des Wertes ρ bzw. q erfolgt unter dem Einfluss des Signals SE, das, wie erwähnt, von dem dem eben beschriebenen Schwächer vorangehenden System beil herrühren kann und das den Ladebefehls-
PHN 9937 Vf Al 22.10.1981
eingängen L„ und L^ der Zahlregister R„ bzw. Rr zugeführt wird. Nachdem die Zählregister R_ und Rr geladen sind, fängt zuerst das Register R~ an abzuzahlen. Dies erfolgt unter dem Einfluss des Taktsignals CL, das gegebenenfalls auch in anderen Teilen des Systems, in das der digitale Schwächer aufgenommen ist, verwendet werden kann. Dieses Taktsignal wird über das UND-Gatter G1 dem Takteingang DC~ des Zählregisters R„ zugeführt. Das Taktsignal, das am Ausgang des UND-Gatters G1 erscheint, dient zugleich als das Signal SH, das dem Schieberegister R nach Fig. 3 zugeführt wird. Sobald das Zählregister ρ Taktimpulse empfangen hat, hat es die Lage 0 erreicht, was mit Hilfe des ODER-Gatters G„ detektiert wird, dessen Eingänge mit je einem Ausgang des Zahlregisters R„ verbunden sind.
Der Ausgang des ODER-Gatters G„, der zunächst "1" war, wird dann "O", und dadurch wird das UND-Gatter G1 gesperrt und das UND-Gatter G_ geöffnet. Das Taktsignal CL kann nun den Eingang DCr des Zählregisters R^ erreichen, wodurch letzteres abwärts zu zählen beginnt. Das Taktsignal, das am Ausgang des UND-Gatters G? erscheint, wird mittels des ODER-Gatters G mit dem (nötigenfalls verzögerten) Signal SE kombiniert, und durch diese Kombination wird das Steuersignal L erhalten. Dies geschieht, um am Anfang des Modifizierungszyklus das Schieberegister R mit dem ersten binären Yort zu laden. Wenn nach dem Anfang des Abzählens durch das Zählregister R. q Taktimpulse gezählt worden sind, hat dieses Register die Lage "0" erreicht und stoppt das Abzählen unter dem Einfluss der Rückkopplung über das ODER-Gatter G. .
Fig. 5 zeigt ein Beispiel eines Zeitdiagramms, nach dem die Signale CL, SE, SH und L in der hier beschriebenen Steuerschaltung CC bei einem bestimmten Steuersignal WA während eines Modifizierungszyklus verlaufen. Das Taktsignal CL, das auch anderswo in dem System verwendet wird, ist stets vorhanden.
Das Signal SE wird synchron mit dem Taktsignal in einem dem digitalen Schwächer vorangehenden Teil des Systems erzeugt und dient dazu, den Modifizierun^szyklus an-
PHN 9937 V^ ή If 22.10.1981
fangen zu lassen.
In Fig. 5 ist der verzögerte Impuls des Signals SE zu dem Signal L kombiniert, um das Schieberegister R, nachdem die Schalter S. ... S^ nach Fig. 3 in die richtige
Lage "1" versetzt sind, mit dem ersten binären Wort zu laden. Dann folgt der eigentliche Modifizierungszyklus, wobei das Signal WA die Anzahlen ρ (Schiebebefehle) und q (Ladebefehle) bestimmt. In diesem Falle ist ρ = 2, wodurch die zwei Impulse des Signals SH erzeugt werden, und q = 4, wodurch die vier letzten Impulse des Signals L hervorgerufen werden.
Die Schwächung ist in diesem Falle also A = —2.6+4 = — 8 dB.
Die Steuerschaltung nach Fig. 4 ist nach einer kleinen Abänderung auch für die Schaltung nach Fig. 2 anwendbar.
Das ODER-Gatter G_ wird dazu in die Signalleitung des Signals SH statt in die Signalleitung des Signals L, wie in Fig. 4, aufgenommen. Dadurch wird das (nötigenfalls verzögerte) Signal SE dem Signal SH hinzugefügt. Die letztere Situation ist nicht in den Fig. 4 und 5 dargestellt.
Es gibt jedoch noch einen Unterschied, der darin besteht, dass bei Anwendung der Schaltung nach Fig. 4 in der Schaltung nach Fig. 3 der Wert von ρ in dem Zählregister R,, gespeichert werden musste, während dieser gespeicherte Wert bei der zur Steuerung des Schwächers nach Fig. 2 verwendeten Steuerschaltung (i6-p) sein soll, weil im letzteren Falle die weggelassenen Schiebebefehle die grobe Schwächung (in Schritten von 6 dB) bestimmen.

Claims (7)

  1. PHN 9937 ♦* . 22.10.1981
    PATENTANSPRÜCHE
    A. I Verfahren zum Modifizieren eines ersten binären Wortes, das aus einer Anzahl Bits besteht, die den Wert eines ersten analogen Signals darstellen, um ein zweites binäres Wort zu erzeugen, dessen Bits den Wert eines zweiten analogen Signals darstellen, wobei dieser Wert ein vorbestimmtes Verhältnis zu dem Wert des ersten analogen Signals aufweist, dadurch gekennzeichnet, dass ein drittes binäres Wort dadurch erzeugt wird, dass das erste binäre Wort um eine vorbestimmte erste Anzahl von Bitstellen (vorzugsweise drei) in Richtung des am wenigsten signifikanten Bits) verschoben wird und dass das zweite binäre Wort dadurch erzeugt wird, dass das dritte binäre Wort eine bestimmte zweite Anzahl Male kumulativ zu diesem dritten binären Wort addiert wird.
  2. 2. Vorrichtung zum Durchführen des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass ein Schieberegister (r) mit einer Anzahl paralleler Eingänge (RI.. . . . RX-^) und einer Anzahl paralleler Ausgänge (RO1 ... RO1/-) und eine Addiervorrichtung (AD) mit einer Anzahl paralleler erster Eingänge (AI1 ... AI11/-), einer Anzahl paralleler zweiter Eingänge (AI201 ... AIp1/-) und einer Anzahl paralleler Ausgänge (AO1 ... AO1/-) vorgesehen sind, von denen jeder der ersten Eingänge (AI101 ... AI11/-) entsprechend seinem binären Gewicht mit einem der Ausgänge des Schieberegisters (RO1 ... RO1/-) und jeder einer Anzahl der zweiten Eingänge (AI2 1 .... AI21-) mit einem der Ausgänge des Schieberegisters (ROl ... RO1/-) verbunden ist, derart, dass die zweiten Eingänge (AI301 ... AI21,,) um die zweite Anzahl (vorzugsweise drei) Bitstellen in Richtung des signifikantesten Bits in bezug auf die ersten Eingänge der Addiervorrichtung (AI1 1 ... AI11/-) verschoben sind und die übrigen zweiten Eingänge (AIrj|; ... AJ.,,.,), für die kein Ausgang des Schieberegisters (r) zur Verfügung steht, mit einem
    PHN 9937 Mi9 22.10.1981
    auf einem konstanten logischen Pegel liegenden Punkt verbunden werden.
  3. 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass eine Steuerschaltung (CC) vorgesehen ist, die dem Schieberegister (r) gemäss einem vorher bestimmten Zeitmuster ein Ladesignal (L) und ein Schiebesignal (SH.) zuführt, wobei dieses Zeitmuster das Verhältnis zwischen dem Wert des durch das zweite binäre Wort dargestellten analogen Signals und dem Wert des durch das erste binäre Wort dargestellten analogen Signals festlegt, und dass
    die Steuerschaltung (CC) mit mindestens einem Eingang zum Zuführen eines das Zeitmuster bestimmenden Signals (WA) ^"/ versehen ist.
  4. 4. Vorrichtung nach Anspruch 3> dadurch gekennzeichnet, dass jeder der Ausgänge (AO1 ... AO1,-) der Addiervorrichtung (AD) entsprechend seinem binären Gewicht mit einem der parallelen Eingänge (RI1 . . . RI..,-) des Schieberegisters (r) verbunden und das Schieberegister (r) mit einem seriellen Eingang (IS) versehen ist, der mit einem Systemeingang (Si) verbunden ist.
  5. 5. Vorrichtung nach Anspruch 3» dadurch gekennzeichnet, dass sie mit einer Anzahl paralleler Systemeingänge (SI1 ... SI1,-) und einer Anzahl von Umschaltern (S ... S ,-) mit je einem Hauptkontakt, einem ersten Kontakt und
    , einem zweiten Kontakt versehen ist, wobei der Hauptkontakt
    jedes der Umschalter mit einem der parallelen Eingänge (RI1 ... RI ,) des Schieberegisters (r), der erste Kontakt (i) jedes der Umschalter (S1 ... Sg) entsprechend dem binären Gewicht des mit dem Hauptkontakt dieses Umschalters 3Ö verbundenen Eingangs des Schieberegisters (r) mit einem der parallelen Systemeingänge (SI ... SI..,-) und der zweite Kontakt (2) jedes der Umschalter (S1 ... S1,-) entsprechend dem binären Gewicht des mit dem Hauptkontakt dieses Umschalters verbundenen Eingangs des Schieberegisters (r) mit einem der Ausgäng.e (AO1 ... AO J der Addiervorrichtung (AD) verbunden ist.
  6. 6. Vorrichtung nach Anspruch 5» dadurch gekennzeichnet, dass die Umschalter (S1 ... Sq) als elektronische Schalter
    PHN 9937 Vf 22.10.1981
    ausgebildet sind, die in einer Selektionsschaltung (s) untergebracht sind, die mit einem Steuereingang (b) zum Zuführen eines Steuersignals (SE) versehen ist, das die Umschalter (S1 ... S..,-) gleichzeitig umschaltet.
  7. 7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Steuerschaltung (CC) mit einem weiteren Eingang zum Zuführen des Steuersignals (SE) versehen ist.
DE3200895A 1981-01-23 1982-01-14 Verfahren und Vorrichtung zum Umwandeln eines ersten Binärwortes in ein zweites Binärwort Expired DE3200895C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8100307A NL8100307A (nl) 1981-01-23 1981-01-23 Werkwijze voor het verzwakken van een digitaal signaal en een inrichting voor het uitvoeren van deze werkwijze.

Publications (2)

Publication Number Publication Date
DE3200895A1 true DE3200895A1 (de) 1982-08-12
DE3200895C2 DE3200895C2 (de) 1985-04-11

Family

ID=19836906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3200895A Expired DE3200895C2 (de) 1981-01-23 1982-01-14 Verfahren und Vorrichtung zum Umwandeln eines ersten Binärwortes in ein zweites Binärwort

Country Status (10)

Country Link
US (1) US4566076A (de)
JP (1) JPS57145415A (de)
CA (1) CA1184304A (de)
DE (1) DE3200895C2 (de)
ES (1) ES508929A0 (de)
FR (1) FR2498848B1 (de)
GB (1) GB2091918B (de)
IE (1) IE52516B1 (de)
IT (1) IT1149711B (de)
NL (1) NL8100307A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4036730A1 (de) * 1990-11-19 1992-05-21 Thomson Brandt Gmbh Schaltung zur verarbeitung eines digitalen soll-wertes

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5970011A (ja) * 1982-10-14 1984-04-20 Fujitsu Ltd デイジタルゲイン調整回路
JPS59122040A (ja) * 1982-12-27 1984-07-14 Sony Corp デイジタル信号処理回路
DE3328254A1 (de) * 1983-08-04 1985-02-21 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum verstaerken bzw. daempfen von analogen eingangssignalen
US5084667A (en) * 1985-07-26 1992-01-28 Xicor, Inc. Nonvolatile nonlinear programmable electronic potentiometer
JPS63211908A (ja) * 1987-02-27 1988-09-05 Yamaha Corp レベルコントロ−ル回路
WO1988009581A1 (en) * 1987-05-26 1988-12-01 Xicor, Inc. A nonvolatile nonlinear reprogrammable electronic potentiometer
US4795974A (en) * 1987-07-24 1989-01-03 Ford Motor Company Digital energy meter
US5375190A (en) * 1991-03-07 1994-12-20 Siemens Aktiengesellschaft Method and circuit configuration for non-linear linkage of two binary words
JPH088505B2 (ja) * 1991-10-03 1996-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション ディジタル音声信号の音量を制御する装置およびその方法
KR940008490B1 (ko) * 1992-02-24 1994-09-15 주식회사 금성사 Cd-i 플레이어의 디지탈 신호 감쇠회로
US6678382B2 (en) * 1997-11-25 2004-01-13 Thomson Licensing S.A. Digital attenuator
JP3314723B2 (ja) 1998-06-10 2002-08-12 日本電気株式会社 ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路
JP3895887B2 (ja) * 1999-06-25 2007-03-22 日本電気株式会社 デシベルレベル調整装置
US6331768B1 (en) 2000-06-13 2001-12-18 Xicor, Inc. High-resolution, high-precision solid-state potentiometer
JP2006523406A (ja) * 2003-03-27 2006-10-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル信号のボリューム制御装置
JP2007288362A (ja) * 2006-04-13 2007-11-01 Sanyo Electric Co Ltd 音量変換装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2636028A1 (de) * 1975-08-27 1977-03-10 Int Standard Electric Corp Digitaler multiplizierer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181970A (en) * 1973-10-08 1980-01-01 Nippon Telegraph And Telephone Public Corporation Digital attenuator for compressed PCM signals
JPS53140961A (en) * 1977-05-16 1978-12-08 Hitachi Ltd Output method for digital/analog
JPS54101076A (en) * 1978-01-26 1979-08-09 Nec Corp Digital program voltage generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2636028A1 (de) * 1975-08-27 1977-03-10 Int Standard Electric Corp Digitaler multiplizierer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: Hewlett-Packard Journal Januar 1980, S.2-14 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4036730A1 (de) * 1990-11-19 1992-05-21 Thomson Brandt Gmbh Schaltung zur verarbeitung eines digitalen soll-wertes

Also Published As

Publication number Publication date
CA1184304A (en) 1985-03-19
IT1149711B (it) 1986-12-10
NL8100307A (nl) 1982-08-16
GB2091918B (en) 1984-10-10
FR2498848A1 (fr) 1982-07-30
JPS57145415A (en) 1982-09-08
JPH0445859B2 (de) 1992-07-28
ES8305542A1 (es) 1983-04-01
IE52516B1 (en) 1987-11-25
US4566076A (en) 1986-01-21
DE3200895C2 (de) 1985-04-11
IE820115L (en) 1982-07-23
ES508929A0 (es) 1983-04-01
FR2498848B1 (fr) 1987-04-17
GB2091918A (en) 1982-08-04
IT8219197A0 (it) 1982-01-20

Similar Documents

Publication Publication Date Title
DE3200895A1 (de) Verfahren und vorrichtung zur schwaechung eines digitalen signals
DE1295629B (de)
DE1766173B1 (de) Anordnung zur unterdrueckung von dichten videoquanten zonen in einer impulsradaranlage mit schwellenwertberechnung
DE2644823B2 (de) Kreuzkorrelationsanordnung zur Bestimmung des Vorhandenseins bzw. Fehlens mindestens eines in seiner Frequenz bekannten elektrischen Tonsignals
DE2162486B2 (de) Digital gesteuerter Impulsgenerator
DE2946502C2 (de)
DE2726143A1 (de) Sicherheitsbindung fuer ski
DE4205346C2 (de) Taktgeber
DE2836512A1 (de) Anordnung zum vermindern des stoeranteils in videosignalen
DE2615966A1 (de) Fehlermessung in digital-systemen
DE3132227C2 (de) Anordnung zur erfassung von geistersignalen in einem fernsehsignal
DE2118350A1 (de) Verfahren zur Beseitigung von Rauschen in einer Übertragungskette und Vorrichtung zur Durchführung des Verfahrens
DE2038355A1 (de) Funktionsgeber
DE2610834A1 (de) Detektor zur feststellung des spitzenwerts einer veraenderlichen elektrischen groesse
EP0185133B1 (de) Verfahren und Vorrichtung zum genauen Ermitteln des zeitlichen Abstandes zweier elektrischer Impulse
DE2150579B2 (de) Automatischer Dämpfungsentzerrer
DE2456178A1 (de) Schaltungsanordnung fuer eine automatische verstaerkungsreglung fuer codierte daten
DE2150174B2 (de) Vorrichtung und Verfahren zur Anzeige eines chromatographischen Höckers
DE2063581C3 (de) Alarmschaltung für Datenübertragungssysteme
EP0009192B1 (de) Schaltungsanordnung zur Erzeugung einer Abtastimpulsfolge für ein periodisches Signal
DE2653501A1 (de) Frequenzvergleichsschaltung
DE3240175A1 (de) Adaptives analog/digital-konvertersystem
DE2912653C2 (de) Schaltanordnung zur Erzeugung von Signalen mit bestimmter Zeitlage
DE3406407A1 (de) Schaltungsanordnung zur steuerung der uebertragungsfaehigkeit des empfangszweiges einer uebertragungseinrichtung
DE2048149C (de) Verfahren zur Erfassung des zeitlichen Mittelwertes einer Messgrosse in Abhangig keit von deren Wirkungsdauer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee