JPS59122040A - デイジタル信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はディジタル信号処理回路、特に複数のディジ
タル情報信号を円滑に接続したり或いは混合したりする
場合等に用いて好適なディジタル信号処理回路に関する
。

背景技術とその問題点 例えば音声信号を複数セグメントからなるフロックに分
割し、これ等の各ブロック毎に複数セグメントを時間軸
上で所定の配列で並べ換え、これを受信の際に元の配列
に並べ戻して元の音声信号を復元する音声信号の秘話方
式等では、伝送路にＶＴＲ等の如き時間的変動を伴う系
が介在すると、受信側で再び並べ戻したときに各セグメ
ント端のつなぎ部分がずれて元の音声信号が歪んだり、
或いは元の音声信号にノイズが重畳する等して音声信号
の品質の劣化を伴うことがある。

そこで、この問題点を解消する一手法として、例えば第
１図に示すように夫々異なる内容Ａ、　　Ｂを有するデ
ィジタルデータＸ、Ｙを接続する際に、接続点付近を所
定区間（クロスフェード期間）ｔにわたって、一方のデ
ィジタルデータＸを除々に絞りながら、他方のディジタ
ルデータＹを除々に上げて行って両者を円滑に接続する
、いわゆるクロスフェード方式が考えられる。なお、第
１図Ｂは第１図Ａの場合と逆に異なる内容の八、Ｂがデ
ータＸ、Ｙとして如何様に移り変ってゆくかを示してい
る。

ところで、斯るクロスフェード方式を用いる従来回路の
場合、クロスフェードをかりるのに乗算器を必要とし、
ｉメ立つ−で、構成が大規模となり、特にＩＣ化したと
きのＩＣの価格に大きく影響し、高価になる等の欠点が
あった。

発明の１」的 この発明は斯る点に鑑みてなされたもので、同等乗算器
を用いることなく、異なる内容のディジタルデータを円
ｌｔ％に接続したり、或いは混合するごとが出来る構成
簡単にして廉価なディジクル信号処理回転を提供するも
のである。

発明の概要 この発明では、複数１囚のディジタルデータを選択する
第１の選択手段と、上記ディジタルデータの一方と帰還
信号とを選択する第２の選択−１段と、上記第１及び第
２の選択手段の切換えを：ｊ’Ｊ　Ｉｌｌする制御・１
８段と、上記第１及び２８２の選択手段の出力を加算す
ると共にこの加算出力を上記帰還信号として」−記第２
の選択手段へ供給する加算手段とを備え、該加算手段よ
り最終出力を得るようにすることにより、同等乗算器を
用いることなく、ディジタル処理によるディジクルボリ
ウム、クロスフェード、フェードイン・アウト、ミキシ
ング、直線補間等汎用性のある信号処理が可能となる。

斯る信号処理回路を達成するために、この発明では２つ
のディジクルデータＸ、Ｙの重の付き平均値 を求めるものである。そして重み係数にに／２ｎと云う
条件を付＆ノることにより、乗算器を用いずに、後述さ
れる如（実質的に加算器と選択器との組み合わせにより
、上記（１）式を満足する信号処理が可能となる。

いま、ｎ＝３の場合を例えると、」二記（１）或は次の
ように展開される。

このように、上記（１）式は加算と十を来する操作（こ
れは乗算器を必要とせず、単にエビソトシフトするだけ
でよい）によって表現される。このことは、ｎ　＝　３
　Ｊｄ外の場合も同様である。

そして、上記（２）式に基づく演算は、加算器の入力を
選択器によって切換え、１つの加算器を繰返し用いるこ
とで実現でき、その際の繰返し回数はｎであり、入力の
切換えは所定の切換え制御信号によって行われる。

実施例 以下、この発明の一実施例を、２つのディジクルデータ
を７サンプルでクロスフェードする場合を例にとり、第
２図及び第３図に基づいて詳しく説明する。

第２図は本実施例の回路構成を示すもので、同図におい
て、（１）は二つのディジクルデータＸ、Ｙが連続的に
供給されるデータ入力端子であって、この入力端子ｆｉ
ｌからのディジクルデータＸ、Ｙは、タイミング回路（
図示せず）からう・ソチ端子（２）及び（３）を夫々介
してラッチ回路（４）及び（５）に供給されるランチ用
クロック信号により、サンプル毎にラッチ回路（４）お
よび（５）にランチされる。例えばう・ノチ端子（２）
からのクロック信号がう・ノチ回路（４）に供給される
毎に入力端子（１）からのディジクルデータＸ、Ｙのう
ちのＸがランチされ、一方ランチ端子（３）からのクロ
ック信号がランチ回路（５）に供給される毎に入力端子
（１）からのディジタルデータＸ、　　ＹのうちのＹが
ラッチされる。なお、ここでランチ回路（５）及び（４
）に供給される各ラッチ用クロ・ツク信号は、前者が後
者より１クロック分ｔどけ先行するようになされている
。もつとも、う・ノチ回路（４）及び（５）に供給され
るデータＸ、Ｙが夫々別個のデータラインを介して供給
される場合は、う・ソチ端子（２）及び（３）からのク
ロック信号は同しタイミングでもよい。

ラッチ回路（５）の出力信号は選択器（７）に供給され
、ランチ回路（４）の出力信号は選択器（６）及び（７
）の両方に供給される。また選択器（６）には、選択器
（６）及び（７）の出力信号を加算する十加算器（８）
の出力側に配されたラッチ回路（９）の出力信号が帰還
信号として供給されるようになされている。なお、う・
ノチ回路（９）のラッチ用クロック信号としてはクロ・
ツク端子００）に供給されるクロック信号が使用される
。そしてこれ等の選択器（６）及び（７）は、後述され
る切換え制御信号の論理レベルに応して入力端に現われ
る信号を切換えるように働く。例えば選択器（７）はそ
の制御端子Ｙ／Ｘに供給される切換え制御信号のレベル
が“１パの時はう・ノチ回路（５）の出力テークＹを送
出し、切換え制御信号のレベルが“Ｏ”の時はランチ回
路（４）の出力テークＸを送出し、一方、選択器（６）
はその制御端子Ｌ／Ｘに供給される切換え制御信号のレ
ベルが“１°゛の時はランチ回路（９）の出力データＬ
を送出し、切換え制御信号のレベルが“０”の時はラン
チ回路（４）の出力データＸを送出するように設定され
ている。

また、ランチ回路（９）の出力側にはランチ回路（１１
）が設けられ、このランチ回路（１１）のランチ用クロ
ック信号としてはランチ端子（２）に供給されるクロッ
ク信号と同一のものが使用される。そしてランチ回路（
１１）の出力側より出力端子（１２）が取り出される。

選択器（６）及び（７）の切換えを制御する制御手段と
しては、例えば２進カウンタ（１，３）、切換器（１４
）及びＪＫフリップフロップ回路（１５）から成る構成
が用いられる。２進カウンタ（１１）のクリア端子ＣＬ
Ｉ？にはラッチ端子（２）からのラッチ用クロック信号
がクリア信号としてサンプル毎に供給され、一方クロッ
ク端子ＣＫにはクロック端子ａＯ）からのクロック信号
が供給される。また、上述のラッチ端子（２）からのク
ロック信号はＪＫフリップフロップ回路（１５）のクリ
ア端子ＣＬＲにもクリア信号として供給され、一方２進
カウンタ（１３）と同じクロック信号がＪＫフリップフ
ロップ回路（１５）のクロック端子ＣＫに供給されるよ
うになされている。

切換器（１４）の入力端子Ｑ１〜Ｑｎには、本回路を如
何様な信号処理の態様にするかに応じた切換え情報が入
力されるようにされており、因みに本実施例ではクロス
フェードの場合であり、例えばそのクロスフェード期間
を７サンプルをもって行うものとすると、少くとも３ビ
ツトの切換え情報が２進カウンタ（１６）より切換器（
１４）の入力端子Ｑ（Ｑｚ〜Ｑ３）に供給される。そし
てこの切換え情報は、切換器（１４）の制御端子ａ（ｌ
ａ〜ｍａ）に供給される。２進カウンタ（１３）からの
出力信号（ここでは制御端子（ｌａ）　、　　（２ａ）
に供給される２ビツトを使用）により順次選択され、出
力端子Ｑａより選択器（７）の制御端子Ｙ／Ｘに切換え
制御信号として供給される。なお、２進カウンタ（１６
）のクロック信号としてはランチ端子（２）からのクロ
しり信号と同一のものが使用され、クリア信号としてク
ロスフェード開始時発生されるクロスフェード開始信号
Ｓｃ　　（第３図Ｋ）が使用される。また、２進カウン
タ（１６）の出力２３に対応する切換器（１４）の入力
端子Ｑ４は”１”又は°０”のいずれか、例えばここで
は”　ｏ　”に固定されている。

また、切換器（１４）からの切換え制御信号はＪＫフリ
ップフロップ回路（１５）の入力端子Ｊにも供給される
ようになされている。そしてこのＪＫフリップフロップ
回路（１５）は、初期設定状態では、その出力端子Ｑが
“０゛°であるので、この切換え制御信号により選択器
（６）にランチ回路（４）に出力データＸを送出させる
ように制御し、一方切換器（１４）からの切換え制御信
号が“１”、つまり入力端子Ｊの人力信号のレベルが“
１゛′のとき、クロック端子ＧＫにクロック端子００）
よりクロック信号が入ると出力端子Ｑのレベルが“１”
になるので、この切換え制御信号により今度は選択器（
６）にランチ回路（９）からの出力データＬを送出させ
るように制御し、そしてこの出力端子Ｑのレベルが“１
″の状態ばクリア端子ＣＬＲに端子（２）からのサンプ
ル毎に（Ｉ（給されるクリア信号が印加されるまで持続
される。

次に第２図の回路動作を、第３図の信号波形をも参照し
乍ら説明する。

いま、入力端子（１）から第３図り及びＭに夫々示すよ
うな２つのディジタルデータＸ、Ｙがランチ回路（４）
及び（５）に対して供給されており、一方これ等のラン
チ回路（４）及び（５）のクロック端子ＣＫには夫々ラ
ンチ端子（２）及び（３）より第３図Ａに示すようなラ
ンチ用クロック信号がサンプル毎に互いに１クロック分
時間的にずれて（端子（３）側が先行）供給され、これ
らのクロック信号によりディジタルデータＹの内容が先
ずランチ回路（５）にランチされ、続いてデータＸの内
容がランチ回路（４）にラッチされる。また、ランチ端
子（２）からは第３図Ａに示すクロック信号同様のクリ
ア信号が２進カウンタ（１３）及びＪＫフリップフロッ
プ回路（１５）の各クリア端子ＣＬＲに供給されており
、これ等はサンプル毎にクリアされる。

また、クロック端子α０）から第３回目に不ずような１
サンプル中に例えば３個のクロック信号が２進カウンタ
（１３）のクロック端子ＧＫに供給され、従ってこのク
ロック信号に同期して第３回目（及びＩにポずような２
ビツトの信号が切換器（１４）の制御端子（ｌａ）　、
　　（２ａ）に供給される。

一方墳換器（１４）の入力端子Ｑには、２進カウンタ（
１６）より第３図Ｂ〜Ｄに示ずような３ビツトの切換え
情報が人力されており、この情報が２進カウンタ（１３
）からの出力信号により選択されて切換器（１４）の出
力端子Ｑａより選択器（７）の制御端子Ｙ／Ｘに、第３
図Ｆに示すような切換え制御信号として供給される。ず
なわぢ、２進カウンタ（１３）の出力（２ビツト）が第
３図Ｉ］及びＩに示ずように０（００）の時は２進カウ
ンタ（１６）より切換器（１４）の入力端子Ｑ１〜Ｑ３
に夫々供給されている第３図Ｂ−Ｄに示す切換情報〔２
０゜２’、２２）のうち、２０の情報が出力され、■〔
１０〕の時は２１の情報が出力され、２（０１）の時は
２２の情報が出力され、結果とじ−ζ１サンプル中３ビ
ット（２”、２１．２２）の切換え制御信号が切換器（
１４）より出力される。つまり、１サンプル中３回（上
記（１）式において、ｎ＝３を憇味する）演算が行われ
る。また、この切換え制御信号はＪＫフリップフロップ
回路（１５）の入力端子Ｊにも供給され、そのクロック
端子ＧＫに供給される２進カウンク　（１３）と同じク
ロック端子（＋０１からのクロック信号の印加に応じて
、出力端子Ｑより第３図Ｇに示すにうな切換え制御信号
として選択器（６）に供給される。

従って、まだクロスフェード期間に入らない第３図に示
す時間ｔｏ　ｘｔｌにおいては、切換器（１４）に対す
る切換え情報は第３図Ｂ〜Ｉ〕より（０００）であり、
この結果選択器（７）への切換え制御信号も第３図Ｆに
示ずように（０００）であるので、この期間中選択器（
７）はラッチ回路（４）にラッチされているデータＸを
出力する。一方、ＪＫフリップフロップ回路（１５）の
出力端子Ｑのレベルは通常“０″であり、選択器（６）
への切換え制御信号は第３図Ｇに示すように（０００）
であるので、この期間中選択器（６）もランチ回１７３
　（４１にう・ノチされているデータＸを出力する。選
択器（６）及び（７）からの各データＸは十加算器（８
）で加算されてデータＸとしてランチ回路（９）にラッ
チされる。いまデータＸ、Ｙの内容を夫々第３図り及び
Ｍにボずようなものとすると、ランチ回路（９）には、
この演算期間中、データＸの内容Ａ（ｎ−１）がう・ノ
チされる。

第３図Ｎ及びＰは各ザンブル期間中に行われる３回の演
算の順番とこれに対応したラッチ回路（９）における内
容を示しており、ｔＯ〜ｔ１の期間では第１回目の、第
２回目■、第３回目■の各演箆中共にデータＸの内容Ａ
（ｎ−１）が順次う・ノチされ、選択器（６）の他方の
入力端へ各演算毎にデータＬとして帰還される。そして
ランチ回路（９）の最終結果か、ランチ端子（２）から
のクロック信号がランチ回路（１１）に供給される時間
ｔ１の時点で、このランチ回路（１１）にラッチされる
。従って、出力端子（１２）にはこの時のデータＸに対
応した第３図０に承ずような出力データＡ（ｎ−１）が
取り出される。つまり、この期間中は一方のデイジタル
デ−夕Ｘが全゛ζ出力端子（１２）に送出されている状
態である。

次に時間ｔｏとも１０間において、第３図ＩＫに示すよ
うなりロスフェード開始信号Ｓｃが発生し−Ｃ２進カウ
ンク　（１６）のクリア端子ＣＬＲに供給されて第３図
Ｅに示すようにその内容がクリアされる。そして時間ｔ
１において、上述同様ランチ端子（２）及び（３）から
の第３図Ａに示すようなランチ信号により入力端子（１
）からのデイジタルデ〜りＸ。

Ｙが夫々ランチ回路（４）及び（５）にランチされると
共にランチ端子（２）からのクロック信号により２進カ
ウンク（１３）の内容が第３図Ｈに示すようにクリアさ
れると共にＪＫフリップフロップ回路（１５）の内容も
クリアされる。

そして時間も１〜ｔ２の間においては、切換器（１２）
の入力端子Ｑには第３図Ｂ〜Ｄからもわかるように（１
，００）の切換え情報が与えられ、これに対応して出力
端子Ｑａより選択器（７）の制御端子Ｙ／Ｘにｆｆ１３
図Ｆに不ずような（１００）の切換え制御信号が供給さ
れる。またＪＫフリップフロップ回路（１５）は、上述
の如くその出力端子Ｑのレベルが初期状態では０で、切
換器（１４）より“１”の信号が入力端子Ｊに与えられ
、クロック端子００）からのクロック信号により出力端
子Ｑのレベルが”１”に変化した後は次のクリア信号が
印加されるまではその状態を維持されるので、結果とし
て時間ｔ１〜ｔ２の間においては選択器（６）の制御端
子Ｌ／Ｘには第３図Ｇに示ずような（０１１）の切換え
制御信号が供給される。

従ってこのときの演算処理をビット毎に考えて見ると、
最下位ビン）（ＬＳＢ）では選択器（６１及び（７）に
与えられる切換え制御信号が夫々第３図Ｇ及びＦから“
０”、“１”であるので、選択器（６）及び（７）は夫
々ランチ回路（４ン及び（５ンにランチされているデー
タＸ、Ｙを出力する。これ等のデータＸ。

Ｙは次段の→−加算器（８）で加算されて＋（Ｙ＋Ｘ）
データとされた後ランチ回路（９）にラッチされる。

すなわち、この時ランチ回路（９）には第３図Ｎ及びＰ
からもわかるように、＋　ＣＢ　（ｏ　）　＋　Ａ　（
ｎ）　）がランチされる。次に第２位ビットでは選択器
（６）及び（７）Ｇび５えられる切換え制御信号が夫々
“１”。

“０”であるので、選択器（６）は今度はランチ回路（
９）にラッチされているデータ＋（Ｙ＋Ｘ）を出力し、
選択器（７）も今度はランチ回路（４）にランチされ“
ＣいるデータＸを出力する。そしてこれ等のデータ＋Ｃ
Ｙ＋Ｘ］とＸは十加算器（８〕で加算されて４−　（Ｘ
−＋ｌ　Ｃｙ＋ｘ）］データとされた後ランチ回路（９
）にラッチされる。すなわち、この時ランチ回路（９）
には第３図Ｎ及びＰからもわかるように、＋　（Ａ　（
ｎ）　＋＋　ＣＢ　（ｏ）　＋Ａ　（ｎ）　））がラッ
チされる。次に第３位ピントでは上述の第２位ビット目
同様選択器（６）及び（７）に与えられる切換え制御信
号が夫々“１”、“Ｏ゛であるので、選択器（６）はラ
ンチ回路（９）にランチされているデーターか（Ｘ＋＋
　（Ｙ＋Ｘ］）を出力し、選択器（７）はランチ回路（
７＋）にランチされているデータＸを出力する。

そしてこれ等のデータは十加算器（８）で加算され°ζ
−＋−Ｃｘ＋−ｋ　Ｃｘ＋＋　Ｃｙ＋ｘｌ））データず
なわちｆＸ十−？８−Ｙデータとされた後ランチ回路（
９）にラッチされる。つまり、この時ランチ回路（９）
には第３図Ｎ及びＰからもわかるように、椿−（Ａ　（
ｎ）＋＋てＡ　（ｎ）　＋−）　（Ｂ　（ｏ）　＋Ａ　
（ｎ）　］））がランチされる。従ってこのときのこの
ランチ回路（９）の最終結果は、次のランチ信号により
時間ｔ２の時点でラッチ回路（１１）にラッチされる。

従ってこの時出力端子（１２）には第３図０に示すよう
に＋Ａ　（ｎ）＋＋Ｂ　（ｏ）のデータが取り出される
。

このようにして時間ｔ１〜ｔ２における１サンプル期間
中の演算処理が行われる。

また、時間も２〜ｔ３では選択器（６）及びｆ７］　Ｑ
こ対する切換え制御信号は夫々（００１）、　　ＬＯＩ
Ｏ）であり、これによっ゛Ｃ選択器（６）及び（７）を
順次切換え乍ら、上述同様の演算処理を行うことにより
、このサンプル期間中の演旅結果が廿ｘ　＋　−４−ｙ
のデータとしてラッチ回路（９）にう、すされる。結果
としてこのとき出力端子（１２）には第３図０に不ずよ
うに＋Ａ（ｎ＋１）→ｔＢ　（１１のデータが取り出さ
れる。

以下、各サンプル期間中における選択器（６）及び（力
に対する切換え制御信号と出力端子（１２）に取り出さ
れるデータのみを示すと、第３図Ｆ及びＧと第３図Ｏか
らもわかるように、夫々時間ｔ３〜Ｌ４では（Ｏｉ　１
）　、　　（１１０）　、　ＧＡ　（ｎ＋２）−＃Ｂ　
（２１であり、時間ｔ４〜ｔ５でば（０００）。

（００１）　、　４−Ａ　（ｎ＋３）　＋４８ｆ３）で
あり、時間ｔ５〜ｔｅでば（０１１：１．Ｃｌ０Ｉ）、
−＃Ａ（ｎ−１−４）＋４ＢＦ４．１であり、時間　ｔ
６〜ｔ７でば（００１）　、　［０１１）　、　−１ｆ
−Ａ　（ｎ＋５）　＋−１Ｂ（５）であり、最後のデー
タＸからＹに切り換わる寸前の最終サンプル期間中であ
る時間ｔ７〜ｔ８では（０１１）　、　ｌ：ｌ　１１）
　、　ＧＡ　（ｎ＋６）　＋４Ｂ（６）である。また各
サンプル期間中におりる各演算毎に選択器（９）にラッ
チされるデータの内容を代表的に時間ｔ４〜ｔ５、ＬＧ
〜ｔ７の場合に付いて見ると、第３図り及びＰからもわ
かるように、前者の時間中は■−Ａ　（ｎ＋３）　、■
＝Ａ　（ｎ＋３）、■−＋　（Ｂ　（３）　＋　Ａ　（
ｎ　＋　３　）　）となり、後者の時間中ばの＝Ａ　（
ｎ＋５）　、■−＋（Ｂ（５１＋Ａ　（ｎ＋５））　、
■−＋　ＣＢ　＋５）　＋＋　（Ｂ　＋５）ＧＡ　（ｎ
＋５）］）となる。

そし′ζクロスフェード期間が終了する時ｔ…ｔ８には
、切換器（１６）の入力端子Ｑに供給される切換え情報
が第３図Ｂ−Ｄに示すように（０００〕となるので、選
択器（７）への切換え制御信号は第３図Ｆに示すように
（０００）となり、これに伴って選択器（６）への切換
え制御信号も第３図Ｇにボずように（０００）となり、
この結果、選択器（６）及び（７）は共にラッチ回路（
４）にラッチされているデータを出力するようになる。

なお、ランチ回路（４）は補間終了後ば入力端子（１）
から供給される２つのディジタルデータＡ、Ｂのうち、
ＢをデータＸとしてラッチするように働く。従って時間
ｔ８以降はデータＸが選択器（６）及び（７）を介しζ
）−加算器（８）に供給されて加算され、データＸとし
てランチ回路（９）にランチされる。なお、この時間ｔ
８〜Ｌ９においてラッチ回路（９）にラッチされるデー
タＸの内容は、第３図り及びＰからもわかるように、３
回の演算中興Ｂ（７）である。そし”ζこの最終結果が
次のクロック信号でランチ回路（１１）にラッチされ、
もって出力端子（１２）には第３図０に承すような出力
データＢ（７）が取り出される。

このようにして、異なる内箱のディジタルデータを円滑
に接続し、送出することができる。

応用例 なお、上述の実施例ではこの発明をクロスフェードの信
号処理の場合を例にとり説明したが、これに限定される
こさとなく、その他例えばディジタル・ボリウム、ディ
ジタル・ミキシング、ディジタル・フェードイン・アウ
ト又はディジタル・直線補間等にも適用できる。すなわ
ち、ディジタル・ボリウムの場合、本回路を信号の振幅
をＫ　／　２　ｎ倍に調整でき、その際にはデータＸを
零とし、データＹに信号サンプルを設定し、切換器（１
４）の入力端子ＱにＫに関する情報を設定して２進カウ
ンタ　（１３）をクリアした後ｉｉ回ジクロツク′ＦＫ
号を印加すれば出力端子（１２）にに／２ｎ倍された信
号データが出力され、この動作を各信号サンプルに付い
て繰返し行えばよい。また、ディジタル・ミキシングの
場合、ディジタル・ボリウムでは零に設定したデータＸ
に−もう一つの信号サンプルを設定すれば、データＸ、
Ｙを（１−に／２°）：に／２ｎの比率でミキシングす
ることができる。また、ディジタル・フェードイン・ア
ウトの場合、クロスフェードの場合と同様に、切換え情
報を切換器（１４）の入力端子Ｑに設定し、クロスフェ
ードではデータＸ、Ｙの両方に信号サンプルを設定した
が、こ＼ではデータＹのみに信号サンプルを設定し、デ
ータＸを零とずれはフェードインの信号処理となり、逆
にデータχののに信号サンプルを設定し、データＹを零
とすればフェードアウトの信号処理となる。更にディジ
タル・直線補間の場合、補間区間両端の値をデータＸ、
Ｙに夫々設定し、２進カウンタ（１３）に上り切換器（
１４）の入力端子Ｑに与えられている切換え情報を順次
選択ずれば、データＸとＹを直線的に補間した値が得ら
れる。

発明の効果 上述の如くこの発明によれば、複数個のディジタルデー
タＸ、Ｙを接続する等の信号処理に際して、−Ｊ’　　
９　Ｘ　、　　Ｙ　（７＋　ｇ　ミツ＠　：ｉｐ均値Ｚ
＝（Ｋ／２ｎ）χ＋（１−に／２ｎ）Ｙを求め、そのと
き重み係数をＫ　／　２　’という条件を一′：料すで
、加算を４−倍の操作をできるように構成したので、従
来回路規模が大きくなる要因であ、った乗算器を削除で
き、もって構成が簡単化されると共にコスト的にも廉価
となり、特にＩＣ化の際の利益は人である。

【図面の簡単な説明】

第１図はクロスフェードの説明に供するための線図、第
２図はこの発明の一実施例を示す系統図、第３図は第２
図の動作説明に供するための信号波形図である。 ｆ４）、　（５）、　（９１，（１１）はラッチ回路、
（６１、（７１は選択器、（８）は十加算器、（１３）
　、　　（１６）は２進カウンタ、　（１４）は切換器
、　（１５）はＪＫフリップフロップ回１２ｇである。 手続補正書 昭和５８年　４月１５　　日 １、事件の表示 昭和５７年特許願第２３０６０１　　号２、発明の名称
　　ディジタル信号処理回路３、補正をする者 代表取締役　大　賀　典　雄 ５、補正命令の日付　　　昭和　　年　　月　　日６、
？Ｉ！７正により増加する発明の数７、補正　の　対象
　　明細書の発明の詳細な説明の欄（１）明細書中、第
２頁１４行及び１５行の「除々に」を「徐々に」と訂正
する。 （２）同、同頁１７〜２０行の「なお、・・・・・して
いる。Ｊを「なお、第１図Ａは後述される本発明におけ
るディジタルデータＸ、ＹＦｃ対応する入力Ａ、Ｂを表
わしており、その結果第１図Ｂに示すように入力Ａ、Ｂ
に対して出力がＡからＢに円滑に接続される。」と訂正
する。 （３）同、第ｓ　Ｉ　１　ｓ　行ｔｖ　ｒａｌ）Ｊ　ヲ
ｒ（１３）Ｊ　トＵ正する。 （４１同、第１０頁１２行の「（４）に」を「（４）か
らのＪと訂正する。 幻上

Claims (1)

【特許請求の範囲】
1. 複数個のディジタルデータを選択する第１の選択手段と
   、上記ディジタルデータの一方と帰還信号とを選択する
   第２の選択手段と、上記第１及び第２の選択手段の切換
   えを制御する制御手段と、上記第１及び第２の選択手段
   の出力を加算すると共に該加算出力を上記帰還信号とし
   て上記第２のｊｆｆ択手段へ供給する加ｎ手段とを備え
   、該加算手段より最終出力を得るようにしたことを特徴
   とするディジタル信号処理回路。