JPS6366449B2 - - Google Patents
Info
- Publication number
- JPS6366449B2 JPS6366449B2 JP1493881A JP1493881A JPS6366449B2 JP S6366449 B2 JPS6366449 B2 JP S6366449B2 JP 1493881 A JP1493881 A JP 1493881A JP 1493881 A JP1493881 A JP 1493881A JP S6366449 B2 JPS6366449 B2 JP S6366449B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- digital
- holding circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 36
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005236 sound signal Effects 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル等化器に係り、アナログ―
デイジタル変換して得たデイジタル信号をデイジ
タルフイルタを用いることにより、実時間信号処
理で所定の特性等化を行ない得るデイジタル等化
器を提供することを目的とする。
デイジタル変換して得たデイジタル信号をデイジ
タルフイルタを用いることにより、実時間信号処
理で所定の特性等化を行ない得るデイジタル等化
器を提供することを目的とする。
従来より、デイジタルパルス変調されているデ
イジタル信号（パルス符号変調信号など）を記
録、再生するシステムなどにおいて、所定の振幅
や位相周波数特性を付与する特性等化は、デイジ
タル―アナログ変換された後のアナログ信号、あ
るいはアナログ―デイジタル変換され記録される
前のアナログ信号に対して行なわれていた。
イジタル信号（パルス符号変調信号など）を記
録、再生するシステムなどにおいて、所定の振幅
や位相周波数特性を付与する特性等化は、デイジ
タル―アナログ変換された後のアナログ信号、あ
るいはアナログ―デイジタル変換され記録される
前のアナログ信号に対して行なわれていた。
すなわち、第１図に示す従来のデイジタル信号
記録、再生システムにおいて、入力端子１に入来
したアナログ信号はAD変換器２によりアナログ
―デイジタル変換されてデイジタル記録器３でデ
イジタル信号のまま記録されるか、あるいはアナ
ログ記録器４によりアナログ信号のまま記録され
る。デイジタル記録器３で記録されたデイジタル
信号は、デイジタル再生器５で再生された後DA
変換器６によりデイジタル―アナログ変換された
後切換スイツチ８の端子ａに印加される。一方、
上記アナログ記録器４で記録されたアナログ信号
は、アナログ再生器７で再生された後切換スイツ
チ８の端子ｂに印加される。また切換スイツチ８
の端子ｃには入力端子１よりの入力アナログ信号
が印加される。
記録、再生システムにおいて、入力端子１に入来
したアナログ信号はAD変換器２によりアナログ
―デイジタル変換されてデイジタル記録器３でデ
イジタル信号のまま記録されるか、あるいはアナ
ログ記録器４によりアナログ信号のまま記録され
る。デイジタル記録器３で記録されたデイジタル
信号は、デイジタル再生器５で再生された後DA
変換器６によりデイジタル―アナログ変換された
後切換スイツチ８の端子ａに印加される。一方、
上記アナログ記録器４で記録されたアナログ信号
は、アナログ再生器７で再生された後切換スイツ
チ８の端子ｂに印加される。また切換スイツチ８
の端子ｃには入力端子１よりの入力アナログ信号
が印加される。
切換スイツチ８は端子ａ，ｂ又はｃに入来した
アナログ信号のうちの任意の一のアナログ信号を
選択出力するための切換スイツチで、その出力ア
ナログ信号を特性等化器９に印加する。特性等化
器９はアナログ信号に所定の周波数特性を付与し
て特性等化を行なう回路で、ここで特性等化され
たアナログ信号がその他の信号処理器１０でレベ
ル調整等のその他の信号処理が行なわれた後出力
端子１１より出力される。なお、出力端子１１か
らのアナログ信号を入力端子１に印加した場合
は、特性等化されたアナログ信号を直接又はデイ
ジタル信号に変換して記録できる。
アナログ信号のうちの任意の一のアナログ信号を
選択出力するための切換スイツチで、その出力ア
ナログ信号を特性等化器９に印加する。特性等化
器９はアナログ信号に所定の周波数特性を付与し
て特性等化を行なう回路で、ここで特性等化され
たアナログ信号がその他の信号処理器１０でレベ
ル調整等のその他の信号処理が行なわれた後出力
端子１１より出力される。なお、出力端子１１か
らのアナログ信号を入力端子１に印加した場合
は、特性等化されたアナログ信号を直接又はデイ
ジタル信号に変換して記録できる。
このように、従来は特性等化はアナログ信号に
対して行なつていたため、高品位に記録されたデ
イジタル信号も特性等化をする場合はDA変換器
６を通す必要があり、アナログ系を通過する際の
音質劣化（入力アナログ信号がオーデイオ信号の
場合）が避けられず、また特性等化器９自身が音
質劣化の大きな要因となつていた。このため、従
来の特性等化はアナログ―デイジタル変換して記
録する前に１度だけ行なうのが通常であつたが、
入力アナログ信号がオーデイオ信号の場合はそれ
でも再生音の品質劣化をもたらし、また特性等化
してから記録しても必ずしも所定の等化特性が付
与されて再生されるとは限らず、再生系で特性等
化を再びする必要がある場合があるなど、使い勝
手の上からも問題であつた。
対して行なつていたため、高品位に記録されたデ
イジタル信号も特性等化をする場合はDA変換器
６を通す必要があり、アナログ系を通過する際の
音質劣化（入力アナログ信号がオーデイオ信号の
場合）が避けられず、また特性等化器９自身が音
質劣化の大きな要因となつていた。このため、従
来の特性等化はアナログ―デイジタル変換して記
録する前に１度だけ行なうのが通常であつたが、
入力アナログ信号がオーデイオ信号の場合はそれ
でも再生音の品質劣化をもたらし、また特性等化
してから記録しても必ずしも所定の等化特性が付
与されて再生されるとは限らず、再生系で特性等
化を再びする必要がある場合があるなど、使い勝
手の上からも問題であつた。
本発明は上記の欠点を除去したものであり、以
下第２図乃至第４図と共にその一実施例につき説
明する。
下第２図乃至第４図と共にその一実施例につき説
明する。
第２図は本発明になるデイジタル等化器の一実
施例のブロツク系統図を示す。本実施例は、巡回
形デイジタルフイルタにより構成された実時間処
理可能なデイジタル等化器で、例えば次式の差分
方程式で表わされる。
施例のブロツク系統図を示す。本実施例は、巡回
形デイジタルフイルタにより構成された実時間処
理可能なデイジタル等化器で、例えば次式の差分
方程式で表わされる。
yo＝a0xo＋a1xo-1＋a2xo-2−b1yo-1−b2yo-2
zo＝ATT・yo
ただし、上式中、xo、xo-1、xo-2は夫々時刻
nT、（ｎ−１）Ｔ、（ｎ−２）Ｔにおける入力デ
イジタル信号、yo、yo-1、yo-2は夫々時刻nT、
（ｎ−１）Ｔ、（ｎ−２）Ｔにおける出力デイジタ
ル信号、zoは時刻nTにおける出力デイジタル信
号、a0，a1，a2，−b1，−b2，ATTは夫々乗算係
数であり、またＴはデイジタル信号の標本化時間
を示す。
nT、（ｎ−１）Ｔ、（ｎ−２）Ｔにおける入力デ
イジタル信号、yo、yo-1、yo-2は夫々時刻nT、
（ｎ−１）Ｔ、（ｎ−２）Ｔにおける出力デイジタ
ル信号、zoは時刻nTにおける出力デイジタル信
号、a0，a1，a2，−b1，−b2，ATTは夫々乗算係
数であり、またＴはデイジタル信号の標本化時間
を示す。
第２図において、入力端子１２にはデイジタル
パルス変調されているデイジタル信号（１チヤン
ネル当りの信号精度ｎビツト、チヤンネル数Ｊ、
ただしＪは自然数）が入来し、ラツチ１４に保持
される。破線１３で囲んだ回路部分は巡回形デイ
ジタルフイルタによる演算処理部を構成してお
り、ｍビツト（ｍ≧ｎ）の演算精度をもつ乗算器
１７を含んでおり、上式に従う演算を行なう。ラ
ツチ１４より取り出されたデイジタル信号は、第
１のメモリであるランダム・アクセス・メモリ
（RAM）１５に印加され、ここで記憶せしめら
れる。このRAM１５の記憶データは、番地書き
換えなどのため、ラツチ１６，１４を順次経て
RAM１５に印加されて新たな番地に記憶され
る。
パルス変調されているデイジタル信号（１チヤン
ネル当りの信号精度ｎビツト、チヤンネル数Ｊ、
ただしＪは自然数）が入来し、ラツチ１４に保持
される。破線１３で囲んだ回路部分は巡回形デイ
ジタルフイルタによる演算処理部を構成してお
り、ｍビツト（ｍ≧ｎ）の演算精度をもつ乗算器
１７を含んでおり、上式に従う演算を行なう。ラ
ツチ１４より取り出されたデイジタル信号は、第
１のメモリであるランダム・アクセス・メモリ
（RAM）１５に印加され、ここで記憶せしめら
れる。このRAM１５の記憶データは、番地書き
換えなどのため、ラツチ１６，１４を順次経て
RAM１５に印加されて新たな番地に記憶され
る。
RAM１５から読み出された入力データxoは乗
算器１７に印加され、係数メモリ２０からの係数
a0と乗算されてｍビツトの信号とされて加減算器
２２に印加保持される。次にRAM１５から入力
データxo-1が読み出され、上記メモリ２０からの
係数a1と乗算器１７で乗算された後、加減算器２
２で加算される。以下順次、前記式に従つて−b2
×yo-2までの乗算及び加減算器２２での加算が順
次行なわれ、最後にｍビツトの出力デイジタル信
号yoがラツチ２３，２４，１４を順次経てRAM
１５に記憶され、時刻（ｎ＋１）Ｔにおいてyo-1
のデータとなる。
算器１７に印加され、係数メモリ２０からの係数
a0と乗算されてｍビツトの信号とされて加減算器
２２に印加保持される。次にRAM１５から入力
データxo-1が読み出され、上記メモリ２０からの
係数a1と乗算器１７で乗算された後、加減算器２
２で加算される。以下順次、前記式に従つて−b2
×yo-2までの乗算及び加減算器２２での加算が順
次行なわれ、最後にｍビツトの出力デイジタル信
号yoがラツチ２３，２４，１４を順次経てRAM
１５に記憶され、時刻（ｎ＋１）Ｔにおいてyo-1
のデータとなる。
また、RAM１５から読み出されたデイジタル
信号yoは、フエーダメモリ２１からの係数ATT
と乗算され、その乗算信号zoはラツチ２３を経由
して破線２５で囲まれたミキサー部内の加算器２
８に印加される。なお、デイジタル等化器の素子
数、すなわち、等化のために増幅又は減衰振幅周
波数特性を付与する周波数の数がＱ（Ｑは自然数）
のときは、入力端子１８からの制御信号により係
数メモリ２０の出力係数を制御すると共に、上記
の信号yoを求める動作をＱ回繰り返した後、この
フエーダメモリ２１からの係数ATTと乗算され
て出力デイジタル信号zoとなり、更に入力端子１
２の入力デイジタル信号、出力端子３２の出力デ
イジタル信号のチヤンネル数がＪ（Ｊは自然数）
のときは、以上のデイジタル信号zoを求める動作
をＪ回繰り返す。フエーダメモリ２１の出力係数
値は入力端子１９よりのフエーダの操作位置に応
じた制御信号により変更せしめられる。なお、係
数メモリ２０とフエーダメモリ２１は第２のメモ
リを構成している。
信号yoは、フエーダメモリ２１からの係数ATT
と乗算され、その乗算信号zoはラツチ２３を経由
して破線２５で囲まれたミキサー部内の加算器２
８に印加される。なお、デイジタル等化器の素子
数、すなわち、等化のために増幅又は減衰振幅周
波数特性を付与する周波数の数がＱ（Ｑは自然数）
のときは、入力端子１８からの制御信号により係
数メモリ２０の出力係数を制御すると共に、上記
の信号yoを求める動作をＱ回繰り返した後、この
フエーダメモリ２１からの係数ATTと乗算され
て出力デイジタル信号zoとなり、更に入力端子１
２の入力デイジタル信号、出力端子３２の出力デ
イジタル信号のチヤンネル数がＪ（Ｊは自然数）
のときは、以上のデイジタル信号zoを求める動作
をＪ回繰り返す。フエーダメモリ２１の出力係数
値は入力端子１９よりのフエーダの操作位置に応
じた制御信号により変更せしめられる。なお、係
数メモリ２０とフエーダメモリ２１は第２のメモ
リを構成している。
ミキサー部２５内の加算器２８に印加されたｍ
ビツトの出力デイジタル信号zoは、ここで入力端
子２６よりラツチ２７を経て入来したデイジタル
信号（１チヤンネル当りの信号精度ｎビツト、チ
ヤンネル数Ｋ、ただしＫは自然数）と加算された
後、次段の信号処理器２９でｍビツトからｎビツ
トへの丸め処理やオーバーフローに対する保護処
理及びその他の処理を行なう信号処理が施され
る。この信号処理器２９の１チヤンネル当りｎビ
ツトのデイジタル信号は出力部３０を構成するラ
ツチ３１に保持され、かつ、これより出力端子３
２へ出力される。
ビツトの出力デイジタル信号zoは、ここで入力端
子２６よりラツチ２７を経て入来したデイジタル
信号（１チヤンネル当りの信号精度ｎビツト、チ
ヤンネル数Ｋ、ただしＫは自然数）と加算された
後、次段の信号処理器２９でｍビツトからｎビツ
トへの丸め処理やオーバーフローに対する保護処
理及びその他の処理を行なう信号処理が施され
る。この信号処理器２９の１チヤンネル当りｎビ
ツトのデイジタル信号は出力部３０を構成するラ
ツチ３１に保持され、かつ、これより出力端子３
２へ出力される。
一方、破線３３で囲んだ回路部はタイミング部
で、必要に応じて外部のデイジタル機器と同期を
とりつつ、以上説明したような動作を各ブロツク
（例えば１４〜２４，２７〜２９，３１）に行な
わせるためのタイミングパルスを発生し供給する
回路部分であり、入力端子３４よりの同期入力信
号を計数する同期用入力インターフエイスを備え
たカウンタ３５と、このカウンタ３５の出力によ
り駆動され、各種タイミングパルスを発生するリ
ード・オンリ・メモリ（ROM）３６とから成
る。
で、必要に応じて外部のデイジタル機器と同期を
とりつつ、以上説明したような動作を各ブロツク
（例えば１４〜２４，２７〜２９，３１）に行な
わせるためのタイミングパルスを発生し供給する
回路部分であり、入力端子３４よりの同期入力信
号を計数する同期用入力インターフエイスを備え
たカウンタ３５と、このカウンタ３５の出力によ
り駆動され、各種タイミングパルスを発生するリ
ード・オンリ・メモリ（ROM）３６とから成
る。
以上のすべての動作を、入出力デイジタル信号
の標本化時間Ｔを周期として繰り返すことによ
り、実時間処理によるデイジタル等化器が実現で
きる。
の標本化時間Ｔを周期として繰り返すことによ
り、実時間処理によるデイジタル等化器が実現で
きる。
従つて、本発明をデイジタルパルス変調されて
いるデイジタルオーデイオ信号の記録、再生シス
テムに適用した場合は、第３図に示す如く、アナ
ログ系の信号処理を必要とすることなく、すべて
デイジタル信号処理でデイジタル信号の記録、再
生ができる。第３図において、入力端子３７に入
来したオーデイオ信号は、AD変換器３８でアナ
ログ―デイジタル変換されてデイジタルパルス変
調されたデイジタル信号とされ、直接、デイジタ
ル記録器３９で記録される。記録されたデイジタ
ル信号はデイジタル再生器４０で再生された後、
第２図に示す如き構成の本発明のデイジタル等化
器４１でデイジタル信号に対して所定の周波数特
性が付与される。
いるデイジタルオーデイオ信号の記録、再生シス
テムに適用した場合は、第３図に示す如く、アナ
ログ系の信号処理を必要とすることなく、すべて
デイジタル信号処理でデイジタル信号の記録、再
生ができる。第３図において、入力端子３７に入
来したオーデイオ信号は、AD変換器３８でアナ
ログ―デイジタル変換されてデイジタルパルス変
調されたデイジタル信号とされ、直接、デイジタ
ル記録器３９で記録される。記録されたデイジタ
ル信号はデイジタル再生器４０で再生された後、
第２図に示す如き構成の本発明のデイジタル等化
器４１でデイジタル信号に対して所定の周波数特
性が付与される。
例えば、前記式中の係数a0を0.9290643、a1を
−1.9484430、a2を0.9704944、b1を−1.8150360、
b2を0.8355227とした場合は、第４図にaで示す
如き振幅周波数特性及びbで示す如き位相周波
数特性がデイジタル信号に付与される（ただし、
デイジタル信号自体のレベルや位相が変化するの
ではなく、そのデイジタル―アナログ変換出力レ
ベルや位相がa，bで示すような特性で変化す
るようデイジタル信号値が変化せしめられる。）。
他方、係数a0を1.0763520、a1を−1.8150360、a2
を0.8355227、b1を−1.9484430、b2を0.9704944と
した場合は、第４図にaで示す如き振幅周波数
特性及びbで示す如き位相周波数特性が付与さ
れる。ただし、第４図示特性はサンプリング周波
数50.35kHzの場合である。
−1.9484430、a2を0.9704944、b1を−1.8150360、
b2を0.8355227とした場合は、第４図にaで示す
如き振幅周波数特性及びbで示す如き位相周波
数特性がデイジタル信号に付与される（ただし、
デイジタル信号自体のレベルや位相が変化するの
ではなく、そのデイジタル―アナログ変換出力レ
ベルや位相がa，bで示すような特性で変化す
るようデイジタル信号値が変化せしめられる。）。
他方、係数a0を1.0763520、a1を−1.8150360、a2
を0.8355227、b1を−1.9484430、b2を0.9704944と
した場合は、第４図にaで示す如き振幅周波数
特性及びbで示す如き位相周波数特性が付与さ
れる。ただし、第４図示特性はサンプリング周波
数50.35kHzの場合である。
デイジタル等化器４１から取り出されたデイジ
タル信号は、信号処理器４２に供給され、レベル
調整等された後、DA変換器４３によりアナログ
信号とされて出力端子４４より出力される。ま
た、デイジタル等化器４１にAD変換器３８より
のデイジタル信号が記録再生過程を経ないで直接
供給された場合にも、上記と同様にデイジタル信
号をそのまま特性等化することができる。また信
号処理器４２より取り出された特性等化されてい
るデイジタル信号をデイジタル記録器３９で記録
するようにしてもよい。
タル信号は、信号処理器４２に供給され、レベル
調整等された後、DA変換器４３によりアナログ
信号とされて出力端子４４より出力される。ま
た、デイジタル等化器４１にAD変換器３８より
のデイジタル信号が記録再生過程を経ないで直接
供給された場合にも、上記と同様にデイジタル信
号をそのまま特性等化することができる。また信
号処理器４２より取り出された特性等化されてい
るデイジタル信号をデイジタル記録器３９で記録
するようにしてもよい。
なお、第２図においてフエーダメモリ２１やミ
キサー部２５は省略してもよく、また本発明は上
記の実施例に限定されるものではなく、巡回形デ
イジタルフイルタの次数その他種々の変形例が考
えられるものである。
キサー部２５は省略してもよく、また本発明は上
記の実施例に限定されるものではなく、巡回形デ
イジタルフイルタの次数その他種々の変形例が考
えられるものである。
上述の如く、本発明になるデイジタル等化器
は、デイジタルパルス変調されているデイジタル
信号が供給され、これを保持する第１の保持回路
と、第１の保持回路の出力信号を記憶し、かつ、
これを読み出す第１のメモリと、この第１のメモ
リから読み出された信号を保持し上記メモリの入
力へフイードバツクする第２の保持回路と、所定
の等化特性に応じた値の係数を記憶する係数メモ
リ及びフエーダメモリのうち少なくとも係数メモ
リを有する第２のメモリと、上記第１のメモリ及
び第２のメモリの各々から読み出された信号を
夫々乗算する乗算器と、乗算器の出力信号を順次
加減算する加減算器と、この加減算器の出力信号
を保持する第３の保持回路と、第３の保持回路の
出力信号を保持しこれを第１の保持回路を経て第
１のメモリの入力へフイードバツクする第４の保
持回路と、第３の保持回路より所定ビツト数の出
力デイジタル信号を得る出力部と、上記第１乃至
第４の保持回路、上記第１及び第２のメモリ、乗
算器及び加減算器等に所要のタイミングパルスを
発生して印加するタイミング部とからなり、上記
第１の保持回路の入力デイジタル信号に対し直接
等化したデイジタル信号を出力部より出力するよ
うにしたため、従来不可能であつたデイジタル信
号をデイジタル信号のままで特性等化することが
でき、しかもこの特性等化は巡回形デイジタルフ
イルタ構成により実時間処理ででき、従来では一
旦記録されてしまつたデイジタル信号に対する信
号処理はレベル調整を除いて不可能であつたが、
本発明ではレベル調整は勿論のことアナログ変換
信号のレベル、位相を変化せしめることができ、
またデイジタルオーデイオ信号の記録再生システ
ムに適用した場合は、アナログ系を通過する際の
音質劣化を除去することができる等の特長を有す
るものである。
は、デイジタルパルス変調されているデイジタル
信号が供給され、これを保持する第１の保持回路
と、第１の保持回路の出力信号を記憶し、かつ、
これを読み出す第１のメモリと、この第１のメモ
リから読み出された信号を保持し上記メモリの入
力へフイードバツクする第２の保持回路と、所定
の等化特性に応じた値の係数を記憶する係数メモ
リ及びフエーダメモリのうち少なくとも係数メモ
リを有する第２のメモリと、上記第１のメモリ及
び第２のメモリの各々から読み出された信号を
夫々乗算する乗算器と、乗算器の出力信号を順次
加減算する加減算器と、この加減算器の出力信号
を保持する第３の保持回路と、第３の保持回路の
出力信号を保持しこれを第１の保持回路を経て第
１のメモリの入力へフイードバツクする第４の保
持回路と、第３の保持回路より所定ビツト数の出
力デイジタル信号を得る出力部と、上記第１乃至
第４の保持回路、上記第１及び第２のメモリ、乗
算器及び加減算器等に所要のタイミングパルスを
発生して印加するタイミング部とからなり、上記
第１の保持回路の入力デイジタル信号に対し直接
等化したデイジタル信号を出力部より出力するよ
うにしたため、従来不可能であつたデイジタル信
号をデイジタル信号のままで特性等化することが
でき、しかもこの特性等化は巡回形デイジタルフ
イルタ構成により実時間処理ででき、従来では一
旦記録されてしまつたデイジタル信号に対する信
号処理はレベル調整を除いて不可能であつたが、
本発明ではレベル調整は勿論のことアナログ変換
信号のレベル、位相を変化せしめることができ、
またデイジタルオーデイオ信号の記録再生システ
ムに適用した場合は、アナログ系を通過する際の
音質劣化を除去することができる等の特長を有す
るものである。
第１図は従来のデイジタル信号記録、再生シス
テムの一例を示すブロツク系統図、第２図は本発
明の一実施例を示すブロツク系統図、第３図は本
発明を適用したデイジタル信号記録、再生システ
ムの一例を示すブロツク系統図、第４図は第２図
の振幅周波数特性及び位相周波数特性の一例を示
す図である。 １２，２６…デイジタル信号入力端子、１３…
演算処理部、１４，１６，２３，２４，２７，３
１…ラツチ、１５…ランダム・アクセス・メモリ
（RAM）、１７…乗算器、２０…係数メモリ、２
１…フエーダメモリ、２２…加減算器、２５…ミ
キサー部、３０…出力部、３２…デイジタル信号
出力端子、３３…タイミング部。
テムの一例を示すブロツク系統図、第２図は本発
明の一実施例を示すブロツク系統図、第３図は本
発明を適用したデイジタル信号記録、再生システ
ムの一例を示すブロツク系統図、第４図は第２図
の振幅周波数特性及び位相周波数特性の一例を示
す図である。 １２，２６…デイジタル信号入力端子、１３…
演算処理部、１４，１６，２３，２４，２７，３
１…ラツチ、１５…ランダム・アクセス・メモリ
（RAM）、１７…乗算器、２０…係数メモリ、２
１…フエーダメモリ、２２…加減算器、２５…ミ
キサー部、３０…出力部、３２…デイジタル信号
出力端子、３３…タイミング部。
Claims (1)
- １ デイジタルパルス変調されているデイジタル
信号が供給されこれを保持する第１の保持回路
と、該第１の保持回路の出力信号を記憶し、か
つ、これを読み出す第１のメモリと、該第１のメ
モリから読み出された信号を保持し該メモリの入
力へフイードバツクする第２の保持回路と、所定
の等化特性に応じた夫々の値の係数を記憶する係
数メモリ及びフエーダメモリのうち少なくとも係
数メモリを有する第２のメモリと、上記第１のメ
モリ及び第２のメモリの各々から読み出された信
号を夫々乗算する乗算器と、該乗算器の出力信号
を順次加減算する加減算器と、該加減算器の出力
信号を保持する第３の保持回路と、該第３の保持
回路の出力信号を保持しこれを該第１の保持回路
を経て上記第１のメモリの入力へフイードバツク
する第４の保持回路と、該第３の保持回路より所
定ビツト数の出力デイジタル信号を得る出力部
と、該第１乃至第４の保持回路、上記第１及び第
２のメモリ、乗算器及び加減算器等に所要のタイ
ミングパルスを発生して印加するタイミング部と
からなり、上記第１の保持回路の入力デイジタル
信号に対し直接特性等化したデイジタル信号を該
出力部より出力することを特徴とするデイジタル
等化器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1493881A JPS57129515A (en) | 1981-02-05 | 1981-02-05 | Digital equalizer |
| US06/345,459 US4453255A (en) | 1981-02-05 | 1982-02-03 | Characteristic control system for a digital equalizer |
| FR8201893A FR2499334A1 (fr) | 1981-02-05 | 1982-02-05 | Dispositif de commande de caracteristiques pour un egalisateur numerique |
| DE19823203910 DE3203910A1 (de) | 1981-02-05 | 1982-02-05 | Kennliniensteuereinrichtung fuer einen digitalen entzerrer |
| NLAANVRAGE8200453,A NL186670C (nl) | 1981-02-05 | 1982-02-05 | Karakteristiek regelstelsel voor een digitale egaliseerinrichting. |
| GB8203315A GB2096432B (en) | 1981-02-05 | 1982-02-05 | Characteristic control system for a digital equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1493881A JPS57129515A (en) | 1981-02-05 | 1981-02-05 | Digital equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57129515A JPS57129515A (en) | 1982-08-11 |
| JPS6366449B2 true JPS6366449B2 (ja) | 1988-12-20 |
Family
ID=11874898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1493881A Granted JPS57129515A (en) | 1981-02-05 | 1981-02-05 | Digital equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57129515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100425U (ja) * | 1989-01-31 | 1990-08-09 | ||
| JPH0423918A (ja) * | 1990-05-17 | 1992-01-28 | Kubota Corp | 脱穀装置における処理物層の厚さ検出装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0923123A (ja) * | 1996-08-02 | 1997-01-21 | Sony Corp | デジタルオーディオ信号の減衰装置 |
-
1981
- 1981-02-05 JP JP1493881A patent/JPS57129515A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100425U (ja) * | 1989-01-31 | 1990-08-09 | ||
| JPH0423918A (ja) * | 1990-05-17 | 1992-01-28 | Kubota Corp | 脱穀装置における処理物層の厚さ検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57129515A (en) | 1982-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2110182C (en) | Electronic signal encoding and decoding | |
| US4715257A (en) | Waveform generating device for electronic musical instruments | |
| US4549289A (en) | Method for correcting acoustic distortion | |
| US4258393A (en) | Picture processing method | |
| JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
| US4727505A (en) | Convolution arithmetic circuit for digital signal processing | |
| US5461604A (en) | PCM digital audio signal playback apparatus | |
| JPH0435930B2 (ja) | ||
| KR900007926B1 (ko) | 디지탈 톤 제어 장치 | |
| JPS6366449B2 (ja) | ||
| EP0266159B1 (en) | Digital muting circuit | |
| EP0187540B1 (en) | Noise reduction circuit for video signal | |
| US5668746A (en) | Reproduced waveform equalization circuit | |
| US4453255A (en) | Characteristic control system for a digital equalizer | |
| JPH057903B2 (ja) | ||
| US4722009A (en) | Tone restoring apparatus | |
| US5182559A (en) | Digital-analog converter with plural coefficient transversal filter | |
| CA1253617A (en) | Digital signal composing circuit for cross-fade signal processing | |
| US5161032A (en) | Velocity error generator with first-order interpolation | |
| JPS6337969B2 (ja) | ||
| JPH0651778A (ja) | 波形生成装置 | |
| JPS59207720A (ja) | デジタルフイルタ | |
| JPS6329346B2 (ja) | ||
| JPS5898793A (ja) | 音声合成装置 | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 |