DE2536508C3

DE2536508C3 - Schaltung zur Zählung der Signalpegelübergänge von phasenverschoben und zeitlich überlappt auftretenden zweiwertigen Eingangssignalen

Info

Publication number: DE2536508C3
Application number: DE2536508A
Authority: DE
Inventors: Glen Peter Check; Roger Francis Dimmick
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-12-17
Filing date: 1975-08-16
Publication date: 1978-10-12
Also published as: JPS5175375A; FR2295647B1; US3931531A; GB1482038A; JPS5838010B2; DE2536508B2; IT1043517B; FR2295647A1; DE2536508A1; BR7508378A; CA1047607A

Description

Die Erfindung betrifft eine Schaltung zur Zählung der Signalpegelübergänge von phasenverschobenen zeitlich überlappt auftretenden zweiwertigen Eingangssigmlen in Abhängigkeit von einem asynchron auftretenden Startsignal.

Für bestimmte Steueraufgaben ist es notwendig, die Pegeländerungen in mehreren gegeneinander phasenverschobenen und zeitlich überlappt auftretenden

'5 Eir.-gangssignalen zu zählen. Beispielsweise werden Schrittmotoren in der Weise gesteuert, daß ein vom Motor angetriebener Impulssender phasenverschobene Impulse liefert, die den Antrieb des Motors steuern, bis eine vorgegebene Schrittzahl ausgeführt ist. Hierbei kann der Schrittmotor zur Positionierung eines Maschinenelementes oder beispielsweise zur Steuerung eines Papierwagens einer Druckeinheit dienen, um Endlosformulare der Druckstation zuzuführen. So können z. B. sechzehn Schritte des Motors notwendig sein, um das Endlosformular um einen Zeilenabstand weiterzubewegen. Nachdem der Drucker den Abdruck einer Zeile beendet hat, wird der Schrittmotor über eine Steuerschaltung erneut gestartet. Der Schrittmotor läuft daraufhin kontinuierlich weiter, bis das Startsignal von der Steuereinheit beendet wird. Dies geschieht, nachdem der Zähler sechzehn Signalpegelübergänge in den überlappten Steuersignalen des vom Motor umgetriebenen Impulsgebers gezählt hat.

Für derartige Zwecke ist es bekannt, die Signalpegelübergänge von zeitlich überlappt auftretenden, phasenverschobenen zweiwertigen Steuersignalen dadurch zu zählen, daß die Signale zunächst separaten Zählern zugeführt werden. Die Ausgänge dieser Zähler werden über eine logische Schaltung miteinander verknüpft, um

•to einen Gesamtzählstand für alle auftretenden Signalpegeltibergänge zu ermitteln. Des weiteren ist es bekannt, einen Folgedetektor und einen Zähler mit umkehrbarer Zählrichtung in Kombination zu verwenden. Der Folgedetektor kombiniert die Eingangssignale zu Phasenpaaren und prüft die Frequenz derselben, um die Zählrichtung zu bestimmen (USA-Patent 31 65 680). Andere bekannte Anordnungen verwenden Analogschaltungen, wie z. B. Differentialschaltungen und Abtrennschaltungen, uiti die Zählerfortschaltsignale zu erzeugen. Alle diese bekannten Anordnungen erfordern einen erheblichen Schaltungsaufwand und im Falle der Verwendung der Analogtechnik auch teure Schaltungseinheilen.

Es ist auch bekannt, Impulse mehrerer Impulsquellen mit Hilfe eines zentralen Addierwerkes zu zählen, das einerseits mit einem die angelaufenen Einzel- und Gesamtsummen enthaltenden Speicher und andererseits mit je einem von mehreren Pufferspeichern verbunden ist, denen die zu zählenden Impulse zugeführt werden und von denen ein Teil zur Zwischenspeicherung von mehr als einem Impuls eingerichtet Ist (DE-OS 20 54 618). Mit dieser Anordnung ist es möglich, auch bei einer größeren Anzahl von Impulsquellen eine hohe Zählrate zu erreichen, Die

«5 separate Pufferung der Eingangsimpulse mit nachfoU gender zentraler Verarbeitung erfordert jedoch einen hohen Aufwand an Speicher und Steuerschaltungen.
Ferner ist es bekannt, bei Folgedetektoren der

obengenannten Art binäre Speicherglieder zu verwenden, um eine Vorwärts-Rückwärts-Diskriminierung zweier gegeneinander phasenverschobener Impulsfolgen zu erreichen. Die Speicherglieder dienen zur Zwischenspeicherung eines Eingangssignals, bis das nächste Eingangssignal auftritt (DE-AS 2160 247). Durch einen Vergleich des augenblicklichen mit dem vorhergehenden Signalzustaud der Eingangssignale wird die Zählrichtung festgestellt.

Aufgabe der Erfindung ist es, eine Schaltunganordnung anzugeben, die es unter Vermeidung der oben erläuterten Nachteile ermöglicht, die Signalpegelübergänge von phasenverschoben und zeitlich überlappt auftretenden zweiwertigen Eingangssignalen in Abhängigkeit von einem synchronen Startsignal unter Einsatz eines geringen Schaltungsaufwandes zu zählen. Die Merkmale zur Lösung dieser Aufgabe sind im Anspruch 1 genannt.

Verschiedene vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind aus den Unteransprüchen ersichtlich. Nachfolgend ist ein Ausführungsbeispiel der Erfindung anhand von Zeichnungen erläutert. Es zeigt

F i g. 1 ein Blockschaltbild einer Schaltung zur Zählung von zeitlich überlappt und phasenverschoben auftretenden Eingangssignalen,

Fig. 2 ein detailliertes Blockschaltbild der Anordnung von Fig. 1,

Fig. 3 ein Impulszeitdiagramm, das die Zusammenhänge zwischen den Eingangssignalen und den verschiedenen Operationssignalen der Anordnung von Fig. 1 und 2 wiedergibt,

F i g. 4 ein Blockschaltbild einer Steuerschaltung für einen Schrittmotor, bei der die Zählschaltung von F i g. 1 und 2 verwendbar ist und

F i g. 5 ein Impulszeitdiagramm einer für η Eingangssignale ausgelegten Zählschaltung nach Art der in den F i g. 1 und 2 dargestellten Schaltung.

Dem Ausführungsbeispiel von Fig. 1 werden Eingangssignale A B über Anschlüsse 10, 11 zugeführt. Diese Anschlüsse sind mit den Eingängen einer EXCLUSIVODER-Schaltung 15 verbunden, die an ihrem Ausgang ein Signal C erzeugt, das alle Zustandsänderungen in den Signalen A und B enthält. wie aus F i g. J ersichtlich ist. Der Ausgang der EXCLUSIV-CDER-Schaltung 15 ist a.i eine bistabile Schaltung 30 geführt, die als Polaritätshalteschaltung dient und zusätzlich ein asynchrones Startsignal von einem Anschluß 12 empfängt.

Das Startsignal vom Anschluß 12 wird außerdem an UND-Schaltungen 37, 38 angelegt, um diese für einen Signaldurchggng vorzubereiten. Die außer Phase liegenden Ausgangssignale der Polaritätshalteschaltung 30 werden an die UND-Schaltungen 37 und 38 angelegt. Die Polaritätshalteschaltung 30 liefert auch ein invertiertes Signal des Ausgangssignals der EXCLUSIVODER-Schaltung 15 zur UND Schaltung 37, während ein Eingang der UND-Schaltung 38 direkt mit dem Ausgang der EXCLUSlV-ODERSchaltung 15 verbunden ist. Die Ausgangssignale der UND-Schaltungen 37 und 38 werden durch eine ODER-Schaltung 39 logisch zusammengefaßt zu einem Betätigüngssignal für einen Zähler 40. Das Ausgangssignal der ODER-Schaltung 39 dient außerdem als Zähler-Ausgangssignal ζ>0 das die erste Stufe des Zähles 40 darstellt. Der Zähler 40 bleibt im rückgestellten Zustand, bis das Startsignal am Anschluß 12 auftritt,

Die EXCLUSIVODER-Schaltung 15 besieht aus UND-Schaltungen 16, 17, 18 und einer ODER-Schaltung 19, die in der aus Fig. 2 ersichtlichen Weise miteinander verbunden sind. Das keilförmige Symbol an den Eingängen der verschiedenen logischen Schaltungen veranschaulicht, daß die betreffende Schaltung auf den niedrigen Signalpegel anspricht. Das Ausgangssignal der EXCLUSIV-ODER-Schaltung 15 wird von der ODER-Schaltung 19 abgeleitet und gelangt zu einem Inverter 31, zu einer UND-Schaltung 32 und zu einer weiteren UND-Schaltung 38. Der Ausgang des Inverters 31 ist mit den Eingängen von UND-Schaltungen 32 und 33 verbunden, die durch Ausgangssignale von einer Inverterschaltung 36 vorbereitet werden. Die Inverterschaltung 36 wird von den Startsignalen über den Anschluß 12 gespeist. Die Ausgänge der UND-Schaltungen 32 und 33 werden ODER-Schaltungen 34 und 35 zugeführt, die untereinander zur bistabilen Verrriegelungsschaltung der Polaritätshalteschaltung 30 verknüpft sind. Der Ausgang der ODER-Schaltung 34 ist an die UND-Scnaltung 37 angeschlossen, und der Ausgang der ODER-Schaltung 35 ist an die Uim!-Schaltung 38 angeschlossen. Es ist ersichtlich, daß der Inverter 31 dazu dient, das invertierte Ausgangssignal der EXCLUSIV-ODER-Schaltung 15 sowohl der PolaritätshJteschaltung 30 als auch der UND-Schaltung 37 zuzuführen. Das iiivertierte Signal stellt sicher, daß der richtige Signalzustand in der Polaritätshalteschaltung 30 gespeichert wird und daß die richtigen Phasenübergänge vom Zähler 40 erfaßt werden.

Wie bereits erwähnt, gelangen die Ausgangssignale der UND-Schaltungen 37, 38 zur ODER-Schaltung 39. Diese Schaltung liefert das Ausgangssignal QO des Zählers 40 und speist über einen Inverter 41 den Takteingang eines Flipflop 42. Der Einstellausgang des Flipflop 42 stellt den Ausgang Q 1 des Zählers 40 dar. Der Rückstellausgang des Flipflop 42 speist den Takteingang der nächsten Stufe des Zählers 40, die im Beispiel von Fig. 2 die n-te Zählerstufe in Gestalt des Flipflops 43 darstellt.

ίο Die Zählung der Übergänge in den Signalen A und B ist in ^c i g. 3 veranschaulicht. Dort ist ersichtlich, daß alle Übergänge, die in den Signalen A und B auftreten, auch im Signal C erscheinen. Es ist weiterhin ersichtlich, daß die Ausgangssignale der ODER-Schaltungen 34 und 35 den Übergängen des Signals folgen bis zum Auftreten des Startsignals. Das Startsignal erscheint in der Figur zu zwei verschiedenen Zeiten, um die verschiedenen Signalpegel zu zeigen, die durch die Polaritätshalteschaltung 30 gespeichert werden. Im einen Falle tritt das

so Startsignal auf. wenn der Ausgang der ODER-Schaltung 34 den hohen Signalpegel und der Ausgang der ODER-Schaltung 35 den niedrigen Signalpegel einnimmt. Diese Signalpegel der ODER-Schaltungen 34 und 35 werden daraufhin durch die Polaritätshalteschaltung gespeichert, während der Zähler 40 die I 'bergänge im Signal Γ zählt, das vom Ausgang der EXC LUSIV-ODER-Schaltung 15 erhalten wird. Diese Anordnung stellt sicher, daß bereits der erste Übergang nach Auftreten des Starts jnals gezählt wird und daß sowohl

ho negative als auch positive Übergänge gezählt werden. Das andere Startsignal tritt gemäß der Darstellung von F i g, 3 auf, wenn der Ausgang der ODER-S'ihaltung 34 die niedrigen Signalpegel und der Ausgang der ODER-Schaltung 35 den hohen Signalpegel einnimmt.

b^ri Diese Signalpegel werden daraufhin durch die Polaritätshalteschaltung 30 in der vorausgehend erläuterten Weise festgehalten.
In Fig.4 ist ein Übergangszähler 60 dargestellt, der

die Signalzustandsänderungen in Signalen A und B zählt, die von einer Sender- und Verstärkerschaltung 70 erzeugt werden, die letztgenannte Schallung wird durch einen Schrittmotor 75 angetrieben. Die Signale A und B gelangen zu einer Motorantriebsschaltung, die durch ein Startsignal von einer Steuerschaltung 85 gesteuert wird. Die Motorantriebsschaltung 80 liefert Signale auf Leitungen 81 bis 84 zum Antrieb des Schrittmotors 75. Diese Signale werden von der Schaltung 80 so lange an d(fa Motor 75 abgegeben, als ein Startsignal von der Steuerschaltung 85 geliefert wird. Die Steuerschaltung 85 empfängt die Zählstandanzeigesignale vom Zähler 60. Nachdem eine vorbestimmte Anzahl von Signalübergängen gezählt worden ist, beendet die Steurschaltung 85 das Startsignal. Ein vom Schrittmotor 75 angetriebenes Element 90 kann beispielsweise der Wagen einer Druckeinrichtung sein, der Endlospapierformulare zu transportieren hat. Im Beispiel von Fig.4 liefert der Zähler 70 Ausgangssignale QO, Q 1, Q 2 und C?3 zur Steuerschaltung 85, die dadurch die Möglichkeit

erhält, das Sfartsignal jeweils nach einer vorbestimmten Anzahl von Signaliibergängen bis maximal 16 zu beenden.

Abweichend von den dargestellten Schaltungsbeispielen kann die Zahl der überlappten, asynchronen

Zwei-Pegel-Signale beliebig erhöht werden bis zum Wert n, solange zwei «kombinierte logische Regel-Zuständ_e existieren und das Signal G die gleiche Anzahl von Übergängen anzeigt, die in den π Eingangssignalen auftreten; Die P Ig. 5 zeigt dirt Irnpulsdiagramm einer

derartigen Schallungserweiterung.

Hierzu 3 13IaIt Zeichnunßcri

Claims

Patentansprüche:

1. Schaltung zur Zählung der Signalpegelübergänge von phasenverschoben und zeitlich überlappt auftretenden zweiwertigen Eingangssignalen in Abhängigkeit von einem asynchron auftretenden Startsignal, gekennzeichnet durch eine die Eingangssignale empfangende Mischschaltung (15), die ein einzelnes Mischsignal (C) erzeugt, das alle Signalpegelübergänge, unabhängig von der Richtung dieser Obergänge, enthält, durch eine Signalpegel-Speicherschaltung (30), die über vom asynchronen Startsignal steuerbare Eingangstore (32, 33) an den Ausgang der Mischschaltung angeschlossen ist, durch einen Binärzähler (40) und durch eine die Signalpegel-Speicherschaltung und den Binärzähler koppelnde logische Schaltung (37, 38, 39), die das Mischsignal, den beiden Speicherzuständen der Signalpegel-Speicherschaltung zugeordnete Ausgangssignale derselben sowie das asynchrone Startsignal zugeführt erhält und für jeden Signaipegelübergang im Mischsignal ein Zählsignal zum Binärzähler überträgt.

2. Zählschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Mischschaltung (15) die EXCLUSiV-ODER-Bedingung erli'llt.

3. Zählschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Mischschaltung (15) eine erste NOR-Schaltung (16) enthält, der die Eingangssignale (A. B) zugeführt werden und deren Ausgang mit dem Eingang on zwei weiteren NOR-Schaltungen (17, 18) verbunden sind, die r-ißerdem jeweils eines der beiden Eingangssignal (A, B) zugeführt erhalten und die ausgangsseitig -ti eine vierte NOR-Schaltung angeschlossen ύηά. weiche das Mischsignal (C)liefert.

4. Zählschaltung nach einem der Ansprüche 1 bis. 3, dadurch gekennzeichnet, daß die Signalpegel-Speicherschaltung (30) eine bistabile Schaltung ist, die über zwei vom Startsignal getastete Eingangslore (32,33) das echte und das negierte Ausgangssignal der Mischschaltung (15) zugeführt erhält.

5. Zählschaltung nach einem der Ansprüche 1 bis. 4, dadurch gekennzeichnet, daß die logische Schaltung (37, 38, 39) als Referenz-Torschaltungen ausgebildet ist, die nach Vorliegen des Startsignals unler Steuerung der Signalpegel-Speicherschaltung (jIO) alle nachfolgend im Mischsignal auftretenden Pegelübergänge in Impulsform zur Zählschaltung überträgt.

6. Zählschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die logische Schaltung (37, 38, 39) an die zweite Stufe des Binärzählers angeschlossen ist, dessen erste Stufe durch die als UND/ODER-Netzwerk ausgebildete logische Schaltung und die Signalpegel-Speicherschaltung (30) gebildet wird.

7. Zählschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Signalpegel-Speicherschaltung (30) zwei den beiden Speicherzu= Ständen zugeordnete Ausgänge aufweist, Von denen der eine zusammen mit dem echten Ausgangssignal der Mischschaltung (15) an eine erste UND-SchiiN tung (37) und der andere zusammen mit dem komplementierten Ausgangssignal der Mischschal' tung an eine zweite UND-Schaltung (38) geführt ist, daß beide UND-Schaltungen (37, 38) durch das Startsignal getastet werden und über eine ODER-Schaltung (39) an eine Stufe (42) des Binärzählers (40) angeschlossen sind.