DE112012005921T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112012005921T5
DE112012005921T5 DE112012005921.2T DE112012005921T DE112012005921T5 DE 112012005921 T5 DE112012005921 T5 DE 112012005921T5 DE 112012005921 T DE112012005921 T DE 112012005921T DE 112012005921 T5 DE112012005921 T5 DE 112012005921T5
Authority
DE
Germany
Prior art keywords
region
solder
semiconductor device
density
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012005921.2T
Other languages
English (en)
Other versions
DE112012005921B4 (de
Inventor
c/o Mitsubishi Electric Corporat Toi Shigeo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012005921T5 publication Critical patent/DE112012005921T5/de
Application granted granted Critical
Publication of DE112012005921B4 publication Critical patent/DE112012005921B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/33104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/33106—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3313—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3313—Square or rectangular array
    • H01L2224/33134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung enthält ein Halbleiterelement, das mit mehreren Gates, die in Draufsicht linear ausgebildet sind, einem Emittermuster, das von den mehreren Gates isoliert ist, und einer auf dem Emittermuster ausgebildeten Emitterelektrode versehen ist, wobei das Halbleiterelement in einer solchen Weise ausgebildet ist, dass ein Hauptstrom über das Emittermuster in die Emitterelektrode fließt, eine erste Lötstelle, die auf einem Teil der Emitterelektrode ausgebildet ist, eine zweite Lötstelle, die auf einem Teil der Emitterelektrode getrennt von der ersten Lötstelle ausgebildet ist, und einen mit der Emitterelektrode mittels der ersten Lötstelle und der zweiten Lötstelle verbundenen Anschluss, wobei das Halbleiterelement einen ersten Lotbereich, in welchem die erste Lötstelle ausgebildet ist, einen zweiten Lotbereich, in welchem die zweite Lötstelle ausgebildet ist, und einen Zwischenbereich, welcher ein Bereich zwischen dem ersten Lotbereich und dem zweiten Lotbereich ist, enthält, eine Dichte der Gates im ersten Lotbereich, eine Dichte der Gates im zweiten Lotbereich und eine Dichte der Gates im Zwischenbereich gleich zueinander sind, und das Halbleiterelement so ausgebildet ist, dass eine Stromdichte des Hauptstroms im Zwischenbereich niedriger als Stromdichten der Hauptströme in dem ersten Lotbereich und dem zweiten Lotbereich ist.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine zum Hochstromschalten oder dergleichen benutzte Halbleitervorrichtung.
  • Technischer Hintergrund
  • Patentliteratur 1 offenbart eine Halbleitervorrichtung mit einer auf einem Halbleiterelement gebildeten Kontaktelektrode. Das Halbleiterelement enthält teilweise einen unbearbeiteten Teil, in dem kein Element ausgebildet ist. Da der unbearbeitete Teil ein nicht-stromführender Bereich ist, erzeugt er keine Wärme. Die in Patentliteratur 1 offenbarte Halbleitervorrichtung begrenzt eine maximale Temperatur der Halbleitervorrichtung durch Vorsehen des unbearbeiteten Teils, der keine Wärme erzeugt, in einem Teil des Halbleiterelements.
  • Stand der Technik
  • Patentliteratur
    • Patentliteratur 1: JP 2008-277523 A
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Eine Technik zum Löten eines Anschlusses an eine Oberflächenelektrode eines Halbleiterelements wird ”direkte Anschlusskontaktierung” genannt. Wenn die Oberflächenelektrode und der Anschluss unter Verwendung einer großflächigen Lötstelle verbunden werden, erhöht sich die Spannung während thermischer Kontraktion, und deshalb können die Oberflächenelektrode und der Anschluss unter Verwendung mehrerer Lötstellen verbunden werden. In diesem Fall gibt es während des Betriebs der Halbleitervorrichtung ein Problem, dass eine Temperatur in einem Halbleiterelementbereich zwischen einer Lötstelle und einer anderen Lötstelle ansteigt. Um den Temperaturanstieg im Halbleiterelement zu verhindern, ist es notwendig, den Betrieb der Halbleitervorrichtung zu beschränken.
  • Die vorliegende Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, welche eine Oberflächenelektrode und einen Anschluss unter Verwendung mehrerer Lötstellen verbindet und einen Temperaturanstieg eines Halbleiterelements verhindern kann.
  • Maßnahmen zur Lösung der Probleme
  • Eine Halbleitervorrichtung gemäß der vorliegenden Anmeldung enthält ein Halbleiterelement, das mit mehreren Gates, die in Draufsicht linear ausgebildet sind, einem von den mehreren Gates isolierten Emittermuster und einer auf dem Emittermuster ausgebildeten Emitterelektrode versehen ist, wobei das Halbleiterelement in einer solchen Weise ausgebildet ist, dass ein Hauptstrom über das Emittermuster in die Emitterelektrode fließt; eine erste Lötstelle, die auf einem Teil der Emitterelektrode ausgebildet ist; eine zweite Lötstelle, die auf einem Teil der Emitterelektrode entfernt von der ersten Lötstelle ausgebildet ist; und einen Anschluss, der mit der Emitterelektrode mittels der ersten Lötstelle und der zweiten Lötstelle verbunden ist, wobei das Halbleiterelement einen ersten Lotbereich, in dem die erste Lötstelle gebildet ist, einen zweiten Lotbereich, in dem die zweite Lötstelle gebildet ist, und einen Zwischenbereich, welcher ein Bereich zwischen dem ersten Lotbereich und dem zweiten Lotbereich ist, enthält, eine Dichte der Gates im ersten Lotbereich, eine Dichte der Gates im zweiten Lotbereich und eine Dichte der Gates im Zwischenbereich gleich zueinander sind, und das Halbleiterelement so ausgebildet ist, dass eine Stromdichte des Hauptstroms im Zwischenbereich niedriger als Stromdichten der Hauptströme im ersten Lotbereich und im zweiten Lotbereich ist.
  • Weitere Merkmale der vorliegenden Erfindung werden nachfolgend genauer beschrieben.
  • Vorteilhafte Wirkungen der Erfindung
  • Die vorliegende Erfindung reduziert den Hauptstrom im Zwischenbereich, welcher der Bereich des Halbleiterelements zwischen den Bereichen ist, in denen die Lötstellen ausgebildet sind, und kann dadurch einen Temperaturanstieg des Halbleiterelements verhindern.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Perspektivansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung.
  • 2 ist eine Querschnittsansicht eines Teils der Halbleitervorrichtung von 1 mit der ersten Lötstelle und der zweiten Lötstelle.
  • 3 ist eine Querschnittsansicht von Einzelheiten des Halbleiterelements von 2.
  • 4 zeigt Draufsichten des Gates, des Emittermusters und der Basisschicht in dem ersten Lotbereich, dem zweiten Lotbereich und dem Zwischenbereich.
  • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung.
  • 6 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung.
  • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung.
  • 8 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung.
  • 9 ist eine Querschnittsansicht eines Halbleiterelements gemäß Ausführungsbeispiel 6 der vorliegenden Erfindung.
  • Beschreibung der Ausführungsbeispiele
  • Nachfolgend wird eine Halbleitervorrichtung gemäß Ausführungsbeispielen der vorliegenden Erfindung Bezug nehmend auf die beiliegenden Zeichnungen beschrieben. Gleichen oder entsprechenden Komponenten sind die gleichen Bezugsziffern zugeordnet, und auf eine wiederholte Beschreibung kann verzichtet werden.
  • Ausführungsbeispiel 1
  • 1 ist eine Perspektivansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung. Eine Halbleitervorrichtung 10 hat eine Basisplatte 14, die auf einem Substrat 12 gebildet ist. Ein Halbleiterelement 16 ist an der Basisplatte 14 befestigt. Das Halbleiterelement 16 ist zum Beispiel ein vertikaler IGBT aus Si. Es sind vier Lötstellen gebildet, die getrennt auf einer Oberfläche des Halbleiterelements 16 vorgesehen sind. Eine erste Lötstelle 18 und eine zweite Lötstelle 20 sind in den vier Lötstellen enthalten. Ein Anschluss 22 und das Halbleiterelement 16 sind miteinander mittels dieser vier Lötstellen verbunden.
  • 2 ist eine Querschnittsansicht eines Teils der Halbleitervorrichtung 10 in 1 mit der ersten Lötstelle 18 und der zweiten Lötstelle 20. Das Halbleiterelement 16 enthält einen ersten Lotbereich 50, in dem die erste Lötstelle 16 ausgebildet ist, einen zweiten Lotbereich 52, in dem die zweite Lötstelle 20 ausgebildet ist, und einen Zwischenbereich 54, welcher ein Bereich zwischen dem ersten Lotbereich 50 und dem zweiten Lotbereich 52 ist.
  • 3 ist eine Querschnittsansicht von Einzelheiten des Halbleiterelements in 2. Das Halbleiterelement 16 enthält eine n–-Schicht 60. Eine Ladungsspeicherschicht 62 ist auf der n–-Schicht 60 ausgebildet. Eine Basisschicht 64 ist auf der Ladungsspeicherschicht 62 ausgebildet.
  • Ein Gate 66 ist so ausgebildet, dass es die Basisschicht 64 und die Ladungsspeicherschicht 62 durchdringt und die n–-Schicht 60 erreicht. Das Gate 66 ist über einen Gate-Isolationsfilm mit der Basisschicht 64 in Kontakt. Das Anlegen einer Spannung an das Gate 66 lässt einen Leitungstyp der Basisschicht 64 umkehren. Emittermuster 70a und 70b sind so ausgebildet, dass sie das Gate 66 zwischen sich aufnehmen. Das Gate 66 und die Emittermuster 70a und 70b sind voneinander isoliert. Ein Isolierfilm 72 ist auf dem Gate 66 ausgebildet. Eine Emitterelektrode 74 ist auf den Emittermustern 70a und 70b ausgebildet.
  • Eine Pufferschicht 80 ist unter der n–-Schicht 60 ausgebildet. Eine Kollektorschicht 82 ist unter der Pufferschicht 80 ausgebildet. Die Pufferschicht 80 ist ausgebildet, um die Menge der von der Kollektorschicht 82 in die n–-Schicht 60 injizierten positiven Löcher einzustellen. Eine Kollektorelektrode 84 ist unter der Kollektorschicht 82 ausgebildet. Wie oben beschrieben, ist das Halbleiterelement 16 aus dem vertikalen IGBT gebildet, wobei die Emitterelektrode 74 an der Oberseite davon ausgebildet ist und die Kollektorelektrode 84 an der Unterseite davon ausgebildet ist.
  • Die erste Lötstelle 18 ist auf einem Teil der Emitterelektrode 74 ausgebildet. Die zweite Lötstelle 20 ist auf einem Teil der Emitterelektrode 74 getrennt von der ersten Lötstelle 18 ausgebildet. Der Anschluss 22 ist mit der Emitterelektrode 74 mittels der ersten Lötstelle 18 und der zweiten Lötstelle 20 verbunden. Ein Hauptstrom des Halbleiterelements 16 strömt über die Emittermuster 70a und 70b in die Emitterelektrode 74.
  • 4 zeigt Draufsichten des Gates, des Emittermusters und der Basisschicht in dem ersten Lotbereich, dem zweiten Lotbereich und dem Zwischenbereich. Mehrere Gates 66 sind in jedem Bereich ausgebildet und in Draufsicht linear ausgebildet. Die Gates 66 sind in allen Bereichen des ersten Lotbereichs 50, des zweiten Lotbereichs 52 und des Zwischenbereichs 54 parallel im gleichen Abstand angeordnet. Somit sind die Dichte der Gates 66 im ersten Lotbereich 50, die Dichte der Gates 66 im zweiten Lotbereich 52 und die Dichte der Gates 66 im Zwischenbereich 54 gleich zueinander.
  • Das Emittermuster 70a im Zwischenbereich 54 ist so ausgebildet, dass es eine kleinere Fläche als die Emittermuster 70b in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52 hat. Somit ist die Kontaktfläche je Einheitsflächen zwischen dem Emittermuster und der Emitterelektrode in Draufsicht im Zwischenbereich 54 kleiner als in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52.
  • Gemäß der Halbleitervorrichtung nach Ausführungsbeispiel 1 der vorliegenden Erfindung ist das Emittermuster 70a im Zwischenbereich 54 kleiner ausgebildet, was es für einen Strom schwieriger macht, durch den Zwischenbereich 54 als durch den ersten Lotbereich 50 und den zweiten Lotbereich 52 zu fließen, und es ist dadurch möglich, einen Temperaturanstieg zwischen den Lötstellen (im Zwischenbereich) zu verhindern. Man beachte, dass es auch möglich ist, einen Temperaturanstieg im Zwischenbereich durch Ausbilden keines Gates im Zwischenbereich oder Verhindern der Funktionsfähigkeit der Gates im Zwischenbereich zu verhindern. In diesem Fall kann der Zwischenbereich ein ungültiger Bereich werden, der nicht zum Betrieb des Halbleiterelements beiträgt. Gemäß der Halbleitervorrichtung 10 nach Ausführungsbeispiel 1 der vorliegenden Erfindung ist es jedoch möglich, einen Strom in den Zwischenbereich 54 fließen zu lassen, den Zwischenbereich 54 zum Betrieb des Halbleiterelements 16 beitragen zu lassen, den Strom zu reduzieren, der durch den Zwischenbereich 54 fließt, und einen Temperaturanstieg im Zwischenbereich 54 zu verhindern.
  • In der Halbleitervorrichtung 10 gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung ist das Emittermuster 70a im Zwischenbereich 54 kleiner als das Emittermuster 70b in dem ersten Lotbereich 50 und das Emittermuster 70b im zweiten Lotbereich 52 ausgebildet, aber die vorliegende Erfindung ist nicht hierauf beschränkt. Das heißt, die Wirkung der vorliegenden Erfindung kann erzielt werden, wenn das Halbleiterelement 16 so ausgebildet ist, dass die Stromdichte des Hauptstroms im Zwischenbereich 54 niedriger als die Stromdichten der Hauptströme in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52 ist, und deshalb können verschiedene Modifikationen im Schutzbereich gemacht werden, ohne dieses Merkmal zu verlieren.
  • Obwohl das Halbleiterelement 16 gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung aus Si gebildet ist, kann das Halbleiterelement 16 auch aus einem Halbleiter mit weitem Bandabstand mit einem größeren Bandabstand als Si gebildet werden. Der Halbleiter mit weitem Bandabstand ist zum Beispiel Siliziumcarbid, ein Material auf Galliumnitridbasis oder Diamant. Ferner ist das Halbleiterelement 16 nicht auf den vertikalen IGBT beschränkt, sondern kann zum Beispiel aus einem MOSFET gebildet sein. Außerdem kann der Leitungstyp jedes Teils des Halbleiterelements gegebenenfalls umgekehrt werden.
  • Ausführungsbeispiel 2
  • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung. Die Beschreibung konzentriert sich auf die Unterschiede zur Halbleitervorrichtung gemäß Ausführungsbeispiel 1.
  • Eine Störstellendichte eines Emittermusters 70c im Zwischenbereich 54 ist niedriger als die Störstellendichte des Emittermusters 70b im ersten Lotbereich 50 und die Störstellendichte des Emittermusters 70b im zweiten Lotbereich 52. Hierbei betrifft die Störstellendichte eine Donatordichte. Man beachte, dass die Donatordichte auch eine effektive Donatordichte sein kann.
  • Die Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung erlaubt es, dass die Stromdichte des Hauptstroms im Zwischenbereich 54 niedriger als die Stromdichten der Hauptströme in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52 ist. Es ist dadurch möglich, einen Temperaturanstieg zwischen den Lötstellen (im Zwischenbereich) zu verhindern.
  • Ausführungsbeispiel 3
  • 6 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung. Die Beschreibung konzentriert sich auf die Unterschiede zur Halbleitervorrichtung gemäß Ausführungsbeispiel 1.
  • Eine Störstellendichte einer Basisschicht 64a im Zwischenbereich 54 ist höher als die Störstellendichte der Basisschicht 64 im ersten Lotbereich 50 und die Störstellendichte der Basisschicht 64 im zweiten Lotbereich 52. Hierbei bezieht sich die Störstellendichte auf eine Akzeptordichte. Die Akzeptordichte kann auch eine effektive Akzeptordichte sein.
  • Die Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung kann eine Gate-Schwellenspannung im Zwischenbereich 54 erhöhen und die Stromdichte des Hauptstroms im Zwischenbereich 54 niedriger als die Stromdichten der Hauptströme in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52 machen. Es ist dadurch möglich, einen Temperaturanstieg zwischen den Lötstellen (im Zwischenbereich) zu verhindern.
  • Ausführungsbeispiel 4
  • 7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung. Die Beschreibung konzentriert sich auf die Unterschiede zur Halbleitervorrichtung gemäß Ausführungsbeispiel 1.
  • Ein Ladungsteilchen-Bestrahlungsbereich 100 ist im Zwischenbereich 54 durch Bestrahlen mit geladenen Teilchen wie beispielsweise Elektronenstrahlen gebildet. Wegen der Ausbildung des Ladungsteilchen-Bestrahlungsbereichs 100 enthält der Pfad des Hauptstroms im Zwischenbereich 54 mehr Gitterfehler als die Pfade der Hauptströme in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52.
  • Ein Gitterfehler hat eine Funktion des Wiedervereinens von Elektronen und positiven Lochträgern in einem Halbleitermaterial, und es ist dadurch möglich, eine Träger-Lebensdauer durch Optimieren einer Gitterfehlerdichte zu steuern. Die Halbleitervorrichtung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung leitet Gitterfehler in den Zwischenbereich 54 ein, steuert die Träger-Lebensdauer im Zwischenbereich 54 und kann dadurch eine EIN-Spannung des Zwischenbereichs 54 erhöhen. Es ist dadurch möglich, die Stromdichte des Hauptstroms im Zwischenbereich 54 niedriger als die Stromdichten der Hauptströme in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52 zu machen und einen Temperaturanstieg zwischen den Lötstellen (im Zwischenbereich) zu verhindern.
  • Ausführungsbeispiel 5
  • 8 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung. Die Beschreibung konzentriert sich auf die Unterschiede zur Halbleitervorrichtung gemäß Ausführungsbeispiel 1.
  • Ein spezifischer Widerstand einer n–-Schicht 110 im Zwischenbereich 54 ist größer als spezifische Widerstände der n–-chichten 60 in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52.
  • Deshalb ist der spezifische Widerstand des Hauptstrompfades im Zwischenbereich 54 größer als der spezifische Widerstand des Hauptstrompfades im ersten Lotbereich 50 und der spezifische Widerstand des Hauptstrompfades im zweiten Lotbereich 52.
  • Die Halbleitervorrichtung gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung kann die EIN-Spannung des Zwischenbereichs 54 erhöhen. Somit ist es möglich, die Stromdichte des Hauptstroms im Zwischenbereich 54 niedriger als die Stromdichten der Hauptströme in dem ersten Lotbereich 50 und dem zweiten Lotbereich 52 zu machen und einen Temperaturanstieg zwischen den Lötstellen (im Zwischenbereich) zu verhindern.
  • Ausführungsbeispiel 6
  • 9 ist eine Querschnittsansicht eines Halbleiterelements gemäß Ausführungsbeispiel 6 der vorliegenden Erfindung. Die Beschreibung konzentriert sich auf die Unterschiede zur Halbleitervorrichtung gemäß Ausführungsbeispiel 1.
  • Eine Breite (X1) des Zwischenbereichs 54 ist auf eine Hälfte oder mehr einer Breite (X2) des ersten Lotbereichs 50 oder einer Breite (X3) des zweiten Lotbereichs 52 eingestellt. Das Einhalten eines ausreichenden Abstandes zwischen dem ersten Lotbereich 50 und dem zweiten Lotbereich 52 verhindert, dass sich die im ersten Lotbereich 50 erzeugte Wärme und die im zweiten Lotbereich 52 erzeugte Wärme gegenseitig überlagern. Es ist dadurch möglich, einen Temperaturanstieg zwischen den Lötstellen (im Zwischenbereich) zu verhindern.
  • Die Breite X1 ist nicht speziell eingeschränkt, falls sie eine Hälfte oder mehr der Breite X2 oder der Breite X3 ist. Man beachte, dass die Halbleitervorrichtungen gemäß den Ausführungsbeispielen 2 bis 6 der vorliegenden Erfindung gleichermaßen wie wenigstens Ausführungsbeispiel 1 modifiziert werden können. Außerdem können die Merkmale der Halbleitervorrichtungen gemäß den jeweiligen Ausführungsbeispielen gegebenenfalls kombiniert werden.
  • Bezugszeichenliste
    • 10
    Halbleitervorrichtung
    12
    Substrat
    14
    Basisplatte
    16
    Halbleiterelement
    22
    Anschluss
    50
    erster Lotbereich
    52
    zweiter Lotbereich
    54
    Zwischenbereich
    60
    n–-Schicht
    62
    Ladungsspeicherbereich
    64, 64a
    Basisschicht
    66
    Gate
    70a, 70b, 70c
    Emittermuster
    72
    Isolierfilm
    74
    Emitterelektrode
    80
    Pufferschicht
    82
    Kollektorschicht
    84
    Kollektorelektrode
    100
    Ladungsteilchen-Bestrahlungsbereich
    110
    n–-Schicht

Claims (10)

  1. Halbleitervorrichtung, aufweisend: ein Halbleiterelement, das mit mehreren Gates, die in Draufsicht linear ausgebildet sind, einem Emittermuster, das von den mehreren Gates isoliert ist, und einer auf dem Emittermuster ausgebildeten Emitterelektrode versehen ist, wobei das Halbleiterelement in einer solchen Weise ausgebildet ist, dass ein Hauptstrom über das Emittermuster in die Emitterelektrode fließt; eine erste Lötstelle, die auf einem Teil der Emitterelektrode ausgebildet ist; eine zweite Lötstelle, die auf einem Teil der Emitterelektrode getrennt von der ersten Lötstelle ausgebildet ist; und einen Anschluss, der mit der Emitterelektrode mittels der ersten Lötstelle und der zweiten Lötstelle verbunden ist, wobei das Halbleiterelement einen ersten Lotbereich, in dem die erste Lötstelle ausgebildet ist, einen zweiten Lotbereich, in dem die zweite Lötstelle ausgebildet ist, und einen Zwischenbereich, welcher ein Bereich zwischen dem ersten Lotbereich und dem zweiten Lotbereich ist, aufweist, eine Dichte der Gates im ersten Lotbereich, eine Dichte der Gates im zweiten Lotbereich und eine Dichte der Gates im Zwischenbereich gleich zueinander sind, und das Halbleiterelement so ausgebildet ist, dass eine Stromdichte des Hauptstroms im Zwischenbereich niedriger als Stromdichten der Hauptströme in dem ersten Lotbereich und dem zweiten Lotbereich ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei welcher eine Kontaktfläche je Einheitsfläche zwischen dem Emittermuster und der Emitterelektrode in Draufsicht im Zwischenbereich kleiner als in dem ersten Lotbereich und dem zweiten Lotbereich ist.
  3. Halbleitervorrichtung nach Anspruch 1, bei welcher eine Störstellendichte des Emittermusters im Zwischenbereich niedriger als eine Störstellendichte des Emittermusters im ersten Lotbereich und eine Störstellendichte des Emittermusters im zweiten Lotbereich ist.
  4. Halbleitervorrichtung nach Anspruch 1, ferner mit einer Basisschicht, die in Kontakt mit dem Gate ausgebildet ist und deren Leitungstyp umgekehrt wird, wenn eine Spannung an das Gate angelegt wird, wobei eine Störstellendichte der Basisschicht im Zwischenbereich größer als eine Störstellendichte der Basisschicht im ersten Lotbereich und eine Störstellendichte der Basisschicht im zweiten Lotbereich ist.
  5. Halbleitervorrichtung nach Anspruch 1, bei welcher ein Pfad des Hauptstroms im Zwischenbereich mehr Gitterfehler als Pfade der Hauptströme in dem ersten Lotbereich und dem zweiten Lotbereich enthält.
  6. Halbleitervorrichtung nach Anspruch 1, bei welcher ein spezifischer Widerstand eines Pfades des Hauptstroms im Zwischenbereich größer als ein spezifischer Widerstand eines Pfades des Hauptstroms im ersten Lotbereich und ein spezifischer Widerstand eines Pfades des Hauptstroms im zweiten Lotbereich ist.
  7. Halbleitervorrichtung nach Anspruch 1, bei welcher eine Breite des Zwischenbereichs eine Hälfte oder mehr einer Breite des ersten Lotbereichs oder des zweiten Lotbereichs ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei welcher das Halbleiterelement ein vertikaler IGBT ist, dessen Emitterelektrode auf einer Oberseite davon ausgebildet ist und dessen Kollektorelektrode auf einer Unterseite davon ausgebildet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei welcher das Halbleiterelement aus einem Halbleiter mit weitem Bandabstand gebildet ist.
  10. Halbleitervorrichtung nach Anspruch 9, bei welcher der Halbleiter mit weitem Bandabstand ein Siliziumcarbid oder ein Material auf Galliumnitridbasis oder Diamant ist.
DE112012005921.2T 2012-02-22 2012-02-22 Halbleitervorrichtung Active DE112012005921B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/054294 WO2013124989A1 (ja) 2012-02-22 2012-02-22 半導体装置

Publications (2)

Publication Number Publication Date
DE112012005921T5 true DE112012005921T5 (de) 2014-11-06
DE112012005921B4 DE112012005921B4 (de) 2021-04-29

Family

ID=49005211

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012005921.2T Active DE112012005921B4 (de) 2012-02-22 2012-02-22 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9306046B2 (de)
JP (1) JP5871050B2 (de)
CN (1) CN104137244B (de)
DE (1) DE112012005921B4 (de)
WO (1) WO2013124989A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015086814A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum herstellen einer baugruppe und baugruppe

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228694B1 (en) * 1999-06-28 2001-05-08 Intel Corporation Method of increasing the mobility of MOS transistors by use of localized stress regions
US6710405B2 (en) * 2001-01-17 2004-03-23 Ixys Corporation Non-uniform power semiconductor device
JP2004363327A (ja) 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP4649948B2 (ja) * 2004-10-22 2011-03-16 トヨタ自動車株式会社 半導体装置
JP4572795B2 (ja) * 2005-02-10 2010-11-04 サンケン電気株式会社 絶縁ゲート型バイポーラトランジスタ
JP4498170B2 (ja) * 2005-03-02 2010-07-07 三菱電機株式会社 半導体装置及びその製造方法
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
JP2008171891A (ja) * 2007-01-09 2008-07-24 Toyota Motor Corp 半導体装置とその製造方法
JP5036327B2 (ja) * 2007-01-23 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2008277523A (ja) 2007-04-27 2008-11-13 Toyota Motor Corp 接触電極付き半導体装置
WO2009060670A1 (ja) * 2007-11-09 2009-05-14 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP5561922B2 (ja) * 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置
JP2011082220A (ja) 2009-10-02 2011-04-21 Toyota Motor Corp 半導体装置
JP5589342B2 (ja) 2009-10-19 2014-09-17 トヨタ自動車株式会社 半導体装置
JP5672784B2 (ja) * 2010-06-14 2015-02-18 日産自動車株式会社 半導体装置
JP5542567B2 (ja) * 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015086814A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum herstellen einer baugruppe und baugruppe

Also Published As

Publication number Publication date
US9306046B2 (en) 2016-04-05
US20150303287A1 (en) 2015-10-22
JPWO2013124989A1 (ja) 2015-05-21
CN104137244A (zh) 2014-11-05
CN104137244B (zh) 2017-03-08
JP5871050B2 (ja) 2016-03-01
WO2013124989A1 (ja) 2013-08-29
DE112012005921B4 (de) 2021-04-29

Similar Documents

Publication Publication Date Title
DE112012004043B4 (de) Halbleitereinrichtung
DE112009004065B4 (de) Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs
DE112012004579T5 (de) Halbleitervorrichtung
DE102011089452B4 (de) Halbleitervorrichtung
DE112011105319T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE3018468C2 (de)
DE3103444A1 (de) Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
DE102008008152A1 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren derselben
DE102009008504A1 (de) Ein Halbleiterbauelement und Verfahren
DE2727405A1 (de) Feldgesteuerter thyristor mit eingebettetem gitter
DE112011104631T5 (de) Halbleitervorrichtung
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE2945366C2 (de)
DE102016224697A1 (de) Schottky-Diode und Verfahren zur Herstellung derselben
DE1931149A1 (de) Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2044884B2 (de) Magnetisch steuerbares halbleiterbauelement
DE2320563A1 (de) Vierschichttriode
DE102018200916A1 (de) Halbleiterschaltelement und Verfahren zum Herstellen desselben
DE112016006503B4 (de) Halbleiterschaltelement
DE112012005921B4 (de) Halbleitervorrichtung
DE102017212818B4 (de) Halbleiteranordnung
DE6608098U (de) Steuerbares halbleiterelement.
DE10038190A1 (de) Halbleiteraufbau mit lokal ausgedünntem Substrat
DE3131608A1 (de) Steuerbares halbleiterbauelement
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0023480000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0023480000

Effective date: 20150414

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final