DE112011104672T5 - Verfahren zum Verhindern einer Programmierungsstörung eines Flash-Speichers - Google Patents

Verfahren zum Verhindern einer Programmierungsstörung eines Flash-Speichers Download PDF

Info

Publication number
DE112011104672T5
DE112011104672T5 DE112011104672T DE112011104672T DE112011104672T5 DE 112011104672 T5 DE112011104672 T5 DE 112011104672T5 DE 112011104672 T DE112011104672 T DE 112011104672T DE 112011104672 T DE112011104672 T DE 112011104672T DE 112011104672 T5 DE112011104672 T5 DE 112011104672T5
Authority
DE
Germany
Prior art keywords
drain
programming
flash memory
junction
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112011104672T
Other languages
English (en)
Inventor
Ru Huang
Yimao Cai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Publication of DE112011104672T5 publication Critical patent/DE112011104672T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

Die vorliegende Erfindung offenbart ein Verfahren zum Verhindern einer Programmierungsstörung eines Flash-Speichers, welches das technische Gebiet nichtflüchtiger Speicher in Fertigungstechnologien für integrierte Schaltungen mit extrem hohen Integrationsgrad (ULSI – Ultra-Large-Scale-Integration) betrifft. In der vorliegenden Erfindung wird der Dotierungsgradient eines pn-Übergangs zwischen dem Substrat und dem Drain durch Hinzufügen eines Schritts zur Durchführung einer Ionenimplantation unter einem Winkel für Donordotierstoffe in ein Standardverfahren für einen Flash-Speicher so verringert, dass das elektrischen Feld des pn-Übergangs zwischen dem Substrat und dem Drain abgeschwächt ist und folglich eine Programmierungsstörung verhindert wird. Indes wird der Dotierungsgradient des pn-Übergangs zwischen dem Kanal und dem Drain beibehalten, damit das elektrische Feld des pn-Übergangs zwischen dem Kanal und dem Drain, das für die Programmierung notwendig ist, beibehalten wird und somit die Leistungsfähigkeit und Geschwindigkeit zur Programmierung gewährleistet werden kann. Eine Programmierungsstörung kann gemäß der vorliegenden Erfindung wirksam verhindert werden, ohne die Anzahl der für die Fotolithographie verwendeten Masken zu erhöhen, und somit kann die vorliegende Erfindung die Zuverlässigkeit eines Flash-Speichers signifikant verbessern.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft das technische Gebiet eines nichtflüchtigen Speichers in Fertigungstechnologien für integrierte Schaltungen mit extrem hohen Integrationsgrad (ULSI – Ultra-Large-Scale-Integration) und insbesondere ein Verfahren zum Verhindern einer Programmierungsstörung eines Flash-Speichers.
  • HINTERGRUND DER ERINDUNG
  • Nichtflüchtige Speicher, insbesondere Flash-Speicher sind in verschiedenen Produkten, wie zum Beispiel Mobiltelefonen, Laptops, Palmtops, Speichergeräten, wie beispielsweise Solid-State-Festplatten und Kommunikationsgeräten aufgrund ihrer Fähigkeit zur Speicherung von Daten im stromlosen Zustand und Dank vielfacher Zyklen des Löschens und Schreibens von Daten weit verbreitet. Von diesen wird häufig der NOR-Flash-Speicher in Chips zum Speichern von Codes in mobilen Endgeräten, wie Mobiltelefonen aufgrund des wahlfreien Zugriffs mit hoher Geschwindigkeit verwendet. Ein herkömmlicher NOR-Flash-Speicher ist jedoch typischerweise eine n-Kanal-Speicherzelle, bei der die Programmierung über den Mechanismus der Injektion heißer Kanalelektronen, der eine hohe Bitleitungsspannung (typischerweise 4–5 V) benötigt, durchgeführt wird. Indes ist es notwendig, ein relativ starkes elektrisches Feld zwischen Kanal und Drain auszubilden, so dass die Elektronen in dem Kanal zur Injektion in die Datenspeicherungsschicht genügend Energie erhalten. Für ein herkömmliches Verfahren mit hoch n-dotiertem Drain und hoch p-dotiertem Substrat wird ein abrupter pn-Übergang gebildet. Daher wird ein relativ starkes elektrisches Feld erhalten (siehe 1). Da die Gate-Länge des Flash-Speichers mit jeder neuen Technologiegeneration kleiner wird, wurde die Konzentration an Dotierung des p-Typs dramatisch erhöht, was zu einem fortlaufenden Anstieg des elektrischen Feldes an dem pn-Übergang zwischen Kanal/Substrat und Drain führte. Da außerdem die Bitleitungsspannung zum Programmieren nur schwer abgesenkt werden kann, wird das Problem einer Programmierungsstörung zunehmend ernster. Eine schematische Darstellung der Programmierungsstörung ist in 2 gezeigt. Während des Programmierens wird ein hohes elektrisches Potential an eine Wortleitung einer ausgewählten Speicherzelle angelegt und ein weiteres hohes elektrisches Potential wird an die Bitleitung angelegt. Da dieselbe Wortleitung oder Bitleitung an mehrere Speicherzellen gekoppelt werden muss, tritt die mit dem elektrischen Feld des pn-Übergangs zusammenhängende Programmierungsstörung in denjenigen Speicherzellen auf, die im Allgemeinen mit derselben Bitleitung (mit einem angelegten hohen elektrischen Potential) verbunden sind, während sie mit verschiedenen Wortleitungen verbunden sind.
  • Da die Programmierungsstörung sich auf die Zuverlässigkeit eines Flash-Speichers auswirkt, ist es für die Herstellung und Entwicklung der Flash-Speicher wichtig geworden zu wissen, wie eine Programmierungsstörung in Bezug auf Strukturen, Fertigungsprozesse und Schaltkreise verhindert werden kann. Zum Beispiel kann die Dotierungskonzentration des Drains durch Verwendung eines Verfahrens zur Erzeugung eines leicht dotierten Drain-Bereichs (LDD-Verfahren) wirksam verringert werden, so dass der Ionenkonzentrationsgradient des pn-Übergangs zwischen dem Kanal und dem Drain verringert wird, und somit kann zur Verhinderung der Programmstörung die Stärke des elektrischen Felds verringert werden. Das Verfahren kann jedoch zu einer starken Verringerung der Stärke des elektrischen Feldes am pn-Übergang zwischen dem Kanal und dem Drain der ausgewählten Speicherzelle führen, so dass die Geschwindigkeit und Leistungsfähigkeit des Programmierens vermindert wird.
  • Kurzum, derzeit ist in der Flash-Speicher-Technologie besonders ein Verfahren zur Erzeugung einer Flash-Speichervorrichtung gefordert, das eine Programmierungsstörung mit Hilfe eines einfachen Prozesses wirksam verhindern kann.
  • ZUSAMMENFASSUNF DER ERFINDUNG
  • In der vorliegenden Erfindung wird ein Verfahren für einen Flash-Speicher bereitgestellt, das in der Lage ist, eine Programmierungsstörung in einem Flash-Speicher zu verhindern und mit einem herkömmlichen Verfahren kompatibel ist, ohne die Anzahl an Masken für die Fotolithographie zu erhöhen, und das somit wenig Einfluss auf die Fertigungskosten hat. In dem erfindungsgemäßen Verfahren wird ein Schritt zur Durchführung einer Ionenimplantation von Donordotierstoffen unter einem Winkel hinzugefügt, wobei die Struktur des Flash-Speichers sowie dessen andere Fertigungsprozesse dieselben wie beim herkömmlichen Fertigungsprozess für Flash-Speicher sind. Hierbei wird der Dotierungsgradient des pn-Übergangs zwischen dem Substrat und dem Drain verringert und somit die Stärke des elektrischen Felds des pn-Übergangs zwischen dem Substrat und dem Drain vermindert und folglich eine Programmierungsstörung verhindert. Indes wird der Dotierungsgradient des pn-Übergangs zwischen dem Kanal und dem Drain beibehalten, damit das elektrische Feld des pn-Übergangs zwischen dem Kanal und dem Drain, das für die Programmierung notwendig ist, beibehalten wird und somit die Leistungsfähigkeit und Geschwindigkeit zur Programmierung gewährleistet werden kann.
  • Die vorstehend erwähnte Aufgabe wird durch die folgende technische Lösung erreicht.
  • Ein Verfahren zur Verhinderung einer Programmierungsstörung eines Flash-Speichers umfasst Folgendes: das Hinzufügen eines Schritts einer Ionenimplantation in ein Standardverfahren für einen n-Kanal-Flash-Speicher, das heißt, nach der Durchführung einer Implantation für Source/Drain und Bilden einer Seitenwand während des Standardverfahrens wird eine Ionenimplantation von Donordotierstoffen mit mittlerer Dosis unter einem Winkel eingeleitet. Der Winkel, die Dosis und Energie für die Ionenimplantation werden innerhalb eines bestimmten Bereichs so ausgewählt, dass sich die implantierten Donordotierstoffe im Wesentlichen an dem pn-Übergang zwischen dem Substrat unter dem Kanal und dem Drain anreichern. Nach Durchführen eines Temperverfahrens zur Diffusion der Dotierstoffe können die Dotierstoffe vom p-Typ in der Nähe des pn-Übergangs zwischen dem Substrat und dem Drain durch die implantierten Dotierstoffe wirksam so kompensiert werden, dass das elektrische Feld des pn-Übergangs zwischen dem Substrat und dem Drain abgeschwächt wird und somit die Programmierungsstörung vermindert wird.
  • Die während der Ionenimplantation der Donordotierstoffe vorstehend erwähnten Dotierstoffe können Phosphor, Arsen, andere fünfwertige Elemente oder deren Verbindungen sein. Die Dosis für die Implantation liegt bevorzugt im Bereich von 1 × 1016 cm2~5 × 1017 cm2, der Winkel für die Implantation liegt im Bereich von 15°~45° und die Energie für die Implantation liegt im Bereich von 30 keV~50 keV.
  • Das erfindungsgemäße Verfahren und das Verfahren zur Erzeugung eines leicht dotierten Drain-Bereichs (LDD-Verfahren) unterscheiden sich darin, dass in dem Letzteren zur Bildung eines sich allmählich ändernden extrem flachen Übergangs zwischen der Kanalfläche und dem Drain (siehe 3) ein leicht dotierter Drain verwendet wird, um das elektrische Feld zwischen der Kanalfläche und dem Drain abzuschwächen. Somit werden in dem erfindungsgemäßen Verfahren zuerst die Donordotierstoffe zur Bildung einer Seitenwand der Speicherzelle unter einem Winkel von 0° und einer auf der Größe der Anordnung basierenden Energie implantiert, die gemäß einer zunehmend kleineren Größe der Anordnung vorzugsweise so klein wie möglich ist (typischerweise kleiner als 20 keV). In der vorliegenden Erfindung wird jedoch ein sich allmählich ändernder pn-Übergang zwischen dem Substrat unter dem Kanal und Drain gebildet, um den abrupten pn-Übergang zwischen der Kanalfläche und dem Drain beizubehalten. Die Ionenimplantation, die eine Implantation unter einem Winkel und eine bestimmte Energie benötigt, wird daher nach Bildung der Seitenwand durchgeführt.
  • Der Unterschied zwischen der Erfindung und einem Taschenimplantationsverfahren, das üblicherweise in dem Standard-CMOS-Verfahren verwendet wird, besteht darin, dass das Taschenimplantationsverfahren eine Erhöhung des Konzentrationsgradienten zwischen dem Kanal/Substrat und dem Drain beabsichtigt und daher der Typ der implantierten Dotierstoffe derselbe ist, wie der Dotierstofftyp des Substrats (siehe 4). Zum Beispiel sind die in dem n-Kanal-Flash-Speicher implantierten Dotierstoffe Akzeptordotierstoffe, wohingegen die implantierten Dotierstoffe in der Erfindung Donordotierstoffe sind.
  • Im Vergleich zum Stand der Technik weist das erfindungsgemäße Verfahren zur Verhinderung einer Programmierungsstörung eines Flash-Speichers folgende Vorteile auf: zunächst kann das Verfahren durch Hinzufügen eines weiteren Schritts in den standardgemäßen Prozessablauf durchgeführt werden, ohne die Anzahl an Masken, die für die Fotolithographie verwendet werden, zu erhöhen. Zudem wird nur das elektrische Feld des pn-Übergangs zwischen dem Substrat und Drain abgeschwächt, wobei das elektrische Feld zwischen der Kanalfläche und dem Drain nicht beeinflusst wird und folglich die Programmierungsgeschwindigkeit nicht beeinträchtigt.
  • Daher ist das vorstehend aufgeführte Verfahren zur Verhinderung einer Programmierungsstörung eines Flash-Speichers eine wirtschaftliche in hohem Maße effiziente Lösung zur Verbesserung der Zuverlässigkeit des Flash-Speichers.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorstehenden und anderen Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung werden durch eine ausführliche Beschreibung unter Bezugnahme auf die begleitenden Zeichnungen offensichtlicher. In den verschiedenen Figuren beziehen sich durchwegs gleiche Bezugsziffern auf gleiche Teile. Zur Erläuterung des Wesens der Erfindung sind die Zeichnungen nicht notwendigerweise maßstabsgetreu dargestellt.
  • 1 ist eine schematische Darstellung, die eine Struktur einer n-Kanal-Speicherzelle vom NOR-Typ zeigt, wobei das Bezugszeichen „1” das Control-Gate, das Bezugszeichen „2” die Ladungsspeicherschicht, das Bezugszeichen „3” die Source, das Bezugszeichen „4” den Drain, das Bezugszeichen „5” das Substrat und das Bezugszeichen „6” den Kanal bezeichnet.
  • 2 ist eine schematische Darstellung, die eine während der Programmierung eines Flash-Speicherarrays auftretende Programmierungsstörung zeigt, wobei
    das Bezugszeichen „01” eine ausgewählte Bitleitung bezeichnet, das Bezugszeichen „02” eine nicht ausgewählte Bitleitung bezeichnet, das Bezugszeichen „03” eine ausgewählte Wortleitung bezeichnet, das Bezugszeichen „04” eine nicht ausgewählte Wortleitung bezeichnet, das Bezugszeichen „05” eine zur Programmierung ausgewählte Speicherzelle bezeichnet und das Bezugszeichen „06” eine Speicherzelle bezeichnet, deren Programmierung im Zusammenhang mit einem elektrischen Feld eines pn-Übergangs am Drain gestört wird.
  • 3 ist eine schematische Darstellung, die ein Verfahren zur Erzeugung eines leicht dotierten Drain-Bereichs (LDD-Verfahren) zeigt, wobei
    das Bezugszeichen „001” das leichte Dotieren eines Drain-Bereichs durch einen Ionenimplantationsprozess bezeichnet, wobei die implantierten Dotierstoffe Donordotierstoffe sind, und das Bezugszeichen „002” mit einem Kanal verbundene n-Bereiche niedriger Konzentration bezeichnet, die durch leichtes Dotieren eines Drain-Bereichs durch einen Ionenimplantationsprozess gebildet werden.
  • 4 ist eine schematische Darstellung, die ein Taschendotierungsverfahren für eine Speichervorrichtung zeigt, wobei
    das Bezugszeichen „101” einen Ionenimplantationsprozess mittels Taschendotierung bezeichnet und die implantierten Dotierstoffe Dotierstoffe vom Akzeptortyp sind, und das Bezugszeichen „102” p+-Bereiche in der Nähe des Source/Drain-Bereichs bezeichnet, die durch Taschendotierung gebildet sind.
  • 5 ist eine schematische Darstellung, die einen erfindungsgemäßen Prozess zur Verhinderung der Programmierungsstörung eines Flash-Speichers zeigt, wobei
    das Bezugszeichen „201” die Seitenwände einer Speicherzelle bezeichnet, das Bezugszeichen „202” einen durch die Erfindung bereitgestellten Ionenimplantationsprozess bezeichnet, wobei die Dotierstoffe Donordotierstoffe sind, und das Bezugszeichen „203” eine Verteilung der an einem pn-Übergang zwischen einem Substrat und dem Source/Drain durch die Ionenimplantation der Erfindung gebildeten Donordotierstoffe bezeichnet.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Die vorstehenden Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung werden durch eine ausführliche Beschreibung der Ausführungsformen der Erfindung unter Bezugnahme auf die begleitenden Zeichnungen offensichtlicher.
  • Nachstehend werden Einzelheiten für ein vollständiges Verständnis der Erfindung beschrieben. Jedoch kann die Erfindung auch auf andere Arten, die sich von den hierin beschriebenen Ausführungsformen unterscheiden, ausgeführt werden, und der Fachmann kann gleichermaßen die Erfindung erweitern, ohne von ihrem Wesen abzuweichen. Daher ist die Erfindung nicht auf die nachstehend beschriebenen Ausführungsformen beschränkt.
  • Weiterhin wird die Erfindung ausführlich unter Bezugnahme auf die schematischen Darstellungen beschrieben. Bei der Beschreibung der Ausführungsformen der Erfindung sind für eine übersichtliche Darstellung die Querschnitte einer Vorrichtung zum Teil nicht maßstabsgetreu sondern übertrieben dargestellt. Ferner sind die schematischen Darstellungen nur Beispiele, die nicht den Rahmen der Erfindung beschränken sollen. Überdies sollte bei der praktischen Herstellung ein dreidimensionaler räumlicher Maßstab, einschließlich einer Länge, Breite und Tiefe vorhanden sein.
  • Wie im Hintergrund der Erfindung eingeführt worden ist, wurde in Folge von Forschungen durch den Erfinder festgestellt, dass bei einer Verringerung eines Konzentrationsgradienten eines pn-Übergangs zwischen einem Substrat und Drain eines Flash-Speichers vom NOR-Typ ein eine Programmierungsstörung hervorrufendes elektrisches Feld wirksam so abgeschwächt wird, dass die Programmierungsstörung verhindert werden kann und somit die Zuverlässigkeit des Flash-Speichers vom NOR-Typ drastisch verbessert werden kann.
  • Darauf basierend wird durch die Erfindung ein neues Verfahren zur Verhinderung der Programmierungsstörung des Flash-Speichers bereitgestellt, wobei das die Programmierungsstörung hervorrufende elektrische Feld unterdrückt werden kann und die Zuverlässigkeit des Flash-Speichers durch das Verfahren, in dem einem standardgemäßen Prozessablauf ein Ionenimplantationsprozess hinzugefügt wird, drastisch verbessert werden kann.
  • Ein erfindungsgemäßes Verfahren zur Verhinderung der Programmierungsstörung eines Flash-Speichers ist in 5 gezeigt, wobei das Bezugszeichen „201” die Seitenwände einer Speicherzelle bezeichnet, das Bezugszeichen „202” einen durch die Erfindung bereitgestellten Ionenimplantationsprozess bezeichnet, bei dem die Dotierstoffe Donordotierstoffe sind, und das Bezugszeichen „203” gemäß der Ionenimplantation der Erfindung eine Verteilung der am pn-Übergang zwischen dem Substrat und Source/Drain gebildeten Donordotierstoffe bezeichnet.
  • Nachstehend wird eine bevorzugte Ausführungsform eines erfindungsgemäßen Verfahrens zur Verhinderung der Programmierungsstörung des Flash-Speichers unter Bezugnahme auf 5 ausführlich beschrieben.
    • (1) Ein standardgemäßer Prozessablauf für einen Flash-Speicher vom NOR-Typ wird bis zum erfindungsgemäßen Verfahren verwendet.
    • (2) Nach der Bildung der Seitenwände durch den standardgemäßen Prozessablauf wird eine erfindungsgemäße Ionenimplantation von Donordotierstoffen durchgeführt (wie in 5 gezeigt ist).
    • (3) Die Dosis der implantierten Dotierstoffe liegt im Bereich von 1 × 1016 cm2~5 × 1017 cm2.
    • (4) Der Winkel für die Implantation der Dotierstoffe beträgt 15°~45°.
    • (5) Die Energie für die Implantation der Dotierstoffe beträgt 30 keV~50 keV.
    • (6) Die Dotierstoffe werden so implantiert, dass die implantierten Donordotierstoffe im Wesentlichen in der Nähe eines pn-Übergangs zwischen einem Substrat unter einer Kanalfläche und einem Drain verteilt sind.
    • (7) Ein standardgemäßer Prozessablauf für einen Flash-Speicher vom NOR-Typ wird nach Beendigung des erfindungsgemäßen Verfahrens verwendet.
  • Eine bevorzugte Ausführungsform der Erfindung ist vorstehend beschrieben, jedoch soll die Erfindung dadurch auf keinerlei Weise beschränkt sein.
  • Obwohl die Erfindung als bevorzugte Ausführungsform vorstehend beschrieben ist, ist die Erfindung nicht hierauf beschränkt. Verschiedene mögliche Änderungen und Modifikationen oder deren Entsprechungen können mit Hilfe der vorstehend offenbarten technischen Inhalte und des Verfahrens von einem Fachmann durchgeführt werden, ohne vom Rahmen der Erfindung abzuweichen. Daher liegen alle Änderungen und Modifikationen oder deren Entsprechungen im Sinne der technischen Inhalte der Erfindung innerhalb des in den Ansprüchen definierten Rahmens der Erfindung, ohne vom Wesen der Erfindung abzuweichen.

Claims (5)

  1. Verfahren zur Verhinderung einer Programmierungsstörung eines Flash-Speichers, wobei ein Schritt einer Ionenimplantation in ein Standardverfahren für den Flash-Speicher einbezogen wird, wobei nach der Durchführung einer Implantation für Source/Drain und Bilden von Seitenwänden während des Standardverfahrens, eine Ionenimplantation unter einem Winkel so durchgeführt wird, dass sich die implantierten Dotierstoffe an einem pn-Übergang zwischen einem Substrat unter einem Kanal und Source/Drain anreichern.
  2. Verfahren nach Anspruch 1, wobei die implantierten Dotierstoffe Donordotierstoffe für Silizium, wie zum Beispiel Arsen, Phosphor und Verbindungen davon sind.
  3. Verfahren nach Anspruch 2, wobei die Energie für die Ionenimplantation im Bereich von 30 keV~50 keV liegt.
  4. Verfahren nach Anspruch 2, wobei der Winkel für die Ionenimplantation im Bereich von 15°~45° liegt.
  5. Verfahren nach Anspruch 2, wobei Dosis für die Implantation im Bereich von 1 × 1016 cm2~5 × 1017 cm2 liegt.
DE112011104672T 2011-04-06 2011-10-28 Verfahren zum Verhindern einer Programmierungsstörung eines Flash-Speichers Withdrawn DE112011104672T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110084807A CN102184896B (zh) 2011-04-06 2011-04-06 一种抑制闪存编程干扰的工艺方法
CNCN-201110084807.4 2011-04-06
PCT/CN2011/081484 WO2012136055A1 (zh) 2011-04-06 2011-10-28 一种抑制闪存编程干扰的工艺方法

Publications (1)

Publication Number Publication Date
DE112011104672T5 true DE112011104672T5 (de) 2013-10-24

Family

ID=44571049

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011104672T Withdrawn DE112011104672T5 (de) 2011-04-06 2011-10-28 Verfahren zum Verhindern einer Programmierungsstörung eines Flash-Speichers

Country Status (4)

Country Link
US (1) US20140017870A1 (de)
CN (1) CN102184896B (de)
DE (1) DE112011104672T5 (de)
WO (1) WO2012136055A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184896B (zh) * 2011-04-06 2012-08-29 北京大学 一种抑制闪存编程干扰的工艺方法
CN103715145B (zh) * 2012-09-29 2017-07-14 中芯国际集成电路制造(上海)有限公司 Nor快闪存储器的形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958321A (en) * 1988-09-22 1990-09-18 Advanced Micro Devices, Inc. One transistor flash EPROM cell
JP3359406B2 (ja) * 1993-12-27 2002-12-24 三菱電機株式会社 半導体装置の製造方法
CA2184724A1 (en) * 1994-03-03 1995-09-08 Shang-De Chang Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase
DE69413960T2 (de) * 1994-07-18 1999-04-01 St Microelectronics Srl Nicht-flüchtiger EPROM und Flash-EEPROM-Speicher und Verfahren zu seiner Herstellung
JPH0888289A (ja) * 1994-09-20 1996-04-02 Sony Corp 半導体記憶装置の製造方法
US5811338A (en) * 1996-08-09 1998-09-22 Micron Technology, Inc. Method of making an asymmetric transistor
KR100205320B1 (ko) * 1996-10-25 1999-07-01 구본준 모스펫 및 그 제조방법
TW437099B (en) * 1997-09-26 2001-05-28 Matsushita Electronics Corp Non-volatile semiconductor memory device and the manufacturing method thereof
US6348711B1 (en) * 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
JP2001044299A (ja) * 1999-07-27 2001-02-16 Sharp Corp 不揮発性半導体記憶装置及びその製造方法
US6429063B1 (en) * 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
JP2002118177A (ja) * 2000-10-11 2002-04-19 Toshiba Corp 半導体装置及びその製造方法
JP2002184879A (ja) * 2000-12-19 2002-06-28 Hitachi Ltd 半導体装置およびその製造方法
US6466489B1 (en) * 2001-05-18 2002-10-15 International Business Machines Corporation Use of source/drain asymmetry MOSFET devices in dynamic and analog circuits
US7049188B2 (en) * 2002-11-26 2006-05-23 Advanced Micro Devices, Inc. Lateral doped channel
JP2005191506A (ja) * 2003-12-24 2005-07-14 Genusion:Kk 不揮発性記憶装置、半導体集積回路装置、及び半導体装置
US6958272B2 (en) * 2004-01-12 2005-10-25 Advanced Micro Devices, Inc. Pocket implant for complementary bit disturb improvement and charging improvement of SONOS memory cell
US7361551B2 (en) * 2006-02-16 2008-04-22 Freescale Semiconductor, Inc. Method for making an integrated circuit having an embedded non-volatile memory
JP2008244009A (ja) * 2007-03-26 2008-10-09 Fujitsu Ltd 半導体装置およびその製造方法
US7867835B2 (en) * 2008-02-29 2011-01-11 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system for suppressing short channel effects
CN102184896B (zh) * 2011-04-06 2012-08-29 北京大学 一种抑制闪存编程干扰的工艺方法

Also Published As

Publication number Publication date
US20140017870A1 (en) 2014-01-16
CN102184896B (zh) 2012-08-29
CN102184896A (zh) 2011-09-14
WO2012136055A1 (zh) 2012-10-11

Similar Documents

Publication Publication Date Title
DE102013104983B4 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE102004030345B4 (de) Mehrmulden-Bauelement und Herstellungsverfahren
DE102008001534B4 (de) Transistor mit reduzierter Ladungsträgermobilität und assoziierte Verfahren sowie SRAM-Zelle mit solchen Transistoren
DE102013103057A1 (de) Einrichtung für FinFETs
DE102009035409B4 (de) Leckstromsteuerung in Feldeffekttransistoren auf der Grundlage einer Implantationssorte, die lokal an der STI-Kante eingeführt wird
DE102013102719B4 (de) Halbleiterspeichervorrichtungen
DE102005030845B4 (de) Nichtflüchtige NAND-Typ-Halbleiterspeichervorrichtungen mit Gräben und Verfahren zum Bilden derselben
DE112014004243B4 (de) Nichtflüchtige Speicherbitzelle, nichtflüchtige Speichervorrichtung und persistentes maschinenlesbares Medium
DE4214923C2 (de) Masken-ROM-Einrichtung und ein Verfahren zu deren Herstellung
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE102014224200A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung von Halbleitervorrichtungen
DE102013022270A1 (de) Sram-zelle, die finfets umfasst
DE102013103115A1 (de) Vertikaler bipolarer Sperrschichttransistor für Speicher mit hoher Dichte
DE10218331A1 (de) Halbleiterspeichereinrichtung
DE102007052217A1 (de) Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen
DE112016004357T5 (de) Asymmetrischer feldeffekt-passtransistor für nichtflüchtigen speicher
DE3837761A1 (de) Verfahren zum herstellen einer halbleitereinrichtung vom p-typ unter verwendung der diffusion von borglas
DE102008038752B4 (de) NOR-Flash-Speicherbauteil und Verfahren zum Herstellen desselben
DE112011104672T5 (de) Verfahren zum Verhindern einer Programmierungsstörung eines Flash-Speichers
DE102010029738A1 (de) Elektrisch löschbarer programmierbarer Nurlesespeicher und Herstellungsverfahren dafür
DE60209065T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0864177B1 (de) Festwert-speicherzellenanordnung und verfahren zu deren herstellung
DE19957123B4 (de) Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher
DE102008029791A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021824700

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824700

Ipc: H01L0027115000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee