DE102013022270A1 - Sram-zelle, die finfets umfasst - Google Patents

Sram-zelle, die finfets umfasst Download PDF

Info

Publication number
DE102013022270A1
DE102013022270A1 DE102013022270.2A DE102013022270A DE102013022270A1 DE 102013022270 A1 DE102013022270 A1 DE 102013022270A1 DE 102013022270 A DE102013022270 A DE 102013022270A DE 102013022270 A1 DE102013022270 A1 DE 102013022270A1
Authority
DE
Germany
Prior art keywords
finfet
pull
well region
well
sram cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013022270.2A
Other languages
English (en)
Other versions
DE102013022270B4 (de
Inventor
Jhon-Jhy Liaw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013022270A1 publication Critical patent/DE102013022270A1/de
Application granted granted Critical
Publication of DE102013022270B4 publication Critical patent/DE102013022270B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Statische Random-Access-Memory-(SRAM)-Zelle umfasst: einen p-Wannenbereich in der SRAM-Zelle; einen ersten n-Wannenbereich und einen zweiten n-Wannenbereich auf entgegengesetzten Seiten des p-Wannenbereichs; einen ersten Halbleitergrat in dem ersten n-Wannenbereich; einen zweiten Halbleitergrat in dem p-Wannenbereich; eine erste Gate-Elektrode in dem ersten n-Wannenbereich, wobei die erste Gate-Elektrode den ersten Halbleitergrat überquert, um einen ersten Schalt-Fin-Feldeffekttransistor (FinFET) zu bilden; eine zweite Gate-Elektrode, die sich in den ersten n-Wannenbereich und den p-Wannenbereich erstreckt, wobei die zweite Gate-Elektrode einen ersten Pull-up-FinFET mit dem ersten Halbleitergrat bildet und einen ersten Pull-down-FinFET mit dem zweiten Halbleitergrat bildet; einen dritten Halbleitergrat in dem zweiten n-Wannenbereich, wobei der dritte Halbleitergrat einen zweiten Pull-up-FinFET mit einer dritten Gate-Elektrode bildet; und eine vierte Gate-Elektrode in dem zweiten n-Wannenbereich, wobei die vierte Gate-Elektrode einen zweiten Schalt-FinFET mit dem dritten Halbleitergrat bildet.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung bezieht sich auf die folgende U.S.-Patentanmeldung: Anmeldungsnummer 13/691,373, angemeldet am 30/11/2012 und betitelt „SRAM Cell comprising FinFETs”; Anwaltsaktenzeichen TSM12-1032, die hier durch Bezugnahme einbezogen ist.
  • HINTERGRUND
  • Statischer Direktzugriffsspeicher oder Random Access Memory (Static Random Access Memory, SRAM) wird allgemein in integrierten Schaltkreisen verwendet. SRAM-Zellen haben die vorteilhafte Eigenschaft, dass sie Daten aufnehmen, ohne dass eine Notwendigkeit des Auffrischens besteht. Mit den zunehmend anspruchsvollen Anforderungen an die Geschwindigkeit von integrierten Schaltkreisen wurden auch die Lesegeschwindigkeit und die Schreibgeschwindigkeit von SRAM-Zellen immer wichtiger.
  • Die Erfindung sieht SRAM-Zellen gemäß Anspruch 1 und Anspruch 10 vor. Ausgestaltungen der Zelle sind in den abhängigen Ansprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein vollständigeres Verständnis der Ausführungen und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen Bezug genommen, wobei
  • 1 und 2 Schaltpläne einer statischen Random-Access-Memory-(SRAM)-Zelle in Übereinstimmung mit beispielhaften Ausführungen zeigen;
  • 3 eine perspektivische Ansicht eines Fin-Feldeffekttransistors (FinFET) zeigt;
  • 4 einen schematischen Schnitt zeigt, der Schichten einer SRAM-Zelle darstellt;
  • 5–8 Schaltungsanordnungen einiger beispielhafter SRAM-Zellen in Übereinstimmung mit verschiedenen Ausführungen zeigen;
  • 9 einen Schaltplan einer Zwei-Anschluss-SRAM-Zelle in Übereinstimmung mit beispielhaften Ausführungen zeigt; und
  • 10 eine Schaltungsanordnung der Zwei-Anschluss-SRAM-Zelle von 9 in Übereinstimmung mit beispielhaften Ausführungen zeigt.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Die Herstellung und Verwendung der Ausgestaltungen der Offenbarung werden unten im Detail behandelt. Man sollte jedoch anerkennen, dass die Ausführungen viele anwendbare erfinderische Konzepte angeben, die in einer großen Vielfalt von speziellen Kontexten enthalten sein können. Die speziellen behandelten Ausführungen dienen der Erläuterung und schränken den Schutzumfang der Offenbarung nicht ein.
  • Es wird eine statische Random-Access-Memory-(SRAM)-Zelle in Übereinstimmung mit verschiedenen beispielhaften Ausführungen angegeben. Die Varianten der Ausführungen werden behandelt. Überall in den verschiedenen Ansichten und erläuternden Ausführungen werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen.
  • Die 1 stellt einen Schaltplan einer SRAM-Zelle 10 in Übereinstimmung mit manchen Ausführungen dar. Die SRAM-Zelle 10 umfasst Schalttransistoren („Pass Gate Transistors”) PG-1 und PG-2, Pull-up-Transistoren PU-1 und PU-2, die p-Metalloxid-Halbleiter-(P-Type Metall-Oxide-Semiconductor, PMOS)-Transistoren sind, und Pull-down-Transistoren PD-1 und PD-2, die n-Metalloxid-Halbleiter-(N-Type Metall-Oxide-Semiconductor, NMOS)-Transistoren sind. Die Schalttransistoren PG-1 und PG-2 sind p-Transistoren in Übereinstimmung mit manchen Ausführungen. Die Gates der Schalttransistoren PG-1 und PG-2 sind mit einer Wortleitung WL verbunden und durch diese gesteuert, die bestimmt, ob die SRAM-Zelle 10 ausgewählt ist oder nicht. Ein Flipflop (Latch), der aus den Pull-up-Transistoren PU-1 und PU-2 und den Pull-down-Transistoren PD-1 und PD-2 gebildet ist, speichert ein Bit, wobei die komplementären Werte des Bits in einem Speicherknoten 110 und einem Speicherknoten 112 gespeichert werden. Das gespeicherte Bit kann durch die Bitleitung (BL) und die Bitleitungs-Schiene (Bit Line Bar, BLB) in die SRAM-Zelle 10 geschrieben oder aus ihr gelesen werden, wobei die BL und die BLB komplementäre Bitleitungssignale übertragen können. Die SRAM-Zelle 10 wird durch einen positiven Spannungsversorgungsknoten Vdd mit Strom versorgt, der eine positive Versorgungsspannung aufweist (auch als Vdd bezeichnet). Die SRAM-Zelle 10 ist auch mit der Versorgungsspannung Vss verbunden, die elektrische Erde sein kann.
  • Die Sources der Pull-up-Transistoren PU-1 und PU-2 sind mit CVdd-Node1 (CVdd-Knoten1) bzw. CVdd-Node2 verbunden, die weiter mit der Versorgungsspannung Vdd verbunden sind. Die Versorgungsspannung Vdd kann durch die Metallleitung CVdd übertragen werden. Die Sources der Pull-down-Transistoren PD-1 und PD-2 sind mit CVss-Node1 bzw. CVss-Node2 verbunden, die weiter mit der Versorgungsspannung Vss verbunden sind. Die Spannung Vss kann durch eine Metallleitung CVss übertragen werden. Die Gates der Transistoren PU-1 und PD-1 sind mit den Drains der Transistoren PU-2 und PD-2 verbunden, deren Verbindungsknoten den Speicherknoten 110 bildet. Die Gates der Transistoren PU-2 und PD-2 sind mit den Drains der Transistoren PU-1 und PD-1 verbunden, deren Verbindungsknoten den Speicherknoten 112 bildet. Ein Source/Drain-Bereich des Schalttransistors PG-1 ist mit der Bitleitung BL an einem Bitleitungsknoten verbunden. Ein Source/Drain-Bereich des Schalttransistors PG-2 ist mit der Bitleitungs-Schiene BLB an einem Bitleitungs-Schienen-Knoten verbunden.
  • Die 2 stellt einen alternativen Schaltplan der SRAM-Zelle 10 dar, wobei die Transistoren PU-1 und PD-1 in der 1 als ein erster Inverter Inverter-1 wiedergegeben sind und die Transistoren PU-2 und PD-2 als ein zweiter Inverter Inverter-2 wiedergegeben sind. Der Ausgang des ersten Inverters Inverter-1 ist mit dem Transistor PG-1 und dem Eingang des zweiten Inverters Inverter-2 verbunden. Der Ausgang des zweiten Inverters Inverter-2 ist mit dem Transistor PG-2 und dem Eingang des zweiten Inverters Inverter-2 verbunden.
  • Die 3 stellt eine perspektivische Ansicht eines FinFET-Transistors 120 dar, der jeder der FinFETs in der SRAM-Zelle 10 sein kann, einschließlich PG-1, PU-1, PD-1, PG-2, PU-2 und PD-2. Der FinFET 120 umfasst ein Gate-Dielektrikum 117, eine Gate-Elektrode 114 und einen Halbleitergrat oder Halbleiter-Finne, der einen zentralen Gratbereich 115, einen Drain-Bereich 113 und einen Source-Bereich 116 umfasst. Isolierbereiche 118 sind auf entgegengesetzten Seiten des Halbleiterbandes 119 ausgebildet, über dem der Gratbereich 115 angeordnet ist. Der Gratbereich 115 kann in manchen beispielhaften Ausführungen an dem Halbleiterband 119 ausgerichtet sein und ein gleiches Material wie dieses umfassen. Der Gratbereich 115, der Drain-Bereich 113 und der Source-Bereich 116 zusammen bilden die Halbleitergrate 14, 20, 34 und/oder 40 (beispielsweise in den 5 bis 8) in den gesamten Schaltungsanordnungen der vorliegenden Offenbarung. Die Isolierbereiche 118 können Flacher-Graben-Isolier(Shallow Trench Isolation, STI)-Bereiche sein, obwohl Feldoxid-Bereiche verwendet werden können. Das Gate-Dielektrikum 117 und die Gate-Elektrode 114 umfassen Teile der Seitenwände und eine obere Fläche des Gratbereichs 115. Somit umfasst der Kanal zwischen dem Drain-Bereich 113 und dem Source-Bereich 116 Seitenwand-Teile und den oberen Oberflächenbereich des Halbleitergrates 115.
  • In manchen Ausführungen werden der Drain-Bereich 113 und der Source-Bereich 116 der p-FinFETs PG-1, PG-2, PU-1 und PU-2 ausgebildet, indem Randbereiche des Halbleitergrates mit einem p-Fremdstoff, wie etwa Bor, Indium oder Ähnlichem, implantiert werden. In alternativen Ausführungen werden der Drain-Bereich 113 und der Source-Bereich 116 ausgebildet, indem Randbereiche des ursprünglichen Grates (wie etwa der Grate 14 und 34 in den 5 bis 8) geätzt werden, um Vertiefungen auszubilden und Epitaxiebereiche in den Vertiefungen zu ziehen. Die Epitaxiebereiche können Si, SiGe, SiGe C, Ge oder Kombinationen hiervon umfassen. Demnach können in der 3 der Drain-Bereich 113 und die Source-Bereiche 116 in manchen beispielhaften Ausführungen Silizium-Germanium umfassen, während das darunter liegende Halbleiterband aus Siliziumbändern bestehen kann. P-Fremdstoffe können in situ während der Epitaxie in dem Source- und dem Drain-Bereich dotiert werden. Indem die Epitaxiebereiche ausgebildet werden, können die Ansteuerströme Ion der Schalt-FinFETs PU-1 und PU-2 um mindestens 5% oder mehr stärker sein als die Ansteuerströme Ion der Pull-down-Transistoren PD-1 und PD-2.
  • Die 4 stellt einen schematischen Schnitt der SRAM-Zelle 10 dar, deren Schichten auf einem Halbleiterchip oder -wafer ausgebildet sind. Man beachte, dass die 4 schematisch dargestellt ist, um verschiedene Ebenen von Verbindungsstrukturen und Transistoren zu zeigen, und möglicherweise die wirkliche Schnittansicht der SRAM-Zelle 10 nicht wiedergibt. Die Verbindungsstruktur umfasst eine Gatekontakt-Ebene, eine OD-Ebene (wobei der Begriff „OD” den „aktiven Bereich” bezeichnet), Kontaktloch-(„Via”)-Ebenen Via_0, Via_1 und Via_2 und Metallschichten M1, M2 und M3. Jede der Ebenen und Schichten umfasst eine oder mehrere dielektrische Schichten und die leitenden Elemente, die darin ausgebildet sind. Die leitenden Elemente, die auf derselben Ebene liegen, können Oberseiten aufweisen, die im Wesentlichen gleich hoch sind, sei können untere Flächen aufweisen, die im Wesentlichen gleich hoch sind, und sie können gleichzeitig ausgebildet werden. Die Elemente in der Gatekontakt-Ebene verbinden Gate-Elektroden von Transistoren (wie etwa der dargestellten beispielhaften Transistoren PU-1 und PU-2) mit einer darüber liegenden Ebene, wie etwa der Via_0-Ebene. Die Elemente in der OD-Ebene verbinden Source- und Drain-Bereiche von Transistoren, Ansprechbereiche von Wannen-Bereichen und Ähnliches mit einer darüber liegenden Ebene, wie etwa der Via_0-Ebene.
  • Die 5 stellt eine Schaltungsanordnung der SRAM-Zelle 10 in Übereinstimmung mit beispielhaften Ausführungen dar. Die äußeren Ränder der SRAM-Zelle 10 sind mittels gestrichelter Linien dargestellt, die ein Rechteck bilden. Die Knoten CVdd-Node1, CVdd-Node2, CVss-Node1, CVss-Node2, Bitleitungsknoten und Bitleitungs-Schienenknoten, die in der 1 gezeigt sind, sind auch in der 5 dargestellt. Es sind auch manche anderen Knoten, wie etwa Wortleitungskontakte, in der 5 dargestellt. Die Gate-Elektrode 16 bildet den Pull-up-Transistor PU-1 mit dem darunter liegenden Halbleitergrat 14. Die Gate-Elektrode 16 bildet weiter den Pull-down-Transistor PD-1 mit dem darunter liegenden Halbleitergrat 20. Die Gate-Elektrode 18 bildet den Schalttransistor PG-1 mit dem darunter liegenden Halbleitergrat 14, der derselbe Grat ist, der auch den Pull-up-Transistor PU-1 bildet. Die Gate-Elektrode 36 bildet den Pull-up-Transistor PU-2 mit dem darunter liegenden Halbleitergrat 34. Die Gate-Elektrode 36 bildet weiter den Pull-down-Transistor PD-2 mit dem darunter liegenden Halbleitergrat 40. Die Gate-Elektrode 38 bildet den Schalttransistor PG-2 mit dem darunter liegenden Halbleitergrat 34, der derselbe Grat ist, der auch den Pull-up-Transistor PU-2 bildet.
  • Die SRAM-Zelle 10 umfasst einen p-Wannenbereich und zwei n-Wannenbereiche („N-Well Regions”) N-Well-1 und N-Well-2 auf entgegengesetzten Seiten des p-Wannenbereichs. Ein erster abgestumpfter („butted”) Kontaktstöpsel Butt-CO wird verwendet, um die Gate-Elektrode 36 der Transistoren PU-2 und PD-2 mit dem Drain-Bereich des Transistors PD-1 elektrisch zu verbinden, und ein zweiter abgestumpfter Kontaktstöpsel Butt-CO wird verwendet, um die Gate-Elektrode 16 der Transistoren PU-1 und PD-1 mit dem Drain-Bereich des Transistors PD-2 elektrisch zu verbinden. Die abgestumpften Kontakte Butt-CO sind in der Kontaktebene und der OD-Ebene in 4 ausgebildet. Ein langer Kontakt 24 wird verwendet, um den Grat 14 (den Drain-Bereich des FinFETs PU-1) mit dem Grat 20 und dem ersten abgestumpften Kontakt Butt-CO zu verbinden, wobei der lange Kontakt 24 und der erste abgestumpfte Kontakt Butt-CO den Speicherknoten 110 bilden (siehe auch die 1). Der lange Kontakt 24 weist eine Längsrichtung auf, die rechtwinklig zu den Längsrichtungen der Grate 14, 20, 34 und 40 ist. Ein langer Kontakt 44 wird verwendet, um den Grat 34 (den Drain-Bereich des FinFETs PU-2) mit dem Grat 40 und dem zweiten abgestumpften Kontakt Butt-CO zu verbinden, wobei der lange Kontakt 44 und der zweite abgestumpfte Kontakt Butt-CO den Speicherknoten 112 bilden (siehe auch die 1). Der lange Kontakt 44 hat eine Längsrichtung, die parallel zu der Längsrichtung des langen Kontakts 24 ist.
  • Die 6 bis 8 stellen die Schaltungsanordnungen der SRAM-Zelle 10 in Übereinstimmung mit alternativen Ausführungen dar. Wenn es nicht anderweitig angezeigt ist, sind Komponenten in nachfolgend behandelten Ausführungen im Wesentlichen die gleichen wie die ähnlichen Komponenten, die mit gleichen Bezugszeichen in den Ausführungen, die in den 1 bis 5 gezeigt sind, bezeichnet sind. Die Details, die Komponenten betreffen, die in den nachfolgend behandelten Ausführungen gezeigt sind, können somit in der Erläuterung der Ausführung gefunden werden, die in den 1 bis 5 gezeigt ist.
  • Die 6 stellt eine SRAM-Zelle 10 dar, die den Ausführungen in der 5 ähnelt, außer dass jeder der p-FinFETs PG-1, PU-1, PG-2 und PU-2 ein Mehrgrat-FinFET sein kann, der eine Mehrzahl (wie etwa zwei, drei, vier oder mehr) von Halbleitergraten umfasst. Die Pull-down-FinFETs PD-1 und PD-2 können Eingrat-FinFETs sein, wobei jeder einen einzigen Halbleitergrat (20 oder 40) umfasst, obwohl sie auch Mehrgrat-FinFETs sein können. Jeder der p-FinFETs PG-1 und PU-1 umfasst beispielsweise, wie in der 6 gezeigt ist, zwei Grate 14, die als 14-1 und 14-2 bezeichnet sind, und jeder der p-FinFETs PG-2 und PU-2 umfasst zwei Grate 34, die als 34-1 und 34-2 bezeichnet sind. Durch das Hinzufügen von mehr Graten werden die Ströme Ion der p-FinFETs PG-1, PU-1, PG-2 und PU-2 verbessert, und somit wird die Geschwindigkeit der SRAM-Zelle 10 verbessert. Wiederum umfasst die 6 die SRAM-Zelle 10, die einen p-Wannenbereich, der zwischen zwei n-Wannenbereichen N-Well-1 und N-Well-2 ausgebildet ist, umfasst.
  • Die 7 stellt eine SRAM-Zelle 10 dar, wobei jeder der Pull-up-FinFETs PU-1 und PU-2 zwei Grate 14-1 und 14-2 umfasst. Die Schalt-FinFETs PG-1 und PG-2 sind jedoch Einzelgrat-FinFETs. Die Pull-down-FinFETs PD-1 und PD-2 können Einzelgrat-FinFETs sein, obwohl sie auch Mehrgrat-FinFETs sein können. Die 8 stellt eine Ausführung ähnlich der Ausführung in 7 dar, außer dass in der 7 der Grat 34-1, der näher an dem p-Wannenbereich liegt, nicht die darunter liegende Gate-Elektrode 38 erweitert und der Grat 34-2, der weiter von der p-Wanne entfernt ist, die darunter liegende Gate-Elektrode 38 erweitert. In der 8 erweitert jedoch der Grat 34-1 die darunter liegende Gate-Elektrode 38 und der Grat 34-2 erweitert die darunter liegende Gate-Elektrode 38 nicht. Ähnlich haben die Grate 14-1 und 14-2 in den 7 und 8 ähnliche Anordnungen wie die Grate 34-1 bzw. 34-2.
  • Die 9 stellt einen Schaltplan einer Zwei-Anschluss-SRAM-Zelle 10' dar, die einen Schreibanschluss und einen Leseanschluss umfasst. Der Schreibanschluss umfasst Inverter Inverter-1 und Inverter-2, die im Wesentlichen die gleichen wie die Inverter Inverter-1 und Inverter-2 in 2 sind, wobei der Inverter Inverter-1 die FinFETs PU-1 und PD-1 in 1 und der Inverter Inverter-2 die FinFETs PU-2 und PD-2 in 1 umfasst. Der Schreibanschluss umfasst weiter p-Schalt-FinFETs W_PG-1 und W_PG-2, wobei die Gates der FinFETs W_PG-1 und W_PG-2 verbunden sind, um auf die Wortleitung W-WL zu schreiben. Das Schreiben der SRAM-Zelle 10' geschieht durch komplementäres Schreiben der Bitleitungen W-BL und W-BLB. Der Leseanschluss umfasst die Inverter Inverter-1 und Inverter-2, den Pull-up-Transistor R_PU und den Schalttransistor R_PG Die Transistoren R_PU und R_PG sind p-Transistoren und können FinFETs sein, die eine Struktur aufweisen, die der ähnelt, die in der 3 gezeigt ist. Die Daten, die von der SRAM-Zelle ausgelesen werden, werden gesendet, um die Bitleitung R-BL zu lesen. Der Transistor R_PU ist weiter mit der positiven Spannungsquelle CVdd und entweder mit dem Eingang des Inverters Inverter-1 oder mit dem Eingang des Inverters Inverter-2 verbunden. Die Transistoren R_PU und R_PG sind hintereinander geschaltet. Das Gate des Transistors R-PG kann verbunden sein, um die Wortleitung WL zu lesen.
  • Die 10 stellt eine beispielhafte Schaltungsanordnung der Zwei-Anschluss-SRAM-Zelle 10' dar, die einen p-Wannenbereich umfasst, der zwischen zwei n-Wannenbereichen N-Well-1 und N-Well-2 angeordnet ist. Die p-FinFETs R_PU und R_PG sind in dem n-Wannenbereich N-Well-2 angeordnet. Daher ist die Breite W2 des n-Wannenbereichs N-Well-2 größer als die Breite W1 des n-Wannenbereichs N-Well-1, um die FinFETs R_PU und R_PG aufzunehmen. Man beachte, dass, obwohl die Transistoren PG-1, PU-1, PG-2, PU-2, R_PU und R_PG als Zweigrat-FinFETs dargestellt sind, jeder von ihnen ein Eingrat-FinFET sein kann oder mehr als zwei Grate umfassen kann.
  • In Übereinstimmung mit den beispielhaften Ausführungen der vorliegenden Offenbarung können, indem p-Schalt-FinFETs verwendet werden, starke Ansteuerströme Ion erhalten und die Geschwindigkeit der entsprechenden SRAM-Zelle verbessert werden. Die Ausführungen weisen eine gute Beständigkeit gegenüber durch Alphateilchen hervorgerufene Fehler auf. Die erhöhten SiGe-Epitaxiebereiche für die Source- und Drain-Bereiche der FinFETs in der SRAM-Zelle können zu einem niedrigeren Kontaktwiderstand führen, und somit werden die Ansteuerströme Ion weiter verstärkt. Der für Kontaktfelder zur Verfügung stehende Rand, auf dem Source- und Drain-Bereiche angeschlossen werden können, wird ebenfalls verbessert, indem erhöhte SiGe-Epitaxiebereiche verwendet werden.
  • In Übereinstimmung mit manchen Ausführungen umfasst eine SRAM-Zelle einen ersten Pull-up-FinFET und einen zweiten Pull-up-FinFET und einen ersten Pull-down-FinFET und einen zweiten Pull-down-FinFET, die über Kreuz verbundene Inverter mit dem ersten Pull-up-FinFET und dem zweiten Pull-up-FinFET bilden. Ein erster Schalt-FinFET wird mit den Drains des ersten Pull-up-FinFETs und des ersten Pull-down-FinFETs verbunden. Ein zweiter Schalt-FinFET wird mit den Drains des zweiten Pull-up-FinFETs und des zweiten Pull-down-FinFETs verbunden, wobei der erste und der zweite Schalt-FinFET p-FinFETs sind. Ein p-Wannenbereich liegt in einem zentralen Bereich der SRAM-Zelle und unter dem ersten und dem zweiten Pull-down-FinFET. Ein erster und ein zweiter n-Wannenbereich liegen auf entgegengesetzten Seiten des p-Wannenbereichs.
  • In Übereinstimmung mit anderen Ausführungen umfasst eine SRAM-Zelle einen p-Wannenbereich in der SRAM-Zelle, einen ersten n-Wannenbereich und einen zweiten n-Wannenbereich auf entgegengesetzten Seiten des p-Wannenbereichs, einen ersten Halbleitergrat in dem ersten n-Wannenbereich und einen zweiten Halbleitergrat in dem p-Wannenbereich. Eine erste Gate-Elektrode liegt in dem ersten n-Wannenbereich. Die erste Gate-Elektrode überquert den ersten Halbleitergrat, um einen ersten Schalt-FinFET auszubilden. Eine zweite Gate-Elektrode erstreckt sich in den ersten n-Wannenbereich und den p-Wannenbereich. Die zweite Gate-Elektrode bildet einen ersten Pull-up-FinFET mit dem ersten Halbleitergrat und einen ersten Pull-down-FinFET mit dem zweiten Halbleitergrat.
  • In Übereinstimmung mit noch anderen Ausführungen umfasst eine SRAM-Zelle einen ersten Pull-up-FinFET und einen zweiten Pull-up-FinFET und einen ersten Pull-down-FinFET und einen zweiten Pull-down-FinFET, die über Kreuz verbundene Inverter mit dem ersten Pull-up-FinFET und dem zweiten Pull-up-FinFET bilden. Ein erster Schalt-FinFET ist mit ersten Drains des ersten Pull-up-FinFETs und des ersten Pull-down-FinFETs verbunden. Ein zweiter Schalt-FinFET ist mit zweiten Drains des zweiten Pull-up-FinFETs und des zweiten Pull-down-FinFETs verbunden, wobei der erste und der zweite Schalt-FinFET p-FinFETs sind. Ein dritter Pull-up-FinFET umfasst ein Gate, das mit den Gates des zweiten Pull-up-FinFETs und des zweiten Pull-down-FinFETs verbunden ist. Ein dritter Schalt-FinFET ist mit dem dritten Pull-up-FinFET hintereinander geschaltet. Ein p-Wannenbereich liegt unter dem ersten und dem zweiten Pull-down-FinFET. Ein erster und ein zweiter n-Wannenbereich liegen auf entgegengesetzten Seiten des p-Wannenbereichs. Der erste Pull-up-FinFET und der erste Schalt-FinFET liegen in dem ersten n-Wannenbereich. Der zweite und der dritte Pull-up-FinFET und der zweite und der dritte Schalt-FinFET liegen in dem zweiten n-Wannenbereich.
  • Obwohl die Ausführungen und ihre Vorteile im Detail beschrieben wurden, versteht es sich, dass verschiedene Änderungen, Ersetzungen und Modifikationen hier vorgenommen werden können, ohne von dem Schutzumfang der Ausführungen, wie sie von den beigefügten Ansprüchen festgesetzt sind, abzuweichen. Darüber hinaus soll der Schutzumfang der vorliegenden Anwendung nicht auf die besonderen Ausführungen des Verfahrens, der Vorrichtung, der Herstellung und der Zusammenstellung von Gegenständen, Mittel, Verfahren und Schritten, die in der Beschreibung beschrieben sind, beschränkt sein. Wie ein Fachmann leicht aus der Offenbarung erkennen kann, können Verfahren, Vorrichtungen, Herstellung, Zusammenstellung von Gegenständen, Mittel, Verfahren oder Schritten, die gegenwärtig existieren oder später entwickelt werden sollen und die im Wesentlichen die gleiche Funktion ausführen oder im Wesentlichen das gleiche Ergebnis erreichen wie die entsprechenden hier beschriebenen Ausführungen, gemäß der Offenbarung verwendet werden. Somit sollen die beigefügten Ansprüche in ihrem Schutzumfang solche Verfahren, Vorrichtungen, Herstellung, Zusammenstellung von Gegenständen, Mittel, Verfahren oder Schritte umfassen. Zusätzlich bildet jeder Anspruch eine eigene Ausführung und die Kombination aus verschiedenen Ansprüchen und Ausführungen liegen in dem Schutzumfang der Offenbarung.

Claims (15)

  1. Statische Random-Access-Memory-(SRAM)-Zelle, die Folgendes umfasst: einen p-Wannenbereich (P-Well) in der SRAM-Zelle; einen ersten n-Wannenbereich (N-Well-1) und einen zweiten n-Wannenbereich (N-Well-2) auf entgegengesetzten Seiten des p-Wannenbereichs (P-Well); einen ersten Halbleitergrat (14; 14-1) in dem ersten n-Wannenbereich (N-Well-1); einen zweiten Halbleitergrat (40) in dem p-Wannenbereich (P-Well); eine erste Gate-Elektrode (18) in dem ersten n-Wannenbereich (N-Well-1), wobei die erste Gate-Elektrode (18) den ersten Halbleitergrat (14; 14-1) überquert, um einen ersten Schalt-Fin-Feldeffekttransistor (FinFET) (PG-1) zu bilden; eine zweite Gate-Elektrode (16), die sich in den ersten n-Wannenbereich (N-Well-1) und den p-Wannenbereich (P-Well) erstreckt, wobei die zweite Gate-Elektrode (16) einen ersten Pull-up-FinFET (PU-1) mit dem ersten Halbleitergrat (14; 14-1) bildet und einen ersten Pull-down-FinFET (PD-1) mit dem zweiten Halbleitergrat (40) bildet; einen dritten Halbleitergrat (34) in dem zweiten n-Wannenbereich (N-Well-2), wobei der dritte Halbleitergrat (34) einen zweiten Pull-up-FinFET (PU-2) mit einer dritten Gate-Elektrode bildet (36); und eine vierte Gate-Elektrode (38) in dem zweiten n-Wannenbereich (N-Well-2), wobei die vierte Gate-Elektrode (38) einen zweiten Schalt-FinFET (PG-2) mit dem dritten Halbleitergrat (34) bildet.
  2. SRAM-Zelle nach Anspruch 1, die weiter einen langen Kontaktstöpsel (24) umfasst, der den ersten Halbleitergrat (14-1) mit dem zweiten Halbleitergrat (40) verbindet, wobei der lange Kontaktstöpsel (24) zwischen der ersten Gate-Elektrode (18) und der zweiten Gate-Elektrode (16) liegt und eine Längsrichtung aufweist, die parallel zu diesen ist.
  3. SRAM-Zelle nach Anspruch 1 oder 2, wobei der zweite Pull-up-FinFET (PU-2) und der zweite Schalt-FinFET (PG-2) Einzelgrat-FinFETs sind.
  4. SRAM-Zelle nach einem der vorangehenden Ansprüche, wobei der erste Pull-up-FinFET und der erste Schalt-FinFET Mehrgrat-FinFETs sind.
  5. SRAM-Zelle nach Anspruch 4, wobei der erste Pull-down-FinFET (PD-1) ein Einzelgrat-FinFET ist.
  6. SRAM-Zelle einem der vorangehenden Ansprüche, wobei Source- und Drain-Bereiche des ersten Pull-up-FinFETs (PU-1) und des ersten Schalt-FinFETs (PG-1) Epitaxiebereiche umfassen und wobei die Epitaxiebereiche Silizium-Germanium umfassen.
  7. SRAM-Zelle nach einem der vorangehenden Ansprüche, die weiter einen langen Kontaktstöpsel umfasst, der einen Drain-Bereich des ersten Pull-up-FinFETs (PU-1) und einen Drain-Bereich des ersten Pull-down-FinFETs (PD-1) verbindet.
  8. SRAM-Zelle nach einem der vorangehenden Ansprüche, die weiter einen abgestumpften Kontaktstöpsel (Butt-Co) umfasst, der den langen Kontaktstöpsel (24) mit einer Gate-Elektrode (36) des zweiten Pull-down-FinFETs (PD-2) verbindet.
  9. SRAM-Zelle nach einem der vorangegangenen Ansprüche, wobei Gate-Elektroden (16) des ersten Pull-up-FinFETs (PU-1) und des ersten Pull-down-FinFETs (PD-1) verbunden sind, um ein zusammenhängendes Gate-Elektroden-Band zu bilden und wobei das zusammenhängende Gate-Elektroden-Band sich in den p-Wannenbereich (P-Well) und den ersten n-Wannenbereich (N-Well-1) erstreckt.
  10. Statische Random-Access-Memory-(SRAM)-Zelle, die Folgendes umfasst: einen ersten Pull-up-Fin-Feldeffekttransistor (FinFET) und einen zweiten Pull-up-FinFET (PU-2); einen ersten Pull-down-FinFET (PD-1) und einen zweiten Pull-down-FinFET (PD-2), die über Kreuz verbundene Inverter mit dem ersten Pull-up-FinFET (PU-1) und dem zweiten Pull-up-FinFET (PU-2) bilden; einen ersten Schalt-FinFET (PG-1), der mit ersten Drains des ersten Pull-up-FinFETs (PU-1) und des ersten Pull-down-FinFETs (PD-1) verbunden ist; einen zweiten Schalt-FinFET (PG-2), der mit zweiten Drains des zweiten Pull-up-FinFETs (PU-2) und des zweiten Pull-down-FinFETs (PD-2) verbunden ist, wobei der erste und der zweite Schalt-FinFET (PG-1, PG-2) p-FinFETs sind; einen dritten Pull-up-FinFET (R-PU), der ein Gate umfasst, das mit Gates des zweiten Pull-up-FinFETs (PU-2) und des zweiten Pull-down-FinFETs (PD-2) verbunden ist; einen dritten Schalt-FinFET (R-PG), der mit dem dritten Pull-up-FinFET (P-PU) hintereinander geschaltet ist; einen p-Wannenbereich, der unter dem ersten und dem zweiten Pull-down-FinFET (PD-1, PD-2) liegt; und einen ersten n-Wannenbereich und einen zweiten n-Wannenbereich auf entgegengesetzten Seiten des p-Wannenbereichs, wobei der erste Pull-up-FinFET (PU-1) und der erste Schalt-FinFET (PG-1) in dem ersten n-Wannenbereich liegen und wobei der zweite und der dritte Pull-up-FinFET (PU-2, R-PU) und der zweite und der dritte Schalt-FinFET (PG-2, R-PG) in dem zweiten n-Wannenbereich liegen.
  11. SRAM-Zelle nach Anspruch 10, wobei der erste, der zweite und der dritte Schalt-FinFET (PG-1, PG-2, R-PG) und der erste, der zweite und der dritte Pull-up-FinFET (PU-1, PU-2, R-PU) p-FinFETs sind.
  12. SRAM-Zelle nach Anspruch 10 oder 11, wobei der dritte Pull-up-FinFET (R-PU) und der dritte Schalt-FinFET (R-PG) einen Leseanschluss der SRAM-Zelle bilden und wobei ein Gate des dritten Schalt-FinFETs (R-PG) mit einer Lese-Wortleitung verbunden ist.
  13. SRAM-Zelle nach einem der Ansprüche 10 bis 12, wobei der erste Pull-down-FinFET (PD-1) ein Einzelgrat-FinFET ist und wobei der erste Pull-up-FinFET (PU-1) und der erste Schalt-FinFET (PG-1) Mehrgrat-FinFETs sind.
  14. SRAM-Zelle nach einem der Ansprüche 10 bis 13, wobei der erste Pull-down-FinFET (PD-1), der erste Pull-up-FinFET (PU-1) und der erste Schalt-FinFET (PG-1) Einzelgrat-FinFETs sind.
  15. SRAM-Zelle nach einem der Ansprüche 10 bis 14, wobei Source- und Drain-Bereiche des ersten Pull-up-FinFETs (PU-1) und des ersten Schalt-FinFETs (PG-1) Epitaxiebereiche umfassen und wobei die Epitaxiebereiche Silizium-Germanium umfassen.
DE102013022270.2A 2012-11-30 2013-04-05 Sram-zelle, die finfets umfasst Active DE102013022270B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/691,187 2012-11-30
US13/691,187 US8779528B2 (en) 2012-11-30 2012-11-30 SRAM cell comprising FinFETs

Publications (2)

Publication Number Publication Date
DE102013022270A1 true DE102013022270A1 (de) 2015-08-13
DE102013022270B4 DE102013022270B4 (de) 2021-07-15

Family

ID=50726126

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102013103400.4A Active DE102013103400B4 (de) 2012-11-30 2013-04-05 Sram-zelle, die finfets umfasst
DE102013022270.2A Active DE102013022270B4 (de) 2012-11-30 2013-04-05 Sram-zelle, die finfets umfasst

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102013103400.4A Active DE102013103400B4 (de) 2012-11-30 2013-04-05 Sram-zelle, die finfets umfasst

Country Status (5)

Country Link
US (1) US8779528B2 (de)
KR (1) KR101459220B1 (de)
CN (1) CN103854696B (de)
DE (2) DE102013103400B4 (de)
TW (1) TWI523152B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971586B2 (en) 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
US9653563B2 (en) * 2014-04-18 2017-05-16 Taiwan Semiconductor Manufacturing Company Limited Connection structure for vertical gate all around (VGAA) devices on semiconductor on insulator (SOI) substrate
US9711510B2 (en) 2014-04-30 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US9853033B2 (en) 2014-04-30 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US9251888B1 (en) 2014-09-15 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with vertical gate-all-round MOSFETs
US9691471B2 (en) 2014-09-15 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with vertical gate-all-round MOSFETs
KR102288869B1 (ko) * 2014-10-01 2021-08-10 삼성전자주식회사 시스템 온 칩
US9741452B2 (en) 2015-02-23 2017-08-22 Qualcomm Incorporated Read-assist circuits for memory bit cells employing a P-type field-effect transistor (PFET) read port(s), and related memory systems and methods
US9984730B2 (en) 2015-02-23 2018-05-29 Qualcomm Incorporated Negative supply rail positive boost write-assist circuits for memory bit cells employing a P-type field-effect transistor (PFET) write port(s), and related systems and methods
KR102352154B1 (ko) 2015-03-03 2022-01-17 삼성전자주식회사 집적회로 소자
KR102352153B1 (ko) * 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102293185B1 (ko) * 2015-04-21 2021-08-24 삼성전자주식회사 콘택 플러그들을 갖는 반도체 소자 및 그 형성 방법
US9419003B1 (en) * 2015-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9653281B2 (en) 2015-06-22 2017-05-16 Qualcomm Incorporated Structure and method for tunable memory cells including fin field effect transistors
US9704564B2 (en) * 2015-11-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with reduced capacitance and resistance
US10128253B2 (en) * 2016-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Two-port SRAM structure
CN106448725B (zh) * 2016-09-21 2018-11-30 宁波大学 一种基于FinFET器件的读写分离存储单元
US9972571B1 (en) * 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
US10050045B1 (en) * 2017-06-16 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell with balanced write port
CN108665943B (zh) * 2018-05-04 2020-06-09 上海华力集成电路制造有限公司 一种静态随机存取存储器读取电流的测试方法
US10529414B2 (en) 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell having SiGe PMOS fin lines
US11315933B2 (en) * 2018-06-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure and method for forming the same
US11069692B2 (en) 2018-07-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET SRAM cells with dielectric fins
US11437385B2 (en) 2018-09-24 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET SRAM cells with reduced fin pitch
US10916550B2 (en) 2018-10-30 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with gate all around transistors
CN114664742A (zh) * 2019-09-23 2022-06-24 中国科学院微电子研究所 Sram单元及包括sram单元的存储器和电子设备
US20240062811A1 (en) 2022-08-18 2024-02-22 Ecole Polytechnique Federale De Lausanne (Epfl) Fin Field-Effect Transistor (FinFET) Based Semiconductor Memory Array Having Memory Cells Using A Reduced Surface Area

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623989A (en) 1983-08-31 1986-11-18 Texas Instruments Incorporated Memory with p-channel cell access transistors
CA2342575A1 (en) 2001-04-03 2002-10-03 Mosaid Technologies Incorporated Content addressable memory cell
US7033734B2 (en) 2003-02-28 2006-04-25 Intel Corporation Dipole illumination
US7250657B2 (en) * 2005-03-11 2007-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Layout structure for memory arrays with SOI devices
JP2006269674A (ja) 2005-03-23 2006-10-05 Nec Electronics Corp 半導体集積回路
US7723806B2 (en) 2006-03-28 2010-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells and semiconductor memory device using the same
US20090073746A1 (en) * 2006-04-24 2009-03-19 Nxp B.V. Static random access memory cell
US20080121948A1 (en) * 2006-08-16 2008-05-29 International Business Machines Corporation FINFET drive strength de-quantization using multiple orientation fins
US7655989B2 (en) * 2006-11-30 2010-02-02 International Business Machines Corporation Triple gate and double gate finFETs with different vertical dimension fins
US20080239859A1 (en) 2007-03-30 2008-10-02 Infineon Technologies Ag Access device
US20080299780A1 (en) 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction
US7737501B2 (en) 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
US7829951B2 (en) * 2008-11-06 2010-11-09 Qualcomm Incorporated Method of fabricating a fin field effect transistor (FinFET) device
US7674703B1 (en) 2009-01-27 2010-03-09 Infineon Technologies Ag Gridded contacts in semiconductor devices
US8203867B2 (en) 2009-05-21 2012-06-19 Texas Instruments Incorporated 8T SRAM cell with one word line
US8654568B2 (en) 2009-08-24 2014-02-18 Texas Instruments Incorporated 10T SRAM cell with near dual port functionality
US8258572B2 (en) 2009-12-07 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with FinFETs having multiple fins
US8399931B2 (en) * 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8942030B2 (en) 2010-06-25 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM cell circuit
US8675397B2 (en) * 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
US8315084B2 (en) 2010-03-10 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fully balanced dual-port memory cell
US8597994B2 (en) 2011-05-23 2013-12-03 GlobalFoundries, Inc. Semiconductor device and method of fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971586B2 (en) 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
US11756999B2 (en) 2018-06-28 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same

Also Published As

Publication number Publication date
KR101459220B1 (ko) 2014-11-07
CN103854696B (zh) 2016-12-28
TW201421617A (zh) 2014-06-01
DE102013103400A1 (de) 2014-06-05
TWI523152B (zh) 2016-02-21
US8779528B2 (en) 2014-07-15
CN103854696A (zh) 2014-06-11
KR20140070311A (ko) 2014-06-10
US20140151811A1 (en) 2014-06-05
DE102013103400B4 (de) 2014-07-17
DE102013022270B4 (de) 2021-07-15

Similar Documents

Publication Publication Date Title
DE102013103400B4 (de) Sram-zelle, die finfets umfasst
DE102013105020B4 (de) SRAM-Zelle
DE102015105970B4 (de) SRAM-Zellen mit Vertikal-Rundumgate-MOSFETs
DE102014110957B4 (de) Statische Dual-Port-RAM-Zelle
DE102013103057B4 (de) Halbleitervorrichtung mit FinFETs mit zweistufigen Finnen
DE102013102427B4 (de) Dual-Port-SRAM-Verbindungsstruktur
DE102013105074B4 (de) Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst
DE102005001134B4 (de) Knotenpunkt-Kontaktstrukturen in Halbleitervorrichtungen, insbesondere SRAM-Vorrichtungen, und Verfahren zur Herstellung derselben
DE102013104983B4 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE102016101764B4 (de) Antifuse-Zellenstruktur
DE102016114698A1 (de) SRAM-Struktur mit verringerter Kapazität und verringertem Widerstand
DE102010053571B4 (de) SRAM-Struktur mit FinFETs mit mehreren Rippen
DE102015105957A1 (de) SRAM-Zellen mit Vertigal-Rundumgate-MOSFETs
DE602005002546T2 (de) Verbessertes layout einer sram-speicherzelle
DE102008001534B4 (de) Transistor mit reduzierter Ladungsträgermobilität und assoziierte Verfahren sowie SRAM-Zelle mit solchen Transistoren
DE10338986B4 (de) SRAM-Bauelement
DE10252845A1 (de) Halbleiterspeichervorrichtung
DE102005000997A1 (de) Integrierte Halbleiterschaltungen mit gestapelten Knotenkontaktstrukturen und Verfahren zum Herstellen solcher Vorrichtungen
DE102005007822A1 (de) Integrierte Schaltungsanordnung mit Feldeffekttransistor, insbesondere mit Tunnel-Feldeffekttransistor
DE102019128275A1 (de) 4cpp-sram-zelle und array
DE10231677A1 (de) Halbleiterspeichervorrichtung
DE102017115107A1 (de) Schutz vor Gate-Kontakt-Überbrückung durch verringerte Kontaktabmessungen in FinFET-SRAM
DE112019004223T5 (de) Mikroelektronische Einheit unter Verwendung vertikal gestapelter Einheiten
DE10311085A1 (de) Halbleiterspeicher
DE102019117897B4 (de) Halbleitervorrichtung zur logik- und speicher-co-optimierung sowie schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102013103400

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027110000

Ipc: H10B0010000000