CN108665943B - 一种静态随机存取存储器读取电流的测试方法 - Google Patents

一种静态随机存取存储器读取电流的测试方法 Download PDF

Info

Publication number
CN108665943B
CN108665943B CN201810419274.2A CN201810419274A CN108665943B CN 108665943 B CN108665943 B CN 108665943B CN 201810419274 A CN201810419274 A CN 201810419274A CN 108665943 B CN108665943 B CN 108665943B
Authority
CN
China
Prior art keywords
tube
pull
bit line
gate
high potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810419274.2A
Other languages
English (en)
Other versions
CN108665943A (zh
Inventor
陈品翰
吴栋诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810419274.2A priority Critical patent/CN108665943B/zh
Publication of CN108665943A publication Critical patent/CN108665943A/zh
Priority to US16/191,446 priority patent/US10650909B2/en
Application granted granted Critical
Publication of CN108665943B publication Critical patent/CN108665943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供了一种静态随机存取存储器读取电流的测试方法，对每一个基本的静态随机存取存储单元，将第一下拉管的栅极与第一位线耦接；将字线以及第一位线置于高电位；感测第一位线的电流。本发明所提供的测试方法还可用于矩阵式排列的静态随机存取存储单元，高效率地批量完成静态随机存取存储器读取电流的测试。

Description

一种静态随机存取存储器读取电流的测试方法
技术领域
本发明涉及一种测试方法，尤其涉及一种用于静态随机存取存储单元读取电流的测试方法。
背景技术
静态随机存取存储器(SRAM，Static Random Access Memory)依靠存储单元中具有正反馈特性的交叉耦合反相器对所构成的锁存器来存储“0”或“1”信息，目前常见的静态随机存取存储器存储单元的结构由六个晶体管组成，请参照图1，图1示出了常见的静态随机存取存储器一个存储单元的电路结构图，上述六个晶体管的电路结构具有对称性，包括连接在第一位线BL和第二位线BLB之间的第一门管PG1、第一上拉管PU1、第一下拉管PD1、第二门管PG2、第二上拉管PU2和第二下拉管PD2。第一上拉管PU1和第一下拉管PD1构成第一反相器，第二上拉管PU2和第二下拉管PD2构成第二反相器，第一反相器与第二反相器交叉耦接，即第一反相器的输入端与第二反相器的输出端Nb电连接、第一反相器的输出端Na与第二反相器的输入端电连接形成锁存器用于所存数据逻辑值。第一门管PG1和第二门管PG2的栅极与字线相连，在对SRAM存储器进行读/写操作时分别控制第一反相器和第二反相器与第一位线BL、第二位线BLB连接或断开。
静态随机存取存储器作为IC领域中一个极为重要的部分，其测试工作对于保证集成电路产品的质量具有重要的实际应用价值。传统的基于电压测试的测试方法已得到了广泛的应用，但这种方法仍然无法有效地检测某些故障，作为电压测试方法的补充，电流测试方法能够提高故障覆盖率和产品的可靠性。
测试静态随机存取存储器读取电流能够有效地筛选出异常的静态随机存储单元。但目前现有的静态随机存取存储器读取电流的测试步骤复杂，测试中需要使用大量引线，耗费大量时间并且不适合进行批量测试。具体的，目前现有的测试静态随机存取存储器读取电流的方法在测试时，需要先由第一位线BL和第二位线BLB写入信号，再于BL与BLB加电压，最后经由BL和BLB测量电流，静态随机存取存储器的读取电流为BL和BLB两端中电流高的一端的电流。现有技术中的读取电流的测试方法需要花费较多的测试键与接脚以及较长的测试时间，才能够获取足够大量的测试数据，用于检测存储单元的异变。
因此亟需一种用于静态随机存取存储单元读取电流的测试方法，以减少测试所需的硬件设备并且步骤简单，方便测试人员大批量对静态随机存取存储器进行测试。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了解决上述问题，本发明提供了一种静态随机存取存储单元读取电流的测试方法，上述静态随机存取存储单元包括连接在第一位线和第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管；上述第一上拉管的漏极与上述第一下拉管的漏极相连并连接至上述第一门管的源极，上述第一上拉管的栅极与上述第一下拉管的栅极相连并连接至上述第二门管的源极，上述第一门管的漏极与上述第一位线相连，上述第一门管的栅极与字线相连；上述第二上拉管的漏极与上述第二下拉管的漏极相连并连接至上述第二门管的源极，上述第二上拉管的栅极与上述第二下拉管的栅极相连并连接至上述第一门管的源极，上述第二门管的漏极与上述第二位线相连，上述第二门管的栅极与上述字线相连；上述测试方法包括：将上述第一下拉管的栅极与上述第一位线耦接；将上述字线以及上述第一位线置于高电位；将上述第二位线空载；感测上述第一位线的电流。
可选的，上述读取电流从置于高电位的上述第一位线流向被置于高电位的上述字线导通的上述第一门管以及被置于高电位的上述第一位线导通的上述第一下拉管。
可选的，上述测试方法还包括：将上述第二下拉管的栅极与上述第二位线耦接；将上述字线以及上述第二位线置于高电位；将上述第一位线空载；感测上述第二位线的电流。
可选的，上述读取电流从置于高电位的上述第二位线流向被置于高电位的上述字线导通的上述第二门管以及被置于高电位的上述第二位线导通的上述第二下拉管。
可选的，上述第一上拉管与上述第二上拉管为P型MOS管，上述第一门管、上述第一下拉管、上述第二门管与上述第二下拉管为N型MOS管。
本发明还提供了一种静态随机存取存储器读取电流的测试方法，上述静态随机存取存储器包括以多行和多列布置的多个静态随机存取存储单元，同一列的多个上述静态随机存取存储单元共享一条第一位线和一条第二位线；同一行的多个上述静态随机存取存储单元共享一条字线；每个上述静态随机存取存储器单元包含连接在上述第一位线和上述第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管，上述第一上拉管的漏极与上述第一下拉管的漏极相连并连接至上述第一门管的源极，上述第一上拉管的栅极与上述第一下拉管的栅极相连并连接至上述第二门管的源极，上述第一门管的漏极与上述第一位线相连，上述第一门管的栅极与上述字线相连；上述第二上拉管的漏极与上述第二下拉管的漏极相连并连接至上述第二门管的源极，上述第二上拉管的栅极与上述第二下拉管的栅极相连并连接至上述第一门管的源极，上述第二门管的漏极与上述第二位线相连，上述第二门管的栅极与上述字线相连；上述测试方法包括：将每个第一下拉管的栅极与对应的第一位线耦接；将多条上述字线逐条地置于高电位同时将其余字线空载；将多条上述第一位线逐条地置于高电位同时将其余第一位线空载；将所有第二位线空载；逐个地感测其字线和第一位线皆置于高电位的静态随机存取存储单元的第一位线电流。
可选的，上述静态随机存取存储单元的读取电流从置于高电位的第一位线流向被置于高电位的字线导通的第一门管以及被置于高电位的第一位线导通的第一下拉管。
可选的，上述测试方法还包括：将每个第二下拉管的栅极与对应的第二位线耦接；将多条上述字线逐条地置于高电位同时将其余字线空载；将多条上述第二位线逐条地置于高电位同时将其余第二位线空载；将所有第一位线空载；逐个地感测其字线和第二位线皆置于高电位的静态随机存取存储单元的第二位线电流。
可选的，上述静态随机存取存储单元的读取电流从置于高电位的第二位线流向被置于高电位的字线导通的第二门管以及被置于高电位的第二位线导通的第二下拉管。
可选的，每个上述第一上拉管与上述第二上拉管为P型MOS管，每个上述第一门管、上述第一下拉管、上述第二门管与上述第二下拉管为N型MOS管。
经由本发明提供的测试方法，测试步骤简单，测试所需要的硬件接口数量减小，并且为测试人员实现大批量测试提供了可能。
附图说明
图1示出了本发明所测试的静态随机存取存储器一个存储单元的电路结构图。
图2示出了本发明所提供的测试方法测试读取电流的一实施例电路示意图。
图3示出了本发明所提供的测试方法测试读取电流的另一实施例电路示意图。
图4示出了本发明所提供的测试方法矩阵式测试读取电流的电路示意图。
具体实施方式
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
为了达到上述目的，本发明提供了一种步骤简单的测试方法，来测试静态随机存取存储器的读取电流。
图2示出了根据本发明所提供的测试方法测区读取电流的电路示意图，静态随机存取存储单元包括连接在第一位线BL和第二位线BLB之间的第一门管PG1、第一上拉管PU1、第一下拉管PD1、第二门管PG2、第二上拉管PU2和第二下拉管PD2；第一上拉管PU1的漏极与第一下拉管PD1的漏极相连并连接至第一门管PG1的源极，第一上拉管PU1的栅极与第一下拉管PD1的栅极相连并连接至第二门管PG2的源极Nb，第一门管PG1的漏极与第一位线BL相连，第一门管PG1的栅极与字线相连；第二上拉管PU2的漏极与第二下拉管PD2的漏极相连并连接至第二门管PG2的源极，第二上拉管PU2的栅极与第二下拉管PD2的栅极相连并连接至第一门管PG1的源极Na，第二门管PG2的漏极与第二位线BLB相连，第二门管PG2的栅极与字线相连。第一上拉管PU1与第二上拉管PU2为P型MOS管，第一门管PG1、第一下拉管PD1、第二门管PG2与第二下拉管PD2为N型MOS管。
如图2所示的测试电路，旨在测试BL端的电流，为了测试BL端的电流，将与BL端同边的第一下拉管PD1的栅极连接至第一位线BL上。当字线WL和第一位线BL同时接入高电位，且第二位线BLB空载时，字线WL的高电位使第一门管PG1导通，第一位线BL的高电位使第一下拉管PD1导通，此时第一门管PG1与第一下拉管PD1都被打开，第一位线BL到接地的Vss形成通路，电流可以从第一位线BL经过导通的第一门管PG1和第一下拉管PD1流向Vss，此时，BL端的电流虽然并非实际的读取电流，但系与实际读取电流非常接近的模拟读取电流，因此，测量BL端的电流，可以认为BL端的电流IBL为读取电流。
本领域技术人员应当知道，如图3所示，若旨在测试BLB端的电流，为了测试BLB端的电流，可以将与BLB端同边的第二下拉管PD2的栅极连接至第二位线BLB上。当字线WL和第二位线BLB同时接入高电位，且第一位线BL空载时，字线WL的高电位使第二门管PG2导通，第二位线BLB的高电位使第二下拉管PD2导通，此时第二门管PG2与第二下拉管PD2都被打开，第二位线BLB到接地的Vss形成通路，电流可以从第二位线BLB经过导通的第二门管PG2和第二下拉管PD2流向Vss，此时，BLB端的电流虽然并非实际的读取电流，但系与实际读取电流非常接近的模拟读取电流，因此，测量BLB端的电流，可以认为BLB端的电流IBLB为读取电流。
通过将下拉管的栅极与对应边的位线相连，并且将对应边的位线以及字线同时位于高电位，将另一边的位线空载，可以使电流从高电位的位线流向接地的Vss，模拟出与实际读取电流十分接近的模拟读取电流，以将其作为读取电流。通过本发明所提供的方法，不需要如现有技术中需要先写入信号位，进行量测并比较，近而获取读取电流的过程。
本发明提供的静态随机存取存储器读取电流的测试方法还包括可以用于测试大量数据。具体的，可以将静态随机存取存储单元扩展构成矩阵式电路，图4示出了本发明所提供的测试方法矩阵式测试读取电流的电路示意图。如图4所示，按列排列的多个静态随机存取存储单元共享一组第一位线BL01和第二位线BLB01(图中未示出)；按行排列的多个静态随机存取存储单元共享一条字线WL01。图中示出了多个(具体为10*10个)如图1所述的存储单元，存储单元的结构可参考上述，在此不再赘述，同时，图4所示的实施例旨在逐个测试流经第一位线BL01-BL10端的电流，为方便示意，在图中仅示出了存储单元中，与BL01-BL10端同边的第一门管和第一下拉管，本领域技术人员应当明白每个存储单元还可以包括其他元器件。
为了逐个测试BL01-BL10端的电流，将与BL01-BL10端同边的第一下拉管的栅极连接至对应的第一位线上。逐个将字线和第一位线同时接入高电位，且第二位线以及其余第一位线空载时，字线的高电位使第一门管导通，第一位线的高电位使第一下拉管导通，此时第一门管与第一下拉管都被打开，第一位线到接地的Vss形成通路，电流可以从第一位线经过导通的第一门管和第一下拉管流向Vss，此时，BL01-BL10端的电流虽然并非实际的读取电流，但系与实际读取电流非常接近的模拟读取电流，因此，逐个测量BL01-BL10端的电流，可以认为BL01-BL10端的电流IBL为读取电流。
具体的，在矩阵式电路中，可以通过逐个选择一条字线WL被置于高电位，例如，先使字线WL01被置于高电位，将其余字线WL02-10空载，响应于WL01被置于高电位，逐个将第一位线被置于高电位，例如，逐个将BL01、BL02……BL09、BL10置于高电位，而同时将其余位线空载，响应于第一位线BL01被置于高电位，其余位线空载，感测第一位线BL01的电流以获得存储单元01的读取电流；响应于第一位线BL02被置于高电位，其余位线空载，感测第一位线BL02的电流以获得存储单元02的读取电流；响应于第一位线BL10被置于高电位，其余位线空载，感测第一位线BL10的电流以获得存储单元10的读取电流。
通过上述方式，可以通过导通一根字线，逐个导通位线的方式将测量的效率大幅度提高。通过高效的测量方式，能够批量获得存储单元读取电流的数据，可以被用于检测存储单元读取电流中的异变量。
本领域技术人员可以知道，在矩阵式电路中，测试方式还可以通过逐个选择一条位线BL被置于高电位，其余位线空载，例如，先使位线BL01被置于高电位，其余位线BL02-BL10空载，响应于BL01被置于高电位，逐个将字线被置于高电位，例如，逐个将WL01、WL02……WL09、WL10置于高电位，响应于第一位线BL01被置于高电位，感测第一位线BL01的电流以获取读取电流。例如，导通WL01，WL02-WL10空载，感测BL01以获得存储单元01的读取电流；导通WL02，WL01、WL03-WL10空载，感测BL01以获得存储单元11的读取电流；导通WL10，WL01-WL09空载，感测BL01以获得存储单元91的读取电流。
通过上述方式，可以通过导通一根位线，逐个导通字线的方式将测量的效率大幅度提高。通过高效的测量方式，能够批量获得存储单元读取电流的数据，可以被用于检测存储单元读取电流中的异变量。
本领域技术人员可以知道，虽然图4中未示出，本发明所提供的方法亦可测试流经第二位线BLB01-BLB10端的电流，具体的方法可以参考上述，在此不再赘述。
本领域技术人员还应当明白，在需要一并测量BL端和BLB端的电流时，根据本发明所提供的矩阵式电路，在与BL01-BL10端同边的第一下拉管的栅极连接至对应的第一位线上，并且，与BLB01-BLB10端同边的第二下拉管的栅极连接至对应的第二位线上的情况下，可以逐条使字线位于高电位，交替地使每一条第一位线和每一条第二位线位于高电位，并逐个感测其字线与第一位线或第二位线同时置于高电位的存储单元的所述置于高电位的位线电流。
或者，在与BL01-BL10端同边的第一下拉管的栅极连接至对应的第一位线上，并且，与BLB01-BLB10端同边的第二下拉管的栅极连接至对应的第二位线上的情况下，使第一位线以及一条字线置于高电位，感测该单元的第一位线的电流，随后使该第一位线空载，使同一单元的第二位线置于高电位并感测该第二位线的电流，随后使该单元的字线空载，并使与该单元共享同一条该第二位线的下一单元的字线位于高电位，并感测该下一单元的第二位线电流，随后将该第二位线空载，将该下一单元的该第一位线置于高电位并感测其电流。直至逐个将每一个单元的第一位线、第二位线的读取电流测量完毕。本领域技术人员应当知道，对于矩阵式的电路，本发明所提供的读取电流测量方法包括但不限于上述举例。
具体实施例
根据本发明所提供的方法，通过利用布局(Layout)的方式，改变导线的绕线，使得对应下拉管的栅极与对应的位线相连。在测试过程中，采用：
SRAM型号：28nm的HKMG SRAM Cell，尺寸为0.127um^2；
TSK型号：pad 22,长*宽＝2199.978um*59.9985um；
pad pitch＝99.999um；
pad size＝49.9995um*49.9995um；
pad space＝49.9995um；
M082shuttle平台：华力微电子开发的mask shuttle平台进行测试。
本领域技术人员应当明白，虽然以28nm的SRAM平台为例来做设计，但本发明所提供的方法通用于各个SRAM世代，如90nm、65nm、55nm、40nm、28nm、22nm、20nm、16nm、14nm、10nm、7nm、5nm等皆通用。
在测试数量为100个SRAM单元的情况下，采用本发明所提供的矩阵式测量方式，具体的接线布局方式如下表所列：
Figure BDA0001650282110000091
根据本发明所提供的测试方法，在测量大量存储单元的读取电流时所需要的硬件接线布局简单，并且并发明所提供的方法步骤简单，操作方便，测试效率高。
本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现为计算机程序产品，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的合意程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合也应被包括在计算机可读介质的范围内。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。

Claims (8)

1.一种静态随机存取存储单元读取电流的测试方法，所述静态随机存取存储单元包括连接在第一位线和第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管；
所述第一上拉管的漏极与所述第一下拉管的漏极相连并连接至所述第一门管的源极，所述第一上拉管的栅极与所述第一下拉管的栅极相连并连接至所述第二门管的源极，所述第一门管的漏极与所述第一位线相连，所述第一门管的栅极与字线相连；
所述第二上拉管的漏极与所述第二下拉管的漏极相连并连接至所述第二门管的源极，所述第二上拉管的栅极与所述第二下拉管的栅极相连并连接至所述第一门管的源极，所述第二门管的漏极与所述第二位线相连，所述第二门管的栅极与所述字线相连；
所述测试方法包括：
将所述第一下拉管的栅极与所述第一位线耦接；
将所述字线以及所述第一位线置于高电位；
将所述第二位线空载；
感测所述第一位线的电流；其中
所述第一上拉管与所述第二上拉管为P型MOS管，所述第一门管、所述第一下拉管、所述第二门管与所述第二下拉管为N型MOS管。
2.如权利要求1所述的测试方法，其特征在于，所述读取电流从置于高电位的所述第一位线流向被置于高电位的所述字线导通的所述第一门管以及被置于高电位的所述第一位线导通的所述第一下拉管。
3.如权利要求1所述的测试方法，其特征在于，所述测试方法还包括：
将所述第二下拉管的栅极与所述第二位线耦接；
将所述字线以及所述第二位线置于高电位；
将所述第一位线空载；
感测所述第二位线的电流。
4.如权利要求3所述的测试方法，其特征在于，所述读取电流从置于高电位的所述第二位线流向被置于高电位的所述字线导通的所述第二门管以及被置于高电位的所述第二位线导通的所述第二下拉管。
5.一种静态随机存取存储器读取电流的测试方法，所述静态随机存取存储器包括以多行和多列布置的多个静态随机存取存储单元，同一列的多个所述静态随机存取存储单元共享一条第一位线和一条第二位线；同一行的多个所述静态随机存取存储单元共享一条字线；
每个所述静态随机存取存储器单元包含连接在所述第一位线和所述第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管，
所述第一上拉管的漏极与所述第一下拉管的漏极相连并连接至所述第一门管的源极，所述第一上拉管的栅极与所述第一下拉管的栅极相连并连接至所述第二门管的源极，所述第一门管的漏极与所述第一位线相连，所述第一门管的栅极与所述字线相连；
所述第二上拉管的漏极与所述第二下拉管的漏极相连并连接至所述第二门管的源极，所述第二上拉管的栅极与所述第二下拉管的栅极相连并连接至所述第一门管的源极，所述第二门管的漏极与所述第二位线相连，所述第二门管的栅极与所述字线相连；
所述测试方法包括：
将每个第一下拉管的栅极与对应的第一位线耦接；
将多条所述字线逐条地置于高电位同时将其余字线空载；
将多条所述第一位线逐条地置于高电位同时将其余第一位线空载；
将所有第二位线空载；
逐个地感测其字线和第一位线皆置于高电位的静态随机存取存储单元的第一位线电流；其中
每个所述第一上拉管与所述第二上拉管为P型MOS管，每个所述第一门管、所述第一下拉管、所述第二门管与所述第二下拉管为N型MOS管。
6.如权利要求5所述的测试方法，其特征在于，所述静态随机存取存储单元的读取电流从置于高电位的所述第一位线流向被置于高电位的所述字线导通的第一门管以及被置于高电位的所述第一位线导通的第一下拉管。
7.如权利要求5所述的测试方法，其特征在于，所述测试方法还包括：
将每个第二下拉管的栅极与对应的第二位线耦接；
将多条所述字线逐条地置于高电位同时将其余字线空载；
将多条所述第二位线逐条地置于高电位同时将其余第二位线空载；
将所有第一位线空载；
逐个地感测其字线和第二位线皆置于高电位的静态随机存取存储单元的第二位线电流。
8.如权利要求7所述的测试方法，其特征在于，所述静态随机存取存储单元的读取电流从置于高电位的所述第二位线流向被置于高电位的所述字线导通的第二门管以及被置于高电位的所述第二位线导通的第二下拉管。
CN201810419274.2A 2018-05-04 2018-05-04 一种静态随机存取存储器读取电流的测试方法 Active CN108665943B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810419274.2A CN108665943B (zh) 2018-05-04 2018-05-04 一种静态随机存取存储器读取电流的测试方法
US16/191,446 US10650909B2 (en) 2018-05-04 2018-11-15 Testing method for reading current of static random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810419274.2A CN108665943B (zh) 2018-05-04 2018-05-04 一种静态随机存取存储器读取电流的测试方法

Publications (2)

Publication Number Publication Date
CN108665943A CN108665943A (zh) 2018-10-16
CN108665943B true CN108665943B (zh) 2020-06-09

Family

ID=63781832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810419274.2A Active CN108665943B (zh) 2018-05-04 2018-05-04 一种静态随机存取存储器读取电流的测试方法

Country Status (2)

Country Link
US (1) US10650909B2 (zh)
CN (1) CN108665943B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508539B (zh) * 2020-05-25 2023-07-18 上海华力集成电路制造有限公司 一种八管双端口静态随机存取存储器及其制备方法
US11984151B2 (en) 2021-07-09 2024-05-14 Stmicroelectronics International N.V. Adaptive bit line overdrive control for an in-memory compute operation where simultaneous access is made to plural rows of a static random access memory (SRAM)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732015A (en) * 1991-04-23 1998-03-24 Waferscale Integration, Inc. SRAM with a programmable reference voltage
CN1474411A (zh) * 2002-08-09 2004-02-11 三菱电机株式会社 具有伪存储单元的静态半导体存储装置
CN101114518A (zh) * 2006-07-26 2008-01-30 台湾积体电路制造股份有限公司 静态随机存取存储器单元以及其操作方法
CN101506903A (zh) * 2006-08-22 2009-08-12 Nxp股份有限公司 测试静态随机存取存储器的方法
CN101770805A (zh) * 2008-12-29 2010-07-07 台湾积体电路制造股份有限公司 在sram设计中使用双栅极晶体管提升读/写边界
CN103700398A (zh) * 2013-12-30 2014-04-02 上海集成电路研发中心有限公司 一种静态随机存储单元
CN103854696A (zh) * 2012-11-30 2014-06-11 台湾积体电路制造股份有限公司 含FinFET的SRAM单元
CN104464824A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(北京)有限公司 存储阵列中的mos管阈值电压的测试方法
CN105336364A (zh) * 2014-05-29 2016-02-17 展讯通信（上海）有限公司 Sram存储单元、存储阵列及存储器
CN105336359A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 Sram单元和sram存储器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3560480B2 (ja) * 1998-10-05 2004-09-02 シャープ株式会社 スタティック・ランダム・アクセスメモリ
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
US8315085B1 (en) * 2011-11-04 2012-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM timing tracking circuit

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732015A (en) * 1991-04-23 1998-03-24 Waferscale Integration, Inc. SRAM with a programmable reference voltage
CN1474411A (zh) * 2002-08-09 2004-02-11 三菱电机株式会社 具有伪存储单元的静态半导体存储装置
CN101114518A (zh) * 2006-07-26 2008-01-30 台湾积体电路制造股份有限公司 静态随机存取存储器单元以及其操作方法
CN101506903A (zh) * 2006-08-22 2009-08-12 Nxp股份有限公司 测试静态随机存取存储器的方法
CN101770805A (zh) * 2008-12-29 2010-07-07 台湾积体电路制造股份有限公司 在sram设计中使用双栅极晶体管提升读/写边界
CN103854696A (zh) * 2012-11-30 2014-06-11 台湾积体电路制造股份有限公司 含FinFET的SRAM单元
CN104464824A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(北京)有限公司 存储阵列中的mos管阈值电压的测试方法
CN103700398A (zh) * 2013-12-30 2014-04-02 上海集成电路研发中心有限公司 一种静态随机存储单元
CN105336364A (zh) * 2014-05-29 2016-02-17 展讯通信（上海）有限公司 Sram存储单元、存储阵列及存储器
CN105336359A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 Sram单元和sram存储器

Also Published As

Publication number Publication date
CN108665943A (zh) 2018-10-16
US20190341121A1 (en) 2019-11-07
US10650909B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
US8693271B2 (en) Method of stressing static random access memories for pass transistor defects
US7936623B2 (en) Universal structure for memory cell characterization
KR950001133B1 (ko) 스태틱형 반도체 기억장치
US6208572B1 (en) Semiconductor memory device having resistive bitline contact testing
JP3258676B2 (ja) メモリアレイ用短絡回路検知器回路
EP0642134B1 (en) Test of a static random access memory
US6501692B1 (en) Circuit and method for stress testing a static random access memory (SRAM) device
US20050213415A1 (en) Static memory cell and SRAM device
US7924640B2 (en) Method for memory cell characterization using universal structure
KR100516226B1 (ko) 에스램 테스트용 셀 및 에스램 셀 테스트 방법
TW200428392A (en) Static random access memory
TW565850B (en) Duty-cycle-efficient SRAM cell test
CN108665943B (zh) 一种静态随机存取存储器读取电流的测试方法
US5495448A (en) Memory testing through cumulative word line activation
KR20050008829A (ko) 메모리의 소프트 결함 검출 방법 및 장치
KR0172344B1 (ko) 웨이퍼 번인 테스트회로 및 그 방법
US6731561B2 (en) Semiconductor memory and method of testing semiconductor memory
Segura et al. A detailed analysis of CMOS SRAM's with gate oxide short defects
Sharma et al. Built in self-test scheme for SRAM memories
US8432760B2 (en) Method of screening static random access memories for unstable memory cells
US8233341B2 (en) Method and structure for SRAM cell trip voltage measurement
JP5587141B2 (ja) 半導体装置
Wu et al. Characterization and fault modeling of intermediate state defects in STT-MRAM
US6556491B2 (en) Semiconductor storage device and method of testing the same
TWI382425B (zh) 檢測缺陷之測試系統及其測試方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant