DE112007001860B4 - Siliziumcarbidhalbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Siliziumcarbidhalbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE112007001860B4
DE112007001860B4 DE112007001860.7T DE112007001860T DE112007001860B4 DE 112007001860 B4 DE112007001860 B4 DE 112007001860B4 DE 112007001860 T DE112007001860 T DE 112007001860T DE 112007001860 B4 DE112007001860 B4 DE 112007001860B4
Authority
DE
Germany
Prior art keywords
layer
silicon carbide
crystals
semiconductor device
granular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112007001860.7T
Other languages
English (en)
Other versions
DE112007001860T5 (de
Inventor
Akinori Seki
Yukari Tani
Noriyoshi Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Fine Ceramics Center
Toyota Motor Corp
Original Assignee
Japan Fine Ceramics Center
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Fine Ceramics Center, Toyota Motor Corp filed Critical Japan Fine Ceramics Center
Publication of DE112007001860T5 publication Critical patent/DE112007001860T5/de
Application granted granted Critical
Publication of DE112007001860B4 publication Critical patent/DE112007001860B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Siliziumcarbidhalbleitervorrichtung, die zur Steuerung eines Ladungsträgerflusses zwischen einem Sourcebereich und einem Drainbereich durch eine Gatespannung eingerichtet ist, mit: einem Siliziumcarbidsubstrat (10), und einer Kanalschicht (40), die auf oder über dem Siliziumcarbidsubstrat angeordnet ist, zumindest einen Abschnitt eines Ladungsträgerflusspfades zwischen dem Sourcebereich und dem Drainbereich bildet, und Si1-xGexC-Kristalle (44) (0 ≤ x < 1) sowie granuläre Germaniumkristalle (42) mit einer höheren Germaniumkonzentration als die der Si1-xGexC-Kristalle enthält.

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung unter Verwendung von Siliziumcarbid (SiC) sowie ein Verfahren zu deren Herstellung.
  • Auf dem vorliegenden Gebiet offenbart die Druckschrift US 2003/0102490 A1 eine Halbleitervorrichtung und ihr Herstellungsverfahren. Ferner offenbart der Artikel von Chen Zhi-Ming et al.: „A Light Activated SiC Darlington Transistor Using SiCGe as Base Layer”, Chinese Phys. Lett., Band 20(3), Seiten 430–432, 2003, einen Transistor aus SiC mit einem p-SiCGe/n-SiC-Heteroübergang.
  • In letzter Zeit wurde ein Feldeffekttransistor (FET) mit einer zwischen einer stromaufnehmenden Sourceelektrode und einer stromabgebenden Drainelektrode angeordneten Gateelektrode zum Steuern des Stroms (Drainstroms) zwischen Source/Drain durch eine an die Gateelektrode angelegte Spannung vorgeschlagen. Der Feldeffekttransistor beinhaltet eine MOS-Bauart (MOSFET) mit einer MOS-Struktur für das Gate und einer Bauart mit Übergang unter Verwendung eines pn-Übergangs oder eines Schottky-Übergangs.
  • Bei einem MOSFET mit MOS-Struktur für die Gateelektrode wird die Leitfähigkeit eines Kanalbereichs, durch den der Drainstrom fließt, gesteuert, indem verwendet wird, dass eine Inversionsschicht aufgrund von Minoritätsladungsträgern auf der Oberfläche eines Halbleiters ausgebildet wird. Da sich der Stromwert ändert, wenn die Gatespannung verändert wird, kann er dann zur Verstärkung von elektrischen Signalen oder als Strom-an/aus-Schalter wirken.
  • Gemäß vorstehender Beschreibung beinhaltet die Halbleitervorrichtung mit der MOS-Struktur für das Gate eine Siliziumcarbidhalbleitervorrichtung (MOSFET) unter Verwendung eines Siliziumcarbid beinhaltenden Halbleiters (vergleiche beispielsweise die JP 3307184 B2 ).
  • Da jedoch bei Siliziumcarbid (SiC) die Ladungsträgerbeweglichkeit im Allgemeinen gering ist, die Grenzflächeneigenschaften in der MOS-Struktur unzureichend sind, und die Kanalbeweglichkeit des MOS-Transistors niedrig ist, entstand das Problem, dass der Durchlasswiderstand hoch ist und die Stromverluste ansteigen, wenn es zu einer Vorrichtung ausgebildet wird.
  • Die Erfindung erfolgte in Anbetracht der vorstehend beschriebenen existierenden Probleme und möchte eine Siliziumcarbidhalbleitervorrichtung mit großer Ladungsträgerbeweglichkeit im Kanalausbildungsbereich, einem geringen Durchlasswiderstand und einer ausgezeichneten Vorrichtungscharakteristik sowie ein Herstellungsverfahren dafür bereitstellen.
  • Eine erfindungsgemäße Siliziumcarbidhalbleitervorrichtung zur Lösung der vorstehend beschriebenen Aufgabe ist eine Siliziumcarbidhalbleitervorrichtung, die zur Steuerung eines Ladungsträgerflusses zwischen einem Sourcebereich und einem Drainbereich durch eine Gatespannung eingerichtet ist, mit einem Siliziumcarbidsubstrat, und einer Kanalschicht, die auf oder über dem Siliziumcarbidsubstrat angeordnet ist, die zumindest einen Abschnitt eines Ladungsträgerflusspfades zwischen dem Sourcebereich und dem Drainbereich bildet, und die Si1-xGexC-Kristalle (0 ≤ x < 1) und granuläre Germaniumkristalle mit höherer Germaniumkonzentration als die der Si1-xGexC-Kristalle aufweist.
  • Die erfindungsgemäße Siliziumcarbidhalbleitervorrichtung weist eine Kanalschicht mit Si1-xGexC-Kristallen (0 ≤ x < 1) und granulären Germaniumkristallen mit höherer Germaniumkonzentration als die der Si1-xGexC-Kristalle als zumindest ein Abschnitt eines Ladungsträgerflusspfades zwischen dem Sourcebereich und dem Drainbereich auf. Da die erfindungsgemäße Kanalschicht die granulären Germaniumkristalle mit größerer Beweglichkeit und Gitterkonstante und kleinerer Bandlücke im Vergleich zu Siliziumcarbid enthält, ist die Ladungsträgerbeweglichkeit in dem Kanalausbildungsbereich hoch, der Durchlasswiderstand ist niedrig, und die Vorrichtungscharakteristik ist ausgezeichnet.
  • Die erfindungsgemäße Siliziumcarbidhalbleitervorrichtung kann zudem eine Kontaktschicht auf oder über der Kanalschicht aufweisen. Durch Bereitstellung der Kontaktschicht bei der erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung kann der Kontaktwiderstand der Sourceelektrode und der Drainelektrode reduziert werden.
  • Bei der erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung können die granulären Germaniumkristalle in Kontakt mit dem Siliziumcarbidsubstrat und der Kontaktschicht sein. Mit einem derartigen Aufbau der erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung können das Siliziumcarbidhalbleitersubstrat und die Kontaktschicht durch die granulären Germaniumkristalle mit großer Beweglichkeit verbunden sein, und eine Halbleiterschicht mit einer effektiv hohen Germaniumkonzentration kann erhalten werden. Folglich kann die Ladungsträgerbeweglichkeit weiter verbessert werden.
  • Bei der erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung kann die Kontaktschicht auf der Oberfläche der Kanalschicht ausgebildete granuläre Germaniumkristalle beinhalten, oder sie kann ferner Si1-xGexC-Kristalle (0 ≤ x < 1) mit einer geringeren Germaniumkonzentration als die der granulären Germaniumkristalle enthalten. Mit einem derartigen Aufbau der Kontaktschicht kann der Kontaktwiderstand der Sourceelektrode und der Drainelektrode weiter verringert werden.
  • Das erfindungsgemäße Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung ist ein Verfahren zur Herstellung der vorstehend beschriebenen erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung, das bei einer Temperatur von 1400°C oder darunter das Ausbilden von granulären Germaniumkristallen durch die Zufuhr einer Gasmischung mit einem Germaniummaterial auf oder über einem Siliziumcarbidsubstrat oder auf oder über einer Kanalschicht aufweist, wodurch granuläre Germaniumkristalle auf der Oberfläche des Siliziumcarbidsubstrats oder der Oberfläche der Kanalschicht gewachsen werden.
  • Wenn die Temperatur höher als 1400°C beträgt, sublimieren die granulären Germaniumkristalle, und die granulären Germaniumkristalle können nicht auf der Oberfläche des Siliziumcarbidsubstrats oder auf der Oberfläche der Kanalschicht ausgebildet werden. Gemäß dem vorstehend beschriebenen Ausbildungsvorgang für die granulären Germaniumkristalle können die granulären Germaniumkristalle auf der Oberfläche des Siliziumcarbidsubstrats oder auf der Oberfläche der Kanalschicht ausgebildet werden.
  • Das erfindungsgemäße Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung kann ferner das Ausbilden einer Abdeckschicht durch Zuführen einer Gasmischung mit einem Siliziummaterial (beispielsweise einer Silanverbindung), einem Kohlenstoffmaterial (beispielsweise einer Kohlenwasserstoffverbindung) und optional einem Germaniummaterial (beispielsweise einer organischen Germaniumverbindung) auf oder über dem Siliziumcarbidsubstrat, auf dem die granulären Germaniumkristalle ausgebildet worden sind, oder auf oder über der Kanalschicht, auf der die granulären Germaniumkristalle ausgebildet worden sind, beinhalten, während von einer Temperatur, die kleiner gleich der Wachstumstemperatur für die granulären Germaniumkristalle bei der Ausbildung der granulären Germaniumkristalle ist, bis zu einer Temperatur von 1400 bis 2000°C erwärmt wird, wodurch Si1-xGexC-Kristalle (0 ≤ x < 1) epitaktisch aufgewachsen werden, welche die granulären Germaniumkristalle bedecken, um die Abdeckschicht mit den Si1-xGexC-Kristallen (0 ≤ x < 1) auf der Oberfläche des Siliziumcarbidsubstrats oder der Oberfläche der Kanalschicht auszubilden.
  • Gemäß dem vorstehend beschriebenen Ausbildungsvorgang für die Abdeckschicht sublimieren die granulären Germaniumkristalle nicht, und eine Abdeckschicht mit den Si1-xGexC-Kristallen (0 ≤ x < 1) kann ausgebildet werden.
  • Die Abdeckschicht kann die Sublimation der granulären Germaniumkristalle bei einem Hochtemperaturerwärmungsvorgang unterdrücken.
  • Bei dem Ausbildungsvorgang für die Abdeckschicht kann die Abdeckschicht ausgebildet werden, während die Temperatur kontinuierlich von einer Temperatur kleiner gleich der Aufwachstemperatur für die granulären Germaniumkristalle bis zu einer Temperatur von 1400 bis 2000°C angehoben wird, oder eine Abdeckschicht kann bis zu einer vorbestimmten Schichtdicke bei einer Temperatur ausgebildet werden, die kleiner gleich der Wachstumstemperatur der granulären Germaniumkristalle ist, und dann kann eine Abdeckschicht weiter ausgebildet werden, während die Temperatur bis zu 1400 bis 2000°C angehoben wird.
  • Die Erfindung stellt eine Siliziumcarbidhalbleitervorrichtung mit hoher Ladungsträgerbeweglichkeit in dem Kanalausbildungsbereich, einem geringen Durchlasswiderstand und ausgezeichneten Vorrichtungseigenschaften sowie ein Herstellungsverfahren dafür bereit.
  • 1 zeigt eine Schnittansicht eines ersten Ausführungsbeispiels von einer erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung;
  • 2 zeigt eine Querschnittsphotographie zur Darstellung von granulären Germaniumkristallen;
  • 3 zeigt eine Oberflächenphotographie zur Darstellung von granulären Germaniumkristallen;
  • 4 zeigt eine Schnittansicht einer Kanalschicht 40;
  • 5 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
  • 6 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
  • 7 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
  • 8 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
  • 9 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
  • 10 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
  • 11 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
  • 12 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
  • 13 zeigt eine Ansicht zur Beschreibung eines Herstellungsvorgangs für eine Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel; und
  • 14 zeigt eine Schnittansicht eines zweiten Ausführungsbeispiels für eine erfindungsgemäße Siliziumcarbidhalbleitervorrichtung.
  • Nachstehend sind eine Siliziumcarbidhalbleitervorrichtung und ihr Herstellungsverfahren gemäß der vorliegenden Erfindung unter Bezugnahme auf die beiliegende Zeichnung beschrieben. In der Zeichnung sind identische Funktionen mit denselben Bezugszeichen versehen und deren Beschreibung ist manchmal weggelassen.
  • 1 zeigt eine Schnittansicht eines ersten Ausführungsbeispiels von einer erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung. Die Siliziumcarbidhalbleitervorrichtung nach dem vorliegenden Ausführungsbeispiel ist als vertikaler Feldeffekttransistor in MOS-Bauart (MOSFET) aufgebaut, bei dem eine Gateelektrode als eine MOS-Struktur gebildet ist, und Ladungsträger sich in vertikaler Richtung zum vertikalen Durchqueren des Inneren der Vorrichtung zwischen der auf einer Oberfläche eines Siliziumcarbidsubstrats angeordneten Sourceelektrode und der auf der Sourceelektrodenausbildungsoberfläche gegenüberliegenden Seite angeordneten Drainelektrode bewegen.
  • Bei dem MOSFET gemäß dem vorliegenden Ausführungsbeispiel sind eine 1 μm dicke SiC-Pufferschicht 20 (N+; N2-dotiert, Ladungsträgerkonzentration: 3 × 1018 cm–3), eine 10 μm dicke SiC-Driftschicht 30 (N–; N2-dotiert, Ladungsträgerkonzentration: 5 × 1015 cm–3), eine 2 μm dicke Kanalschicht 40 mit granulären Germaniumkristallen (P–; Al-dotiert, Ladungsträgerkonzentration: 5 × 1015 cm–3), die auf der SiC-Driftschicht 30 angeordnet sind und eine Höhe von 0,5 μm in Richtung der Dicke des SiC-Substrates 10 aufweisen, sowie einer 2 μm dicken Abdeckschicht (P–; Al-dotiert, Ladungsträgerkonzentration: 5 × 1015 cm–3) zum Abdecken der granulären Germaniumkristalle, und eine 0,5 μm dicke SiC-Kontaktschicht 50 (N+; N2-dotiert, Ladungsträgerkonzentration: 3 × 1018 cm–3 oder mehr) in dieser Reihenfolge auf dem einkristallinen Siliziumcarbidsubstrat (SiC-Substrat) 10 (4H-SiC (0001) 8° weg von [11–20], Ladungsträgerkonzentration (N+; 3 × 1018 cm–3), 350 μm Dicke) gestapelt.
  • Die Dicke des SiC-Substrates 10 ist nicht besonders beschränkt und kann innerhalb eines Bereichs von beispielsweise 100 bis 500 μm geeignet ausgewählt werden. Die Dicke der Pufferschicht 20 wird innerhalb eines Bereichs von 0,1 bis 2,0 μm geeignet ausgewählt. Die Dicke der Driftschicht 30 wird innerhalb eines Bereichs von 5 bis 15 μm geeignet ausgewählt. Die Dicke der Kanalschicht 40 wird innerhalb eines Bereichs von 0,5 bis 5,0 μm geeignet ausgewählt. Die Dicke der Kontaktschicht 50 wird innerhalb eines Bereichs von 0,1 bis 1,0 μm geeignet ausgewählt.
  • Ein die Kontaktschicht 50 und die Kanalschicht 40 passierender Gategraben 60, der die Driftschicht 30 erreicht, ist auf der Seite des SiC-Substrates 10 ausgebildet, wo die Pufferschicht 20 und dergleichen gestapelt sind.
  • Eine Gateisolationsschicht 80 mit SiO2 ist auf der Oberfläche des Gategrabens 60 ausgebildet. Die Dicke der Gateisolationsschicht 80 wird innerhalb eines Bereichs von 20 bis 100 nm geeignet ausgewählt. Die Gateisolationsschicht 80 wird so ausgebildet, dass sie einen Abschnitt der Oberfläche der Kontaktschicht 50 abdeckt und als eine isolierende Schicht 82 wirkt. Die Dicke der isolierenden Schicht 82 kann innerhalb eines Bereichs von 20 bis 100 nm geeignet ausgewählt werden.
  • Die Oberfläche der Gateisolationsschicht 80 ist mit einer Gateelektrode 90 bedeckt. Die Sourceelektrode 100 ist auf der Oberfläche eines Abschnitts der Kontaktschicht 50 ausgebildet (Oberfläche nicht mit der isolierenden Schicht 82 ausgebildet). Ferner ist eine Drainelektrode 110 auf der Seite des SiC-Substrates 10 gegenüber der Seite ausgebildet, wo die Pufferschicht 20 usw. gestapelt ist. Ferner ist auf der Drainelektrode 110 eine Rückflächenelektrode 150 zur Befestigung an dem Gehäuse der Halbleitervorrichtung angeordnet.
  • Die Gateelektrode 90 und die isolierende Schicht 82 sind mit einer isolierenden Zwischenschicht 120 mit SiO2 bedeckt. Die Dicke der isolierenden Zwischenschicht 120 kann innerhalb eines Bereichs von 0,1 bis 2,0 μm geeignet ausgewählt werden.
  • Auf der isolierenden Zwischenschicht 120 wird eine Zwischenverbindungselektrode 130 in Kontakt mit der Sourceelektrode 100 und der Gateelektrode 90 ausgebildet, und eine Oberflächenschutzschicht 140 mit SiO2 wird so ausgebildet, dass die Zwischenverbindungselektrode 130 abgedeckt wird. Die Dicke der Oberflächenschutzschicht 140 kann geeignet innerhalb eines Bereichs von 0,1 bis 2,0 μm ausgewählt werden.
  • Nachstehend ist das Betriebsprinzip der Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel beschrieben. Wenn eine Spannung an die Gateelektrode 90 angelegt wird, wird die Leitungsart der Kanalschicht 40 zur Ausbildung eines Kanalbereichs umgekehrt, und Ladungsträger fließen zwischen der Sourceelektrode 100 und der Drainelektrode 110. Die Kanalschicht 40 ist ein Kanalausbildungsbereich. Da die Kanalschicht 40 granuläre Germaniumkristalle mit großer Ladungsträgerbeweglichkeit enthält, weist die Siliziumcarbidhalbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel einen geringen Durchlasswiderstand und ausgezeichnete Vorrichtungseigenschaften auf.
  • Nachstehend ist ein Herstellungsverfahren für die Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel (Verfahren zur Herstellung der erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung) unter Bezugnahme auf die 2 bis 13 beschrieben.
  • Zunächst wird ein Siliziumcarbidsubstrat 10 (4H-SiC (0001) 8° weg von [11–20], Ladungsträgerkonzentration (N+: 3 × 1018 cm–3), 350 μm Dicke) vorbereitet, und eine Pufferschicht 20, (N+; N2-dotiert, Ladungsträgerkonzentration: 3 × 1018 cm–3, 1 μm Dicke) und eine Driftschicht 30 (N–; N2-dotiert, Ladungsträgerkonzentration: 5 × 1015 cm–3, 10 μm Dicke) werden in dieser Reihenfolge auf der Oberfläche des SiC-Substrates 10 durch ein CVD-Verfahren epitaktisch aufgewachsen.
  • Vor der Ausbildung der Pufferschicht 20 wird das SiC-Substrat 10 vorzugsweise bei 1400 bis 2000°C in einer Wasserstoffatmosphäre zur Entfernung der Oberflächenfehler erwärmt. Üblicherweise enthält die Oberfläche des Halbleitersubstrats während des Poliervorgangs erzeugte Kristallfehler. Die Kristallfehler bilden einen Pfad für Ladungsträgerfallen oder Leckströme. Die Kristallfehler können durch Entfernen der Oberfläche des Substrats durch Erwärmung zur Verbesserung der Ladungsträgerbeweglichkeit entfernt werden. Das Ausmaß der Entfernung liegt vorzugsweise zwischen 0,05 bis 2 μm.
  • Die Pufferschicht 20 und die Driftschicht 30 werden bei 1400 bis 2000°C (Substrattemperatur) unter Verwendung einer Silanverbindung SiH4 als Siliziummaterial, einer Kohlenwasserstoffverbindung C3H8 als Kohlenstoffmaterial, N2, AsH3, PH3, usw. als n-Leitungsmaterial und H2 als Trägergas ausgebildet. Zusätzlich zur SiH4 kann organisches Silan (Tetraethylsilan) oder SiHxCl4-x (0 ≤ x < 4) als Siliziummaterial verwendet werden. Anstelle von C3H8 kann CH4, C2H2, C2H6, C2H4 usw. als Kohlenstoffmaterial verwendet werden. Zusätzlich zu H2 kann Ar als Trägergas verwendet werden.
  • Auf der Driftschicht 30 wird eine Gasmischung mit Tetraethylgermanium als der organischen Germaniumverbindung, Trimethylaluminium als dem p-Leitungsmaterial und H2 und Ar als das Trägergas zugeführt, und granuläre Germaniumkristalle (P–; Al-dotiert, Ladungsträgerkonzentration 5 × 1015 cm–3) mit einer Höhe von 0,5 μm in Richtung der Dicke des Siliziumcarbidsubstrats 10 werden durch einen CVD-Vorgang beispielsweise bei 1000°C (Substrattemperatur) epitaktisch aufgewachsen (Ausbildungsvorgang für granuläre Germaniumkristalle). Die 2 und 3 zeigen eine Querschnittsaufnahme bzw. eine Oberflächenaufnahme der auf der Driftschicht 30 ausgebildeten granulären Germaniumkristalle. Zusätzlich zu Tetraethylgermanium kann Tetramethylgermanium, GeF4, GeH4-xClx (0 ≤ x ≤ 4) usw. als Germaniummaterial verwendet werden.
  • Es ist nötig, dass die Temperatur zur Ausbildung der granulären Germaniumkristalle 1400°C oder weniger beträgt, und 1300°C oder niedriger ist bevorzugt und 1200°C oder niedriger ist noch bevorzugter. Die granulären Germaniumkristalle können optional zur Ausbildung der Si1-xGexC-Kristalle Silizium und Kohlenstoff enthalten. Dabei beträgt x in den Si1-xGexC-Kristallen vorzugsweise 0,00005 oder mehr und noch bevorzugter 0,0001 oder mehr. Für den Einbau von Silizium und Kohlenstoff in den granulären Germaniumkristallen kann eine Gasmischung mit geeigneter Zugabe von SiH4 oder C3H8 verwendet werden.
  • Nach dem Ausbildungsvorgang für die granulären Germaniumkristalle wird eine Gasmischung mit Tetraethylgermanium als der organischen Germaniumverbindung, SiH4 als der Silanverbindung, C3H8 als der Kohlenwasserstoffverbindung, Trimethylaluminium als dem p-Leitungsmaterial, und H2 und Ar als dem Trägergas über der Driftschicht 30 zugeführt, auf der die granulären Germaniumkristalle ausgebildet worden sind. Dann wird eine Abdeckschicht (P–; Al-dotiert, Ladungsträgerkonzentration: 5 × 1015 cm–3) mit einer Dicke von 0,1 bis 1 μm mit Si1-xGexC-Kristallen durch epitaktisches Wachsen von Si1-xGexC-Kristallen (x = 0,1) zum Abdecken der granulären Germaniumkristalle durch ein CVD-Verfahren beispielsweise bei 1000°C (Substrattemperatur) auf der Oberfläche der Driftschicht 30 ausgebildet (Ausbildungsvorgang für Abdeckschicht).
  • Die Ausbildungstemperatur für die Abdeckschicht liegt vorzugsweise bei 500 bis 1000°C und ist noch bevorzugter eine Temperatur kleiner gleich der Aufwachstemperatur für die granulären Germaniumkristalle zur Vermeidung einer Eliminierung der granulären Germaniumkristalle durch Sublimation. Das x in den die Abdeckschicht bildenden Si1-xGexC-Kristallen beträgt vorzugsweise 0,3 oder weniger und noch bevorzugter 0,2 oder weniger.
  • Nach Ausbilden der Abdeckschicht mit einer Dicke von 0,1 bis 1 μm durch den Ausbildungsvorgang für die Abdeckschicht wird die Gasmischung kontinuierlich zugeführt, während auf 1600°C (vorzugsweise 1400 bis 2000°C) erwärmt wird, um die Si1-xGexC-Kristalle (x = 0,0001) weiter epitaktisch aufzuwachsen, bis die Schichtdicke 2 μm erreicht. Die Si1-xGexC-Kristalle (x = 0,02) können epitaktisch aufgewachsen werden, bis sie 2 μm bei einer Ausbildungstemperatur für die granulären Germaniumkristalle (1000°C) erreichen.
  • Da die granulären Germaniumkristalle mit der Abdeckschicht 0,1 bis 1 μm dick bedeckt sind, werden die granulären Germaniumkristalle nicht durch Sublimation eliminiert, selbst wenn die Si1-xGexC-Kristalle (x = 0,0001) epitaktisch aufgewachsen werden, während sie auf 1600°C (vorzugsweise 1400 bis 2000°C) erwärmt werden.
  • Somit ist die Kanalschicht 40 ausgebildet. 4 zeigt eine Schnittansicht der Kanalschicht 40. In der Kanalschicht 40 sind die granulären Germaniumkristalle 42 auf der Oberfläche der Driftschicht 30 ausgebildet und mit der Abdeckschicht 44 abgedeckt.
  • Während bei dem vorstehend beschriebenen Ausbildungsvorgang für die Abdeckschicht die Abdeckschicht von 0,1 bis 1 μm Dicke bei einer Temperatur identisch zu der Aufwachstemperatur für die granulären Germaniumkristalle (1000°C) ausgebildet wird, und dann die Si1-xGexC-Kristalle nachfolgend epitaktisch aufgewachsen werden, während sie auf 1600°C erwärmt werden, damit ein Verdampfen der granulären Germaniumkristalle vermieden wird, könnte eine Ausbildung der Abdeckschicht ebenso von einer höheren Temperatur als der Aufwachstemperatur für die granulären Germaniumkristalle gestartet werden.
  • Eine Kontaktschicht 50 (N+; N2-dotiert, Ladungsträgerkonzentration: 3 × 1018 cm–3 oder höher, Dicke 0,5 μm) wird auf der Kanalschicht 40 durch ein CVD-Verfahren beispielsweise bei 1600°C (Substrattemperatur) durch Zuführen einer Gasmischung mit einer Silanverbindung SiH4 als dem Siliziummaterial, einer Kohlenwasserstoffverbindung C3H8 als dem Kohlenstoffmaterial, N2 als dem n-Leitungsmaterial und H2 als dem Trägergas über der Kanalschicht 40 epitaktisch aufgewachsen.
  • Nach vorstehender Beschreibung wird ein wie in 5 gezeigtes einkristallines Siliziumcarbidhalbleitersubstrat 12 erhalten, bei dem die Pufferschicht 20, die Driftschicht 30, die Kanalschicht 40 und die Kontaktschicht 50 in dieser Reihenfolge auf dem SiC-Substrat 10 gestapelt sind.
  • Dann wird gemäß 6 eine SiO2-Maskierungsschicht 14 (Dicke 0,5 μm) mit einer Öffnung 16 entsprechend einem Bereich zur Ausbildung eines Gategrabens 60 auf der Kontaktschicht 50 ausgebildet. Die SiO2-Maskierungsschicht kann unter Verwendung von beispielsweise einem LPCVD-Verfahren, einem Plasma-CVD-Verfahren oder einem Zerstäubungsverfahren ausgebildet werden. Ferner wird die Öffnung 16 durch Bereitstellen eines durch Photolithographie geöffneten Photoresistlacks an einem der Öffnung 16 entsprechenden Abschnitt auf der SiO2-Maskierungsschicht 14 und Ätzen eines Abschnitts der SiO2-Maskierungsschicht 14 entsprechend der Öffnung 16, bis die Kontaktschicht 50 freigelegt ist, durch eine Trockenätztechnik unter Verwendung eines CHF3-Gases oder dergleichen oder einer Nassätztechnik unter Verwendung einer chemischen Lösung wie etwa einer gepufferten Flusssäure ausgebildet. Nach Abschluss des Ätzvorgangs für die SiO2-Maskierungsschicht 14 wird der Photoresistlack durch eine Veraschungsvorrichtung unter Verwendung von Sauerstoffplasma usw. oder einer Resistlackablöselösung entfernt.
  • Dann wird gemäß 7 ein Gategraben 60 mit einer Breite identisch zu der der Öffnung 16 durch die Kontaktschicht 50 und die Kanalschicht 40 passierend und die Driftschicht 30 erreichend bis zu einem Abschnitt ausgebildet, der bei der Öffnung 16 durch eine Trockenätztechnik unter Verwendung eines SF6-Gases oder dergleichen freigelegt ist. Die Tiefe für den Gategraben 60 beträgt beispielsweise von 2,5 bis 4,0 μm. Die SiO2-Maskierungsschicht 14 wird durch eine Trockenätztechnik unter Verwendung eines CHF3-Gases oder dergleichen oder einer Nassätztechnik unter Verwendung einer chemischen Lösung wie etwa einer gepufferten Flusssäure entfernt.
  • Dann werden gemäß 8 Oxidschichten 22, 23 mit SiO2 in einer Dicke von 20 bis 100 nm durch ein thermisches Oxidationsverfahren ausgebildet. Bei dem thermischen Oxidationsverfahren wird das einkristalline Siliziumcarbidhalbleitersubstrat 12 in einem thermischen Oxidationsofen in einer Sauerstoffatmosphäre (Sauerstoffkonzentration: 99,9% oder höher) bei 1000 bis 1300°C erwärmt, wodurch Si zur Ausbildung einer Oxidschicht über der gesamten Oberfläche des einkristallinen Siliziumcarbidhalbleitersubstrates 12 oxidiert werden kann.
  • Die Dicke der Oxidschichten 22, 23 mit SiO2 kann durch geeignete Auswahl der Sauerstoffkonzentration, der Erwärmungstemperatur und der Erwärmungszeit gesteuert werden. Die Oxidschicht 22 wirkt als eine Gateisolationsschicht 80 und eine Isolationsschicht 82.
  • Ein Photoresistlack, der an einem Abschnitt entsprechend eines Sourceelektrodenausbildungsbereichs durch Photolithographie geöffnet wird, wird auf der Oxidschicht 22 bereitgestellt, und ein Abschnitt der Oxidschicht 22, wo der Photoresistlack geöffnet ist, wird durch eine Trockenätztechnik unter Verwendung eines CHF3-Gases oder dergleichen zum Freilegen der Kontaktschicht 50 entsprechend dem Sourceelektrodenausbildungsbereich entfernt. Dann wird eine Metallschicht auf den Photoresistlack durch eine Vakuumgasphasenabscheidetechnik ausgebildet. Die auf dem Photoresistlack ausgebildete Metallschicht, die nicht benötigt wird, wird unter Verwendung einer Resistlackablöselösung durch ein Ablöseverfahren zur Ausbildung eines vorbestimmten Musters für eine Sourceelektrode 100 gemäß 9 entfernt. Die Dicke der Sourceelektrode 100 kann optional innerhalb eines Bereichs von 50 bis 1000 nm eingestellt werden. Das Material für die Elektrode beinhaltet beispielsweise Ni, Ti, TiW, W, Mo, etc.
  • Ebenfalls auf der Oxidschicht 23 wird ein Photoresistlack, der an einem dem Drainelektrodenausbildungsbereich entsprechenden Abschnitt geöffnet ist, auf dieselbe Weise bereitgestellt, wie es vorstehend beschrieben ist, um das einkristalline Siliziumcarbidsubstrat 10 entsprechend dem Drainelektrodenausbildungsbereich freizulegen, und die Drainelektrode 110 wird gemäß 10 in einer vorbestimmten Musterform ausgebildet. Alternativ wird nur die Oxidschicht 23 in 9 durch eine Trockenätztechnik unter Verwendung von CHF3 oder dergleichen vollständig entfernt, um das einkristalline Siliziumcarbidsubstrat 10 vollständig freizulegen, und die Drainelektrode 110 wird dann über der gesamten Oberfläche ausgebildet. Die Dicke und das Material für die Drainelektrode 110 kann identisch zu der Sourceelektrode 100 ausgebildet werden. Nach Ausbilden der Sourceelektrode 100 und der Drainelektrode 110 wird eine Wärmebehandlung beispielsweise bei 1000°C für 10 Minuten in einer Argon- oder Wasserstoffatmosphäre angewendet, um ohmsche Eigenschaften für die Elektroden zu erhalten.
  • Dann wird ein Photoresistlack auf der Oxidschicht 22 bereitgestellt, der an einem dem Gateelektrodenausbildungsbereich entsprechenden Abschnitt geöffnet ist, eine Metallschicht wird auf dem Photoresistlack durch eine Vakuumgasphasenabscheidetechnik ausgebildet, und die auf dem Photoresistlack ausgebildete Metallschicht, die nicht benötigt wird, wird unter Verwendung einer Resistlackabloselösung durch einen Ablösevorgang zur Ausbildung einer Gateelektrode 90 als eine vorbestimmte Musterform gemäß 11 entfernt.
  • Dann wird gemäß 12 eine Zwischenisolationsschicht 120 mit SiO2 mit Öffnungen zum Freilegen der Sourceelektrode 100 und der Gateelektrode 90 mittels eines CVD-Verfahrens auf der Oberfläche des einkristallinen Siliziumcarbidhalbleitersubstrats 12 ausgebildet, wo der Gategraben 60 ausgebildet ist. Die Öffnungen werden durch Ausbilden eines Photoresistlacks, der an den Abschnitten für die Sourceelektrode 100 und die Gateelektrode 90 durch Photolithographie geöffnet ist, auf der Zwischenisolationsschicht 120 und Ätzen der Zwischenisolationsschicht 120 durch ein Trockenätzverfahren unter Verwendung eines CHF3-Gases oder dergleichen ausgebildet, bis die Sourceelektrode 100 und die Gateelektrode 90 freigelegt sind.
  • Dann wird gemäß 13 eine Zwischenverbindungselektrode 130 durch dasselbe Verfahren wie das zur Ausbildung der Sourceelektrode 100 ausgebildet. Das Material für die Zwischenverbindungselektrode 130 beinhaltet beispielsweise eine Schicht aus Ti und Al, eine Schicht aus Ti, TiN und Al usw. Die für die Zwischenverbindungselektrode 130 verwendete Schichtdicke kann optional in einem Bereich von 0,01 bis 0,5 μm für die Dicke von Ti, in einem Bereich von 0,1 bis 10 μm für die Dicke von Al und in einem Bereich von 0,01 bis 0,5 μm für TiN eingestellt werden.
  • Nach Ausbilden der Oberflächenschutzschicht 140 mit SiO2 auf der Zwischenverbindungselektrode 130 durch ein LPCVD-Verfahren, ein Plasma-CVD-Verfahren, ein Zerstäubungsverfahren oder dergleichen werden dann die Zwischenverbindungselektrode 130 auf der Sourceelektrode 100 und der Gateelektrode 90 freilegende Öffnungen unter Verwendung einer Photolithographietechnik und einer Trockenätztechnik ausgebildet. Für die Oberflächenschutzschicht 140 kann auch SiON zusätzlich zu SiO2 verwendet werden. Ferner wird eine Rückflächenelektrode 150 mit Ni, Ti, Pt, Au, etc. auf der Drainelektrode 110 durch ein Gasphasenabscheideverfahren ausgebildet. Mittels der vorstehend beschriebenen Schritte wird die in 1 gezeigte Siliziumcarbidhalbleitervorrichtung abgeschlossen.
  • Bei der Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel können die granulären Germaniumkristalle 42 auch in Kontakt mit der Driftschicht 30 und der Kontaktschicht 50 sein. Dies kann die Ladungsträgerbeweglichkeit weiter verbessern.
  • Die granulären Germaniumkristalle 42 können bei dem Verfahren zur Herstellung der erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung in Kontakt mit der Siliziumcarbiddriftschicht 30 und der Kontaktschicht 50 sein, in dem die auf der Driftschicht 30 ausgebildete Abdeckschicht durch eine Trockenätztechnik unter Verwendung eines SF6-Gases oder dergleichen geätzt wird, bis die granulären Germaniumkristalle 42 freigelegt sind, und dann die Kontaktschicht 50 ausgebildet wird, oder indem die Abdeckschicht 44 bei 1000 bis 2000°C in einer Wasserstoffgasatmosphäre in dem CVD-Gerät geätzt wird, bis die granulären Germaniumkristalle 42 freigelegt sind, und dann die Kontaktschicht 50 ausgebildet wird. Wenn die Abdeckschicht in dem CVD-Gerät geätzt wird, kann die Abdeckschicht 44 mit einer Rate von 0,4 μm pro Stunde unter den Bedingungen von beispielsweise 1750°C und 40 Torr geätzt werden.
  • Die Glattheit auf der Oberfläche des Halbleiters kann durch den vorstehend beschriebenen Ätzvorgang verbessert werden. Zu diesem Zweck kann die Oberflächenglätte der Abdeckschicht 44 (das heißt, der Kanalschicht 40) durch Ausbilden der Abdeckschicht 44 mit einer größeren Dicke als eine gewünschte Dicke und anschließendes Ausbilden der Abdeckschicht 44 auf die gewünschte Dicke durch den vorstehend beschriebenen Ätzvorgang verbessert werden.
  • Wenn die Kontaktschicht 50 in einem Zustand freigelegter granulärer Germaniumkristalle 42 ausgebildet wird, wird die Kontaktschicht 50 vorzugsweise durch Beginn des epitaktischen Wachstums der Kontaktschicht 50 bei einer Temperatur identisch zu der Temperatur des epitaktischen Wachstums der granulären Germaniumkristalle 42 und anschließendes Ausbilden der Kontaktschicht 50 bei graduellem Erhöhen der Wachstumstemperatur bevorzugt. Dies kann die Eliminierung der granulären Germaniumkristalle 42 durch Sublimation vermeiden.
  • Ferner kann bei der Siliziumcarbidhalbleitervorrichtung gemäß dem ersten Ausführungsbeispiel die Kontaktschicht 50 granuläre Germaniumkristalle beinhalten. Die Bedingungen und die zu verwendenden Materialien zum Ausbilden der die Kontaktschicht 50 bildenden granulären Germaniumkristalle sind identisch zu jenen für die granulären Germaniumkristalle 42. Im Einzelnen werden eine Tetraethylgermanium als der organischen Germaniumverbindung, N2 als dem n-Leitungsmaterial und H2 oder Ar als dem Trägergas enthaltende Gasmischung über der Kanalschicht 40 zugeführt. Dann können granuläre Germaniumkristalle (N+; N2-dotiert, Ladungsträgerkonzentration: 1 × 1019 cm–3) von 0,1 μm Höhe in Richtung der Dicke des Siliziumcarbidsubstrates 10 durch epitaktisches Wachstum beispielsweise bei 1000°C (Substrattemperatur) durch ein CVD-Verfahren ausgebildet werden (Ausbildungsvorgang für granuläre Germaniumkristalle). Durch Bilden der Kontaktschicht 50 mit den granulären Germaniumkristallen kann der Kontaktwiderstand der Sourceelektrode 100 verringert werden. Folglich kann die Ladungsträgerbeweglichkeit verbessert werden.
  • Die Kontaktschicht 50 kann ferner die granulären Germaniumkristalle bedeckende Si1-xGexC-Kristalle (0 ≤ x < 1) bei einer geringeren Germaniumkonzentration als die granulären Germaniumkristalle gemeinsam mit den vorstehend beschriebenen granulären Germaniumkristallen enthalten. Die Bedingungen und die zu verwendenden Materialien zum Ausbilden der Si1-xGexC-Kristalle (0 ≤ x < 1) sind identisch zu denen im Fall der Abdeckschicht 44. Im Einzelnen wird nachfolgend zu dem Ausbildungsvorgang für die granulären Germaniumkristalle eine Tetraethylgermanium als der organischen Germaniumverbindung, SiH4 als der Silanverbindung, C3H8 als der Kohlenwasserstoffverbindung, N2 als dem Leitungsmaterial und H2 oder Ar als Trägergas enthaltende Gasmischung über der Kanalschicht 40 zugeführt, auf der die granulären Germaniumkristalle ausgebildet worden sind, und die granulären Germaniumkristalle bedeckende Si1-xGexC-Kristalle (x = 0,02) werden durch ein CVD-Verfahren beispielsweise bei 1000°C (Substrattemperatur) zum Ausbilden einer Abdeckschicht (N+; N2-dotiert, Ladungsträgerkonzentration: 1 × 1019 cm–3) mit den die Kontaktschicht bildenden Kristalle mit einer Dicke von 0,01 bis 0,1 μm auf der Oberfläche der Kanalschicht 40 epitaktisch aufgewachsen (Vorgang zum Ausbilden der Abdeckschicht in der Kontaktschicht).
  • Nach Ausbilden der die Kontaktschicht bildenden Abdeckschicht mit einer Dicke von 0,01 bis 0,1 μm durch den Vorgang zum Ausbilden der Abdeckschicht in der Kontaktschicht wird die die Kontaktschicht bildende Abdeckschicht nachfolgend epitaktisch bei 1600°C aufgewachsen, bis die Dicke 0,5 μm erreicht. Die Oberfläche der Kontaktschicht 50 kann durch Bedecken der die Kontaktschicht 50 bildenden granulären Germaniumkristalle mit der die Kontaktschicht bildenden Abdeckschicht geglättet werden.
  • Bei dem ersten Ausführungsbeispiel können die granulären Germaniumkristalle und die Abdeckschicht auch einen Dotierstoff wie etwa Al oder N enthalten.
  • 14 zeigt eine Schnittansicht von einem zweiten Ausführungsbeispiel der erfindungsgemäßen Siliziumcarbidhalbleitervorrichtung. Die Siliziumcarbidhalbleitervorrichtung nach dem vorliegenden Ausführungsbeispiel ist als ein lateraler MOS-Feldeffekttransistor (MOSFET) aufgebaut, bei dem eine Gateelektrode in MOS-Struktur gebildet ist, und sich Ladungsträger zwischen der Sourceelektrode und der Drainelektrode bewegen, die auf einer Oberfläche des Siliziumcarbidsubstrats in Richtung der Ebene des Siliziumcarbidsubstrats in der Vorrichtung angeordnet sind.
  • Bei dem MOSFET nach dem vorliegenden Ausführungsbeispiel sind eine SiC-Pufferschicht 220 (P; Al-dotiert, Ladungsträgerkonzentration: 1 × 1016 cm–3) mit einer Dicke von 1 μm, eine SiC-Feldschicht 230 (P; Al-dotiert, Ladungsträgerkonzentration: 1 × 1017 cm–3) mit einer Dicke von 3 μm, eine Kanalschicht 240 mit einer Dicke von 2,0 bis 2,2 μm mit granulären Germaniumkristallen (P–; Al-dotiert, Ladungsträgerkonzentration: 1 × 1017 cm–3), die auf der SiC-Feldschicht 230 mit einer Dicke von 0,2 μm Höhe in Richtung der Dicke eines SiC-Substrates 210 angeordnet sind, sowie einer Abdeckschicht (P–; Al-dotiert, Ladungsträgerkonzentration: 1 × 1017 cm–3) mit einer Dicke von 2,0 μm zum Abdecken der granulären Germaniumkristalle, und eine SiC-Kontaktschicht 250 (N+; N2-dotiert, Ladungsträgerkonzentration: 3 × 1018 cm–3 oder mehr) in dieser Reihenfolge auf dem einkristallinen Siliziumcarbidsubstrat (SiC-Substrat) 210 (4H-SiC (0001) 8° weg von [11–20], Ladungsträgerkonzentration (P: 1 × 1016 cm–3), Dicke 350 μm) gestapelt.
  • Die Dicke des einkristallinen Siliziumcarbidsubstrates 210 wird innerhalb eines Bereichs von 300 bis 500 μm geeignet ausgewählt. Die Dicke der Pufferschicht 220 wird innerhalb eines Bereichs von 0,1 bis 2,0 μm geeignet ausgewählt. Die Dicke der Feldschicht 230 wird innerhalb eines Bereichs von 0,5 bis 5 μm geeignet ausgewählt. Die Dicke der Kanalschicht 240 wird innerhalb eines Bereichs von 0,2 bis 5 μm geeignet ausgewählt. Die Dicke der Kontaktschicht 250 wird innerhalb eines Bereichs von 0,1 bis 1,0 μm geeignet ausgewählt.
  • Ein durch die Kontaktschicht 250 passierender und die Kanalschicht 240 erreichender Gategraben 260 wird auf der Seite des einkristallinen Siliziumcarbidsubstrats 210 ausgebildet, wo die Pufferschicht 220 und dergleichen gestapelt sind. Die Tiefe für den Gategraben 260 beträgt beispielsweise 0,3 bis 5,5 μm.
  • Eine Gateisolationsschicht 280 mit SiO2 wird auf der Oberfläche des Gategrabens 260 ausgebildet. Die Dicke der Gateisolationsschicht 280 wird innerhalb eines Bereichs von 30 bis 100 nm geeignet ausgewählt. Die Gateisolationsschicht 280 ist zum Bedecken eines Abschnitts der Oberfläche der Kontaktschicht 250 ausgebildet und wirkt als eine Isolationsschicht 282. Die Dicke der Isolationsschicht 282 kann innerhalb eines Bereichs von 30 bis 100 nm geeignet ausgewählt werden.
  • Die Oberfläche der Gateisolationsschicht 280 ist mit einer Gateelektrode 200 bedeckt. Eine Sourcelektrode 300 und eine Drainelektrode 310 sind auf der Oberfläche eines Abschnitts der Kontaktschicht 250 ausgebildet (Oberfläche nicht mit der Isolationsschicht 282 ausgebildet).
  • Die Gateelektrode 200 und die Isolationsschicht 282 sind mit einer Zwischenisolationsschicht 320 mit SiO2 bedeckt. Die Dicke der Zwischenisolationsschicht 320 kann innerhalb eines Bereichs von 0,1 bis 2,0 μm geeignet ausgewählt werden.
  • Auf der Zwischenisolationsschicht 320 ist eine Zwischenverbindungselektrode 330 in Kontakt mit der Sourceelektrode 300, der Drainelektrode 310 und der Gateelektrode 290 ausgebildet, und eine Oberflächenschutzschicht 340 mit SiO2 ist zum Bedecken der Zwischenverbindungselektrode 330 ausgebildet. Die Dicke der Oberflächenschutzschicht 340 kann innerhalb eines Bereichs von 0,1 bis 2,0 μm geeignet ausgewählt werden.
  • Nachstehend ist das Betriebsprinzip der Siliziumcarbidhalbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel beschrieben. Wenn an die Gateelektrode 290 eine Spannung angelegt wird, wird die Leitungsart der Kanalschicht 240 zur Ausbildung eines Kanalbereichs umgekehrt, und Ladungsträger bewegen sich zwischen der Sourceelektrode 300 und der Drainelektrode 310. Die Kanalschicht 240 wirkt als ein Kanalausbildungsbereich. Da die Kanalschicht 240 granuläre Germaniumkristalle mit großer Ladungsträgerbeweglichkeit enthält, weist die Siliziumcarbidhalbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel einen geringen Durchlasswiderstand und ausgezeichnete Vorrichtungseigenschaften auf.
  • Als Vorgang zur Herstellung der Siliziumcarbidhalbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel kann dasselbe Verfahren wie das vorstehend beschriebene Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung der Erfindung verwendet werden.
  • Bei dem zweiten Ausführungsbeispiel können die granulären Germaniumkristalle und die Abdeckschicht ebenso einen Dotierstoff wie etwa Al oder N enthalten.

Claims (7)

  1. Siliziumcarbidhalbleitervorrichtung, die zur Steuerung eines Ladungsträgerflusses zwischen einem Sourcebereich und einem Drainbereich durch eine Gatespannung eingerichtet ist, mit: einem Siliziumcarbidsubstrat (10), und einer Kanalschicht (40), die auf oder über dem Siliziumcarbidsubstrat angeordnet ist, zumindest einen Abschnitt eines Ladungsträgerflusspfades zwischen dem Sourcebereich und dem Drainbereich bildet, und Si1-xGexC-Kristalle (44) (0 ≤ x < 1) sowie granuläre Germaniumkristalle (42) mit einer höheren Germaniumkonzentration als die der Si1-xGexC-Kristalle enthält.
  2. Siliziumcarbidhalbleitervorrichtung nach Anspruch 1, ferner mit einer Kontaktschicht (50) auf oder über der Kanalschicht (40).
  3. Siliziumcarbidhalbleitervorrichtung nach Anspruch 2, wobei die granulären Germaniumkristalle (42) in Kontakt mit dem Siliziumcarbidsubstrat (10) und der Kontaktschicht (50) sind.
  4. Siliziumcarbidhalbleitervorrichtung nach Anspruch 2, wobei die Kontaktschicht (50) granuläre Germaniumkristalle (42) aufweist, die auf der Oberfläche der Kanalschicht (40) ausgebildet sind.
  5. Siliziumcarbidhalbleitervorrichtung nach Anspruch 4, wobei die Kontaktschicht (50) ferner Si1-xGexC-Kristalle (0 ≤ x < 1) mit geringerer Germaniumkonzentration als die der granulären Germaniumkristalle (42) enthält.
  6. Verfahren zur Herstellung einer Siliziumcarbidhalbleitervorrichtung nach Anspruch 1, mit dem Schritt Ausbilden von granulären Germaniumkristallen (42) bei einer Temperatur von 1400°C oder weniger durch Zufuhr einer Gasmischung mit Germaniummaterialien auf oder über einem Siliziumcarbidsubstrat (10) oder auf oder über einer Kanalschicht (40), wodurch granuläre Germaniumkristalle (42) auf der Oberfläche des Siliziumcarbidsubstrats (10) oder der Oberfläche der Kanalschicht (40) aufgewachsen werden.
  7. Verfahren zur Herstellung einer Siliziumcarbidhalbleitervorrichtung nach Anspruch 6, ferner mit dem Schritt Ausbilden einer Abdeckschicht (44) durch Zufuhr einer Gasmischung mit einem Siliziummaterial, einem Kohlenstoffmaterial und optional einem Germaniummaterial auf oder über dem Siliziumcarbidsubstrat (10), auf dem die granulären Germaniumkristalle (42) ausgebildet worden sind, oder auf oder über der Kanalschicht (40), auf der die granulären Germaniumkristalle (42) ausgebildet worden sind, während von einer Temperatur kleiner gleich der Wachstumstemperatur für die granulären Germaniumkristalle (42) bei dem Schritt zum Ausbilden der granulären Germaniumkristalle (42) bis zu einer Temperatur von 1400°C bis 2000°C erwärmt wird, wodurch Si1-xGexC-Kristalle (0 ≤ x < 1) epitaktisch gewachsen werden, welche die granulären Germaniumkristalle (42) bedecken, um die Abdeckschicht (44) mit den Si1-xGexC-Kristallen (0 ≤ x < 1) auf der Oberfläche des Siliziumcarbidsubstrats (10) oder der Oberfläche der Kanalschicht (40) auszubilden.
DE112007001860.7T 2006-08-08 2007-08-07 Siliziumcarbidhalbleitervorrichtung und Verfahren zu deren Herstellung Expired - Fee Related DE112007001860B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006215999A JP4916247B2 (ja) 2006-08-08 2006-08-08 炭化珪素半導体装置及びその製造方法
JP2006-215999 2006-08-08
PCT/JP2007/065403 WO2008018432A1 (fr) 2006-08-08 2007-08-07 Dispositif semi-conducteur au carbure de silicium et procédé pour le fabriquer

Publications (2)

Publication Number Publication Date
DE112007001860T5 DE112007001860T5 (de) 2009-06-10
DE112007001860B4 true DE112007001860B4 (de) 2018-02-08

Family

ID=39032962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007001860.7T Expired - Fee Related DE112007001860B4 (de) 2006-08-08 2007-08-07 Siliziumcarbidhalbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US8053784B2 (de)
JP (1) JP4916247B2 (de)
CN (1) CN101496175B (de)
DE (1) DE112007001860B4 (de)
WO (1) WO2008018432A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5588670B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置
EP2432022A1 (de) * 2009-05-11 2012-03-21 Sumitomo Electric Industries, Ltd. Bipolarer transistor mit isolierendem gate
JP5464579B2 (ja) * 2009-08-28 2014-04-09 独立行政法人産業技術総合研究所 リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法
JP2011134910A (ja) 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
US20150221764A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Wafer based beol process for chip embedding
JP2023034708A (ja) * 2021-08-31 2023-03-13 株式会社東芝 ウエーハ、半導体装置、ウエーハの製造方法、及び、半導体装置の製造方法
CN114171597B (zh) * 2021-10-18 2023-03-21 浙江芯科半导体有限公司 一种低源极接触电阻的SiC MOSFET器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307184B2 (ja) 1995-09-06 2002-07-24 株式会社デンソー 炭化珪素半導体装置
US20030102490A1 (en) * 2000-12-26 2003-06-05 Minoru Kubo Semiconductor device and its manufacturing method
JP2006215999A (ja) 2005-02-07 2006-08-17 Keyence Corp データ収集システム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3717294C2 (de) * 1986-06-10 1995-01-26 Seiko Epson Corp Tintenstrahlaufzeichnungskopf
US6019457A (en) * 1991-01-30 2000-02-01 Canon Information Systems Research Australia Pty Ltd. Ink jet print device and print head or print apparatus using the same
JP3531291B2 (ja) 1994-06-23 2004-05-24 株式会社デンソー 炭化珪素半導体装置の製造方法
US5706041A (en) * 1996-03-04 1998-01-06 Xerox Corporation Thermal ink-jet printhead with a suspended heating element in each ejector
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
JP4406995B2 (ja) * 2000-03-27 2010-02-03 パナソニック株式会社 半導体基板および半導体基板の製造方法
DE60225790T2 (de) * 2001-04-18 2009-06-18 Panasonic Corp., Kadoma Halbleiterbauelement
JP3580304B2 (ja) 2002-10-11 2004-10-20 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
US20060225642A1 (en) * 2003-03-31 2006-10-12 Yoshihiko Kanzawa Method of forming semiconductor crystal
US6982229B2 (en) * 2003-04-18 2006-01-03 Lsi Logic Corporation Ion recoil implantation and enhanced carrier mobility in CMOS device
CN1314129C (zh) * 2003-07-02 2007-05-02 电子科技大学 环栅垂直SiGeCMOS器件
JP5216183B2 (ja) * 2004-04-13 2013-06-19 日産自動車株式会社 半導体装置
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
JP2005251990A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp 不揮発性半導体記憶装置
JP4874527B2 (ja) 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP2005303027A (ja) * 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
US7781102B2 (en) * 2004-04-22 2010-08-24 California Institute Of Technology High-capacity nanostructured germanium-containing materials and lithium alloys thereof
JP2005353877A (ja) * 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置
JP4742545B2 (ja) * 2004-09-09 2011-08-10 日産自動車株式会社 炭化珪素半導体装置の製造方法
KR101131418B1 (ko) * 2004-12-07 2012-04-03 주성엔지니어링(주) 반도체 소자 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307184B2 (ja) 1995-09-06 2002-07-24 株式会社デンソー 炭化珪素半導体装置
US20030102490A1 (en) * 2000-12-26 2003-06-05 Minoru Kubo Semiconductor device and its manufacturing method
JP2006215999A (ja) 2005-02-07 2006-08-17 Keyence Corp データ収集システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chen Zhi-Ming (u.a.): A Light-Activated SiC Darlington Transistor Using SiCGe as Base Layer. IN: Chinese Phys. Lett. Vol. 20, Nr. 3, S. 430-432, 2003 *

Also Published As

Publication number Publication date
CN101496175A (zh) 2009-07-29
CN101496175B (zh) 2010-12-15
US8053784B2 (en) 2011-11-08
JP4916247B2 (ja) 2012-04-11
JP2008042018A (ja) 2008-02-21
DE112007001860T5 (de) 2009-06-10
WO2008018432A1 (fr) 2008-02-14
US20100224884A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
DE112007001860B4 (de) Siliziumcarbidhalbleitervorrichtung und Verfahren zu deren Herstellung
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE19809554B4 (de) Siliziumkarbidhalbleitervorrichtung
DE2618733C2 (de) Halbleiterbauelement
DE19636302C2 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102013010245A1 (de) Halbleitervorrichtung
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE102009033302B4 (de) Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
DE102013225320B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE102014107325A1 (de) Halbleiterbauelement
DE2455730A1 (de) Stabilisierte halbleiter-bauelemente und verfahren zur herstellung derselben
DE102007023204A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112012006675T5 (de) MOS-Feldeffekttransistor
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102013200046A1 (de) Verfahren zum Herstellen eines Siliciumcarbid-Halbleiterbauelements und Siliciumcarbid-Halbleiterbauelement
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102016209024A1 (de) Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben
DE112015000244T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/16 AFI20090407BHDE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029160000

Ipc: H01L0029161000

R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee