JP5216183B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5216183B2 JP5216183B2 JP2004117549A JP2004117549A JP5216183B2 JP 5216183 B2 JP5216183 B2 JP 5216183B2 JP 2004117549 A JP2004117549 A JP 2004117549A JP 2004117549 A JP2004117549 A JP 2004117549A JP 5216183 B2 JP5216183 B2 JP 5216183B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor region
- electric field
- field relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 205
- 125000005842 heteroatom Chemical group 0.000 claims description 105
- 230000005684 electric field Effects 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 50
- 230000002265 prevention Effects 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 19
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 27
- 230000015556 catabolic process Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- 239000002772 conduction electron Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
従来技術は、N+型の炭化珪素基板領域上にN−型のエピタキシャル領域が形成された半導体基体の一主面に、N型の多結晶シリコン領域が接するように形成されており、エピタキシャル領域とN型の多結晶シリコン領域とはヘテロ接合をしている。また、このヘテロ接合の端部に接するようにP型の電界緩和領域が形成されている。さらに、N+型炭化珪素基板領域の裏面には裏面電極が、多結晶シリコン領域の表面には表面電極が形成されている。
この従来技術においては、多結晶シリコン領域の不純物濃度や導電型を変えることにより、例えば所定の逆方向特性(それに応じた順方向特性)を有するダイオードを任意に調整できるため、ショットキー接合によるダイオードに比べて、必要に応じて最適な耐圧系に調整できるという利点を持つ。
しかしながら、従来構造においては、電界緩和領域の不純物濃度を小さくしてエピタキシャル領域と電界緩和領域との間で保持できる耐圧を高めようとすると、電界緩和領域全域に空乏層が広がり、ヘテロ接合の端部がエピタキシャル領域に広がっていた電界にさらされるため、その端部におけるリーク電流が増大してしまう。すなわち、従来構造においては、電界緩和領域によってエピタキシャル領域の耐圧性能を向上する効果と、多結晶シリコン領域端部で生じる漏れ電流を防止する効果は相反する関係にあった。
本発明は、上記のような従来技術の問題を解決するためになされたものであり、第一の半導体領域の耐圧性能を向上する効果と、該第一の半導体領域とヘテロ接合を形成する第二の半導体領域端部で生じる漏れ電流を防止する効果を両立することが可能な半導体装置を提供することを目的とする。
(第1の実施の形態)
図1は本発明による半導体装置の第1の実施の形態の断面構造を示し、図2はそのチップ表面を示している。図1に示す構造は、例えば図2に示すような半導体チップにおいて、線分A−A’の半導体チップの外周端部の周辺構造として形成される。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
また、第一のヘテロ半導体領域3表面には表面金属電極8が形成されている。表面金属電極8は第一のヘテロ半導体領域3とオーミック接続されており、金属材料としては、例えばTi(チタン)とその上にAl(アルミ)を堆積したもの等を用いることができる。
また、図1においては、第一のヘテロ半導体領域3の端部が層間絶縁膜9に乗り上げるように形成されているが、例えば図3に示すように、特に層間絶縁膜9が形成されていなくてもかまわない。
このように、本実施の形態では表面金属電極8をアノード、裏面金属電極7をカソードとした縦型のダイオードを構成する場合について説明する。
まず、裏面金属電極7を接地電位とし、表面金属電極8に正電位を印加すると、ダイオードは順方向特性を示し、ショットキー接合ダイオードのごとく動作する。つまり、ヘテロ接合部からエピタキシャル領域2並びに第一のヘテロ半導体領域3にそれぞれ広がる内蔵電位の和から決まる電圧降下で電流を流すことができる。例えば本実施の形態においては、ヘテロ接合部からエピタキシャル領域2並びに第一のヘテロ半導体領域3にそれぞれ広がる内蔵電位の和が約1.3Vであり、それに応じた電圧降下で順方向電流が流れる。このとき、電界緩和領域5とエピタキシャル領域2との間にも順バイアスが印加されているが、ともに炭化珪素からなるPN接合の内蔵電位が約3Vとヘテロ接合部より高いので、PN接合は動作しない。つまり、本実施の形態においては、順方向動作時においてはモノポーラ型のダイオードとして動作する。
図6は本発明による半導体装置の第2の実施の形態を示している。図6は第1の実施の形態の図1に対応した断面図である。本実施の形態においては、図1と同様の動作をする部分の説明は省略し、異なる特徴について詳しく説明する。
図6は図1で示したヘテロ接合ダイオードのヘテロ接合界面の一部に、ゲート絶縁膜11を介してゲート電極12を形成した、所謂トランジスタを構成している。図6に示すように、本実施の形態においてはエピタキシャル領域2に溝を形成した構成としているが、溝を形成しないいわゆるプレーナ型の構成でもかまわない。
本実施の形態においては、例えば表面金属電極8を接地し、裏面金属電極7に正電位を印加して使用する。
まず、ゲート電極12を例えば接地電位もしくは負電位とした場合、遮断状態を保持する。すなわち、第一のヘテロ半導体領域3とエピタキシャル領域2とのヘテロ接合界面には、それぞれ伝導電子に対するエネルギー障壁が形成されているためである。このとき、本実施の形態においては、第1の実施の形態で説明したように、第一のヘテロ半導体領域3の端部における漏れ電流特性が発生しないように、パンチスルー防止領域4を形成し、かつエピタキシャル領域2の平坦部の耐圧に近づけるように、電界緩和領域5が低不純物濃度で形成されているため、より高い遮断性を保持できる。
また、本実施の形態においては、従来構造と同様に、例えば表面金属電極8を接地し、裏面金属電極7に負電位が印加された逆方向導通(還流動作)も可能である。
例えば表面金属電極8並びにゲート電極12を接地電位とし、裏面金属電極7に所定の正電位が印加されると、伝導電子に対するエネルギー障壁は消滅し、エピタキシャル領域2側から第一のヘテロ半導体領域3側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく、伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。なお、上述したゲート電極12を接地にせずに制御電極として使用する場合も可能である。
図8は本発明による半導体装置の第3の実施の形態を示している。図8は第2の実施の形態の図6に対応した断面図である。本実施の形態においては、図6と同様の動作をする部分の説明は省略し、異なる特徴について詳しく説明する。
第2の実施の形態においては、一例としてヘテロ接合部をゲート駆動するスイッチの一部に、第2の実施の形態で説明した漏れ電流を低減する構成を使用した場合を説明してきたが、図8のようにヘテロ接合部をスイッチ素子の一部に内蔵された還流ダイオードとして使用しても良い。図8は炭化珪素からなるMOSFETにヘテロダイオードを内蔵した構成をしている。つまり、炭化珪素からなる第一導電型の基板領域21並びにエピタキシャル領域22からなる半導体基体100に、第二導電型のベース領域23と第一導電型のソース領域24が形成されており、エピタキシャル領域22並びにベース領域23並びにソース領域24に接するようにゲート絶縁膜25を介してゲート電極26が形成されている。また、ベース領域23とソース領域24はソース電極27に接続されており、基板領域21はドレイン電極28に接続されている。さらに、エピタキシャル領域22とはバンドギャップが異なり、例えば多結晶シリコンからなる第一のヘテロ半導体領域29がエピタキシャル領域22とヘテロ接合を形成するように配置されている。なお、第一のヘテロ半導体領域29はソース電極27に接続されている。さらに、本実施の形態においては、第一のヘテロ半導体領域29の端部に接するようにパンチスルー防止領域30と電界緩和領域31が形成されている。なお、図8においては、電界緩和領域31とベース領域23を同時に形成し、共通化した構造を示しているが、別構造であっても良い。このように、MOSFETの内蔵還流ダイオードとしてヘテロ接合を形成した場合においてもパンチスルー防止領域30を形成することによって、漏れ電流を防止することができる。したがって、第2の実施の形態と同様に、遮断状態におけるヘテロ接合部での漏れ電流を低減することができるため、遮断性が高い半導体装置を提供することができる。
以上のように、いずれにしても、トランジスタを構成する各部において、少なくとも一部でも本実施の形態で説明した例えば多結晶シリコンからなる第一のヘテロ半導体領域29の端部にパンチスルー防止領域30が含まれていれば、漏れ電流低減の効果をもたらすことが可能である。
また、第3の実施の形態では、エピタキシャル領域22を含んでなる半導体基体100と、該半導体基体100の所定領域に、第二導電型のベース領域23並びに第一導電型のソース領域24とを有し、少なくとも半導体基体100並びにソース領域24に接するようにゲート絶縁膜25を介してゲート電極26を有し、半導体基体100と第一のヘテロ半導体領域29との接合端部の少なくとも最外周部近傍において、パンチスルー防止領域30並びに電界緩和領域31がそれぞれ形成されている。このような構成により前述の構成を三端子半導体素子の内蔵ダイオードとして適用することによって、具体的な構造として前述の効果が得られる。
さらに、第一のヘテロ半導体領域3(もしくは29)、第二のヘテロ半導体領域10が単結晶シリコン、アモルファスシリコン、多結晶シリコンの少なくともいずれかからなっている。このような構成により一般的な材料かつプロセスで容易に実現可能である。
なお、上記実施の形態のエピタキシャル領域2、22が特許請求の範囲の第一の半導体領域に、第一のヘテロ半導体領域3、29が第二の半導体領域に、第二のヘテロ半導体領域10がヘテロ半導体領域に相当する。
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
なお、以上説明した実施の形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
3…第一のヘテロ半導体領域 4…パンチスルー防止領域
5…電界緩和領域 6…ガードリング領域
7…裏面金属電極 8…表面金属電極
9…層間絶縁膜 10…第二のヘテロ半導体領域
11…ゲート絶縁膜 12…ゲート電極
21…基板領域 22…エピタキシャル領域
23…ベース領域 24…ソース領域
25…ゲート絶縁膜 26…ゲート電極
27…ソース電極 28…ドレイン電極
29…第一のヘテロ半導体領域 30…パンチスルー防止領域
31…電界緩和領域(ベース領域23と共通)
32…第二のヘテロ半導体領域
100…半導体基体
Claims (8)
- 第一導電型の第一の半導体領域を含んでなる半導体基体と、
前記第一の半導体領域の表層に接して前記第一の半導体領域とはバンドギャップが異なりかつ第二導電型の第一のヘテロ半導体領域と、前記第一の半導体領域の表層に接して前記半導体基体とはバンドギャップが異なりかつ前記第一のヘテロ半導体領域とは導電型が異なるか或いは不純物濃度が異なる第二のヘテロ半導体領域とを有する半導体装置において、
前記第一の半導体領域と前記第一のヘテロ半導体領域との接合面の端部に接するように、前記第一の半導体領域中に第二導電型のパンチスルー防止領域を介して第二導電型の電界緩和領域を有し、
前記電界緩和領域が、前記第一の半導体領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域が、前記電界緩和領域内でかつ前記電界緩和領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域の不純物濃度が前記電界緩和領域の不純物濃度を超えており、
さらに、前記電界緩和領域および前記パンチスルー防止領域が前記第二のヘテロ半導体領域の外側に形成されていることを特徴とする半導体装置。 - 第一導電型の第一の半導体領域と、前記第一の半導体領域とはバンドギャップが異なりかつ前記第一の半導体領域の表層にてヘテロ接合する第二導電型の第二の半導体領域を有する半導体装置において、
前記第一の半導体領域と前記第二の半導体領域との接合面の端部に接するように、前記第一の半導体領域中に第二導電型のパンチスルー防止領域を介して第二導電型の電界緩和領域を有し、
前記電界緩和領域が、前記第一の半導体領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域が、前記電界緩和領域内でかつ前記電界緩和領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域の不純物濃度が前記電界緩和領域の不純物濃度を超えているように形成され、
さらに、前記第二の半導体領域と前記第一の半導体領域との接合部の一部にゲート絶縁膜を介してゲート電極が形成され、前記ゲート絶縁膜が前記第二の半導体領域を貫通していることを特徴とする半導体装置。 - 第一導電型の第一の半導体領域を含んでなる半導体基体と、
前記第一の半導体領域の表層に接して前記第一の半導体領域とはバンドギャップが異なりかつ第二導電型の第一のヘテロ半導体領域と、前記第一の半導体領域の表層に接して前記半導体基体とはバンドギャップが異なりかつ前記第一のヘテロ半導体領域とは導電型が異なるか或いは不純物濃度が異なる第二のヘテロ半導体領域とを有する半導体装置において、
前記第一の半導体領域と前記第一のヘテロ半導体領域との接合面の端部に接するように、前記第一の半導体領域中に第二導電型のパンチスルー防止領域を介して第二導電型の電界緩和領域を有し、
前記電界緩和領域が、前記第一の半導体領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域が、前記電界緩和領域内でかつ前記電界緩和領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域の不純物濃度が前記電界緩和領域の不純物濃度を超えるように形成され、
さらに、前記半導体基体の所定領域に、第二導電型のベース領域並びに第一導電型のソース領域とを有し、少なくとも前記半導体基体並びに前記ソース領域に接するようにゲート絶縁膜を介してゲート電極を有し、前記半導体基体と前記第一のヘテロ半導体領域との接合端部の少なくとも最外周部近傍において、前記第二のヘテロ半導体領域並びに前記パンチスルー防止領域並びに前記電界緩和領域がそれぞれ形成され、前記パンチスルー防止領域の外側の前記半導体基体の一主面に前記ソース領域が形成され、前記ソース領域を取り囲むように前記半導体基体の一主面に前記ベース領域が形成され、前記半導体基体および前記ソース領域に接して前記ゲート絶縁膜が形成され、前記ゲート絶縁膜に接して前記ゲート電極が形成されていることを特徴とする半導体装置。 - 少なくとも前記第一の半導体領域と接する前記第一のヘテロ半導体領域の前記端部が、前記パンチスルー防止領域とオーミック接続していることを特徴とする請求項1または3に記載の半導体装置。
- 少なくとも前記第一の半導体領域と接する前記第二の半導体領域の前記端部が、前記パンチスルー防止領域とオーミック接続していることを特徴とする請求項2に記載の半導体装置。
- 前記第一及び第二のヘテロ半導体領域が単結晶シリコン、アモルファスシリコン、多結晶シリコンの少なくともいずれかからなることを特徴とする請求項1または3または4に記載の半導体装置。
- 前記第二の半導体領域が単結晶シリコン、アモルファスシリコン、多結晶シリコンの少なくともいずれかからなることを特徴とする請求項2または5に記載の半導体装置。
- 前記第一の半導体領域または前記半導体基体が炭化珪素からなることを特徴とする請求項1ないし7のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004117549A JP5216183B2 (ja) | 2004-04-13 | 2004-04-13 | 半導体装置 |
US10/898,224 US7138668B2 (en) | 2003-07-30 | 2004-07-26 | Heterojunction diode with reduced leakage current |
EP04017889.9A EP1503425B1 (en) | 2003-07-30 | 2004-07-28 | Heterojunction semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004117549A JP5216183B2 (ja) | 2004-04-13 | 2004-04-13 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013018447A Division JP5494848B2 (ja) | 2013-02-01 | 2013-02-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005303025A JP2005303025A (ja) | 2005-10-27 |
JP5216183B2 true JP5216183B2 (ja) | 2013-06-19 |
Family
ID=35334163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004117549A Expired - Lifetime JP5216183B2 (ja) | 2003-07-30 | 2004-04-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5216183B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245243A (ja) * | 2005-03-02 | 2006-09-14 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP5092244B2 (ja) * | 2006-02-09 | 2012-12-05 | 日産自動車株式会社 | 半導体装置 |
JP5560519B2 (ja) | 2006-04-11 | 2014-07-30 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP5194388B2 (ja) * | 2006-06-13 | 2013-05-08 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP4916247B2 (ja) * | 2006-08-08 | 2012-04-11 | トヨタ自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
JP5211479B2 (ja) * | 2006-12-22 | 2013-06-12 | 日産自動車株式会社 | 半導体装置および半導体装置の製造方法 |
EP2259326B1 (en) * | 2008-03-17 | 2018-11-14 | Mitsubishi Electric Corporation | Semiconductor device |
JP5476737B2 (ja) * | 2009-02-24 | 2014-04-23 | 日産自動車株式会社 | 半導体装置 |
JP5476747B2 (ja) * | 2009-03-05 | 2014-04-23 | 日産自動車株式会社 | 半導体装置 |
JP5636752B2 (ja) * | 2010-06-15 | 2014-12-10 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP5678943B2 (ja) * | 2012-11-20 | 2015-03-04 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
DE102017212799A1 (de) * | 2017-07-26 | 2019-01-31 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0671075B2 (ja) | 1987-06-11 | 1994-09-07 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH0620125B2 (ja) * | 1989-03-28 | 1994-03-16 | サンケン電気株式会社 | 半導体装置 |
JP3523156B2 (ja) | 2000-06-30 | 2004-04-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP3708057B2 (ja) | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
JP4282972B2 (ja) * | 2002-02-19 | 2009-06-24 | 日産自動車株式会社 | 高耐圧ダイオード |
-
2004
- 2004-04-13 JP JP2004117549A patent/JP5216183B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005303025A (ja) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6666224B2 (ja) | 半導体装置 | |
JP5560519B2 (ja) | 半導体装置及びその製造方法 | |
JP5452914B2 (ja) | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード | |
EP1204145B1 (en) | Semiconductor element | |
JP6649183B2 (ja) | 半導体装置 | |
KR101416361B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
JP6833848B2 (ja) | 面積効率の良いフローティングフィールドリング終端 | |
JP2016174029A (ja) | 半導体装置 | |
JP5216183B2 (ja) | 半導体装置 | |
JP2005011846A (ja) | 半導体装置 | |
US10083956B2 (en) | Semiconductor device | |
JP7030665B2 (ja) | 半導体装置 | |
KR101427948B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
JP4742539B2 (ja) | 半導体装置 | |
JP4211642B2 (ja) | 半導体装置 | |
TWI776173B (zh) | 碳化矽半導體元件 | |
JP5865860B2 (ja) | 半導体装置 | |
JP2008244312A (ja) | 半導体装置 | |
JP7196265B2 (ja) | 半導体装置 | |
JPWO2017010164A1 (ja) | 電力用半導体装置 | |
JP5465937B2 (ja) | 半導体装置、半導体装置の制御方法、半導体モジュール | |
JP5494848B2 (ja) | 半導体装置 | |
CN112216746A (zh) | 碳化硅半导体器件 | |
JP2008235588A (ja) | ショットキーバリアダイオード | |
JP5114865B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101018 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110927 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5216183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |