-
TECHNISCHES
GEBIET
-
Die
vorliegende Erfindung betrifft ein Halbleiterbauteil mit einer doppelt-diffundierten
MOS-Struktur unter Verwendung eines Siliziumkarbid-Halbleitersubstrats
und ein Herstellungsverfahren für
das Halbleiterbauteil.
-
STAND DER
TECHNIK
-
Bei
einem doppelt-diffundierten MOS (DMOS) FET (Feldeffekttransistor)
unter Verwendung eines Siliziumkarbid (SiC)-Halbleitersubstrats wird
eine SiC-Halbleiterepitaxialschicht vom Typ n– auf
einer Oberfläche
eines SiC-Halbleitersubstrats vom Typ n+ ausgebildet.
Eine Dotierungsregion (impurity region) vom Typ p wird in einem
Bereich der Oberfläche
von der SiC-Halbleiterepitaxialschicht vom Typ n– ausgebildet,
und eine Dotierungsregion vom Typ n+ mit
einer ringförmigen
Form, die man in der Draufsicht erkennt, wird in der Dotierungsregion vom
Typ p ausgebildet.
-
7 ist
eine Darstellung, die ein Dotierungsprofil in der Dotierungsregion
vom Typ p bei einem doppelt-diffundierten MOSFET gemäß dem Stand
der Technik zeigt. Bei dem doppelt-diffundierten MOSFET gemäß dem Stand
der Technik hat die Dotierungsregion vom Typ p ein sog. Kastenprofil. Das
heißt,
das Profil in der Dotierungsregion vom Typ p bei dem doppelt-diffundierten
MOSFET gemäß dem Stand
der Technik wird derart beeinflusst, dass sich eine im Wesentlichen
gleichmäßige Verteilung der
Beimengung bzw. Dotierung unabhängig
von der Tiefe von der Oberfläche
von der Dotierungsregion vom Typ p ergibt.
-
Die
Dotierungsregion vom Typ p, die ein solches Kastenprofil hat, wird
ausgebildet, indem eine Dotierung von Typ p in den Oberflächenbereich
von der SiC-Halbleiterepitaxialschicht vom Typ n– mittels einer
Ionenimplantation mit mehreren Schritten implantiert wird. Eine
Ionenimplantation, die mit einer konstanten Im plantationsenergie
(Ionenimplantation in einem Schritt) durchgeführt wird, führt zu einer von der Tiefe
abhängigen
Verteilung der Dotierung ungefähr
gemäß einer
Gauß-Verteilung
(wie es mittels der Linien mit zwei Punkten und Strich in der 7 angedeutet
ist). Daher, indem eine Ionenimplantation mit drei verschiedenen
Pegeln der Implantationsenergie (Ionenimplantation mit drei Schritten)
durchgeführt wird,
wird es beispielsweise möglich,
dass ein Bereich nahe der Oberfläche
von der Dotierungsregion vom Typ p und ein tiefster Bereich von
der Dotierungsregion vom Typ p (an einer Grenze zwischen der Dotierungsregion
vom Typ p und der SiC-Halbleiterepitaxialschicht vom Typ n–)
im Wesentlichen dieselbe Konzentration der Dotierung haben.
-
Wenn
der tiefe Bereich der Dotierungsregion vom Typ p eine geringere
Konzentration der Dotierung hat, ist es wahrscheinlich, dass sich
eine Verarmungsschicht in die Dotierungsregion vom Typ p von der
Grenze zwischen der Dotierungsregion vom Typ p und der SiC-Halbleiterepitaxialschicht
vom Typ n– ausdehnt,
so dass ein Durchschlag bzw. Durchgriff (punch-through) wahrscheinlich
auftritt. Daher wird eine Durchbruchsspannung des doppelt-diffundierten
MOSFET gemäß dem Stand
der Technik ausreichend erhöht,
indem die Konzentration der Dotierung von der Dotierungsregion vom
Typ p auf einen hohen Pegel in der Größe von 1017 bis
1018/cm3 gesetzt
wird. Jedoch, dort wo die Dotierungsregion vom Typ p eine hohe Konzentration
der Dotierung hat, werden Träger,
die sich in der Kanalregion bewegen, wahrscheinlich gestreut. Dies
führt in
nachteilhafter Weise zu einer Reduzierung der Mobilität bzw. Beweglichkeit
der Träger
in dem Kanal (erhöht
den Einschaltwiderstand).
-
OFFENBARUNG
DER ERFINDUNG
-
Es
ist daher eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauteil
bereitzustellen, das eine Struktur hat, die sowohl eine größere Durchbruchsspannung
zur Unterdrückung
des Durchschlags und zur gleichen Zeit eine verbesserte Beweglichkeit
der Träger
in einem Kanal sicherstellt, und ein Herstellungsverfahren für das Halbleiterbauteil
bereitzustellen.
-
Ein
Halbleiterbauteil gemäß der vorliegenden
Erfindung ist ein Halbleiterbauteil mit einer doppelt-diffundierten
MOS-Struktur unter Verwendung eines Siliziumkarbid-Halbleitersubstrats.
Das Halbleiterbauteil weist eine Siliziumkarbid-Halbleiterepitaxialschicht
auf, die auf einer Oberfläche
von dem Siliziumkarbid-Halbleitersubstrat ausgebildet ist und eine erste
Leitfähigkeit
hat, die die gleiche Leitfähigkeit
ist wie die des Siliziumkarbid-Halbleitersubstrats, und eine Dotierungsregion,
die ausgebildet ist, indem ein Oberflächenbereich von der Siliziumkarbid-Halbleiterepitaxialschicht
mit einer Beimengung bzw. Dotierung mit einer zweiten Leitfähigkeit
dotiert wird, wobei die Dotierungsregion ein derartiges Profil hat,
dass ein Bereich nahe der Oberfläche
davon eine relativ geringe Konzentration der Dotierung mit der zweiten Leitfähigkeit
und ein tiefer Bereich davon eine relativ hohe Konzentration der
Dotierung mit der zweiten Leitfähigkeit
hat.
-
Bei
dieser Ausführung
hat der tiefe Bereich der Dotierungsregion eine höhere Konzentration
der Dotierung mit der zweiten Leitfähigkeit, so dass eine Verarmungsschicht
daran gehindert wird, sich in die Dotierungsregion von einer Grenze
zwischen der Dotierungsregion und der darunter liegenden Siliziumkarbid-Halbleiterepitaxialschicht
auszudehnen. Andererseits hat der Bereich nahe der Oberfläche eine Konzentration
der Dotierung, so dass Träger,
die sich in einer Kanalregion bewegen, die in einem Oberflächenbereich
der Dotierungsregion ausgebildet ist, mit geringerer Wahrscheinlichkeit
gestreut werden. Daher kann die Beweglichkeit der Träger in dem
Kanal hoch gehalten werden. Dies ermöglicht es, zur gleichen Zeit
sowohl eine hohe Durchbruchspannung zur Unterdrückung des Durchschlags und
eine verbesserte Beweglichkeit der Träger in dem Kanal sicherzustellen.
-
Das
Profil der Dotierungsregion ist vorzugsweise derart, dass in einem
Bereich der Dotierungsregion, der dem tiefsten Bereich nahe ist
(angrenzend an die Grenze zwischen der Dotierungsregion und der
Siliziumkarbid-Halbleiterepitaxialschicht), eine hohe Spitze der
Konzentration der Dotierung mit der zweiten Leitfähigkeit
in der Größe von nicht
weniger als 1018/cm3 und
dass die Konzentration der Dotierung mit der zweiten Leitfähigkeit
stetig und sanft von der Spitze des Pegels der Konzentration in
dem Bereich, der dem tiefsten Bereich nahe ist, in Richtung des
Bereichs der Dotierungsregion nahe der Oberfläche abnimmt, in dem die Konzentration
der Dotierung mit der zweiten Leitfähigkeit nicht größer ist
als 5 × 1015/cm3.
-
Eine
Konzentration der Dotierung mit der zweiten Leitfähigkeit
in einem am weitesten außen liegenden
Bereich der Oberfläche
der Dotierungsregion wird vorzugsweise so beeinflusst, dass sie
niedriger ist als eine Konzentration der Dotierung mit der ersten
Leitfähigkeit
in der Siliziumkarbid-Halbleiterepitaxialschicht. Damit ist die
Konzentration der Dotierung mit der zweiten Leitfähigkeit
in dem am weitesten außen
liegenden Bereich der Oberfläche
der Dotierungsregion geringer als die Konzentration der Dotierung
mit der ersten Leitfähigkeit
in der Siliziumkarbid-Halbleiterepitaxialschicht, so dass eine Ansammlungs-MOSFET-Struktur
bereitgestellt werden kann, bei der eine erste Leitfähigkeit
in dem Oberflächenbereich
(Kanalregion) der Dotierungsregion auftritt und die Kanalregion
mit der ersten Leitfähigkeit
als eine Ansammlungsschicht dient. Daher wird eine Schwellwertspannung
(threshold voltage) reduziert und die Beweglichkeit der Träger in dem
Kanal wird weiter verbessert.
-
Ein
Halbleiterbauteilherstellungsverfahren gemäß der vorliegenden Erfindung
ist ein Verfahren zur Herstellung eines Halbleiterbauteils mit einer doppelt-diffundierten
MOS-Struktur unter Verwendung eines Siliziumkarbid-Halbleitersubstrats.
Die Methode weist die folgenden Schritte auf: Bilden einer Siliziumkarbid-Halbleiterepitaxialschicht,
die eine erste Leitfähigkeit,
auf einer Oberfläche
des Siliziumkarbid-Halbleitersubstrats
hat, wobei die erste Leitfähigkeit
dieselbe Leitfähigkeit
ist wie die des Siliziumkarbid-Halbleitersubstrats; und Dotieren
eines Oberflächenbereichs
der Siliziumkarbid-Halbleiterepitaxialschicht mit einer Dotierung
mit einer zweiten Leitfähigkeit,
um eine Dotierungsregion zu bilden, die ein Profil derart hat, dass
ein Bereich nahe der Oberfläche
davon eine relativ geringe Konzentration der Dotierung mit der zweiten
Leitfähigkeit
hat und dass ein tiefer Bereich davon eine relativ hohe Konzentration der
Beimengung mit der zweiten Leitfähigkeit
hat.
-
Das
oben beschriebene Halbleiterbauteil kann mittels dieses Verfahrens
hergestellt werden.
-
Die
Dotierungsregion, die ein solches Profil hat, bei dem die Konzentration
der Dotierung mit der zweiten Leitfähigkeit in einem Bereich nahe
der Oberfläche
davon relativ gering ist und in einem tiefen Bereich davon relativ
hoch ist, kann ausgebildet werden, indem der Bereich der Oberfläche von
der Siliziumkarbid-Halbleiterepitaxialschicht mit der Dotierung
mit der zweiten Leitfähigkeit
durch eine Ionenimplantation in einem Schritt dotiert wird.
-
Bei
dem Schritt des Bildens der Dotierungsregion wird die Dotierungsregion
vorzugsweise ausgebildet, dass sie ein Profil der Art?? derart??
hat, dass eine Konzentration der Dotierung mit der zweiten Leitfähigkeit
in einem am weitesten außen
liegenden Bereich der Oberfläche
davon geringer ist als eine Konzentration der Dotierung mit einer
ersten Leitfähigkeit
in der Siliziumkarbid-Halbleiterepitaxialschicht. Demnach kann das
Halbleiterbauteil hergestellt werden, indem die Konzentration der
Dotierung mit der zweiten Leitfähigkeit
in dem am weitesten außen
liegenden Bereich der Oberfläche
der Dotierungsregion so beeinflusst wird, dass sie niedriger ist als
die Konzentration der Dotierung mit der ersten Leitfähigkeit
in der Siliziumkarbid-Halbleiterepitaxialschicht.
-
Das
zuvor beschriebene und weitere Aufgaben, Merkmale und Wirkungen
der vorliegenden Erfindung werden besser offensichtlich durch die
nachfolgende Beschreibung von Ausführungsbeispielen unter Bezug
auf die beigefügten
Zeichnungen.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
1 ist
ein Querschnitt, der schematisch einen Aufbau von einem Halbleiterbauteil
gemäß einer
Ausführungsform
der vorliegenden Erfindung zeigt;
-
2 ist
ein Diagramm, das ein Dotierungsprofil von einer Dotierungsregion
vom Typ p von dem Halbleiterbauteil zeigt;
-
3 ist
ein Querschnitt, der schematisch einen Aufbau von einem Ansammlungs-MOSFET zeigt;
-
4 ist
ein Querschnitt, der schematisch den Aufbau von einem Halbleiterbauteil
gemäß einer weiteren
Ausführungsform
der vorliegenden Erfindung zeigt;
-
5 ist
ein Diagramm, das ein Dotierungsprofil von einer Dotierungsregion
vom Typ p von dem Halbleiterbauteil gemäß der 4 zeigt;
-
6 ist
ein Graph, der die Charakteristik des Gates von dem Halbleiterbauteil
gemäß der 4 zeigt;
und
-
7 ist
ein Diagramm, das ein Dotierungsprofil von einer Dotierungsregion
vom Typ p von einem doppelt-diffundierten MOSFET gemäß dem Stand
der Technik zeigt.
-
BESTE ART
ZUR UMSETZUNG DER ERFINDUNG
-
1 ist
ein Querschnitt, der schematisch einen Aufbau von einem Halbleiterbauteil
gemäß einer
Ausführungsform
der vorliegenden Erfindung darstellt. Das Halbleiterbauteil ist
ein doppelt-diffundierter MOSFET und verwendet ein SiC-Halbleitersubstrat 1 vom
Typ n+ als ein Halbleitersubstrat.
-
Eine
SiC-Halbleiterepitaxialschicht 2 vom Typ n– mit
einer geringeren Konzentration der Dotierung als bei dem SiC-Halbleitersubstrat 1 vom
Typ n+ ist auf der Oberfläche des
SiC-Halbleitersubstrats 1 vom Typ n+ ausgebildet.
Eine Dotierungsregion 3 vom Typ p mit einer rechteckigen
Form, die man in der Draufsicht erkennt, zum Beispiel, wird in einem Bereich
der Oberfläche
von der SiC-Halbleiterepitaxialschicht 2 vom Typ n– ausgebildet.
Des Weiteren wird eine Dotierungsregion 4 vom Typ n+ in der Form eines rechteckigen Rahmens,
die man in der Draufsicht erkennt, in der Dotierungsregion 3 vom
Typ p ausgebildet, und zwar in geeignet beabstandeter Beziehung
zu den peripheren Kanten der Dotierungsregion 3 vom Typ
p. Die Dotierungsregion 3 vom Typ p hat eine Tiefe von
0,5 bis 0,7 μm
von einer Oberfläche
der SiC-Halbleiterepitaxialschicht 2 vom
Typ n–. Die
Dotierungsregion 4 vom Typ n+ hat
eine Tiefe von 0,2 bis 0,3 μm
von der Oberfläche
der SiC-Halbleiterepitaxialschicht 2 vom Typ n–.
Ein Bereich der Dotierungsregion 3 vom Typ p, der sich
unterhalb der Dotierungsregion 4 vom Typ n+ befindet,
hat eine Stärke von
zumindest 0,2 bis 0,3 μm.
-
Gate-Oxidfilme
bzw. Gate-Oxidschichten 5a, 5b und Gate-Elektroden 6a, 6b sind
in der SiC-Halbleiterepitaxialschicht 2 vom Typ n– ausgebildet.
Die Gate-Oxidschichten 5a, 5b sind jeweils linear
entlang einer von den peripheren Kanten von der Dotierungsregion 3 vom
Typ p (Dotierungsregion 4 vom Typ n+) angeordnet
und bilden ein Gebiet zwischen einem äußeren peripheren Bereich von
der Dotierungsregion 4 vom Typ n+ und
dem Außenbereich
der Dotierungsregion 3 vom Typ p. Die Gate-Oxidschichten 5a, 5b bedecken
jeweils einen Teil der Oberfläche der
SiC-Halbleiterepitaxialschicht 2 vom Typ n– zwischen
dem Bereich der äußeren peripheren
Kante der Dotierungsregion 4 vom Typ n+ und
dem Außenbereich
der Dotierungsregion 3 vom Typ p. Die Gate-Elektroden 6a, 6b sind
entsprechend auf den Gate-Oxidschichten 5a, 5b angeordnet.
-
Ein
zwischen den Schichten befindlicher Isolationsfilm bzw. eine Isolationsschicht 7 (Zwischenschicht-Isolationsschicht)
ist über
den Gate-Elektroden 6a, 6b angeordnet. Eine Source-Elektrode 8 mit, beispielsweise,
einer rechteckigen Form, die man in der Draufsicht erkennt, ist über der
Zwischenschicht-Isolationsschicht 7 angeordnet. Die Source-Elektrode 8 ist
mit einer Kontaktregion der Source verbunden, die einen inneren
peripheren Bereich der Dotierungsregion 4 vom Typ n+ und eine Dotierungsregion 3 vom
Typ p einschließt,
die von der Dotierungsregion 4 vom Typ n+ durch
ein Kontaktloch 71, das in der Zwischenschicht-Isolationsschicht 7 gebildet
ist, umgeben ist.
-
Eine
Drain-Elektrode 9 ist an einer Rückseite des SiC-Halbleitersubstrats 1 vom
Typ n+ (gegenüber von der SiC-Halbleiterepitaxialschicht 2 vom
Typ n–) zum
Abdecken der gesamten rückseitigen
Oberfläche
ausgebildet.
-
2 ist
ein Diagramm, das ein Dotierungsprofil der Dotierungsregion 3 vom
Typ p zeigt. Die Dotierungsregion 3 vom Typ p wird gebildet,
indem die SiC-Halbleiterepitaxialschicht 2 vom Typ n– auf
der Oberfläche
des SiC-Halbleitersubstrats 1 vom Typ n+ durch
epitaxiales Wachstum gebildet wird und dann, beispielsweise, Ionen
von Aluminium (A1) als die Dotierung vom Typ p in den Bereich der
Oberfläche
von der SiC-Halbleiterepitaxialschicht 2 vom Typ n– mit
einer Implantationsenergie von 400 keV (konstant) implantiert werden.
Das heißt,
das Bilden der Dotierungsregion 3 vom Typ p wird mittels
einer Ionenimplantation in einem Schritt mit einer Implantationsenergie
von 400 keV erreicht.
-
Die
Dotierungsregion 3 vom Typ p, die so gebildet wurde, hat
ein Dotierungsprofil derart, das in einem Bereich davon, der dem
tiefsten Bereich nahe ist (angrenzend an eine Grenze zwischen der
Dotierungsregion vom Typ p und der SiC-Halbleiterepitaxialschicht 2 vom
Typ n–),
die in einer Tiefe von 0,5 bis 0,7 μm gegeben ist, einen hohen Spitzenwert
der Konzentration der Dotierung vom Typ p in der Größe von nicht
weniger als 1018/cm3 hat
und die Konzentration der Dotierung vom Typ p gleichmäßig und
sanft von dem Pegel der höchsten
Konzentration in dem Bereich, der dem tiefsten Bereich nahe ist,
in Richtung des Bereichs nahe der Oberfläche abnimmt, in dem die Konzentration
der Dotierung vom Typ p nicht größer ist
als 5 × 1015/cm3, weil die
Beimengung bzw. die Dotierung, die in die SiC-Halbleiterepitaxialschicht 2 vom
Typ n– eingebracht
wurde, teilweise mit den SiC-Kristallen kollidiert und zurückreflektiert wird.
-
Da
die Konzentration der Dotierung in einem tiefen Bereich der Dotierungsregion 3 vom
Typ p hoch ist, wird eine Verarmungsschicht daran gehindert, sich
in die Dotierungsregion 3 vom Typ p von der Grenze zwischen
der Dotierungsregion 3 vom Typ p und der darunter liegenden
SiC-Halbleiterepitaxialschicht 2 vom Typ n– auszudehnen.
Andererseits ist die Konzentration der Dotierung in dem Bereich
nahe der Oberfläche
von der Dotierungsregion 3 vom Typ p gering, so dass Träger, die
sich in einer Kanalregion bewegen, die in einem Bereich der Oberfläche der
Dotierungsregion 3 vom Typ p gebildet ist, mit geringerer
Wahrscheinlichkeit gestreut werden. Dadurch kann die Beweglichkeit
der Träger in
dem Kanal hoch gehalten werden.
-
Dadurch
stellt die doppelt-diffundierte MOSFET-Struktur zur gleichen Zeit
sowohl eine große Durchbruchspannung
zur Unterdrückung
eines Durchschlags und eine verbesserte Beweglichkeit der Träger in dem
Kanal sicher.
-
Dort,
wo eine Konzentration der Dotierung vom Typ p in einem am weitesten
außen
liegenden Bereich der Oberfläche
der Dotierungsregion 3 vom Typ p geringer ist als die Konzentration
der Dotierung vom Typ n von der SiC-Halbleiterepitaxialschicht 2 vom
Typ n– (zum
Beispiel 1016/cm3),
kann eine Ansammlungs-MOSFET-Struktur bereitgestellt werden, bei
der eine Leitfähigkeit
vom Typ n– auftritt,
wie es in der 3 gezeigt ist, und zwar in dem
Bereich der Oberfläche
(Kanalregion) von der Dotierungsregion 3 vom Typ p, und
die Kanalregion vom Typ n– dient als eine Ansammlungsschicht 31.
Dadurch wird die Beweglichkeit der Träger in dem Kanal weiter verbessert.
-
4 ist
ein Querschnitt, der schematisch den Aufbau von einem Halbleiterbauteil
gemäß einer weiteren
Ausführungsform
der vorliegenden Erfindung zeigt. Das Halbleiterbauteil ist ein
Ansammlungs-MOSFET und verwendet ein SiC-Halbleitersubstrat 11 vom
Typ n+ als ein Halbleitersubstrat.
-
Eine
SiC-Halbleiterepitaxialschicht 12 vom Typ n– mit
einer geringeren Konzentration der Dotierung als bei dem SiC-Halbleitersubstrat 11 vom
Typ n+ wird auf einer Oberfläche des
SiC-Halbleitersubstrats 11 vom Typ n+ ausgebildet.
Eine Dotierungsregion 13 vom Typ p wird in einem Bereich
der Oberfläche
von der SiC-Halbleiterepitaxialschicht 12 vom Typ
n– ausgebildet.
Des Weiteren wird eine Source-Region 14 vom
Typ n+ und eine Drain-Region 15 vom
Typ n+ in einem Bereich der Oberfläche von
der Dotierungsregion 13 vom Typ p in geeignet beabstandeter
Beziehung zueinander angeordnet. Eine Ansammlungsschicht 16 vom
Typ n wird in einer Kanalregion zwischen der Source-Region 14 vom
Typ n+ und der Drain-Region 15 vom
Typ n+ bereitgestellt.
-
Die
Dotierungsregion 13 vom Typ p hat eine Tiefe von 0,5 bis
0,7 μm von
einer Oberfläche
von der SiC-Halbleiterepitaxialschicht 12 vom Typ n–.
Die Source-Region 14 vom Typ n+ und
die Drain-Region 15 vom Typ n+ haben
jeweils eine Tiefe von 0,2 bis 0,3 μm von der Oberfläche der
SiC-Halbleiterepitaxialschicht 12 vom Typ n–.
Die Ansammlungsschicht 16 vom Typ n hat eine Tiefe von
0,05 bis 0,1 μm
von der Oberfläche
der SiC-Halbleiterepitaxialschicht 12 vom Typ n–.
-
Eine
Source-Elektrode 17 und eine Drain-Elektrode 18 sind
entsprechend auf der Source-Region 14 vom Typ n+ und der Drain-Region 15 vom Typ
n+ ausgebildet. Eine Gate-Oxidschicht 19 ist auf
einem Bereich der SiC-Halbleiterepitaxialschicht 12 vom
Typ n– zwischen
der Source-Elektrode 17 und der Drain-Elektrode 18 ausgebildet,
und eine Gate-Elektrode 20 ist auf der Gate-Oxidschicht 19 ausgebildet.
-
5 ist
ein Diagramm, das ein Dotierungsprofil von der Dotierungsregion 13 vom
Typ p zeigt. Die Dotierungsregion 13 vom Typ p wird ausgebildet, indem
die SiC-Halbleiterepitaxialschicht 12 vom
Typ n– auf
der Oberfläche
des SiC-Halbleitersubstrats 11 vom Typ n+ mittels
epitaxialem Wachstum gebildet wird und dann, beispielsweise, Ionen
von Aluminium (A1) als die Dotierung vom Typ p in den Bereich der Oberfläche von
der SiC-Halbleiterepitaxialschicht 12 vom Typ n– mit
einer Implantationsenergie von 400 keV (konstant) implantiert werden.
Das heißt,
die Bildung der Dotierungsregion 13 vom Typ p wird mittels einer
Ionenimplantation in einem Schritt mit einer Implantationsenergie
von 400 keV erreicht.
-
Dort,
wo die Dotierungsregion 13 vom Typ p derart ausgebildet
ist, dass sie eine Tiefe von ungefähr 0,7 μm (7000 Å) von der Oberfläche der SiC-Halbleiterepitaxialschicht 12 vom
Typ n– hat,
hat die Dotierungsregion 13 vom Typ p ein Dotierungsprofil
derart, dass ein Bereich, der dem tiefsten Bereich nahe ist (angrenzend
an eine Grenze zwischen der Dotierungsregion vom Typ p und der SiC-Halbleiterepitaxialschicht 12 vom
Typ n–),
eine hohe Spitze der Konzentration (Atomdichte) der Dotierung vom Typ
p in der Größe von nicht
weniger als 1018/cm3 hat und
die Konzentration der Dotierung vom Typ p stetig und sanft von der
Spitze des Pegels der Konzentration in dem Bereich, der dem tiefsten
Bereich nahe ist, in Richtung der Oberfläche abnimmt, weil die Dotierung,
die in die SiC-Halbleiterepitaxialschicht 12 vom Typ
n– eingebracht
wurde, teilweise mit den SiC-Kristallen
kollidiert und zurückreflektiert
wird. Die Konzentration der Dotierung vom Typ p in einem Bereich nahe
der Oberfläche
ist nicht größer als
ein Hundertstel der Spitze der Konzentration der Dotierung vom Typ
p, insbesondere nicht größer als
5 × 1015/cm3. Gemäß dem Dotierungsprofil ändert sich die
Konzentration der Dotierung vom Typ p stark in einem Bereich, der
tiefer ist als der Bereich, der dem tiefsten Bereich nahe ist und
der die Spitze der Konzentration der Dotierung hat, und ändert sich
viel sanfter in einem Bereich zwischen dem Bereich, der dem tiefsten
Bereich nahe ist, und der Oberfläche, als
in dem Bereich, der tiefer ist als der Bereich, der dem tiefsten
Bereich nahe ist.
-
Da
die Konzentration (Atomdichte) der Dotierung vom Typ n in der SiC-Halbleiterepitaxialschicht 12 vom
Typ n– im
Wesentlichen konstant in der Größe von 1016/cm3 liegt, ist
die Konzentration der Dotierung vom Typ p in dem Bereich der Oberfläche (Kanalregion)
der Dotierungsregion 13 vom Typ p geringer als die Konzentration
der Dotierung vom Typ n. Im Ergebnis tritt eine Leitfähigkeit
vom Typ n in dem Bereich der Oberfläche der Dotierungsregion 13 vom Typ
p auf, um die Ansammlungsschicht 16 vom Typ n zu bilden.
-
Wie
in der 6 gezeigt ist, hat der Ansammlungs-MOSFET mit
seiner Ansammlungsschicht 16 vom Typ n, die so gebildet
wurde, eine viel bessere Charakteristik als ein MOSFET gemäß dem Stand
der Technik, bei dem eine Dotierungsregion vom Typ p so ausgebildet
ist, dass sie im Wesentlichen die gleiche Tiefe hat wie die Dotierungsregion 13 vom
Typ p in einem Bereich der Oberfläche von einer SiC-Halbleiterepitaxialschicht
vom Typ n–,
indem eine Ionenimplantation mit vier verschiedenen Pegeln der Implantationsenergie
(Ionenimplantation mit vier Schritten) durchgeführt wird.
-
Genauer
gesagt, der MOSFET gemäß dem Stand
der Technik hat eine Schwellwertspannung von ungefähr 8,0 V
und eine Beweglichkeit der Träger
von ungefähr
18,3 cm2/Vs in dem Kanal. Wenn die Gate-Spannung
15V beträgt,
ist der Drain-Strom ungefähr
19 µA.
Im Gegensatz dazu hat der Ansammlungs-MOSFET eine reduzierte Schwellwertspannung
in der Größe von 3,3
V. Zusätzlich
dazu ist die Schwellwertspannung positiv, so dass der Ansammlungs-MOSFET
von einer Bauart ist, die normalerweise AUS ist, was für ein Element
zum Schalten von Leistung erforderlich ist. Des Weiteren wird die
Beweglichkeit der Träger
in einem Kanal auf ungefähr
24 cm2/Vs erhöht. Zusätzlich dazu beträgt der Drain-Strom
ungefähr
42 µA,
wobei die Drain-Spannung 15V beträgt, so dass ein Einschaltwiderstand auf
die Hälfte
reduziert wird im Vergleich zu einem MOSFET gemäß dem Stand der Technik.
-
Das
Bilden eines verdeckten Kanals (buried channel) wie die Ansammlungsschicht 16 vom
Typ n kann erzielt werden, indem eine Schicht vom Typ n durch epitaxiales
Wachstum gebildet wird, nachdem die Dotierungsregion vom Typ p gebildet
wurde (zum Beispiel japanische nicht-geprüfte Patentveröffentlichung
Nr. 10-308510). Alternativ dazu kann das Bilden erzielt werden,
indem eine Ionenimplantation mit mehreren Schritten durchgeführt wird,
um gezielt die Dotierung vom Typ n in die Dotierungsregion vom Typ
p nach dem Bilden der Dotierungsregion vom Typ p zu implantieren
(zum Beispiel japanische nicht-geprüfte Patentveröffentlichung
Nr. 11-261061).
-
Dort,
wo der verdeckte Kanal durch epitaxiales Wachstum gebildet wird,
sollte das epitaxiale Wachstum in einer anfänglichen Stufe gestoppt werden,
um eine dünne
Schicht vom Typ n mit einer Stärke
von ungefähr
0,1 bis 0,2 µm
auszubilden. Es ist jedoch schwierig, die Konzentration der Dotierung
und eine Tiefe bei der anfänglichen
Stufe des epitaxialen Wachstums genau zu beeinflussen. Daher ist
es unmöglich,
die Konzentration der Dotierung und die Tiefe von dem verdeckten
Kanal wie gewünscht
zu beeinflussen, was ein Problem darstellt, dass ein Ansammlungs-MOSFET wahrscheinlich
von der Bauart ist, die üblicherweise
AN (normally ON) ist.
-
Bei
der Ionenimplantation ist es möglich,
die Tiefe des verdeckten Kanals genau zu beeinflussen. Die Dotierung
vom Typ n wird jedoch mit einer hohen Konzentration implantiert,
um die Leitfähigkeit
vom Typ p von der Dotierungsregion vom Typ p aufzuheben, so dass
der verdeckte Kanal eine hohe Konzentration der Dotierung hat.
-
Dies
führt zu
dem Problem, dass die Konzentration der Dotierung von dem verdeckten
Kanal nicht wie gewünscht
beeinflusst werden kann, weil eine Geschwindigkeit bzw. Rate der
Aktivierung der Dotierung beim Einbrennen nach der Ionenimplantation nicht
stabil ist. Der verdeckte Kanal mit einer hohen Konzentration der
Dotierung leidet zudem an einem Problem, dass die Träger für die Coulomb-Streuung empfänglich sind
und die Beweglichkeit der Träger
in dem Kanal dadurch niedriger ist.
-
Im
Gegensatz dazu ist das Verfahren gemäß diesem Ausführungsbeispiel
(einschließlich
des Bildens der Ansammlungsschicht 16 vom Typ n) von dem
Problem nicht betroffen, auf das man trifft, wenn der verdeckte
Kanal durch epitaxiales Wachstum gebildet wird. Des Weiteren hat
die Ansammlungsschicht 16 vom Typ n eine niedrige Konzentration
der Dotierung, so dass der Ansammlungs-MOSFET derart gefertigt wird,
dass er eine Charakteristik wie gewünscht derart hat, dass er normalerweise
AUS ist (normally OFF), ohne dass die Geschwindigkeit der Aktivierung
beim Einbrennen einen Einfluss hat. Des Weiteren hat die Ansammlungsschicht 16 vom
Typ n eine große
Beweglichkeit der Träger
bei einem geringeren Grad von Coulomb-Streuung der Träger.
-
Obwohl
zwei Ausführungsformen
der vorliegenden Erfindung damit beschrieben wurden, kann die Erfindung
auch in anderer Weise ausgeführt
werden. In den oben beschriebenen Ausführungsformen ist das SiC-Halbleitersubstrat
vom Typ n lediglich als Beispiel verwendet worden, aber das Halbleiterbauteil
mit einer doppelt-diffundierten MOS-Struktur kann im Wesentlichen
auf die gleiche Art und Weise hergestellt werden selbst zum Beispiel
unter Verwendung eines SiC-Halbleitersubstrats vom Typ p. Es ist
auch möglich,
ein Halbleiterbauteil mit einer CMOS-Struktur zu fertigen.
-
Auch
wenn die vorliegende Erfindung im Detail mittels dazu gehöriger Ausführungsbeispiele
beschrieben wurde, sollte es klar sein, dass diese Ausführungsbeispiele
lediglich beispielhaft für
die technischen Prinzipien der vorliegenden Erfindung sind, aber
die Erfindung nicht begrenzen. Der Gedanke und der Rahmen der vorliegenden
Erfindung soll daher nur durch die angefügten Ansprüche begrenzt sein.
-
Diese
Anmeldung entspricht der japanischen Patentanmeldung Nr. 2004-54506,
die beim Japanischen Patentamt am 27. Februar 2004 eingereicht wurde,
deren Offenbarung hiermit durch Bezugnahme aufgenommen wird.
-
ZUSAMMENFASSUNG
-
Ein
Halbleiterbauteil mit einer doppelt-diffundierten MOS-Struktur unter
Verwendung eines Siliziumkarbid-Halbleitersubstrats. Das Halbleiterbauteil weist
eine Siliziumkarbid-Halbleiterepitaxialschicht auf, die auf einer
Oberfläche
des Siliziumkarbid-Halbleitersubstrats ausgebildet wird und mit
einer ersten Leitfähigkeit,
die die gleiche Leitfähigkeit
ist wie die des Siliziumkarbid-Halbleitersubstrats, und eine Dotierungsregion
ist ausgebildet, indem ein Bereich der Oberfläche der Siliziumkarbid-Halbleiterepitaxialschicht
mit einer Dotierung mit einer zweiten Leitfähigkeit dotiert wird, wobei
die Dotierungsregion ein Profil derart hat, dass es in einem Bereich
nahe der Oberfläche
davon eine relativ geringe Konzentration der Dotierung mit der zweiten
Leitfähigkeit
hat und ein tiefer Bereich davon eine relativ hohe Konzentration
der Dotierung mit der zweiten Leitfähigkeit hat.