DE10361674A1 - Nicht-Flüchtiger dynamischer Schreib/Lese-Speicher - Google Patents

Nicht-Flüchtiger dynamischer Schreib/Lese-Speicher Download PDF

Info

Publication number
DE10361674A1
DE10361674A1 DE10361674A DE10361674A DE10361674A1 DE 10361674 A1 DE10361674 A1 DE 10361674A1 DE 10361674 A DE10361674 A DE 10361674A DE 10361674 A DE10361674 A DE 10361674A DE 10361674 A1 DE10361674 A1 DE 10361674A1
Authority
DE
Germany
Prior art keywords
capacitor
memory cells
transistor
gate
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10361674A
Other languages
English (en)
Other versions
DE10361674B4 (de
Inventor
Jin-Hong Ahn
Sang-Hoon Hong
Young-June Park
Sang-Don Lee
Yil-Wook Kim
Gi-Hyun Bae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10361674A1 publication Critical patent/DE10361674A1/de
Application granted granted Critical
Publication of DE10361674B4 publication Critical patent/DE10361674B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Verfahren zum Betreiben einer nicht-flüchtigen dynamischen Schreib/Lese-Speicher-(NVDRAM-)Vorrichtung, die eine Vielzahl von Speicherzellen aufweist, wobei jede Zelle einen Kondensator und einen Transistor aufweist, der ein Floating-Gate aufweist, schließt die Schritte (A) eines Erstellens eines Einschaltmodus zum Durchführen eines DRAM-Betriebs; und (B) eines Erstellens eines Ausschaltmodus zum Halten gespeicherter Daten in der Speicherzelle ein.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleiterspeichervorrichtung; und insbesondere eine nicht-flüchtige, dynamische Schreib/Lese-Speicher-(NVDRAM-)Vorrichtung und ein Betriebsverfahren derselben.
  • Beschreibung des Standes der Technik
  • Allgemein kann eine Halbleiterspeichervorrichtung in einen Schreib/Lese-Speicher (nachstehend als ein RAM bezeichnet) und einen Lesespeicher (nachstehend als ein ROM bezeichnet) klassifiziert werden. Der RAM ist flüchtig, wohingegen der ROM nicht-flüchtig ist. Der ROM kann nämlich gespeicherte Daten halten, auch wenn eine Energieversorgung entfernt wird, aber der RAM kann gespeicherte Daten nicht halten, wenn die Energieversorgung entfernt wird.
  • Eine Vielzahl von RAMs, die einen Nutzen aus der Fähigkeit von Feldeffekttransistoren ziehen, eine Ladung zu speichern, sind hervorgekommen und dienen somit als Speicherzellen. Derartige Zellen können entweder dynamischer oder statischer Natur sein. Wie bekannt ist, können die dynamischen Zellen nur einen einzelnen Feldeffekttransistor einsetzen, und die statischen Zellen können in einer Flip-Flop-Konfiguration angeordnet sein. Diese Typen von Zellen können als flüchtige Zellen bezeichnet werden, da eine Information, die in diesen Zellen gespeichert ist, verloren geht, wenn die Energieversorgungsspannung, die an den Speicher angelegt ist, verloren geht oder abgeschaltet wird. In Fällen, wo eine gespeicherte flüchtige Information gehalten werden muss, muss eine alternative Energieversorgung, wie etwa ein Batteriesystem, an den Speicher zur Verwendung in dem Fall eines Fehlers der Hauptenergieversorgung angeschlossen sein.
  • 1A ist ein schematisches Diagramm, das eine dynamische Zelle in einer herkömmlichen flüchtigen dynamischen RAM-Vorrichtung zeigt; und 1B ist eine Querschnittsansicht, die einen Metalloxid-Halbleiter-(MOS-)Transistor in der in 1A gezeigten dynamischen Zelle beschreibt.
  • Wie gezeigt, wird ein Kondensator Cap zum Speichern von Daten, d.h. logischen Hoch- oder Niedrig-Daten "1" oder "0", verwendet. Wenn ein MOS-Transistor MOS durch eine Wortleitungsspannung Vg eingeschaltet wird, wird der Kondensator Cap im Ansprechen auf eine Bitleitungsspannung Vb1 geladen oder entladen. Wenn die Bitleitungsspannung Vb1 in einem logischen Hoch ist, wird der Kondensator Cap geladen, d.h. er speichert "1". Anderenfalls wird der Kondensator entladen, d.h. speichert er "0". Hierin wird eine Plattenleitung des Kondensators Cap mit einer Plattenleitungsspannung Vcp versorgt. Allgemein beträgt die Plattenleitungsspannung Vcp 0 V oder die Hälfte der Versorgungsspannung.
  • Unterdessen sind, um eine Information ohne die alternative Energieversorgung zu halten, bekannte Vorrichtungen, die in der Lage sind, variable Schwellenspannungen bereitzustellen, wie etwa Feldeffekttransistoren, die Metall-Nitrid-Oxid-Silicium (MNOS) aufweisen, und Feldeffekttransistoren, die ein Floating-Gate aufweisen, auch in der Lage, eine Information auf eine nicht-flüchtige Weise für lange Perioden zu speichern. Durch ein Einbringen derartiger nicht-flüchtiger Vorrichtungen in Speicherzellen sind normal arbeitende flüchtige Zellen bereitgestellt worden, die eine Sicherung oder eine alternative Energieversorgung zum Aufrechterhalten einer Information nicht erfordern, wenn eine Energieunterbrechung oder ein Fehler in der Hauptenergieversorgung auftritt.
  • Die nicht-flüchtigen Speicherzellen, die nicht-flüchtige MNOS-Transistoren oder relevante Vorrichtungen verwenden, sind in der Lage, eine Information, die in einer Zelle flüchtig gespeichert ist, für moderate Zeitperioden zu halten. Jedoch erfordern diese Vorrichtungen hohe Spannungsimpulse zum Schreiben und Löschen der Information.
  • 2 ist eine Querschnittsansicht, die eine herkömmliche, nicht-flüchtige, dynamische Speicherzelle beschreibt, die eine Floating-Gate-Vorrichtung verwendet. Wie gezeigt, weist die herkömmliche nicht-flüchtige, dynamische Zelle einen Gate-Stapel 24 bis 21 auf. Der Gate-Stapel schließt ein Steuer-Gate 24, eine erste Isolationsschicht 23, ein Floating-Gate 22 und eine zweite Isolationsschicht 21 ein. Nachstehend wird, unter Bezugnahme auf US-Patente, die herkömmliche nicht-flüchtige dynamische Zelle im Detail beschrieben werden.
  • Beispielsweise offenbart das gemeinsam zugeteilte US-Patent Nr. 3,916,390, erteilt am 28. Oktober 1975 an J. J. Chang und R. A. Kenyon und betitelt "DYNAMIC MEMORY WITH NON-VOLATILE BACK-UP MODE", die Verwendung eines dualen Isolators, der aus Siliciumdioxid und Siliciumnitrid ausgeführt ist, um Information auf eine nicht-flüchtige Weise während eines Energieausfalls zu speichern. Weitere Beispiele der dynamischen Zellen, die in der Lage sind, eine Information auf nicht-flüchtige Weise unter Verwendung von MNOS-Strukturen zu speichern, schließen das US-Patent Nr. 4,055,837, erteilt am 25. Oktober 1977 an K. U. Stein et al. und betitelt "DYNAMIC SINGLE-TRANSISTOR MEMORY ELEMENT FOR RELATIVELY PERMANENT MEMORIES", und das US-Patent Nr. 4,175,291, erteilt am 20. November 1979 an W. Spence und betitelt "NON-VOLATILE RANDOM ACCESS MEMORY CELL" ein. Diese dynamischen Zellen, die eine nicht-flüchtige Fähigkeit aufweisen, können zufrieden stellend arbeiten. Jedoch erfordern sie üblicherweise größere Zellenbereiche, größere Spannungen für eine flüchtigen Betriebsmodus oder einen Sicherungsspeicher.
  • In dem US-Patent Nr. 4,471,471, erteilt am 11. September 1984 an DiMaria und Donelli J. und betitelt "NON-VOLATILE RAM DEVICE", ist ein nicht-flüchtiger dynamischer Schreib/Lese-Speicher (NVDRAM) bereitgestellt, der eine Vielfalt von Floating-Gates in einem Feldeffekttransistor-DRAM aufweist, das durch einen nicht-flüchtigen Speicher gekennzeichnet ist. Der NVDRAM verwendet den Floating-Gate zum Speichern einer Information auf eine nicht-flüchtige Weise während einer Energieunterbrechung und benutzt einen doppelten Elektroneninjektorstruktur-(DIES-)Stapel über dem Transfer-Gate für eine Datenwiedergewinnung nach einer Wiederaufnahme von Energie. Ein Hauptnachteil dieser Zelle besteht darin, dass Daten von einem Kondensator zu einem Floating-Gate nicht parallel in sämtliche Zellen übertragen werden können, da der DEIS-Stapel auf der Bitleitungsseite der Zelle angeordnet ist. Die Daten müssen zuerst ausgelesen werden, indem der Übertragungstransistor eingeschaltet wird und eine Spannung erfasst wird, die der Bitleitung zugeführt wird.
  • Zum Lösen des obigen Nachteils offenbart das US-Patent 5,331,188, erteilt am 19. Juli 1984 an Acovic et al. und betitelt "NON-VOLATILE DRAM CELL", eine kompakte Ein-Transistornicht-flüchtige DRAM-Zelle und ein Verfahren zum Herstellen derselben. In Acovic et al. weist die DRAM-Zelle eine Tunneldiode oder einen dualen Elektroneninjektoraufbau auf, der zwischen einem Speicherknoten und einem Floating-Gate angeordnet ist, für eine nicht-flüchtige Datenhaltung während Energieunterbrechungen in einem kompakten Ein-Transistor-Aufbau.
  • Jedoch ist eine Plattenleitungsspannung eines Kondensators in der obigen DRAM-Zelle an eine Massespannung angeschlossen. Ein elektrisches Feld des Kondensators wird durch nur eine Spannung, die einer Wortleitung und einer Bitleitung zugeführt wird, erzeugt. Deswegen sollte das Floating-Gate zwei Schichten einschließen, und die Größe der DRAM-Zelle sollte zunehmen. Auch ein Verfahren und ein Prozess zum Herstellen der DRAM-Zelle können komplexer sein. Im Vergleich zu einer DRAM-Zelle, deren Plattenleitungsspannung eingestellt werden kann, kann der NVDRAM mehr Energie verbrauchen, weil die Wortleitung und die Bitleitung mit einer relativ hohen Spannung zu versorgen sind.
  • Zusammenfassung der Erfindung
  • Es ist deswegen eine Aufgabe der Erfindung, eine nichtflüchtige dynamische Schreib/Lese-Speicher-(NVDRAM-)Vorrichtung bereitzustellen, die bei hoher Geschwindigkeit arbeiten kann und eine DRAM-Zelle aufweist, deren Plattenleitungsspannung eingestellt werden kann.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Verfahren zum Betreiben einer nicht-flüchtigen dynamischen Schreib/Lese-Speicher-(NVDRAM-)Vorrichtung bereitgestellt, die eine Vielzahl von Speicherzellen aufweist, wobei jede Zelle einen Kondensator und einen Transistor aufweist, der ein Floating-Gate aufweist, wobei das Verfahren die Schritte (A) eines Vorbereitens eines Energie-Einschaltmodus zum Durchführen eines DRAM-Betriebs; und (B) des Vorbereitens eines Energie-Ausmodus zum Halten gespeicherter Daten in der Speicherzelle einschließt.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung ist eine nicht-flüchtige dynamische Schreibe/Lese-Speicher-(NVDRAM-)Vorrichtung bereitgestellt, die eine Viel zahl von Speicherzellen einschließt, wobei jede Speicherzelle eine Steuer-Gate-Schicht, die an eine Wortleitung angeschlossen ist; einen Kondensator zum Speicher von Daten; einen Floating-Transistor zum Übertragen von in dem Kondensator gespeicherten Daten auf eine Bitleitung; und eine erste Isolationsschicht zwischen der Steuer-Gate-Schicht und dem Gate des Floating-Transistors einschließt, wobei eine Seite des Kondensators an ein Drain des Floating-Transistors angeschlossen ist und die andere Seite desselben mit einer jeweiligen Differenzspannung im Ansprechen auf den Betriebsmodus versorgt wird.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung ist eine nicht-flüchtige dynamische Schreib/Lese-Speicher-(NVDRAM-)Vorrichtung bereitgestellt, die eine Vielzahl von Speicherzellen einschließt, wobei jede Speicherzelle eine Steuer-Gate-Schicht, die an eine Wortleitung angeschlossen ist; einen Kondensator zum Speichern von Daten; und einen Floating-Transistor zum Übertragen von in dem Kondensator gespeicherten Daten auf eine Bitleitung einschließt, wobei eine Seite des Kondensators an ein Drain des Floating-Transistors angeschlossen ist und die andere Seite desselben mit einer jeweiligen Differenzspannung im Ansprechen auf den Betriebsmodus versorgt wird.
  • Kurze Beschreibung der Zeichnungen
  • Die obigen und anderen Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen offensichtlich werden, die in Verbindung mit den zugehörigen Zeichnungen genommen wird. In den Zeichnungen zeigen:
  • 1A ein schematisches Diagramm, das eine dynamische Zelle in einer herkömmlichen flüchtigen, dynamischen Schreibe/Lese-Speicher-(RAM-)Vorrichtung zeigt;
  • 1B eine Querschnittsansicht, die einen Metalloxid-Halbleiter-(MOS-)Transistor in der in 1A gezeigten dynamischen Zelle beschreibt;
  • 2 eine Querschnittsansicht, die eine herkömmliche nicht-flüchtige dynamische Zelle beschreibt, die eine Floating-Gate-Vorrichtung verwendet;
  • 3 eine Querschnittsansicht, die eine dynamische Zelle in einer nicht-flüchtigen dynamischen RAM-(NVDRAM-)Vorrichtung in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 4A bis 4C Querschnittansichten, die ein erstes Beispiel eines Wiederaufrufmodus der NVDRAM-Vorrichtung, die in 3 gezeigt ist, veranschaulichen;
  • 5A bis 5D Querschnittsansichten, die einen Normalisierungsmodus der in 3 gezeigten NVDRAM-Vorrichtung veranschaulichen;
  • 5E einen Graphen, der den Normalisierungsmodus des NVDRAM, der in 3 gezeigt ist, darstellt;
  • 6 eine Querschnittsansicht, die einen normalen DRAM-Modus des NVDRAM, der in 3 gezeigt ist, veranschaulicht;
  • 7A und 7B Querschnittsansichten, die einen Programmmodus des NVDRAM, der in 3 gezeigt ist, veranschaulichen;
  • 7C einen Graphen, der den Programmmodus des NVDRAM, der in 3 gezeigt ist, darstellt;
  • 8 eine Querschnittsansicht, die ein zweites Beispiel des Wiederaufrufmodus des NVDRAM, der in 3 gezeigt ist, veranschaulicht;
  • 9 eine Querschnittsansicht, die eine dynamische Zelle in einer NVDRAM-Vorrichtung in Übereinstimmung mit einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung der Erfindung
  • Nachstehend werden eine nicht-flüchtige dynamische Schreib/Lese-Speicher-(NVDRAM-)Vorrichtung und ein Treiberverfahren davon im Detail unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben werden.
  • 3 ist eine Querschnittsansicht, die eine Speicherzelle einer NVDRAM-Vorrichtung in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie gezeigt, schließt die Speicherzelle der NVDRAM-Vorrichtung ein Steuer-Gate 34, ein Floating-Gate 32, erste und zweite Isolationsschichten 33 und 31, einen Transistor und einen Kondensator Cap ein.
  • Auch wird eine Plattenleitung des Kondensators Cap mit einer Plattenleitungsspannung Vcp, nicht einer Massespannung, versorgt. D.h., dass, weil der Kondensator Cap mit einer steuerbaren Plattenleitungsspannung Vcp versorgt wird, die NVDRAM-Vorrichtung durch ein Eingeben einer relativ geringen Spannung in eine Wortleitung und eine Bitleitung, die an die Speicherzelle angeschlossen sind, betrieben werden kann. Die NVDRAM-Vorrichtung der vorliegenden Erfindung kann nämlich einen Energieverbrauch verringern.
  • Hierin ist, unter Bezugnahme auf 3, wenn das Steuer-Gate 34 und das Floating-Gate 32 aus Polysilicium ausgeführt sind, die erste Isolationsschicht 33 zwischen dem Steuer-Gate 34 und dem Floating-Gate 32 angeordnet. Die Speicherzelle weist nämlich einen Silicium-Oxid-Nitrid-Oxid-Silicium-(SONOS-)Aufbau 34 bis 31 auf.
  • Nachstehend wird ein Betrieb des NVDRAM, der eine Vielzahl der Speicherzellen einschließt, die das Floating-Gate aufweisen, das aus Polysilicium ausgeführt ist, im Detail beschrieben.
  • Die NVDRAM-Vorrichtung hält Daten in jeder Zelle, wenn eine externe Spannung isoliert ist; anderenfalls arbeitet die NVDRAM-Vorrichtung als eine flüchtige DRAM-Vorrichtung. Deswegen weist die NVDRAM-Vorrichtung vier unterschiedliche Typen eines Betriebsmodus auf: Diese sind ein Wiederaufrufmodus, ein Normalisierungsmodus, ein DRAM-Modus und ein Programmmodus. Hier werden der Wiederaufrufmodus und der Normalisierungsmodus als ein Einschaltmodus zum Durchführen eines DRAM-Betriebs betrachtet; und der Programmmodus wird als ein Ausschaltmodus zum Halten gespeicherter Daten in der Speicherzelle betrachtet.
  • Der Wiederaufrufmodus ist ein Prozess zum Zuführen von Daten, die in dem Floating-Gate 32 gespeichert sind, zu dem Kondensator Cap, wenn begonnen wird, dass die externe Spannung zugeführt wird. Der Normalisierungsmodus dient zum Ausgleichen jeder Schwellenspannung sämtlicher Speicherzellen durch ein Laden des Floating-Gates 32 mit der gleichen Menge von Ladungen. Der DRAM-Modus bedeutet, dass die NVDRAM-Vorrichtung als eine flüchtige DRAM-Vorrichtung arbeitet. Der Programmmodus dient zum Zuführen von Daten, die in dem Kondensator Cap gespeichert sind, zu dem Floating-Gate 32, wenn begonnen wird, dass die externe Spannung isoliert wird. Nachstehend werden die vier Moden der NVDRAM-Vorrichtung in Übereinstimmung mit der vorliegenden Erfindung im Detail beschrieben werden.
  • Die 4A bis 4C sind Querschnittsansichten, die ein erstes Beispiel des Wiederaufrufmodus der NVDRAM-Vorrichtung, die in 3 gezeigt ist, veranschaulichen.
  • In dem Wiederaufrufmodus zum Zuführen von Daten, die in dem Floating-Gate 32 gespeichert sind, zu dem Kondensator Cap, wenn die externe Spannung zugeführt wird, wird nämlich überprüft, ob die Schwellenspannung jeder Speicherzelle eine erste Schwellenspannung VHth oder eine zweite Schwellenspannung VLth zum Einschalten des Transistors ist. Hierin bedeutet die erste Schwellenspannung VHth, dass das Floating-Gate Elektronen aufweist, d.h. ein logisches NIEDRIG-Datum speichert; und die zweite Schwellenspannung VLth bedeutet, dass das Floating-Gate nicht irgendein Elektron aufweist, d.h. ein logisches HOCH-Datum speichert. D.h., die erste Schwellenspannung VHth, z.B. 1 V, ist höher als die zweite Schwellenspannung VLth, z.B. 0 V.
  • Spezifischer wird, wie in 4A gezeigt, dem Gate jedes Transistors in sämtlichen der Speicherzellen eine höhere Spannung, z.B. 4 V, zugeführt, um den Transistor einzuschalten. Dann werden sämtliche der Bitleitungen mit einer Versorgungsspannung VDD versorgt, und folglich wird das logische HOCH-Datum in sämtliche der Speicherzellen eingeschrieben. D.h., das logische HOCH-Datum wird in dem Kondensator Cap sämtlicher Speicherzellen gespeichert.
  • Danach wird, unter Bezugnahme auf 4B, dem Gate jedes Transistors die zweite Schwellenspannung VLth zugeführt. Dann wird in manchen der Speicherzellen, die den Transistor durch die zweite Schwellenspannung VLth eingeschaltet aufweisen, der Kondensator Cap entladen. Jedoch wird in den anderen der Speicherzellen, d.h. derjenigen, die den Transistor aufweist, der von der zweiten Schwellenspannung VLth nicht eingeschaltet wird, der Kondensator Cap nicht entladen.
  • Der Kondensator Cap in der gleichen Speicherzelle speichert nämlich, wenn die Schwellenspannung des Transistors in der Speicherzelle höher als die zweite Schwellenspannung VLth ist, das logische HOCH-Datum. Jedoch speichert der Kondensator Cap anderenfalls das logische NIEDRIG-Datum.
  • Als Nächstes werden sämtliche der Speicherzellen wiederaufgefrischt. 4C zeigt ein Ergebnis eines Durchführens des Wiederaufrufmodus in der NVDRAM-Vorrichtung.
  • Die 5A bis 5D sind Querschnittsansichten, die den Normalisierungsmodus der NVDRAM-Vorrichtung, die in 3 gezeigt ist, veranschaulichen.
  • Nachdem der Wiederaufrufmodus ausgeführt ist, ist die Schwellenspannung des Transistors in jeder Speicherzelle wegen des Datums, das in dem Floating-Gate 32 gespeichert ist, unterschiedlich. Dies liegt daran, dass die Schwellenspannung des Transistors auf einem Datum basiert ist, d.h. dem logischen HOCH-Datum oder dem NIEDRIG-Datum, das in dem Floating-Gate der Speicherzelle gespeichert ist. Hierin dient der Normalisierungsmodus zum Einstellen der Schwellenspannung des Transistors in sämtlichen der Speicherzellen auf die erste Schwellenspannung VHth.
  • In einem ersten Schritt werden Daten, die in jedem Kondensator Cap sämtlicher Speicherzellen gespeichert sind, jeweils gesichert.
  • In einem zweiten Schritt werden, wie in 5A gezeigt, sämtliche der Wortleitungen, d.h. Gates der Transistoren in sämtlichen der Speicherzellen, mit über 5 V versorgt; und die Bit leitungen und die Körper sämtlicher Speicherzellen werden mit ungefähr –3 V versorgt. Dann werden Elektronen unter der zweiten Isolationsschicht 31 zu dem Floating-Gate 32 bewegt. Somit weist jede Speicherzelle eine Schwellenspannung, die den Transistor einschaltet, höher als die erste Schwellenspannung VHth auf.
  • In einem dritten Schritt werden die Kondensatoren Caps sämtlicher Speicherzellen durch ein Zuführen des logischen HOCH-Datums in sämtlichen der Bitleitungen, die an sämtliche der Speicherzellen angeschlossen sind, geladen, wenn die Gates der Transistoren mit ungefähr 5 V versorgt werden. Dann werden die Kondensatoren Caps mit dem logischen HOCH-Datum geladen.
  • In einem vierten Schritt wird die Schwellenspannung jeder Speicherzelle auf die erste Schwellenspannung VHth verringert, d.h. 1 V. Im Detail schließt der vierte Schritt die folgenden Schritte ein: (a) Entfernen von Elektronen in dem Floating-Gate der Speicherzellen; (b) Entladen des Kondensators Cap durch ein Versorgen des Gates des Transistors in den Speicherzellen mit der ersten Schwellenspannung VHth; und Wiederholen der Schritte (a) und (b), bis sämtliche der Kondensatoren Caps entladen sind.
  • Beispielsweise wird unter Bezugnahme auf 5C die Wortleitung mit der ersten Schwellenspannung VHth, versorgt, z.B. 1,0 V, und die Bitleitung wird mit ungefähr 0 V versorgt. Dann wird, wenn die Schwellenspannung der Speicherzelle niedriger als die erste Schwellenspannung VHth ist, der Transistor der Speicherzelle eingeschaltet, und der Kondensator Cap der Speicherzelle wird entladen. Jedoch wird, wenn die Schwellenspannung höher als die erste Schwellenspannung VHth ist, der Kondensator Cap nicht entladen.
  • In dem Schritt (a) des fünften Schritts wird, unter Bezugnahme auf 5D, die Wortleitung mit einer negativen Spannung, z.B. –3 V, versorgt; die Bitleitung wird mit 0 V versorgt; der Körper wird mit –3 V versorgt; und die Plattenleitung des Kondensators Cap wird allmählich von 0 V auf über ungefähr 2,5 V versorgt. Hierin ist der Kondensator Cap ein Kopplungskondensator, d.h. ein Spannungspegel der einen Seite liegt im Ansprechen auf einen Spannungspegel der anderen Seite vor, wenn der Kondensator nicht entladen ist, und die Spannungslücke zwischen den Seiten des Kondensators wird aufrechterhalten. Dann nimmt ein Spannungspegel eines Speicherknotens in einer Speicherzelle, die die logischen HOCH-Daten speichert, auf ungefähr 5 V zu, und eine Speicherknotenspannung einer Speicherzelle, die die logischen NIEDRIG-Daten speichert, bleibt auf ungefähr 2,5 V. Hierin liegt der Speicherknoten Vn zwischen dem Kondensator Cap und dem Transistor in der Speicherzelle. Folglich beträgt eine Potenzialdifferenz zwischen dem Speicherknoten und dem Steuer-Gate ungefähr 8 V. Die Potenzialdifferenz ist ausreichend, um Elektronen, die in dem Floating-Gate 32 gespeichert sind, zu dem Kondensator Cap zuzuführen. Dann wird die Schwellenspannung allmählich verringert, bis die Schwellenspannung die erste Zielschwellenspannung VHth ist (in 5D gezeigt).
  • Danach wird das Gate des Transistors mit der ersten Schwellenspannung VHth, d.h. 0 V versorgt. Wenn die Schwellenspannung auf die erste Schwellenspannung VHth verringert wird, wird der Kondensator Cap entladen; falls jedoch nicht, wird der Kondensator Cap nicht entladen. Wenn der Kondensator Cap nicht entladen wird, wird das Gate des Transistors mit der negativen Spannung, d.h. –3 V versorgt. Dann werden Elektronen, die in dem Floating-Gate 32 gespeichert sind, zu dem Kondensator Cap bewegt. In sämtlichen der Speicherzellen wird der oben beschriebene Prozess wiederholt, bis der Kondensator Cap entladen ist.
  • Überdies können sämtliche der Speicherzellen zum Klarstellen der gespeicherten Daten wiederaufgefrischt werden, bevor das Gate des Transistors mit der negativen Spannung versorgt wird, da das Gate des Transistors mit der ersten Schwellenspannung VHth versorgt wird.
  • Andererseits wird der Prozess wiederholt, weil die Kapazität des Kondensators Cap nicht ausreichend ist, um die Ladungen aufzunehmen, die von dem Floating-Gate ausgegeben werden. Hierin ist ein Zyklus des wiederholten Prozesses in der vorliegenden Erfindung als ein Belastungs-Wiederauffrischungs-Überprüfungs-(SRC-)Prozess definiert.
  • 5E ist ein Graph, der den Normalisierungsmodus des NVDRAM, der in 3 gezeigt ist, darstellt.
  • In dem SRC-Prozess wird die dritte Schwellenspannung in der Speicherzelle, die die logischen NIEDRIG-Daten speichert, die von den logischen HOCH-Daten in dem vierten Schritt konvertiert sind, davor geschützt, niedriger als die Zielschwellenspannung sein, weil Ladungen nicht in dem fünften Schritt entfernt werden. Dieser Betrieb wird als ein Schwellenspannungs-Klemmen definiert.
  • Schließlich werden die Sicherungsdaten in die ursprünglichen Zellen wieder eingebracht, nachdem die Schwellenspannung der Transistoren in sämtlichen der Speicherzellen identisch zu der ersten Schwellenspannung VHth ist. Hierin können die Daten, die durch den Wiederaufrufmodus konvertiert sind, in das Original zurückverbracht werden, indem ein Inverter verwendet wird, wenn die Daten gesichert oder wiedereingebracht werden.
  • Unterdessen werden in der NVDRAM-Vorrichtung, die den SONOS-Aufbau aufweist, Ladungen nicht in der gesamten Nitridschicht 32 eingefangen, sondern in den Seiten der Nitridschicht 32 nahe der Source 35 und dem Drain 36. Hierin sollten die Ladungen, die in einer Seite der Nitridschicht 32 nahe der Source 35 eingefangen werden, entladen werden. Somit wird in dem oben beschriebenen Schritt die Wortleitung mit ungefähr –3 V versorgt, und die Bitleitung des Speicherknotens wird mit ungefähr 5 V versorgt.
  • 6 ist eine Querschnittsansicht, die den normalen DRAM-Modus der NVDRAM-Vorrichtung, die in 3 gezeigt ist, veranschaulicht.
  • In dem normalen DRAM-Modus arbeitet die NVDRAM-Vorrichtung als ein flüchtiger DRAM, somit ist eine Beschreibung über einen Betrieb des normalen DRAM-Modus weggelassen.
  • Die 7A und 7B sind Querschnittsansichten, die einen Programmmodus des NVDRAM veranschaulichen, der in 3 gezeigt ist.
  • Wenn die externe Spannung instabil oder isoliert ist, wird der Programmmodus zum Zuführen von Daten, die in dem Kondensator Cap gespeichert sind, zu dem Floating-Gate 32 durchgeführt.
  • In einem ersten Schritt werden die Vielzahl von Speicherzellen zum Klarstellen gespeicherter Daten wiederaufgefrischt.
  • In einem zweiten Schritt wird in der Speicherzelle, die die logischen HOCH-Daten speichert, die Schwellenspannung auf die zweite Schwellenspannung VLth geklemmt. Für diesen Schritt wird die Wortleitung mit der zweiten Schwellenspannung VLth. z.B. ungefähr 0 V, versorgt, und die Bitleitung wird mit ungefähr 0 V für eine vorbestimmte Zeit versorgt. Und die Platte des Kondensators Cap wird mit von ungefähr 0 V bis ungefähr 2,5 V versorgt.
  • Danach wird in einem dritten Schritt, im Ansprechen auf Daten, die in der Vielzahl von Speicherzellen gespeichert sind, die Schwellenspannung durch ein selektives Entladen von Ladungen in jedem Floating-Gate 32 der Vielzahl von Speicherzellen verringert. Wie in 7A gezeigt, wird eine Wortleitung mit ungefähr –3 V versorgt, und die Plattenleitung des Kondensators Cap wird von ungefähr 0 V auf ungefähr 2,5 V verringert. Folglich beträgt eine Spannung des Speicherknotens der Speicherzelle, die das logische HOCH-Datum speichert, ungefähr 5 V; und jene des Speicherknotens der Speicherzelle, die das logische NIEDRIG-Datum speichert, beträgt ungefähr 2,5 V. Dann werden, unter Bezugnahme auf 7C, in nur der Speicherzelle, die das logische HOCH-Datum speichert, Ladungen, die in dem Floating-Gate 32 eingefangen sind, zu dem Kondensator Cap entladen, und somit wird die Schwellenspannung verringert.
  • Schließlich werden, bis sämtliche der Speicherzellen die logischen NIEDRIG-Daten speichern, die zweiten und dritten Schritte sequenziell wiederholt. Dieser Schritt ist ähnlich dem SRC des Normalisierungsmodus. Wie in 7C gezeigt, wird, nachdem die NVDRAM-Vorrichtung in dem Programmmodus arbeitet, die Schwellenspannung der einen Speicherzellen, die das logische HOCH-Datum speichern, auf die zweite Schwellenspannung VLth geändert, und die Schwellenspannung der anderen Speicherzellen, die das logische NIEDRIG-Datum speichern, wird nicht geändert, d.h. identisch zu der ersten Schwellenspannung VRth.
  • 8 ist eine Querschnittsansicht, die ein weiteres Beispiel des Wiederaufrufmodus der NVDRAM veranschaulicht, der in 3 gezeigt ist.
  • In dem Wiederaufrufmodus können die Daten in dem Kondensator Cap ohne eine Datenkonversion gespeichert werden.
  • Zuerst wird eine gewählte Wortleitung mit einer Wortleitungsspannung versorgt, die durch die folgende Gleichung Gl-1 abgeleitet wird. Vwl = Vblp + (VHth + VLth)/2[Gl-1]
  • Hierin ist "Vblp" eine Bitleitungs-Vorladespannung, wenn die NVDRAM-Vorrichtung als ein flüchtiger DRAM arbeitet. "VHth" ist die erste Schwellenspannung der Speicherzelle, die die logischen NIEDRIG-Daten aufweist, wenn der NVDRAM in dem Programmmodus arbeitet, und "VLth" ist die Zielschwellenspannung der Zelle, die die logischen NIEDRIG-Daten aufweist, wenn die NVDRAM-Vorrichtung in dem Programmmodus arbeitet. Zusätzlich werden andere Wortleitungen außer der gewählten Wortleitung mit einer vorbestimmten negativen Spannung versorgt, um gegen eine Spannungsleckage zwischen dem Kondensator Cap und der Bitleitung zu schützen.
  • Danach wird der obige Prozess in sämtlichen der Wortleitungen des Zellenblocks sequenziell durchgeführt. Folglich kann jeder Kondensator Cap die logischen HOCH- oder NIEDRIG-Daten durch eine Potenzialdifferenz zwischen den ersten und zweiten Schwellenspannungen VHth und VLth speichern. Die Daten, die in dem Kondensator Cap gespeichert sind, werden wie in der folgenden Gleichung Gl-2 definiert. Vwl = Vblp ± (VHth – VLth)/2 [Gl-2]
  • Hierin drücken die obigen Bezeichnungen das gleiche wie in Gl-1 aus.
  • Als Nächstes werden sämtliche der Speicherzellen durch ein Versorgen der Wortleitung mit einer höheren Spannung als die logische HOCH-Datumsspannung versorgt. Dann wird ein normales Datum, d.h. das unkonvertierte Datum in dem Kondensator Cap gespeichert.
  • 9 ist eine Querschnittsansicht, die eine dynamische Zelle in einer NVDRAM-Vorrichtung in Übereinstimmung mit einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Es ist eine Speicherzelle einer NVDRAM-Vorrichtung in Übereinstimmung mit einer weiteren Ausführungsform der vorliegenden Erfindung vorhanden. Wenn ein Floating-Gate 32 aus einer Nitridschicht ausgeführt ist, und ein Steuer-Gate 34 aus einem Metall ausgeführt ist, ist eine erste Isolationsschicht 33 unnötig. Somit kann die Speicherzelle einen Metall-Nitrid-Oxid-Silicium-(MNOS-)Aufbau aufweisen.
  • Folglich kann die NVDRAM-Vorrichtung auf der Grundlage der oben beschriebenen bevorzugten Ausführungsformen durch ein Versorgen der Wortleitung, der Bitleitung und der Plattenleitung des Kondensators in der Sprecherzelle mit einer unterschiedlichen Spannung gesteuert werden. Spezifischer kann, weil die Plattenleitung des Kondensators jeweils mit unterschiedlicher Spannung im Ansprechen auf den Betriebsmodus der NVDRAM-Vorrichtung versorgt werden kann, die NVDRAM-Vorrichtung durch eine relativ niedrige interne Spannung betrieben werden. Folglich kann die NVDRAM-Vorrichtung einen Energieverbrauch drastisch verringern.
  • Während die vorliegende Erfindung bezüglich der spezifischen Ausführungsformen beschrieben worden ist, wird es für Durchschnittsfachleute offensichtlich sein, dass verschiedene Änderungen und Modifikationen ausgeführt werden können, ohne von dem Grundgedanken und Umfang der Erfindung abzuweichen, wie sie in den folgenden Ansprüchen definiert ist.

Claims (33)

  1. Verfahren zum Betreiben einer nicht-flüchtigen dynamischen Schreib/Lese-Speicher-(NVDRAM-)Vorrichtung, die eine Vielzahl von Speicherzellen einschließt, wobei jede Zelle einen Kondensator und einen Transistor aufweist, der ein Floating-Gate aufweist, umfassend die Schritte: (A) Erstellen eines Einschaltmodus zum Durchführen eines DRAM-Betriebs; und (B) Erstellen eines Ausschaltmodus zum Halten gespeicherter Daten in der Speicherzelle.
  2. Verfahren nach Anspruch 1, wobei der Schritt (A) die Schritte einschließt: (A-1) Speichern von Daten, die in dem Floating-Gate gehalten werden, in den Kondensator; und (A-2) Einstellen einer Schwellenspannung des Transistors in sämtlichen der Speicherzellen auf eine erste Schwellenspannung.
  3. Verfahren nach Anspruch 1, wobei der Schritt (B) den Schritt (B-1) eines Verschiebens der Daten, die in dem Kondensator gespeichert sind, in das Floating-Gate einschließt.
  4. Verfahren nach Anspruch 2, wobei der Schritt (A-1) die Schritte einschließt: (A-1-a) Laden der Kondensatoren sämtlicher Speicherzellen mit einem logischen HOCH-Datum; und (A-1-b) Entladen des Kondensators in der Speicherzelle, die den Transistor aufweist, wobei sein Floating-Gate ein logisches HOCH-Datum speichert.
  5. Verfahren nach Anspruch 4, wobei der Schritt (A-1) den Schritt (A-1-c) eines Wiederauffrischens der Vielzahl von Kondensatoren einschließt.
  6. Verfahren nach Anspruch 5, wobei die Vielzahl der Speicherzellen in einer Matrix unter Verwendung einer Anzahl von Wortleitungen und Bitleitungen angeordnet sind, und der Schritt (A-1) auf einer Zeilen-zu-Zeilen-Grundlage ausgeführt wird.
  7. Verfahren nach Anspruch 6, wobei der Schritt (A-1-a) die Schritte einschließt: (A-1-a-1) Versorgen einer Wortleitung, die mit einer Vielzahl der Speicherzellen verbunden ist, mit einer ersten Schwellenspannung, um die Transistoren in sämtlichen der Speicherzellen einzuschalten; (A-1-a-2) Schreiben des logischen HOCH-Datums in die Kondensatoren der Speicherzellen, die an die Wortleitung angeschlossen sind; und (A-1-a-3) Wiederholen der Schritte (A-1-a) und (A-1-b), bis sämtliche der Kondensatoren in der Vielzahl der Speicherzellen mit dem logischen HOCH-Datum geladen sind.
  8. Verfahren nach Anspruch 4, wobei der Schritt (A-1-b) die Schritte einschließt: (A-1-b-1) Versorgen sämtlicher der Wortleitungen mit einer zweiten Schwellenspannung, um die Transistoren einzuschalten, wobei ihr Floating-Gate das logische HOCH-Datum speichert; und (A-1-b-2) Versorgen sämtlicher der Bitleitungen mit ungefähr 0 V, um die Kondensatoren in der Speicherzelle, die den Transistor aufweist, zu entladen, wobei sein Floating-Gate das logische HOCH-Datum speichert.
  9. Verfahren nach Anspruch 1, wobei der Schritt (A-2) die Schritte einschließt: (A-2-a) Versorgen sämtlicher Gates der Transistoren in sämtlichen der Speicherzellen mit einer ersten vorbestimmten Spannung, um Elektronen in das Floating-Gate zu füllen; (A-2-b) Laden sämtlicher der Kondensatoren in sämtlichen der Speicherzellen; (A-2-c) Verringern der Schwellenspannung der Transistoren auf die erste Schwellenspannung.
  10. Verfahren nach Anspruch 9, wobei der Schritt (A-2) die Schritte einschließt: (E) Sichern der erlangten Daten in dem Kondensator vor dem Schritt (A-2-a); und (F) Wiedergewinnen der Sicherungsdaten in dem Kondensator nach dem Schritt (A-2-c).
  11. Verfahren nach Anspruch 10, wobei der Schritt (A-2-b) die Schritte einschließt: (A-2-b-1) Versorgen einer Seite des Kondensators mit ungefähr 0 V; und (A-2-b-2) Versorgen der Bitleitung mit dem logischen HOCH-Datum.
  12. Verfahren nach Anspruch 11, wobei der Schritt (A-2-c) die Schritte einschließt: (A-2-c-1) Entfernen von Elektronen in dem Floating-Gate der Speicherzellen; (A-2-c-2) Entladen des Kondensators durch Versorgen des Gates des Transistors in den Speicherzellen mit der ersten Schwellenspannung; und (A-2-c-3) Wiederholen der Schritte (A-2-c-1) bis (A-2-c-2), bis sämtliche der Kondensatoren entladen sind.
  13. Verfahren nach Anspruch 12, wobei der Schritt (A-2-c-1) die Schritte einschließt: (A-2-c-1-a) Versorgen eines Gates des Transistors in sämtlichen der Speicherzellen mit einer negativen Spannung; (A-2-c-1-b) Versorgen einer Platte des Kondensators in den Speicherzellen mit einem Spannungspegel eines logischen HOCH-Datums; und (A-2-c-1-c) Bewegen von Elektronen in dem Floating-Gate zu dem Kondensator, der das logische HOCH-Datum speichert.
  14. Verfahren nach Anspruch 13, wobei der Schritt (A-2-c-2) die Schritte einschließt: (A-2-c-2-a) Versorgen des Gates des Transistors mit einer zweiten Schwellenspannung; und (A-2-c-2-b) Entladen des Kondensators in einigen der Speicherzellen, die den Transistor durch die zweite Schwellenspannung eingeschaltet aufweisen.
  15. Verfahren nach Anspruch 14, wobei der Schritt (A-2) den Schritt (A-2-d) eines Wiederauffrischens sämtlicher der Speicherzellen einschließt.
  16. Verfahren nach Anspruch 15, wobei die Vielzahl der Speicherzellen in einer Matrix unter Verwendung einer Anzahl von Wortleitungen und Bitleitungen angeordnet sind und der Schritt (A-2) auf einer Zeilen-zu-Zeilen-Grundlage ausgeführt wird.
  17. Verfahren nach Anspruch 13, wobei der Kondensator ein Kopplungskondensator ist.
  18. Verfahren nach Anspruch 3, wobei der Schritt (B-1) die Schritte einschließt: (B-1-a) Entfernen von Elektronen in dem Floating-Gate der Speicherzelle, die ein logisches HOCH-Datum speichert; (B-1-b) Entladen des Kondensators durch ein Versorgen des Gates des Transistors in sämtlichen der Speicherzellen mit einer zweiten Schwellenspannung; (B-1-c) Wiederholen der Schritte (B-1-a) bis (B-1-b), bis sämtliche der Kondensatoren entladen sind.
  19. Verfahren nach Anspruch 18, wobei der Schritt (B-1-a) die Schritte einschließt: (B-1-a-1) Versorgen eines Gates des Transistors in sämtlichen der Speicherzellen mit einer negativen Spannung; (B-1-a-2) Versorgen einer Platte des Kondensators in den Speicherzellen mit einem Spannungspegel eines logischen HOCH-Datums; und (B-1-a-3) selektives Bewegen von Elektronen in dem Floating-Gate zu dem Kondensator, der das logische HOCH-Datum speichert.
  20. Verfahren nach Anspruch 18, wobei der Schritt (B-1-b) die Schritte einschließt: (B-1-b-1) Versorgen des Gates des Transistors mit einer zweiten Schwellenspannung; und (B-1-b-2) Entladen des Kondensators in einigen der Speicherzellen, die den Transistor durch die zweite Schwellenspannung eingeschaltet aufweisen.
  21. Verfahren nach Anspruch 20, wobei der Schritt (B-1-b) die Schritte (B-1-b-c) eines Wiederauffrischens der Speicherzelle einschließt.
  22. Verfahren nach Anspruch 22, wobei der Schritt (B-1-b) Zeile-für-Zeile ausgeführt wird.
  23. Verfahren nach Anspruch 19, wobei der Kondensator ein Kopplungskondensator ist.
  24. Verfahren nach Anspruch 2, wobei der Schritt (A-1) weiter den Schritt einschließt: (A-1-a) Versorgen einer Wortleitung mit einer Spannung, die durch die folgende Gleichung definiert ist: Vwl = Vblp + (Vth-H + Vth-L)/2wobei Vblp eine Bitleitungs-Vorladespannung ist, Vth-H eine erste Schwellenspannung ist, und Vtth-L eine zweite Schwellenspannung ist; und (A-1-b) Schreiben von logischen HOCH- oder NIEDRIG-Daten in den Kondensator im Ansprechen darauf, ob die Schwellenspannung die Vth-H oder die Vth-L ist.
  25. Verfahren nach Anspruch 23, wobei der Schritt (A-1) den Schritt (A-1-c) eines Wiederauffrischens der Vielzahl von Speicherzellen durch ein Versorgen jeder Wortleitung mit einem Spannungspegel einschließt, der höher als das logische HOCH-Datum ist.
  26. Verfahren nach Anspruch 25, wobei der Schritt (A-1) Zeile-für-Zeile ausgeführt wird.
  27. Verfahren nach Anspruch 26, wobei der Schritt (A-1-a) weiter den Schritt (A-1-a-1) eines Versorgens anderer Wortleitungen mit einer vorbestimmten negativen Spannung außer der Wortleitung, die mit der "Vwl" versorgt ist, einschließt.
  28. Nicht-flüchtige dynamische Schreib/Lese-Speicher-(NVDRAM-)Vorrichtung, die eine Vielzahl von Speicherzellen in einer Matrix einschließt, wobei jede Speicherzelle einschließt: eine Steuer-Gate-Schicht, die an eine Wortleitung angeschlossen ist; einen Kondensator zum Speichern von Daten; einen Floating-Transistor zum Übertragen der in dem Kondensator gespeicherten Daten auf eine Bitleitung; und eine erste Isolationsschicht zwischen der Steuer-Gate-Schicht und dem Gate des Floating-Transistors; wobei eine Seite des Kondensators an ein Drain des Floating-Transistors angeschlossen ist und die andere Seite desselben mit einer unterschiedlichen Spannung im Ansprechen auf den Betriebsmodus versorgt ist.
  29. NVDRAM-Vorrichtung nach Anspruch 28, wobei das Gate des Floating-Transistors aus Nitrid ausgeführt ist.
  30. NVDRAM-Vorrichtung nach Anspruch 29, wobei das Gate des Floating-Transistors, das in einer einzelnen Schicht gebildet ist, als ein Datenspeicher dient.
  31. Nicht-flüchtiger dynamischer Schreib/Lese-Speicher (NVDRAM), der eine Vielzahl von Speicherzellen in einer Matrix einschließt, wobei jede Speicherzelle einschließt: eine Steuer-Gate-Schicht, die an eine Wortleitung angeschlossen ist; einen Kondensator zum Speichern von Daten; und einen Floating-Transistor zum Übertragen der in dem Kondensator gespeicherten Daten auf eine Bitleitung, wobei eine Seite des Kondensators an ein Drain des Floating-Transistors angeschlossen ist, und die andere desselben mit jeweils einer unterschiedlichen Spannung im Ansprechen auf den Betriebsmodus versorgt ist.
  32. NVDRAM-Vorrichtung nach Anspruch 31, wobei die Steuer-Gate-Schicht aus Metall ausgeführt ist und das Gate des Floating-Transistor aus Nitrid ausgeführt ist.
  33. NVDRAM nach Anspruch 32, wobei das Gate des Floating-Transistors, der in einer einzelnen Schicht gebildet ist, als ein Datenspeicher dient.
DE10361674.8A 2003-08-29 2003-12-30 Verfahren zum Betreiben einer Nicht-Flüchtigen dynamischen Schreib/Lese-Speichervorrichtung Expired - Fee Related DE10361674B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0060343 2003-08-29
KR200360343 2003-08-29
KR1020030060343A KR100719178B1 (ko) 2003-08-29 2003-08-29 비휘발성 디램의 구동방법

Publications (2)

Publication Number Publication Date
DE10361674A1 true DE10361674A1 (de) 2005-03-17
DE10361674B4 DE10361674B4 (de) 2016-12-01

Family

ID=34214755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10361674.8A Expired - Fee Related DE10361674B4 (de) 2003-08-29 2003-12-30 Verfahren zum Betreiben einer Nicht-Flüchtigen dynamischen Schreib/Lese-Speichervorrichtung

Country Status (6)

Country Link
US (1) US7099181B2 (de)
JP (1) JP4336973B2 (de)
KR (1) KR100719178B1 (de)
CN (1) CN100524520C (de)
DE (1) DE10361674B4 (de)
TW (1) TWI303425B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361718A1 (de) * 2003-08-22 2005-03-17 Hynix Semiconductor Inc., Ichon Vorrichtung und Verfahren zum Steuern von nicht flüchtigem DRAM
TWI254313B (en) * 2003-12-30 2006-05-01 Hynix Semiconductor Inc Driving circuit for non-volatile dram
KR100560301B1 (ko) * 2003-12-30 2006-03-10 주식회사 하이닉스반도체 트랩 가능한 부도체를 사용하는 불휘발성 디램의 구동회로 및 방법
US6952366B2 (en) * 2004-02-10 2005-10-04 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US8391078B2 (en) * 2008-02-12 2013-03-05 Chip Memory Technology, Inc. Method and apparatus of operating a non-volatile DRAM
US8059471B2 (en) * 2008-02-12 2011-11-15 Chip Memory Technology Inc. Method and apparatus of operating a non-volatile DRAM
KR100924205B1 (ko) * 2008-05-28 2009-10-29 주식회사 하이닉스반도체 반도체 기억 장치
KR101498873B1 (ko) 2008-07-08 2015-03-04 삼성전자주식회사 디램 및 비휘발성 메모리 특성을 갖는 메모리 소자의 구동방법
TWI423261B (zh) * 2009-10-27 2014-01-11 Acer Inc A method of making SONOS transistors both switch and memory
CN102054532B (zh) * 2009-10-30 2014-07-09 宏碁股份有限公司 一种使sonos电晶体兼具开关以及记忆体的方法
US9214465B2 (en) 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices
KR102615012B1 (ko) 2018-11-12 2023-12-19 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2450116C2 (de) * 1974-10-22 1976-09-16 Siemens AG, 1000 Berlin und 8000 München Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
US3916390A (en) * 1974-12-31 1975-10-28 Ibm Dynamic memory with non-volatile back-up mode
US4175291A (en) * 1976-08-16 1979-11-20 Ncr Corporation Non-volatile random access memory cell
US4471471A (en) * 1981-12-31 1984-09-11 International Business Machines Corporation Non-volatile RAM device
US4446536A (en) * 1982-06-21 1984-05-01 Mcdonnell Douglas Corporation Complementary metal oxide semiconductors address drive circuit
JPS6273489A (ja) * 1985-09-25 1987-04-04 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5331188A (en) * 1992-02-25 1994-07-19 International Business Machines Corporation Non-volatile DRAM cell
JP3278981B2 (ja) * 1993-06-23 2002-04-30 株式会社日立製作所 半導体メモリ
KR0147352B1 (ko) * 1995-05-17 1998-08-01 김주용 다이나믹 램의 셀 및 그 제조방법
JP2871593B2 (ja) 1996-05-30 1999-03-17 日本電気株式会社 半導体記憶装置およびその製造方法
US5703804A (en) * 1996-09-26 1997-12-30 Sharp Kabushiki K.K. Semiconductor memory device
JP3299900B2 (ja) * 1996-12-27 2002-07-08 シャープ株式会社 不揮発性メモリ及びその動作方法
JP2001093988A (ja) * 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
US6141248A (en) * 1999-07-29 2000-10-31 Micron Technology, Inc. DRAM and SRAM memory cells with repressed memory
KR100346730B1 (ko) * 2000-10-06 2002-08-03 삼성전자 주식회사 불휘발성 반도체 메모리 소자와 그 제조 및 동작 방법
US6674667B2 (en) * 2001-02-13 2004-01-06 Micron Technology, Inc. Programmable fuse and antifuse and method therefor
JP3730932B2 (ja) * 2002-04-16 2006-01-05 エルピーダメモリ株式会社 半導体記憶装置および容量ヒューズの状態確認方法
US6829166B2 (en) * 2002-09-13 2004-12-07 Ememory Technology Inc. Method for controlling a non-volatile dynamic random access memory
KR20030003207A (ko) * 2002-12-13 2003-01-09 강남수 메모리 반도체 장치용 셀 구조 및 그의 제작 방법

Also Published As

Publication number Publication date
US20050047194A1 (en) 2005-03-03
US7099181B2 (en) 2006-08-29
TW200509129A (en) 2005-03-01
JP4336973B2 (ja) 2009-09-30
CN100524520C (zh) 2009-08-05
TWI303425B (en) 2008-11-21
DE10361674B4 (de) 2016-12-01
JP2005078788A (ja) 2005-03-24
KR100719178B1 (ko) 2007-05-17
CN1591686A (zh) 2005-03-09
KR20050021862A (ko) 2005-03-07

Similar Documents

Publication Publication Date Title
DE60030805T2 (de) Ferroelektrischer Speicher und Halbleiterspeicher
DE4232025C2 (de) Elektrisch löschbarer und programmierbarer nichtflüchtiger Halbleiterspeicher mit automatischem Schreibprüfungs-Controller
DE10344021B4 (de) Nichtflüchtiger Speicherbaustein, Programmiervorrichtung und Programmierverfahren
DE102006058181B4 (de) Phasenwechselspeicherbauelement und Verfahren zum Lesen von Daten in einem Phasenwechselspeicherbauelement
DE69129138T2 (de) DRAM mit einem Wortleitungsbetriebsschaltungssystem
DE102005028130B4 (de) Seitenpuffer sowie zugehöriges Betriebsverfahren
DE69730937T2 (de) Nichtflüchtiger Speicher und Betriebsverfahren dafür
DE10361718A1 (de) Vorrichtung und Verfahren zum Steuern von nicht flüchtigem DRAM
DE69921215T2 (de) Ferroelektrische Speicheranordnung
DE60217463T2 (de) Nichtflüchtige ferroelektrische Zweitransistor-Speicherzelle
DE4110407A1 (de) Halbleiter-speicheranordnung
DE19613667C2 (de) Halbleiterspeichereinrichtung
DE102005052696A1 (de) Nichtflüchtiges Speicherbauelement und Seitenpuffer
DE2557359A1 (de) Gegen datenverlust bei netzausfall gesicherter dynamischer speicher
DE112018003001T5 (de) Ferroelektrische 2T1C-Direktzugriffsspeicherzelle
DE4446998A1 (de) Halbleiterspeichereinrichtung
DE102005045312A1 (de) Halbleiterspeicher mit flüchtigen und nichtflüchtigen Speicherzellen
DE10361674B4 (de) Verfahren zum Betreiben einer Nicht-Flüchtigen dynamischen Schreib/Lese-Speichervorrichtung
DE69624297T2 (de) Halbleiterspeicheranordnung
DE69832683T2 (de) Nichtflüchtiges Halbleiterspeicherbauelement
DE60213813T2 (de) Dram mit bitleitungsaufladung, invertiertem dateneinschreiben, verlängerter ausgabedatenhaltung und verringertem leistungsverbrauch
DE69220101T2 (de) Halbleiterspeichereinrichtung
DE112015004023B4 (de) Nichtflüchtiger statischer 10t-direktzugriffsspeicher
DE112021005177T5 (de) Lokaler referenzspannungsgenerator für nichtflüchtigen speicher
DE60107174T2 (de) Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee