TWI303425B - Non-volatile dynamic random access memory - Google Patents
Non-volatile dynamic random access memory Download PDFInfo
- Publication number
- TWI303425B TWI303425B TW092137298A TW92137298A TWI303425B TW I303425 B TWI303425 B TW I303425B TW 092137298 A TW092137298 A TW 092137298A TW 92137298 A TW92137298 A TW 92137298A TW I303425 B TWI303425 B TW I303425B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- transistor
- data
- memory cells
- voltage
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 8
- 239000011159 matrix material Substances 0.000 claims 4
- 239000002356 single layer Substances 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- 238000013500 data storage Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 9
- 238000010606 normalization Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
- G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
1303425 年月日修正替換頁 H 3 ί … 玖、發明說明： ___ (一） 發明所屬之技術領域： 本發明係關於一種半導體記憶體元件；尤其是關於一種 非揮發性動態隨機存取記憶體（NVDRAM)元件以及其操作 方法。 (二） 先前技術： 一般而言，半導體記憶體元件可以分成隨機存取記憶體 (以下簡稱RAM)和唯讀記憶體（以下簡稱ROM)。RAM係 • 揮發性的，而ROM則是非揮發性的。換言之，即使移走 供應電源，ROM還能保有儲存的資料，但是，若移走供 應電源，則RAM就不能保有儲存的資料。 已發展之許多RAM係採用場效電晶體之儲存電荷能力 的優點，而當作記憶體單胞。此單胞本質上可以是動態的 或靜態的。如廣爲人知的，動態單胞可以只採用一個場效 電晶體’而靜態單胞則可以正反組態排列。因爲當供應到 記憶體之電源供應電壓失去或開關時，儲存在這些單胞中 • 的資訊就會失去，所以這幾種單胞稱爲揮發性單胞。在必 需保有儲存的揮發資訊之情形下，必需將替代性供應電源 ’如電池系統’連接到記憶體，以在主供應電源失效之情 形下使用。 第1 A圖爲傳統揮發性動態ram元件中，動態單胞之電 路圖；而第1B圖爲示於第1八圖之動態單胞中，金氧半（MOS) 電晶體的橫截面圖。 如圖所示，其中有一 N井區l〇b及一半導體基體10a 。 -5- 1303425 正賴頁 同樣’該MOS電晶體包括一 P井區10c、一*汲/源極13 與1 4、一絕緣層1 1以及一閘極1 2。 如圖所示，使用電容器C ap儲存資料，即，邏輯高或 低資料’’ 1 ’’或"〇”。當MOS電晶體MOS藉由字元線電壓Vg 導通時，電容器Cap響應位元線電壓Vbl充電或放電。 若位元線電壓Vbl係在邏輯高準位時，則電容器Cap被充 電，即儲存’1”。若反之，則電容器Cap放電，即儲存”0” 。在此，電容器Cap的金屬板線係由金屬板線電壓Vcp供 ® 應。一般而言，金屬板線電壓Vcp爲0V或供應電壓的一 半。 同時，爲了不用替代性供應電源就能保有資訊，習知之 元件能提供可變臨限電壓，如具有金屬-氮化物-氧化物-矽 (MNOS)之場效電晶體和具有浮動閘極之場效電晶體，而 且也能長期以非揮發方式儲存資訊。藉由將非揮發性元件 納入記憶體單胞，當主供應電源發生電源中斷或失效時， 不需要備份或替代性供應電源，以保留資訊，就可以提供 ® 正常操作的揮發性單胞。 使用非揮發性MNOS電晶體或相關元件之非揮發性記憶 體單胞’能夠保留揮發性儲存在單胞中之資訊一段有限的 時間周期。但是，這些元件需要高壓脈衝，用以寫入和擦 拭資訊。 第2圖爲使用浮動閘極元件之傳統非揮發性動態單胞的 橫截面圖。如圖所示，傳統非揮發性動態單胞具有堆疊閘 極24到21。堆疊閘極包含控制閘極24，第一絕緣層23 -6- 1303425 I---1 乎J jpi替換頁 、浮動閘極2 2和第二絕緣層2 1。同樣，該處有一汲/源 極25與26、一 P井區20c、一 N井區20b以及一半導體 基體20a。下面，將參考美國專利，詳細說明傳統非揮發 性動態單胞。
例如，一篇由 J. J· Chang 和 R. A· Kenyon 在 1975 年 1〇 月28曰發表，發明名稱爲"DYNAMIC MEMORY WITH NON-VOLATILE BACK-UP Μ O D E ”之常被引用的美國專利第 3，9 1 6，3 9 0號，其揭露使用二氧化矽和氮化矽之雙絕緣體 ® 模式，以下電源失效時儲存非揮發性的資訊。另一個能夠 藉由使用NMOS結構儲存非揮發性的資訊之動態單胞的範 例，包含一篇由K· U. Stein等人在1 977年10月25曰發 表，其發明名稱爲 ” DYNAMIC SINGLE-TRANSISTOR MEMORY ELEMENT FOR RELATIVELY PERMANENT MEMORIES”之美國專利第 4,05 5,8 3 7號，和一篇由 W. Spence在1979年11月20日發表，而發明名稱爲’’NONVOLATILE RANDOM • ACCESS MEMORY CELL”之美國專利第 4，1 7 5,2 9 1 號。這 些具有非揮發能力之動態單胞可以有令人滿意的操作。但 是，它們通常需要較大的單胞面積，較高的電壓，用以揮 發性操作模式或支緩記憶體。 在一篇由DiMaria和Donelli J.在1 984年發表，其發明 名稱爲”NON-VOLATILE RAM EDVICE”之美國專利第 4,47 1，471號中，提供一種具備複數個場效電晶體DRAM 浮動閘極之非揮發性動態隨機存取記憶體（NVD RAM)，其 1303425 p-, 9言石正替換頁丨 具有非揮發性記憶體之特徵。NVDRAM使用浮動閘極， 用以在電源失效時可以儲存非揮發性資訊，而且利用傳輸 閘極上之雙電子注入體堆疊結構（DEIS)，用以在電源恢復 之後可以恢復資料。此種單胞主要的缺點爲：因爲DEIS 堆疊結構係位在單胞的位元線側上方，所以在所有單胞中 的資料都不可以從電容器並聯傳輸到浮動閘極。該資料要 先藉由導通傳輸電晶體，然後再感測供應在位元線上之電 壓讀取。 • 爲了解決上述之缺點，Acovic等人在1994年7月19日 發表一篇名爲"NON-VOLATILE DRAM CELL”之美國專利 第5，33 1，1 88號，其中揭露一種緊密的單電晶體非揮發性 DRAM單胞及其製造方法。在此由 Acovic等人之專利中 ，DRAM單胞具有位在儲存節點和浮動閘極之間之通道氧 化物或雙電子注入體結構，用以當緊密的單電晶體結構之 電源中斷時，可以保留非揮發性資料。 但是，在上述之DRAM單胞中，電容器的金屬板線電壓 ^ 係連接到地電壓。電容器的電場只藉由供應到字元線和位 元線的電壓產生。因此，浮動閘極應該包含兩層，而且 DRAM單胞的尺寸該增加。此外，該DRAM單胞的製造方 法和製程會更複雜。與金屬板線電壓可以調整之DRAM單 胞相較，因爲字元線和位元線應該要供應相當高的電壓， 所以NVDRAM會消耗較大的功率。 (三）發明內容： 因此，本發明之目的係要提供一種非揮發性動態隨機存 -8- 1303425 r- 9定 月日修正替換頁 取記憶體（NVDRAM)元件，其可以高速操作且具有金屬板 線電壓可以調整之DRAM單胞。 根據本發明之方向，本發明提供一種用以操作具有許多 記憶體單胞，而各單胞都具備一個電容器和一個具有浮動 閘極的電晶體之非揮發性動態隨機存取記憶體（NVDRAM) 的方法，其包含下列步驟：（A)準備用以執行DRAM操作 之電源啓動模式；及（B)準備用以保持儲存在記憶體單胞 中的資料之電源關閉模式。 根據本發明之另一方向，本發明提供一種包含許多記憶 體單胞之非揮發性動態隨機存取記憶體（NVD RAM)元件， 其中各記憶體單胞包含連接到字元線之控制閘極層；用以 儲存資料之電容器；用以將電容器中之儲存資料傳輸到位 元線之浮動電晶體；及位在控制閘極層和浮動電晶體的閘 極之間之第一絕緣層，其中電容器的其中一側連接到浮動 電晶體的汲極，而另一側則響應操作模式，供應不同的電 壓。 根據本發明之他一方向，本發明提供一種包含許多記憶 體單胞之非揮發性動態隨機存取記憶體（NVDRAM)元件， 其中各記憶體單胞包含連接到字元線之控制閘極層；用以 儲存資料之電容器；及用以將電容器中之儲存資料傳輸到 位元線之浮動電晶體；其中電容器的其中一側連接到浮動 電晶體的汲極，而另一側則響應操作模式，供應不同的電 壓。 (四）實施方式： -9- 1303425 -} 年月曰修正替農1 下面，將參照附圖詳'細說日^非ί拿發性動態隨機存取記憶 體（NVDRAM)元件及其驅動方法。 第3圖爲根據本發明最佳實施例之NVD RAM元件的記 億體單胞橫截面圖。 如圖所示，NVDRAM元件的記憶體單胞包含控制閘極34 、浮動閘極3 2、第一和第二絕緣層3 3和3 1、電晶體和電 容器Cap 。
此外，電容器Cap之平板線供應金屬板線電壓 Vcp， # 而非地電壓。如圖所示，該處具有一汲/源極35與36、 一 P井區30c、一 N井區30b與一半導體基體30a。換言 之，因爲電容器Cap供應可控制的金屬板線電壓Vcp，所 以NVDRAM元件可藉由在連接到記憶體單胞之字元線和 位元線，輸入一個相當低的電壓操作。換言之，本發明的 NVDRAM元件可以減少功率消耗。
在此，參考第3圖，若控制閘極3 4和浮動閘極3 2係由 多晶矽製成的，則第一絕緣層33要位在控制閘極34和浮 β 動閘極3 2之間。換言之，記憶體單胞具有矽-氧化物-氮 化物-氧化物-矽（S ONO S)結構34到3 1。 下面，將詳細說明包含具有由多晶矽製成之浮動閘極的 許多記憶體單胞的NVDRAM之操作。 若外部電壓是隔離的，則NVDRAM元件將資料保持在 各記憶體單胞中；反之，NVDRAM元件當作揮發性DRAM 元件操作。因此，NVDRAM元件具有4種不同的操作模 式，它們是：回叫模式、正常化模式、DRAM模式和程 -10- 1303425 年月日修正替換頁 3, 3 ------ 式模式。在此，回叫模式fc正常化模式被認爲是電源啓動 模式，用以執行DRAM操作；而程式模式則被認爲是電源 關閉模式，用以保持記憶體單胞中之儲存資料。 回叫模式係一種當開始要供應外部電壓時，將儲存在浮 動閘極3 2的資料傳送到電容器Cap之過程。正常化模式 係藉由對浮動閘極3 2充相同量的電荷，以等化所有記憶 體單胞的各臨限電壓。DRAM模式表示NVDRAM元件當 作揮發性DRAM元件操作。程式模式係爲外部電壓開始要 # 隔離時，用以將儲存在電容器C ap中的資料傳輸到浮動閘 極32。下面，將詳細說明根據本發明之NVDRAM元件的4 種模式。 第4A圖到第4C圖爲示於第3圖之NVDRAM元件的回 叫模式之第一範例的橫截面圖。 換言之，在回叫模式中，爲了當供應外部電壓時，可以 將儲存在浮動閘極32中的資料傳送到電容器Cap，要檢 查各記憶體單胞用以導通電晶體的臨限電壓是否是第一臨 ® 限電壓VHth或第二臨限電壓VLth。在此，第一臨限電壓VHth 表示浮動閘極有電子，即儲存邏輯低準位資料；而第二臨 限電壓Vtth表示浮動閘極沒有任何電子，即儲存邏輯高準 位資料。換言之，第一臨限電壓VHth，如1V，高於第二 臨限電壓，如0V。 尤其，如第4A圖所示，所有記憶體單胞中各電晶體的 閘極係供應較高的電壓’如4V，以導通電晶體。然後’ 所有的位元線都供應供應電壓’結果’邏輯高準位 1303425 年月日修正替換頁 9h -- 資料被寫入所有的記憶體單胞之中。換言之，邏輯高準位 資料被儲存在所有記憶體單胞的電容器Cap之中。 之後，參考第4B圖，各電晶體的閘極供應第二臨限電 壓Vuh。然後，在某些具有藉由第二臨限電壓Vtth導通的 電晶體之記憶體單胞中，將電容器Cap放電。但是，在其 他的記憶體單胞中，即具有沒有藉由第二臨限電壓Vbth導 通的電晶體之各記憶體單胞，電容器C ap沒有放電。
換言之，若記憶體單胞中之電晶體的臨限電壓高於第二 • 臨限電壓Vbth，則在相同記憶體單胞中之電容器Cap儲存 邏輯高準位資料。但是，反之，電容器Cap儲存邏輯低準 位資料。 其次，再新所有的記憶體單胞。第4C圖爲執行NVD RAM 元件之回叫模式的結果。 第5A圖到第5D圖爲示.於第3圖之NVDRAM元件的正 常化模式之橫截面圖。
在完成回叫模式之後，因爲資料儲存在浮動閘極3 2之 ^ 中，所以各記憶體單胞中之電晶體的臨限電壓都不相同。 這是因爲電晶體的臨限電壓係根據資料，即，儲存在記憶 體單胞之浮動閘極中的邏輯高準位資料或邏輯低準位資料 。在此，正常化模式係要用以將所有記憶體單胞中之電晶 體的臨限電壓設爲第一臨限電壓VHth。 在第一步驟中，先分別備份儲存在所有記憶體單胞的各 電容器Cap中之資料。 在第二步驟中，如第5 A圖所示，所有的字元線，即， -12- 1303425 年月日修正替換頁 邱-ilJLL…一 所有記憶體單胞中之電晶體的閘極都供應約5 V ;而所有 記憶體單胞的位元線和本體都供應約-3V。然後，將位在 第二絕緣層3 1下方的電子移到浮動閘極 3 2。因此，各 記憶體單胞都具有高於第一臨限電壓VHth，用以導通電 晶體之臨限電壓。
在第三步驟中，當電晶體的閘極供應約5V時，藉由供 應連接到所有記憶體單胞的所有位元線中之邏輯高準位資 料，充電所有記憶體單胞的電容器Caps。然後電容器Caps ® 由邏輯高準位資料充電。 在第四步驟中，各記憶體單胞的臨限電壓減少到第一臨 限電壓vHth，即，IV。詳而言之，第四步驟包含下列歩驟 :(a)移除在記憶體單胞的浮動閘極中之電子；（b)藉由供 應記憶體單胞中之電晶體的閘極第一臨限電壓 VHth，將 電容器Cap放電；及重複步驟（a)和（b)，直到所有的電容 器Caps都被放電。
例如，參考第5 C圖，字元線電壓被供應第一臨限電壓 VHth，如1 ·〇ν，而位元線被供應約〇V。然後，若記億體 單胞的臨限電壓低於第一臨限電壓VHth，則記憶體單胞的 電晶體導通，而且記憶體單胞的電容器Cap放電。但是， 若臨限電壓高於第一臨限電壓VHth，電容器Cap就不會放 電。 在第五步驟之步驟（a)中，參考第5D圖，字元線供應 負電壓，如-3 V ;位元線供應0 V ;本身供應-3 V ;而電容 器C ap的金屬板線約從0 V漸漸供應到約2.5 v。在此， -13- 1303425 年月日修正替換頁丨 η. ^. 3lA,—. 電容器Cap係耦合電容器，即，若電容器沒有放電而且電 容器兩側間的電壓間隙保持固定，則在其某一側的電壓準 位係響應另一側的電壓準位。然後，儲存邏輯高準位資料 之記憶體單胞的儲存節點電壓準位增加到約5 V ’而儲存 邏輯低準位資料之記憶體單胞的儲存節點電壓保持約2.5V 。在此，儲存節點Vn係位在記憶體單胞的電容器C ap 和電晶體之間。結果，儲存節點和控制閘極之間的電位差 約爲8 V。此電位差足以將儲存在浮動閘極3 2中的電子 傳送到電容器 Cap。然後，臨限電壓漸漸減少，直到臨 限電壓等於第一目標臨限電壓VHth(示於第5D圖）。 之後，電晶體的閘極供應第一臨限電壓VHth，即0V。 若臨限電壓減少到第一臨限電壓VHth，則電容器Cap放電 :但是，若否，則電容器Cap就不會放電。若電容器Cap 沒有放電，則電晶體的閘極就會供應負電壓，如-3V。然 後，儲存在浮動閘極3 2中的電子移到電容器Cap。在所 φ 有的記憶體單胞中，重複上述之過程，直到電容器放電。 此外，在電晶體的閘極供應負電壓之前，因爲電晶體的 閘極係供應第一臨限電壓VHth，所以所有的記憶體單胞都 可以被再新，以淨化儲存資料。 另一方面，因爲電容器Cap的電容値不足以接收自浮動 閘極輸出的電荷，所以要重複該過程。在此，在本發明中 ，重複該過程一個周期被定義爲壓迫-再新-檢查（SRC)過程。 第5E圖爲示於第3圖之NVDR AM的正常化模式表示圖。 在SRC過程中，儲存在第四步驟從邏輯高準位資料轉 -14- 1303425
曰修足替換1 丨.，一‘一K·""· 換之邏輯低準位資料的記憶體單胞第三臨限電壓，因爲電 荷在第五步驟沒有被移走，所以其可以免於低於目標臨限 電壓。此操作被定義爲臨限電壓箝位。 最後，在所有記憶體單胞中之電晶體的臨限電壓等於第 一臨限電壓V-Hth之後，將備份資料回復進入原始的單胞。 在此，藉由回叫模式轉換之資料，當資料有備份或回復時 ，可以藉由使用反相器復原。 另一方面，在具有SONOS結構之NVDRAM元件中，電 荷並非在整個氮化物層32中捕捉，而是在接近源極35和 汲極3 6側之氮化物層3 2捕捉。在此，在接近源極3 5側之 氮化物層32捕捉的電荷應該會放電。因此，在上述步驟中 ，字元線供應約-3 V，而位元線或儲存節點則供應約5V。 第6圖爲示於第3圖之NVDRAM元件的正常DRAM模 式橫截面圖。 在正常DRAM模式中，NVDRAM元件係當作揮發性DRAM 操作。因此，省略正常DRAM模式之操作的說明。 第7A圖和第7B圖爲示於第3圖之NVDRAM的程式模 式橫截面圖。 若外部電壓是不穩定的或隔離的，則執行用以將儲存在 電容器C ap中的資料傳送到浮動閘極3 2之程式模式。 在第一步驟中，再新的許多記憶體單胞，用以淨化儲存 資料。 在第二步驟中，在儲存邏輯高準位資料之記憶體單胞中 ，臨限電壓係被箝制在第二臨限電壓Vuh。基於此步驟 -15-
1303425 ’字元線供應第二臨限電壓Vuh，如約0V，而位元線在 預定時間供應約ον。而且，電容器Cap的金屬板從約0V 供應到約2.5 V。 之後’在第三步驟中，響應儲存在許多記憶體單胞中之 資料’藉由選擇性放電在許多記憶體單胞的各浮動閘極3 2 中之電荷，減少臨限電壓。如第7A圖所示，字元線供應 約-3V，而電容器Cap的金屬板線從約〇V增加到2.5V。 結果，儲存邏輯高準位之記憶體單胞的儲存節點電壓約爲 • 5V ;而儲存邏輯低準位之記憶體單胞的儲存節點電壓約爲 2.5V。然後，參考第7C圖，在只儲存邏輯高準位資料之 記憶體單胞中，捕捉在浮動閘極3 2中之電荷被放電到電 容器Cap，因此，臨限電壓減少。 最後，依續重複第二和第三步驟，直到所有的記憶體單 胞都儲存邏輯低準位資料。此步驟和正常化模式的 S RC 類似。如第7C圖所示，在NVD RAM元件操作在程式模式 之後，將儲存邏輯高準位資料之某一個記憶體單胞的臨限 ® 電壓改變爲第二臨限電壓VLth，而儲存邏輯低準位資料 之其他記憶體單胞的臨限電壓則不改變’即’等於第一臨 限電壓VHth。 第8圖爲示於第3圖之NVD RAM的回叫模式之另一範 例的橫截面圖。其中，在源極如3 5與汲極如3 6間有一通 道50 〇 在回叫模式中，資料可以儲存在電容器CaP中，而不用 資料轉換。 1303425 } , 3修正替換頁1 首先，選擇一字元線供應由下列之方程式 推導的字元 線電壓。
Vwl = Vblp + (VHth + VLth)/2 [方程式 1] 在此，” Vblp ”爲NVDRAM元件當作揮發性DRAM操作時 之位元線預充電電壓。” VHth ”係NVDRAM操作在程式模式 時，具有邏輯低準位資料之記憶體單胞的第一臨限電壓， 而係NVDRAM元件操作在程式模式時，具有邏輯低 準位資料之單胞的目標臨限電壓。此外，除了被選擇之字 Φ 元線以外的其他字元線’供應預定的負電壓，以保護電容 器C ap和位元線之間的漏電壓。 之後，在單胞方塊的所有字元線中，依續執行上述之過 程。結果，藉由第一和第二臨限電壓VHth或Vtth之間的 電位差，各電容器Cap可以儲存邏輯高準位或低準位資料 。儲存在電容器Cap中之資料係被定義爲下列之方程式2。
Vwl = Vblp:t(VHth-VLth)/2 [方程式 2] 在此，上述之符號表不冋於方程式1。
其次，藉由供應字元線高於邏輯高準位資料電壓之電壓 ，再新所有的記憶體單胞。然後’將正常的資料’即未轉 換過的資料，儲存在電容器CaP之中。 第9圖爲根據本發明之另一最佳實施例，NVDRAM元 件之動態單胞的橫截面圖。 根據本發明之另一最佳實施例’ NVDRAM元件具有一 種記億體單胞。若浮動聞極3 2係由氮化物層製成的’而 控制閘極3 4係由金屬製成的’則不需要第一絕緣層3 3 -17- 1303425 以A修正替換頁 。因此，該記憶體單胞可以具有金屬-氮化物-氧化物-矽 (MNOS)結構。 因此，根據上述之最佳實施例，藉由供應記憶體單胞中 之字元線、位元線和電容器的金屬板線各種不同的電壓， 可以控制NVD RAM元件。尤其，因爲電容器的金屬板線 可以響應NVDRAM元件的操作模式，而供應各種不同的 電壓，所以NVDRAM元件可以藉由一個相當低的內部電壓 操作。結果，NVDRAM元件可以顯著地減少功率消耗。
本發明已對於特殊實施例詳細說明，那些熟悉本項技術 之人士所做各種不同的變化例和修正例，明顯將不脫離本 發明在後面申請專利範圍所界定之精神和範圍。 (五）圖式簡單說明： 根據下面參考相關附圖之最佳實施例的說明，本發明上 述的和其他的目的與特徵將會得很淸楚，其中： 第1 A圖爲傳統揮發性動態隨機存取記憶體（RAM)元件 之動態單胞電路圖；
第1B圖爲示於第1A圖之動態單胞中之金氧半（MOS)電 晶體的橫截面圖； 第2圖爲使用浮動閘極元件之傳統非揮發性動態單胞的 橫截面圖； 第 3圖爲根據本發明之最佳實施例，非揮發性動態 RAM(NVDRAM)元件之動態單胞的橫截面圖； 第4A圖到第4C圖爲示於第3圖之NVDRAM元件的回 叫模式之第一範例的橫截面圖； -18- 1303425 第5 A圖到第5D圖爲示於第3圖之NVD RAM元件的正 常化模式之橫截面圖； 第5E圖爲示於第3圖之NVDR AM的正常化模式表示圖； 第6圖爲示於第3圖之NVDRAM的正常DRAM模式之 橫截面圖； 第7 A圖和第7B圖爲示於第3圖之NVD RAM的程式模 式之橫截面圖； 參 第7C圖爲示於第3圖之NVDR AM的程式模式之橫截面 圖； 第8圖爲示於第3圖之NVD RAM的回叫模式之第二範 例的橫截面圖；及 第9圖爲根據本發明之另一實施例，NVDRAM元件之 動態單胞的橫截面圖。 主要部分之代表符號說明： 2 1 第 二 絕 緣 層 22 浮 動 閘 極 23 第 —^ 絕 緣 層 24 控 制 閘 極 3 1 第 二 絕 緣 層 32 浮 動 閘 極 33 第 一 絕 緣 層 34 控 制 閘 極 35 源 極 36 汲 極 -19-
Claims (1)
1303425 年月日修正替換頁 第9 2 1 3 7 2 9 8號「非揮發性動態隨機存取s己丨思體‘置以及其 操作方法」專利案 (200 8年6月修正） 拾、申請專利範圍： 1 . 一種用以操作非揮發性動態隨機存取記憶體（NVDRAM) 元件的方法，該非揮發性動態隨機存取記憶體元件具有 許多記憶體單胞，各單胞均具備電容器和具有浮動閘極 與控制閘極的電晶體，其包含下列步驟： (A) 準備電源啓動模式，藉由控制該電晶體之臨限電壓， 用以執行DRAM操作； (B) 準備電源關閉模式，用以儲存電容器中的資料至該浮 動閘極中； 其中，該準備電源啓動模式包含： 移動儲存於該浮動閘極之資料至該電容器中；及 在控制該電晶體之臨限電壓前，備份該電容器中 之已儲存的資料。 2 ·如申請專利範圍第1項之方法，其中該步驟（a )包含下列 步驟： (A -1 )將保持在該浮動閘極中之資料儲存在該電容器中 •，及 (A-2)將所有記憶體單胞中的電晶體的臨限電壓調整爲 第一臨限電壓。 3 ·如申s靑專利範圍第1項之方法，其中該步驟（B)包含將儲 存在該電容器中的資料移到該浮動閘極之步驟（B_丨）。 1303425 I ^月日修正替il頁 4 .如申請專利範圍第2項之方法，其中該步驟（A-1)包含下 列步驟： (A-1-a)將所有記憶體單胞之電容器以邏輯高準位資 料充電；及 (A-1-b)對具有其浮動閘極儲存邏輯高準位資料之電晶 體的記憶體單胞中之該電容器放電。 5 .如申請專利範圍第4項之方法，其中該步驟（A-1)包含更 新該等多數電容器之步驟（A-1-c)。 6 .如申請專利範圍第5項之方法，其中藉由使用一些字元 線和位元線，將該等多數記憶體單胞排列成矩陣，且步 驟（A-1)係逐列執行。 7 .如申請專利範圍第6項之方法，其中該步驟（A-1-a)包含 下列步驟： (A-1-a-Ι)以第一臨限電壓供應連接到複數個記憶體單胞 之一條字元線，以導通在所有記憶體單胞中之 電晶體； (A-l-a-2)將邏輯高準位資料寫在連接到字元線之該等記 憶體單胞的電容器中；及 (A - 1 _ a - 3 )重複步驟（A - 1 - a)和（A - 1 - b )，直到該等多數記憶 體單胞中之所有電容器都以邏輯高準位資料充電 8 .如申請專利範圍第4項之方法，其中該步驟（A_l-b)包含 下列步驟： (A-1-b-l)以第二臨限電壓供應所有該等字元線，以導通 其浮動閘極儲存邏輯高準位資料之該等電晶 -2- 1303425 _ 年月日修£替換頁 體；及 (A_l-b_2)以約〇v供應所有該等位元線，以對具有其浮 動閘極儲存邏輯高準位資料之該電晶體的記億 體單胞中該等之電容器放電。 9 ·如申請專利範圍第2項之方法，其中步驟該（A-2)包含下 列步驟： (A-2-a)以第一預定電壓供應所有該等記憶體單胞中之 所有該等電晶體的控制閘極，以將電子塡入該 浮動閘極； _ (A_2_b)對所有該等記憶體單胞中之所有該等電容器充 電； (A-2-c)將該等電晶體的臨限電壓減少到該第一臨限電 ， 壓。 ， 10 .如申請專利範圍第9項之方法，其中該步驟（A-2)包含下 列步驟： (E) 在該步驟（A-2-a)之前，備份該電容器中已擷取的資料 ;及 · (F) 在該步驟（A-2-c)之後，將該備份資料重新存在該電容器 中〇 1 1 ·如申請專利範圍第10項之方法，其中該步驟（A-2-b)包 含下列步驟： (A-2-b-l)以約〇v供應該電容器的一側；及 (A-2-b-2)以邏輯高準位資料供應位元線。 12_如申請專利範圍第11項之方法，其中步驟（A-2-c)包含下 列步驟： -3- 1303425 年月p修正替換頁 fi I ____ (A-2-c-l)移除在該等記憶體單胞中之電晶體的浮動閘 極中之電子； (A-2-C-2)藉由供應該等記憶體單胞中之電晶體的控制 閘極第一臨限電壓，將該電容器放電；及 (A-2-C-3)重複步驟（A-2-c-l)到步驟（A-2_c-2)，直到所 有的電容器都放電。 1 3 ·如申請專利範圍第1 2項之方法，其中該步驟（A - 2 - c -1) 包含下列步驟： (A-2-c-l-a)以負電壓供應所有該等記憶體單胞中之電晶 體的控制閘極； (A-2-c-l-b)以邏輯高準位資料之電壓準位供應該等記憶 體單胞中之電容器極板；及 (A-2-c-l-c)將該浮動閘極中的電子移到儲存邏輯高準位 資料之該電容器。 14.如申請專利範圍第13項之方法，其中該步驟（A-2-c-2) 包含下列步驟： (A-2-c-2-a)以第二臨限電壓供應該電晶體的閘極；及 (A-2-c-2-b)對具有藉由該第二臨限電壓導通之電晶體的 某些記憶體單胞中之電容器放電。 15 ·如申請專利範圍第14項之方法，其中該步驟（A-2)包含 更新所有該等記憶體單胞之步驟（A-2-d)。 1 6 .如申請專利範圍第1 5項之方法，其中藉由使用一些字元 線和位元線，將該等多數記憶體單胞排列成矩陣，且步 驟（A-2)係逐列執行。 -4- 1303425 恳正替換頁 1 7 .如申請專利範圍第1 3項之方法，其中該電容器係耦合電 容器。 1 8 ·如申請專利範圍第3項之方法，其中該步驟（b -1)包含下 列步驟： (B -1 - a )移除儲存邏輯筒準位資料之該記憶體單胞的 電晶體的浮動閘極中之電子； (B-1-b)藉由供應所有該等記憶體單胞中之電晶體的 控制閘極第二臨限電壓，對電容器放電；及 (B-1-c)重複步驟（B-1-a)到步驟（B-1-b)，直到所有該等 電容器都放電。 19 ·如申請專利範圍第18項之方法，其中該步驟（B-l-a)包含 下列步驟： (B-1-a-l)以負電壓供應所有該等記憶體單胞中之電晶體 的控制閘極； (B- 1 -a-2)以邏輯高準位資料之電壓準位供應該等記憶 體單胞之電容器極板；以及 (B-l-a-3)選擇性地將該浮動閘極中之電子移到儲存該 邏輯高準位資料之電容器。 20·如申請專利範圍第18項之方法，其中該步驟（B-1-b)包含 下列步驟： (B-1-b-l)以第二臨限電壓供應該電晶體的控制閘極；及 (B-l-b-2)對具有藉由該第二臨限電壓導通之電晶體的某 些記憶體單胞中之電容器放電。 21 ·如申請專利範圍第20項之方法，其中該步驟（B-bb)包含 -5- 1303425 _-——j 年月日修正替換頁 rv7 βτ 1 ^ 更新該記憶體單胞之步驟（B-1-b-c)。 22 .如申請專利範圍第21項之方法，其中該步驟（B-1-b)係逐 列執行。 2 3 .如申請專利範圍第1 9項之方法，其中該電容器係耦合電 容器。 24 .如申請專利範圍第2項之方法，其中該步驟（A-1)還包含 下列步驟： (A-1-a)以下列方程式所定義之電壓供應字元線： Vwl = Vblp + (Vth-H + Vth-L)/2 其中vbiP係位元線預充電電壓，Vth-H係第一臨限電壓， 且vth_L係第二臨限電壓；及 (A-1-b)響應該臨限電壓是否爲、11^或Vth_L，將邏輯高 準位或低準位資料寫入電容器中。 25·如申請專利範圍第24項之方法，其中該步驟（A-1)包含 藉由將高於邏輯高準位資料之電壓準位供應各字元線， 更新該等複數記憶體單胞之步驟（A-1-〇。 26·如申請專利範圍第25項之方法，其中該步驟（A-1)係逐 列執行。 27 .如申請專利範圍第26項之方法，其中該步驟（A-1-a)，除 了以’’Vwl ”供應之字元線以外，還包含以預定負電壓供應 其他字元線的步驟（A-1-a-l)。 28.—種非揮發性動態隨機存取記憶體（NVDRAM)元件，包 含多數排成矩陣之記憶體單胞，其中各記憶體單胞包含 -6- 1303425 . 一..J 控制閘極層，連接到字元線； 電容器，用以儲存資料； 電晶體，用以將該電容器中之儲存資料傳輸到位元線 ，其中該電晶體包含汲極、源極、及具有控制閘極層之 閘極與浮動閘極，其中該浮動閘極在當電源關閉時用以 儲存資料並且當電源開啓時控制電晶體之門檻電壓；及 第一絕緣層，介於該電晶體的控制閘極層和該浮動閘 極之間， 其中該電容器的一側係連接到該電晶體的汲極，且其 另一側則響應操作模式以不同的電壓供應，且當準備爲 電源啓動模式時，儲存於該電晶體之資料移至該電容器 ，並且在控制該電晶體之臨限電壓前，備份該電容器中 之已擷取資料。 2 9 .如申請專利範圍第2 8項之非揮發性動態隨機存取記憶 體（NVDRAM)元件，其中該電晶體的浮動閘極係由氮化 物製成。 3 0 .如申請專利範圍第2 9項之非揮發性動態隨機存取記憶 體（NVDRAM)元件，其中以單層形成之該電晶體的浮動 閘極係當作資料儲存。 31 .—種非揮發性動態隨機存取記憶體（NVDRAM)，包含多 數排成矩陣之記憶體單胞，其中各記憶體單胞包含： 控制閘極層，連接到字元線； 電容器，用以儲存資料；及 電晶體，用以將該電容器中之儲存資料傳輸到位元線 -7- 1303425 Π~~—ι L上月日级正.替換頁f ； ’ ι〜、..〜...—..... .丨 並於其中儲存資料以響應操作模式，其中，當準備爲電 源啓動模式時，儲存於該電晶體中之資料移至該電容器 ，並且在控制該電晶體之臨限電壓前，備份該電容器中 之已擷取資料。 3 2 ·如申請專利範圍第31項之非揮發性動態隨機存取記憶 體（NVD RAM)，其中該控制閘極層係由金屬製成，且該 電晶體的閘極係由氮化物製成。 3 3 ·如申請專利範圍第3 2項之非揮發性動態隨機存取記憶 體（NVDRAM)，其中以單層形成之該電晶體的閘極係當 作資料儲存。
-8- 1303425 柒、指定代表圖： (一） 本案指定代表圖為：第（3)圖。 (二) 本代表圖之元件代表符號簡單說明:
3 1 第 二 絕 緣 層 3 2 浮 動 聞 極 33 第 一 絕 緣 層 34 控 制 閘 極 35 源 極 36 汲 極
捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
-4-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030060343A KR100719178B1 (ko) | 2003-08-29 | 2003-08-29 | 비휘발성 디램의 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200509129A TW200509129A (en) | 2005-03-01 |
| TWI303425B true TWI303425B (en) | 2008-11-21 |
Family
ID=34214755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092137298A TWI303425B (en) | 2003-08-29 | 2003-12-29 | Non-volatile dynamic random access memory |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7099181B2 (zh) |
| JP (1) | JP4336973B2 (zh) |
| KR (1) | KR100719178B1 (zh) |
| CN (1) | CN100524520C (zh) |
| DE (1) | DE10361674B4 (zh) |
| TW (1) | TWI303425B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10361718A1 (de) * | 2003-08-22 | 2005-03-17 | Hynix Semiconductor Inc., Ichon | Vorrichtung und Verfahren zum Steuern von nicht flüchtigem DRAM |
| US7054201B2 (en) * | 2003-12-30 | 2006-05-30 | Hynix Semiconductor Inc. | Driving circuit for non-volatile DRAM |
| KR100560301B1 (ko) * | 2003-12-30 | 2006-03-10 | 주식회사 하이닉스반도체 | 트랩 가능한 부도체를 사용하는 불휘발성 디램의 구동회로 및 방법 |
| US6952366B2 (en) * | 2004-02-10 | 2005-10-04 | Micron Technology, Inc. | NROM flash memory cell with integrated DRAM |
| US8391078B2 (en) * | 2008-02-12 | 2013-03-05 | Chip Memory Technology, Inc. | Method and apparatus of operating a non-volatile DRAM |
| US8059471B2 (en) | 2008-02-12 | 2011-11-15 | Chip Memory Technology Inc. | Method and apparatus of operating a non-volatile DRAM |
| KR100924205B1 (ko) * | 2008-05-28 | 2009-10-29 | 주식회사 하이닉스반도체 | 반도체 기억 장치 |
| KR101498873B1 (ko) | 2008-07-08 | 2015-03-04 | 삼성전자주식회사 | 디램 및 비휘발성 메모리 특성을 갖는 메모리 소자의 구동방법 |
| TWI423261B (zh) * | 2009-10-27 | 2014-01-11 | Acer Inc | A method of making SONOS transistors both switch and memory |
| CN102054532B (zh) * | 2009-10-30 | 2014-07-09 | 宏碁股份有限公司 | 一种使sonos电晶体兼具开关以及记忆体的方法 |
| US9214465B2 (en) | 2012-07-24 | 2015-12-15 | Flashsilicon Incorporation | Structures and operational methods of non-volatile dynamic random access memory devices |
| KR102615012B1 (ko) | 2018-11-12 | 2023-12-19 | 삼성전자주식회사 | 메모리 장치 및 그것의 동작 방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2450116C2 (de) * | 1974-10-22 | 1976-09-16 | Siemens AG, 1000 Berlin und 8000 München | Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb |
| US3916390A (en) * | 1974-12-31 | 1975-10-28 | Ibm | Dynamic memory with non-volatile back-up mode |
| US4175291A (en) * | 1976-08-16 | 1979-11-20 | Ncr Corporation | Non-volatile random access memory cell |
| US4471471A (en) * | 1981-12-31 | 1984-09-11 | International Business Machines Corporation | Non-volatile RAM device |
| US4446536A (en) * | 1982-06-21 | 1984-05-01 | Mcdonnell Douglas Corporation | Complementary metal oxide semiconductors address drive circuit |
| JPS6273489A (ja) * | 1985-09-25 | 1987-04-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5331188A (en) * | 1992-02-25 | 1994-07-19 | International Business Machines Corporation | Non-volatile DRAM cell |
| JP3278981B2 (ja) * | 1993-06-23 | 2002-04-30 | 株式会社日立製作所 | 半導体メモリ |
| KR0147352B1 (ko) * | 1995-05-17 | 1998-08-01 | 김주용 | 다이나믹 램의 셀 및 그 제조방법 |
| JP2871593B2 (ja) | 1996-05-30 | 1999-03-17 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| US5703804A (en) * | 1996-09-26 | 1997-12-30 | Sharp Kabushiki K.K. | Semiconductor memory device |
| JP3299900B2 (ja) * | 1996-12-27 | 2002-07-08 | シャープ株式会社 | 不揮発性メモリ及びその動作方法 |
| JP2001093988A (ja) * | 1999-07-22 | 2001-04-06 | Sony Corp | 半導体記憶装置 |
| US6141248A (en) * | 1999-07-29 | 2000-10-31 | Micron Technology, Inc. | DRAM and SRAM memory cells with repressed memory |
| KR100346730B1 (ko) * | 2000-10-06 | 2002-08-03 | 삼성전자 주식회사 | 불휘발성 반도체 메모리 소자와 그 제조 및 동작 방법 |
| US6674667B2 (en) * | 2001-02-13 | 2004-01-06 | Micron Technology, Inc. | Programmable fuse and antifuse and method therefor |
| JP3730932B2 (ja) * | 2002-04-16 | 2006-01-05 | エルピーダメモリ株式会社 | 半導体記憶装置および容量ヒューズの状態確認方法 |
| US6829166B2 (en) * | 2002-09-13 | 2004-12-07 | Ememory Technology Inc. | Method for controlling a non-volatile dynamic random access memory |
| KR20030003207A (ko) * | 2002-12-13 | 2003-01-09 | 강남수 | 메모리 반도체 장치용 셀 구조 및 그의 제작 방법 |
-
2003
- 2003-08-29 KR KR1020030060343A patent/KR100719178B1/ko active IP Right Grant
- 2003-12-29 TW TW092137298A patent/TWI303425B/zh not_active IP Right Cessation
- 2003-12-30 DE DE10361674.8A patent/DE10361674B4/de not_active Expired - Fee Related
- 2003-12-31 US US10/749,297 patent/US7099181B2/en not_active Expired - Lifetime
-
2004
- 2004-03-31 JP JP2004107398A patent/JP4336973B2/ja not_active Expired - Fee Related
- 2004-08-18 CN CNB2004100585454A patent/CN100524520C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10361674B4 (de) | 2016-12-01 |
| DE10361674A1 (de) | 2005-03-17 |
| JP4336973B2 (ja) | 2009-09-30 |
| CN1591686A (zh) | 2005-03-09 |
| CN100524520C (zh) | 2009-08-05 |
| KR100719178B1 (ko) | 2007-05-17 |
| US7099181B2 (en) | 2006-08-29 |
| TW200509129A (en) | 2005-03-01 |
| KR20050021862A (ko) | 2005-03-07 |
| JP2005078788A (ja) | 2005-03-24 |
| US20050047194A1 (en) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230343392A1 (en) | Semiconductor Memory Having Both Volatile and Non-Volatile Functionality Including Resistance Change Material and Method of Operating | |
| US7224609B2 (en) | Apparatus and method of driving non-volatile DRAM | |
| TWI760848B (zh) | 具有分裂電容器之感測放大器 | |
| US7859899B1 (en) | Non-volatile memory and method of operating the same | |
| US9214465B2 (en) | Structures and operational methods of non-volatile dynamic random access memory devices | |
| TWI303425B (en) | Non-volatile dynamic random access memory | |
| TWI689921B (zh) | 用於預充電記憶體單元之方法、電子記憶體設備及記憶體裝置 | |
| JP2011071536A (ja) | メモリセルのアレイを作製する方法、メモリセルのアレイ及びメモリセルのアレイにおいてメモリセルを動作させる方法 | |
| TWI492233B (zh) | 非揮發性靜態隨機存取記憶體裝置及其操作方法 | |
| JPS6233672B2 (zh) | ||
| CN111149165A (zh) | 用于随机存取和铁电存储器的损耗均衡 | |
| TWI793973B (zh) | 半導體元件記憶裝置 | |
| US7054201B2 (en) | Driving circuit for non-volatile DRAM | |
| JP5102812B2 (ja) | 不揮発性ダイナミックランダムアクセスメモリの駆動方法 | |
| US7894240B2 (en) | Method and apparatus for reducing charge trapping in high-k dielectric material | |
| JP3806402B2 (ja) | マルチレベルフラッシュメモリセルセンス回路 | |
| JP2004319057A (ja) | 強誘電体メモリへの過剰駆動アクセス方法と強誘電体記憶装置 | |
| KR100560301B1 (ko) | 트랩 가능한 부도체를 사용하는 불휘발성 디램의 구동회로 및 방법 | |
| US20240177755A1 (en) | Volatile data storage in nand memory | |
| TWI533306B (zh) | 非揮發性動態隨機存取記憶體裝置之結構及操作方法 | |
| JPH0945088A (ja) | データ記憶装置 | |
| JP2003091993A (ja) | データ記憶装置と、それに用い得る不揮発性半導体メモリ装置 | |
| JP2002237578A (ja) | 不揮発性メモリ | |
| JP2004134531A (ja) | 不揮発性ダイナミック・ランダムアクセスメモリ | |
| WO2010114406A1 (ru) | Ячейка памяти для быстродействующего эсппзу и способ ее программирования |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |