CN100524520C - 非易失性动态随机存取存储器及其操作方法 - Google Patents

非易失性动态随机存取存储器及其操作方法 Download PDF

Info

Publication number
CN100524520C
CN100524520C CNB2004100585454A CN200410058545A CN100524520C CN 100524520 C CN100524520 C CN 100524520C CN B2004100585454 A CNB2004100585454 A CN B2004100585454A CN 200410058545 A CN200410058545 A CN 200410058545A CN 100524520 C CN100524520 C CN 100524520C
Authority
CN
China
Prior art keywords
capacitor
storage unit
data
threshold voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100585454A
Other languages
English (en)
Other versions
CN1591686A (zh
Inventor
安进弘
洪祥熏
朴荣俊
李相敦
金一旭
裵基铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1591686A publication Critical patent/CN1591686A/zh
Application granted granted Critical
Publication of CN100524520C publication Critical patent/CN100524520C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用以操作具有多个存储单元，而各单元都具备一个电容器和一个具有浮动栅极的晶体管的非易失性动态随机存取存储器(NVDRAM)的方法，包括下列步骤：(A)准备用以执行DRAM操作的电源激活模式；及(B)准备用以保持存储在存储单元中的数据的电源关闭模式。

Description

非易失性动态随机存取存储器及其操作方法
技术领域
本发明涉及一种半导体存储设备，尤其涉及一种非易失性动态随机存取存储设备(NVDRAM)及其操作方法。
背景技术
一般而言，半导体存储设备可以分成随机存取存储器(以下简称RAM)和只读存储器(以下简称ROM)。RAM是易失性的，而ROM则是非易失性的。换言之，即使移走电源，ROM还能保持存储的数据，但是，若移走电源，则RAM就不能保持存储的数据。
已发展的许多RAM采用场效晶体管的存储电荷能力的优点，而当作存储单元。此单元本质上可以是动态的或静态的。众所周知，动态单元可以只采用一个场效晶体管，而静态单元则可以正反组态排列。因为当供应到存储器的电源供电电压失去或关闭时，存储在这些单元中的信息就会失去，所以这几种单元称为易失性单元。在必需保持存储的易失信息的情形下，必需将替代性电源，如电池系统，连接到存储器，以在主电源失效的情形下使用。
图1A为传统易失性动态RAM器件中的动态单元的电路图；而图1B为图1A所示的动态单元中的金属氧化物半导体(MOS)晶体管的横截面图。如图所示，其中有一N阱10b及一半导体基体10a。而且，该MOS晶体管包括一P阱10c、一漏极/源极13与14、一绝缘层11以及一栅极12。
如图所示，使用电容器Cap存储数据，即，逻辑高或低数据″1″或″0″。当MOS晶体管MOS通过字线电压Vg导通时，电容器Cap响应位线电压Vbl充电或放电。位线电压Vbl在逻辑高电平时，则电容器Cap被充电，即存储’1″。否则，电容器Cap放电，即存储″0″。在此，电容器Cap的板线由板线电压Vcp供应。一般而言，板线电压Vcp为0V或供电电压的一半。
同时，为了不用替代性电源就能保持信息，习知的器件能提供可变阈值电压，如具有金属-氮化物-氧化物-硅(MNOS)的场效晶体管和具有浮动栅极的场效晶体管，而且也能长期以非易失方式存储信息。通过将非易失性器件并入存储单元，当主电源发生电源中断或失效时，不需要备份或替代性电源，以保留信息，就可以提供正常操作的易失性单元。
使用非易失性MNOS晶体管或相关器件的非易失性存储单元能够保留易失性地存储在单元中的信息一段适当的时间周期。但是，这些器件需要高压脉冲，用以写入和擦除信息。
图2为使用浮动栅极器件的传统非易失性动态单元的横截面图。如图所示，传统非易失性动态单元具有栅层叠24到21。栅层叠包括控制栅极24、第一绝缘层23、浮动栅极22和第二绝缘层21。同样，该处有一漏/源极25与26、一P阱区20c、一N阱区20b以及一半导体基体20a。下面，将参考美国专利，详细说明传统非易失性动态单元。
例如，一篇由J.J.Chang和R.A.Kenyon在1975年10月28日发表，发明名称为″DYNAMIC MEMORY WITH NON-VOLATILE BACK-UP MODE″的常被引用的美国专利第3,916,390号，其揭露了使用二氧化硅和氮化硅构成的双绝缘体的使用，以便电源失效时非易失性地存储信息。另一个能够通过使用NMOS结构存储非易失性信息的动态单元的范例，包括一篇由K.U.Stein等人在1977年10月25日发表，其发明名称为″DYNAMICSINGLE-TRANSISTOR MEMORY ELEMENT FOR RELATIVELY PERMANENTMEMORIES″的美国专利第4,055,837号，和一篇由W.Spence在1979年11月20日发表，发明名称为″NON-VOLATILE RANDOM ACCESS MEMORY CELL″的美国专利第4,175,291号。这些具有非易失能力的动态单元可以有令人满意的操作。但是，它们通常需要较大的单元面积，较高的电压，用以易失性操作模式或备份内存。
在一篇由DiMaria和Donelli J.在1984年发表，其发明名称为″NON-VOLATILE RAM EDVICE″的美国专利第4,471,471号中，提供一种具有多个场效晶体管DRAM浮动栅极的非易失性动态随机存取存储器(NVDRAM)，其具有非易失性存储器的特征。NVDRAM使用浮动栅极，用以在电源失效时非易失性地存储信息，而且利用传输门上的双电子注入体堆栈结构(DEIS)，用以在电源恢复之后可以恢复数据。此种单元主要的缺点为：因为DEIS堆栈结构位于单元的位线侧上方，所以在所有单元中的数据都不可以从电容器并联传输到浮动栅极。该数据要先通过导通传输晶体管，然后再感测供应在位线上的电压读取。
为了克服上述的缺点，Acovic等人在1994年7月19日发表一篇名为″NON-VOLATILE DRAM CELL″的美国专利第5,331,188号，其中揭露一种紧密的单晶体管非易失性DRAM单元及其制造方法。在此由Acovic等人的专利中，DRAM单元具有位于存储节点和浮动栅极之间的信道氧化物或双电子注入体结构，用以当紧密的单晶体管结构的电源中断时，可以保留非易失性数据。
但是，在上述的DRAM单元中，电容器的板线电压连接到接地电压。电容器的电场只通过供应到字线和位线的电压产生。因此，浮动栅极应该包括两层，而且制造DRAM单元的面积应该增加。此外，该DRAM单元的制造方法和工艺会更复杂。与板线电压可以调整的DRAM单元相较，因为字线和位线应该要供应相当高的电压，所以NVDRAM会消耗较大的功率。
发明内容
因此，本发明的目的在于提供一种非易失性动态随机存取存储器(NVDRAM)，其可以高速操作且具有板线电压可以调整的DRAM单元。
本发明一方面提供一种用以操作具有多个存储单元，而各单元都具有一个电容器和一个具有浮动栅极的晶体管的非易失性动态随机存取存储器(NVDRAM)的方法，包括下列步骤：通过将所有存储单元中的晶体管的阈值电压调整为正常化来准备动态随机存取存储操作；及将存储在电容器中的数据移动到浮动栅极以准备将施加给存储器单元的供电电压切断的电源关闭模式，其中准备动态随机存取存储操作包括：将保持在浮动栅极中的数据存储在电容器中；在调整晶体管的阈值电压之前备份电容器中收集的数据；以及将用于执行动态随机存取存储操作的晶体管的阈值电压正常化为第一阈值电压。
本发明另一方面提供一种包括多个排成矩阵的存储单元的非易失性动态随机存取存储器，其中各存储单元包括：连接到字线的控制栅极层；用以存储数据的电容器；及用以将电容器中存储的数据传输到位线的浮动晶体管，响应于电源将数据存储在浮动晶体管中，其中当电源激活时，将存储在浮动晶体管中的数据移动到电容器中；以及在调整浮动晶体管的阈值电压之前备份电容器中收集的数据，其中电容器的一侧连接到浮动晶体管的漏极，而另一侧则响应于电源被供应以不同的电压。
附图说明
通过下述优选实施例结合附图的描述，本发明的上述及其它目的与特征将会变得更加明显，其中：
图1A为传统易失性动态随机存取存储器(RAM)的动态单元电路图；
图1B为图1A所示的动态单元中的金属氧化物半导体(MOS)晶体管的横截面图；
图2为使用浮动栅极器件的传统非易失性动态单元的横截面图；
图3为根据本发明的最佳实施例，非易失性动态RAM(NVDRAM)器件的动态单元的横截面图；
图4A到4C为图3所示的NVDRAM器件的回叫(recall)模式的第一范例的横截面图；
图5A到5D为图3所示的NVDRAM器件的正常化模式的横截面图；
图5E为图3所示的NVDRAM的正常化模式示意图；
图6为图3所示的NVDRAM的正常DRAM模式的横截面图；
图7A和7B为图3所示的NVDRAM的程序模式的横截面图；
图7C为图3所示的NVDRAM的程序模式的示意图；
图8为图3所示的NVDRAM的回叫模式的第二范例的横截面图；及
图9为根据本发明的另一实施例，NVDRAM器件的动态单元的横截面图。
具体实施方式
下面，将参照附图详细说明非易失性动态随机存取存储器(NVDRAM)及其驱动方法。
图3为根据本发明最佳实施例的NVDRAM器件的存储单元的横截面图。
如图所示，NVDRAM器件的存储单元包括具有控制栅极34、浮动栅极32、第一和第二绝缘层33和31的晶体管以及电容器Cap。
此外，电容器Cap的板线被供应以板线电压Vcp，而非接地电压。如图所示，该处具有一漏/源极35与36、一P阱区30c、一n阱区30b与一半导体基体30a。换言之，因为电容器Cap供应可控板线电压Vcp，所以NVDRAM器件可通过在连接到存储单元的字线和位线输入一个相对较低的电压来操作。即，本发明的NVDRAM器件可以减少功率消耗。
在此，参考图3，若控制栅极34和浮动栅极32由多晶硅制成，则第一绝缘层33位于控制栅极34和浮动栅极32之间。即，存储单元具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构34到31。
下面，将详细说明包括具有由多晶硅制成的浮动栅极的多个存储单元的NVDRAM的操作。
若外部电压是隔离的，则NVDRAM器件将数据保持在各存储单元中；反之，NVDRAM器件当作易失性DRAM器件操作。因此，NVDRAM器件具有4种不同的操作模式，它们是：回叫模式、正常化模式、DRAM模式和程序模式。在此，回叫模式和正常化模式被认为是电源激活模式，用以执行DRAM操作；而程序模式则被认为是电源关闭模式，用以保持存储单元中的存储数据。
回叫模式是一种当开始要供应外部电压时，根据存储在浮动栅极中的数据将数据存储到电容器Cap中的过程。正常化模式是通过对浮动栅极32充相同量的电荷，以等化所有存储单元的各阈值电压。DRAM模式表示NVDRAM器件当作易失性DRAM器件操作。程序模式是当外部电压开始要隔离时，用以将存储在电容器Cap中的数据传输到浮动栅极32。下面，将详细说明根据本发明的NVDRAM器件的4种模式。
图4A到图4C为图3所示的NVDRAM器件的回叫模式的第一范例的横截面图。
即，在回叫模式下，为了当供应外部电压时，可以将存储在浮动栅极32中的数据传送到电容器Cap，要检查各存储单元用以导通晶体管的阈值电压是否是第一阈值电压VHth或第二阈值电压VLth。其中，第一阈值电压VHth表示浮动栅极有电子，即存储逻辑低电平数据；而第二阈值电压VLth表示浮动栅极没有任何电子，即存储逻辑高电平数据。换言之，第一阈值电压VHth，如1V，高于第二阈值电压VLth，如0V。
尤其，如图4A所示，所有存储单元中各晶体管的栅极都供应较高的电压，如4V，以导通晶体管。然后，所有的位线都供应供电电压VDD，结果，逻辑高电平数据被写入所有的存储单元之中。换言之，逻辑高电平数据被存储在所有存储单元的电容器Cap之中。
之后，参考图4B，各晶体管的栅极供应第二阈值电压VLth。然后，在某些具有通过第二阈值电压VLth导通的晶体管的存储单元中，将电容器Cap放电。但是，在其它的存储单元中，即具有通过第二阈值电压VLth没有导通的晶体管的各存储单元，电容器Cap没有放电。
换言之，若存储单元中晶体管的阈值电压高于第二阈值电压VLth，则在相同存储单元中的电容器Cap存储逻辑高电平数据。反之，电容器Cap存储逻辑低电平数据。
其次，刷新所有的存储单元。图4C为执行NVDRAM器件的回叫模式的结果。
图5A到5D为图3所示的NVDRAM器件的正常化模式的横截面图。
在实施回叫模式之后，因为数据存储在浮动栅极32之中，所以各存储单元中的晶体管的阈值电压都不相同。这是因为晶体管的阈值电压是基于数据，即，存储在存储单元的浮动栅极中的逻辑高电平数据或逻辑低电平数据。其中，正常化模式要用以将所有存储单元中的晶体管的阈值电压设为第一阈值电压VHth。
在第一步骤中，先分别备份存储在所有存储单元的各电容器Cap中的数据。
在第二步骤中，如图5A所示，所有的字线，即，所有存储单元中之晶体管的栅极都供应约5V；而所有存储单元的位线和本体都供应约-3V。然后，将位于第二绝缘层31下方的电子移到浮动栅极32。因此，各存储单元都具有高于第一阈值电压VHth，用以导通晶体管的阈值电压。
在第三步骤中，当晶体管的栅极供应约5V时，通过供应连接到所有存储单元的所有位线中的逻辑高电平数据，对所有存储单元的电容器Cap充电。然后电容器Cap由逻辑高电平数据充电。
在第四步骤中，各存储单元的阈值电压降低到第一阈值电压VHth，即，1V。具体地，第四步骤包括下列步骤：(a)移除存储单元的浮动栅极中的电子；(b)通过向存储单元中的晶体管的栅极供应第一阈值电压VHth，将电容器Cap放电；及重复步骤(a)和(b)，直到所有的电容器Cap都被放电。
例如，参考图5C，字线电压被供应第一阈值电压VHth，如1.0V，而位线被供应约0V。然后，若存储单元的阈值电压低于第一阈值电压VHth，则存储单元的晶体管导通，而且存储单元的电容器Cap放电。但是，若阈值电压高于第一阈值电压VHth，电容器Cap就不会放电。
在第五步骤的步骤(a)中，参考图5D，字线供应负电压，如-3V；位线供应0V；本身(bulk)供应-3V；而电容器Cap的板线约从0V渐渐供应到约2.5V。其中，电容器Cap为耦合电容器，即，若电容器没有放电而且电容器两侧间的电压间隙保持固定，则在其某一侧的电压电平响应另一侧的电压电平。然后，存储逻辑高电平数据的存储单元的存储节点电压电平增加到约5V，而存储逻辑低电平数据的存储单元的存储节点电压保持在约2.5V。其中，存储节点Vn位于存储单元的电容器Cap和晶体管之间。结果，存储节点和控制栅极之间的电势差约为8V。此电势差足以将存储在浮动栅极32中的电子传送到电容器Cap。然后，阈值电压渐渐降低，直到等于第一目标阈值电压VHth(示于图5D)。
之后，晶体管的栅极供应第一阈值电压VHth，即1V。若阈值电压降低到第一阈值电压VHth，则电容器Cap放电；否则电容器Cap就不会放电。若电容器Cap没有放电，则晶体管的栅极就会供应负电压，如-3V。然后，存储在浮动栅极32中的电子移到电容器Cap。在所有的存储单元中重复上述过程，直到电容器放电。
此外，在晶体管的栅极供应负电压之前，因为晶体管的栅极供应第一阈值电压VHth，所以所有的存储单元都可以被刷新，以净化存储数据。
另一方面，因为电容器Cap的电容值不足以接收自浮动栅极输出的电荷，所以要重复该过程。其中，在本发明中，重复该过程一个周期被定义为压迫-刷新-检查(SRC)过程。
图5E为图3所示的NVDRAM的正常化模式示意图。
在SRC过程中，存储在第四步骤从逻辑高电平数据转换的逻辑低电平数据的存储单元中的第三阈值电压，因为电荷在第五步骤没有被移走，所以其可以免于低于目标阈值电压。此操作被定义为阈值电压箝位。
最后，在所有存储单元中的晶体管的阈值电压等于第一阈值电压VHth之后，将备份数据恢复进入原始的单元。其中，通过回叫模式转换的数据，当数据被备份或恢复时，可以通过使用反相器复原。
另一方面，在具有SONOS结构的NVDRAM器件中，电荷并非在整个氮化物层32中被收集，而是在接近源极35和漏极36侧的氮化物层32被收集。其中，在接近源极35侧的氮化物层32收集的电荷应该会放电。因此，在上述步骤中，字线供应约-3V，而位线或存储节点则供应约5V。
图6为图3所示的NVDRAM器件的正常DRAM模式的横截面图。
在正常DRAM模式下，NVDRAM器件当作易失性DRAM操作。因此，省略正常DRAM模式的操作说明。
图7A和7B为图3所示的NVDRAM的程序模式的横截面图。
若外部电压是不稳定的或隔离的，则执行用以将存储在电容器Cap中的数据传送到浮动栅极32的程序模式。
在第一步骤中，刷新多个存储单元，用以净化所存储的数据。
在第二步骤中，在存储逻辑高电平数据的存储单元中，阈值电压被箝制在第二阈值电压VLth。基于此步骤，字线供应第二阈值电压VLth，如约0V，而位线在预定时间供应约0V。而且，电容器Cap的金属板从约0V供应到约2.5V。
之后，在第三步骤中，响应存储在多个存储单元中的数据，通过对多个存储单元的各浮动栅极32中的电荷选择性放电来降低阈值电压。如图7A所示，字线供应约-3V，而电容器Cap的板线从约0V增加到2.5V。结果，存储逻辑高电平数据的存储单元的存储节点电压约为5V；而存储逻辑低电平数据的存储单元的存储节点电压约为2.5V。然后，参考图7C，在只存储逻辑高电平数据的存储单元中，在浮动栅极32中被收集的电荷被放电到电容器Cap，因此，阈值电压降低。
最后，依续重复第二和第三步骤，直到所有的存储单元都存储逻辑低电平数据。此步骤和正常化模式的SRC类似。如图7C所示，在NVDRAM器件操作在程序模式之后，将存储逻辑高电平数据的某一个存储单元的阈值电压改变为第二阈值电压VLth，而存储逻辑低电平数据的其它存储单元的阈值电压则不改变，即，等于第一阈值电压VHth。
图8为图3所示的NVDRAM的回叫模式的另一范例的横截面图。
在回叫模式下，数据可以存储在电容器Cap中，而不用数据转换。
首先，对选择的一字线供应由下列方程式1推导的字线电压。
Vwl＝Vblp+(VHth+VLth)/2     [方程式1]
在此，″Vblp″为NVDRAM器件当作易失性DRAM操作时的位线预充电电压。″VHth″为NVDRAM操作在程序模式时，具有逻辑低电平数据的存储单元的第一阈值电压，而″VLth″为NVDRAM器件操作在程序模式时，具有逻辑低电平数据的单元的目标阈值电压。此外，对除了被选择的字线以外的其它字线供应预定的负电压，以保护电容器Cap和位线之间的漏电压。
之后，在单元方块的所有字线中，依续执行上述过程。结果，通过第一和第二阈值电压VHth或VLth之间的电势差，各电容器Cap可以存储逻辑高电平或低电平数据。存储在电容器Cap中的数据被定义为下列方程式2。
Vwl＝Vbl。±(VHth-VLth)/2     [方程式2]
其中，上述符号表示同于方程式1。
其次，通过给字线供应高于逻辑高电平数据电压的电压，刷新所有的存储单元。然后，将正常的数据，即未转换过的数据，存储在电容器Cap之中。
图9为根据本发明的另一最佳实施例的NVDRAM器件的动态单元的横截面图。
根据本发明的另一最佳实施例，NVDRAM器件具有一个存储单元。若浮动栅极42在第一绝缘层41上由氮化物层制成，而控制栅极44由金属制成，则不需要第二绝缘层43。如图所示，具有一个P阱区40c、一个N阱区40b和一个半导体基体40a。因此，该存储单元可以具有金属-氮化物-氧化物-硅(MNOS)结构。
因此，根据上述最佳实施例，通过供应存储单元中的字线、位线和电容器的板线以各种不同的电压，可以控制NVDRAM器件。尤其，因为电容器的板线可以响应NVDRAM器件的操作模式，而供应各种不同的电压，所以NVDRAM器件可以通过一个相当低的内部电压操作。结果，NVDRAM器件可以显著地减少功率消耗。
虽然结合较佳实施例对本发明进行了描述，但显而易见的是，本领域的技术人员可以在不脱离下述权利要求所定义的本发明精神和范围的情况下，做出各种变化和修改。

Claims (29)

1.一种用以操作包括多个存储单元，而各单元都具有一个电容器和一个具有浮动栅极的晶体管的非易失性动态随机存取存储器的方法，包括下列步骤：
通过将所有存储单元中的晶体管的阈值电压调整为第一阈值电压来准备对存储器单元施加供电电压以执行动态随机存取存储操作的电源激活模式；及
将存储在电容器中的数据移动到浮动栅极以准备将施加给存储器单元的供电电压切断的电源关闭模式，
其中准备电源激活模式包括：
将保持在浮动栅极中的数据存储在电容器中；以及
在调整晶体管的阈值电压之前备份电容器中收集的数据。
2.如权利要求1所述的方法，其特征在于：存储数据包括：
将所有的存储单元的电容器充逻辑高电平数据；及
将具有其浮动栅极存储有逻辑低电平数据的晶体管的存储单元中的电容器放电。
3.如权利要求2所述的方法，其特征在于：存储数据还包括刷新多个电容器。
4.如权利要求3所述的方法，其特征在于：通过使用一些字线和位线，将许多存储单元排列成矩阵，而存储数据一行一行地执行。
5.如权利要求4所述的方法，其特征在于：将所有的存储单元的电容器充逻辑高电平数据包括：
供应连接到多个存储单元的一个字线以第一阈值电压，以导通所有存储单元中的晶体管；
将逻辑高电平数据写在连接到字线的存储单元的电容器中；及
重复将所有的存储单元的电容器充逻辑高电平数据和将电容器放电，直到在多个存储单元中的所有电容器都充到逻辑高电平数据。
6.如权利要求2所述的方法，其特征在于：将电容器放电包括：
供应所有的字线以第二阈值电压，以导通其浮动栅极存储有逻辑高电平数据的晶体管；及
供应所有的位线0V的电压，以对具有其浮动栅极存储有逻辑高电平数据的晶体管的存储单元中的电容器放电。
7.如权利要求1所述的方法，其特征在于：调整阈值电压包括：
供应所有存储单元中的所有晶体管的栅极以第一预定电压，以将电子填入浮动栅极；
对所有存储单元中的所有电容器充电；及
将晶体管的阈值电压降低到第一阈值电压。
8.如权利要求7所述的方法，其特征在于：调整阈值电压包括：
在降低晶体管的阈值电压之后，将该备份数据重新存在电容器中。
9.如权利要求8所述的方法，其特征在于：对所有电容器充电包括：
供应电容器的一侧以0V的电压；及
供应位线以逻辑高电平数据。
10.如权利要求9所述的方法，其特征在于：降低晶体管的阈值电压包括：
移除存储单元的浮动栅极中的电子；
通过供应存储单元中的晶体管的栅极以第一阈值电压，将电容器放电；及
重复移除浮动栅极中的电子到将电容器放电，直到所有的电容器都放电。
11.如权利要求10所述的方法，其特征在于：移除浮动栅极中的电子包括：
供应所有存储单元中的晶体管的栅极以负电压；
供应存储单元中电容器的金属板以逻辑高电平数据的电压电平；及
将浮动栅极中的电子移到存储逻辑高电平数据的电容器中。
12.如权利要求11所述的方法，其特征在于：将电容器放电包括：
供应晶体管的栅极以第二阈值电压；及
对具有通过第二阈值电压导通的晶体管的某些存储单元中的电容器放电。
13.如权利要求12所述的方法，其特征在于：调整阈值电压包括刷新所有存储单元。
14.如权利要求13所述的方法，其特征在于：通过使用一些字线和位线，将多个存储单元排列成矩阵，调整阈值电压一行一行地执行。
15.如权利要求11所述的方法，其特征在于：电容器为耦合电容器。
16.如权利要求1所述的方法，其特征在于：将存储在电容器中的数据移动到浮动栅极包括：
移除存储有逻辑高电平数据的存储单元的浮动栅极中的电子；
通过供应所有存储单元中的晶体管的栅极以第二阈值电压，对电容器放电；及
重复移除存储有逻辑高电平数据的存储单元的浮动栅极中的电子到对电容器放电，直到所有的电容器都放电。
17.如权利要求16所述的方法，其特征在于：移除存储有逻辑高电平数据的存储单元的浮动栅极中的电子包括：
供应所有存储单元中的晶体管的栅极以负电压；
供应存储单元中电容器的金属板以逻辑高电平数据的电压电平；及
选择性地将浮动栅极中的电子移到存储有逻辑高电平数据的电容器中。
18.如权利要求16所述的方法，其特征在于：对电容器放电包括：
供应晶体管的栅极以第二阈值电压；及
对具有通过第二阈值电压导通的晶体管的某些存储单元中的电容器放电。
19.如权利要求18所述的方法，其特征在于：对电容器放电还包括刷新存储单元。
20.如权利要求19所述的方法，其特征在于：对电容器放电一行一行地执行。
21.如权利要求17所述的方法，其特征在于：电容器为耦合电容器。
22.如权利要求1所述的方法，其特征在于：存储数据进一步包括：
向字线供应由下列方程式所定义的电压：
Vwl＝Vblp+(Vth-H+Vth-L)/2
其中Vblp为位线预充电电压，Vth-H为第一阈值电压，而Vth-L为第二阈值电压；及
响应阈值电压是Vth-H还是Vth-L，将逻辑高电平或低电平数据写入电容器中。
23.如权利要求22所述的方法，其特征在于：存储数据包括通过供应各字线以高于逻辑高电平数据的电压电平，刷新多个存储单元。
24.如权利要求23所述的方法，其特征在于：存储数据一行一行地执行。
25.如权利要求24所述的方法，其特征在于：向字线供应电压还包括供应除了供应″Vwl″的字线以外的其它字线以预定负电压。
26.一种包括多个排成矩阵的存储单元的非易失性动态随机存取存储器，其中各存储单元包括：
连接到字线的控制栅极层；
用以存储数据的电容器；及
用以将电容器中存储的数据传输到位线的浮动晶体管，响应于电源将数据存储在浮动晶体管中，
其中当电源激活时，将存储在浮动晶体管中的数据移动到电容器中；以及在调整浮动晶体管的阈值电压之前备份电容器中收集的数据，
其中电容器的一侧连接到浮动晶体管的漏极，而另一侧则响应于电源被供应以不同的电压。
27.如权利要求26所述的非易失性动态随机存取存储器，其特征在于：控制栅极层由金属制成，而浮动晶体管的栅极由氮化物制成。
28.如权利要求27所述的非易失性动态随机存取存储器，其特征在于：形成单层的浮动晶体管的栅极作为数据存储点。
29.如权利要求26所述的非易失性动态随机存取存储器，其特征在于：还包括控制栅极层和浮动晶体管的栅极之间的第一绝缘层。
CNB2004100585454A 2003-08-29 2004-08-18 非易失性动态随机存取存储器及其操作方法 Active CN100524520C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030060343 2003-08-29
KR1020030060343A KR100719178B1 (ko) 2003-08-29 2003-08-29 비휘발성 디램의 구동방법

Publications (2)

Publication Number Publication Date
CN1591686A CN1591686A (zh) 2005-03-09
CN100524520C true CN100524520C (zh) 2009-08-05

Family

ID=34214755

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100585454A Active CN100524520C (zh) 2003-08-29 2004-08-18 非易失性动态随机存取存储器及其操作方法

Country Status (6)

Country Link
US (1) US7099181B2 (zh)
JP (1) JP4336973B2 (zh)
KR (1) KR100719178B1 (zh)
CN (1) CN100524520C (zh)
DE (1) DE10361674B4 (zh)
TW (1) TWI303425B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361718A1 (de) * 2003-08-22 2005-03-17 Hynix Semiconductor Inc., Ichon Vorrichtung und Verfahren zum Steuern von nicht flüchtigem DRAM
KR100560301B1 (ko) * 2003-12-30 2006-03-10 주식회사 하이닉스반도체 트랩 가능한 부도체를 사용하는 불휘발성 디램의 구동회로 및 방법
US7054201B2 (en) * 2003-12-30 2006-05-30 Hynix Semiconductor Inc. Driving circuit for non-volatile DRAM
US6952366B2 (en) * 2004-02-10 2005-10-04 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US8059471B2 (en) 2008-02-12 2011-11-15 Chip Memory Technology Inc. Method and apparatus of operating a non-volatile DRAM
US8391078B2 (en) * 2008-02-12 2013-03-05 Chip Memory Technology, Inc. Method and apparatus of operating a non-volatile DRAM
KR100924205B1 (ko) * 2008-05-28 2009-10-29 주식회사 하이닉스반도체 반도체 기억 장치
KR101498873B1 (ko) 2008-07-08 2015-03-04 삼성전자주식회사 디램 및 비휘발성 메모리 특성을 갖는 메모리 소자의 구동방법
TWI423261B (zh) * 2009-10-27 2014-01-11 Acer Inc A method of making SONOS transistors both switch and memory
CN102054532B (zh) * 2009-10-30 2014-07-09 宏碁股份有限公司 一种使sonos电晶体兼具开关以及记忆体的方法
US9214465B2 (en) 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices
KR102615012B1 (ko) 2018-11-12 2023-12-19 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2450116C2 (de) * 1974-10-22 1976-09-16 Siemens AG, 1000 Berlin und 8000 München Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb
US3916390A (en) * 1974-12-31 1975-10-28 Ibm Dynamic memory with non-volatile back-up mode
US4175291A (en) * 1976-08-16 1979-11-20 Ncr Corporation Non-volatile random access memory cell
US4471471A (en) * 1981-12-31 1984-09-11 International Business Machines Corporation Non-volatile RAM device
US4446536A (en) * 1982-06-21 1984-05-01 Mcdonnell Douglas Corporation Complementary metal oxide semiconductors address drive circuit
JPS6273489A (ja) * 1985-09-25 1987-04-04 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5331188A (en) * 1992-02-25 1994-07-19 International Business Machines Corporation Non-volatile DRAM cell
JP3278981B2 (ja) * 1993-06-23 2002-04-30 株式会社日立製作所 半導体メモリ
KR0147352B1 (ko) * 1995-05-17 1998-08-01 김주용 다이나믹 램의 셀 및 그 제조방법
JP2871593B2 (ja) 1996-05-30 1999-03-17 日本電気株式会社 半導体記憶装置およびその製造方法
US5703804A (en) * 1996-09-26 1997-12-30 Sharp Kabushiki K.K. Semiconductor memory device
JP3299900B2 (ja) * 1996-12-27 2002-07-08 シャープ株式会社 不揮発性メモリ及びその動作方法
JP2001093988A (ja) * 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
US6141248A (en) * 1999-07-29 2000-10-31 Micron Technology, Inc. DRAM and SRAM memory cells with repressed memory
KR100346730B1 (ko) * 2000-10-06 2002-08-03 삼성전자 주식회사 불휘발성 반도체 메모리 소자와 그 제조 및 동작 방법
US6674667B2 (en) * 2001-02-13 2004-01-06 Micron Technology, Inc. Programmable fuse and antifuse and method therefor
JP3730932B2 (ja) * 2002-04-16 2006-01-05 エルピーダメモリ株式会社 半導体記憶装置および容量ヒューズの状態確認方法
US6829166B2 (en) * 2002-09-13 2004-12-07 Ememory Technology Inc. Method for controlling a non-volatile dynamic random access memory
KR20030003207A (ko) * 2002-12-13 2003-01-09 강남수 메모리 반도체 장치용 셀 구조 및 그의 제작 방법

Also Published As

Publication number Publication date
CN1591686A (zh) 2005-03-09
JP4336973B2 (ja) 2009-09-30
JP2005078788A (ja) 2005-03-24
DE10361674A1 (de) 2005-03-17
TWI303425B (en) 2008-11-21
US7099181B2 (en) 2006-08-29
KR20050021862A (ko) 2005-03-07
DE10361674B4 (de) 2016-12-01
KR100719178B1 (ko) 2007-05-17
US20050047194A1 (en) 2005-03-03
TW200509129A (en) 2005-03-01

Similar Documents

Publication Publication Date Title
CN100481260C (zh) 操作非易失性动态随机存取存储器的方法及其中的单位单元
EP0911831B1 (en) Non-volatile semiconductor memory device
JP3590115B2 (ja) 半導体メモリ
US7898857B2 (en) Memory structure having volatile and non-volatile memory portions
US7339847B2 (en) BLEQ driving circuit in semiconductor memory device
CN100524520C (zh) 非易失性动态随机存取存储器及其操作方法
US9214465B2 (en) Structures and operational methods of non-volatile dynamic random access memory devices
JPS5952548B2 (ja) 半導体メモリ装置
JPH10189891A (ja) 不揮発性メモリ及びその動作方法
US7054201B2 (en) Driving circuit for non-volatile DRAM
US7359271B2 (en) Gate induced drain leakage current reduction by voltage regulation of master wordline
JP5102812B2 (ja) 不揮発性ダイナミックランダムアクセスメモリの駆動方法
US6469952B1 (en) Semiconductor memory device capable of reducing power supply voltage in a DRAM's word driver
CN114171080A (zh) 嵌入式半导体随机存取存储器结构及其控制方法
JP2010238361A (ja) 不揮発性ｄｒａｍの駆動回路及びその駆動方法
KR20060001876A (ko) 비휘발성 디램
WO2001026158A2 (en) Center storage node for dram trench capacitors
EP1437742A1 (en) Method for controlling a non-volatile dynamic random access memory
US7729183B2 (en) Data sensing method for dynamic random access memory
JPH06215566A (ja) ダイナミック型半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant