DE10324836A1 - Stabilisierung der Dotierungskonzentration in einem Halbleiterbauelement mit einem epitaxial gefüllten Graben - Google Patents

Stabilisierung der Dotierungskonzentration in einem Halbleiterbauelement mit einem epitaxial gefüllten Graben Download PDF

Info

Publication number
DE10324836A1
DE10324836A1 DE10324836A DE10324836A DE10324836A1 DE 10324836 A1 DE10324836 A1 DE 10324836A1 DE 10324836 A DE10324836 A DE 10324836A DE 10324836 A DE10324836 A DE 10324836A DE 10324836 A1 DE10324836 A1 DE 10324836A1
Authority
DE
Germany
Prior art keywords
layer
conductivity type
semiconductor
type
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10324836A
Other languages
English (en)
Other versions
DE10324836B4 (de
Inventor
Shoichi Kariya Yamauchi
Hitoshi Kariya Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE10324836A1 publication Critical patent/DE10324836A1/de
Application granted granted Critical
Publication of DE10324836B4 publication Critical patent/DE10324836B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Ein Verfahren zur Herstellung eines Halbleiterbauelements beinhaltet die Schritte: Bilden eines Grabens (10) in einer vorbestimmten Schicht (2) eines Halbleitersubstrats (32); Erwärmen des Substrats (32) mit dem Graben (10) in einer nicht oxidierenden und einer nicht nitridierenden Atmosphäre, die eine Dotierungssubstanz oder eine Zusammensetzung enthält, welche die Dotierungssubstanz aufweist, um die Oberflächen zu glätten, welche den Graben (10) definieren, und um die Dotierungskonzentration in der vorbestimmten Schicht (2) auf einer vorbestimmten Konzentration aufrechtzuerhalten, bevor das Erwärmen durchgeführt wird; und Bilden eines epitaxial aufgewachsenen bzw. aufwachsenden Films (33), um den Graben (10) zu füllen. Der Leitfähigkeitstyp, der in der nicht oxidierenden und nicht nitridierenden Atmosphäre enthaltenen Dotierungssubstanz, ist derselbe wie derjenige der Dotierungssubstanz, die anfänglich in der vorbestimmten Schicht (2) enthalten ist.

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement, bei dessen Herstellungsprozess ein Graben mit einem epitaxial aufgewachsenen bzw. aufwachsenden Film gefüllt wird, und auf ein Verfahren zur Herstellung des Bauelements.
  • Die Erfinder der vorliegenden Erfindung regen das in 8A bis 8F dargestellte folgende Verfahren zum Bilden eines Grabens in einer Halbleiterschicht und zum Füllen des Grabens mit einem epitaxial aufgewachsenen Film in der USP 6,406,982 (JP-A-20002-124474) an. Bei dem Verfahren wird zuerst eine n-Typ-Driftschicht 120 auf einem n+-Typ-Substrat 110 zur Bildung eines Halbleitersubstrats 132 gebildet, und es wird eine Maskenschicht 131 durch Strukturieren eines auf dem Substrat 132 aufgetragenen Films unter Verwendung von Fotolithographie und Ätzen wie in 8A dargestellt gebildet.
  • Danach wird die n-Typ-Driftschicht 120 unter Verwendung der Maskenschicht 131 zur Bildung von Gräben 111 wie in 8B dargestellt geätzt. Danach wird die Maskenschicht 131 unter Verwendung einer wässrigen Lösung von Fluorwasserstoffsäure (HF) wie in 8C dargestellt entfernt. Als nächstes wird das Substrat 132 in einer nicht oxidierenden und nicht nitridierenden (non-nitridizing) Atmosphäre erwärmt, um wie in 8D dargestellt die Oberflächen der Gräben 111 zu glätten und um die in den Oberflächen befindlichen Kristalldefekte zu heilen. Danach wird ein epitaxial aufgewachsener Film 133 zur Füllung der Gräben 111 wie in 8E dargestellt aufgetragen. Schließlich wird der epi taxial aufgewachsene Film 133 wie in 8F dargestellt planarisiert.
  • Bei dem Verfahren der USP 6,406,982 wird das Substrat in der nicht oxidierenden und nicht nitridierenden Atmosphäre erwärmt, bevor der epitaxial aufgewachsene Film 133 aufgetragen wird. Das Erwärmen ermöglicht, dass der epitaxial aufgewachsene Film 133 auf den inneren Oberflächen der Gräben aufgetragen wird, welche geglättet worden sind und in welchen Kristalldefekte geheilt worden sind. Als Ergebnis werden Kristalldefekte verhindert, welche andernfalls in dem epitaxial aufgewachsenen Film 133 erzeugt werden würden.
  • Jedoch tritt bei dem Verfahren der USP 6,406,982 dahingehend eine Schwierigkeit auf, dass die Dotierungskonzentration in dem Substrat 132 fluktuieren kann, da die in dem Halbleitersubstrat 132 enthaltenen Dotierungssubstanzen während des Erwärmens ausdiffundieren.
  • Kurzfassung der Erfindung
  • Die vorliegende Erfindung wurde im Hinblick auf die obigen Gesichtspunkte gemacht und besitzt die Aufgabe, zu verhindern, dass die Dotierungskonzentration in einem Halbleitersubstrat mit einem Graben einer Fluktuation unterworfen wird, wenn das Substrat in einer nicht oxidierenden und nicht nitridierenden Atmosphäre erwärmt wird, bevor ein epitaxial aufgewachsener Film zum Füllen der Gräben aufgetragen wird, um die Dotierungskonzentration auf einen vorbestimmten Pegel zu steuern.
  • Die Lösung der obigen Aufgabe erfolgt erfindungsgemäß durch ein Verfahren zur Herstellung eines Halbleiterbauelements mit den Schritten: Bilden eines Grabens in einer vorbestimmten Schicht eines Halbleitersubstrats; Erwärmen des Substrats mit dem Graben in einer nicht oxidierenden und nicht nitridierenden Atmosphäre, welche eine Dotierungssubstanz oder eine Verbindung enthält, die die Dotierungssubstanz beinhaltet, um die Oberflächen des Grabens zu glätten und die Dotierungskonzentration in der vorbestimmten Schicht auf einer vorbestimmten Konzentration zu halten, bevor das Erwärmen durchgeführt wird; und Bilden eines epitaxial aufgewachsenen Films zum Füllen des Grabens. Der Leitfähigkeitstyp der in der nicht oxidierenden und nicht nitrierenden Atmosphäre enthaltenden Dotierungssubstanz ist der gleiche wie derjenige der Dotierungssubstanz, welche anfangs in der vorbestimmten Schicht enthalten war.
  • Ein anderes Verfahren der vorliegenden Erfindung zum Herstellen eines Halbleiterbauelements enthält die Schritte: Bilden eines Grabens in einer vorbestimmten Schicht eines Halbleitersubstrats; Erwärmen des Substrats mit dem Graben in einer nicht oxidierenden und nicht nitrierenden Atmosphäre, welche eine Dotierungssubstanz oder eine Zusammensetzung enthält, welche die Dotierungssubstanz beinhaltet, um Oberflächen des Grabens zu glätten und die in der nicht oxidierenden und nicht nitrierenden Atmosphäre enthaltende Dotierungssubstanz in die vorbestimmte Schicht diffundieren zu lassen und teilweise eine Dotierungskonzentration in der vorbestimmten Schicht auf eine vorbestimmte Konzentration zu erhöhen, die größer als diejenige ist, bevor das Erwärmen durchgeführt worden ist; und Bilden eines epitaxial aufgewachsenen Films zum Füllen des Grabens.
    •
  • Kurze Beschreibung der Figuren
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die zugehörigen Figuren ersichtlich.
  • 1 zeigt eine partielle schematische Draufsicht auf ein Halbleiterbauelement einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 zeigt eine schematische Querschnittsansicht des Bauelements von 1 entlang der Linie II-II;
  • 3A bis 3J zeigen schematische Querschnittsansichten, welche die Schritte zur Herstellung des Bauelements von 1 darstellen;
  • 4A bis 4C zeigen schematische Querschnittsansichten zur Erläuterung des Schrittes von 3E;
  • 5 zeigt eine partielle schematische Draufsicht auf ein Halbleiterbauelement einer zweiten Ausführungsform;
  • 6 zeigt eine schematische Querschnittsansicht des Bauelements von 5 entlang der Linie VI-VI;
  • 7A bis 7C zeigen schematische Querschnittsansichten, welche die Schritte zur Herstellung des Bauelements von 5 darstellen; und
  • 8A bis 8F zeigen Querschnittsansichten, welche die Schritte zur Herstellung eines vorgeschlagenen Halbleiterbauelements darstellen.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Die vorliegende Erfindung wird detailliert unter Bezugnahme auf mehrere Ausführungsformen beschrieben.
  • Erste Ausführungsform
  • 1 zeigt eine Draufsicht auf einen Leistungs-MOSFET einer ersten Ausführungsform der vorliegenden Erfindung, welcher eine Super- bzw. Supraübergangsstruktur (super junction structure) aufweist. 2 zeigt eine Querschnittsansicht des Leistungs-MOSFETs entlang der Linie II-II von 1. Bei diesem Leistungs-MOSFET ist eine Struktur in einem Bereich mit einer Breite B eine Struktur einer einzigen Einheit, welche eine Mehrzahl von Malen zur Bildung dieses Leistungs-MOSFETs wiederholt wird. Dieser Leistungs-MOSFET enthält ein n+-Typ-Substrat 1, n-Typ-Driftgebiete 2, p-Typ-Siliziumgebiete 3 als erste Halbleitergebiete 3, p-Typ-Basisgebiete 4, obere n-Typ-Siliziumgebiete 5 als zweite Halbleitergebiete 5, n+-Typ-Sourcegebiete 6 und Gateelektroden 7.
  • Das n+-Typ-Substrat 1 bildet ein n+-Typ-Draingebiet 1, und die Dicke des n+-Typ-Substrats 1 beträgt beispielsweise 2μm in einer vertikalen Richtung des n+-Typ-Substrats 1. Das Substrat 1 besitzt eine Dotierungskonzentration von 1 × 1019 bis 1 × 1021 cm–3. Die n-Typ-Driftgebiete 2 sind auf dem n+-Typ-Substrat 1 befindlich und besitzen beispielsweise eine Dotierungskonzentration von 1 × 1016 bis 1 × 1017 cm–3, eine Breite von 1μm und eine Dicke von 10μm. Diese werte sind dahingehend ausgewählt, um sicherzustellen, dass die n-Typ-Driftgebiete 2 vollständig verarmt werden können, wenn eine vorbestimmte Sperr- bzw. Gegenspannung (reverse voltage) angelegt wird.
  • Die n-Typ-Driftgebiete 2 besitzen Seitenwandoberflächen 10a und Bodenoberflächen 10c, welche erste Gräben 10 oder Epitaxial- bzw. Epitaxiegräben 10 definieren. Die p-Typ-Siliziumgebiete 3 sind in den Epitaxialgräben 10 befindlich. Die p-Typ-Siliziumgebiete 3 besitzen eine Dotierungskonzentration von beispielsweise 1 × 1016 bis 1 × 1017 cm–3. Die p-Typ-Siliziumgebiete 3 besitzen beispielsweise eine Breite von 3μm und eine Dicke von 10μm. Jedoch besitzen die p-Typ-Siliziumgebiete 3 beispielsweise eine Breite von 1μm an dem Abschnitt zwischen den oberen n-Typ-Siliziumgebieten 5, welche später beschrieben werden. Die oben erwähnten Werte sind ausgewählt, um sicherzustellen, dass die p-Typ-Siliziumgebiete 3 vollständig verarmt werden können, wenn eine vorbestimmte Sperrspannung angelegt wird.
  • Die n-Typ-Driftgebiete 2 und die p-Typ-Siliziumgebiete 3 sind abwechselnd in den Richtungen ortogonal zu der Bewegungsrichtung der Ladungsträger angeordnet, d.h. in den Horizontalrichtungen in 2. Mit anderen Worten, die n-Typ-Driftgebiete 2 und die p-Typ-Siliziumgebiete 3 verbinden sich an den entsprechenden pn-Übergängen 10a, welche die Seitenwandoberflächen 10a der Epitaxialgräben 10 sind. Die pn-Übergänge 10a sind intermittierend bzw. diskontinuierlich in Horizontalrichtungen durch die abwechselnde Anordnung der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3 gebildet. Ein sogenannter Super- bzw. Supraübergang (super junction) 11 ist durch die abwechselnde Anordnung der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3 gebildet.
  • Die p-Typ-Basisgebiete 4 sind auf den entsprechenden p-Typ-Siliziumgebieten 3 in direktem Kontakt mit dem p-Typ-Siliziumgebiet 3 befindlich. Die p-Typ-Basisgebiete 4 besitzen beispielsweise eine Dotierungskonzentration von 5 × 1016 cm–3 und eine Dicke von 1,5μm. Ein p+-Typ-Gebiet 12 mit einer Dicke von 0,5μm ist auf der oberen Oberfläche von jedem der p-Typ-Basisgebiete 4 befindlich. Die oberen n-Typ-Siliziumgebiete 5 sind zwischen den oberen Oberflächen der n-Typ-Driftgebiete 2 und den unteren Oberflächen der p-Typ-Basisgebiete 4 befindlich. Die oberen n-Typ-Siliziumgebiete 5 befinden sich an pn-Übergängen 22 in Kontakt mit den p-Typ-Siliziumgebieten 3. Die oberen n-Typ-Siliziumgebiete 5 sind derart angeordnet, dass sie im wesentlichen alle Ladungsträgerdurchgänge enthalten, welche die n-Typ-Driftgebiete 2 und die p-Typ-Basisgebiete 4 verbinden.
  • Bei dieser Ausführungsform besitzen die oberen n-Typ-Siliziumgebiete 5 beispielsweise eine Dotierungskonzentration von 1 × 1016 cm–3, was sich von derjenigen der n-Typ-Driftgebiete 2 unterscheidet. Jedoch kann die Dotierungskonzentration der oberen n-Typ-Siliziumgebiete 5 gleich derjenigen der n-Typ-Driftgebiete 2 sein. Die oberen n-Typ-Siliziumgebiete 5 befinden sich ebenfalls an pn-Übergängen 21 in Kontakt mit dem p-Typ-Basisgebiet 4 und des weiteren in Kontakt mit n-Kanal-Gebieten 4a, an welchen Kanäle vom n-Typ in den p-Typ-Basisgebieten 4 gebildet werden. Die oberen n-Typ-Siliziumgebiete 5 sind zwischen den n-Typ-Driftgebieten 2 und dem Boden der zweiten Gräben 13 oder der Gategräben 13 befindlich.
  • Die oberen n-Typ-Siliziumgebiete 5 sind breiter als die n-Typ-Driftgebiete 2 und die Gategräben 13. Die oberen n-Typ-Siliziumgebiete 5 besitzen beispielsweise eine Breite von 3μm und eine Dicke von 1μm. Die oberen n-Typ-Siliziumgebiete 5 sind im wesentlichen um die Länge des n-Typ-Driftgebiets 2 und der Gategräben 13 auf beiden Seiten in den Horizontalrichtungen von 2 breiter als die n-Typ-Driftgebiete 2 und die Gategräben 13. Die oberen n-Typ-Siliziumgebiete 5 definieren die Ecken 3a der Bodenoberflächen der Gategräben 13.
  • Die n+-Typ-Sourcegebiete 6 befinden sich in Kontakt mit den oberen Oberflächen der p-Typ-Basisgebiete 4. Die n+-Typ-Sourcegebiete 6 besitzen eine Dicke von 0,5μm. Die Gateelektroden 7 sind auf den Oberflächen der Gategräben 13 befindlich, welche sich durch das Basisgebiet 4 von der Hauptoberfläche aus mit den Gateoxidfilmen 14 oder den Gateisolierfilmen 14 dazwischen erstrecken. In der in 2 dargestellten Querschnittsstruktur besitzen die Gateelektroden 7 beispielsweise eine Breite von 1μm und eine Tiefe von 2,5μm. Die Gateoxidfilme 14 besitzen eine Breite von 0,1μm.
  • Im folgenden wird der Betrieb des Leistungs-MOSFETs dieser Ausführungsform erläutert. Es wird eine positive Spannung an das n+-Typ-Draingebiet 1 von 2 angelegt, und es werden die n+-Typ-Sourceegebiete 6 und die p+-Typ-Basiskontaktgebiete 12 geerdet. Wenn der Leistungs-MOSFET in diesem Zustand eingeschaltet wird, d.h. wenn eine positive Spannung an die Grabegateelektroden 7 angelegt wird, werden Elektroden in den p-Typ-Basisgebieten 4 zu den n-Kanal-Gebieten 4a gezogen, um n-Kanäle zu bilden. Die von den n+-Typ-Sourcegebieten 6 zugeführten Elektronen fliegen in die n-Kanal-Gebiete 4a, die oberen n-Typ-Siliziumgebiete 5 und die n-Typ-Driftgebiete 2, um das n+-Typ-Draingebiet 1 zu erreichen.
  • Wenn eine Sperr- bzw. Gegenspannung zwischen der Sourceelektrode und der Draineelektrode des Leistungs-MOSFETs dieser Ausführungsform angelegt wird, wobei keine Spannung an die Grabengateelektroden 7 angelegt wird, d.h. während sich der Leistungs-MOSFET im ausgeschalteten Zustand befindet, erstrecken sich Verarmungsschichten von den pn-Übergängen 10a zwischen den n-Typ-Driftgebieten 2 und den p-Typ-Siliziumgebieten 3, den pn-Übergängen 21 zwischen dem p-Typ-Basisgebiet 4 und den oberen n-Typ-Siliziumgebieten 5 und den pn-Übergängen 22 zwischen den p-Typ-Siliziumgebieten 3 und den oberen n-Typ-Siliziumgebieten 5 auf jedes Gebiet 2, 3, 4, 5 zu.
  • Wenn eine vorbestimmte Sperrspannung angelegt wird, werden die n-Typ-Driftgebiete 2, die p-Typ-Siliziumgebiete 3 und die oberen n-Typ-Siliziumgebiete 5 vollständig verarmt. D.h., die Gebiete, welche den Superübergang 11 bilden, werden vollständig verarmt, um es dem Leistungs-MOSFET zu ermöglichen, eine hohe Durchbruchspannung sicherzustellen.
  • Als nächstes wird das Verfahren zur Herstellung des Halbleiterbauelements dieser Ausführungsform erläutert. 3A bis 3J stellen die Schritte zur Herstellung eines Halbleiterbauelements dieser Ausführungsform dar.
  • In 3A dargestellte Schritte
  • Es wird ein n+-Typ-Substrat 1 bereitgestellt bzw. prepariert, welches ein n+-Typ-Draingebiet 1 bildet. Eine n-Typ-Driftschicht 2, welche eine vorbestimmte Dotierungskonzentration zur Bildung von n-Typ-Driftgebieten 2 besitzt, wird auf dem n+-Typ-Substrat 1 gebildet, um ein Halbleitersubstrat 32 zu schaffen. Die Dotierungskonzentration beträgt beispielsweise 1 × 1016 bis 1 × 1017 cm–3. Die Dotierungskonzentration kann einen anderen Wert aufweisen, solange wie die Konzentration innerhalb des Bereichs von 1 × 1015 bis 1 × 1018 cm–3 liegt .
  • Danach wird ein Siliziumoxidfilm 31, welcher als Ätzmaske zur Bildung von Gräben verwendet wird, auf einer Oberfläche der n-Typ-Driftschicht 2 gebildet. Obwohl in der Figur nicht veranschaulicht ummantelt ein Fotoresist den Siliziumoxidfilm 31. Das Fotoresist wird unter Verwendung von Fotolithographie strukturiert, und der Siliziumoxidfilm 31 wird unter Verwendung des strukturierten Fotoresists als Ätzmaske partiell geätzt. Mit dem Ätzen werden die Öffnungen, durch welche die n-Typ-Driftschicht 2 geätzt wird, in dem Siliziumoxidfilm 31 gebildet. Danach wird das Fotoresist entfernt.
  • In 3B dargestellte Schritte
  • Danach wird der Oberflächenbereich der n-Typ-Driftschicht 2 oder der Oberflächenbereich des Halbleitersubstrats 32 unter Verwendung des strukturierten Siliziumoxidfilms 31 als Maske selektiv geätzt. Der Oberflächenbereich der n-Typ-Driftschicht 2 wird durch Trockenätzen wie reaktives Ionenätzen (RIE) oder durch Nassätzen anisotrop geätzt. Mit dem Ätzen werden Epitaxialgräben 10, welche durch Seitenwandoberflächen 10a und Bodenoberflächen 10c definiert sind, in dem Oberflächenbereich der n-Typ-Driftschicht 2 gebildet. Zu der Zeit sind wie in 3B dargestellt die Bodenoberflächen 10c auf einem Pegel befindlich, welcher höher als derjenige der oberen Oberfläche des n+-Typ-Substrats 1 ist.
  • In 3C dargestellte Schritte
  • Danach wird die Oberfläche der n-Typ-Driftschicht 2 oder die Oberfläche des Halbleitersubstrats 32 und die Oberflächen, welche die Epitaxialgräben 10 definieren, unter Verwendung einer wässrigen Lösung der Fluorwasserstoffsäure (HF) behandelt. Mit der Behandlung werden natürliche Oxidfilme, welche auf den Oberflächen der Epitaxialgräben 10 oder der Oberfläche des Halbleitersubstrats 32 vorhanden sind, entfernt, und es wird der Siliziumoxidfilm 31, welcher als Maske verwendet worden ist, gleichzeitig entfernt.
  • Nachdem ein Trockenätzen wie RIE durchgeführt worden ist, haften wahrscheinlich Rückstände des Reaktionsprodukts an den Oberflächen, welche die Epitaxialgräben 10 bilden. Es ist wirksam, die Oberflächen, welche die Epitaxialgräben 10 definieren, unter Verwendung einer Mischung aus einer wässrigen Lösung der Schwefelsäure (H2SO4) und einer wässrigen Lösung von Wasserstoffperoxid (H2O2) vor dem Reinigen unter Verwendung einer wässrigen Lösung von HF zu reinigen, um die Reaktionsprodukte zu entfernen.
  • In 3D dargestellte Schritte
  • Als nächstes wird das Substrat 32 in einer nicht oxidierenden und nicht nitridierenden Atmosphäre erwärmt, deren Druck niedriger als derjenige der Luft ist, um die Oberflächen der Epitaxialgräben 10 zu glätten und die in den Oberflächen befindlichen Kristalldefekte zu heilen. Die Wärmebehandlung wird in einer Atmosphäre vorgenommen, wel che ein Gas einer Dotierungssubstanz enthält. Insbesondere wird Wasserstoff oder ein Edelgas wie Helium (He) und Argon (Ar) als nicht oxidierendes und nicht nitridierendes Gas verwendet, und die Atmosphäre besitzt einen Druck von beispielsweise 1 bis 600 Torr (1 Torr = ca. 133 Pa), was niedriger als der atmosphärische Druck ist.
  • Die Erwärmungstemperatur ist beispielsweise größer als 900°C und kleiner als der Schmelzpunkt des Substrats 32, beispielsweise kleiner als 1200°C. Es wird bevorzugt, dass die Erwärmungstemperatur hoch ist, um die Kristalldefekte zu heilen, welche in den Oberflächen befindlich sind, welche die Epitaxialgräben 10 definieren. Jedoch bewirkt eine zu hohe Temperatur, dass sich das Substrat 32 verbiegt. Entsprechend den von den Erfindern der vorliegenden Erfindung durchgeführten Experimenten unter Berücksichtigung der obigen zwei Gesichtspunkte liegt die Erwärmungstemperatur vorzugsweise in dem Bereich von 1000 bis 1150°C.
  • Die Erwärmungszeit wird auf der Grundlage des Pegels der Kristalldefekte, welche in den Oberflächen der Epitaxialgräben 10 befindlich sind, und der Erwärmungstemperatur bestimmt. Es wird eine n-Typ-Dotierungssubstanz verwendet, deren Leitfähigkeitstyp derselbe wie derjenige der Dotierungssubstanz ist, welche in der n-Typ-Driftschicht 2 enthalten ist. Als Gas, welches eine n-Typ-Dotierungssubstanz enthält, wird beispielsweise eine Zusammensetzung, welche Phosphor (P) wie Phosphin (PH3) oder eine Zusammensetzung, welche Arsen (As) wie Arsin (AsH3) enthält, verwendet. Zusätzlich können zu P und As Elemente wie Antimon (Sb) als n-Typ-Dotierungssubstanz verwendet werden, und es kann die Wärmebehandlung unter Verwendung einer Zusammensetzung durchgeführt werden, welche die n-Typ-Dotierungssubstanz enthält.
  • Zusätzlich zu den obigen Bedingungen werden andere Bedingungen wie die Dotierungsgaskonzentration in der Atmo- sphäre der Wärmebehandlung derart festgelegt, dass die Dotierungskonzentration in der n-Typ-Driftschicht 2, in welcher die Epitaxialgräben 10 gebildet worden sind, bezüglich derjenigen unverändert verbleibt, die vorbestimmt worden ist, bevor die Wärmebehandlung durchgeführt worden ist. Auf diese Weise ist es möglich, die Dotierungskonzentration in der n-Typ-Driftschicht 2, in welcher die Epitaxialgräben 10 gebildet worden sind, auf demjenigen Wert beizubehalten, der vorbestimmt worden ist, bevor die Wärmebehandlung implementiert worden ist, unter Durchführung der Wärmebehandlung in der Atmosphäre, welche das Dotierungsgas enthält. Somit ist es möglich, die Änderung der Dotierungskonzentration in der n-Typ-Driftschicht 2 nach der Wärmebehandlung sogar dann zu unterdrücken, wenn die Wärmebehandlung in einer nicht oxidierenden und nicht nitridierenden Atmosphäre implementiert wird.
  • Bezüglich dem Grund, warum die Dotierungskonzentration in der n-Typ-Driftschicht 2 aufrechterhalten wird, wird beispielsweise über die zwei folgenden Mechanismen nachgedacht. Einer der zwei Mechanismen besteht darin, dass, obwohl die in der n-Typ-Driftschicht 2 enthaltene Dotierungssubstanz während der Wärmebehandlung in die Wärmebehandlungsatmosphäre ausdiffundiert, gleichzeitig die in der Wärmebehandlungsatmosphäre enthaltene Dotierungssubstanz in die n-Typ-Driftschicht 2 diffundiert, um die Dotierungskonzentration in der n-Typ-Driftschicht 2 aufrechtzuerhalten. Der andere Mechanismus besteht darin, dass, da die Dotierungssubstanz im voraus in der Wärmebehandlungsatmosphäre enthalten ist, das Ausdiffundieren der in der n-Typ-Driftschicht 2 enthaltenden Dotierungssubstanz durch die in der Wärmebehandlungsatmosphäre enthaltene Dotierungssubstanz unterdrückt wird.
  • Bei der obigen Erläuterung besteht die Bedeutung darüber, dass die Dotierungskonzentration in der n-Typ-Driftschicht 2 auf derjenigen, die vorbestimmt worden ist, bei behalten wird, darin, dass sie in dem Bereich beibehalten wird, der unter Berücksichtigung der Herstellung der Halbleiterbauelemente zugelassen werden sollte, d.h. in dem Fehlerbereich.
  • In 3E dargestellte Schritte
  • Danach wird ein epitaxial aufgewachsener Film 33 oder eine p-Typ-Schicht 33 auf der n-Typ-Driftschicht 2, welche die Epitaxialgräben enthält, durch epitaxiales Aufwachsen gebildet. Da zu der Zeit die Oberflächen, welche die Epitaxialgräben 10 definieren, geglättet worden sind und die in den Oberflächen befindlichen Kristalldefekte in dem in 3D dargestellten Schritt geheilt worden sind, wird ein p-Typ-Schicht 33 gebildet, welche wenige Defekte aufweist. Wie in 4A dargestellt wird die erste p-Typ-Schicht 33a auf der oberen Oberfläche der n-Typ-Driftschicht 2 und auf den Oberflächen, welche die Epitaxialgräben 10 bilden, durch epitaxiales Aufwachsen gebildet. Darauffolgend wird wie in 4B dargestellt die erste p-Typ-Schicht 33a unter Verwendung eines Gases einer halogenoiden Zusammensetzung wie Wasserstoffchloridgas (HCl-Gas) geätzt. Zu dieser Zeit wird das Ätzen unter Verwendung von Ätzparametern durchgeführt, die ermöglichen, dass die erste p-Typ-Schicht 33a nahe dem oberen Ende der Epitaxialgräben 10 derart selektiv geätzt wird, dass die erste p-Typ-Schicht 33a weniger auf den Bodenoberflächen 10c der Epitaxialgräben 10 geätzt wird. Mit dem obigen Ätzen wird das obere Ende der Gräben, welche in den epitaxialen Gräben 10 gebildet worden sind und durch die p-Typ-Schicht 33a definiert werden, breiter gemacht.
  • Als nächstes wird wie in 4C dargestellt die zweite p-Typ-Schicht 33b auf der ersten p-Typ-Schicht 33a durch epitaxiales Aufwachsen gebildet, um eine p-Typ-Schicht 33 zu bilden. Wenn zu dieser Zeit eine p-Typ-Schicht 33 ohne das obige Ätzen gebildet worden ist, würde die p-Typ- Schicht 33 das obere Ende der Epitaxialgräben verschließen, bevor die Epitaxialgräben 10 vollständig gefüllt wären. Daher wird ein Hohlraum in der p-Typ-Schicht 33 erzeugt.
  • Demgegenüber ist es bei dieser Ausführungsform möglich, zu verhindern, dass die Epitaxialgräben 10 verschlossen werden, da die erste p-Typ-Schicht 33a nahe den Epitaxialgräben 10 in dem in 4B dargestellten Schritt selektiv geätzt werden. Daher wird die Erzeugung des Hohlraums in der füllenden p-Typ-Schicht 33 unterdrückt. Danach wird das Substrat 32 in einer nicht oxidierenden und nicht nitridierenden Atmosphäre mit einem Druck von 1 bis 600 Torr erwärmt. Sogar wenn Hohlräume in der zur Füllung der Epitaxialgräben 10 gebildeten p-Typ-Schicht 33 vorhanden sind, schrumpfen mit der Wärmebehandlung die Hohlräume infolge der Umordnung der Oberflächensiliziumatome der anfänglichen Hohlräume.
  • Nach den in 3E dargestellten Schritten werden die Bodenoberflächen 10c der Epitaxialgräben 10 und die obere Oberfläche des n+-Typ-Substrats 1 konsolidiert bzw. verstärkt, da die in dem n+-Typ-Substrat 1 enthaltene Dotierungssubstanz infolge der Wärmebehandlung in den in 3D dargestellten Schritten und der Wärmebehandlung in den in 4C dargestellten Schritten in die n-Typ-Driftschicht diffundiert. Bei dieser Ausführungsform werden die Epitaxialgräben 10 in der n-Typ-Driftschicht 2 derart gebildet, dass die Bodenoberflächen 10c auf einem Pegel befindlich sind, der größer als derjenige der oberen Oberfläche des n+-Typ-Substrats 1 ist. Jedoch können die Epitaxialgräben 10 gebildet werden, dass sie sich durch die n-Typ-Driftschicht 2 derart erstrecken, dass die Bodenoberflächen 10c das n+-Typ-Substrat 1 erreichen.
  • Ebenfalls in jenem Fall verbleiben die Dotierungskonzentrationen in der n-Typ-Driftschicht 2, in welcher die Epitaxialgräben 10 gebildet worden sind, in dem n+-Typ- Substrat 1 unverändert gegenüber denjenigen, bevor die Wärmebehandlungen durchgeführt worden sind.
  • In 3F dargestellte Schritte
  • Die p-Typ-Schicht 33 wird durch chemomechanisches Polieren (Chemical Mechanical Polishing, CMP) auf die Höhe der oberen Oberfläche der n-Typ-Driftschicht 2 planarisiert, um eine abwechselnde Anordnung von n-Typ-Driftgebieten 2 und p-Typ-Siliziumgebieten 3 zu bilden.
  • In 3G dargestellte Schritte
  • 3G bis 3J zeigen Querschnittsansichten an dem Bereich entsprechend dem Bereich C von 3F. In diesen Figuren sind die Abrundungen an dem oberen Ende und den Böden der Epitaxialgräben 10 weggelassen. In den in 3G dargestellten Schritten wird durch epitaxiales Aufwachsen eine n-Typ-Schicht 34 gebildet.
  • In 3H dargestellte Schritte
  • Eine p-Typ-Dotierungssubstanz wird der n-Typ-Schicht 34 in dem mittleren Bereich der auf den p-Typ-Siliziumgebieten befindlichen Abschnitte durch Ionenimplantierung hinzugefügt. Als Ergebnis wird ein p-Typ-Verbindungsgebiet 15 gebildet, und es werden obere n-Typ-Siliziumgebiete 5, welche von dem p-Typ-Verbindungsgebiet 15 definiert werden, zur selben Zeit gebildet. Danach wird eine p-Typ-Dotierungssubstanz den gesamten Gebieten oberhalb der oberen n-Typ-Siliziumgebiete beispielsweise durch Ionenimplantierung hinzugefügt. Als Ergebnis wird eine p-Typ-Basisschicht 4 gebildet, von welcher p-Typ-Basisgebiete 4 gebildet werden.
  • In 32 dargestellte Schritte
  • Danach werden Gategräben 13, welche die oberen n-Typ-Siliziumgebiete 5 an ihren mittleren Bereichen durch die p-Typ-Basisschicht 4 reichen, rechts oberhalb der n-Typ-Driftgebiete 2 durch Trockenätzen unter Verwendung eines Resists als Maske gebildet.
  • In 3J dargestellte Schritte
  • Danach werden Siliziumoxidfilme 14 auf den Seitenwandoberflächen und den Bodenoberflächen, welche die Gategräben 13 definieren, beispielsweise durch CVD gebildet. Danach werden aus Polysilizium gebildete Gateelektroden 7 auf den Siliziumoxidfilmen 14 beispielsweise durch CVD gebildet. Schließlich werden wie in 2 dargestellt n+-Typ-Sourcegebiete 6 in den Oberflächen der Basisschicht 4 beispielsweise durch Implantieren von Arsen- oder Phosphorionen gebildet. Danach werden p+-Typ-Basiskontaktgebiete 12 in den Oberflächen der Basisschicht 4 beispielsweise durch Implan- tieren von Borionen gebildet. Mit den obigen Schritten wird der in 1 und 2 dargestellte Leistungs-MOSFET hergestellt.
  • Vorausgesetzt, dass nicht die Wärmebehandlungen in einer nicht oxidierenden und nicht nitridierenden Atmosphäre, welche ein Dotierungsgas enthält, implementiert werden, kann die Dotierungskonzentration des Halbleitersubstrats 32 variieren, in welchem die Epitaxialgräben 10 gebildet worden sind. Insbesondere ist es in dem Leistungs-MOSFET, welcher eine Super- bzw. Supraübergangsstruktur besitzt, nötig, die Dotierungskonzentrationen der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3 genau zu kontrollieren, welche einen Super- bzw. Supraübergang bilden, um jene Gebiete vollständig zu verarmen. Es ist daher unvermeidlich, die Änderung der Dotierungskonzentration der n-Typ-Driftgebiete 2 zu unterdrücken.
  • Bei dieser Ausführungsform wird wie oben beschrieben das Substrat 32 in einer nicht oxidierenden und nicht nitridierenden Atmosphäre mit einem Druck von 1 bis 600 Torr erwärmt, welche ein Gas enthält, das eine n-Typ-Dotierungssubstanz aufweist, deren Leitfähigkeitstyp derselbe wie derjenige der in der n-Typ-Driftschicht 2 enthaltenen Dotierungssubstanz ist, um die Oberflächen der Epitaxialgräben 10 zu glätten. Sogar wenn die Wärmebehandlung in einer nicht oxidierenden und nicht nitrierenden Atmosphäre implementiert wird, nachdem die Epitaxialgräben 10 in der n-Typ-Driftschicht 2 gebildet worden sind, welche eine vorbestimmte Dotierungskonzentration besitzt, ist es daher möglich, die vorbestimmte Dotierungskonzentration in der n-Typ-Driftschicht beizubehalten. D.h., es ist möglich, die Änderung der Dotierungskonzentration in der n-Typ-Driftschicht 2 zu unterdrücken. Daher ist es bei der vorliegenden Erfindung möglich, die Dotierungskonzentration der n-Typ-Driftschicht 2 sogar dann genau zu steuern bzw. zu kon- trollieren, wenn die Wärmebehandlung in einer nicht oxidierenden und nicht nitridierenden Atmosphäre durchgeführt wird.
  • Bei dieser Ausführungsform, werden die Epitaxialgräben 10, welche in der n-Typ-Driftschicht 2 gebildet werden, mit der p-Typ-Siliziumschicht 3 gefüllt, um die abwechselnde Anordnung der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3 zu bilden. Jedoch kann die abwechselnde Anordnung in entgegengesetzter Reihenfolge gebildet werden. D.h., es kann zuerst eine p-Typ-Siliziumschicht 3 gebildet werden, und danach können die in der p-Typ-Siliziumschicht 3 gebildeten Gräben mit einer n-Typ-Driftschicht 2 gefüllt werden.
  • In dem Fall, dass zuerst eine p-Typ-Siliziumschicht 3 gebildet wird, wird eine p-Typ-Dotierungssubstanz verwendet, deren Leitfähigkeitstyp derselbe wie derjenige der in der p-Typ-Siliziumschicht 3 enthaltenen Dotierungssubstanz ist. Als Gas, welches eine p-Typ-Dotierungssubstanz ent hält, wird beispielsweise eine Zusammensetzung verwendet, welche Bor (B) wie Diboran (B2H6) enthält. Die anderen Bedingungen sind die gleichen wie diejenigen, die oben erläutert wurden.
  • Zweite Ausführungsform
  • 5 zeigt eine partielle schematische Draufsicht auf einen Leistungs-MOSFET einer zweiten Ausführungsform, welcher eine Super- bzw. eine Supraübergangsstruktur (super junction structure) besitzt. 6 zeigt eine schematische Querschnittsansicht des Bauelements von 5 entlang der Linie VI-VI. Die Querschnittsstruktur des Bauelements von 5 entlang der Linie II-II von 5 ist die gleiche wie die in 2 dargestellte Struktur, und der Abschnitt, welcher die Querschnittsstruktur entlang der Linie II-II in 5 besitzt, ist ein Einheitselement. Die Querschnittsansicht, welche in 6 des Bauelements von 5 ent- lang der Linie VI-VI von 5 dargestellt ist, stellt ein Ende des Leistungs-MOSFETs von 5 dar.
  • Der Leistungs-MOSFET dieser Ausführungsform besitzt die Struktur, bei welcher ein Gebiet mit niedriger Dotierungskonzentration 41 dem in 1 dargestellten Leistungs-MOSFET um den Super- bzw. Supraübergang herum derart hinzugefügt wird, dass das Gebiet mit niedriger Dotierungskonzentration 41 eine Dotierungskonzentration besitzt, welche niedriger als diejenige der Gebiete ist, welche den Superübergang bilden. Bezüglich anderer Gesichtspunkte gibt es keine Unterschiede. Daher werden die Erläuterungen bezüglich anderer Gesichtspunkte ausgelassen, und es werden dieselben Elemente unter Verwendung derselben Symbole bezeichnet.
  • Insbesondere befindet sich wie in 5 und 6 dargestellt das n-Typ-Gebiet mit niedriger Dotierungskonzentration außerhalb des Superübergangs 11 oder eines abwech selnd angeordneten Bereichs 11, wo die n-Typ-Driftgebiete 2 und die p-Typ-Siliziumgebiete 3 abwechselnd angeordnet sind, an den Randenden eines Leistungs-MOSFETs, welcher eine Superübergangsstruktur besitzt. Die n-Typ-Driftgebiete 2 besitzen beispielsweise eine Dotierungskonzentration von 1 × 1016 bis 1 × 1017 cm– 3 ebenfalls wie bei der ersten Ausführungsform. Das n-Typ-Gebiet mit niedriger Dotierungskonzentration 41 besitzt beispielsweise eine Dotierungskonzentration von 1 × 1014 bis 1 × 1016 cm– 3. Auf diese Weise besitzt das Gebiet mit niedriger Dotierungskonzentration 41 eine Dotierungskonzentration, welche geringer als diejenige der n-Typ-Driftgebiete 2 ist.
  • Wenn wie bezüglich der ersten Ausführungsform erläutert, eine Sperr- bzw Gegenspannung (reverse voltage) zwischen der Sourceelektrode und der Drainelektrode des Leistungs-MOSFETs mit dem Superübergang 11 angelegt wird, erstrecken sich Verarmungsschichten von den pn-Übergängen 10a, um vollständig die n-Typ-Driftgebiete 2 und die p-Typ-Siliziumgebiete 3 zu verarmen, welche den Superübergang 11 bilden. Mit der vollständigen Verarmung wird bei dem Leistungs-MOSFET eine hohe Durchbruchspannung sichergestellt.
  • Jedoch werden bei der Struktur von 1 und 2, bei welcher die Epitaxialgräben 10 in den n-Typ-Driftgebieten 2 und die p-Typ-Siliziumgebiete in den Epitaxialgräben 10 befindlich sind, die äußersten Enden des Superübergangs 11 notwendigerweise durch ein n-Typ-Driftgebiet 2 beendet. Es wird kein pn-Übergang an dem äußersten Ende 42 des n-Typ-Driftgebiets 2 gebildet. Daher bestimmt die Durchbruchspannung an den äußersten Enden des Superübergangs 11 die Dotierungskonzentration oder die Ladungsträgerkonzentration in dem n-Typ-Driftgebiet 2, welches sich an den äußersten Enden des Superübergangs 11 befindet.
  • Sogar wenn eine hohe Duchbruchspannung innerhalb des Superübergangs 11 sichergestellt werden kann, kann daher eine hohe Durchbruchspannung nicht außerhalb des Superübergangs 11 sichergestellt werden. Als Ergebnis kann die Gesamtdurchbruchspannung des Leistungs-MOSFETs von 1 und 2 nicht hoch genug sein.
  • Es wird daran gedacht, die oben erwähnte Schwierigkeit durch eine Ausdehnung der abwechselnden Anordnung der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3 an den äußersten Enden des Bauelements zu lösen. Daher ist es bei diesem Verfahren nötig, eine zusätzliche abwechselnde Anordnung zu bilden, welche eine Breite erfordert, die größer als die Tiefe der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3 ist. Als Ergebnis muss das Bauelement vergrößert werden.
  • Bei dieser Ausführungsform wird demgegenüber das n-Typ-Gebiet 41 mit niedriger Dotierungskonzentration an den äußersten Enden des Superübergangs 11 gebildet, so dass es möglich ist, die Durchbruchspannung im Vergleich mit der Struktur zu erhöhen, bei welcher kein n-Typ-Gebiet mit niedriger Dotierungskonzentration 41 gebildet ist. Darüber hinaus ist die Breite des n-Typ-Gebiets mit niedriger Dotierungskonzentration 41 kleiner als diejenige der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3. Daher muß das Bauelement nicht unnötigerweise vergrößert werden.
  • Als nächstes wird das Verfahren zur Herstellung dieses Halbleiterbauelements erläutert. 7A bis 7C zeigen schematische Querschnittsansichten, welche einen Teil des Prozesses zur Herstellung des Halbleiterbauelements dieser Ausführungsform darstellen. Das Verfahren zur Herstellung des Leistungs-MOSFETs dieser Ausführungsform unterscheidet sich im wesentlichen von demjenigen der ersten Ausführungsform in der Dotierungskonzentration der n-Typ-Driftgebiete 2, und daher gibt es bezüglich anderer Gesichtspunkte keine Unterschiede. Daher ist die Erläuterung lediglich auf die Schritte gerichtet, die sich von den in 3A bis 3F bezüglich der ersten Ausführungsform dargestellten Schritten unterscheiden.
  • Insbesondere wird in den in 3A dargestellten Schritten eine n-Typ-Driftschicht 2 gebildet, welche eine Dotierungskonzentration besitzt, die niedriger als diejenige bei der ersten Ausführungsform ist, um zu n-Typ-Driftgebieten 2 zu werden. Wenn bei der ersten Ausführungsform die n-Typ-Driftschicht 2 auf dem n+-Typ-Substrat 1 gebildet wird, wird die Dotierungskonzentration der n-Typ-Driftschicht 2 auf einen Wert gleich einer vorbestimmten Dotierungskonzentration in einem fertigegestellten Halbleiterbauelement festgelegt. Demgegenüber wird bei dieser Ausführungsform die Dotierungskonzentration der n-Typ-Driftschicht 2 auf einen kleineren Wert als demjenigen der vorbestimmten Dotierungskonzentration festgelegt. Die Dotierungskonzentration beträgt beispielsweise 1 × 1014 bis 1 × 1016 cm–3. Die Dotierungskonzentration kann einen anderen Wert besitzen, solange wie die Konzentration innerhalb des Bereichs von 1 × 1014 bis 1 × 1018 cm–3 liegt . Die n-Typ-Driftschicht 2, deren Dotierungskonzentration auf einen Wert festgelegt ist, der niedriger als derjenige der vorbestimmten Dotierungskonzentration ist, ist eine vorbestimmte Schicht 2 oder eine Halbleiterschicht 2.
  • Darauffolgend werden die in 3A und 3C dargestellten Schritte durchgeführt. Danach werden die in 7A bis 7C dargestellten Schritte durchgeführt, welche denjenigen entsprechen, die in 3D bis 3F dargestellt sind. In 7A bis 7C ist der mittlere Bereich des Substrats 32 ausgelassen, um die äußersten Enden des Substrats 32 zu veranschaulichen, wo die Enden eines Bauelements gebildet werden. In den in 7A dargestellten Schritten wird das Substrat 32 in einer nicht oxidierenden und nicht nitridierenden Atmosphäre mit einem Druck von 1 bis 600 Torr erwärmt, welche ein n-Typ-Dotierungsgas enthält.
  • Bei dieser Ausführungsform diffundiert die Dotierungssubstanz, welche in der Wärmebehandlungsatmosphäre enthalten ist, in die n-Typ-Driftschicht 2, in welcher die Epitaxialgräben 10 gebildet worden sind. Zu der Zeit ist die Dotierungskonzentration in der Wärmebehandlungsatmosphäre derart festgelegt, dass die Dotierungskonzentration in dem Diffusionsgebiet der n-Typ-Driftschicht 2 beispielsweise zu 1 × 1016 bis 1 × 1017 cm–3 wird. Andere Bedingungen, welche nicht die Dotierungskonzentrationen in dem Diffusionsgebiet beeinflussen, sind gleich wie bei der ersten Ausführungsform festgelegt.
  • Mit den obigen Schritten ist es möglich die Dotierungskonzentration in dem Diffusionsgebiet auf einen vorbestimmten Wert festzulegen. In dem Bereich, wo ein Bauelement gebildet wird, wird die in der Wärmebehandlungsatmosphäre enthaltene Dotierungssubstanz in die n-Typ-Driftschicht 2 von der oberen Oberfläche und den Seitenwandoberflächen 2a der Epitaxialgräben 10 aus derart eindiffundiert, dass die gesamte n-Typ-Driftschicht 2 eine homogene Dotierungskonzentration besitzt.
  • Demgegenüber werden keine Gräben 10 in der n-Typ-Driftschicht 2 an den Bereichen gebildet, wo die Enden eines Bauelements gebildet werden, da keine p-Typ-Siliziumgebiete 3 an den äußersten Enden des Bauelements gebildet werden. Daher verbleiben die Nichtdiffusionsabschnitte (undiffused portions) der n-Typ-Driftschicht 2 an den äußersten Enden der n-Typ-Driftschicht 2 mit derselben Dotierungskonzentration wie derjenigen, bevor die Wärmebehandlung durchgeführt worden ist. Dabei sind die Nichtdiffusionsabschnitte diejenigen, welche von der oberen Oberfläche der n-Typ-Driftschicht 2 und der Gräben 10 entfernt befindlich sind. Mit anderen Worten, die Nichtdiffusionsabschnitte sind diejenigen, welche von den Oberflächen entfernt befindlich sind, die von der Wärmebehandlungsatmosphäre freigelegt worden sind.
  • Auf diese Weise wird ein Gebiet mit niedriger Dotierungskonzentration 41 an den äußersten Enden der n-Typ-Driftschicht 2 zurückgelassen, deren Dotierungskonzentration auf einen Wert festgelegt wird, der kleiner als derjenige der vorbestimmten Dotierungskonzentration ist, und es wird eine dotierte n-Typ-Driftschicht 2, welche die vorbestimmte Dotierungskonzentration besitzt, in dem Bereich außer den äußersten Enden gebildet. Auf diese Weise wird ein Gebiet mit niedriger Dotierungskonzentration 41 außerhalb des Superübergangs 11 gebildet.
  • Danach wird eine p-Typ-Schicht 33 in den in 7B dargestellten Schritten gebildet. Darauffolgend wird die p-Typ-Schicht 33 durch CMP auf die Höhe der oberen Oberfläche der n-Typ-Driftschicht 2 planarisiert, um eine abwechselnde Anordnung von n-Typ-Driftgebieten 2 und p-Typ-Siliziumgebieten 3 zu bilden. Danach werden die in 3G bis 3J dargestellten Schritte sequentiell auf dieselbe Weise wie bei der ersten Ausführungsform durchgeführt, um den in 5 und 6 dargestellten Leistungs-MOSFET fertigzustellen.
  • Wie oben beschrieben wird bei dieser Ausführungsform die Dotierungskonzentration der n-Typ-Driftschicht 2 auf einen Wert festgelegt, welcher niedriger als die vorbestimmte Dotierungskonzentration ist, wenn die n-Typ-Driftschicht 2 auf dem n+-Typ-Substrat 1 gebildet wird. Danach wird das Substrat 32 in einer nicht oxidierenden und nicht nitridierenden Atmosphäre mit einem Druck von 1 bis 600 Torr erwärmt, welche ein n-Typ-Dotierungsgas enthält. Zu dieser Zeit diffundiert die in der Wärmebehandlungsatmosphäre enthaltene Dotierungssubstanz in die n-Typ-Driftschicht 2, so dass die Dotierungssubstanz der n-Typ-Driftschicht 2 zugeführt wird.
  • Mit diesem Verfahren ist es ebenfalls möglich, die Dotierungskonzentration in den n-Typ-Driftgebieten 2 auf den vorbestimmten Wert festzulegen. D.h., es ist möglich, die Dotierungskonzentration der n-Typ-Driftgebiete 2 sogar dann genau zu steuern bzw. zu kontrollieren, wenn die Wärmebehandlung in einer nicht oxidierenden und nicht nitridierenden Atmosphäre durchgeführt wird.
  • Wenn der Superübergang 11 auf die äußersten Enden des Bauelements ausgedehnt wurde, um die Durchbruchspannung an den äußersten Enden zu verbessern, würden die Dimensionen des Superübergangs 11 sich unerwünschter Weise erhöhen. Demgegenüber ist bei dieser Ausführungsform das Gebiet mit niedriger Dotierungskonzentration 41 benachbart außerhalb des Superübergangs 11 an den äußersten Enden des Bauelements befindlich. Das Gebiet mit niedriger Dotierungskonzentration 41 kann auf eine Größe festgelegt werden, die kürzer als die Tiefe der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3 ist. Daher ist es möglich, die Dimensionen des Bauelements im Vergleich mit dem Verfahren zu verringern, bei welchem der Superübergang 11 auf die äußersten Enden des Bauelements ausgedehnt ist.
  • Das Gebiet mit niedriger Dotierungskonzentration 41 könnte an den äußersten Enden des Bauelements separat zu den Schritten des Bildens des Superübergangs 11 gebildet werden. Jedoch wird bei dieser Ausführungsform das Gebiet mit niedriger Dotierungskonzentration 41 gleichzeitig an den äußersten Enden des Bauelements in den Schritten des Bildens des Superübergangs 11 gebildet. Daher ist es möglich, die Herstellungsschritte im Vergleich mit dem Fall zu verringern, bei welchem das Gebiet mit niedriger Dotierungskonzentration 41 separat gebildet wird.
  • Bei dieser Ausführungsform wird die n-Typ-Driftschicht 2, welche denselben Leitfähigkeitstyp wie die n-Typ-Drift gebiete 2 und eine Dotierungskonzentration besitzt, die niedriger als diejenige der n-Typ-Driftgebiete 2 ist, auf dem n+-Typ-Substrat 1 in den in 3A dargestellten Schritten gebildet. Jedoch kann die n-Typ-Driftschicht 2 durch eine p-Typ-Schicht ersetzt werden, welche sich bezüglich des Leitfähigkeitstyps von der n-Typ-Driftschicht 2 unterscheidet. In diesem Fall wird die Dotierungskonzentration der p-Typ-Schicht ebenfalls auf einen niedrigeren Wert als demjenigen der Dotierungskonzentration der p-Typ-Siliziumgebiete 3 festgelegt, welche in einem fertiggestellten Halbleiterbauelement enthalten sind. Das Substrat 32 wird in einer nicht oxidierenden und nicht nitrierenden Atmosphäre mit einem Druck von 1 bis 600 Torr erwärmt, welche ein Gas enthält, das eine n-Typ-Dotierungssubstanz aufweist, deren Leitfähigkeitstyp sich von demjenigen der in der p-Typ-Schicht enthaltenen Dotierungssubstanz unterscheidet. Die n-Typ-Driftschicht 2 wird auf dem n+-Typ-Substrat 1 durch Eindiffundieren der n-Typ-Dotierungssub- stanz in die p-Typ-Schicht gebildet.
  • Zu der Zeit wir die Diffusion derart gesteuert bzw. kontrolliert, dass die Nichtdiffusionsabschnitte der p-Typ-Schicht, welche dieselbe Dotierungskonzentration wie diejenige besitzen,. bevor die Diffusion ausgeführt worden ist, an den äußersten Enden der p-Typ-Schicht zurückgelassen werden. Auf diese Weise wird ein p-Typ-Gebiet mit niedriger Dotierungskonzentration, welches ebenfalls als vorbestimmte Schicht oder als Halbleiterschicht bezeichnet wird, an den äußersten Enden zurückgelassen, und es wird die n-Typ-Driftschicht 2 an dem Bereich außer den äußersten Enden gebildet. Daher ist es möglich, das p-Typ-Gebiet zu bilden, welches eine Dotierungskonzentration besitzt, die niedriger als diejenige der p-Typ-Siliziumgebiete 3 ist, und benachbart an der Außenseite der n-Typ-Driftschicht 2 befindlich ist.
  • In diesem Fall wird ebenfalls das p-Typ-Gebiet mit niedriger Dotierungskonzentration an den äußersten Enden des Superübergangs 11 gebildet, so dass es möglich ist, die Durchbruchspannung zu erhöhen. Auf dieselbe Weise wie bei der ersten Ausführungsform kann die p-Typ-Siliziumschicht 3 zuerst gebildet werden, und danach können die in der p-Typ-Siliziumschicht 3 gebildeten Gräben mit einer n-Typ-Driftschicht 2 gefüllt werden, wenn die abwechselnde Anordnung der n-Typ-Driftgebiete 2 und der p-Typ-Siliziumgebiete 3 gebildet wird.
  • Weitere Ausführungsformen
  • Das Halbleiterbauelement der ersten Ausführungsform kann unter Verwendung des Verfahrens zur Herstellung des Halbleiterbauelements der zweiten Ausführungsform hergestellt werden. D.h., obwohl das Gebiet mit niedriger Dotierungskonzentration 41 an den äußersten Enden in den Schritten des Bildens des Superübergangs 11 bei der zweiten Ausführungsform gebildet wird, muß das Gebiet mit niedriger Dotierungskonzentration 41 nicht gebildet werden. Mit anderen Worten, obwohl das Substrat 32 in einer nicht oxidierenden und einer nicht nitrierenden Atmosphäre derart erwärmt wird, dass die Dotierungskonzentration in der n-Typ-Driftschicht 2 auf der vorbestimmten Dotierungskonzentration der ersten Ausführungsform gehalten wird, ist es möglich, der n-Typ-Driftschicht 2 zu gestatten, die vorbestimmte Dotierungskonzentration durch Eindiffundieren der Dotierungssubstanz, welche der Erwärmungsatmosphäre hinzugefügt worden ist, in die n-Typ-Driftschicht 2 zu erhalten, um die Dotierungskonzentration in der n-Typ-Driftschicht 2 zu erhöhen.
  • In diesem Fall kann ebenfalls wie bezüglich der zweiten Ausführungsform erläutert die n-Typ-Driftschicht 2 durch eine p-Typ-Schicht ersetzt werden, welche sich in dem Leitfähigkeitstyp von der n-Typ-Driftschicht 2 unterscheidet.
  • In dem Fall wird die Dotierungskonzentration der p-Typ-Schicht auf einen Wert niedriger als demjenigen der Dotierungskonzentration der p-Typ-Siliziumgebiete 3 festgelegt, und es wird das Substrat in einer nicht oxidierenden und nicht nitridierenden Atmosphäre mit einem Druck von 1 bis 600 Torr erwärmt, welche ein Gas enthält, das eine n-Typ-Dotierungssubstanz aufweist. Die n-Typ-Driftschicht 2 wird auf dem n+-Typ-Substrat 1 durch Eindiffundieren der n-Typ-Dotierungssubstanz in die p-Typ-Schicht gebildet.
  • Jeder Leistungs-MOSFET der obigen Ausführungsformen ist ein n-Kanal-Leistungs-MOSFET, bei welchem der erste Leitfähigkeitstyp ein n-Typ und der zweite Leitfähigkeitstyp ein p-Typ ist. Jedoch kann die vorliegende Erfindung auf einen p-Kanal-Leistungs-MOSFET angewandt werden, bei welchem die Leitfähigkeitstypen entgegengesetzt zu jenen des n-Kanal-Leistungs-MOSFETs sind.
  • Bei den obigen Ausführungsformen wurde die vorliegende Erfindung auf Leistungs-MOSFETs angewandt. Jedoch kann die vorliegende Erfindung auf einen IGBT, bei welchem ein Kol- lektor für den Drain und ein Emitter für das Source ausgetauscht werden, und auf einen Thyristor angewandt werden.
  • Die Halbleiterbauelemente der obigen Ausführungsformen sind Leistungs-MOSFETs mit einer Super- bzw. Supraübergangsstruktur. Jedoch kann die vorliegende Erfindung auf ein anderes Halbleiterbauelement angewandt werden, bei dessen Herstellungsprozess ein Graben mit einem epitaxial aufgewachsenen bzw. aufwachsenden Film gefüllt wird.
  • Vorstehend wurde die Stabilisierung der Dotierungskonzentration in einem Halbleiterbauelement mit einem epitaxial gefüllten Graben offenbart. Ein Verfahren zur Herstellung eines Halbleiterbauelements beinhaltet die Schritte: Bilden eines Grabens (10) in einer vorbestimmten Schicht (2) eines Halbleitersubstrats (32); Erwärmen des Substrats (32) mit dem Graben- (10) in einer nicht oxidierenden und einer nicht nitridierenden Atmosphäre, die eine Dotierungssubstanz oder eine Zusammensetzung enthält, welche die Dotierungssubstanz aufweist, um die Oberflächen zu glätten, welche den Graben (10) definieren, und um die Dotierungskonzentration in der vorbestimmten Schicht (2) auf einer vorbestimmten Konzentration aufrechtzuerhalten, bevor das Erwärmen durchgeführt wird; und Bilden eines epitaxial aufgewachsenen bzw. aufwachsenden Films (33), um den Graben (10) zu füllen. Der Leitfähigkeitstyp der in der nicht oxidierenden und nicht nitridierenden Atmosphäre enthaltenen Dotierungssubstanz ist derselbe wie derjenige der Dotierungssubstanz, die anfänglich in der vorbestimmten Schicht (2) enthalten ist.

Claims (13)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Bilden eines Grabens (10) in einer vorbestimmten Schicht (2) eines Halbleitersubstrats (32); Erwärmen des Substrats (32) mit dem Graben (10) in einer nicht oxidierenden und nicht nitrierenden Atmosphäre, welche eine Dotierungssubstanz oder eine Zusammensetzung enthält, welche die Dotierungssubstanz aufweist, um die Oberflächen des Grabens (10) zu glätten und eine Dotierungskonzentration in der vorbestimmten Schicht (2) in einer vorbestimmten Konzentration aufrechtzuerhalten, bevor das Erwärmen durchgeführt wird, wobei der Leitfähigkeitstyp der in der nicht oxidierenden und nicht nitridierenden Atmosphäre enthaltenen Dotierungssubstanz derselbe ist wie derjenige eines anfänglich in der vorbestimmten Schicht (2) enthaltenen Dotierungssubstanz; und Bilden eines epitaxial aufgewachsenen Films (33), um den Graben (10) zu füllen.
  2. Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Bilden einer Schicht aus einer Driftschicht eines ersten Leitfähigkeitstyps (2) und einer Schicht eines zweiten Leitfähigkeitstyps (33) auf einem Halbleitersubstrat des ersten Leitfähigkeitstyps (1), welches ein Draingebiet (1) bildet; Bilden von ersten Gräben (10) in einer Oberfläche der einen Schicht (2, 33); Erwärmen der einen Schicht (2, 33) mit den ersten Gräben (10) in einer nicht oxidierenden und einer nicht nitridierenden Atmosphäre, welche eine Dotierungssubstanz oder eine Zusammensetzung enthält, welche die Dotierungssubstanz aufweist, um die Oberflächen der ersten Gräben (10) zu glätten und eine Dotierungskonzentration in der einen Schicht (2, 33) in einer vorbestimmten Konzentration auf rechtzuerhalten, bevor das Erwärmen durchgeführt wird, wobei der Leitfähigkeitstyp der Dotierungssubstanz derselbe wie derjenige einer in der einen Schicht (2, 33) enthaltenen Dotierungssubstanz ist; Bilden der anderen Schicht aus der Driftschicht des ersten Leitfähigkeitstyps (2) und der Schicht des zweiten Leitfähigkeitstyps (33), um die ersten Gräben (10) durch epitaxiales Aufwachsen zu füllen, um eine abwechselnde Anordnung von Driftgebieten des ersten Leitfähigkeitstyps (2) und ersten Halbleitergebieten des zweiten Leitfähigkeitstyps (3) zu bilden; Bilden von zweiten Halbleitergebieten des ersten Leitfähigkeitstyps (5) auf den Driftgebieten des ersten Leitfähigkeitstyps (2); Bilden einer Basisschicht des zweiten Leitfähigkeitstyps (4) auf den ersten Halbleitergebieten (3) und den zweiten Halbleitergebieten (5), Bilden von zweiten Gräben (13), welche sich durch die Basisschicht (4) erstrecken, um die zweiten Halbleitergebiete (5) zu erreichen; Bilden von Gateisolierfilmen (14) auf Oberflächen der zweiten Gräben (13); und Bilden von Gateelektroden (7) auf den Gateisolierfilmen (14).
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass eine Dotierungskonzentration in der nicht oxidierenden und nicht nitridierenden Atmosphäre innerhalb des Bereichs von 1 × 1015 bis 1 × 1018 cm–3 liegt.
  4. Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Bilden eines Grabens in einer vorbestimmten Schicht (2) eines Halbleitersubstrats (32); Erwärmen des Substrats (32) mit dem Graben (10) in einer nicht oxidierenden und nicht nitridierenden Atmosphäre, welche eine Dotierungssubstanz oder eine Zusammensetzung enthält, welche die Dotierungssubstanz aufweist, um die Oberflächen des Grabens (10) zu glätten und die in der nicht oxidierenden und nicht nitrierenden Atmosphäre enthaltene Dotierungssubstanz in die vorbestimmte Schicht (5) diffundieren zu lassen und partiell eine Dotierungskonzentration in der vorbestimmten Schicht (2) auf eine vorbestimmte Konzentration zu erhöhen, die größer als diejenige ist, bevor die Erwärmung durchgeführt wird; und Bilden eines epitaxial aufgewachsenen Films (33), um den Graben (10) zu füllen.
  5. Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Bereitstellen eines Halbleitersubstrats eines ersten Leitfähigkeitstyps (1), welches ein Draingebiet (1) bildet; Bilden einer Halbleiterschicht (2) auf dem Halbleitersubstrat (1); Bilden von ersten Gräben (10) in einer Oberfläche der Halbleiterschicht (2); Erwärmen der Halbleiterschicht (2) mit den ersten Gräben (10) in einer nicht oxidierenden und einer nicht nitrierenden Atmosphäre, welche eine Dotierungssubstanz oder eine Zusammensetzung enthält, welche die Dotierungssubstanz aufweist, um die Oberflächen zu glätten, welche die ersten Gräben (10) definieren, und die in der nicht oxidierenden und nicht nitridierenden Atmosphäre enthaltene Dotierungssubstanz in die Halbleiterschicht (2) diffundieren zu lassen und partiell eine Dotierungskonzentration in der Halbleiterschicht (2) zu erhöhen, um eine Schicht aus einer Driftschicht des ersten Leitfähigkeitstyps (2) und einer Schicht eines zweiten Leitfähigkeitstyps (33) auf dem Halbleitersubstrat (1) zu bilden, welche eine vorbestimmte Dotierungskonzentration besitzen; Bilden der anderen Schicht aus der Driftschicht des ersten Leitfähigkeitstyps (2) und der Schicht des zweiten Leitfähigkeitstyps (33), um die ersten Gräben (10) durch epitaxiales Aufwachsen zu füllen, um eine abwechselnde An- ordnung von Driftgebieten des ersten Leitfähigkeitstyps (2) und ersten Halbleitergebieten des zweiten Leitfähigkeitstyps (3) zu bilden; Bilden von zweiten Halbleitergebieten des ersten Leitfähigkeitstyps (5) auf den Driftgebieten des ersten Leitfähigkeitstyps (2); Bilden einer Basisschicht des zweiten Leitfähigkeitstyps (4) auf den ersten Halbleitergebieten (3) und den zweiten Halbleitergebieten (5); Bilden von zweiten Gräben (13), welche sich durch die Basisschicht (4) erstrecken, um die zweiten Halbleitergebiete (5) zu erreichen; Bilden von Gateisolierfilmen (14) auf Oberflächen, welche die zweiten Gräben (13) definieren; und Bilden von Gateelektroden (7) auf den Gateisolierfilmen (14).
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Halbleiterschicht derart gebildet wird, dass sie eine Dotierungskonzentration besitzt, die niedriger als diejenige der einen Schicht aus der dotierten Driftschicht des ersten Leitfähigkeitstyps (2) und der dotierten Schicht des zweiten Leitfähigkeitstyps (33) ist, und die Halbleiterschicht derart erwärmt wird, dass die eine Schicht an einem Bereich außer den äußersten Enden der Halbleiterschicht gebildet wird und ein Gebiet mit niedriger Dotierungskonzentration (41) derart gebildet wird, dass es benachbart zu der Außenseite der einen Schicht an den äußersten Enden befindlich ist.
  7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass eine Dotierungskonzentration in der vorbestimmten Schicht (2) innerhalb des Bereichs von 1 × 1015 bis 1 × 101 8 cm–3 liegt und eine Dotierungskonzentration in der einen Schicht innerhalb des Bereichs von 1 × 101 4 bis 1 × 1018 cm–3 liegt .
  8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die in der nicht oxidierenden und nicht nitridierenden Atmosphäre enthaltene Dotierungssubstanz denselben Leitfähigkeitstyp wie die vorbestimmte Schicht (2) aufweist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die nicht oxidierende und nicht nitridierende Atmosphäre Wasserstoff oder ein Edelgas enthält.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die nicht oxidierende und nicht nitridierende Atmosphäre einen Druck besitzt, der niedriger als der atmosphärische Druck ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die in der nicht oxidierenden und nicht nitridierenden Atmosphäre enthaltene Dotierungssub- stanz ein Element aus der Gruppe ist, welche aus Bor (B), Phosphor (P), Arsen (As) und Antimon (Sb) besteht.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Halbleiterschicht (2) auf eine Temperatur in dem Bereich von 1000 bis 1150°C erwärmt wird.
  13. Halbleiterbauelement mit: einem Halbleitersubstrat eines ersten Leitfähigkeitstyps (1), welches ein Draingebiet (1) bildet; Driftgebieten des ersten Leitfähigkeitstyps (2); ersten Halbleitergebieten eines zweiten Leitfähigkeitstpys (3), wobei die Driftgebiete (2) und die ersten Halbleitergebiete (3) sich in abwechselndem Kontakt miteinander befinden, um einen abwechselnd angeordneten Bereich (11) lateral zu bilden; zweiten Halbleitergebieten des ersten Leitfähigkeitstyps (5), welche auf den Driftgebieten (2) befindlich sind; Basisgebieten des zweiten Leitfähigkeitstyps (4), welche auf den ersten Halbleitergebieten (3) und den zweiten Halbleitergebieten (5) befindlich sind; zweiten Gräben (13), welche sich durch die Basisgebiete (4) erstrecken, um die zweiten Halbleitergebiete (5) zu erreichen; Gateisolierfilmen (14), welche auf Oberflächen der zweiten Gräben (13) befindlich sind; Gateelektroden (7), welche auf den Gateisolierfilmen (14) befindlich sind; und einem Gebiet mit niedriger Dotierungskonzentration (41), welches benachbart zur Außenseite des abwechselnd angeordneten Bereichs (11) befindlich ist, der aus den Driftgebieten (2) und den ersten Halbleitergebieten (3) gebildet ist, wobei das Gebiet mit niedriger Dotierungskonzentration (41) eine Dotierungskonzentration besitzt, welche niedriger als diejenige der Driftgebiete (2) und der ersten Halbleitergebiete (3) ist.
DE10324836A 2002-06-03 2003-06-02 Verfahren zur Herstellung eines Hableiterbauelements mit Stabilisierung der Dotierungskonzentration in einem Halbleiterbauelement mit einem epitaxial gefüllten Graben Expired - Fee Related DE10324836B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002161594A JP3743395B2 (ja) 2002-06-03 2002-06-03 半導体装置の製造方法及び半導体装置
JP2002/161594 2002-06-03

Publications (2)

Publication Number Publication Date
DE10324836A1 true DE10324836A1 (de) 2004-01-22
DE10324836B4 DE10324836B4 (de) 2011-06-16

Family

ID=29561645

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324836A Expired - Fee Related DE10324836B4 (de) 2002-06-03 2003-06-02 Verfahren zur Herstellung eines Hableiterbauelements mit Stabilisierung der Dotierungskonzentration in einem Halbleiterbauelement mit einem epitaxial gefüllten Graben

Country Status (3)

Country Link
US (1) US7037789B2 (de)
JP (1) JP3743395B2 (de)
DE (1) DE10324836B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045914B4 (de) * 2005-09-29 2010-04-22 Sumco Corp. Halbleitervorrichtung insbesonere vertikaler Super-Junction-MOS-Baustein und Verfahren zu deren Fertigung

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP4840738B2 (ja) * 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
JP2007012858A (ja) 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
JP5147163B2 (ja) * 2005-07-01 2013-02-20 株式会社デンソー 半導体装置
JP4534041B2 (ja) * 2005-08-02 2010-09-01 株式会社デンソー 半導体装置の製造方法
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
WO2007116420A1 (en) 2006-04-11 2007-10-18 Stmicroelectronics S.R.L. Process for manufacturing a semiconductor power device and respective device
CN101467258B (zh) * 2006-04-21 2012-02-08 意法半导体股份有限公司 用于制造功率半导体器件的工艺和相应功率半导体器件
JP5135759B2 (ja) 2006-10-19 2013-02-06 富士電機株式会社 超接合半導体装置の製造方法
US20080124874A1 (en) * 2006-11-03 2008-05-29 Samsung Electronics Co., Ltd. Methods of Forming Field Effect Transistors Having Silicon-Germanium Source and Drain Regions
JP4450247B2 (ja) * 2007-07-13 2010-04-14 株式会社デンソー 半導体装置
US7897998B2 (en) * 2007-09-06 2011-03-01 International Rectifier Corporation III-nitride power semiconductor device
JP5625239B2 (ja) * 2008-12-25 2014-11-19 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5484741B2 (ja) 2009-01-23 2014-05-07 株式会社東芝 半導体装置
JP4883099B2 (ja) 2009-01-28 2012-02-22 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP5533067B2 (ja) * 2010-03-15 2014-06-25 富士電機株式会社 超接合半導体装置の製造方法
JP5659558B2 (ja) * 2010-05-20 2015-01-28 富士電機株式会社 超接合半導体装置の製造方法
CN102299073A (zh) * 2010-06-25 2011-12-28 无锡华润上华半导体有限公司 Vdmos器件及其制作方法
US8860025B2 (en) * 2011-09-07 2014-10-14 Infineon Technologies Ag Semiconductor device and method for manufacturing the semiconductor device
US9209294B1 (en) 2012-02-10 2015-12-08 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP2013201191A (ja) 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
JP5812029B2 (ja) 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5925704B2 (ja) * 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US8975153B2 (en) 2013-03-14 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Super junction trench metal oxide semiconductor device and method of making the same
US9093520B2 (en) 2013-08-28 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage super junction by trench and epitaxial doping
SE539665C2 (en) * 2015-06-16 2017-10-24 Ascatron Ab Filling or deep recesses
JP6645864B2 (ja) * 2016-02-22 2020-02-14 日本電気株式会社 トラフィック最適化装置およびトラフィック最適化方法
JP7287998B2 (ja) * 2021-03-31 2023-06-06 本田技研工業株式会社 ＢｉＭＯＳ半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466173A (en) 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
US4528745A (en) 1982-07-13 1985-07-16 Toyo Denki Seizo Kabushiki Kaisha Method for the formation of buried gates of a semiconductor device utilizing etch and refill techniques
US5114749A (en) * 1989-08-01 1992-05-19 Nkk Corporation Method for manufacturing carbon material having good resistance to oxidation by coating the carbon material with an inorganic polysilazane and then heating
US6303446B1 (en) * 1996-01-29 2001-10-16 The Regents Of The University Of California Method of making self-aligned lightly-doped-drain structure for MOS transistors
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP3424667B2 (ja) * 2000-10-13 2003-07-07 株式会社デンソー 半導体基板の製造方法
US6406982B2 (en) * 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
WO2002052643A2 (en) * 2000-12-27 2002-07-04 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
WO2002059400A2 (en) * 2001-01-26 2002-08-01 Memc Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
US6809014B2 (en) * 2001-03-14 2004-10-26 Micron Technology, Inc. Method to fabricate surface p-channel CMOS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045914B4 (de) * 2005-09-29 2010-04-22 Sumco Corp. Halbleitervorrichtung insbesonere vertikaler Super-Junction-MOS-Baustein und Verfahren zu deren Fertigung
DE102006045914B8 (de) * 2005-09-29 2010-09-09 Sumco Corp. Halbleitervorrichtung insbesondere vertikaler Super-Junction-MOS-Baustein und Verfahren zu deren Fertigung

Also Published As

Publication number Publication date
DE10324836B4 (de) 2011-06-16
JP3743395B2 (ja) 2006-02-08
US7037789B2 (en) 2006-05-02
US20030224588A1 (en) 2003-12-04
JP2004014554A (ja) 2004-01-15

Similar Documents

Publication Publication Date Title
DE10324836B4 (de) Verfahren zur Herstellung eines Hableiterbauelements mit Stabilisierung der Dotierungskonzentration in einem Halbleiterbauelement mit einem epitaxial gefüllten Graben
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69818289T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE4300806C1 (de) Verfahren zur Herstellung von vertikalen MOS-Transistoren
DE10066433B4 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE10216633B4 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE10031624B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Source- und Drain-Bereichen
DE102008047127B4 (de) Verfahren zur Herstellung integral ausgebildeter Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement und Halbleiterbauelement
DE4102888A1 (de) Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE19900171A1 (de) Siliziumkarbid-Halbleiteranordnung und Verfahren zu deren Herstellung
DE10123616A1 (de) Superjunction-Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE19843959A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008063128A1 (de) SiC-Halbleitervorrichtung mit einer Bodenschicht und Verfahren zu ihrer Herstellung
DE19935442C1 (de) Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE19507146C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102017113864A1 (de) Verfahren zum Herstellen einer Justiermarke
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102017121693B4 (de) Dotierungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R020 Patent grant now final

Effective date: 20110917

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee