DE10318412A1

DE10318412A1 - Halbleitervorrichtung mit einem Kondensator mit MIM-Aufbau

Info

Publication number: DE10318412A1
Application number: DE10318412A
Authority: DE
Inventors: Toshiyuki Oashi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-07-25
Filing date: 2003-04-23
Publication date: 2004-02-12
Also published as: TW200402144A; JP2004063559A; US6770930B2; US20040016946A1; KR20040010059A; CN1471171A

Abstract

Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung bereitzustellen, bei der ein Aufbau eines Kondensators vereinfacht ist. Jegliche elektrische Verbindung eines Kondensators (CP10) mit Source-Drain-Zonen (11) und (13) erfolgt über einen Steckkontakt (101), der in den Kondensator (CP10) eingesteckt ist und die Source-Drain-Zonen (11) und (13) erreicht. Der Kondensator (CP10) weist eine obere Kondensatorelektrode (103) auf, die vorgesehen ist, um in einer oberen Hauptfläche einer Zwischenlagenisolierschicht (3) eingebettet zu sein, und eine dielektrische Kondensatorschicht (102), die vorgesehen ist, um einer Seitenfläche und eine untere Fläche der oberen Kondensatorelektrode (103) zu bedecken. Darüber hinaus ist die dielektrische Kondensatorschicht (102) auch vorgesehen, um eine Seitenfläche des Steckkontakts (101) zu bedecken, der so ausgebildet ist, dass er die obere Kondensatorelektrode (103) durchdringt, und ein Abschnitt des Steckkontakts (101), der mit der dielektrischen Kondensatorschicht (102) bedeckt ist, fungiert als die untere Kondensatorelektrode (101).

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Kondensator, und im Spezielleren auf eine Halbleitervorrichtung, die einen Kondensator umfasst, der einen MIM-Aufbau (Metall-Isolator-Metall-Aufbau) aufweist, der in einem Speicherzellenabschnitt zum Einsatz kommen soll.

Beschreibung des Stands der Technik

Bei einer Halbleitervorrichtung, insbesondere einem dynamischen Direktzugriffsspeicher RAM (DRAM), steigt tendenziell die Anzahl der Herstellungsschritte an und die Herstellungszeit wird tendenziell länger, wenn die Integration verstärkt und die Kapazität erhöht wird. Als Lösung ist die Vereinfachung der Herstellungsschritte das wichtigste Element.

32 ist eine Teilschnittansicht einer Speicherzellenzone MR und einer peripheren Schaltungszone LR wie einer Logikschaltung, eines Leseverstärkers oder eines Decodierers, der in einem herkömmlichen DRAM 90 um die Speicherzellenzone MR herum vorgesehen ist.

Wie in 32 gezeigt, ist eine Elementisolationsschicht 2 selektiv in einer Hauptfläche eines Siliziumsubstrats 1 vorgesehen, und die Speicherzellenzone MR und die periphere Schaltungszone LR sind ausgebildet, und darüber hinaus ist eine aktive Zone AR jeweils in der Speicherzellenzone MR und der peripheren Schaltungszone LR vorgesehen.

In der aktiven Zone AR der Speicherzellenzone MR sind Source-Drain-Zonen 11, 12 und 13 selektiv in der Fläche des Substrats vorgesehen, und eine Gate-Isolierschicht 21 ist selektiv zwischen oberen Teilen der Ränder der Source-Drain-Zonen 11 und 12 und zwischen oberen Teilen der Ränder der Source-Drain-Zonen 12 und 13 vorgesehen, und eine Gate-Elektrode 22 ist auf der Gate-Isolierschicht 21 vorgesehen.

Darüber hinaus ist eine Randisolierschicht 23 vorgesehen, um eine Seitenfläche der Gate-Elektrode 22 zu bedecken, so dass ein MOS-Transistor gebildet wird.

Die Gate-Isolierschicht 21, die Gate-Elektrode 22 und die Randisolierschicht 23 sind auch auf der Elementisolationsschicht 2 vorgesehen und fungieren als Wortleitung (Transfergatter).

In der aktiven Zone AR der peripheren Schaltungszone LR sind darüber hinaus Source-Drain-Zonen 14 und 15 selektiv in der Fläche des Substrats vorgesehen, und eine Gate-Isolierschicht 31 ist zwischen oberen Teilen der Ränder der Source-Drain-Zonen 14 und 15 vorgesehen. Eine Gate-Elektrode 32 ist auf der Gate-Isolierschicht 31 vorgesehen, und eine Randisolierschicht 33 ist vorgesehen, um eine Seitenfläche der Gate-Elektrode 32 zu bedecken, so dass ein MOS-Transistor gebildet wird.

Dann ist noch eine Zwischenlagenisolierschicht 3 wie eine Siliziumoxidschicht vorgesehen, um die Speicherzellenzone MR und die periphere Schaltungszone LR zu bedecken.

In der Speicherzellenzone MR ist eine Bitleitung 42 selektiv in der auf der Source-Drain-Zone 12 vorgesehenen Zwischenlagenisolierschicht 3 ausgebildet, und die Bitleitung 42 ist über einen Steckkontakt 41 elektrisch an die Source-Drain-Zone 12 angeschlossen.

Danach ist in der Speicherzellenzone MR eine zylindrische untere Elektrode 52, die einen zylindrischen Kondensator darstellt, selektiv auf der Zwischenlagenisolierschicht 3 ausgebildet, die oberen Teilen von Zonen entspricht, in denen die Source-Drain-Zonen 11 und 13 vorgesehen sein sollen. Anschließend sind die untere Elektrode 52 und die Source-Drain-Zonen 11 und 13 noch über einen Steckkontakt 51 elektrisch angeschlossen, der vorgesehen ist, um jeweils durch die Zwischenlagenisolierschicht 3 hindurchzugehen.

Darüber hinaus ist eine dielektrische Kondensatorschicht 53, die aus einem Dielektrikum wie Ta₂O₅ besteht, ausgehend von einer Fläche der unteren Elektrode 52 zwischen den unteren Elektroden 52 über der darum herum ausgebildeten Zwischenlagenisolierschicht 3 vorgesehen, und eine obere Kondensatorelektrode 54 ist entlang einer Fläche der dielektrischen Kondensatorschicht 53 vorgesehen, so dass ein zylindrischer Kondensator CP1 gebildet wird.

Eine Zwischenlagenisolierschicht 4 ist über einer gesamten Fläche vorgesehen, um den zylindrischen Kondensator CP1 zu bedecken. Es wird eine Abflachung derart durchgeführt, dass sich die Hauptflächen der Zwischenlagenisolierschichten 4 in der Speicherzellenzone MR und der peripheren Schaltungszone LR in einer Ebene befinden, und es ist eine Zwischenlagenisolierschicht 5 auf der Zwischenlagenisolierschicht 4 vorgesehen.

Eine Verdrahtungslage 72, die eine erste Verdrahtungslage sein soll, die elektrisch an die obere Kondensatorelektrode 54 angeschlossen ist, ist selektiv in einer unteren Hauptfläche der Zwischenlagenisolierschicht 5 in der Speicherzellenzone MR vorgesehen, und eine Verdrahtungslage 74 ist in einer oberen Hauptfläche der Zwischenlagenisolierschicht 5 vorgesehen, die oberhalb der Verdrahtungslage 72 vorgesehen und elektrisch über einen Steckkontakt 73 an die Verdrahtungslage 72 angeschlossen ist. Die Verdrahtungslage 72 und die obere Kondensatorelektrode 54 sind über einen in der Zwischenlagenisolierschicht 4 vorgesehenen Steckkontakt 71 elektrisch angeschlossen.

Darüber hinaus ist eine Verdrahtungslage 62, die eine erste Verdrahtungslage sein soll, in der unteren Hauptfläche der Zwischenlagenisolierschicht 5 in der peripheren Schaltungszone LR selektiv vorgesehen. Die Verdrahtungslagen 62 sind in Zonen vorgesehen, die Abschnitten entsprechen, die oberhalb der Source-Drain-Zonen 14 und 15 ausgebildet sind, dringen durch die Zwischenlagenisolierschichten 3 und 4 hindurch, und sind elektrisch an die Source-Drain-Zonen 14 und 15 über einen Steckkontakt 61 angeschlossen, der die Source-Drain-Zonen 14 und 15 erreicht.

Darüber hinaus ist eine Verdrahtungslage 64, die eine zweite Verdrahtungslage sein soll, selektiv in der oberen Hauptfläche der Zwischenlagenisolierschicht 5 vorgesehen und ist über einen Steckkontakt 63 elektrisch an eine der Verdrahtungslagen 62 angeschlossen. Ein die Zwischenlagenisolierschicht 5 durchdringender Steckkontakt 65 ist an die andere Verdrahtungslage 62 angeschlossen.

Die Verdrahtungslagen 62, 64, 72 und 74 und die Steckkontakte 63, 65 und 73 bestehen beispielsweise aus Kupfer (Cu), und die Steckkontakte 51, 61 und 71 beispielsweise aus Wolfram (W).

Obwohl darüber hinaus in manchen Fällen noch eine Zwischenlagenisolierschicht und eine Verdrahtungslage auf der Zwischenlagenisolierschicht 5 vorgesehen sind, unterbleibt deren Darstellung und Beschreibung.

Wie vorstehend beschrieben, umfasst der herkömmliche DRAM 90 den zylindrischen Kondensator CP1 als Kondensator mit einem MIM-Aufbau. Bei der Ausbildung des Kondensators CP1 wird der Steckkontakt 51, der ein Elektrodenstecker sein soll, in der Zwischenlagenisolierschicht 3 vorgesehen, die untere Kondensatorelektrode 52, die dielektrische Kondensatorschicht 53 und die obere Kondensatorelektrode 54 werden nacheinander vorgesehen, und darüber hinaus wird der Steckkontakt 71 zum Anschließen der oberen Kondensatorelektrode 54 an die Verdrahtungslage 72 ausgebildet. Somit wird ein kompliziertes Herstellungsverfahren erforderlich.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung, bei der ein Aufbau eines Kondensators vereinfacht und der Herstellungsprozess verschlankt ist, und ein Herstellungsverfahren für die Halbleitervorrichtung bereitzustellen.

Nach der vorliegenden Erfindung umfasst eine Halbleitervorrichtung mit einem mehrlagigen Aufbau einen Kondensator, der in einer oberen Hauptfläche einer ersten Zone einer Zwischenlagenisolierschicht vorgesehen ist, und eine Verdrahtungslage, die in einer oberen Hauptfläche einer zweiten Zone der Zwischenlagenisolierschicht vorgesehen ist. Der Kondensator weist eine obere Kondensatorelektrode auf, die vorgesehen ist, um in der oberen Hauptfläche der ersten Zone der Zwischenlagenisolierschicht eingebettet zu sein, eine dielektrische Kondensatorschicht, die vorgesehen ist, um mindestens eine Seitenfläche und eine untere Fläche der oberen Kondensatorelektrode zu bedecken, und mindestens einen unteren Elektrodenstecker, der den Kondensator an einen Aufbau einer Schicht elektrisch anschließt, die unter dem Kondensator vorgesehen ist, und einen Abschnitt aufweist, der in einer vertikalen Richtung der oberen Kondensatorelektrode eingesteckt ist, wobei der eingesteckte Abschnitt als untere Kondensatorelektrode fungiert, die dielektrische Kondensatorschicht darüber hinaus eine Fläche des eingesteckten Abschnitts des mindestens einen unteren Elektrodensteckers bedeckt, und die Verdrahtungslage über mindestens einen Steckkontakt mit einem Abschnitt, der in einer vertikalen Richtung der Verdrahtungslage eingesteckt ist, elektrisch an einen Aufbau einer Schicht angeschlossen ist, die unter der Verdrahtungslage vorgesehen ist.

Die untere Kondensatorelektrode verwendet auch einen Kondensatorkontakt, um an den Aufbau der unteren Lage angeschlossen zu werden. In der ersten Zone können die untere Elektrode und der Kondensatorkontakt gleichzeitig ausgebildet werden. Darüber hinaus wird mindestens ein Steckkontakt, der ein Kontakt der Verdrahtungslage in der zweiten Zone sein soll, mit dem Aufbau deren Lage gleichzeitig ausgebildet. In der Folge kann ein Herstellungsprozess vereinfacht werden, so dass die Herstellungskosten gesenkt werden können. Darüber hinaus ist der Kondensator in der oberen Hauptfläche der Zwischenlagenisolierschicht eingebettet und die obere Kondensatorelektrode kann gleichzeitig mit der Ausbildung der Verdrahtungslage in der zweiten Zone durch das Einzeldamaszierverfahren vorgesehen werden. Auf diese Weise kann der Herstellungsprozess vereinfacht werden.

Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung im Zusammenhang mit den beigefügten Zeichnungen deutlicher.

KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Schnittansicht eines Aufbaus einer Halbleitervorrichtung nach einer ersten Ausführungsform der Erfindung, die 2 bis 14 sind Schnittansichten, die einen Prozess zur Herstellung der Halbleitervorrichtung nach der ersten Ausführungsform der vorliegenden Erfindung darstellen,
15 ist eine Ansicht eines planen Aufbaus der Halbleitervorrichtung nach der ersten Ausführungsform der vorliegenden Erfindung,
16 ist eine Schnittansicht eines Aufbaus nach einer Variante der Halbleitervorrichtung nach der ersten Ausführungsform der vorliegenden Erfindung,
17 ist eine Schnittansicht eines Herstellungsprozesses nach der Variante der Halbleitervorrichtung nach der ersten Ausführungsform der vorliegenden Erfindung, die 18 und 19 sind Schnittansichten, die ein angewandtes Beispiel der Halbleitervorrichtung nach der ersten Ausführungsform der vorliegenden Erfindung zeigen,
20 ist eine Schnittansicht eines Aufbaus einer Halbleitervorrichtung nach einer zweiten Ausführungsform der vorliegenden Erfindung, die 21 bis 30 sind Schnittansichten, die einen Prozess zur Herstellung der Halbleitervorrichtung nach der zweiten Ausführungsform der vorliegenden Erfindung darstellen,
31 ist eine Ansicht eines planen Aufbaus der Halbleitervorrichtung nach der zweiten Ausführungsform der vorliegenden Erfindung, und
32 ist eine Schnittansicht eines Aufbaus einer herkömmlichen Halbleitervorrichtung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
A. Erste Ausführungsform
A-1. Aufbau der Vorrichtung
Für eine Halbleitervorrichtung nach einer ersten Ausführungsform der vorliegenden Erfindung wird ein DRAM 100 mit Bezug auf 1 beschrieben.
1 ist eine Teilschnittansicht, die eine Speicherzellenzone MR und eine periphere Schaltungszone LR wie eine Logikschaltung, einen Leseverstärker oder einen Decodieren darstellt, der im DRAM 100 um die Speicherzellenzone MR herum vorgesehen ist. 1 zeigt nur einen Aufbau eines Teils des DRAMs 100, und die Anzahl an Elementen o. dgl. ist nicht darauf beschränkt.
Wie in 1 gezeigt, ist eine Elementisolationsschicht 2 selektiv in einer Hauptfläche eines Siliziumsubstrats 1 vorgesehen, und die Speicherzellenzone MR und die periphere Schaltungszone LR sind ausgebildet, und darüber hinaus ist eine aktive Zone AR jeweils in der Speicherzellenzone MR und der peripheren Schaltungszone LR vorgesehen.
In der aktiven Zone AR der Speicherzellenzone MR sind Source-Drain-Zonen 11, 12 und 13 selektiv in der Fläche des Substrats vorgesehen, und eine Gate-Isolierschicht 21 ist selektiv zwischen oberen Teilen von Rändern der Source-Drain-Zonen 11 und 12 und zwischen oberen Teilen von Rändern der Source-Drain-Zonen 12 und 13 vorgesehen, und eine Gate-Elektrode 22 ist auf der Gate-Isolierschicht 21 vorgesehen.
Darüber hinaus ist eine Randisolierschicht 23 vorgesehen, um eine Seitenfläche der Gate-Elektrode 22 zu bedecken, so dass ein MOS-Transistor gebildet wird.
Die Gate-Isolierschicht 21, die Gate-Elektrode 22 und die Randisolierschicht 23 sind auch auf der Elementisolationsschicht 2 vorgesehen und fungieren als Wortleitung (Transfergatter).
In der aktiven Zone AR der peripheren Schaltungszone LR sind darüber hinaus Source-Drain-Zonen 14 und 15 selektiv in der Fläche des Substrats vorgesehen, und eine Gate-Isolierschicht 31 ist zwischen oberen Teilen der Ränder der Source-Drain-Zonen 14 und 15 vorgesehen. Eine Gate-Elektrode 32 ist auf der Gate-Isolierschicht 31 vorgesehen, und eine Randisolierschicht 33 ist vorgesehen, um eine Seitenfläche der Gate-Elektrode 32 zu bedecken, so dass ein MOS-Transistor gebildet wird.
Dann ist noch eine Zwischenlagenisolierschicht 3 wie eine Siliziumoxidschicht vorgesehen, um die Speicherzellenzone MR und die periphere Schaltungszone LR zu bedecken.
In der Speicherzellenzone MR ist eine Bitleitung 42 selektiv in der auf der Source-Drain-Zone 12 vorgesehenen Zwischenlagenisolierschicht 3 ausgebildet, und die Bitleitung 42 ist über einen Steckkontakt 41 elektrisch an die Source-Drain-Zone 12 angeschlossen.
In der Speicherzellenzone MR ist ein Kondensator CP10 in einer oberen Hauptfläche der Zwischenlagenisolierschicht 3 vorgesehen, wobei jegliche elektrische Verbindung des Kondensators CP10 mit den Source-Drain-Zonen 11 und 13 über einen Steckkontakt 101 erfolgt, der in den Kondensator CP10 eingesteckt ist und die Source-Drain-Zonen 11 und 13 erreicht. Der Steckkontakt 101 ist so eingesetzt, dass er eine obere Kondensatorelektrode 103 in einer vertikalen Richtung dazu durchdringt.
Die obere Kondensatorelektrode 103 des Kondensators CP10 ist so vorgesehen, dass sie in der oberen Hauptfläche der Zwischenlagenisolierschicht 3 eingebettet ist, und eine dielektrische Kondensatorschicht 102 ist so vorgesehen, dass sie eine Seitenfläche und eine untere Fläche der oberen Kondensatorelektrode 103 bedeckt. Darüber hinaus ist die dielektrische Kondensatorschicht 102 auch noch vorgesehen, um eine Seitenfläche des Steckkontakts 101 zu bedecken, der so ausgebildet ist, dass er die obere Kondensatorelektrode 103 in einer vertikalen Richtung zu dieser durchdringt, und ein Abschnitt des Steckkontakts 101, welcher mit der dielektrischen Kondensatorschicht 102 bedeckt ist, fungiert als untere Kondensatorelektrode 101. Demzufolge wird klar, dass der Steckkontakt 101 ein unterer Elektrodenstecker ist, der auch für die untere Kondensatorelektrode in der Speicherzellenzone MR verwendet werden soll. Der Steckkontakt 101 hat die Form eines Zylinders oder Prismas und besteht beispielsweise aus Wolfram (W).
Darüber hinaus ist in der peripheren Schaltungszone LR eine Verdrahtungslage 201, die eine erste Verdrahtungslage sein soll, in der unteren Hauptfläche der Zwischenlagenisolierschicht 3 selektiv vorgesehen. Die Verdrahtungslage 201 ist jeweils in Zonen vorgesehen, die Abschnitten entsprechen, die oberhalb der Source-Drain-Zonen 14 und 15 vorgesehen sind, und sowohl die Source- als auch die Drain-Zonen 14 und 15 sind über einen Kontaktstecker 101 elektrisch angeschlossen, der die Verdrahtungslage 201 in einer vertikalen Richtung durchdringt, und die Zwischenlagenisolierschicht 3 durchdringt, um die Source-Drain-Zonen 14 und 15 zu erreichen.
Dann ist eine Zwischenlagenisolierschicht 6 auf der Zwischenlagenisolierschicht 3 vorgesehen, und eine Verdrahtungslage 302, die eine zweite Verdrahtungslage sein soll, ist selektiv in einer oberen Hauptfläche der Zwischenlagenisolierschicht 6 in der Speicherzellenzone MR vorgesehen und elektrisch über einen Steckkontakt 301 an die obere Kondensatorelektrode 103 angeschlossen.
Darüber hinaus ist eine Verdrahtungslage 402, die eine zweite Verdrahtungslage sein soll, selektiv in der oberen Hauptfläche der Zwischenlagenisolierschicht 6 in der peripheren Schaltungszone LR vorgesehen, und ist über einen Steckkontakt 401 elektrisch an eine der Verdrahtungslagen 201 angeschlossen. Ein Steckkontakt 403, der die Zwischenlagenisolierschicht 6 durchdringt, ist an die andere Verdrahtungslage 201 angeschlossen.
Die obere Kondensatorelektrode 103, die Verdrahtungslagen 201, 302 und 402, und die Steckkontakte 301, 401 und 403 bestehen, beispielsweise aus Kupfer (Cu).
Obwohl in manchen Fällen darüber hinaus noch eine Zwischenlagenisolierschicht und eine Verdrahtungslage auf der Zwischenlagenisolierschicht 6 ausgebildet sind, unterbleibt deren Darstellung und Beschreibung.
A-2. Herstellungsverfahren
Ein Verfahren zur Herstellung des DRAMs 100 wird nun mit Bezug auf die 2 bis 14 beschrieben, die Schnittansichten sind, die den Ablauf eines Herstellungsprozesses zeigen.
Die 2 bis 14 sind Teilschnittansichten, die eine Speicherzellenzone MR und eine periphere Schaltungszone LR wie eine Logikschaltung, einen Leseverstärker oder einen Decodieren zeigen, der um die Speicherzellenzone MR herum im DRAM 100 vorgesehen ist.
Als Erstes wird, wie in 2 gezeigt, ein Siliziumsubstrat 1 vorbereitet, und eine Elementisolationsschicht 2 wird selektiv in einer Hauptfläche des Siliziumsubstrats 1 so ausgebildet, um eine Speicherzellenzone MR und eine periphere Schaltungszone LR asuzubilden, und um eine aktive Zone AR in der Speicherzellenzone MR bzw. der peripheren Schaltungszone LR bei einem in 3 gezeigten Schritt zu bilden.
Als Nächstes wird ein Schichtungsaufbau einer Gate-Isolierschicht 21 und einer Gate-Elektrode 22 selektiv in der aktiven Zone AR der Speicherzellenzone MR ausgebildet, und es wird ein Schichtungsaufbau einer Gate-Isolierschicht 31 und einer Gate-Elektrode 32 selektiv in der peripheren Schaltungszone LR durch ein herkömmliches Verfahren bei einem in 4 gezeigten Schritt ausgebildet. Die Gate-Isolierschichten 21 und 31 bestehen beispielsweise aus einer Siliziumoxidschicht und haben Dicken, die so eingestellt sind, dass sie etwa 2 nm betragen, und die Gate-Elektroden 22 und 32 bestehen aus einer Polysiliziumschicht und haben Dicken, die so eingestellt sind, dass sie etwa 200 nm betragen.
In der Speicherzellenzone MR wird die Schichtungsstruktur der Gate-Isolierschicht 21 und die Gate-Elektrode 22 auch auf der Elementisolationsschicht 2 ausgebildet.
Bei einem in 5 gezeigten Schritt wird als Nächstes ein Störstellenion implantiert, indem die Gate-Elektrode 22 als Implantationsmaske in der Speicherzellenzone MR verwendet wird, so dass sich Source-Drain-Zonen 11, 12 und 13 in der Hauptfläche des Siliziumsubstrats 1 bilden. Darüber hinaus wird in der peripheren Schaltungszone LR ein Störstellenion implantiert, indem die Gate-Elektrode 32 als Implantationsmaske verwendet wird, so dass sich Source-Drain-Zonen 14 und 15 in der Hauptfläche des Siliziumsubstrats 1 bilden.
Dann wird eine Randisolierschicht 23 so ausgebildet, dass sie eine Seitenfläche der Gate-Elektrode 22 bedeckt, und darüber hinaus wird eine Randisolierschicht 33 so ausgebildet, dass sie eine Seitenfläche der Gate-Elektrode 32 bedeckt, so dass ein MOS-Transistor entsteht.
Bei einem in 6 gezeigten Schritt wird als Nächstes eine Zwischenlagenisolierschicht 3A mit einer Dicke von ca. 400 nm aus einer Siliziumoxidschicht über einer gesamten Fläche des Siliziumsubstrats 1 ausgebildet, wodurch beispielsweise der MOS-Transistor bedeckt wird. Danach wird in der Speicherzellenzone MR ein Kontaktloch CH1, das die Source-Drain-Zone 12 erreicht, so ausgebildet, dass es die Zwischenlagenisolierschicht 3A durchdringt.
Bei einem in 7 gezeigten Schritt wird dann eine Leiterschicht, die beispielsweise aus Wolfram besteht und eine Dicke von ca. 100 nm aufweist, auf der Zwischenlagenisolierschicht 3A ausgebildet, und das Kontaktloch CH1 wird so aufgefüllt, dass es einen Steckkontakt 41 bildet, und die Leiterschicht wird dann selektiv entfernt, wodurch eine Bitleitung 42 entsteht.
Bei einem in 8 gezeigten Schritt wird als Nächstes eine Zwischenlagenisolierschicht, die beispielsweise aus einer Siliziumoxidschicht besteht und eine Dicke von ca. 600 nm aufweist, auf der Zwischenlagenisolierschicht 3A ausgebildet, so dass zusammen mit der Zwischenlagenisolierschicht 3A eine Zwischenlagenisolierschicht 3 mit einer Dicke von ca. 1000 nm entsteht.
Dann wird eine Schutzschicht auf eine gesamte Fläche der Zwischenlagenisolierschicht 3 aufgetragen, und eine Schutzschichtstruktur zur Ausbildung eines Steckkontakts wird durch Fotolithografie übertragen, um eine Schutzschichtmaske RM1 in der Speicherzellenzone MR und der peripheren Schaltungszone LR auszubilden.
Unter Verwendung der Schutzschichtmaske RM1 zum Durchführen anisotropischen Trockenätzens wird dann ein Kontaktloch CH11 ausgebildet, das die Zwischenlagenisolierschicht 3 durchdringt. Das Kontaktloch CH11 nimmt die Form eines Zylinders oder Prismas an.
Das Kontaktloch CH11 in der Speicherzellenzone MR ist an Stellen vorgesehen, die die Source-Drain-Zonen 11 und 13 erreichen, und das Kontaktloch CH11 in der peripheren Schaltungszone LR ist an Stellen vorgesehen, die die Source-Drain-Zonen 14 und 15 erreichen.
Als Nächstes wird die Schutzschichtmaske RM1 entfernt. Bei einem in 9 gezeigten Schritt wird dann eine Leiterschicht, die beispielsweise aus Wolfram besteht und eine Dicke von ca. 100 nm hat, über der gesamten Fläche der Zwischenlagenisolierschicht 3 ausgebildet und ist in jedes Kontaktloch CH11 eingebettet. Danach wird die auf der Zwischenlagenisolierschicht 3 ausgebildete Leiterschicht durch CMP (chemischmechanisches Polieren) entfernt, um im Kontaktloch CH11 einen Steckkontakt 101 auszubilden.
Bei einem in 10 gezeigten Schritt wird dann eine Schutzschicht auf die gesamte Fläche der Zwischenlagenisolierschicht 3 aufgetragen, und eine Schutzschichtstruktur zur Ausbildung eines Kondensators und einer ersten Verdrahtungslage wird durch Fotolithografie übertragen, wodurch eine Schutzschichtmaske RM2 gebildet wird.
In der Schutzschichtstruktur zur Ausbildung eines Kondensators ist ein breiter, mehrere Speicherzellen umfassender Bereich, in dem später eine obere Kondensatorelektrode 103 ausgebildet werden soll, eine Öffnung. In der Schutzschichtstruktur zur Ausbildung einer ersten Verdrahtungslage, ist ein Bereich, in dem die erste Verdrahtungslage später ausgebildet werden soll, eine Öffnung.
Als Nächstes wird anisotropisches Trockenätzen unter Verwendung der Schutzschichtmaske RM2 durchgeführt, um die Zwischenlagenisolierschicht 3 selektiv zu entfernen. In der Folge werden ein Ausnehmungsabschnitt RP1 zur Ausbildung eines Kondensators, und ein Ausnehmungsabschnitt RP2 zur Ausbildung einer ersten Verdrahtungslage gleichzeitig in der Speicherzellenzone MR bzw. der peripheren Schaltungszone LR vorgesehen. Die Ausnehmungsabschnitte RP1 und RP2 haben Tiefen von ca. 300 nm, und der Steckkontakt 101 springt von deren Bodenabschnitten vor.
Dann wird die Schutzschichtmaske RM2 entfernt. Bei einem in 11 gezeigten Schritt wird danach eine dielektrische Schicht, die beispielsweise aus Ta₂O₅ besteht und eine Dicke von ca. 10 nm hat, über den gesamten Flächen der Speicherzellenzone MR und der peripheren Schaltungszone LR ausgebildet. In der Speicherzellenzone MR wird danach eine Schutzschichtmaske RM3 so strukturiert, dass sie die dielektrische Schicht bedeckt. Die dielektrische Schicht in der peripheren Schaltungszone LR wird durch Ätzen entfernt, wodurch nur in der Speicherzellenzone MR eine dielektrische Kondensatorschicht 102 ausgebildet wird. Die dielektrische Kondensatorschicht 102 wird entlang einer Innenfläche des Ausnehmungsabschnitts RP1 ausgebildet und ist darüber hinaus vorgesehen, um eine Seitenfläche und eine Endfläche des Steckkontakts 101 zu bedecken, der von einer Bodenfläche des Ausnehmungsabschnitts RP1 vorspringt.
Als Nächstes wird die Schutzschichtmaske RM3 entfernt. Bei einem in 12 gezeigten Schritt wird dann eine Leiterschicht, die beispielsweise aus Kupfer besteht und eine Dicke von ca. 300 nm hat, über den gesamten Flächen der Speicherzellenzone MR und der peripheren Schaltungszone LR ausgebildet, und die Leiterschicht wird in den Ausnehmungsabschnitten RP1 und RP2 eingebettet.
Danach erfolgt ein Abflachen, indem die auf der Zwischenlagenisolierschicht 3 ausgebildete Leiterschicht und die sich auf den Ausnehmungsabschnitten RP1 und RP2 erhebende Leiterschicht durch CMP entfernt wird. Dabei werden in der Speicherzellenzone MR die dielektrische Kondensatorschicht 102, die auf der Endfläche des Steckkontakts 101 vorgesehen ist, und die dielektrische Kondensatorschicht 102, die auf der Zwischenlagenisolierschicht 3 vorgesehen ist, zusammen entfernt.
Als Ergebnis wird ein Kondensator CP10 durch die obere Kondensatorelektrode 103 und die dielektrische Kondensatorschicht 102, die in der oberen Hauptfläche der Zwischenlagenisolierschicht 3 eingebettet sind, und der Steckkontakt 101 erhalten, der vorgesehen ist, um die obere Kondensatorelektrode 103 in einer vertikalen Richtung zu dieser zu durchdringen, und der als untere Kondensatorelektrode in der Speicherzellenzone MR dient, und die Verdrahtungslage 201, die in die obere Hauptfläche der Zwischenlagenisolierschicht 3 eingebettet ist, wird in der peripheren Schaltungszone LR erhalten. Das Verfahren zur Herstellung der ersten, mit Bezug auf die 10 bis 12 beschriebenen Verdrahtungsschicht, wird als Einzeldamaszierverfahren bezeichnet, und es ist klar, dass die obere Kondensatorelektrode 103 durch das Einzeldamaszierverfahren ausgebildet wird.
Bei einem in 13 gezeigten Schritt wird als Nächstes eine Zwischenlagenisolierschicht 6 durch eine Siliziumoxidschicht o. dgl. über den gesamten Flächen der Speicherzellenzone MR und der peripheren Schaltungszone LR ausgebildet.
Dann wird eine Schutzschicht auf eine gesamte Fläche der Zwischenlagenisolierschicht 6 aufgetragen, und eine Schutzschichtstruktur zur Ausbildung eines Steckkontakts wird durch Fotolithografie übertragen, um eine Schutzschichtmaske RM4 in der Speicherzellenzone MR und der peripheren Schaltungszone LR auszubilden.
Danach wird unter Verwendung der Schutzschichtmaske RM4 das anisotropische Trockenätzen durchgeführt. In der Folge bildet sich in der Speicherzellenzone MR eine Durchkontaktierung BH11, die die obere Kondensatorelektrode 103 des Kondensators CP10 erreicht, und in der peripheren Schaltungszone LR bildet sich eine Durchkontaktierung BH12, die die Verdrahtungslage 201 erreicht.
Als Nächstes wird die Schutzschichtmaske RM4 entfernt. Bei einem in 14 gezeigten Schritt wird danach eine Schutzschicht auf die gesamte Fläche der Zwischenlagenisolierschicht 6 aufgetragen, und eine Schutzschichtstruktur zur Ausbildung einer zweiten Verdrahtungslage wird durch Fotolithografie übertragen, um in der Speicherzellenzone MR und der peripheren Schaltungszone LR eine Schutzschichtmaske RM 5 auszubilden.
Dann wird unter Verwendung der Schutzschichtmaske RM5 das anisotropische Trockenätzen durchgeführt. In der Folge bilden sich in der Speicherzellenzone MR bzw. der peripheren Schaltungszone LR gleichzeitig ein Ausnehmungsabschnitt RP11, der mit der Durchkontaktierung BH11 in Verbindung steht, und ein Ausnehmungsabschnitt RP12, der mit der Durchkontaktierung BH12 in Verbindung steht. Die Ausnehmungsabschnitte RP11 und RP12 haben Tiefen von ca. 250 nm. Danach wird die Schutzschichtmaske RM5 entfernt. Dann wird eine Leiterschicht, die beispielsweise aus Kupfer besteht und eine Dicke von ca. 300 nm hat, über den gesamten Flächen der Speicherzellenzone MR und der peripheren Schaltungszone LR ausgebildet, und die Leiterschicht wird gleichzeitig in die Ausnehmungsabschnitte RP11 und RP12 und die Durchkontaktierungen BH11 und BH12 eingebettet. Als Nächstes wird die auf der Zwischenlagenisolierschicht 6 vorhandene Leiterschicht durch CMP entfernt.
Im Ergebnis ist es, wie in 20 gezeigt, möglich, einen derartigen Aufbau zu erhalten, dass eine Verdrahtungslage 302, die eine zweite Verdrahtungslage sein soll, selektiv in der oberen Hauptfläche der Zwischenlagenisolierschicht 6 in der Speicherzellenzone MR vorgesehen und über einen Steckkontakt 301 elektrisch an die obere Kondensatorelektrode 103 angeschlossen ist. Eine Verdrahtungslage 402, die eine zweite Verdrahtungslage sein soll, ist selektiv in der oberen Hauptfläche der Zwischenlagenisolierschicht 6 in der peripheren Schaltungszone LR vorgesehen und über einen Steckkontakt 401 elektrisch an eine der Verdrahtungslagen 201 angeschlossen, und ein Steckkontakt 403, der die Zwischenlagenisolierschicht 6 durchdringt, ist an die andere Verdrahtungslage 201 angeschlossen.
Das Verfahren zur Herstellung der zweiten Verdrahtungslage, das mit Bezug auf die 13 und 14 beschrieben wurde, wird als Doppeldamaszierverfahren bezeichnet.
15 zeigt ein Beispiel eines planen Aufbaus der Speicherzellenzone MR im DRAM 100.
15 zeigt einen planen Aufbau der Speicherzellenzone MR von der Seite der oberen Kondensatorelektrode 103 aus gesehen in dem in 12 dargestellten Zustand. Der Einfachheit halber ist die obere Kondensatorelektrode 103 in einer durchbrochenen Linie und ein Aufbau einer unter der oberen Kondensatorelektrode 103 vorhandenen Lage ist klar dargestellt. Darüber hinaus ist nur ein Teil der Bitleitung 42 gezeigt. Die Speicherzellenzone MR in den 2 bis 14 entspricht einer Schnittansicht entlang einer Linie A-A. Es ist offensichtlich, dass die obere Kondensatorelektrode 103 so vorgesehen ist, dass sie einen breiten Bereich einschließlich mehrerer Speicherzellen bedeckt.
15 zeigt einen Aufbau, bei dem ein Steckkontakt 101 an die Source-Drain-Zone 11 bzw. 12 angeschlossen ist. Wenn die Source-Drain-Zonen 11 und 12 große Bereiche aufweisen und mehrere Steckkontakte 101 angeschlossen werden können, können die Steckkontakte 101 vorgesehen sein. In der Folge ist es möglich, eine Stromladungsspeicherungskapazität pro Speicherzelle zu erhöhen.
A-3. Funktion und Wirkung
Wie vorstehend beschrieben, wird bei der Halbleitervorrichtung nach der ersten Ausführungsform der vorliegenden Erfindung die untere Elektrode des Kondensators CP10 auch als Steckkontakt 101, der ein Kondensatorkontakt sein soll, verwendet, und die untere Elektrode und der Kondensatorkontakt können gleichzeitig in der Speicherzellenzone MR ausgebildet werden, und der Steckkontakt 101, der ein Kontakt der ersten Verdrahtungslage in der peripheren Schaltungszone LR mit einem Halbleiterelement sein soll, wird auch gleichzeitig ausgebildet. In der Folge kann der Herstellungsprozess vereinfacht werden, so dass die Herstellungskosten gesenkt werden können.
Darüber hinaus ist der Kondensator CP10 in der oberen Hauptfläche der Zwischenlagenisolierschicht 3 eingebettet, und die obere Kondensatorelektrode 103 wird auch als erste Verdrahtungslage in der Speicherzellenzone MR verwendet und kann gleichzeitig mit der Ausbildung der ersten Verdrahtungslage in der peripheren Schaltungszone LR durch das Einzeldamaszierverfahren ausgebildet werden. In der Folge kann der Herstellungsprozess vereinfacht werden, so dass die Herstellungskosten gesenkt werden können.
Da darüber hinaus der Steckkontakt 101 in der Speicherzellenzone MR die obere Kondensatorelektrode 103 durchdringt, kann die Herstellung einfach bewerkstelligt werden.
A-4. Variante
sAls eine Variante des zuvor beschriebenen DRAMs 100 zeigt 16 einen Aufbau eines DRAMs 100A. Dieselben Strukturen wie diejenigen des in 1 gezeigten DRAMs 100 sind mit denselben Bezugszeichen versehen, und deshalb unterbleibt deren wiederholte Beschreibung.
Bei einem in 16 gezeigten Kondensator CP10A durchdringt ein Steckkontakt 101 in einer Speicherzellenzone MR nicht eine obere Kondensatorelektrode 103, sondern weist einen eingesteckten Abschnitt auf, der von der oberen Kondensatorelektrode 103 umgeben ist, und es ist auch eine dielektrische Kondensatorschicht 102 auf einer Endfläche des Steckkontakts 101 vorgesehen, so dass ein Flächenbereich einer unteren Kondensatorelektrode vergrößert ist. Folglich kann ein Speicherladungsbetrag des Kondensators größer ausgelegt werden als derjenige des DRAMs 100. Der Steckkontakt 101 in einer peripheren Schaltungszone LR durchdringt eine Verdrahtungslage 201 nicht.
Nun wird mit Bezug auf 17 ein Verfahren zur Herstellung des DRAMs 100A beschrieben. Schritte, die bis 17 auszuführen sind, sind dieselben wie zuvor mit Bezug auf die 2 bis 9 für die Herstellung des DRAMs 100 beschrieben wurden. Bei dem in 9 gezeigten Schritt wird der Steckkontakt 101 im Kontaktloch CH11 ausgebildet. Dann wird der Steckkontakt 101 im Kontaktloch CH11 durch anisotropisches Ätzen derart entfernt, dass ein Spitzenabschnitt davon bei einem in 17 gezeigten Schritt eine vorbestimmte Tiefe erreicht. In der Folge ist es möglich, den Steckkontakt 101 mit einem Spitzenabschnitt zu erhalten, der auf einem Innenteil des Kontaktlochs CH11 vorgesehen ist. Die Tiefe ist so eingestellt, dass die dielektrische Kondensatorschicht 102 von der oberen Kondensatorelektrode 103 nicht freigelegt wird, wenn die dielektrische Kondensatorelektrode 102 auf einer oberen Endfläche des Steckkontakts 101 ausgebildet und in diesem Zustand mit der oberen Kondensatorelektrode 103 bedeckt wird.
Indem die mit Bezug auf die 10 bis 14 beschriebenen Herstellungsschritte durchgeführt werden, ist es dann möglich, den DRAM 100A mit dem in 16 gezeigten Kondensator CP10A zu erhalten.
A-5. Anwendungsbeispiel
Obwohl der Aufbau des Kondensators in der Speicherzellenzone MR des DRAMs in der mit Bezug auf die 1 bis 15 beschriebenen ersten Ausführungsform und in der mit Bezug auf 16 beschriebenen Variante vereinfacht ist, ist die Anwendung des Kondensators nicht auf die Speicherzellenzone beschränkt, vielmehr kann derselbe Kondensator auf jedes Teil in einem einen Kondensator benötigenden Schaltungsbereich, beispielsweise eine Logikzone, angewandt werden, und darüber hinaus ist eine zu verwendende Halbleitervorrichtung nicht auf den DRAM beschränkt.
18 zeigt ein Beispiel, bei dem der Kondensator nach der vorliegenden Erfindung auf eine andere als die Speicherzellenzone angewandt wird.
In 18 ist in einem Aufbau, bei dem Zwischenlagenisolierschichten L1, L2 und L3 nacheinander vorgesehen sind, eine beispiels weise aus Wolfram (W) bestehende Verdrahtungslage 501 in einer oberen Hauptfläche der Zwischenlagenisolierschicht L1 vorgesehen, ein Kondensator CP20 ist in einer oberen Hauptfläche einer Zwischenlagenisolierschicht L2 vorgesehen, und der Kondensator CP20 und die Verdrahtungslage 501 sind über mehrere Steckkontakte 81 elektrisch miteinander verbunden, die den Kondensator CP20 in einer vertikalen Richtung und die Zwischenlagenisolierschicht L2 durchdringen, um die Verdrahtungslage 501 zu erreichen.
Der Kondensator CP20 hat im Grunde denselben Aufbau wie der mit Bezug auf 1 beschriebene Kondensator CP10, und weist eine obere Kondensatorelektrode 83 auf, die vorgesehen ist, um in einer oberen Hauptfläche einer Zwischenlagenisolierschicht 3 eingebettet zu werden, und eine dielektrische Kondensatorschicht 82, die vorgesehen ist, um eine Seitenfläche und eine untere Fläche der oberen Kondensatorelektrode 83 zu bedecken und beispielsweise aus Ta₂O₅ besteht, und die dielektrische Kondensatorschicht 82 bedeckt eine Seitenfläche des Steckkontakts 81, der die obere Kondensatorelektrode 83 in der vertikalen Richtung durchdringt, und derselbe Abschnitt fungiert als untere Kondensatorelektrode 81. Der Steckkontakt 81 besteht beispielsweise aus Wolfram.
Darüber hinaus ist auch eine Verdrahtungslage 601 selektiv in einer oberen Hauptfläche der Zwischenlagenisolierschicht 3 vorgesehen. Die Verdrahtungslage 601 ist durch den Steckkontakt 81 elektrisch angeschlossen, der die Verdrahtungslage 601 in der vertikalen Richtung und die Zwischenlagenisolierschicht 3 durchdringt, um die Verdrahtungslage 501 zu erreichen.
Danach sind auf der Zwischenlagenisolierschicht L3 selektiv Verdrahtungslagen 92 und 702 vorgesehen und elektrisch über die Zwischenlagenisolierschicht L3 an die obere Kondensatorelektrode 83 bzw. die Verdrahtungslage 601 angeschlossen. Die obere Kondensator elektrode 83, die Verdrahtungslagen 92, 601 und 702, und die Steckkontakte 91 und 701 bestehen beispielsweise aus Kupfer (Cu).
Eine elektrische Ladung kann über die Verdrahtungslage 702, den Steckkontakt 701, die Verdrahtungslage 601, den Steckkontakt 81 und die Verdrahtungslage 501 im Kondensator CP20 gespeichert oder daraus abgeleitet werden.
Darüber hinaus sind in manchen Fällen noch eine Zwischenlagenisolierschicht und eine Verdrahtungslage auf der Zwischenlagenisolierschicht L3 ausgebildet, und deren Darstellung und Beschreibung unterbleibt hier.
Der Kondensator CP20 weist mehrere Steckkontakte 81 (d.h. untere Kondensatorelektroden) zusätzlich zu denselben Wirkungsweisen wie der Kondensator CP10 auf, und besitzt deshalb das Merkmal, dass ein Gesamtflächenbereich der unteren Kondensatorelektrode vergrößert ist, was zu einer Zunahme des Ladungsspeicherbetrags führt.
Genauso wie bei dem mit Bezug auf 16 beschriebenen Kondensator CP10A ist es auch möglich, einen derartigen Aufbau einzusetzen, dass der Steckkontakt 81 die obere Kondensatorelektrode 83 nicht durchdringt und ein eingesteckter Abschnitt von der oberen Kondensatorelektrode 83 umgeben ist, und die dielektrische Kondensatorschicht 82 auch auf einer Endfläche des Steckkontakts 81 vorgesehen ist, was zu einer Zunahme des Flächenbereichs der unteren Kondensatorelektrode führt.
19 zeigt einen Aufbau des Kondensators CP20A mit dem wie zuvor beschriebenen Aufbau. Der Kondensator CP20A unterschiedet sich von dem in 18 gezeigten Kondensator CP20 insofern, als der Steckkontakt 81 die obere Kondensatorelektrode 83 nicht durchdringt. Diesel ben Strukturen wie diejenigen des in 18 gezeigten Kondensators CP20 sind mit denselben Bezugszeichen versehen, und deshalb unterbleibt deren wiederholte Beschreibung. Der Steckkontakt 81 durchdringt die Verdrahtungslage 601 nicht.
B. Zweite Ausführungsform
B-1. Aufbau der Vorrichtung
Mit Bezug auf 20 wird ein Aufbau eines DRAMs 200 für eine Halbleitervorrichtung nach einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben.
20 ist eine Teilschnittansicht einer Speicherzellenzone MR und einer peripheren Schaltungszone LR, wie einer Logikschaltung, eines Leseverstärkers oder eines Decodierers, der im DRAM 200 um die Speicherzellenzone MR herum vorgesehen ist. Dieselben Strukturen wie diejenigen des in 1 gezeigten DRAMs 100 sind mit denselben Bezugszeichen versehen, und deshalb unterbleibt deren wiederholte Beschreibung.
In einer aktiven Zone AR der Speicherzellenzone MR sind Source-Drain-Zonen 11, 12 und 13 selektiv in einer Fläche eines Substrats vorgesehen, und eine Gate-Isolierschicht 21 ist selektiv zwischen oberen Teilen von Rändern der Source-Drain-Zonen 11 und 12 und zwischen oberen Teilen von Rändern der Source-Drain-Zonen 12 und 13 vorgesehen, und eine Gate-Elektrode 22 ist auf der Gate-Isolierschicht 21 vorgesehen. Dann ist eine Siliziumnitridschicht 24 auf der Gate-Elektrode 22 vorgesehen, und eine Randnitridschicht 25 ist vorgesehen, um eine Seitenfläche der Gate-Elektrode 22 bzw. der Siliziumnitridschicht 24 zu bedecken, so dass ein MOS-Transistor entsteht.
Darüber hinaus sind die Gate-Isolierschicht 21, die Gate-Elektrode 22 , die Siliziumnitridschicht 24 und die Randnitridschicht 25 auch noch auf einer Elementisolationsschicht 2 vorgesehen und fungieren als Wortleitung (Transfergatter).
In der aktiven Zone AR der peripheren Schaltungszone LR sind darüber hinaus Source-Drain-Zonen 14 und 15 selektiv in der Fläche des Substrats vorgesehen, und eine Gate-Isolierschicht 31 ist zwischen oberen Teilen von Rändern der Source-Drain-Zonen 14 und 15 vorgesehen. Eine Gate-Elektrode 32 ist auf der Gate-Isolierschicht 31 vorgesehen, eine Siliziumnitridschicht 34 ist auf der Gate-Elektrode 32 vorgesehen, und eine Randnitridschicht 35 ist vorgesehen, um jeweilige Seitenflächen der Gate-Elektrode 32 und der Siliziumnitridschicht 34 zu bedecken, so dass ein MOS-Transistor entsteht.
Eine Stopperschicht zur Ausbildung eines selbstjustierenden Kontakts 9 (im Folgenden als Stopperschicht bezeichnet) ist über den gesamten Flächen der Speicherzellenzone MR und der peripheren Schaltungszone LR vorgesehen. Die Stopperschicht 9 besteht aus einer Siliziumnitridschicht.
Dann ist eine Zwischenlagenisolierschicht 3 wie eine Siliziumoxidschicht vorgesehen, um die Speicherzellenzone MR und die periphere Schaltungszone LR zu bedecken, ein Kondensator CP30 ist in einer oberen Hauptfläche der Zwischenlagenisolierschicht 3 in der Speicherzellenzone MR vorgesehen, und jede elektrische Verbindung des Kondensators CP30 und der Source-Drain-Zonen 11 und 13 erfolgt über einen Steckkontakt 101A, der in den Kondensator CP30 eingesteckt ist und die Source-Drain-Zonen 11 und 13 erreicht. Der Steckkontakt 101A ist so eingesteckt, dass er eine obere Kondensatorelektrode 103A in vertikaler Richtung durchdringt.
Die obere Kondensatorelektrode 103A des Kondensators CP30 ist so vorgesehen, dass sie in der oberen Hauptfläche der Zwischenlagenisolierschicht 3 eingebettet ist und beispielsweise aus Kupfer besteht, und eine dielektrische Kondensatorschicht 102A ist so vorgesehen, dass sie eine Seitenfläche und eine untere Fläche der oberen Kondensatorelektrode 103A bedeckt.
Darüber hinaus ist die dielektrische Kondensatorschicht 102A auch noch vorgesehen, um eine Seitenfläche des Steckkontakts 101A zu bedecken, der so ausgebildet ist, dass er die obere Kondensatorelektrode 103A in einer vertikalen Richtung zu dieser durchdringt, und ein Abschnitt des Steckkontakts 101A, welcher mit der dielektrischen Kondensatorschicht 102A bedeckt ist, fungiert als untere Kondensatorelektrode 101A. Demzufolge wird klar, dass der Steckkontakt 101A ein unterer Elektrodenstecker ist, der als untere Kondensatorelektrode dient. Der Steckkontakt 101A besteht beispielsweise aus Wolfram (W).
Der Steckkontakt 101A nimmt die Form eines rechteckigen Quaders an, um eine rechteckige Querschnittsform auf einer Fläche zu haben, die parallel zu einer Hauptfläche eines Siliziumsubstrats 1 (oder der Zwischenlagenisolierschicht 3) ist, und ist derart vorgesehen, dass eine Längsrichtung des rechteckigen Abschnitts mit einer Richtung einer Gate-Länge des MOS-Transistors zusammenfällt, und elektrisch an die Source-Drain-Zonen 11 und 13 angeschlossen und darüber hinaus in Angriff an einem oberen Teil eines Gate-Aufbaus ist.
In der peripheren Schaltungszone LR ist noch eine Verdrahtungslage 201, die eine erste Verdrahtungslage sein soll, selektiv in der oberen Hauptfläche der Zwischenlagenisolierschicht 3 vorgesehen. Die Verdrahtungslage 201 ist in jeder der Zonen vorgesehen, die über den Source-Drain-Zonen 14 und 15 ausgebildeten Abschnitten entsprechen, und die Source-Drain-Zonen 14 und 15 sind über einen Steckkontakt 101 elek trisch angeschlossen, der die Verdrahtungslage 201 in einer vertikalen Richtung und die Zwischenlagenisolierschicht 3 durchdringt, um die Source-Drain-Zonen 14 und 15 zu erreichen.
Dann ist eine Zwischenlagenisolierschicht 6 auf der Zwischenlagenisolierschicht 3 vorgesehen, und eine Verdrahtungslage 302, die eine zweite Verdrahtungslage sein soll, ist selektiv in einer oberen Hauptfläche der Zwischenlagenisolierschicht 6 in der Speicherzellenzone MR vorgesehen und ist über einen Steckkontakt 301 elektrisch an die obere Kondensatorelektrode 103A angeschlossen.
Während der Steckkontakt 101A in der vorstehenden Beschreibung die Form eines rechteckigen Quaders annimmt, wird vorausgesetzt, dass der Kondensator CP30 als Kondensator für einen Speicher verwendet wird. Falls der Kondensator CP30 in einer anderen Zone als der Speicherzellenzone eingesetzt wird, ist die Form des Steckkontakts 101A nicht auf einen rechteckigen Quader beschränkt, sondern kann ein Kubus oder Zylinder sein.
B-2. Herstellungsverfahren
Nachstehend wird ein Verfahren zur Herstellung des DRAMs 200 mit Bezug auf die 21 bis 30 beschrieben, die Schnittansichten sind, die nacheinander einen Herstellungsprozess zeigen.
Die 21 bis 30 sind Teilschnittansichten einer Speicherzellenzone MR und einer peripheren Schaltungszone LR wie einer Logikschaltung, eines Leseverstärkers oder eines Decodieres, der im DRAM 200 um die Speicherzellenzone MR herum vorgesehen ist.
Zuerst wird bei einem in 21 gezeigten Schritt eine Elementisolationsschicht 2 selektiv in einer Hauptfläche eines Siliziumsubstrats 1 ausgebildet, um eine Speicherzellenzone MR und eine periphere Schaltungszone LR zu bilden, und um eine aktive Zone AR in der Speicherzellenzone MR bzw. der peripheren Schaltungszone LR zu bilden. Durch ein herkömmliches Verfahren wird dann ein Schichtungsaufbau aus einer Gate-Isolierschicht 21, einer Gate-Elektrode 22 und einer Siliziumnitridschicht 24 selektiv in der aktiven Zone AR der Speicherzellenzone MR ausgebildet, und ein Schichtungsaufbau aus einer Gate-Isolierschicht 31, einer Gate-Elektrode 32 und einer Siliziumnitridschicht 34 wird selektiv in der peripheren Schaltungszone LR ausgebildet. Die Gate-Isolierschichten 21 und 31 bestehen beispielsweise aus einer Siliziumoxidschicht und haben Dicken, die so eingestellt sind, dass sie ca. 2 nm betragen, die Gate-Elektroden 22 und 32 bestehen aus einer Polysiliziumschicht und haben Dicken, die so eingestellt sind, dass sie ca. 100 nm betragen, und die Siliziumnitridschichten 24 und 34 werden durch ein CVD-Niederdruckverfahren ausgebildet und haben Dicken, die so eingestellt sind, dass sie beispielsweise 100 nm betragen.
In der Speicherzellenzone MR ist auch der Schichtungsaufbau aus der Gate-Isolierschicht 21, der Gate-Elektrode 22 und der Siliziumnitridschicht 24 auf der Elementisolationsschicht 2 ausgebildet.
Bei einem in 22 gezeigten Schritt wird als Nächstes ein Störstellenion implantiert, indem die Siliziumoxidschicht 24 und die Gate-Elektrode 22 als Implantationsmasken in der Speicherzellenzone MR verwendet werden, so dass sich Source-Drain-Zonen 11, 12 und 13 in der Hauptfläche des Siliziumsubstrats 1 bilden. Darüber hinaus wird in der peripheren Schaltungszone LR ein Störstellenion implantiert, indem die Siliziumnitridschicht 34 und die Gate-Elektrode 32 als Implantationsmasken verwendet werden, so dass sich Source-Drain-Zonen 14 und 15 in der Hauptfläche des Siliziumsubstrats 1 bilden.
Dann wird eine Randnitridschicht 25 so ausgebildet, dass sie Seitenflächen der Siliziumnitridschicht 24 und der Gate-Elektrode 22 bedeckt, und darüber hinaus wird eine Randnitridschicht 35 so ausgebildet, dass sie Seitenflächen der Siliziumnitridschicht 34 und der Gate-Elektrode 32 bedeckt, so dass ein MOS-Transistor entsteht. Die Randnitridschicht 35 wird durch das CVD-Niederdruckverfahren ausgebildet, und eine Dicke von dieser wird so eingestellt, dass sie beispielsweise 100 nm beträgt.
Bei einem in 23 gezeigten Schritt wird als Nächstes eine Stopperschicht 9 über einer gesamten Fläche des Siliziumsubstrats 1 ausgebildet, und eine Gatestruktur jedes MOS-Transistors wird mit der Stopperschicht 9 bedeckt. Die Stopperschicht 9 wird durch das CVD-Niederdruckverfahren ausgebildet, und eine Dicke von dieser wird so eingestellt, dass sie beispielsweise 50 nm beträgt.
Bei einem in 24 gezeigten Schritt wird als Nächstes eine Zwischenlagenisolierschicht 3A, die aus einer Siliziumoxidschicht besteht und eine Dicke von ca. 400 nm hat, über der gesamten Fläche des Siliziumsubstrats 1 ausgebildet, wodurch beispielsweise der MOS-Transistor bedeckt wird. In der Speicherzellenzone MR wird dann ein Kontaktloch CH1 ausgebildet, das die Zwischenlagenisolierschicht 3A durchdringt, um die Source-Drain-Zone 12 zu erreichen, und eine Leiterschicht, die beispielsweise aus Wolfram besteht und eine Dicke von ca. 100 nm hat, wird danach auf der Zwischenlagenisolierschicht 3A ausgebildet, und das Kontaktloch CH1 wird aufgefüllt, um einen Steckkontakt 41 zu bilden. Danach wird die Leiterschicht selektiv entfernt, wodurch eine Bitleitung 42 ausgebildet wird.
Bei einem in 25 gezeigten Schritt wird als Nächstes eine Zwischenlagenisolierschicht, die beispielsweise aus einer Siliziumoxidschicht besteht und eine Dicke von ca. 600 nm hat, auf der Zwischen lagenisolierschicht 3A ausgebildet, so dass zusammen mit der Zwischenlagenisolierschicht 3A eine Zwischenlagenisolierschicht 3 mit einer Dicke von ca. 1000 nm erhalten wird.
Dann wird eine Schutzschicht auf eine gesamte Fläche der Zwischenlagenisolierschicht 3 aufgetragen, und es wird eine Schutzschichtstruktur durch Fotolithografie übertragen, um eine Schutzschichtmaske RM11 in der Speicherzellenzone MR und der peripheren Schaltungszone LR auszubilden.
Unter Verwendung der Schutzschichtmaske RM11 wird danach anisotropisches Trockenätzen durchgeführt, um die Kontaktlöcher CH21 und CH11 auszubilden, die die Zwischenlagenisolierschicht 3 in der Speicherzellenzone MR und der peripheren Schaltungszone LR durchdringen. Indem beispielsweise eine Bedingung festgelegt wird, dass eine Ätzrate der Siliziumoxidschicht beim Ätzen für die Siliziumnitridschicht erhöht wird, wird eine Bedingung so eingestellt, dass die Ätzrate der Siliziumoxidschicht fünf Mal so hoch ist wie diejenige der Siliziumnitridschicht beim Ätzen unter Verwendung eines Gases wie C₄F₈, ist es möglich zu verhindern, dass der Ätzvorgang das Siliziumsubstrat 1 und die Gatestruktur erreicht.
Das Kontaktloch CH21 wird derart ausgebildet, dass ein Abschnitt ausgehend von den Source-Drain-Zonen 11 und 13 bis zu einem oberen Teil der Gatestruktur auch eine Öffnung ist, wobei eine Öffnungsform rechteckig ist und eine Längsrichtung davon mit einer Richtung einer Gate-Länge des MOS-Transistors zusammenfällt. Das Kontaktloch CH11 in der peripheren Schaltungszone LR ist an Stellen vorgesehen, die die Source-Drain-Zonen 14 und 15 erreichen.
Nach dem Entfernen der Schutzschichtmaske RM11 wird als Nächstes die auf den Source-Drain-Zonen 11 und 13 und den Source- Drain-Zonen 14 und 15 vorhandene Stopperschicht 9 bei einem in 26 gezeigten Schritt unter Verwendung der Zwischenlagenisolierschicht 3 als Ätzmaske entfernt. Zu diesem Zeitpunkt wird die Stopperschicht 9 auf der Gatestruktur, die nicht mit der Zwischenlagenisolierschicht 3 bedeckt ist, in der Speicherzellenzone MR entfernt.
Bei einem in Schritt 27 gezeigten Schritt wird als Nächstes eine Leiterschicht, die beispielsweise aus Wolfram besteht und eine Dicke von ca. 200 nm hat, über der gesamten Fläche der Zwischenlagenisolierschicht 3 ausgebildet und in die Kontaktlöcher CH21 und CH11 eingebettet. Dann wird die auf der Zwischenlagenisolierschicht 3 vorgesehene Leiterschicht durch CMP entfernt, und ein Steckkontakt 101A wird im Kontaktloch CH21 und ein Steckkontakt 101 im Kontaktloch CH11 gebildet.
Ein Bereich eines Abschnitts, in dem der Steckkontakt 101A mit den Source-Drain-Zonen 11 und 13 in Berührung kommt, wird selbstjustierend in einem Anordnungszwischenraum der Gatestruktur festgelegt. Deshalb wird der Steckkontakt 101A als selbstjustierender Kontakt bezeichnet.
Bei einem in 28 gezeigten Schritt wird eine Schutzschicht auf die gesamte Fläche der Zwischenlagenisolierschicht 3 aufgetragen, und es wird eine Schutzschichtstruktur zur Ausbildung eines Kondensators und einer ersten Verdrahtungslage durch Fotolithografie übertragen, wodurch eine Schutzschichtmaske RM12 entsteht.
In der Schutzschichtstruktur zur Ausbildung eines Kondensators ist ein breiter Bereich einschließlich mehrerer Speicherzellen, in dem später eine obere Kondensatorelektrode 103A ausgebildet werden soll, eine Öffnung. In der Schutzschichtstruktur zur Ausbildung einer ersten Verdrahtungslage, ist ein Bereich, in dem die erste Verdrahtungslage später ausgebildet werden soll, eine Öffnung.
Als Nächstes wird das anisotropische Trockenätzen unter Verwendung der Schutzschichtmaske RM12 durchgeführt, um die Zwischenlagenisolierschicht 3 selektiv zu entfernen. In der Folge werden ein Ausnehmungsabschnitt RP11 zur Ausbildung eines Kondensators bzw. ein Ausnehmungsabschnitt RP12 zur Ausbildung einer ersten Verdrahtungslage in der Speicherzellenzone MR und der peripheren Schaltungszone LR gleichzeitig vorgesehen. Die Ausnehmungsabschnitte RP11 und RP12 haben Tiefen von ca. 250 nm, und der Steckkontakt 101A springt von jeweiligen Bodenabschnitten vor.
Dann wird die Schutzschichtmaske RM12 entfernt. Bei einem in 29 gezeigten Schritt wird danach eine dielektrische Schicht, die beispielsweise aus Ta₂O₅ besteht und eine Dicke von ca. 10 nm hat, über den gesamten Flächen der Speicherzellenzone MR und der peripheren Schaltungszone LR ausgebildet. In der Speicherzellenzone MR wird danach eine Schutzschichtmaske RM13 strukturiert, um die dielektrische Schicht zu bedecken. Dann wird die dielektrische Schicht in der peripheren Schaltungszone LR durch Ätzen entfernt, wodurch nur in der Speicherzellenzone MR eine dielektrische Kondensatorschicht 102A entsteht. Die dielektrische Kondensatorschicht 102A wird entlang einer Innenfläche des Ausnehmungsabschnitts RP11 gebildet und ist darüber hinaus vorgesehen, um eine Seitenfläche und eine Endfläche des Steckkontakts 101A zu bedecken, die von einer Bodenfläche des Ausnehmungsabschnitts RP11 vorspringen.
Als Nächstes wird die Schutzschichtmaske RM13 entfernt. Bei einem in 30 gezeigten Schritt wird dann eine Leiterschicht, die beispielsweise aus Kupfer besteht und eine Dicke von ca. 300 nm hat, über den gesamten Flächen der Speicherzellenzone MR und der peripheren Schaltungszone LR ausgebildet und die Leiterschicht in die Ausnehmungsabschnitte RP11 und RP12 eingebettet.
Dann wird eine Abflachung durchgeführt, indem die Leiterschicht, die auf der Zwischenlagenisolierschicht 3 ausgebildet ist, und die Leiterschicht, die sich auf den Ausnehmungsabschnitten RP11 und RP12 erhebt, durch CMP entfernt wird. In diesem Fall wird in der Speicherzellenzone MR die auf der Endfläche des Steckkontakts 101A vorhandene dielektrische Kondensatorschicht 102A zusammen mit der auf der Zwischenlagenisolierschicht 3 vorhandenen dielektrischen Kondensatorschicht 102A entfernt.
Im Ergebnis wird der Kondensator CP30 durch die obere Kondensatorelektrode 103A und die dielektrische Kondensatorschicht 102A, die in der oberen Hauptfläche der Zwischenlagenisolierschicht 3 eingebettet sind, erhalten und der Steckkontakt 101A, der vorgesehen ist, um die obere Kondensatorelektrode 103 in einer vertikalen Richtung zu dieser zu durchdringen, und der als untere Kondensatorelektrode in der Speicherzellenzone MR dient, und die Verdrahtungslage 201, die in der oberen Hauptfläche der Zwischenlagenisolierschicht 3 eingebettet ist, wird in der peripheren Schaltungszone LR erhalten.
Dann wird der in 20 gezeigte DRAM 200 durch ein Verfahren zur Herstellung einer zweiten Verdrahtungslage unter Verwendung des mit Bezug auf die 13 und 14 beschriebenen Doppeldamaszierverfahrens erhalten.
31 zeigt ein Beispiel eines planen Aufbaus der Speicherzellenzone MR im DRAM 200.
31 zeigt einen planen Aufbau der Speicherzellenzone von der Seite der oberen Kondensatorelektrode 103A aus gesehen, in dem in 30 dargestellten Zustand. Der Einfachheit halber ist die obere Kondensatorelektrode 103A in einer durchbrochenen Linie dargestellt, und ein Aufbau einer Lage, die unter der oberen Kondensatorelektrode 103A vorhanden ist, ist deutlich dargestellt. Darüber hinaus ist nur ein Teil der Bitleitung 42 gezeigt. Die Speicherzellenzone MR in den 21 bis 30 entspricht einer Schnittansicht entlang einer Linie B-B. Es ist klar, dass die obere Kondensatorelektrode 103A vorgesehen ist, um einen breiten Bereich einschließlich mehrerer Speicherzellen zu bedecken.
30 zeigt einen Aufbau, bei dem ein Steckkontakt 101A an die Source-Drain-Zonen 11 bzw. 12 angeschlossen ist. Wenn die Source-Drain-Zonen 11 und 12 große Bereiche aufweisen und mehrere Steckkontakte 101A angeschlossen werden können, können die Steckkontakte 101A vorgesehen werden. In der Folge ist es möglich, eine Stromladungsspeicherungskapazität pro Speicherzelle zu erhöhen.
B-3. Funktion und Wirkung
Wie vorstehend beschrieben, wird bei der Halbleitervorrichtung nach der zweiten Ausführungsform der vorliegenden Erfindung die untere Elektrode des Kondensators CP30 auch als Steckkontakt 101A, der ein Kondensatorkontakt sein soll, verwendet, und die untere Elektrode und der Kondensatorkontakt können gleichzeitig in der Speicherzellenzone MR ausgebildet werden, und der Steckkontakt 101A, der ein Kontakt der ersten Verdrahtungslage in der peripheren Schaltungszone LR sein soll, und ein Halbleiterelement werden auch gleichzeitig ausgebildet. In der Folge kann der Herstellungsprozess vereinfacht werden, so dass die Herstellungskosten gesenkt werden können.
Darüber hinaus ist der Kondensator CP30 in der oberen Hauptfläche der Zwischenlagenisolierschicht 3 eingebettet, und die obere Kondensatorelektrode 103A wird auch als erste Verdrahtungslage in der Speicherzellenzone MR verwendet und kann gleichzeitig mit der Ausbildung der ersten Verdrahtungslage in der peripheren Schaltungszone LR durch das Einzeldamaszierverfahren ausgebildet werden. In der Folge kann der Herstellungsprozess vereinfacht werden, so dass die Herstellungskosten gesenkt werden können.
Darüber hinaus kann, da der Steckkontakt 101A, der auch als untere Kondensatorelektrode dient, die Form eines rechteckigen Quaders annimmt und den Aufbau eines selbstjustierenden Kontakts verwendet, ein Flächenbereich davon stark vergrößert und ein Speicherladungsbetrag erhöht werden.
Obwohl die Erfindung ausführlich aufgezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten erläuternd und nicht einschränkend. Es ist deshalb selbstverständlich, dass zahlreiche Abwandlungen und Änderungen angedacht werden können, ohne dass dabei den Rahmen der Erfindung verlassen würde.

Claims

Halbleitervorrichtung mit einem mehrlagigen Aufbau, umfassend: einen Kondensator (CP10, CP10A, CP20, CP20A, CP30), der in einer oberen Hauptfläche einer ersten Zone einer Zwischenlagenisolierschicht (3) vorgesehen ist; und eine Verdrahtungslage (201), die in einer oberen Hauptfläche einer zweiten Zone der Zwischenlagenisolierschicht vorgesehen ist, wobei der Kondensator eine obere Kondensatorelektrode (103, 83, 103A) aufweist, die vorgesehen ist, um in der oberen Hauptfläche der ersten Zone der Zwischenlagenisolierschicht (3) eingebettet zu sein; eine dielektrische Kondensatorschicht (102, 82, 102A), die vorgesehen ist, um mindestens eine Seitenfläche und eine untere Fläche der oberen Kondensatorelektrode zu bedecken; und mindestens einen unteren Elektrodenstecker (101, 81, 101A), der den Kondensator an einen Aufbau einer Schicht elektrisch anschließt, die unter dem Kondensator vorgesehen ist, und der einen Abschnitt aufweist, der in einer vertikalen Richtung der oberen Kondensatorelektrode eingesteckt ist, wobei der eingesteckte Abschnitt als untere Kondensatorelektrode fungiert, und die dielektrische Kondensatorschicht darüber hinaus eine Fläche des eingesteckten Abschnitts des mindestens einen unteren Elektrodensteckers bedeckt, und die Verdrahtungslage (201) über mindestens einen Steckkontakt (101, 81) mit einem Abschnitt, der in einer vertikalen Richtung der Verdrahtungslage eingesteckt ist, elektrisch an einen Aufbau einer Schicht angeschlossen ist, die unter der Verdrahtungslage vorgesehen ist.
Halbleitervorrichtung nach Anspruch 1, wobei der mindestens eine untere Elektrodenstecker derart vorgesehen ist, dass der in die obere Kondensatorelektrode eingesteckte Abschnitt die obere Kondensatorelektrode durchdringt, und die dielektrische Kondensatorschicht vorgesehen ist, um eine Seitenfläche des eingesteckten Abschnitts des mindestens einen unteren Elektrodensteckers zu bedecken.
Halbleitervorrichtung nach Anspruch 1, wobei der mindestens eine untere Elektrodenstecker derart vorgesehen ist, dass der in die obere Kondensatorelektrode eingesteckte Abschnitt die obere Kondensatorelektrode nicht durchdringt, und die dielektrische Kondensatorschicht vorgesehen ist, um eine Seitenfläche und eine Endfläche des eingesteckten Abschnitts des mindestens einen unteren Elektrodensteckers zu bedecken.
Halbleitervorrichtung nach Anspruch 1, wobei der mindestens eine untere Elektrodenstecker die Form eines rechteckigen Quaders mit einer rechteckigen Querschnittsform auf einer Fläche annimmt, die zu einer Hauptfläche der Zwischenlagenisolierschicht parallel ist.
Halbleitervorrichtung nach Anspruch 4, wobei der mindestens eine untere Elektrodenstecker, der die Form eines rechteckigen Quaders annimmt, ein Stecker ist, der elektrisch an eine Source-Drain-Zone eines auf einem Halbleitersubstrat vorgesehenen MOS-Transistors angeschlossen werden soll, und derart vorgesehen ist, dass eine Längsrichtung eines rechteckigen Abschnitts davon mit einer Richtung einer Gate-Länge des MOS-Transistor zusammenfällt und auch an einer Gatestruktur des MOS-Transistors in einer unteren Endfläche von diesem in Angriff ist.
Halbleitervorrichtung nach Anspruch 1, wobei der mindestens eine untere Elektrodenstecker mehrere untere Elektrodenstecker umfasst, und die unteren Elektrodenstecker gemeinsam elektrisch an den Aufbau einer Lage, die unter dem Kondensator vorhanden ist, angeschlossen sind.
Halbleitervorrichtung nach Anspruch 1, wobei der mindestens eine Steckkontakt und der mindestens eine untere Elektrodenstecker aus demselben Material bestehen, und die Verdrahtungslage und die obere Kondensatorelektrode aus demselben Material bestehen.
Halbleitervorrichtung nach Anspruch 7, wobei die erste Zone der Zwischenlagenisolierschicht eine Speicherzellenzone ist, welche eine elektrische Ladung im Kondensator speichert, um Daten festzuhalten, und die zweite Zone der Zwischenlagenisolierschicht eine periphere Schaltungszone ist, die in Verknüpfung mit der Speicherzellenzone betrieben werden soll.