-
VERWANDTE ANMELDUNGEN
-
Diese Anmeldung beansprucht den Prioritätsvorteil aus vorläufiger
US-Anmeldung Nr. 63/135,072 mit dem Titel „Speicherreparatur mit Redundanznutzenoptimierung“ eingereicht am 8. Januar 2021, deren gesamter Inhalt hierdurch durch Bezugnahme für alle Zwecke aufgenommen wird.
-
HINTERGRUND
-
Trotz größter Bemühungen werden viele Speicherdies mit defekten Speicherzellen hergestellt. Solche Speicherdies können durch Nutzen von Redundanzzellen zu funktionsfähigen Speicherdies „repariert“ werden. Zum Beispiel können Wortleitungen, die mit mindestens einer defekten Speicherzelle verbunden sind, logisch mit einer Redundanzwortleitung, die mit einer Zeile von Redundanzspeicherzellen verbunden ist, ersetzt werden. Ein Speicherdie, der defekte Speicherzellen einschließt, die über mehr Wortleitungen als die Gesamtanzahl an Redundanzwortleitungen verteilt sind, wird möglicherweise nicht repariert und müssen daher ausgesondert werden.
-
Figurenliste
-
Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verständlich, wenn diese in Verbindung mit den beigefügten Figuren gelesen wird. Es sei angemerkt, dass entsprechend der üblichen Branchenpraxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
- 1 ist ein Bestandteilsblockdiagramm eines beispielhaften Direktzugriffsspeicherdies nach einer Ausführungsform der vorliegenden Offenbarung.
- 2 ist eine vergrößerte Ansicht einer Speicherbank innerhalb des beispielhaften Direktzugriffsspeicherdies von 1 gemäß einer Ausführungsform der vorliegenden Offenbarung.
- 3 veranschaulicht schematisch einen Prozess zum Bestimmen einer Fehlerbitzählung pro Wortleitung für jede Hauptwortleitung in einer Speicherbank gemäß einer Ausführungsform der vorliegenden Offenbarung.
- 4 veranschaulicht schematisch einen Prozess, der für jede Ersatzwortleitung in einer Speicherrückseite eine Fehlerbitzählung pro Wortleitung bestimmt, gemäß einer Ausführungsform der vorliegenden Offenbarung.
- 5 ist ein erstes Flussdiagramm, das eine erste beispielhafte Sequenz von Verarbeitungsschritten zum Herstellen eines Direktzugriffsspeicherdies der vorliegenden Offenbarung veranschaulicht.
- 6 ist eine vergrößerte Ansicht von Substitutions-Speicherzellen auf Bitebene innerhalb des beispielhaften Direktzugriffsspeicherdies von 1 gemäß einer Ausführungsform der vorliegenden Offenbarung.
- 7 ist eine vergrößerte Ansicht einer alternativen Konfiguration einer Speicherbank innerhalb des beispielhaften Direktzugriffsspeicherdies von 1 gemäß einer Ausführungsform der vorliegenden Offenbarung.
- 8 ist ein zweites Flussdiagramm, das eine zweite beispielhafte Sequenz von Verarbeitungsschritten zum Herstellen eines Direktzugriffsspeicherdies der vorliegenden Offenbarung veranschaulicht.
- 9 ist eine Tabelle, die verschiedene Fehlerbitzählungslisten tabelliert, die im Laufe von Verwendung der Verfahren von Ausführungsformen der vorliegenden Offenbarung erzeugt und eingesetzt werden können.
-
DETAILLIERTE BESCHREIBUNG
-
Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen bzw. Ausführungsbeispiele zum Implementieren unterschiedlicher Merkmale des bereitgestellten Gegenstands bereit. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend konkrete Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich lediglich Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen einschließen, in denen das erste und zweite Merkmal in direktem Kontakt gebildet werden, und auch Ausführungsformen einschließen, in denen zusätzliche Merkmale derart zwischen dem ersten und dem zweiten Merkmal gebildet werden können, dass das erste und das zweite Merkmal nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder Buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Ausgestaltungen vor.
-
Ferner können räumlich relative Begriffe wie „unter“, „unterhalb“, „untere/r/s“, „oberhalb“, „obere/r/s“ und dergleichen hier zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elementes oder Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren gezeigten Ausrichtung unterschiedliche Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb umfassen. Der Gegenstand kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Beschreibungen können ebenso dementsprechend interpretiert werden.
-
Bezug nehmend auf 1 ist ein Bestandteilsblockdiagramm eines beispielhaften Direktzugriffsspeicherdies nach einer Ausführungsform der vorliegenden Offenbarung veranschaulicht. Der Direktzugriffsspeicherdie umfasst eine Vielzahl von Direktzugriffsspeicherzellen, d. h. Speicherzellen, auf die bei Angabe eines Satzes von logischen Adressen, wie einer Kombination einer Wortleitungsadresse und einer Bitleitungsadresse, wahlfrei zugegriffen werden kann. Zum Beispiel kann der Direktzugriffsspeicherdie ein Array von dynamischen Direktzugriffsspeicherzellen umfassen, die eine jeweilige Reihenschaltung eines Zugriffstransistors und eines Kondensators einschließen. Ein Knoten des Kondensators kann mit einem Source-Bereich des Zugriffstransistors verbunden sein, und die Gate-Elektrode des Zugriffstransistors kann ein Abschnitt einer Wortleitung sein, die durch einen Wortleitungs-Steuertransistor aktiviert werden kann. Der Drain-Bereich des Zugriffstransistors kann durch eine Drain-Verbindungsstruktur, wie eine Drainkontakt-Durchkontaktierungsstruktur, mit einer jeweiligen Bitleitung verbunden sein. Im Allgemeinen kann jede Direktzugriffsspeicherzelle in einer Array-Umgebung innerhalb einer jeweiligen Speicherbank bereitgestellt sein.
-
Der beispielhafte Direktzugriffsspeicherdie schließt acht Speicherbänke ein, die mit „Speicherbank_i“ bezeichnet sind, wobei die ganze Zahl i von 0 bis 7 läuft. Im Allgemeinen schließt ein Direktzugriffsspeicherdie gemäß Ausführungsformen der vorliegenden Offenbarung mindestens eine Speicherbank ein. Jede Speicherbank schließt ein zweidimensionales Array von Speicherzellen ein, auf die durch einen jeweiligen Satz von Wortleitungen und einem jeweiligen Satz von Bitleitungen zugegriffen werden kann. Jede Wortleitung schließt Gate-Elektroden für eine Reihe von Zugriffstransistoren ein, die seitlich entlang einer ersten horizontalen Richtung beabstandet sein können, und jede Bitleitung kann mit einem jeweiligen Satz von innerhalb einer jeweiligen Spalte von Zugriffstransistoren lokalisierten Drain-Bereichen verbunden sein, die entlang einer zweiten horizontalen Richtung angeordnet sind, die rechtwinklig zur ersten horizontalen Richtung sein kann. Während die vorliegende Offenbarung unter Einsetzen einer Ausführungsform beschrieben wird, in der ein Direktzugriffsspeicherdie acht Speicherbänke einschließt, werden hierin ausdrücklich Ausführungsformen in Betracht gezogen, in denen eine unterschiedliche Anzahl von Speicherbänken innerhalb eines Direktzugriffsspeicherdies vorhanden ist.
-
Der Direktzugriffsspeicherdie kann eine Zeilen/Spalten-Decodierschaltung umfassen, die eine Schaltung ist, die die Wortleitungsadressen und Bitleitungsadressen im Laufe von Betrieb des Direktzugriffsspeicherdies decodiert. Eine Wortleitung, die der decodierten Wortleitungsadresse entspricht, kann durch die Zeilen/Spalten-Decodierschaltung aktiviert werden, und ein Satz von Bitleitungen innerhalb der Speicherbank, die die Adresse der ausgewählten Bitleitung einschließt, kann durch die Zeilen/Spalten-Decodierschaltung aktiviert werden. Im Allgemeinen aktiviert die Zeilen/Spalten-Decodierschaltung mindestens eine Wortleitung und einen Satz von Bitleitungen, die der eine ausgewählten Adresse oder einem ausgewählten Adressbereich im Laufe von Betrieb des Direktzugriffsspeicherdies zugeordnet sind.
-
Der Direktzugriffsspeicherdie kann eine Steuerschaltung umfassen, die verschiedene Vorgänge innerhalb des Direktzugriffsspeicherdies steuert. Die verschiedenen Vorgänge schließen Programmiervorgänge (d. h. Schreibvorgänge), Löschvorgänge und Lesevorgänge ein.
-
Der Direktzugriffsspeicherdie kann mindestens eine Eingabe/Ausgabeschaltung umfassen, die Datenfluss in den und aus dem Direktzugriffsspeicherdie steuert. Auffangregister und Datenpuffer können innerhalb der mindestens einen Eingabe/Ausgabeschaltung bereitgestellt sein.
-
Der Direktzugriffsspeicherdie kann eine Stromversorgungsschaltung umfassen, die dazu eingerichtet ist, Versorgungsspannungen an die Speicherbänke und verschiedene weitere Schaltungen innerhalb des Direktzugriffsspeicherdies bereitzustellen. Verschiedene weitere Peripherieschaltungen (nicht veranschaulicht), wie Taktschaltungen, Signalpuffer und Signalverstärker, können innerhalb des Direktzugriffsspeicherdies nach Bedarf bereitgestellt sein.
-
Gemäß einem Aspekt der vorliegenden Offenbarung kann der Direktzugriffsspeicherdie mindestens einen Redundanzsicherungsbereich umfassen, der Redundanzsicherungselemente einschließt, die erste Redundanzsicherungselemente und zweite Redundanzsicherungselemente einschließen können. Die ersten Redundanzsicherungselemente können programmierbare Nurlesespeicher(PROM)-Elemente wie elektrisch programmierbare Sicherungen umfassen. Die ersten Redundanzsicherungselemente können dazu eingerichtet sein, elektrische Verbindung zwischen der Zeilen-Spalten-Dekodierschaltung und Wortleitungen innerhalb der Speicherbänke zu rekonfigurieren. Wenn zum Beispiel ein Satz von defekten Hauptwortleitungen in einer Speicherbank mit einen Satz von Ersatzwortleitungen logisch ersetzt wird, sind die ersten Redundanzsicherungselemente dazu eingerichtet, eine jeweilige eine der Ersatzwortleitungen zu aktivieren, wenn eine Wortleitungsadresse, die einer der defekten Wortleitungen entspricht, durch die Zeilen/Spalten-Decodierschaltung decodiert wird. In einer Ausführungsform kann jedes erste Redundanzsicherungselement eingesetzt werden, um eine defekte Hauptwortleitung mit einer jeweiligen einen der Ersatzwortleitungen logisch zu ersetzen.
-
Gemäß einem Aspekt der vorliegenden Offenbarung können in einer Speicherbank Substitutions-Speicherzellen bereitgestellt werden, die eingesetzt werden können, um individuelle Speicherbits, die nach Ersatz von defekten Hauptwortleitungen mit Ersatzwortleitungen in einer beliebigen der Speicherbänke verbleiben können, logisch zu ersetzen. In einer Ausführungsform kann jedes zweite Redundanzsicherungselement eingesetzt werden, um eine defekte Speicherzelle mit einer jeweiligen einen der Substitutions-Speicherzellen logisch zu ersetzen, d. h. mit einer einzelnen Substitutions-Speicherzelle, die dazu eingerichtet ist, ein einzelnes Datenbit zu speichern.
-
2 ist eine vergrößerte Ansicht einer Speicherbank innerhalb des beispielhaften Direktzugriffsspeicherdies von 1 gemäß einer Ausführungsform der vorliegenden Offenbarung. Die in 2 veranschaulichte Speicherbank kann eine beliebige der Speicherbänke (z. B. Speicherbank_0 bis Speicherbank_7) in 1 sein. Gemäß einer Ausführungsform der vorliegenden Offenbarung kann die Speicherbank einen Hauptspeicherarraybereich und einen Redundanzspeicherarraybereich umfassen. In einer Ausführungsform umfasst der Hauptarraybereich M x N mit M Hauptwortleitungen und N Bitleitungen verbundene Hauptspeicherzellen, und der Redundanzspeicherarraybereich umfasst R x N mit R Ersatzwortleitungen und den N Bitleitungen verbundene Redundanzspeicherzellen. In einer Ausführungsform kann die ganze Zahl M eine Zahl mit einer ganzzahligen Potenz von 2 sein, d. h. 2k, in der k in einem Bereich von 8 bis 20 liegen kann. Die ganze Zahl N kann, muss aber nicht, eine Zahl sein, die eine ganzzahlige Potenz von 2 ist, d. h. 21, in der 1 in einem Bereich von 8 bis 20 liegen kann. Die ganze Zahl R beträgt im Allgemeinen weniger als M und kann in einem Bereich von 0,1 % bis 10 %, wie von 0,2 % bis 5 %, der Zahl M liegen.
-
Die M x N Hauptspeicherzellen können innerhalb eines Hauptspeicherarraybereichs lokalisiert sein. Die R x N Redundanzspeicherzellen können innerhalb eines Redundanzspeicherarraybereichs lokalisiert sein, der seitlich von dem Hauptspeicherarraybereich entlang der Richtung der Bitleitungen versetzt sein kann. Die Hauptwortleitungen können numerisch von einer Seite zur einer anderen sequenziell mit einem numerischen Index nummeriert werden, der mit jeder Verschiebung von einer Hauptwortleitung zu einer anderen um 1 steigt. Die Hauptwortleitungen können zum Beispiel numerisch nummeriert werden, sodass eine (i + 1)-te Hauptwortleitung als PWL_i bezeichnet wird, in der sich die ganze Zahl i von 0 bis (M-1) ändert. Die Ersatzwortleitungen können von einer Seite zu einer anderen numerisch sequenziell mit einem numerischen Index nummeriert werden, der mit jeder Verschiebung von einer Ersatzwortleitung zu einer anderen um 1 steigt. Zum Beispiel können die Ersatzwortleitungen numerisch nummeriert werden, sodass eine (j + 1)-te Ersatzwortleitung als RWL_j bezeichnet wird, in der sich die ganze Zahl j von 0 bis (R-1) ändert. Die Bitleitungen können senkrecht zu den Hauptwortleitungen und den Ersatzwortleitungen sein. Die Bitleitungen können von einer Seite zu einer anderen numerisch sequenziell bezeichnet werden, sodass eine (k + 1)-te Bitleitung als BL_k bezeichnet wird, in der sich die ganze Zahl k von 0 bis (N-1) ändert.
-
Im Allgemeinen kann jede Speicherbank unter Einsetzen einer Sequenz von Halbleiterherstellungsverarbeitungsschritten hergestellt werden. Prüfen jedes Direktzugriffsspeicherdies kann in einem Prüfschritt durchgeführt werden, der vor Dicing der Direktzugriffsspeicherdies innerhalb eines Wafers in eine Vielzahl von diskreten Direktzugriffsspeicherdies durchgeführt werden kann. Im Laufe eines Prüfschritts können Ausfälle in der Funktionalität jeder Speicherzelle innerhalb jeder Speicherbank identifiziert werden. Im Laufe des Prüfschritts kann eine Ausfallbitmap des Arrays der M x N Hauptspeicherzellen und eine Ausfallbitmap des Arrays der R x N Redundanzspeicherzellen erzeugt werden. Ein Ausfall einer Speicherzelle kann jeglichen Mangel beim Bereitstellen der Funktionalität der Speicherzelle einschließen und kann einen Ausfall beim Programmieren, einen Ausfall beim Löschen oder einen Ausfall beim Lesen einschließen. Im Allgemeinen kann jeglicher Ausfall beim zufälligen Schreiben von „1“ oder „0“ und/oder zufälligen Lesen eines korrekten Werts für „1“ oder „0“ als ein Ausfall in der Funktionalität einer Speicherzelle betrachtet werden.
-
3 veranschaulicht schematisch einen Prozess zum Bestimmen einer Fehlerbitzählung pro Wortleitung für jede Hauptwortleitung PWL_i in einer Speicherbank gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Fehlerbitzählung pro Wortleitung für eine beliebige gegebene Hauptwortleitung PWL_i kann durch Zählen der Gesamtanzahl von Fehlerspeicherzellen bestimmt werden, die von der Hauptwortleitung PWL_i adressiert werden. Zum Beispiel ist die Gesamtanzahl von Fehlerspeicherzellen, die von einer ersten Hauptwortleitung PWL_0 adressiert werden, eine erste Hauptfehlerbitzählung PFBC(0) für die erste Hauptwortleitung PWL _0. Für jede ganze Zahl i zwischen 0 und M (d. h. für jede ganze Zahl i, die von 1 bis (M-1) reicht), ist die Gesamtanzahl von Fehlerspeicherzellen, die von der (i + 1)-ten Hauptwortleitung PWL_i adressiert werden, eine (i + 1)-te Hauptfehlerbitzählung PFBC(i) der (i + 1)-ten Hauptwortleitung PWL_i. Im Allgemeinen kann die Fehlerbitzählung pro Wortleitung für jede Hauptwortleitung PWL_i in einer Speicherbank durch Zählen der Gesamtanzahl von Fehlerspeicherzellen (wie in einem Prüfschritt identifiziert) erzeugt werden, die von der jeweilige Hauptwortleitung PWL i adressiert werden.
-
4 veranschaulicht schematisch einen Prozess zum Bestimmen einer Fehlerbitzählung pro Wortleitung für jede Redundanzwortleitung RWL_j in einer Speicherbank gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Fehlerbitzählung pro Wortleitung für jegliche gegebene Redundanzwortleitung RWL_j wird durch Zählen der Gesamtanzahl von Fehlerspeicherzellen, die von der Redundanzwortleitung RWL_j adressiert werden, bestimmt. Zum Beispiel ist die Gesamtanzahl von Fehlerspeicherzellen, die von der ersten Redundanzwortleitung RWL _0 adressiert werden, eine erste Redundanzfehlerbitzählung RFBC(0) der ersten Redundanzwortleitung RWL _0. Für jede ganze Zahl j zwischen 0 und R (d. h. für jede ganze Zahl j, die von 1 bis (R-1) reicht) ist die Gesamtanzahl der Fehlerspeicherzellen, die von der (j + 1)-ten Redundanzwortleitung RWL_j adressiert werden, eine (j + 1)-te Fehlerbitzählung PFBC(j) für die (j + 1)-ten Redundanzwortleitung RWL_j. Im Allgemeinen kann die Fehlerbitzählung pro Wortleitung für jede Redundanzwortleitung RWL_j in einer Speicherbank durch Zählen der Gesamtanzahl von Fehlerspeicherzellen (wie in einem Prüfschritt identifiziert) erzeugt werden, die von der jeweiligen Redundanzwortleitung RWL_j adressiert werden.
-
5 ist ein erstes Flussdiagramm, das eine erste beispielhafte Sequenz von Verarbeitungsschritten zum Herstellen eines Direktzugriffsspeicherdies der vorliegenden Offenbarung veranschaulicht. 9 ist eine Tabelle, die verschiedene Fehlerbitzählungslisten tabelliert, die im Laufe von Verwendung der Verfahren von Ausführungsformen der vorliegenden Offenbarung erzeugt und eingesetzt werden können. Kollektiv Bezug nehmend auf 1 - 4 und Schritt 510 von 5 kann eine Halbleitervorrichtung, das eine Speicherbank umfasst, die M Hauptwortleitungen und R Ersatzwortleitungen, einen Zeilen/Spalten-Decoder und ein Array von Redundanzsicherungselementen einschließt, bereitgestellt werden.
-
Bezug nehmend auf Schritt 520 von 5 und 9 kann eine sortierte Hauptfehlerbitzählungsliste für jede Speicherbank erzeugt werden, zum Beispiel durch ein automatisiertes Programm, das auf einem Prüfer oder auf einer Computervorrichtung läuft, die mit dem Prüfer in Verbindung steht. Die sortierte Hauptfehlerbitzählungsliste tabelliert Adressen und Bitfehlerzähler pro Wortleitung der M Hauptwortleitungen in einer absteigenden Reihenfolge für die Bitfehlerzähler pro Wortleitung. Somit ist die Wortleitungsadresse einer Hauptwortleitung mit dem höchsten Bitfehlerzähler ganz oben auf der sortierten Hauptfehlerbitzählungsliste aufgelistet, und die Wortleitungsadresse einer Hauptwortleitung mit einem niedrigsten Bitfehlerzähler (der üblicherweise null ist, weil der überwiegende Anteil (d. h. mehr als 50 %) der primären Wortleitung voll funktionsfähig ist) ist, ist ganz unten auf der sortierten Hauptfehlerbitzählungsliste aufgelistet. Die Gesamtanzahl von Wortleitungsadressen, die Hauptfehlerbitzählungen von nicht null zugeordnet sind, kann, muss aber nicht, größer als die Gesamtanzahl R von Ersatzwortleitungen in der Speicherbank sein.
-
In einem veranschaulichenden Beispiel kann die sortierte Hauptfehlerbitzählungsliste durch Durchführen mindestens eines Schreibvorgangs erzeugt werden, in dem mindestens ein Prüfdatenmuster in den Hauptspeicherarraybereich der Speicherbank geschrieben werden kann. Mindestens ein Lesevorgang kann durchgeführt werden, in dem mindestens ein Prüfdatenmuster aus dem Hauptspeicherarraybereich gelesen wird. Die Anzahl von Speicherbitfehlern für jede Hauptwortleitung kann basierend auf Änderungen in dem mindestens einen Prüfdatenmuster zwischen dem mindestens einen Lesevorgang und dem mindestens einen Schreibvorgang bestimmt werden. Die Adressen der Hauptwortleitungen können so sortiert sein, dass die zugeordneten Anzahlen an Speicherbitfehlern für jede Hauptwortleitung in einer absteigenden Reihenfolge vorliegen.
-
Bezug nehmend auf Schritt 530 von 5 und 9 kann eine sortierte Fehlerbitzählungsliste für jede Speicherbank erzeugt werden, zum Beispiel durch ein automatisiertes Programm, das auf einem Prüfer oder auf einer Computervorrichtung läuft, die mit dem Prüfer in Verbindung steht. Die sortierte Ersatzfehlerbitzählungsliste tabelliert Adressen und Bitfehlerzähler pro Wortleitung der R Ersatzwortleitungen in einer aufsteigenden Reihenfolge für die Bitfehlerzähler pro Wortleitung. Somit ist die Wortleitungsadresse einer Ersatzwortleitung mit dem niedrigsten Bitfehlerzähler pro Wortleitung (der üblicherweise null ist, weil der überwiegende Anteil (d. h. mehr als 50 %) der Ersatzwortleitungen voll funktionsfähig ist) ganz oben auf der sortierten Ersatzfehlerbitzählungsliste aufgelistet, und die Wortleitungsadresse einer Wortleitung mit einem höchsten Bitfehlerzähler für jede Wortleitung ist ganz unten auf der sortierten Ersatzfehlerbitzählungsliste aufgelistet.
-
In einem veranschaulichenden Beispiel kann die sortierte Ersatzfehlerbitzählungsliste durch Durchführen mindestens eines Schreibvorgangs erzeugt werden, in dem mindestens ein Prüfdatenmuster in den Ersatzspeicherarray in der Speicherbank geschrieben wird. Mindestens ein Lesevorgang kann durchgeführt werden, in dem das mindestens eine Prüfdatenmuster aus dem Ersatzarray gelesen wird. Die Anzahl von Speicherbitfehlern für jede Ersatzwortleitung kann basierend auf Änderungen in dem mindestens einen Prüfdatenmuster zwischen dem mindestens einen Lesevorgang und dem mindestens einen Schreibvorgang bestimmt werden. Die Adressen der Ersatzwortleitungen können so sortiert sein, dass die zugeordneten Anzahlen von Speicherbitfehlern für jede Ersatzwortleitung in aufsteigender Reihenfolge vorliegen.
-
Bezug nehmend auf Schritt 540 von 5 kann ein Redundanzsicherungsprogrammierprozess durchgeführt werden. Der Redundanzsicherungsprogrammierprozess kann ein Teil eines Prüfschritts sein, in dem der Mangel in der Funktionalität eines Speicherdies unter Prüfung durch Aktivierung von Ersatzwortleitungen und durch Aktivierung von Substitutions-Speicherzellen in den Substitutions-Speicherzellbereichen repariert wird.
-
Insbesondere können erste Redundanzsicherungselemente innerhalb des Arrays von Redundanzsicherungselementen programmiert sein, um Hauptwortleitungen auf der sortierten Hauptfehlerbitzählungsliste mit einer jeweiligen Wortleitung mit einer gleichen Auflistungsreihenfolgenzahl auf der sortierten Ersatzfehlerbitzählungsliste logisch zu ersetzen. Dieser Prozess beginnt mit den obersten Zeilen der sortierten Hauptfehlerbitzählungsliste und der sortierten Ersatzfehlerbitzählungsliste Zeile für Zeile, d. h. Leitung für Leitung. In einer Ausführungsform kann die Zeilennummer (d. h. die Auflistungsreihenfolgenzahl) jeder Ersatzwortleitung, die eine defekte Hauptwortleitung innerhalb der sortierten Ersatzfehlerbitzählungsliste logisch ersetzt, die gleiche sein wie die Zeilennummer (d. h. die Auflistungsreihenfolgenzahl) der defekten Hauptwortleitung innerhalb der sortierten Hauptfehlerbitzählungsliste, die durch die jeweilige Ersatzwortleitung ersetzt wird. Dieser Prozess kann fortfahren, bis eine Hauptfehlerbitzählung gleich einer Ersatzfehlerbitzählung ist oder bis alle der R Ersatzwortleitungen zum Ersatz von R obersten Hauptwortleitungen auf der sortierten Hauptfehlerbitzählungsliste verbraucht sind. In Instanzen, in denen die Hauptfehlerbitzählung gleich der Ersatzfehlerbitzählung ist, wird diese Anzahl als eine Schwellenanzahl für Bitfehlerzähler pro Wortleitung bezeichnet.
-
Wenn zum Beispiel die Gesamtanzahl von voll funktionsfähigen Ersatzwortleitungen (d. h. ohne jegliches Fehlerspeicherbit, das von einer jeweiligen Hauptwortleitungen adressiert wird) R' ist (die nicht größer als R ist), und wenn die Gesamtanzahl von Hauptwortleitungen mit Fehlerbitzählungen ungleich Null nicht größer als R' ist, kann jede Hauptwortleitung mit einer Fehlerbitzählung ungleich Null mit einer jeweiligen voll funktionsfähigen Ersatzwortleitung unter Einsetzen der ersten Redundanzsicherungselemente logisch ersetzt werden.
-
Wenn die Gesamtanzahl von voll funktionsfähigen Ersatzwortleitungen (d. h. ohne jegliches Fehlerspeicherbit, das von einer jeweiligen Hauptwortleitung adressiert wird) R' ist (die nicht größer als R ist) und wenn die Gesamtanzahl von Hauptwortleitungen mit Fehlerbitzählungen ungleich Null größer als R' ist, können R' Hauptwortleitungen mit einer Fehlerbitzählung ungleich Null mit einer jeweiligen einen der R' voll funktionsfähigen Ersatzwortleitungen unter Einsetzen der ersten Redundanzsicherungselemente logisch ersetzt werden. Sogar wenn die zusätzlichen Ersatzwortleitungen eine Fehlerbitzählung ungleich Null in der Reihenfolge der Auflistungsreihenfolgenzahl (d. h. die Zeilennummer) in der sortierten Hauptfehlerbitzählungsliste aufweisen, können ferner zusätzliche Hauptwortleitungen mit einer Fehlerbitzählung ungleich Null mit einer jeweiligen einen der zusätzlichen Ersatzwortleitungen logisch ersetzt werden, bis alle R Ersatzwortleitungen verbraucht sind, um die R obersten Hauptwortleitungen auf der sortierten Hauptfehlerbitzählungsliste zu ersetzen, oder bis die Hauptfehlerbitzählung gleich einer gleichen Ersatzfehlerbitzählung für eine gleiche Auflistungsreihenfolgenzahl (d. h. für eine gleiche Zeilenzahl) ist, d. h. bis die „Schwellenanzahl für Bitfehlerzähler pro Wortleitung“ erreicht ist.
-
In einer Ausführungsform kann die Fehlerbitzählung der R-ten Hauptwortleitung auf der sortierten Hauptfehlerbitzählungsliste größer als die Fehlerbitzählung der R-ten Ersatzwortleitung auf der sortierten Ersatzfehlerbitzählungsliste sein. In dieser Ausführungsform können alle R Ersatzwortleitungen eingesetzt werden, um die obersten R Hauptwortleitungen in der sortierten Hauptfehlerbitzählungsliste zu ersetzen.
-
In einer anderen Ausführungsform kann die Fehlerbitzählung der R-ten Hauptwortleitung auf der sortierten Hauptfehlerbitzählungsliste gleich oder kleiner als die Fehlerbitzählung der R-ten Ersatzwortleitung auf der sortierten Ersatzfehlerbitzählungsliste sein. In dieser Ausführungsform kann der logische Ersatzprozess enden, wenn eine Auflistungsreihenfolgenzahl (d. h. eine Zeilennummer) erreicht wird, bei der die Fehlerbitzählung einer entsprechenden Hauptwortleitung auf der sortierten Hauptfehlerbitzählungsliste gleich der Fehlerbitzählung der entsprechenden Ersatzwortleitung auf der sortierten Ersatzfehlerbitzählungsliste ist. In dieser Ausführungsform werden eine oder mehrere der Ersatzwortleitungen nicht eingesetzt, um jegliche Hauptwortleitungen zu ersetzen.
-
Gemäß einer Ausführungsform der vorliegenden Offenbarung werden die Hauptwortleitungen auf der sortierten Hauptfehlerbitzählungsliste mit der jeweiligen Wortleitung mit der gleichen Auflistungsreihenfolgenzahl (d. h. der gleichen Zeilenzahl) auf der sortierten Ersatzfehlerbitzählungsliste sequenziell von oben nach unten ersetzt.
-
Gemäß einer Ausführungsform der vorliegenden Offenbarung kann mindestens eine nicht reparierte defekte Speicherzelle innerhalb der Speicherbank vorhanden sein, nachdem ein Teilsatz der Hauptwortleitungen auf der sortierten Hauptfehlerbitzählungsliste mit einer jeweiligen Wortleitung mit einer gleichen Auflistungsreihenfolgenzahl auf der sortierten Ersatzfehlerbitzählungsliste logisch ersetzt wurde. In dieser Ausführungsform wird jede der R Redundanzwortleitungen entweder verwendet, um eine jeweilige eine der defekten Hauptwortleitungen (d. h. Hauptwortleitungen, die an mindestens einer Fehlerspeicherzelle angebracht sind) zu ersetzen oder weist die gleiche Anzahl an defekten Speicherzellen auf wie, oder weist eine größere Anzahl an defekten Speicherzellen auf als jegliche verbleibenden nicht ersetzten defekten Hauptwortleitungen.
-
Gemäß einem Aspekt der vorliegenden Offenbarung und kollektiv Bezug nehmend auf 1 und 6 kann die Direktzugriffsspeichervorrichtung Substitutions-Speicherzellen, lokalisiert in mindestens einem Substitutions-Speicherzellenbereich, umfassen. Jede Gruppe von Substitutions-Speicherzellen kann innerhalb eines Substitutions-Speicherbitarrays lokalisiert sein, das so eingerichtet ist, dass es durch ein jeweiliges Paar von Zugriffsleitungen, wie ein Paar von einer Ersatzwortleitungen und einer Substitutions-Bitleitung, individuell zugegriffen wird. In dieser Ausführungsform können die zweiten Redundanzsicherungselemente innerhalb des Arrays von Redundanzsicherungselementen (innerhalb des Redundanzsicherungsbereichs lokalisiert) so programmiert werden, dass programmierte zweite Redundanzsicherungselemente jedes Fehlerspeicherbit, das innerhalb des Hauptspeicherarraybereichs lokalisiert und mit einer jeweiligen Hauptwortleitung verbunden ist, die nicht mit einer jeweiligen Ersatzwortleitung logisch ersetzt ist, mit einer jeweiligen einen der Substitutions-Speicherzellen logisch ersetzen. In einer Ausführungsform können die Substitutions-Speicherzellen als ein periodisches Array, wie ein rechteckiges P × Q-Array, angeordnet sein.
-
Somit kann jedes Fehlerbit innerhalb des M × N-Arrays von Speicherzellen innerhalb der Speicherarrayregion entweder mit einem Speicherbit, das mit einem jeweiligen einen der Ersatzwortleitungen verbunden ist, oder mit einem Speicherbit repariert werden, das innerhalb der Substitutions-Speicherzellen lokalisiert ist. In einer Ausführungsform wird auf einen Satz von N Speicherzellen, die an jeder Ersatzwortleitung angebracht sind, gleichzeitig zugegriffen, und jede Substitutions-Speicherzelle, die ein Fehlerspeicherbit innerhalb des M × N-Arrays von Speicherzellen ersetzt, wird individuell adressiert. Die Kombination der Zeilen/Spalten-Decodierschaltung und der Redundanzsicherungselemente innerhalb des Redundanzsicherungsbereichs leiten Adressenwahlsignale von der Steuerung an die Redundanzwortleitungen und die Substitutions-Speicherzellen um.
-
In einer Ausführungsform kann jedes Paar von Zugriffsleitungen zum Zugreifen auf die Substitutions-Speicherzellen dazu eingerichtet sein, ausschließlich auf eine einzelne Substitutions-Speicherzelle zuzugreifen und kann von allen weiteren Substitutions-Speicherzellen elektrisch isoliert sein. In einer Ausführungsform können die Substitutions-Speicherzellen ein Array von statischen Direktzugriffsspeicherzellen umfassen, die einen jeweiligen Satz von mindestens sechs Feldeffekttransistoren umfassen.
-
In einer Ausführungsform können die zweiten Redundanzsicherungselemente so programmiert sein, dass die Steuerschaltung (die mit den zweiten Redundanzsicherungselementen verbunden ist und Datenfluss basierend auf der Konfiguration der zweiten Redundanzsicherungselemente steuert) Daten für jedes Fehlerspeicherbit, das mit einer jeweiligen einen der Substitutions-Speicherzellen ersetzt wird, im Laufe eines Programmiervorgangs an die jeweilige eine der Substitutions-Speicherzellen umleitet. Ferner können die zweiten Redundanzsicherungselemente so programmiert werden, dass die Steuerschaltung (die mit den zweiten Redundanzsicherungselementen verbunden ist und Datenfluss basierend auf der Konfiguration der zweiten Redundanzsicherungselemente steuert) ein Löschsignal für jedes Fehlerspeicherbit, das mit einer jeweiligen einen der Substitutions-Speicherzellen ersetzt wird, im Laufe eines Löschvorgangs an die jeweilige eine der Substitutions-Speicherzellen umleitet. Die Steuerschaltung kann im Laufe des Lesevorgangs Daten jedes Fehlerspeicherbits, das mit einer jeweiligen einen der Substitutions-Speicherzellen ersetzt wird, mit Daten, die aus jeweiliger einen der Substitutions-Speicherzellen gelesen werden, überschreiben. Somit kann ein Lesevorgang aus der Speicherarrayregion und der Redundanzzellregion gleichzeitig mit einem Lesevorgang aus einem jeweiligen Satz von mindestens einer Substitutions-Speicherzelle durchgeführt werden, und kann von einem Überschreibevorgang gefolgt werden, in dem Daten aus der mindestens einen Substitutions-Speicherzelle Daten aus defekten Speicherzellen innerhalb der Speicherarrayregion (einschließlich des M × N-Arrays von Speicherzellen), die mit einer jeweiligen Substitutions-Speicherzelle logisch ersetzt werden, überschreiben.
-
7 ist eine vergrößerte Ansicht einer alternativen Konfiguration einer Speicherbank innerhalb des beispielhaften Direktzugriffsspeicherdies von 1 gemäß einer Ausführungsform der vorliegenden Offenbarung. In der alternativen Konfiguration der Speicherbank sind die R Ersatzwortleitungen in mindestens zwei Redundanzspeicherzellbereichen lokalisiert, die voneinander oder untereinander durch mindestens einen Teilsatz der M Hauptwortleitungen seitlich beabstandet sind. Mit anderen Worten kann das R x N-Array von Ersatzspeicherzellen in multiple Rs x N-Arrays von Ersatzspeicherzellen unterteilt werden, in denen der Index s von 0 bis zu einer ganzen Zahl T läuft, die mindestens eins ist. Die ganze Zahl T kann in einem Bereich von 1 bis 127 liegen und ist gleich der Gesamtanzahl der multiplen Arrays von Ersatzspeicherzellen. Die Summe aller Werte für Rs über den Index s reicht von 0 bis T ist gleich R.
-
In einer Ausführungsform umfasst die Direktzugriffsspeichervorrichtung eine dynamische Direktzugriffsspeichervorrichtung, in der jedes Speicherbit innerhalb der Speicherbank eine jeweilige Reihenverbindung einer Kondensatorstruktur, die dazu eingerichtet ist, elektrische Ladungen darin zu speichern, und eines Zugriffstransistors, der dazu eingerichtet ist, um Fluss elektrischer Ladung in den und aus dem Kondensator zu steuern, umfasst.
-
Im Allgemeinen können die Hauptwortleitungen innerhalb eines einzelnen Speicherarrays, das ein M x N-Array von Speicherzellen enthält, gebildet werden, oder können innerhalb mindestens zweier Speicherarrays, die ein jeweiliges Mt × N-Array von Speicherzellen enthalten, gebildet werden, sodass die Summe aller Mt's gleich M ist. Die Gesamtanzahl von Speicherarrays kann in einem Bereich von 1 bis 128 liegen, obwohl eine größere Anzahl verwendet werden kann. Ferner können Redundanzwortleitungen innerhalb eines einzelnen Redundanzspeicherzellbereichs oder innerhalb mindestens zweier Redundanzspeicherzellbereichen gebildet sein, die ein jeweilige Rs × N-Arrays von Ersatzspeicherzellen enthalten, sodass die Summe aller Werte für Rs über den Index s, der von 0 bis T reicht, gleich R ist. Die Gesamtanzahl von Redundanzspeicherzellbereichen kann in einem Bereich von 1 bis 128 liegen, obwohl eine größere Anzahl verwendet werden kann. In Ausführungsformen, in denen multiple Speicherarraybereiche und/oder multiple Redundanzspeicherzellbereiche, können solche multiplen Speicherarraybereiche und/oder multiplen Redundanzspeicherzellbereiche voneinander entlang der Bitleitungsrichtung seitlich beabstandet sein und können entlang der Bitleitungsrichtung miteinander verflochten sein. Mit anderen Worten können sich Instanzen der Speicherarraybereiche und/oder Instanzen der Redundanzspeicherzellbereiche entlang der Bitleitungsrichtung abwechseln. Die Bitleitungen können sich ununterbrochen durch jeden des/der Speicherarraybereichs/-bereiche und des/der Redundanzspeicherzellbereichs/-bereiche erstrecken. Zum Beispiel kann in einer Ausführungsform ein einzelnes Speicherarray, das ein M × N-Array von Speicherzellen enthält, oder kann mit einem einzelnen Redundanzspeicherzellbereich gebildet sein. In einer anderen Ausführungsform kann ein einzelnes Speicherarray, das ein M × N-Array von Speicherzellen enthält, oder kann mit mindestens zwei Redundanzspeicherzellbereichen gebildet sein, die ein jeweilige Rs x N-Arrays von Ersatzspeicherzellen enthalten, sodass die Summe aller Werte für Rs über den Index s von 0 bis T ist gleich R reicht. In einer solchen Ausführungsform können die mindestens zwei Redundanzspeicherzellbereiche vor und nach dem einzelnen Speicherarray gebildet werden. In einer anderen Ausführungsform, mindestens zwei Speicherarrays, die ein jeweiliges Mt × N-Array von Speicherzellen enthalten, sodass die Summe aller Mt's gleich M ist mit mindestens zwei Redundanzspeicherzellbereichen, die ein jeweilige Rs × N-Arrays von Ersatzspeicherzellen enthalten, sodass die Summe aller Werte für Rs über den Index s von 0 bis T ist gleich R reicht. In einer solchen Ausführungsform können die mindestens zwei Redundanzspeicherzellbereiche nach jedem der mindestens zwei Speicherarrays gebildet werden. In einer anderen Ausführungsform, mindestens zwei Speicherarrays, die ein jeweiliges Mt × N-Array von Speicherzellen enthalten, sodass die Summe aller Mt's gleich M ist, mit mindestens zwei Redundanzspeicherzellbereichen, ein jeweilige Rs × N-Arrays von Ersatzspeicherzellen enthalten, sodass die Summe aller Werte für Rs über den Index s von 0 bis T ist gleich R reicht. In einer anderen Ausführungsform können die mindestens zwei Redundanzspeicherzellbereiche vor und nach jedem der mindestens zwei Speicherarrays gebildet werden.
-
8 ist ein zweites Flussdiagramm, das eine erste beispielhafte Sequenz von Verarbeitungsschritten zum Herstellen eines Direktzugriffsspeicherdies der vorliegenden Offenbarung veranschaulicht.
-
Kollektiv Bezug nehmend auf 1 - 4, 6 und 7 und Schritt 510 von 8 kann ein Verfahren zum Herstellen einer Direktzugriffsspeichervorrichtung den Schritt des Bereitstellens einer Halbleitervorrichtung umfassen, die eine Speicherbank umfasst, die M Hauptwortleitung und R Ersatzwortleitungen, einen Zeilen/Spalten-Decoder und ein Array von Redundanzsicherungselementen einschließt.
-
Kollektiv Bezug nehmend auf 1 - 4, 6 und 7 und Schritt 520 von 8 und 9 kann das Verfahren den Schritt des Erzeugens einer sortierten Hauptfehlerbitzählungsliste umfassen, die Adressen und Bitfehlerzähler pro Wortleitung der M Hauptwortleitungen in einer absteigenden Reihenfolge für die Bitfehlerzähler pro Wortleitung tabelliert. Die gleichen Verarbeitungsschritte wie in Schritt 520 von 5 können eingesetzt werden.
-
Kollektiv Bezug nehmend auf 1 - 4, 6 und 7 und Schritt 530 von 8 und 9 kann das Verfahren den Schritt des Erzeugens einer sortierten Ersatzfehlerbitzählungsliste umfassen, die Adressen und Bitfehlerzähler pro Wortleitung der R Ersatzwortleitungen in einer aufsteigenden Reihenfolge für die Bitfehlerzähler pro Wortleitung tabelliert. Die gleichen Verarbeitungsschritte wie in Schritt 530 von 5 können eingesetzt werden.
-
Kollektiv Bezug nehmend auf 1 - 4, 6 und 7 und Schritt 840 von 8 kann das Verfahren den Schritt des Bestimmens einer Gesamtersatzzählungszahl umfassen, die gleich einem Minimum einer gleichen Fehlerzählungszeilenzahl und R ist. Die Ersatzzählungszahl ist die Auflistungsreihenfolgenzahl (d. h. die Zeilennummer) bis zu der ein Ersetzungsprozess anschließend innerhalb der sortierten Hauptfehlerbitzählungsliste durchzuführen ist. Mit anderen Worten, ein nachfolgender Ersatzvorgang an den fehlerhaften Hauptwortleitungen an dem oberen Abschnitt der sortierten Hauptfehlerbitzählungsliste endet an der Auflistungsreihenfolgenzahl, die gleich der Ersatzzählungszahl ist.
-
Die gleiche Fehlerzählerzeilennummer ist eine Auflistungsreihenfolgenzahl, bei der eine Hauptfehlerbitzählung in der sortierten Hauptfehlerbitzählungsliste gleich einer Ersatzfehlerbitzählung innerhalb der sortierten Ersatzfehlerbitzählungsliste ist, d. h. die Auflistungsreihenfolgenzahl (oder eine Zeilennummer in einer Tabelle), die gleich Schwellenanzahl für Bitfehlerzähler pro Wortleitung ist. In dieser Ausführungsform ist Ersatz von jeglicher fehlerhaften Hauptwortleitung mit einer Auflistungsreihenfolgenzahl (d. h. die Zeilennummer in der Liste), die gleich oder größer als die gleiche Fehlerzählerzeilennummer ist, mit einer jeweiligen Ersatzwortleitung mit der gleichen Auflistungsreihenfolgenzahl sinnlos, weil die jeweilige Ersatzwortleitung die gleiche Anzahl von Fehlerspeicherbits aufweist oder eine größere Anzahl von Fehlerspeicherbits aufweist.
-
Kollektiv Bezug nehmend auf 1 - 4, 6 und 7 und Schritt 850 von 8 und 9 kann das Verfahren den Schritt des Erzeugens einer neu sortierten Hauptfehlerbitzählungsliste umfassen, die von der Hauptfehlerbitzählungsliste durch Neusortieren des obersten Teilsatzes modifiziert wird, die die Gesamtersatzzählungszahl von Auflistungen der Hauptwortleitungen in einer Reihenfolge von aufsteigenden Adressen oder absteigenden Adressen enthält. Mit anderen Worten werden ausschließlich die Hauptwortleitungsadressen der defekten Hauptwortleitungen, die anschließend mit Ersatzwortleitungen logisch ersetzt werden sollen, in der Reihenfolge von aufsteigenden Adressen oder absteigenden Adressen sortiert.
-
Gemäß einem Aspekt der vorliegenden Offenbarung kann der neu sortierende Algorithmus zwischen der Reihenfolge aufsteigender Adressen und der Reihenfolge absteigender Adressen auswählen, sodass nach dem logischen Ersetzen der defekten Hauptwortleitungen mit den Ersatzwortleitungen die physikalische Routingabstände (d. h. physikalische Abstände der Metallverschaltungsstrukturen zum Übertragen elektrischer Signale) minimiert werden können.
-
In einer Ausführungsform kann eine neu sortierte Ersatzfehlerbitzählungsliste erzeugt werden, die von der Ersatzfehlerbitzählungsliste durch neu sortieren eines obersten Teilsatzes modifiziert wird, die die Gesamtersatzzählungszahl der Auflistung der Ersatzwortleitungen in einer Reihenfolge von aufsteigenden Adressen oder absteigenden Adressen enthält. Mit anderen Worten werden ausschließlich die Ersatzwortleitungsadressen der defekten Hauptwortleitungen, die anschließend die defekten Hauptwortleitungen logisch ersetzen, in der Reihenfolge von aufsteigenden Adressen oder absteigenden Adressen sortiert. Wenn die neu sortierte Hauptfehlerbitzählungsliste in der Reihenfolge von aufsteigenden Wortleitungsadressen sortiert wird, wird die neu sortierte Ersatzfehlerbitzählungsliste in der Reihenfolge von aufsteigenden Wortleitungsadressen sortiert. Wenn die neu sortierte Hauptfehlerbitzählungsliste in der absteigenden Reihenfolge der Wortleitungsadressen sortiert ist, ist die neu sortierte Ersatzfehlerbitzählungsliste in der absteigenden Reihenfolge der Wortleitungsadressen sortiert.
-
Kollektiv Bezug nehmend auf 1 - 4, 6 und 7 und Schritt 860 von 8 kann das Verfahren den Schritt des Durchführens eines Redundanzsicherungsprogrammierprozesses umfassen, in dem erste Redundanzsicherungselemente innerhalb des Arrays von Redundanzsicherungselementen programmiert werden, um Hauptwortleitungen auf der neu sortierten Hauptfehlerbitzählungsliste mit einer jeweiligen Wortleitung mit einer gleichen Auflistungsreihenfolgenzahl auf der sortierten Ersatzfehlerbitzählungsliste logisch zu ersetzen, bis die Gesamtersatzzählungszahl von Auflistungen in der neu sortierten Hauptfehlerbitzählungsliste ersetzt ist. Die bei Schritt 540 von 4 eingesetzten Verfahren können bei Schritt 860 von 8 eingesetzt werden.
-
In einer Ausführungsform werden die Hauptwortleitungen auf der neu sortierten Hauptfehlerbitzählungsliste von oben nach unten sequenziell ersetzt, wobei die jeweilige Wortleitung auf der sortierten Ersatzfehlerbitzählungsliste die gleiche Auflistungsreihenfolgenzahl aufweist.
-
In einer Ausführungsform umfasst die Direktzugriffsspeichervorrichtung Substitutions-Speicherzellen, die innerhalb eines Ersatzspeicherbitarrays lokalisiert sind, das so eingerichtet ist, dass es durch ein jeweiliges Paar von Zugriffsleitungen individuell zugegriffen wird. Zweite Redundanzsicherungselemente innerhalb des Arrays von Redundanzsicherungselementen können so programmiert werden, dass die programmierten zweiten Redundanzsicherungselemente jedes Fehlerspeicherbit, das innerhalb des Hauptspeicherarraybereichs lokalisiert und mit einer jeweiligen Hauptwortleitung verbunden ist, die nicht mit einer jeweiligen Ersatzwortleitung mit einer jeweiligen einen der Substitutions-Speicherzellen logisch ersetzt ist, logisch ersetzt.
-
In einer Ausführungsform steigen Adressen eines Satzes aller Ersatzwortleitungen, die eine jeweilige eine der Hauptwortleitungen ersetzen, unter den R Ersatzwortleitungen von einer Seite zur anderen strikt auf oder strikt ab.
-
Bezug nehmend auf alle Zeichnungen und gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung wird eine Direktzugriffsspeichervorrichtung bereitgestellt, die umfasst: eine Speicherbank, die einen Hauptspeicherarraybereich und einen Redundanzspeicherarraybereich umfasst, wobei der Hauptarraybereich M x N Hauptspeicherzellen umfasst, die mit M Hauptwortleitungen und N Bitleitungen verbunden sind, und der Redundanzspeicherarraybereich R x N Redundanzspeicherzellen umfasst, die mit R Ersatzwortleitungen und N Bitleitungen verbunden sind; und erste Redundanzsicherungselemente, die dazu eingerichtet sind, jede Hauptwortleitung innerhalb des Hauptarraybereichs, die mehr Fehlerspeicherbits als eine Schwellenanzahl für Bitfehlerzähler pro Wortleitung aufweist, mit einer jeweiligen einen der Redundanzwortleitung logisch zu ersetzen, die eine jeweilige Bitfehlerzählernummer aufweist, die nicht größer als die Schwellenanzahl für Bitfehlerzähler pro Wortleitung ist, wobei die Schwellenanzahl für Bitfehlerzähler pro Wortleitung eine positive ganze Zahl ist. Die Direktzugriffsspeichervorrichtung umfasst mindestens ein Merkmal ausgewählt aus: einem ersten Merkmal, das jede Redundanzwortleitung, die keine Hauptwortleitung ersetzt, einen jeweiligen Bitfehlerzähler umfasst, der gleich oder größer als eine Schwellenanzahl für Bitfehlerzähler pro Wortleitung ist; und einem zweiten Merkmal, das mindestens eine Hauptwortleitung eine jeweilige Bitfehlerzählernummer ungleich Null aufweist, die die gleiche oder kleiner als die Schwellenanzahl für Bitfehlerzähler pro Wortleitungen ist, und nicht mit einer beliebigen der Redundanzwortleitungen ersetzt wird.
-
In einer Ausführungsform umfasst die Direktzugriffsspeichervorrichtung Substitutions-Speicherzellen, die innerhalb eines Ersatzspeicherbitarrays lokalisiert sind, das so eingerichtet ist, dass es durch ein jeweiliges Paar von Zugriffsleitungen individuell zugegriffen wird; und zweite Redundanzsicherungselemente, die dazu eingerichtet sind, jedes Fehlerspeicherbit, das innerhalb des Hauptspeicherarraybereichs lokalisiert und mit einer jeweiligen Hauptwortleitung verbunden ist, die nicht mit einer jeweiligen Ersatzwortleitung mit einer jeweiligen Ersatzwortleitung logisch ersetzt ist, logisch zu ersetzen.
-
In einer Ausführungsform ist jedes Paar von Zugriffsleitungen dazu eingerichtet, ausschließlich auf eine einzelne Substitutions-Speicherzelle zuzugreifen und ist von allen weiteren Substitutions-Speicherzellen elektrisch isoliert. In einer Ausführungsform umfassen die Substitutions-Speicherzellen ein Array von statischen Direktzugriffsspeicherzellen, die einen jeweiligen Satz von mindestens sechs Feldeffekttransistoren umfassen.
-
In einer Ausführungsform umfasst die Direktzugriffsspeichervorrichtung eine Steuerschaltung, die dazu eingerichtet ist, Daten für jedes Fehlerspeicherbit, das mit einer jeweiligen einen der Substitutions-Speicherzellen ersetzt wird, im Laufe eines Programmiervorgangs an die jeweilige eine der Substitutions-Speicherzellen umzuleiten; und Daten für jedes Fehlerspeicherbit, das mit einer jeweiligen der Substitutions-Speicherzellen ersetzt wird, mit Daten zu überschreiben, die aus jeweiliger einen der Substitutions-Speicherzellen im Laufe eines Lesevorgangs gelesen werden.
-
In einer Ausführungsform umfasst die Direktzugriffsspeichervorrichtung mindestens ein Merkmal, das ausgewählt ist aus: einem Merkmal, das von einem Satz von allen Ersatzwortleitungen, die eine jeweilige eine der Hauptwortleitungen ersetzen, adressiert, innerhalb der R x N Redundanzspeicherzellen von einer Seite zu einer anderen strikt aufsteigt oder strikt absteigt; und ein Merkmal, das die R x N Redundanzspeicherzellen mindestens zwei Redundanzspeicherzellbereiche einschließen, die voneinander oder untereinander durch mindestens einen Teilsatz der M x N Hauptspeicherzellen seitlich beabstandet sind.
-
Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können eingesetzt werden, um einen Direktzugriffsspeicherdie mit einer hohen Bitfehlerrate (BER), d. h. der Wahrscheinlichkeit eines funktionalen Ausfalls einer beliebigen gegebenen Speicherzelle, die dazu eingerichtet ist, ein einzelnes Bit zu speichern, zu reparieren. In einem veranschaulichenden vergleichenden exemplarischen Reparaturschema, wenn eine Speicherarrayregion 1.024 Hauptwortleitungen und 4.096 Bitleitungen einschließt, wenn eine Redundanzzellregion 64 Ersatzwortleitungen und die gleiche Anzahl an Bitleitungen einschließt und wenn die Bitfehlerrate 100 Teile pro Million beträgt (d. h. 0,0001), stellt ein Ersatzschema, das ausschließlich voll funktionsfähige Ersatzwortleitungen einsetzt (d. h. ausschließlich Ersatzwortleitungen, die nicht mit einem beliebigen Fehlerspeicherbit verbunden sind), nach einem Redundanzreparaturprozess, der etwa 60 % aller Ersatzwortleitungen nutzt, eine effektive Bitfehlerrate von etwa 82 Teilen pro Millionen bereit. Im Gegensatz dazu kann in einem beispielhaften Reparaturschema, das die Ausführungsformen der vorliegenden Offenbarung einsetzt, wenn die Speicherarrayregion 1,024 Hauptwortleitungen und 4,096 Bitleitungen einschließt, wenn eine Redundanzzellregion 64 Ersatzwortleitungen und die gleiche Anzahl an Bitleitungen einschließt und wenn die Bitfehlerrate 100 Teile pro Million (d. h. 0,0001) beträgt, ein Ersatzschema gemäß Ausführungsformen der vorliegenden Offenbarung nach einem Redundanzreparaturprozess, der etwa 90 % aller Ersatzwortleitungen nutzt, eine effektive Bitfehlerrate von etwa 78 Teilen pro Million bereitstellen. Bei Nutzung der Substitutions-Speicherzellen kann gemäß Ausführungsformen der vorliegenden Offenbarung (abhängig von der Gesamtanzahl an Substitutions-Speicherzellen) eine Ausbeute von nahezu 100 % erreicht werden.
-
In einem anderen veranschaulichenden vergleichenden beispielhaften Reparaturschema, wenn eine Speicherarrayregion 1.024 Hauptwortleitungen und 4.096 Bitleitungen einschließt, wenn eine Redundanzzellregion 64 Ersatzwortleitungen und die gleiche Anzahl an Bitleitungen einschließt und wenn die Bitfehlerrate 1.000 Teile pro Million (d. h. 0,001) beträgt, stellt ein Ersatzschema, das ausschließlich voll funktionsfähige Ersatzwortleitungen einsetzt (d. h. ausschließlich Ersatzwortleitungen, die nicht mit einem beliebigen Fehlerspeicherbit verbunden sind) nach einem Redundanzreparaturprozess, der etwa 5 % aller Ersatzwortleitungen nutzt, eine effektive Bitfehlerrate von etwa 995 Teilen pro Million bereit. Die hohe Fehlerrate verringert die Anzahl von voll funktionsfähigen Ersatzwortleitungen erheblich und somit ist die Reparatur ineffektiv. Im Gegensatz dazu kann in einem beispielhaften Reparaturschema, das die Ausführungsformen der vorliegenden Offenbarung einsetzt, wenn die Speicherarrayregion 1.024 Hauptwortleitungen und 4.096 Bitleitungen einschließt, wenn eine Redundanzzellregion 64 Ersatzwortleitungen und die gleiche Anzahl an Bitleitungen einschließt und wenn die Bitfehlerrate 1.000 Teile pro Million (d. h. 0,001) beträgt, ein Ersatzschema gemäß Ausführungsformen der vorliegenden Offenbarung nach einem Redundanzreparaturprozess, der etwa 90 % aller Ersatzwortleitungen nutzt, eine effektive Bitfehlerrate von etwa 940 Teilen pro Million bereitstellen. Bei Nutzung der Substitutions-Speicherzellen kann gemäß Ausführungsformen der vorliegenden Offenbarung (abhängig von der Gesamtanzahl an Substitutions-Speicherzellen) relativ zu dem vergleichenden beispielhaften Reparaturschema eine viel höhere Ausbeute erzielt werden. Somit können Ausführungsformen der vorliegenden Offenbarung eine höhere Dieausbeute nach Redundanzreparatur bereitstellen.
-
Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte sich darüber im Klaren sein, dass er die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Abwandeln anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke auszuführen und/oder die gleichen Vorteile der vorliegend vorgestellten Ausführungsformen zu erzielen. Der Fachmann sollte auch erkennen, dass derartige äquivalente Konstruktionen nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hieran vornehmen kann, ohne von dem Geist und Umfang der vorliegenden Offenbarung abzuweichen.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
