TW202230364A - 隨機存取記憶體裝置及其製造方法 - Google Patents

隨機存取記憶體裝置及其製造方法 Download PDF

Info

Publication number
TW202230364A
TW202230364A TW111100012A TW111100012A TW202230364A TW 202230364 A TW202230364 A TW 202230364A TW 111100012 A TW111100012 A TW 111100012A TW 111100012 A TW111100012 A TW 111100012A TW 202230364 A TW202230364 A TW 202230364A
Authority
TW
Taiwan
Prior art keywords
replacement
bit
memory
word lines
primary
Prior art date
Application number
TW111100012A
Other languages
English (en)
Other versions
TWI781033B (zh
Inventor
黃健豪
吳正一
姜慧如
林仲德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230364A publication Critical patent/TW202230364A/zh
Application granted granted Critical
Publication of TWI781033B publication Critical patent/TWI781033B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供製造隨機存取記憶體裝置的方法。提供包括記憶體組的半導體元件。對記憶體組的每一主要字元線的位元故障計數以降序排序而將M個主要字元線的每一者的位址和位元故障計數製成表格，以產生一排序主要故障位元計數列表。對記憶體組的每一替換字元線的位元故障計數以升序排序而將R個替換字元線的每一者的位址和位元故障計數製成表格，以產生一排序替換故障位元計數列表。編程記憶體組的第一冗餘熔絲元件，以將在排序主要故障位元計數列表中的主要字元線邏輯地取代為在排序替換故障位元計數列表中具有相同列表順序號的一個別字元線。

Description

隨機存取記憶體裝置及其製造方法
本發明實施例係有關於隨機存取記憶體裝置，且特別係有關於隨機存取記憶體裝置的修復。
儘管盡了最大努力，但許多記憶體晶粒在製造時會產生具有缺陷的記憶體單元。這些記憶體晶粒可藉由利用冗餘單元來“修復”為可操作的記憶體晶粒。 例如，連接到至少一個有缺陷的記憶體單元的字元線可以邏輯地替換為連接到一列（row）冗餘記憶體單元的冗餘字元線。包括分佈在比冗餘字元線的總數更多的字元線上的有缺陷的記憶體單元的記憶體晶粒可能無法被修復，因此可能不得不被丟棄。
本發明實施例提供一種製造隨機存取記憶體裝置的方法。提供包括一記憶體組的一半導體元件，其中記憶體組包括M個主要字元線和R個替換字元線、一列/行解碼器以及一冗餘熔絲元件陣列。產生一排序主要故障位元計數列表，其是對每一主要字元線的位元故障計數以降序排序而將M個主要字元線的每一者的位址和位元故障計數製成表格。產生一排序替換故障位元計數列表，其是對每一替換字元線的位元故障計數以升序排序而將R個替換字元線的每一者的位址和位元故障計數製成表格。執行一冗餘熔絲編程程序，其中冗餘熔絲元件陣列內的複數第一冗餘熔絲元件被編程以將在排序主要故障位元計數列表中的主要字元線邏輯地取代為在排序替換故障位元計數列表中具有相同列表順序號的一個別字元線，直到一主要故障位元計數等於一替換故障位元計數或是直到所有R個替換字元線都用於取代排序主要故障位元計數列表上的R個最頂部的主要字元線。
再者，本發明實施例提供一種製造隨機存取記憶體裝置的方法。提供包括一記憶體組的一半導體元件，其中記憶體組包括M個主要字元線和R個替換字元線、一列/行解碼器以及一冗餘熔絲元件陣列。產生一排序主要故障位元計數列表，其是對每一主要字元線的位元故障計數以降序排序而將M個主要字元線的每一者的位址和位元故障計數製成表格。產生一排序替換故障位元計數列表，其是對每一替換字元線的位元故障計數以升序排序而將R個替換字元線的每一者的位址和位元故障計數製成表格。決定相等於一相等故障計數列號和 R 中的最小值的一總替換計數數字，其中相等故障計數行號是列表順序號，以及在排序主要故障位元計數列表中的一主要故障位元計數等於在排序替換故障位元計數列表中的一替換故障位元計數。產生一重新排序主要故障位元計數列表，其是藉由以升序位址或降序位址的順序，重新排序包括主要字元線的列表的總替換計數數字的最高子集而從主要故障位元計數列表修改。執行一冗餘熔絲編程程序，其中冗餘熔絲元件陣列內的複數第一冗餘熔絲元件被編程以將在重新排序主要故障位元計數列表中的主要字元線邏輯地取代為在排序替換故障位元計數列表中具有相同列表順序號的一個別字元線，直到在重新排序主要故障位元計數列表中的列表的總替換計數數字被取代。
再者，本發明實施例提供一種隨機存取記憶體裝置。隨機存取記憶體裝包括一記憶體組以及複數第一冗餘熔絲元件。記憶體組包括一主要記憶體陣列區和一冗餘記憶體陣列區。主要記憶體陣列區包括連接到M個主要字元線和N個位元線的M×N個主要記憶體單元，以及冗餘記憶體陣列區包括連接到R個替換字元線和N個位元線的R×N個冗餘記憶體單元。第一冗餘熔絲元件配置為將在主要記憶體陣列區內具有比每一主要字元線的位元故障計數的臨界數更多的故障記憶體位元的每一主要字元線邏輯地取代為具有不大於每一主要字元線的位元故障計數臨界數的個別位元故障計數數字的冗餘字元線的個別一者。每一主要字元線的位元故障計數的臨界數為正整數。隨機存取記憶體裝置包括選自以下的至少一個特徵：未取代任何主要字元線的每一冗餘字元線包括等於或大於每一主要字元線的位元故障計數的臨界值的一個別位元故障計數數字；以及，至少一個主要字元線具有個別的非零位元故障計數數字，其等於或小於每一主要字元線的位元故障計數的臨界值，並且未被任何冗餘字元線所取代。
以下揭露內容提供了許多用於實現在此所提供之標的不同部件的不同實施例或範例。以下描述組件和排列的具體範例以簡化本發明之實施例。當然，這些僅僅是範例，而不在於限制本發明之保護範圍。例如，在以下描述中，在第二特徵上方或其上形成第一特徵，可包括第一特徵和第二特徵以直接接觸的方式形成的實施例，並且也可包括在第一特徵和第二特徵之間形成額外的特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本揭露可在各示範例中重複元件符號及/或字母。此重複係出於簡化與清楚目的，且本身並不指示所論述之各實施例及/或配置之間的關係。
另外，在空間上的相關用語，例如“在---之下（beneath）”、“之下（below）”、“低於（lower）”、“在---之上（above）”、“之上（upper）”或類似的用語，係用於說明顯示於圖中的某一特徵與另一特徵之間的關係。除了描繪於圖中的方向以外，這些相對用語包括使用或操作這些元件的不同方向。元件也有可能具有其他方向（轉90度或位於其他方向），且內文中關於空間的相對敘述可依據上述原則作類似的解釋。
參考第1圖，第1圖係顯示根據本揭露實施例所述的示範性隨機存取記憶體晶粒的元件方塊圖。隨機存取記憶體晶粒包括多個隨機存取記憶體單元，即可以指定一組邏輯位址例如字元線位址和位元線位址的組合後的隨機存取的記憶體單元。例如，隨機存取記憶體晶粒可包括動態隨機存取記憶體單元的陣列，其包括各自串聯的存取電晶體和電容。電容的一個節點可以連接到存取電晶體的源極區，而存取電晶體的閘極電極可以是字元線的一部分，其可以由字元線控制電晶體所啟動（activate）。存取電晶體的汲極區可以通過例如汲極接點導通孔結構的汲極連接結構而連接到個別的位元線。通常，每一隨機存取記憶體單元可以在個別的記憶體組（memory bank）內的陣列環境中所提供。
示範性隨機存取記憶體晶粒包括八個記憶體組，其標記為“MemoryBank_i”，而整數i從0到7。一般而言，本揭露的實施例包括至少一記憶體組。每一記憶體組包括一個二維陣列的記憶體單元，其可以由個別組的字元線和個別組的位元線所存取。每一字元線包括沿著第一水平方向橫向間隔開的一列（row）存取電晶體的閘極電極，且每一位元線可以連接到沿著第二水平方向排列之位於存取電晶體的個別行（column）的存取記憶體的個別組的汲極區，而第二水平方向可以垂直於第一水平方向。雖然本揭露採用隨機存取記憶體晶粒包括八個記憶體組的實施例進行描述，但在此明確設想了其中在隨機存取記憶體晶粒內存在不同數量的記憶體組的實施例。
隨機存取記憶體晶粒可包括列（row）/行（column）解碼器電路，其是在隨機存取記憶體晶粒的操作程序中對字元線位址和位元線位址進行解碼的電路。對應於已解碼之字元線位址的字元線是由列/行解碼器電路所啟動，以及記憶體組內包括所選位元線位址的一組位元線可被列/行解碼器電路所啟動。通常，列/行解碼器電路會啟動至少一字元線和一組位元線，其是在隨機存取記憶體操作的期間與所選位址或所選位址範圍相關聯的。
隨機存取記憶體晶粒可包括控制電路，其控制隨機存取記憶體晶粒內的各種操作。各種操作包括編程操作（即寫入操作）、擦除操作和讀取操作。
隨機存取記憶體晶粒可包括至少一個輸入/輸出電路，其控制資料流入和流出隨機存取記憶體晶粒。在至少一個輸入/輸出電路內可以提供鎖存器和資料緩衝器。
隨機存取記憶體晶粒可包括電源供應電路，其被配置為向隨機存取記憶體電源內的記憶體組和各種其他電路提供電源電壓。隨機存取記憶體晶粒中可以根據需要而設置其他各種周圍電路（未顯示），例如時脈電路、信號緩衝器、信號放大器等。
根據本揭露的一個方面，隨機存取記憶體晶粒可包括至少一個包括冗餘熔絲元件的冗餘熔絲區，而冗餘熔絲元件可包括第一冗餘熔絲元件和第二冗餘熔絲元件。第一冗餘熔絲元件可包括可編程只讀取記憶體（PROM）元件，例如電性可編程熔絲。第一冗餘熔絲元件可以被配置為重新配置列/行解碼器電路和記憶體組內的字元線之間的電性連接。例如，如果記憶體組中的一組有缺陷的主要字元線被一組替換字元線邏輯地替換，當對應有缺陷字元線之一的字元線位址被列/行解碼器電路所解碼時，第一冗餘熔絲元件會被配置為啟動替換字元線之個別一者。在一實施例中，可以採用各第一冗餘熔絲元件來邏輯地取代在替換字元線中個別一者的有缺陷的主要字元線。
根據本揭露的一方面，可以在記憶體組中提供置換記憶體單元，其可以用於邏輯地取代個別記憶體位元，以及在用替換字元線取代有缺陷的主要字元線之後，這些記憶體位元可能會保留在任何記憶體組中。在一實施例中，可以使用各第二冗餘熔絲元件將有缺陷的記憶體單元邏輯地取代為置換記憶體單元中的個別一者，即使用被配置為存儲單一資料位元的單一置換記憶體單元。
第2圖係顯示第1圖的示範例隨機存取記憶體晶粒內的記憶體組的放大圖。第2圖中的記憶體組可以是第1圖中的任意一個記憶體組（例如MemoryBank_0到MemoryBank_7）。根據本揭露的實施例，記憶體組可包括主要記憶體陣列區和冗餘記憶體陣列區。在一實施例中，主要陣列區包括連接到M個主要字元線和N個位元線的M×N個主要記憶體單元，而冗餘記憶體陣列區包括連接到R個替換字元線和N個位元線的R×N個冗餘記憶體單元。在一實施例中，整數M可以是2的整數冪次方的數字，即2 k，其中k可以在從8到20的範圍內。整數N可以是或可以不是2的整數冪次方，即2 l，其中l可以在8到20的範圍內。整數R通常小於整數M，並且可以在0.1％到10％的範圍內，例如從整數M的0.2％到5%。
M×N個主要記憶體單元可以位於主要記憶體陣列區內。R×N個冗餘記憶體單元可以位於冗餘記憶體陣列區內，而冗餘記憶體陣列區可以沿著位元線的方向從主要記憶體陣列區橫向偏移。主要字元線可以從一側到另一側按數字順序號，其從一個主要字元線到另一個主要字元線的每次移位都增加1。例如，主要字元線可以用數字編號，使得第(i+1)個主要字元線被標記為PWL_i，其中整數i是從0至(M-1)改變。替換字元線可以從一側到另一側按數字順序號，其從一個替換字元線到另一個替換字元線的每次移位都增加1。例如，替換字元線可以用數字編號，使得第(j+1)個替換字元線被標記為RWL_j，其中整數j是從0至(R-1)改變。位元線可以垂直於主要字元線和替換字元線。位元線可以從一側到另一側依次進行數字標記，使得第(k+1)個位元線被標記為BL_k，其中整數k是從0至(N-1)改變。
通常，可以採用一系列半導體製造製程步驟來製造每一記憶體組。每一隨機存取記憶體晶粒的測試可以在測試步驟中執行，其可以在將晶圓內的隨機存取記憶體晶粒切割成多個分離的隨機存取記憶體晶粒之前進行。在測試步驟期間，可以在每一記憶體組中識別每一記憶體單元的功能故障。可以在測試步驟期間產生M×N個主記憶體單元陣列的故障位元地圖和R×N個冗餘記憶體單元陣列的故障地圖。記憶體單元的故障可能包括在提供記憶體單元的功能方面的任何缺陷，並且可能包括編程故障、擦除故障或是讀取故障。通常，隨機寫入“1”或“0”和/或隨機讀取“1”或“0”的正確值的任何故障都可以被視為記憶體單元的功能故障。
第3圖係顯示根據本揭露實施例所述在記憶體組中每一主要字元線PWL_i決定每一字元線的故障位元計數的程序。對於任何給定的主要字元線PWL_i，每一字元線的故障位元計數可以藉由計數由主要字元線PWL_i所定址的故障記憶體單元的總數來決定。例如，由第一主要字元線PWL_0所定址的故障記憶體單元的總數是第一主要字元線PWL_0的第一主要故障位元計數PFBC(0)。對於0和M之間的每一整數i（即對於從1到(M-1)之間的每一整數i），由第(i+1)個主要字元線PWL_i所定址的故障記憶體單元的總數為對第(i+1)個主要字元線PWL_i的第(i+1)個主要故障位元計數PFBC(i)。一般而言，記憶體組中每一主要字元線PWL_i的每一字元線的故障位元計數可以藉由計數由個別的主要字元線PWL_i所定址的故障記憶體單元（在測試步驟中確定）的總數。
第4圖係顯示根據本揭露實施例所述的在記憶體組中決定每一冗餘字元線RWL_j的每一字元線的故障位元計數的程序。對於任何給定的冗餘字元線RWL_j，每一字元線的故障位元計數是藉由計數由冗餘字元線RWL_j所定址的故障記憶體單元的總數而決定。例如，由第一冗餘字元線RWL_0所定址的故障記憶體單元的總數是第一冗餘字元線RWL_0的第一冗餘故障位元計數RFBC(0)。對於0和R之間的每一整數j（即對於從1到（R-1）之間的每一整數j），由第(j+1)個冗餘字元線RWL_j所定址的故障記憶體單元的總數為第(j+1)個冗餘字元線RWL_j的第(j+1)個冗餘故障位元計數PFBC(j)。通常，記憶體組中每一冗餘字元線RWL_j的每一字元線的故障位元計數可以藉由計數由個別冗餘字元線RWL_j所定址的故障記憶體單元（如在測試步驟中識別的）的總數來產生。
第5圖係顯示用於製造本揭露的隨機存取記憶體晶粒的第一示範例順序的製程步驟的第一流程圖。第9圖係顯示將在本揭露實施例的方法的使用期間可以產生和採用的各種故障位元計數列表所製成的表格。共同參考第1-4圖和第5圖的步驟510，可以提供包括記憶體組的半導體元件，而記憶體組包括M個主要字元線和R個替換字元線、列/行解碼器和冗餘熔絲元件陣列。
參考第5圖的步驟520和第9圖，可以例如藉由在測試機台上或在與測試機台通訊的計算裝置上操作的自動化程序為每一記憶體組產生一個排序主要故障位元計數列表。排序主要故障位元計數列表是依照每一字元線的位元故障計數降序列出了M個主要字元線中每一字元線的位址和位元故障計數。於是，每一字元線中具有最高位元故障計數的主要字元線的字元線位址會被列在排序主要故障位元計數列表的頂部，而每一字元線中具有最低位元故障計數的主要字元線的字元線位址（這通常為零，因為主要字元線的主要部分（即超過50%）是功能齊全的）會被列在排序主要故障位元計數列表的底部。與非零主要故障位元計數相關的字元線位址的總數可能大於或是可能不大於記憶體組中替換字元線的總數R。
在說明性示範例中，可以藉由執行至少一個寫入操作來產生排序主要故障位元計數列表，其中至少一個測試資料圖案（data pattern）可以被寫入記憶體組的主要記憶體陣列區。可以執行至少一個讀取操作，其中從主要記憶體陣列區讀取至少一個測試資料圖案。每一主要字元線的記憶體位元故障的數量可以基於至少一個讀取操作和至少一個寫入操作之間的至少一個測試資料圖案的變化來決定。可以對主要字元線的位址進行排序，使得每一主要字元線的記憶體位元故障的關聯數量會依照降序排列。
參考第5圖的步驟530和第9圖，可以例如藉由在測試機台上或在與測試機台通訊的計算裝置上執行的自動化程序為每一記憶體組產生一個排序替換故障位元計數列表。排序替換故障位元計數列表是依照每一字元線的位元故障計數降序列出了R個替換字元線中每一字元線的位址和位元故障計數。於是，每一字元線中具有最低位元故障計數的替換字元線的字元線位址（這通常為零，因為主要字元線的主要部分（即超過50%）是功能齊全的）會被列在排序替換故障位元計數列表的頂部，以及每一字元線中具有最高位元故障計數的替換字元線的字元線位址會被列在排序替換故障位元計數列表的底部。
在說明性示範例中，可以藉由執行至少一個寫入操作來產生排序替換故障位元計數列表，其中至少一個測試資料圖案可以被寫入記憶體組的替換記憶體陣列區。可以執行至少一個讀取操作，其中從替換記憶體陣列區讀取至少一個測試資料圖案。每一替換字元線的記憶體位元故障的數量可以基於至少一個讀取操作和至少一個寫入操作之間的至少一個測試資料圖案的變化來決定。可以對替換字元線的位址進行排序，使得每一替換字元線的記憶體位元故障的關聯數量會依照升序排列。
參考第5圖的步驟540，可以執行冗餘熔絲編程程序。冗餘熔絲編程程序可以是測試步驟的一部分，其中通過替換字元線的啟動和通過在置換記憶體區中的置換記憶體單元來修復測試中之記憶體晶粒的功能的缺陷。
具體地，冗餘熔絲元件陣列內的第一冗餘熔絲元件可以被編程以將排序主要故障位元計數列表上的主要字元線邏輯地取代為在排序替換故障位元計數列表上具有相同列表順序號的個別字元線。這個程序從排序主要故障位元計數列表和排序替換故障位元計數列表的最頂列開始而一列一列進行，即逐列。在一個實施例中，邏輯地取代排序替換故障位元計數列表中的有缺陷的主要字元線的每一替換字元線的列號（即列表順序號）可以相同於由個別替換字元線所取代的排序主要故障位元計數列表中的有缺陷的主要字元線的列號（即列表順序號）。該程序可以繼續，直到主要故障位元計數等於替換故障位元計數或是直到所有R個替換字元線都被用於取代主要故障位元計數列表中最上面的R個主要字元線為止。在主要故障位元計數等於替換故障位元計數的情況下，該數字被稱為每一字元線之位元故障計數的臨界數（threshold number）。
例如，如果功能齊全的替換字元線的總數（即沒有任何由個別主要字元線所定址的故障記憶體位元）是R'（不大於R），以及如果具有非零故障位元計數的主要字元線的總數不大於R'，可以採用第一冗餘熔絲元件將具有非零故障位元計數的每一主要字元線邏輯地取代為個別的功能齊全的替換字元線。
如果功能齊全的替換字元線的總數（即沒有任何故障的記憶體位元由個別的主要字元線所定址）是R'（不大於R），以及如果具有非零故障位元計數的主要字元線的總數大於R'，可以採用第一冗餘熔絲元件將具有非零故障位元計數的R'個主要字元線邏輯地取代為R'個功能齊全的替換字元線的個別之一者。此外，具有非零故障位元計數的附加主要字元線可以邏輯地取代為附加替換字元線之個別之一者，即使附加的替換字元線在排序主要故障位元計數列表中按列表順序號（即列號）的順序具有非零故障位元計數，直到所有R個替換字元線都被用於替換在排序主要故障位元計數列表的最上面的R個主要字元線，或者直到主要故障位元計數等於相同列表順序號（即相同的列號）的替換故障位元計數，即直到到達“每一字元線的位元故障計數的臨界數”。
在一實施例中，在排序主要故障位元計數列表上的第R個主要字元線的故障位元計數可以大於在排序替換故障位元計數列表上的第R個替換字元線的故障位元計數。在此實施例中，可以採用所有的R個替換字元線來取代在排序主要故障位元計數列表中最上面的R個主要字元線。
在另一實施例中，在排序主要故障位元計數列表上的第R個主要字元線的故障位元計數可以等於或小於在排序替換故障位元計數列表中第R個替換字元線的故障位元計數。在此實施例中，當達到排序主要故障位元計數列表上對應的主要字元線的故障位元計數等於排序替換故障位元計數列表中對應的替換字元線的故障位元計數的列表順序號（即列號）時，邏輯替換程序可以終止。在此實施例中，不使用一或多個替換字元線來取代任何主要字元線。
根據本揭露的實施例，將排序主要故障位元計數列表上的主要字元線從上到下依次取代成在排序替換故障位元計數列表中具有相同列表順序號的個別字元線（即相同列號）。
根據本揭露的實施例，在將排序主要故障位元計數列表上的主要字元線的子集邏輯地取代為在排序替換故障位元計數列表中具有相同列表順序號的個別字元線之後，記憶體組中可以存在至少一個未修復的有缺陷的記憶體單元。在此實施例中，R個冗餘字元線中的每一個冗餘字元線是用於取代個別的一個有缺陷的主要字元線（即連接到至少一個故障記憶體單元的主要字元線），或者與任何剩餘的未取代的缺陷的主要字元線具有相同數量的缺陷記憶體單元，或是具有更多數量的缺陷記憶體單元。
根據本揭露的一個方面並且共同參考第1圖和第6圖，隨機存取記憶體裝置可包括位於至少一個置換記憶體單元區中的置換記憶體單元。每一群組的置換記憶體單元可以位於置換記憶體位元陣列內，其被配置為由個別的存取線對（例如一對置換字元線和置換位元線）個別地存取。在此實施例中，冗餘熔絲元件陣列內（位於冗餘熔絲區內）的第二冗餘熔絲元件可以被編程，使得被編程的第二冗餘熔絲元件將置換記憶體單元中的個別一者邏輯地取代為位於主要記憶體陣列區內並連接到個別的主要字元線的每一故障記憶體位元，其中該個別的主要字元線未被邏輯地取代為個別的替換字元線。在一個實施例中，置換記憶體單元可以被安排為周期性陣列，例如P×Q的矩形陣列。
於是，記憶體陣列區內的M×N個記憶體單元陣列內的每一故障位元可以用連接到替換字元線中的個別一者的記憶體位元或是用位於置換記憶體單元內的記憶體位元來進行修復。在一實施例中，附加到每一替換字元線的一組N個記憶體單元被同時地存取，以及替換在M×N記憶體單元陣列內的故障記憶體位元的每一置換記憶體單元會被個別地定址。列/行解碼器電路和冗餘熔絲區內的冗餘熔絲元件的組合將位址選擇信號從控制器中重新路由（re-route）到冗餘字元線和置換記憶體單元。
在一個實施例中，用於存取置換記憶體單元的每一對之存取線可以被配置為僅存取置換記憶體單元中的單一置換記憶體單元，並且可以電性隔離於所有其他置換記憶體單元。在一實施例中，置換記憶體單元可包括靜態隨機存取記憶體單元的陣列，而靜態隨機存取記憶體單元包括至少六個場效電晶體的個別集合。
在一個實施例中，第二冗餘熔絲元件可以被編程使得控制電路（其連接到第二冗餘熔絲元件並基於第二冗餘熔絲元件的配置控制資料流）重新路由每一故障記憶體位元的資料至置換記憶體單元中的個別一者，其中每一故障記憶體位元在編程操作期間是被取代為置換記憶體單元中的個別一者。此外，可以對第二冗餘熔絲元件進行編程，使得控制電路（其連接到第二冗餘熔絲元件並基於第二冗餘熔絲元件的配置控制資料流）為每一故障記憶體位元重新路由擦除信號至置換記憶體單元中的個別一者，其中每一故障記憶體位元在擦除操作期間是被取代為置換記憶體單元中的個別一者。控制電路可以對每一故障記憶體位元覆寫（overwrite）資料為從置換記憶體單元之個別一者所讀取的資料，其中每一故障記憶體位元在讀取操作期間是被取代為置換記憶體單元中的個別一者。於是，來自記憶體陣列區和冗餘單元區的讀取操作可以與來自至少一個置換記憶體單元的個別組的讀取操作同時地執行，並且可能會跟隨一個覆寫操作，其中來自至少一個置換記憶體單元的資料會覆寫來自記憶體陣列區（包括記憶體單元的M×N陣列）內的缺陷記憶體單元的資料，而缺陷記憶體單元被邏輯地取代為個別的置換記憶體單元。
第7圖係顯示根據本揭露一實施例所述的第1圖中示範例隨機存取記憶體晶粒中記憶體組的替代配置的放大圖。在記憶體組的替代配置中，R個替換字元線位於至少兩個冗餘記憶體單元區中，而這些冗餘記憶體單元區彼此橫向間隔開或彼此之間至少有M個主要字元字的一個子集。換言之，R×N個替換記憶體單元陣列可以劃分為多個Rs×N個替換記憶體單元陣列，其中索引s從0到至少為1的整數T。整數T的範圍為從1至127，且等於多個替換記憶體單元陣列的總數。索引s範圍內從0到T的所有R值的總和等於R。
在一實施例中，隨機存取記憶體裝置包括動態隨機存取記憶體裝置，其中記憶體組內的每一記憶體位元包括被配置為存儲電荷的電容結構以及被配置為控制電荷流入和流出電容的存取記憶體的個別串聯連接。
通常，主要字元線可以形成在包括M×N個記憶體單元陣列的單一記憶體陣列內，或者可以形成在包括個別Mt×N個記憶體陣列的至少兩個記憶體陣列內，使得所有Mt的總和等於M。記憶體陣列的總數可以在1到128的範圍內，儘管可以使用更大的數目。此外，冗餘字元線可以形成在單一冗餘記憶體單元區內或形成在至少兩個冗餘記憶體單元區內，而冗餘記憶體單元區包括個別的Rs×N個替換記憶體單元陣列，使得Rs的所有值的總和在從0到T範圍內的索引s上等於R。冗餘記憶體單元區的總數可以在從1到128的範圍內，儘管可以使用更大的數目。在多個記憶體陣列區和/或多個冗餘記憶體單元區的實施例中，這樣的多個記憶體陣列區和/或多個冗餘記憶體單元區可以沿著位元線方向彼此橫向間隔開，並且可沿著位元線方向相互交錯。換句話說，記憶體陣列區的實例和/或冗餘記憶體單元區的實例可以沿著位元線方向交替。位元線可連續延伸穿過每一個記憶體陣列區和每一個冗餘記憶體單元區。例如，在一實施例中，單一記憶體陣列包括M×N個記憶體單元陣列，或者可以由單一冗餘記憶體單元區形成。在另一實施例中，單一記憶體陣列包括M×N個記憶體單元陣列，或者可以形成有至少兩個冗餘記憶體單元區，其包括個別的Rs×N個替換記憶體單元陣列，使得在範圍從0到T的索引s上的Rs的所有值得總和等於R。在這樣的實施例中，可以在單一記憶體陣列之前和之後形成至少兩個冗餘記憶體單元區。在另一實施例中，至少兩個記憶體陣列包括個別的Mt×N個記憶體單元陣列，使得所有Mt的總和等於M，而具有至少兩個包括個別的Rs×N個替換記憶體陣列的冗餘記憶體單元區單元，使得範圍從0到T的索引s上的Rs的所有值的總和等於R。在這樣的實施例中，可以在至少兩個記憶體中的每一個之後形成至少兩個冗餘記憶體單元區。在另一實施例中，至少兩個記憶體陣列包括個別的Mt×N個記憶體單元陣列，使得所有Mt的總和等於M，具有包括個別的Rs×N個替換記憶體陣列的至少兩個冗餘記憶體單元區，使得範圍從0到T的索引s上的Rs的所有值的總和等於R。在這樣的實施例中，可以在至少兩個記憶體陣列中的每一個之前和之後形成至少兩個冗餘記憶體單元區。
第8圖係顯示用於製造本揭露的隨機存取記憶體晶粒的第一示例性製程程序順序的第二流程圖。
共同參考第1-4、6和7圖以及第8圖的步驟510，製造隨機存取記憶體裝置的方法可包括提供包括記憶體組的半導體裝置的步驟，而記憶體組包括M個主要字元線和R個替換字元線、列/行解碼器，以及冗餘熔絲元件陣列。
共同參考第1-4、6和7圖以及第8圖的步驟520和第9圖，該方法可包括產生排序主要故障位元計數列表的步驟。排序主要故障位元計數列表將M個主要字元線中的位址和位元故障計數按每一字元線的位元故障計數進行降序排列。可以採用與第5圖的步驟520相同的程序步驟。
共同參考第1-4、6和7圖以及第8圖的步驟530與第9圖，該方法可包括產生排序替換故障位元計數列表的步驟。排序替換故障位元計數列表將R個替換字元線的位址和位元故障計數按每一字元線的位元故障計數進行升序排列。可以採用與第5圖的步驟530相同的程序步驟。
共同參考第1-4、6和7圖以及第8圖的步驟840，該方法可包括決定總替換計數數字的步驟。總替換計數數字等於相等故障計數列數和R中的最小值。替換計數數字是列表順序數（即列數），隨後在排序主要故障位元計數列表中將執行替換程序。換句話說，對排序主要故障位元計數列表的頂部的故障主要字元線的後續替換操作會終止在列表順序號等於替換計數數字時。
相等故障計數列數是在排序主要故障位元計數列表中的主要故障位元計數等於排序故障故障位元計數列表中的一個替換故障位元計數時的列表順序號，即列表順序號（或表中的列號）會等於每一字元線得位元故障計數的臨界數。在該實施例中，具有等於或大於具有相同的列表順序號的個別的替換字元線的相等故障計數列號的列表順序號（即表中的列號）的任何故障主要字元線的替換是無效的，因為個別的替換字元線具有相同數量的故障記憶體位元或是具有更多數量的故障記憶體位元。
共同參考第1-4、6和7圖以及第8圖的步驟850與第9圖，該方法可包括藉由依照升序位址或降序位址排列而重新排序包括主要字元線的列表的總替換計數數字的最高子集來產生從主要故障位元計數列表所修改的重新排序主要故障位元計數列表的步驟。換句話說，僅將隨後邏輯地取代為替換字元線的有缺陷的主要字元線的主要字元線位址會按升序位址或降序位址排列。
根據本揭露的一個方面，重新排序運算可以在升序位址和降序位址之間進行選擇，使得物理佈線距離（即傳輸電性信號的金屬互連結構的物理距離）可以在將替換字元線邏輯地取代缺陷主要字元線之後會最小化。
在一實施例中，可以產生重新排序替換故障位元計數列表，其藉由重新排序包括替換字元線的列表的總替換計數數字的最頂層子集而按升序位址或降序位址排列而從替換故障位元計數列表修改。換句話說，僅將隨後邏輯地取代缺陷主要字元線的缺陷主要字元線的的替換字元線位址會按升序位址或降序位址排列。如果重新排序主要故障位元計數列表按字元線升序位址排序，則重新排序替換故障位元計數列表會按字元線升序位址排序。如果重新排序主要故障位元計數列表按照字元線位址降序排序，則重新排序替換故障位元計數列表會按照字元線位址降序排序。
共同參考第1-4、6和7圖以及第8圖的步驟860，該方法可包括執行冗餘熔絲編程程序的步驟，其中冗餘熔絲元件陣列內的第一冗餘熔絲元件會被編程以邏輯地將重新排序主要故障位計數列表中的主要字元線取代為在排序替換故障位元計數列表中具有相同的列表編號的個別字元線，直到重新排序主要故障位元計數列表中列表的總替換計數被替換。在第8圖的步驟860可以採用第5圖的步驟540所使用的方法。
在一個實施例中，將重新排序主要故障位元計數列表上的主要字元線從上到下會依次取代為在排序替換故障位元列表上具有相同列表順序號的個別字元線。
在一實施例中，隨機存取記憶體裝置包括位於替換記憶體位元陣列內的置換記憶體單元，而替換記憶體位元陣列被配置為由個別的一對存取線個別地存取。冗餘熔絲元件陣列內的第二冗餘熔絲元件可以被編程，使得被編程的第二冗餘熔絲元件將每一故障記憶體位元邏輯地取代為替換記憶體單元的個別一者，而故障記憶體位元是位於主要記憶體陣列區內並連接到沒有被相應的替換字元線邏輯地替換的個別的主要字元線。
在一實施例中，取代主要字元線中的個別一者的所有替換字元線的集合的位址從R個替換字元線中的一側到另一側嚴格增加或嚴格減少。
參考所有圖式並根據本揭露的各個實施例，提供了一種隨機存取記憶體裝置，包括：包括主要記憶體陣列區和冗餘記憶體陣列區的記憶體組，其中主要記憶體陣列區包括連接到M個主要字元線和N個位元線的M×N個主要記憶體單元。冗餘記憶體陣列區包括連接到R個替換字元線和N個位元線的R×N個冗餘記憶體單元。第一冗餘熔絲元件被配置為將主要陣列區內具有比每一字元線的位元故障計數的臨界數更多的故障記憶體位元的每一主要字元線邏輯地取代冗餘字元線中的個別一者，而冗餘字元線中的個別該者具有不大於每一字元線的位元故障計數臨界數的個別位元故障計數數字，其中每一字元線的位元故障計數臨界數為正整數。隨機存取記憶體裝置包括選自以下的至少一個特徵：第一特徵，不替換任何主要字元線的每一冗餘字元線包括等於或大於每一字元線的位元故障計數的臨界值的個別位元故障計數；第二特徵，至少一個主要字元線具有個別的非零位元故障計數數字，其等於或小於每一字元線的位元故障計數的臨界值，並且不被冗任何冗餘字元線所取代。
在一實施例中，隨機存取記憶體裝置包括位於替換記憶體位元陣列內的置換記憶體單元。替換記憶體位元陣列被配置為由個別的一對之存取線個別地存取。第二冗餘熔絲元件被配置為將位於主要記憶體陣列區內並連接到個別的主要字元線的每一故障記憶體位元邏輯地取代為置換記憶體單元的個別一者，而個別的主要字元線未被邏輯地取代為個別的替換字元線。
在一實施例中，每一對的存取線被配置為僅存取置換記憶體單元中的單一置換記憶體單元，並且與所有其他置換記憶體單元電性分離。在一實施例中，置換記憶體單元包括靜態隨機存取記憶體單元陣列，而記憶體單元包括至少六個場效電晶體的個別集合。
在一實施例中，隨機存取記憶體裝置包括控制電路，而該控制電路被配置為：在編程操作期間，將每一故障記憶體位元的資料重新路由至置換記憶體單元的個別一者，而每一故障記憶體位元被取代為置換記憶體單元的個別該者；以及，覆寫每一故障記憶體位元的資料，而每一故障記憶體位元被取代為置換記憶體單元的個別一者，其是在讀取操作期間從置換記憶體單元的個別該者所讀取。
在一實施例中，隨機存取記憶體裝置包括至少一個選自以下的特徵：取代主要字元線的個別一者的所有替換字元線中一組的位址，在R×N冗餘記憶體單元內從一側到另一側嚴格增加或嚴格減少；以及R×N冗餘記憶體單元可包括至少兩個冗餘記憶體單元區，而至少兩個冗餘記憶體單元區彼此橫向間隔開或者由M×N主要記憶體單元的至少一個子集而彼此橫向間隔開。
本揭露的各種實施例可用於修復具有高位元錯誤率（bit error rate，BER）的隨機存取記憶體，而位元錯誤率是任何給定記憶體單元被配置為儲存單一位元的功能故障的可能性。在說明性比較示範例修復方案中，如果記憶體陣列區包括1,024個主要字元線和4,096個位元線，如果冗餘單元區包括64個替換字元線和相同數量的位元線，以及如果位元錯誤率為百萬分之100（即0.0001），則替換方案僅使用功能齊全的替換字元線（即僅使用不連接任何故障記憶體位元的替換字元線）在利用所有替換字元線的大約60%的冗餘修復過程之後，提供大約百萬分之82的有效位元錯誤率。相比之下，在採用本揭露實施例的示例性修復方案中，如果記憶體陣列區包括1,024個主要字元線和4,096個位元線，如果冗餘單元區包括64個替換字元線以及相同數量的位元線，並且如果位元錯誤率為百萬分之100（即0.0001），則根據本揭露的實施例的替換方案可以在使用了大約90%的替換字元線的冗餘修復程序之後提供大約百萬分之78的有效位元錯誤率。根據本揭露的實施例，在利用置換記憶體單元時，可以實現接近100％的良率（取決於置換記憶體單元的總數）。
在另一個說明性比較示例性修復方案中，如果記憶體陣列區包括1,024個主要字元線和4,096個位元線，如果冗餘單元區包括64個替換字元線和相同數量的位元，如果位元錯誤率為百萬分之1,000（即0.001），則替換方案僅使用功能齊全的替換字元線（即未連接到任何故障記憶體位元的替換字元線）在利用所有替換字元線的大約5%的冗餘修復程序之後提供大約百萬分之995的有效位元錯誤率。高位元錯誤率顯著減少了功能齊全的替換字元線的數量，因此修復無效。相比之下，在採用本揭露實施例的示例性修復方案中，如果記憶體陣列區包括1,024個主要字元線和4,096個位元線，如果冗餘單元區包括64個替換字元線以及相同數量的位元線，並且如果位元錯誤率為百萬分之1,000（即0.001），則根據本揭露的實施例的替換方案可以在使用了大約90%的全部替換字元線的冗餘修復程序之後提供大約百萬分之940的有效位元錯誤率。在利用置換記憶體單元時，相對於比較示例性修復方案，根據本揭露的實施例，可以實現較高的產量（取決於置換記憶體單元的總數）。因此，本揭露的實施例可以在冗餘修復之後提供更高的晶粒良率。
本揭露提供一種製造隨機存取記憶體裝置的方法。方法包括：提供包括一記憶體組的一半導體元件，其中記憶體組包括M個主要字元線和R個替換字元線、一列/行解碼器以及一冗餘熔絲元件陣列。方法更包括：產生一排序主要故障位元計數列表，其是對每一主要字元線的位元故障計數以降序排序而將M個主要字元線的每一者的位址和位元故障計數製成表格。方法更包括：產生一排序替換故障位元計數列表，其是對每一替換字元線的位元故障計數以升序排序而將R個替換字元線的每一者的位址和位元故障計數製成表格。方法更包括：執行一冗餘熔絲編程程序，其中冗餘熔絲元件陣列內的複數第一冗餘熔絲元件被編程以將在排序主要故障位元計數列表中的主要字元線邏輯地取代為在排序替換故障位元計數列表中具有相同列表順序號的一個別字元線，直到一主要故障位元計數等於一替換故障位元計數或是直到所有R個替換字元線都用於取代排序主要故障位元計數列表上的R個最頂部的主要字元線。
在一些實施例中，在排序主要故障位元計數列表中的主要字元線從上到下依次取代為在排序替換故障位元計數列表中具有相同列表順序號的個別字元線。
在一些實施例中，產生排序主要故障位元計數列表包括：執行至少一寫入操作，以便將至少一測試資料圖案寫至入一主要記憶體陣列區；執行至少一個讀取操作，以便從主要記憶體陣列區讀取出測試資料圖案；基於在至少一讀取操作和至少一寫入操作之間的至少一測試資料圖案的變化來決定每一主要字元線的一記憶體位元故障數量；以及，對主要字元線的位址進行排序，使得每一主要字元線的相關的記憶體位元故障數量依照降序排列。
在一些實施例中，產生排序替換故障位元計數列表包括：執行至少一寫入操作，以便將至少一測試資料圖案寫入至一替換記憶體陣列；執行至少一讀取操作，以便從替換記憶體陣列讀取出測試資料圖案；基於在至少一讀取操作和至少一寫入操作之間的至少一測試資料圖案的變化來決定每一替換字元線的一記憶體位元故障數量；以及，對替換字元線的位址進行排序，使得每一替換字元線的相關的記憶體位元故障數量依照升序排列。
在一些實施例中，隨機存取記憶體裝置包括位於一替換記憶體位元陣列內的複數置換記憶體單元，其中替換記憶體位元陣列被配置為由一個別對的存取線個別地存取。方法更包括：對冗餘熔絲元件陣列內的複數第二冗餘熔絲元件進行編程，使得被編程的第二冗餘熔絲元件將位於一主要記憶體陣列區並連接到未被邏輯地取代的一個別替換字元線的每一故障記憶體位元邏輯地取代為置換記憶體單元的個別一者。
在一些實施例中，每一對之存取線被配置為僅存取置換記憶體單元中的單一置換記憶體單元，並且電性隔離於所有其他置換記憶體單元。
在一些實施例中，置換記憶體單元包括複數靜態隨機存取記憶體單元的一陣列，以及每一靜態隨機存取記憶體單元包括至少六個場效電晶體的個別集合。
在一些實施例中，第二冗餘熔絲元件被編程使得：連接到第二冗餘熔絲元件的一控制電路在一編程操作期間將被取代為置換記憶體單元的個別一者的每一故障記憶體位元的資料重新路由至置換記憶體單元的個別該者；以及，控制電路覆寫每一故障記憶體位元的資料，其中故障記憶體位元是被取代為具有在一讀取操作期間從置換記憶體單元中的相應一者所讀取的資料的置換記憶體單元的個別一者。
在一些實施例中，在至少兩個冗餘記憶體單元區的R個替換字元線是彼此橫向隔開或是由M個主要字元線的至少一子集橫向隔開。
在一些實施例中，隨機存取記憶體裝置包括一動態隨機存取記憶體裝置，其中記憶體組內的每一記憶體位元包括一個別串聯連接的一電容結構以及一存取記憶體，其中電容結構被配置為存儲電荷，以及存取記憶體被配置為控制流入和流出電容結構的電荷。
本揭露提供一種製造隨機存取記憶體裝置的方法。方法包括：提供包括一記憶體組的一半導體元件，其中記憶體組包括M個主要字元線和R個替換字元線、一列/行解碼器以及一冗餘熔絲元件陣列。方法更包括：產生一排序主要故障位元計數列表，其是對每一主要字元線的位元故障計數以降序排序而將M個主要字元線的每一者的位址和位元故障計數製成表格。方法更包括：產生一排序替換故障位元計數列表，其是對每一替換字元線的位元故障計數以升序排序而將R個替換字元線的每一者的位址和位元故障計數製成表格。方法更包括：決定相等於一相等故障計數列號和 R 中的最小值的一總替換計數數字，其中相等故障計數行號是列表順序號，以及在排序主要故障位元計數列表中的一主要故障位元計數等於在排序替換故障位元計數列表中的一替換故障位元計數。方法更包括：產生一重新排序主要故障位元計數列表，其是藉由以升序位址或降序位址的順序，重新排序包括主要字元線的列表的總替換計數數字的最高子集而從主要故障位元計數列表修改。執行一冗餘熔絲編程程序，其中冗餘熔絲元件陣列內的複數第一冗餘熔絲元件被編程以將在重新排序主要故障位元計數列表中的主要字元線邏輯地取代為在排序替換故障位元計數列表中具有相同列表順序號的一個別字元線，直到在重新排序主要故障位元計數列表中的列表的總替換計數數字被取代。
在一些實施例中，在重新排序主要故障位元計數列表中的主要字元線從上到下依次取代為在排序替換故障位元計數列表中具有相同列表順序號的個別字元線。
在一些實施例中，隨機存取記憶體裝置包括位於一替換記憶體位元陣列內的複數置換記憶體單元，其中替換記憶體位元陣列被配置為由一個別對的存取線個別地存取。方法更包括：對冗餘熔絲元件陣列內的複數第二冗餘熔絲元件進行編程，使得被編程的第二冗餘熔絲元件將位於一主要記憶體陣列區並連接到未被邏輯地取代的一個別替換字元線的每一故障記憶體位元邏輯地取代為置換記憶體單元的個別一者。
在一些實施例中，取代主要字元線的個別一者的全部替換字元線的位址在R個替換字元線中從一側到另一側嚴格增加或嚴格減少。
本揭露提供一種隨機存取記憶體裝置。隨機存取記憶體裝包括一記憶體組以及複數第一冗餘熔絲元件。記憶體組包括一主要記憶體陣列區和一冗餘記憶體陣列區。主要記憶體陣列區包括連接到M個主要字元線和N個位元線的M×N個主要記憶體單元，以及冗餘記憶體陣列區包括連接到R個替換字元線和N個位元線的R×N個冗餘記憶體單元。第一冗餘熔絲元件配置為將在主要記憶體陣列區內具有比每一主要字元線的位元故障計數的臨界數更多的故障記憶體位元的每一主要字元線邏輯地取代為具有不大於每一主要字元線的位元故障計數臨界數的個別位元故障計數數字的冗餘字元線的個別一者。每一主要字元線的位元故障計數的臨界數為正整數。隨機存取記憶體裝置包括選自以下的至少一個特徵：未取代任何主要字元線的每一冗餘字元線包括等於或大於每一主要字元線的位元故障計數的臨界值的一個別位元故障計數數字；以及，至少一個主要字元線具有個別的非零位元故障計數數字，其等於或小於每一主要字元線的位元故障計數的臨界值，並且未被任何冗餘字元線所取代。
在一些實施例中，隨機存取記憶體裝置更包括位於一替換記憶體位元陣列內的複數置換記憶體單元，以及複數第二冗餘熔絲元件。替換記憶體位元陣列被配置為由一個別對的存取線個別地存取。第二冗餘熔絲元件配置為將位於主要記憶體陣列區並連接到未被邏輯地取代的一個別替換字元線的每一故障記憶體位元邏輯地取代為置換記憶體單元的個別一者。
在一些實施例中，每一對之存取線被配置為僅存取置換記憶體單元中的單一置換記憶體單元，並且電性隔離於所有其他置換記憶體單元。
在一些實施例中，置換記憶體單元包括複數靜態隨機存取記憶體單元的陣列，以及每一靜態隨機存取記憶體單元包括至少六個場效電晶體的個別集合。
在一些實施例中，隨機存取記憶體裝置更包括一控制電路。控制電路配置為：在一編程操作期間將被取代為置換記憶體單元的個別一者的每一故障記憶體位元的資料重新路由至置換記憶體單元的個別該者；以及，覆寫每一故障記憶體位元的資料，其中故障記憶體位元是被取代為具有在一讀取操作期間從置換記憶體單元中的相應一者所讀取的資料的置換記憶體單元的個別一者。
在一些實施例中，隨機存取記憶體裝置包括選自以下的至少一個特徵：取代主要字元線的個別一者的全部替換字元線的位址在RxN個替換記憶體單元中從一側到另一側嚴格增加或嚴格減少；以及，RxN個替換記憶體單元包括至少兩個冗餘記憶體單元區彼此橫向隔開或是藉由M×N個主要記憶體單元的至少一子集彼此橫向隔開。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
510-540,810-860:步驟 BL_0-BL_(N-1):位元線 MemoryBank_0-MemoryBank_7:記憶體組 PFBC(0)-PFBC(M-1):主要故障位元計數 PWL_0-PWL_(M-1):主要字元線 RFBC(0)-RFBC(R-1):冗餘故障位元計數 RWL_0-RWL_(R-1):替換字元線
第1圖係顯示根據本揭露實施例所述的示範性隨機存取記憶體晶粒的元件方塊圖。 第2圖係顯示第1圖的示範例隨機存取記憶體晶粒內的記憶體組的放大圖。 第3圖係顯示根據本揭露實施例所述在記憶體組中每一主要字元線決定每一字元線的故障位元計數的程序。 第4圖係顯示根據本揭露實施例所述的在記憶體組中決定每一冗餘字元線的每一字元線的故障位元計數的程序。 第5圖係顯示用於製造本揭露的隨機存取記憶體晶粒的第一示範例順序的製程步驟的第一流程圖。 第6圖係顯示根據本揭露實施例的示例性隨機存取記憶體晶粒內的位元級置換記憶體單元的放大圖。 第7圖係顯示根據本揭露一實施例所述的第1圖中示範例隨機存取記憶體晶粒中記憶體組的替代配置的放大圖。 第8圖係顯示用於製造本揭露的隨機存取記憶體晶粒的第一示例性製程程序順序的第二流程圖。 第9圖係顯示將在本揭露實施例的方法的使用期間可以產生和採用的各種故障位元計數列表所製成的表格。
510-540:步驟

Claims (20)

  1. 一種製造隨機存取記憶體裝置的方法，包括： 提供包括一記憶體組的一半導體元件，其中上述記憶體組包括M個主要字元線和R個替換字元線、一列/行解碼器以及一冗餘熔絲元件陣列； 產生一排序主要故障位元計數列表，其是對每一上述主要字元線的位元故障計數以降序排序而將M個上述主要字元線的每一者的位址和位元故障計數製成表格； 產生一排序替換故障位元計數列表，其是對每一上述替換字元線的位元故障計數以升序排序而將R個上述替換字元線的每一者的位址和位元故障計數製成表格；以及 執行一冗餘熔絲編程程序，其中上述冗餘熔絲元件陣列內的複數第一冗餘熔絲元件被編程以將在上述排序主要故障位元計數列表中的上述主要字元線邏輯地取代為在上述排序替換故障位元計數列表中具有相同列表順序號的一個別字元線，直到一主要故障位元計數等於一替換故障位元計數或是直到所有R個上述替換字元線都用於取代上述排序主要故障位元計數列表上的R個最頂部的上述主要字元線。
  2. 如請求項1所述之方法，其中在上述排序主要故障位元計數列表中的上述主要字元線從上到下依次取代為在上述排序替換故障位元計數列表中具有相同列表順序號的上述個別字元線。
  3. 如請求項1所述之方法，其中產生上述排序主要故障位元計數列表包括： 執行至少一寫入操作，以便將至少一測試資料圖案寫至入一主要記憶體陣列區； 執行至少一個讀取操作，以便從上述主要記憶體陣列區讀取出上述測試資料圖案； 基於在至少一上述讀取操作和至少一上述寫入操作之間的至少一上述測試資料圖案的變化來決定每一上述主要字元線的一記憶體位元故障數量；以及 對上述主要字元線的位址進行排序，使得每一上述主要字元線的相關的上述記憶體位元故障數量依照降序排列。
  4. 如請求項3所述之方法，其中產生上述排序替換故障位元計數列表包括： 執行至少一寫入操作，以便將至少一測試資料圖案寫入至一替換記憶體陣列； 執行至少一讀取操作，以便從上述替換記憶體陣列讀取出上述測試資料圖案； 基於在至少一上述讀取操作和至少一上述寫入操作之間的至少一上述測試資料圖案的變化來決定每一上述替換字元線的一記憶體位元故障數量；以及 對上述替換字元線的位址進行排序，使得每一上述替換字元線的相關的上述記憶體位元故障數量依照升序排列。
  5. 如請求項1所述之方法，其中： 上述隨機存取記憶體裝置包括位於一替換記憶體位元陣列內的複數置換記憶體單元，其中上述替換記憶體位元陣列被配置為由一個別對的存取線個別地存取；以及 上述方法更包括： 對上述冗餘熔絲元件陣列內的複數第二冗餘熔絲元件進行編程，使得被編程的上述第二冗餘熔絲元件將位於一主要記憶體陣列區並連接到未被邏輯地取代的一個別替換字元線的每一故障記憶體位元邏輯地取代為上述置換記憶體單元的個別一者。
  6. 如請求項5所述之方法，其中每一對之上述存取線被配置為僅存取上述置換記憶體單元中的單一置換記憶體單元，並且電性隔離於所有其他上述置換記憶體單元。
  7. 如請求項5所述之方法，其中上述置換記憶體單元包括複數靜態隨機存取記憶體單元的一陣列，以及每一上述靜態隨機存取記憶體單元包括至少六個場效電晶體的個別集合。
  8. 如請求項5所述之方法，其中上述第二冗餘熔絲元件被編程使得： 連接到上述第二冗餘熔絲元件的一控制電路在一編程操作期間將被取代為上述置換記憶體單元的個別一者的每一上述故障記憶體位元的資料重新路由至上述置換記憶體單元的個別該者；以及 上述控制電路覆寫每一上述故障記憶體位元的資料，其中上述故障記憶體位元是被取代為具有在一讀取操作期間從上述置換記憶體單元中的相應一者所讀取的資料的上述置換記憶體單元的個別一者。
  9. 如請求項1所述之方法，其中在至少兩個冗餘記憶體單元區的R個上述替換字元線是彼此橫向隔開或是由M個上述主要字元線的至少一子集橫向隔開。
  10. 如請求項1所述之方法，其中上述隨機存取記憶體裝置包括一動態隨機存取記憶體裝置，其中上述記憶體組內的每一記憶體位元包括一個別串聯連接的一電容結構以及一存取記憶體，其中上述電容結構被配置為存儲電荷，以及上述存取記憶體被配置為控制流入和流出上述電容結構的電荷。
  11. 一種製造隨機存取記憶體裝置的方法，包括： 提供包括一記憶體組的一半導體元件，其中上述記憶體組包括M個主要字元線和R個替換字元線、一列/行解碼器以及一冗餘熔絲元件陣列； 產生一排序主要故障位元計數列表，其是對每一上述主要字元線的位元故障計數以降序排序而將M個上述主要字元線的每一者的位址和位元故障計數製成表格； 產生一排序替換故障位元計數列表，其是對每一上述替換字元線的位元故障計數以升序排序而將R個上述替換字元線的每一者的位址和位元故障計數製成表格； 決定相等於一相等故障計數列號和 R 中的最小值的一總替換計數數字，其中上述相等故障計數行號是列表順序號，以及在上述排序主要故障位元計數列表中的一主要故障位元計數等於在上述排序替換故障位元計數列表中的一替換故障位元計數； 產生一重新排序主要故障位元計數列表，其是藉由以升序位址或降序位址的順序，重新排序包括上述主要字元線的列表的上述總替換計數數字的最高子集而從上述主要故障位元計數列表修改；以及 執行一冗餘熔絲編程程序，其中上述冗餘熔絲元件陣列內的複數第一冗餘熔絲元件被編程以將在上述重新排序主要故障位元計數列表中的上述主要字元線邏輯地取代為在上述排序替換故障位元計數列表中具有相同列表順序號的一個別字元線，直到在上述重新排序主要故障位元計數列表中的列表的上述總替換計數數字被取代。
  12. 如請求項11所述之方法，其中在上述重新排序主要故障位元計數列表中的上述主要字元線從上到下依次取代為在上述排序替換故障位元計數列表中具有相同列表順序號的上述個別字元線。
  13. 如請求項11所述之方法，其中： 上述隨機存取記憶體裝置包括位於一替換記憶體位元陣列內的複數置換記憶體單元，其中上述替換記憶體位元陣列被配置為由一個別對的存取線個別地存取；以及 上述方法更包括： 對上述冗餘熔絲元件陣列內的複數第二冗餘熔絲元件進行編程，使得被編程的上述第二冗餘熔絲元件將位於一主要記憶體陣列區並連接到未被邏輯地取代的一個別替換字元線的每一故障記憶體位元邏輯地取代為上述置換記憶體單元的個別一者。
  14. 如請求項11所述之方法，其中取代上述主要字元線的個別一者的全部上述替換字元線的位址在R個上述替換字元線中從一側到另一側嚴格增加或嚴格減少。
  15. 一種隨機存取記憶體裝置，包括： 一記憶體組，包括一主要記憶體陣列區和一冗餘記憶體陣列區，其中上述主要記憶體陣列區包括連接到M個主要字元線和N個位元線的M×N個主要記憶體單元，以及上述冗餘記憶體陣列區包括連接到R個替換字元線和N個上述位元線的R×N個冗餘記憶體單元；以及 複數第一冗餘熔絲元件，配置為將在上述主要記憶體陣列區內具有比每一上述主要字元線的位元故障計數的臨界數更多的故障記憶體位元的每一上述主要字元線邏輯地取代為具有不大於每一上述主要字元線的位元故障計數臨界數的個別位元故障計數數字的上述冗餘字元線的個別一者，其中每一上述主要字元線的位元故障計數的臨界數為正整數， 其中上述隨機存取記憶體裝置包括選自以下的至少一個特徵： 未取代任何上述主要字元線的每一上述冗餘字元線包括等於或大於每一上述主要字元線的位元故障計數的臨界值的一個別位元故障計數數字；以及 至少一個上述主要字元線具有個別的非零位元故障計數數字，其等於或小於每一上述主要字元線的位元故障計數的臨界值，並且未被任何上述冗餘字元線所取代。
  16. 如請求項15所述之隨機存取記憶體裝置，更包括： 複數置換記憶體單元，位於一替換記憶體位元陣列內，其中上述替換記憶體位元陣列被配置為由一個別對的存取線個別地存取； 以及 複數第二冗餘熔絲元件，配置為將位於上述主要記憶體陣列區並連接到未被邏輯地取代的一個別替換字元線的每一故障記憶體位元邏輯地取代為上述置換記憶體單元的個別一者。
  17. 如請求項16所述之隨機存取記憶體裝置，其中每一對之上述存取線被配置為僅存取上述置換記憶體單元中的單一置換記憶體單元，並且電性隔離於所有其他上述置換記憶體單元。
  18. 如請求項16所述之隨機存取記憶體裝置，其中上述置換記憶體單元包括複數靜態隨機存取記憶體單元的陣列，以及每一上述靜態隨機存取記憶體單元包括至少六個場效電晶體的個別集合。
  19. 如請求項16所述之隨機存取記憶體裝置，更包括一控制電路，配置為： 在一編程操作期間將被取代為上述置換記憶體單元的個別一者的每一上述故障記憶體位元的資料重新路由至上述置換記憶體單元的個別該者；以及 覆寫每一上述故障記憶體位元的資料，其中上述故障記憶體位元是被取代為具有在一讀取操作期間從上述置換記憶體單元中的相應一者所讀取的資料的上述置換記憶體單元的個別一者。
  20. 如請求項15所述之隨機存取記憶體裝置，其中上述隨機存取記憶體裝置包括選自以下的至少一個特徵： 取代上述主要字元線的個別一者的全部上述替換字元線的位址在RxN個上述替換記憶體單元中從一側到另一側嚴格增加或嚴格減少；以及 RxN個上述替換記憶體單元包括至少兩個冗餘記憶體單元區彼此橫向隔開或是藉由M×N個上述主要記憶體單元的至少一子集彼此橫向隔開。
TW111100012A 2021-01-08 2022-01-03 隨機存取記憶體裝置及其製造方法 TWI781033B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163135072P 2021-01-08 2021-01-08
US63/135,072 2021-01-08
US17/356,647 US11495314B2 (en) 2021-01-08 2021-06-24 Memory repair using optimized redundancy utilization
US17/356,647 2021-06-24

Publications (2)

Publication Number Publication Date
TW202230364A true TW202230364A (zh) 2022-08-01
TWI781033B TWI781033B (zh) 2022-10-11

Family

ID=81510910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100012A TWI781033B (zh) 2021-01-08 2022-01-03 隨機存取記憶體裝置及其製造方法

Country Status (5)

Country Link
US (2) US11495314B2 (zh)
KR (1) KR102580106B1 (zh)
CN (1) CN114496024A (zh)
DE (1) DE102021117062A1 (zh)
TW (1) TWI781033B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457611B2 (ja) * 2000-02-16 2003-10-20 日本電気株式会社 半導体記憶装置
US6714467B2 (en) * 2002-03-19 2004-03-30 Broadcom Corporation Block redundancy implementation in heirarchical RAM's
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
US7339844B2 (en) 2006-02-17 2008-03-04 Verigy (Singapore) Pte. Ltd. Memory device fail summary data reduction for improved redundancy analysis
US8381052B2 (en) 2009-11-10 2013-02-19 International Business Machines Corporation Circuit and method for efficient memory repair
US8908436B2 (en) 2013-02-22 2014-12-09 Ps4 Luxco S.A.R.L. Method and device for storing and reading reliable information in a NAND array
KR101521258B1 (ko) * 2013-09-10 2015-05-21 연세대학교 산학협력단 메모리 수리 방법 및 메모리 수리 장치
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9449694B2 (en) 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
JP6196199B2 (ja) 2014-09-12 2017-09-13 東芝メモリ株式会社 半導体記憶装置
KR20160138617A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 스마트 셀프 리페어 장치 및 방법
KR20170034177A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 리페어 장치
KR102451163B1 (ko) * 2018-02-01 2022-10-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법
KR102623234B1 (ko) * 2018-08-14 2024-01-11 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR102580106B1 (ko) 2023-09-18
CN114496024A (zh) 2022-05-13
TWI781033B (zh) 2022-10-11
US20230066482A1 (en) 2023-03-02
US11495314B2 (en) 2022-11-08
US11776647B2 (en) 2023-10-03
DE102021117062A1 (de) 2022-07-14
US20220223218A1 (en) 2022-07-14
KR20220100496A (ko) 2022-07-15

Similar Documents

Publication Publication Date Title
KR960000681B1 (ko) 반도체메모리장치 및 그 메모리쎌 어레이 배열방법
US7715255B2 (en) Programmable chip enable and chip address in semiconductor memory
KR100374733B1 (ko) 퓨즈가없는메모리복구시스템및메모리선택방법
JP4294971B2 (ja) 不揮発性メモリ装置
CN111312321A (zh) 一种存储器装置及其故障修复方法
US7286399B2 (en) Dedicated redundancy circuits for different operations in a flash memory device
JP2791288B2 (ja) 半導体メモリ装置用行冗長集積回路に冗長レジスタをプログラムする方法および行冗長集積回路
US7477545B2 (en) Systems for programmable chip enable and chip address in semiconductor memory
US7613056B2 (en) Semiconductor memory device
JPH07226100A (ja) 半導体メモリ装置
JP2009104757A (ja) 半導体記憶装置
US20080252361A1 (en) Electrical fuses with redundancy
WO2008157084A1 (en) Programmable chip enable and chip address in semiconductor memory
KR20130021196A (ko) 불량 페이지를 관리하는 메모리 장치
JP2001229691A (ja) 構成自在な行冗長性を有する不揮発性メモリデバイス
TWI781033B (zh) 隨機存取記憶體裝置及其製造方法
TWI775933B (zh) 具有備用列重映射儲存器的記憶體裝置
WO2005076283A1 (ja) 不揮発性半導体記憶装置及びブロック冗長救済方法
US6392945B2 (en) Semiconductor memory device
KR100633426B1 (ko) 메모리용 플렉시블 리던던시
CN113948148A (zh) 进行选择性地启用的ecc解码的熔丝逻辑
WO1998028746A1 (en) Redundancy for wide hierarchical i/o organizations
JPH0611072B2 (ja) 半導体不揮発性記憶装置
KR19990079793A (ko) 불 휘발성 반도체 메모리 장치
JPS6231437B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent