DE4201847C2

DE4201847C2 - Halbleiterspeicherbauelement mit einem redundanten Zellenfeld

Info

Publication number: DE4201847C2
Application number: DE4201847A
Authority: DE
Inventors: Tae Jin Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1991-08-21
Filing date: 1992-01-24
Publication date: 1994-02-17
Anticipated expiration: 2012-01-25
Also published as: US5355337A; JPH0562497A; KR940008211B1; GB9201272D0; ITMI920120A0; FR2680590B1; GB2258931A; FR2680590A1; GB2258931B; IT1258816B; DE4201847A1; ITMI920120A1; KR930005036A

Description

Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement mit einem normalen und einem redundanten Speicherzellenfeld, insbesondere auf die Anordnung des redundanten Zellenfeldes für das Halbleiterspeicherbauelement.

Die höhere Integrationsdichte von Halbleiterspeicherbauelementen läßt die Anzahl an versagenden Speicherzellen auf einem Chip anwachsen. Aufgrund dessen enthalten nun alle Halbleiterspeicher bauelemente außer dem normalen Speicherzellenfeld ein redundantes Zellenfeld. Eine defekte Speicherzelle des normalen Speicher zellenfeldes wird durch eine Speicherzelle des redundanten Zel lenfeldes ersetzt. Um den Austausch auszuführen, zum Beispiel mit einer Spaltenersatzmethode, dekodiert ein Spaltendekodierer für die redundanten Speicherzellen eine Spaltenadresse, um eine defekte Speicherzelle anzusteuern und eine der Spalte der defek ten Speicherzelle entsprechende Spalte einer redundanten Spei cherzelle festzulegen.

Aus der DE 37 24 509 C2 ist ein Halbleiterspeicherbauelement mit einem normalen und einem redundanten Speicherzellenfeld bekannt, wobei das normale Speicherzellenfeld aus einer Aneinanderreihung von kleinsten Feldeinheiten besteht, welche jeweils vier Bitlei tungen umfassen, die nacheinander an Eingabe/Ausgabe-Leitungen angeschlossen sind. Durch die Wiederholung einer solchen Feldein heit entsteht ein normales Speicherzellenfeld, bei dem die Folge der Logikzustände der Bitleitungen innerhalb einer zu einem gemeinsamen Spaltenansteuerleitungssignal gehörigen Bitleitungs gruppe für alle diese Gruppen identisch ist. Als redundantes Speicherzellenfeld wird dort lediglich eine einmalige Kopie der aus vier Bitleitungen bestehenden kleinsten normalen Zellenein heit verwendet.

Fig. 2 zeigt eine nicht erfindungsgemäße Anordnung eines redun danten Zellenfeldes. Hierin bezeichnet ein gestrichelter Block N ein normales Speicherzellenfeld und ein gestrichelter Block R ein redundantes Zellenfeld. Kreuzungspunkte von Wortleitungen (WL) und Bitleitungen (BL) sind entweder als kleine leere Kreise oder kleine gefüllte Kreise gezeigt. Logische Zellen sind durch die kleinen gefüllten Kreise dargestellt, während die kleinen leeren Kreise die logischen "1" Zellen sind. Hierbei können die Speicherzellen mit dem Datenpegel "1" mit den Speicherzellen mit dem Datenpegel "0" vertauscht sein. Das Signal einer Spalten ansteuerleitung (CSL) wird von einem normalen, nicht gezeigten Spaltendekodierer und das Signal einer Redundanz-Spaltenansteuer leitung (RCSL) von einem redundanten, nicht gezeigten Spalten dekodierer abgegeben.

Die CSL- und RCSL-Signale werden als logische "1"-Signale ver wendet, wenn eine Spalte angesteuert wird, und als logische "0"- Signale, wenn keine Spalte angesteuert wird.

Gemäß der Konstruktion in Fig. 2 sind die Bitleitungen in ab wechselnder Folge angeordnet, d. h. 0101, 1010, 0101 usw. Wenn zum Beispiel eine defekte Zelle in einem Bitleitungspaar BL0 existiert, wird ein Redundanz-Spaltenansteuersignal zum redun danten Speicherzellenfeld R gesendet, um die defekten Bitlei tungen BL0 durch ein Paar Redundanz-Bitleitungen RBL0 zu erset zen. Ferner werden, wenn zum Beispiel defekte Zellen in den Bitleitungen BL0 und BL2 existieren, diese defekten Bitleitungen BL0 und BL2 gemäß dem oben beschriebenen Prozeß durch die Redun danz-Bitleitungen RBL0 und RBL2 ausgetauscht, wodurch eine Repa ratur-Operation durchgeführt ist. Wenn aber defekte Zellen in den Bitleitungspaaren BL0 und BL4 des normalen Speicherzellenfeldes N existieren, werden zwar die defekten Zellen der Bitleitung BL0 richtigerweise durch das Redundanz-Bitleitungspaar RBL0 ersetzt. Das Bitleitungspaar BL4 der defekten Bitleitungen wird jedoch nicht durch das Redundanz-Bitleitungspaar RBL2 repariert. Der Grund dafür liegt darin, daß gemäß dieses Speicherzellenfeldauf baus die Bitleitungspaare BL4 und BL5 und die Redundanz-Bitlei tungspaare RBL2 und RBL3 umgekehrt mit den Eingabe/Ausgabe-Lei tungen I/0₀ und sowie I/0₁ und verbunden sind. Mit ande ren Worten ist die Anordnung der Bitleitungspaare BL4 und BL5 "0101", die Anordnung der Redundanz-Bitleitungspaare RBL2 und RBL3 ist jedoch "1010", was keinen normalen eins-zu-eins Aus tausch erlaubt. Dies macht es unmöglich, eine redundante Zelle während der Überprüfung eines reparierten Chips präzise zu analy sieren, so daß es schwierig ist, das Vorhandensein eines defekten Transistors zu entdecken oder die Auffrischungsperiode zu über prüfen.

Aufgabe der Erfindung ist daher die Schaffung eines Halbleiter speicherbauelements mit optimaler Anordnung eines redundanten Zellenfeldes, bei dem eine präzise Reparatur eines Chips möglich ist.

Diese Aufgabe wird durch ein Halbleiterspeicherbauelement mit den Merkmalen des Patentanspruchs 1 gelöst. In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung angegeben. Bevor zugte Ausführungsformen der Erfindung, die im folgenden näher beschrieben werden, sowie zum Vergleich die oben beschriebene bekannte Ausführungsform sind in den beigefügten Zeichnungen dargestellt. Es zeigen:

Fig. 1 eine erfindungsgemäße Anordnung eines redundanten Zel lenfeldes,

Fig. 2 eine nicht erfindungsgemäße Anordnung eines redundanten Zellenfeldes,

Fig. 3A einen Schaltkreis für die Erzeugung eines Redundanz- Spaltenansteuerleitungssignals gemäß einer ersten Aus führungsform der Erfindung und

Fig. 3B einen Schaltkreis für die Erzeugung eines Redundanz- Spaltenansteuerleitungssignals gemäß einer weiteren Ausführungsform der Erfindung.

Wie aus Fig. 1 zu ersehen, ist die Verbindungstechnik der Spei cherzellen eines redundanten Zellenfeldes R dieselbe wie jene eines normalen Speicherzellenfeldes N. Die Anordnung eines nicht gezeigten Speicherzellenfeldes ist dieselbe wie jene des normalen Zellenfeldes N und es können eine Mehrzahl von anderen redundan ten Zellenfeldern mit demselben Aufbau wie das redundante Zel lenfeld R eingerichtet sein. Das heißt, die Bitleitungsanordnung des normalen Speicherzellenfeldes N (0101, 1010, 0101, 1010) ist dieselbe wie jene des redundanten Zellenfeldes R. Wenn zum Bei spiel defekte Zellen in den Paaren BL0 und BL4 der Bitleitungen des normalen Speicherzellenfeldes N existieren, werden sie durch die Paare RBL0 und RBL4 der Bitleitungen des redundanten Zel lenfeldes R repariert. Andere defekte Zellen der Bitleitungen werden durch entsprechende Redundanz-Bitleitungen zuverlässig repariert.

Die erfindungsgemäße Anordnung eines Speicherzellenfeldes erfor dert eine neue Methode für die Generierung eines Redundanz-Spal tenansteuerleitungssignals.

Nach der bekannten, in Fig. 2 gezeigten Anordnung eines redundan ten Zellenfeldes werden, wenn in den Bitleitungspaaren BL0 und BL6 defekte Zellen existieren, ein Spaltenansteuerleitungssignal CSL0 durch ein Redundanz-Spaltenansteuerleitungssignal RCSL0 und ein Spaltenansteuerleitungssignal CSL3 durch ein Redundanz-Spal tenansteuerleitungssignal RCSL1 ersetzt, um sie durch Redundanz- Bitleitungspaare RBL0 und RBL2 zu ersetzen.

Nach der erfindungsgemäßen, in Fig. 1 gezeigten Anordnung des redundanten Zellenfeldes sind, wenn ein Redundanz-Spaltenan steuerleitungssignal anstelle eines Spaltenansteuerleitungs signals, das eine defekte Zelle im normalen Speicherzellenfeld ansteuern würde, aktiviert wird, die Bitleitungspaare RBL0 bis RBL3 und RBL4 bis RBL7 des redundanten Zellenfeldes durch ge trennte Ansteuerung der Redundanz-Spaltenansteuerleitungssignale RCSL0 und RCSL1 oder RCSL2 und RCSL3 einzeln anzusteuern. Das heißt, durch Verwendung eines niedrigstwertigen Bits LSB zur Unterscheidung eines ungeradzahligen Spaltenansteuersignals und eines geradzahligen Spaltenansteuersignals von den Spaltenan steuersignalen für die Auswahl einer defekten Zelle im normalen Zellenfeld N wird ein Signal aus den jeweiligen Sätzen von Redun danz-Spaltenansteuersignalen RCSL0 und RCSL1 sowie RCSL2 und RCSL3 angesteuert.

Fig. 3A zeigt einen Schaltkreis zur Generierung eines Redundanz- Bitleitungsansteuersignals, der das LSB verwendet, um für eine Spaltenansteuerleitung (CSL) des normalen Speicherzellenfeldes N eine gewünschte Redundanz-Spaltenansteuerleitung (RCSL) anzusteu ern, so daß ein logisches Gatter zum Beispiel die Redundanz-Spal tenansteuersignale RCSL0 und RCSL1 unterscheidet.

Wie aus Fig. 3A zu erkennen, wird ein Redundanz-Spaltenansteuer signal RCSL_n durch ein NAND-Gatter (1), das ein von einem redun danten, nicht gezeigten Spaltendekodierer abgegebenes Redundanz freigabesignal und eine durch einen Inverter 3 invertierte LSB- Information empfängt, und durch drei serielle Inverter 4, 5 und 6 generiert. Ein Redundanz-Spaltenansteuersignal RCSL_n+i wird durch ein NAND-Gatter (2), das ebenfalls das Redundanzfreigabesignal RENi sowie die LSB-Information empfängt, und durch drei serielle Inverter 7, 8 und 9 generiert. Wenn das Redundanzfreigabesignal RENi auf hohem Pegel ist, antwortet das Redundanz-Spaltenan steuersignal auf die LSB-Information, um das redundante Zellen feld R zu treiben, das dieselbe Datenanordnung wie jene des normalen Speicherzellenfeldes N, das die defekte Zelle beinhal tet, besitzt.

Fig. 3B zeigt einen Redundanz-Bitleitungsauswahlsignalgenerator gemäß einer anderen Ausführungsform dieser Erfindung, die auf eine Austauschmethode abzielt, welche Sicherungen F1, F2, F3 und F4 verwendet. Der nur das Redundanzfreigabesignal RENi verwenden de Schaltkreis durchtrennt die Sicherungen mit einer Laserprojek tionstechnik, um das gewünschte redundante Zellenfeld zu treiben. Die Ausführungsformen der Fig. 3A und 3B können jeweils von verschiedener Bauart sein.

Wie oben im Detail beschrieben, sind gemäß der Struktur des redundanten Zellenfeldes dieser Erfindung Probleme, die während verschiedener Chipüberprüfungen und bei Entscheidungstests, ob eine defekte Zelle existiert oder nicht, auftauchen, leicht aufzuspüren. Im Ergebnis wird die Zuverlässigkeit eines Halblei terspeicherbauelements gesteigert.

Claims

1. Halbleiterspeicherbauelement mit:

- einem normalen Speicherzellenfeld (N), welches aus sich wiederholenden Anordnungen einer vorgewählten, minimalen Feldeinheit aufgebaut ist, wobei diese Feldeinheit aus einem Paar von jeweils durch ein separates Spaltenan steuerleitungssignal (CSLn und CSLn+1; n = 0, 2, . . . ) zur Dateneingabe und -ausgabe ansteuerbaren Bitleitungsgruppen besteht, wobei die Folge (0101) der Logikzustände der auf einanderfolgenden Bitleitungen der ersten Gruppe zu der jenigen (1010) der zweiten Gruppe invers ist, und
- einem redundanten Speicherzellenfeld (R), das aus einer sich wenigstens einmal wiederholenden Anordnung einer der mini malen, normalen Feldeinheit entsprechenden minimalen, re dundanten Feldeinheit aufgebaut ist, welche aus einem Paar von jeweils durch ein separates Redundanz-Spaltenansteuer leitungssignal (RCSLn, RCSLn+1; n = 0, 2, . . . ) zur Daten eingabe und -ausgabe ansteuerbaren Redundanz-Bitleitungs gruppen besteht.

2. Halbleiterspeicherbauelement nach Anspruch 1, weiter da durch gekennzeichnet, daß das jeweilige Redundanz-Spaltenan steuerleitungssignal (RCSLn; n = 1, 2, . . . ) von einer Logik einheit ausgegeben wird, die ein Signal (RENi; i = 1, 2, . . . ) für den Austausch der eine defekte Zelle enthaltenden Bitlei tungsgruppe eines Spaltenansteuerleitungssignals des normalen Speicherzellenfeldes (N) und ein Informationssignal (LSB) emp fängt, um die zur defekten Zelle gehörende Bitleitungsgruppe durch eine Redundanz-Bitleitungsgruppe mit denselben Logikzuständen wie die zur defekten Zelle gehörige Bitleitungsgruppe des nor malen Speicherzellenfeldes (N) zu ersetzen.

3. Halbleiterspeicherbauelement nach Anspruch 1, weiter da durch gekennzeichnet, daß das Redundanz-Spaltenansteuerlei tungssignal (RCSLn; n = 1, 2 . . . ) von einer durchschmelzbare Sicherungen (F1 bis F4) enthaltenden Einheit ausgegeben wird, die ein Signal (RENi; i = 1, 2, . . . ) für den Austausch der eine defekte Zelle enthaltenden Bitleitungsgruppe eines Spalten ansteuerleitungssignals des normalen Speicherzellenfeldes (N) empfängt, um die zur defekten Zelle gehörige Bitleitungsgruppe durch eine Redundanz-Bitleitungsgruppe mit denselben logischen Bitleitungszuständen wie die zur defekten Zelle des normalen Speicherzellenfeldes (N) gehörige Bitleitungsgruppe zu er setzen.