DE102021112545A1 - Hochdichte speichervorrichtung mit planarem dünnfilmtransistorselektor (tft-selektor) und verfahren zu deren herstellung - Google Patents

Hochdichte speichervorrichtung mit planarem dünnfilmtransistorselektor (tft-selektor) und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102021112545A1
DE102021112545A1 DE102021112545.6A DE102021112545A DE102021112545A1 DE 102021112545 A1 DE102021112545 A1 DE 102021112545A1 DE 102021112545 A DE102021112545 A DE 102021112545A DE 102021112545 A1 DE102021112545 A1 DE 102021112545A1
Authority
DE
Germany
Prior art keywords
layer
dielectric
substrate
memory cell
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021112545.6A
Other languages
English (en)
Inventor
Yen-Chung Ho
Yong-Jie WU
Chia-Jung Yu
Hui-Hsien Wei
Mauricio Manfrini
Ken-Ichi Goto
Pin-Cheng HSU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021112545A1 publication Critical patent/DE102021112545A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Speichervorrichtung und Verfahren zur Herstellung derselben, wobei die Speichervorrichtung ein Substrat, einen auf dem Substrat angeordneten Dünnfilmtransistor (TFT) und eine auf dem Substrat angeordnete und sich mit dem TFT überlappende Speicherzelle umfasst. Der TFT ist so eingerichtet, dass er die Speicherzelle selektiv mit Strom versorgt.

Description

  • VERBUNDENE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/031,717 mit dem Titel „High-Density Memory Device with Planar TFT Selector“, die am 29. Mai 2020 eingereicht wurde und deren gesamter Inhalt hiermit zu allen Zwecken durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • In der Halbleiterindustrie besteht ständig der Wunsch, die Flächendichte von integrierten Schaltungen zu erhöhen. Dazu sind die einzelnen Transistoren immer kleiner geworden. Die Geschwindigkeit, mit der einzelne Transistoren kleiner gemacht werden können, sinkt jedoch. Das Verschieben von peripheren Transistoren von der Front-End-of-Line-Position (FEOL-Position) zur Back-End-of-Line-Position (BEOL-Position) der Herstellung kann vorteilhaft sein, da an der BEOL Funktion erweitert werden kann, während wertvolle Chipfläche in der FEOL verfügbar gemacht werden kann. Dünnfilmtransistoren (TFT) aus Oxidhalbleitern sind eine attraktive Option für die BEOL-Integration, da TFTs bei niedrigen Temperaturen verarbeitet werden können und somit bereits hergestellte Vorrichtungen nicht beschädigen.
  • Nichtflüchtiger Speicher (NVM) ist eine Art von Computerspeicher, der gespeicherte Informationen selbst nach einem Stromausfall abrufen kann. Im Gegensatz dazu benötigt ein flüchtiger Speicher eine ständige Stromversorgung, um die Daten zu erhalten. Nichtflüchtiger Speicher bezieht sich typischerweise auf die Speicherung in Halbleiter-Speicherchips, die Daten in Floating-Gatespeicherzellen speichern, die aus Floating-Gate-MOSFETs (Metalloxidhalbleiter-Feldeffekttransistoren) bestehen, darunter Flash-Speicher wie NAND-Flash und Solid-State-Drives (SSD) und ROM-Chips wie EPROM (löschbarer programmierbarer ROM) und EEPROM (elektrisch löschbarer programmierbarer ROM). Typischerweise erfolgen die Auswahl und Aktivierung der einzelnen Speicherzellen mit gewöhnlichen CMOS-Transistoren. Wie bereits erwähnt, werden solche gewöhnlichen Transistoren in einer FEOL-Position hergestellt und belegen wertvolle Chipfläche. Kleinere TFTs können als Ersatz für gewöhnliche CMOS-Transistoren verwendet werden, um Speicherzellen in einer Speichervorrichtung auszuwählen.
  • Figurenliste
  • Aspekte dieser Offenbarung werden am besten aus der folgenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen werden. Es wird angemerkt, dass entsprechend der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A ist eine vertikale Querschnittsansicht einer ersten beispielhaften Struktur vor der Bildung eines Arrays von TFTs nach einer Ausführungsform dieser Offenbarung.
    • 1B ist eine vertikale Querschnittsansicht der ersten beispielhaften Struktur während der Bildung des Arrays von Fin-Back-Gate-Feldeffekttransistoren nach einer Ausführungsform dieser Offenbarung.
    • 1C ist eine vertikale Querschnittsansicht der ersten beispielhaften Struktur nach der Bildung von Metall-Interconnect-Strukturen der oberen Ebene nach einer Ausführungsform dieser Offenbarung.
    • 2A ist eine Draufsicht, die einen Schritt des Abscheidens einer Gatemetallschicht auf ein Substrat in einem Verfahren zur Herstellung eines TFT nach einer Ausführungsform dieser Offenbarung illustriert.
    • 2B ist eine vertikale Querschnittsansicht durch die Linie AA' von 2A.
    • 2C ist eine vertikale Querschnittsansicht durch die Linie BB' von 2A.
    • 3A ist eine Draufsicht, die den Schritt der Strukturierung der Gatemetallschicht in einem Verfahren zur Herstellung eines TFT nach einer Ausführungsform dieser Offenbarung illustriert.
    • 3B ist eine vertikale Querschnittsansicht durch die Linie AA' von 3A.
    • 3C ist eine vertikale Querschnittsansicht durch die Linie BB' von 3A.
    • 4A ist eine Draufsicht, die einen Schritt der Abscheidung einer Dielektrikumschicht mit hohem k-Wert und einer Kanalschicht über dem Substrat und der strukturierten Gatemetallschicht in einem Verfahren zur Herstellung eines TFT nach einer Ausführungsform dieser Offenbarung illustriert.
    • 4B ist eine vertikale Querschnittsansicht durch die Linie AA' von 4A.
    • 4C ist eine vertikale Querschnittsansicht durch die Linie BB' von 4A.
    • 5A ist eine Draufsicht, die einen Schritt des Abscheidens und Strukturierens einer Hartmaskenschicht über der Kanalschicht in einem Verfahren zur Herstellung eines TFT nach einer Ausführungsform dieser Offenbarung illustriert.
    • 5B ist eine vertikale Querschnittsansicht durch die Linie AA' von 5A.
    • 5C ist eine vertikale Querschnittsansicht durch die Linie BB' von 5A.
    • 6A ist eine Draufsicht, die einen Schritt der Verwendung der Hartmaske zur Strukturierung der Kanalschicht in einem Verfahren zur Herstellung eines TFT nach einer Ausführungsform dieser Offenbarung illustriert.
    • 6B ist eine vertikale Querschnittsansicht durch die Linie AA' von 6A.
    • 6C ist eine vertikale Querschnittsansicht durch die Linie BB' von 6A.
    • 7A ist eine Draufsicht, die einen Schritt des Abscheidens einer Dielektrikumschicht auf der Interconnect-Ebenendielektrikumschicht über der Zwischenstruktur, die in 6A bis 6C illustriert ist, und das Bilden von Durchkontaktierungen in der aktiven Region in einem Verfahren zur Herstellung eines Transistors nach einer Ausführungsform dieser Offenbarung illustriert.
    • 7B ist eine vertikale Querschnittsansicht durch die Linie AA' von 7A.
    • 7C ist eine vertikale Querschnittsansicht durch die Linie BB' von 7A.
    • 7D ist eine vertikale Querschnittsansicht durch die Linie CC' von 7A.
    • 8A ist eine Draufsicht auf eine beispielhafte Struktur nach Bildung einer Sourceleitung, die in Dielektrikumschichten nach einer Ausführungsform dieser Offenbarung gebildet wird.
    • 8B ist eine vertikale Querschnittsansicht durch die Linie AA' von 8A.
    • 8C ist eine vertikale Querschnittsansicht durch die Linie BB' von 8A.
    • 8D ist eine vertikale Querschnittsansicht durch die Linie CC' von 8A.
    • 9A ist eine Draufsicht auf die beispielhafte Struktur nach dem Abscheiden eines Zwischenschichtdielektrikums nach einer Ausführungsform dieser Offenbarung.
    • 9B ist eine vertikale Querschnittsansicht durch die Linie AA' von 9A.
    • 9C ist eine vertikale Querschnittsansicht durch die Linie BB' von 9A.
    • 9D ist eine vertikale Querschnittsansicht durch die Linie CC' von 9A.
    • 10A ist eine Draufsicht auf die beispielhafte Struktur nach dem Bilden eines Drainkontakts nach verschiedenen Ausführungsformen dieser Offenbarung.
    • 10B ist eine vertikale Querschnittsansicht durch die Linie AA' von 10A.
    • 10C ist eine vertikale Querschnittsansicht durch die Linie BB' von 10A.
    • 10D ist eine vertikale Querschnittsansicht durch die Linie CC' von 10A.
    • 11A ist eine Draufsicht auf die beispielhafte Struktur nach dem Bilden eines Schichtstapels, der eine untere Elektrodenmaterialschicht, eine nichtmagnetische metallische Puffermaterialschicht, eine synthetische Antiferromagnetschicht, eine nichtmagnetische Tunnelsperrmaterialschicht, eine freie Magnetisierungsmaterialschicht, eine obere Elektrodenmaterialschicht und eine metallische Ätzmaskenmaterialschicht umfasst, nach einer Ausführungsform dieser Offenbarung.
    • 11B ist eine vertikale Querschnittsansicht durch die Linie AA' von 11A.
    • 11C ist eine vertikale Querschnittsansicht durch die Linie BB' von 11A.
    • 12A ist eine Draufsicht auf die beispielhafte Struktur nach dem Strukturieren der metallischen Ätzmaskenmaterialschicht in metallische Ätzmaskenabschnitte nach einer Ausführungsform dieser Offenbarung.
    • 12B ist eine vertikale Querschnittsansicht durch die Linie AA' von 12A.
    • 12C ist eine vertikale Querschnittsansicht durch die Linie BB' von 12A.
    • 13 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Arrays von Speicherzellen und eines Arrays von metallischen Ätzstoppabschnitten nach einer Ausführungsform dieser Offenbarung.
    • 14 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Arrays innerer Dielektrikumabstandhalterabschnitte nach einer Ausführungsform dieser Offenbarung.
    • 15 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Arrays äußerer Dielektrikumabstandhalterabschnitte nach einer Ausführungsform dieser Offenbarung.
    • 16 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Dielektrikumschicht auf Speicherebene nach einer Ausführungsform dieser Offenbarung.
    • 17 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung von Dielektrikumätzstoppschichten und einer Dielektrikumschicht auf Durchkontaktierungsebene nach einer Ausführungsform dieser Offenbarung.
    • 18 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Abscheidung und Strukturierung einer metallischen Ätzmaskenschicht auf Durchkontaktierungsebene nach einer Ausführungsform dieser Offenbarung.
    • 19 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Arrays von Durchkontaktierungsöffnungen nach einer Ausführungsform dieser Offenbarung.
    • 20 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach dem Ätzen durch physisch belichtete Abschnitte einer zweiten Dielektrikumätzstoppschicht nach einer Ausführungsform dieser Offenbarung.
    • 21 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach dem Ätzen einer oberen Elektrodenkontaktdurchkontaktierung in Abschnitten einer ersten Dielektrikumätzstoppschicht nach einer Ausführungsform dieser Offenbarung.
    • 22 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Entfernung der metallischen Ätzmaskenabschnitte nach einer Ausführungsform dieser Offenbarung.
    • 23A ist eine schematische Draufsicht auf die beispielhafte Struktur nach dem Abscheiden einer metallischen Sperrschicht und einer metallischen Füllmaterialschicht in und über den Durchkontaktierungsöffnungen nach einer Ausführungsform dieser Offenbarung.
    • 23B ist eine vertikale Querschnittsansicht durch die Linie AA' von 23A.
    • 23C ist eine vertikale Querschnittsansicht durch die Linie BB' von 23A.
    • 24A ist eine schematische Draufsicht auf eine Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung.
    • 24B ist eine vergrößerte vereinfachte Ansicht eines Abschnitts P aus 24A.
    • 24C ist eine Querschnittsansicht durch die Linie AA' von 24B.
    • 24D ist eine Querschnittsansicht durch die Linie BB' von 24B.
    • 25A und 25B sind Querschnittsansichten verschiedener Speicherzellen, die in Speicherstrukturen nach verschiedenen Ausführungsformen dieser Offenbarung verwendet werden können.
    • 26 ist eine vertikale Querschnittsansicht einer Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung.
    • 27A ist eine schematische Draufsicht auf eine Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung.
    • 27B ist eine vergrößerte Ansicht eines Abschnitts P der Speichervorrichtung aus 27A.
    • 27C ist eine Querschnittsansicht durch die Linie AA' von 27B.
    • 28 ist eine vertikale Querschnittsansicht einer Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung.
    • 29 ist eine vertikale Querschnittsansicht einer Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung.
    • 30A ist eine schematische Draufsicht auf einen Abschnitt einer Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung.
    • 30B ist eine Querschnittsansicht durch die Linie AA' von 30A.
    • 31A ist eine schematische Draufsicht auf einen Abschnitt einer Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung.
    • 31B ist eine Querschnittsansicht durch die Linie AA' von 31A.
    • 32 ist ein Ablaufdiagramm, das ein Verfahren zum Bilden einer Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung illustriert.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Merkmale des dargelegten Inhalts bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um diese Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele, die nicht als einschränkend zu verstehen sind. Beispielsweise kann das Bilden eines ersten Elements oder eines zweiten Elements in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt gebildet sind, und es kann außerdem Ausführungsformen umfassen, in denen weitere Elemente zwischen dem ersten und dem zweiten Element gebildet sein können, sodass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Weiterhin kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in der Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Bezeichnungen, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden. Wenn nicht ausdrücklich anders angegeben, wird davon ausgegangen, dass jedes Element mit der gleichen Referenznummer die gleiche Materialzusammensetzung und eine Dicke innerhalb des gleichen Dickenbereichs aufweist.
  • Neue Speichertechnologien versprechen, mehr Daten bei niedrigeren Kosten zu speichern als die teuer zu bauenden Siliziumchips, die in der gängigen Unterhaltungselektronik verwendet werden.
  • Solche Speichervorrichtungen können in naher Zukunft als Ersatz für einen Flash-Speicher verwendet werden. Obwohl die bestehenden resistiven Direktzugriffsspeicher allgemein für ihre Zwecke geeignet waren, sind sie mit fortschreitender Verkleinerung der Vorrichtungen nicht in jeder Hinsicht zufriedenstellend.
  • Speichervorrichtungen umfassen ein Gitter aus unabhängig voneinander funktionierenden Speicherzellen, die auf einem Substrat gebildet sind. Speichervorrichtungen können flüchtige Speicherzellen oder nichtflüchtige (NV) Speicherzellen umfassen. Die aufkommenden nichtflüchtigen Speichertechnologien umfassen beispielsweise den resistiven Direktzugriffsspeicher (RRAM oder ReRAM), den magnetischen/magnetoresistiven Direktzugriffsspeicher (MRAM), den ferroelektrischen Direktzugriffsspeicher (FeRAM) und den Phasenwechselspeicher (PCM).
  • RRAM ist ein Typ von NV-RAM, der durch Änderung des Widerstands über ein Dielektrikumfestkörpermaterial funktioniert, das oft als Memristor bezeichnet wird.
  • MRAM ist ein Typ von NV-RAM, der Daten in magnetischen Domänen speichert. Im Gegensatz zu gewöhnlichen RAM-Chip-Technologien werden die Daten in MRAM nicht als elektrische Ladung oder Stromfluss, sondern durch magnetische Speicherelemente gespeichert. Die Elemente sind aus zwei ferromagnetischen Platten gebildet, die jeweils eine Magnetisierung aufnehmen können und durch eine dünne Isolierschicht getrennt sind. Eine der beiden Platten ist ein Dauermagnet, der auf eine bestimmte Polarität eingestellt ist; die Magnetisierung der anderen Platte kann so verändert werden, dass sie mit der eines externen Feldes übereinstimmt, um den Speicher zu speichern. Wenn die Isolierschicht ausreichend dünn ist (typischerweise einige Nanometer), können Elektronen von einem Ferromagneten in den anderen tunneln. Diese Konfiguration wird als Magnettunnelübergang (MTJ) bezeichnet und ist die einfachste Struktur für ein MRAM-Bit.
  • FeRAM ist ein NV-RAM, das in seiner Konstruktion dem dynamischen Direktzugriffsspeicher (DRAM) ähnelt. Beide verwenden einen Kondensator und einen Transistor, aber statt einer einfachen Dielektrikumschicht umfasst der Kondensator einer F-RAM-Zelle einen dünnen ferroelektrischen Film aus Bleizirkonattitanat [Pb(Zr,Ti)O3], allgemein als PZT bezeichnet. Die Zr/Ti-Atome im PZT wechseln in einem elektrischen Feld die Polarität und erzeugen so einen binären Schalter. Da der PZT-Quarz seine Polarität behält, behält das FeRAM seinen Datenspeicher bei, wenn die Stromversorgung abgeschaltet oder unterbrochen wird.
  • Aufgrund dieser Kristallstruktur und ihrer Beeinflussung bietet FeRAM andere Eigenschaften als andere nichtflüchtige Speicheroptionen, darunter eine extrem hohe, wenn auch nicht unendliche Lebensdauer (mehr als 1016 Lese-/Schreibzyklen bei 3,3-V-Vorrichtungen), einen ultraniedrigen Energieverbrauch (da FeRAM keine Ladungspumpe wie andere nichtflüchtige Speicher benötigt), Schreibgeschwindigkeiten in einem Zyklus und Toleranz gegenüber Gammastrahlung.
  • PCM ist eine Art von NV-RAM. PCMs nutzen das einzigartige Verhalten von Chalkogenidglas. Bei der älteren Generation von PCM wurde die durch den Durchgang eines elektrischen Stroms durch ein Heizelement, das in der Regel aus TiN bestand, erzeugte Wärme verwendet, um das Glas entweder schnell zu erwärmen und abzuschrecken, wodurch es amorph wurde, oder um es für einige Zeit in seinem Kristallisationstemperaturbereich zu halten, wodurch es in einen kristallinen Zustand übergegangen ist. PCM weist außerdem die Fähigkeit auf, eine Reihe von unterschiedlichen Zwischenzuständen zu erreichen und damit die Fähigkeit, mehrere Bits in einer einzigen Zelle zu halten, aber die Schwierigkeiten bei der Programmierung von Zellen auf diese Weise hat verhindert, dass diese Fähigkeiten in anderen Technologien (vor allem Flash-Speicher) mit der gleichen Fähigkeit umgesetzt werden.
  • Die Bildung von integrierten Schaltungen (IC) kann Front-End-of-Line (FEOL) und Back-End-of-Line (BEOL) umfassen. FEOL ist der erste Abschnitt der IC-Herstellung, bei dem die einzelnen Vorrichtungen (Transistoren, Kondensatoren, Widerstände usw.) in ein Halbleitersubstrat strukturiert werden. FEOL deckt allgemein alles bis zur (aber nicht einschließlich) Abscheidung von metallischen Interconnect-Schichten ab.
  • Bei der Bildung von komplementären Metalloxidhalbleitern (CMOS) umfasst FEOL beispielsweise alle Herstellungsschritte, die zur Herstellung vollständig isolierter CMOS-Elemente erforderlich sind, wie etwa: Auswahl des zu verwendenden Wafertyps, chemisch-mechanische Planarisierung und Reinigung des Wafers, Shallow-Trench-Isolierung (STI), Wellbildung, Gatemodulbildung und Source- und Drain-Modulbildung.
  • Nach dem letzten FEOL-Schritt liegt ein Wafer mit isolierten Transistoren (ohne Drähte) vor. BEOL ist der zweite Abschnitt der IC-Herstellung, bei dem die einzelnen Vorrichtungen (Transistoren, Kondensatoren, Widerstände usw.) mit der Verdrahtung auf dem Wafer, der Metallisierungsschicht, verbunden werden. Übliche Metalle sind Kupfer und Aluminium. BEOL beginnt allgemein, wenn die erste Metallschicht auf dem Wafer abgeschieden wird. BEOL umfasst Kontakte, Isolierschichten (Dielektrika), Metallebenen und Bonding-Stellen für Chip-to-Package-Verbindungen. Bei modernen IC-Prozessen können mehr als 10 Metallschichten während des BEOLs hinzugefügt werden.
  • Dünnfilmtransistoren (TFTs) bieten eine Reihe von Vorteilen für die BEOL-Integration. Beispielsweise können TFTs bei niedriger Temperatur verarbeitet werden und dem BEOL zusätzliche Funktion verleihen, während im FEOL wertvolle Chipfläche zur Verfügung steht. Die Verwendung von TFTs im BEOL kann als Skalierungspfad für die 3-nm-Knoten-Herstellung (N3) oder darüber hinaus genutzt werden, indem Peripherievorrichtungen wie Leistungsgates oder Eingabe-/Ausgabevorrichtungen (E/A-Vorrichtungen) vom FEOL in höhere Metallebenen des BEOL verschoben werden. Das Verschieben der TFTs von der FEOL in die BEOL kann zu einer Flächenverkleinerung von ca. 5-10 % für eine bestimmte Vorrichtung führen.
  • Die TFTs, die vom FEOL zum BEOL verschoben werden können, umfassen, sind aber nicht beschränkt auf Leistungsgates, Eingangs-/Ausgangselemente und Speicherselektoren. Leistungsgates sind in der heutigen Technik Logiktransistoren, die im FEOL platziert sind. Leistungsgates Gates können verwendet werden, um Logikblöcke im Standby abzuschalten und so den statischen Energieverbrauch zu verringern. E/A-Vorrichtungen sind die Grenzfläche zwischen einem Rechenelement (z. B. CPU) und der Außenwelt (z. B. einer Festplatte) und werden ebenfalls im FEOL verarbeitet. Der Selektor für ein Speicherelement, wie etwa einen magnetoresistiven Direktzugriffsspeicher (MRAM) oder einen resistiven Direktzugriffsspeicher (RRAM), befindet sich derzeit im FEOL und kann in das BEOL verschoben werden. Typischerweise gibt es einen Selektor-TFT pro Speicherelement.
  • Back-Gate- oder Bottom-Gate-Transistoren weisen im Gegensatz zu einem Top-Gate-Transistor, bei dem sich die Gateelektrode an der Oberseite des Transistors befindet, eine Gateelektrode an der Unterseite des TFTs auf. Allgemein kann ein Bottom-Gate-TFT wie folgt hergestellt werden. Zunächst kann eine Gatemetallschicht auf einem Substrat abgeschieden und strukturiert werden, um eine Gateelektrode zu bilden. Das Substrat kann aus jedem geeigneten Material hergestellt sein, wie etwa Silizium oder Silizium-auf-Isolator. Das Gatemetall kann aus Kupfer, Aluminium, Zirkonium, Titan, Wolfram, Tantal, Ruthenium, Palladium, Platin, Kobalt, Nickel oder deren Legierungen hergestellt sein. Andere geeignete Materialien sind im Rahmen der Offenbarung vorgesehen. Das Gatemetall kann durch jede geeignete Technik abgeschieden werden, wie etwa durch chemische Gasphasenabscheidung (CVD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder Atomlagenabscheidung (ALD).
  • Als nächstes kann eine Dielektrikumschicht mit hohem k-Wert über der Gateelektrode abgeschieden werden. Dielektrika mit hohem k-Wert sind Materialien mit einer höheren Dielektrizitätskonstante als Siliziumdioxid und umfassen, sind aber nicht beschränkt auf Hafniumoxid (HfO2), Hafniumsiliziumoxid (HfSiO), Hafniumtantaloxid (HfTaO), Hafniumtitanoxid (HfTiO), Hafniumzirkoniumoxid (HfZrO), Zirkoniumoxid, Titanoxid, Aluminiumoxid, Hafniumdioxid-Tonerde (HfO2-Al2O3). Andere geeignete Materialien sind im Rahmen der Offenbarung vorgesehen.
  • Als nächstes kann eine Schicht aus Halbleitermaterial über der Dielektrikumschicht mit hohem k-Wert abgeschieden werden. Die Schicht aus Halbleitermaterial kann strukturiert und ionenimplantiert werden, um aktive Regionen (Source-/Drainregionen) und einer zwischen den aktiven Regionen liegenden Kanalregion zu bilden. Das Halbleitermaterial kann aus amorphem Silizium oder einem Halbleiteroxid hergestellt sein, wie etwa InGaZnO, InWO, InZnO, InSnO, GaOx, InOx und dergleichen. Andere geeignete Materialien sind im Rahmen der Offenbarung vorgesehen. Das Halbleitermaterial kann durch jedes geeignete Verfahren wie CVD, PECVD oder Atomlagenabscheidung ALD gebildet sein.
  • Mit Verweis auf 1A ist eine erste beispielhafte Struktur nach einer Ausführungsform dieser Offenbarung vor der Bildung eines Arrays von Fin-Back-Gate-Feldeffekttransistoren illustriert. Die erste beispielhafte Struktur umfasst ein Substrat 8, das eine Halbleitermaterialschicht 10 umfasst. Das Substrat 8 kann ein Bulkhalbleitersubstrat, wie etwa ein Siliziumsubstrat, umfassen, bei dem sich die Halbleitermaterialschicht fortlaufend von einer oberen Fläche des Substrats 8 zu einer unteren Fläche des Substrats 8 erstreckt, oder eine Halbleiter-auf-Isolator-Schicht, die die Halbleitermaterialschicht 10 als eine obere Halbleiterschicht umfasst, die über einer vergrabenen Isolationsschicht (wie etwa einer Siliziumoxidschicht) liegt. Die beispielhafte Struktur kann verschiedene Vorrichtungsregionen umfassen, die eine Speicherarrayregion 100 umfassen können, in der nachfolgend mindestens ein Array nichtflüchtiger Speicherzellen gebildet sein kann. Beispielsweise kann das mindestens eine Array nichtflüchtiger Speicherzellen resistive Direktzugriffsspeicher (RRAM oder ReRAM), magnetische/magnetoresistive Direktzugriffsspeicher (MRAM), ferroelektrische Direktzugriffsspeicher (FeRAM) und Phasenänderungsspeichervorrichtungen (PCM-Vorrichtungen) umfassen. Die beispielhafte Struktur kann auch eine Peripherieregion 200 umfassen, in dem nachfolgend elektrische Verbindungen zwischen jedem Array nichtflüchtiger Speicherzellen und einer Peripherieschaltung mit Feldeffekttransistoren gebildet werden können. Bereiche der Speicherarrayregion 100 und der Peripherieregion 200 können zur Bildung verschiedener Elemente der Peripherieschaltung verwendet werden.
  • Halbleitervorrichtungen wie etwa Feldeffekttransistoren können auf und/oder in der Halbleitermaterialschicht 10 gebildet sein. Beispielsweise können Shallow-Trench-Isolierungsstrukturen 12 in einem oberen Abschnitt der Halbleitermaterialschicht 10 gebildet werden, indem flache Gräben gebildet und nachfolgend die flachen Gräben mit einem Dielektrikum wie Siliziumoxid gefüllt werden. Andere geeignete Dielektrika sind im Rahmen der Offenbarung vorgesehen. Verschiedene dotierte Wells (nicht ausdrücklich dargestellt) können in verschiedenen Regionen des oberen Abschnitts der Halbleitermaterialschicht 10 durch die Ausführung maskierter Ionenimplantationsprozesse gebildet sein.
  • Die Gatestrukturen 20 können auf der oberen Fläche des Substrats 8 durch Abscheidung und Strukturierung einer Gatedielektrikumschicht, einer Gateelektrodenschicht und einer Gateabdeckungsdielektrikumschicht gebildet sein. Jede Gatestruktur 20 kann einen vertikalen Stapel aus einem Gatedielektrikum 22, einer Gateelektrode 24 und einem Gateabdeckungsdielektrikum 28 umfassen, der hier als Gatestapel (22, 24, 28) bezeichnet wird. Ionenimplantationsprozesse können ausgeführt werden, um Erweiterungsimplantatregionen zu bilden, die Source-Erweiterungsregionen und Drain-Erweiterungsregionen umfassen können. Dielektrikumsgateabstandhalter 26 können um die Gatestapel (22, 24, 28) herum gebildet sein. Jede Baugruppe aus einem Gatestapel (22, 24, 28) und einem Dielektrikumsgateabstandhalter 26 bildet eine Gatestruktur 20. Es können zusätzliche Ionenimplantationsprozesse ausgeführt werden, die die Gatestrukturen 20 als selbstausrichtende Implantationsmasken verwenden, um tiefe aktive Regionen zu bilden. Solche tiefen aktiven Regionen können tiefe Sourceregionen und tiefe Drainregionen umfassen. Obere Abschnitte der tiefen aktiven Regionen können sich mit Abschnitten der Erweiterungsimplantationsregionen überlappen. Jede Kombination aus einer Erweiterungsimplantationsregion und einer tiefen aktiven Region kann einen aktiven Region 14 bilden, der je nach elektrischer Vorspannung eine Sourceregion oder eine Drainregion sein kann. Unter jedem Gatestapel (22, 24, 28) kann ein Halbleiterkanal 15 zwischen einem benachbarten Paar aktiver Regionen 14 gebildet sein. Metallhalbleiterlegierungsregionen 18 können auf der oberen Fläche jeder aktiven Region 14 gebildet sein. Auf der Halbleitermaterialschicht 10 können Feldeffekttransistoren gebildet sein. Jeder Feldeffekttransistor kann eine Gatestruktur 20, einen Halbleiterkanal 15, ein Paar aktiver Regionen 14 (von denen eine als Sourceregion und eine andere als Drainregion wirkt) und optionale Metallhalbleiterlegierungsregionen 18 umfassen. Auf der Halbleitermaterialschicht 10 kann eine komplementäre Metalloxidhalbleiterschaltung (CMOS-Schaltung) 330 vorgesehen sein, die eine Peripherieschaltung für das/die Array(s) von TFTs umfassen kann, die nachfolgend gebildet werden sollen. In anderen Ausführungsformen kann die CMOS-Schaltung 330 einen Fin-Field-Effect-Transistor (FinFET) umfassen. Ein FinFet ist eine Mehrfachgatevorrichtung, wie etwa ein Metalloxidhalbleiter-Feldeffekttransistor (MOSFET), der auf einem Substrat aufgebaut ist, bei dem das Gate auf zwei, drei oder vier Seiten des Kanals gebildet oder um den Kanal gewickelt ist, wodurch eine doppelte Gatestruktur entsteht. Diese Vorrichtungen werden allgemein als FinFETs bezeichnet, weil die Source-/Drainregion auf der Siliziumfläche Finnen bildet. FinFET-Vorrichtungen können deutlich schnellere Schaltzeiten und eine höhere Stromdichte aufweisen als die planare CMOS-Technologie.
  • Nachfolgend können verschiedene Interconnect-Ebenenstrukturen gebildet werden, die vor der Bildung eines Arrays von Fin-Back-Gate-Feldeffekttransistoren gebildet werden und hier als untere Interconnect-Ebenenstrukturen (Lo, L1, L2) bezeichnet werden. Falls ein zweidimensionales Array von TFTs nachfolgend über zwei Ebenen von Interconnect-Ebenenmetallleitungen gebildet werden soll, können die unteren Interconnect-Ebenenstrukturen (Lo, L1, L2) eine Kontaktebenenstruktur Lo, eine erste Interconnect-Ebenenstruktur L1 und eine zweite Interconnect-Ebenenstruktur L2 umfassen. Die Kontaktebenenstruktur Lo kann eine dielektrische Planarisierungsschicht 31A enthalten, die ein planarisierbares Dielektrikum, wie z.B. Siliziumoxid, und verschiedene Kontaktdurchkontaktierungsstrukturen 41V umfasst, die jeweils einen der aktiven Regionen 14 oder die Gateelektroden 24 kontaktieren und innerhalb der dielektrischen Planarisierungsschicht 31A gebildet sind. Die erste Interconnect-Ebenenstruktur L1 umfasst eine erste Interconnect-Ebenendielektrikumschicht 31B und erste Metallleitungen 41L, die innerhalb der ersten Interconnect-Ebenendielektrikumschicht 31B gebildet sind. Die erste Interconnect-Ebenendielektrikumschicht 31B wird auch als erste Leitungsebenendielektrikumschicht bezeichnet. Die ersten Metallleitungen 41L können jeweils eine der Kontaktdurchkontaktierungsstrukturen 41V kontaktieren. Die zweite Interconnect-Ebenenstruktur L2 umfasst eine zweite Interconnect-Ebenendielektrikumschicht 32, die einen Stapel aus einer ersten Durchkontaktierungsebenendielektrikumschicht und einer zweiten Leitungsebenendielektrikumschicht oder einer Leitungs-und-Durchkontaktierungsebenendielektrikumschicht umfassen kann. Die zweite Interconnect-Ebenendielektrikumschicht 32 kann dort innerhalb der zweiten Interconnect-Ebenenmetall-Interconnect-Strukturen (42V, 42L) gebildet sein, die erste Metalldurchkontaktierungsstrukturen 42V und die zweite Metallleitungen 42L umfassen. Die oberen Flächen der zweiten Metallleitungen 42L können komplanar zu der oberen Fläche der zweiten Interconnect-Ebenendielektrikumschicht 32.
  • Mit Verweis auf 1B kann ein Array 95 aus nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungen in der Speicherarrayregion 100 über der zweiten Interconnect-Ebenenstruktur L2 gebildet sein. Die Details für den Aufbau und die Verarbeitungsschritte für das Array 95 aus nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungen werden nachfolgend ausführlich beschrieben. Eine dritte Interconnect-Ebenendielektrikumschicht 33 kann während der Bildung des Arrays 95 aus nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungen gebildet sein. Die Menge aller Strukturen, die auf der Ebene des Arrays 95 aus nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungstransistoren gebildet werden, wird hier als dritte Interconnect-Ebenenstruktur L3 bezeichnet.
  • Mit Verweis auf 1C können dritte Interconnect-Ebenenmetall-Interconnect-Strukturen (43V, 43L) der dritten Interconnect-Ebenendielektrikumschicht 33 gebildet sein. Die dritten Interconnect-Ebenenmetall-Interconnect-Strukturen (43V, 43L) können zweite metallische Durchkontaktierungsstrukturen 43V und dritte Metallleitungen 43L umfassen. Nachfolgend können weitere Interconnect-Ebenenstrukturen gebildet werden, die hier als obere Interconnect-Ebenenstrukturen (L4, L5, L6, L7) bezeichnet werden. Die oberen Interconnect-Ebenenstrukturen (L4, L5, L6, L7) können beispielsweise eine vierte Interconnect-Ebenenstruktur L4, eine fünfte Interconnect-Ebenenstruktur L5, eine sechste Interconnect-Ebenenstruktur L6 und eine siebte Interconnect-Ebenenstruktur L7 umfassen. Die vierte Interconnect-Ebenenstruktur L4 kann eine vierte Interconnect-Ebenendielektrikumschicht 34 enthalten, in der vierte Interconnect-Ebenenmetall-Interconnect-Struktur (44V, 44L) gebildet sind, die dritte Metall-Durchkontaktierungsstrukturen 44V und vierte Metallleitungen 44L umfassen können. Die fünfte Interconnect-Ebenenstruktur L5 kann eine fünfte Interconnect-Ebenendielektrikumschicht 35 umfassen, in der fünfte Interconnect-Ebenenmetall-Interconnect-Strukturen (45V, 45L) gebildet sind, die vierte Metall-Durchkontaktierungsstrukturen 45V und fünfte Metallleitungen 45L umfassen können. Die sechste Interconnect-Ebenenstruktur L6 kann eine sechste Interconnect-Ebenendielektrikumschicht 36 mit darin gebildeten sechsten Interconnect-Ebenenmetall-Interconnect-Strukturen (46V, 46L) umfassen, die fünfte Metall-Durchkontaktierungsstrukturen 46V und sechste Metallleitungen 46L umfassen können. Die siebte Interconnect-Ebenenstruktur L7 kann eine siebte Interconnect-Ebenendielektrikumschicht 37 umfassen, in der sechste Metall-Durchkontaktierungsstrukturen 47V (die siebte Interconnect-Ebenenmetall-Interconnect-Strukturen sind) und Metallbondpads 47B gebildet sind. Die Metallbondpads 47B können für das Lötbonden (das etwa C4-Ball-Bonden oder Drahtbonden verwenden kann) oder für das Metall-auf-Metall-Bonden (wie etwa Kupfer-auf-Kupfer-Bonden) konfiguriert sein.
  • Jede Interconnect-Ebenendielektrikumschicht kann als Interconnect-Ebenendielektrikumschicht (ILD-Schicht) 30 bezeichnet werden. Jede Interconnect-Ebenenmetall-Interconnect-Struktur kann als Metall-Interconnect-Struktur 40 bezeichnet werden. Jede zusammenhängende Kombination aus einer Metalldurchkontaktierungsstruktur und einer darüberliegenden Metallleitung, die sich innerhalb derselben Interconnect-Ebenenstruktur (L2 - L7) befindet, kann nacheinander als zwei verschiedene Strukturen durch Anwendung von zwei einzelnen Damaszenerprozessen gebildet werden, oder sie kann gleichzeitig als eine einheitliche Struktur durch Anwendung eines doppelten Damaszenerprozesses gebildet werden. Jede der Metall-Interconnect-Strukturen 40 kann eine entsprechende metallische Auskleidung (wie etwa eine Schicht aus TiN, TaN oder WN mit einer Dicke in einem Bereich von 2 nm bis 20 nm) und ein entsprechendes metallisches Füllmaterial (wie W, Cu, Co, Mo, Ru, andere elementare Metalle oder eine Legierung oder eine Kombination davon) umfassen. Andere geeignete Materialien für die Verwendung als metallische Auskleidung und metallisches Füllmaterial liegen innerhalb des betrachteten Umfangs der Offenbarung. Verschiedene Ätzstopp-Dielektrikumschichten und Dielektrikumabdeckschichten können zwischen vertikal benachbarte Paare von ILD-Schichten 30 eingebaut werden oder in eine oder mehrere der ILD-Schichten 30 integriert werden.
  • Während diese Offenbarung unter Verwendung einer Ausführungsform beschrieben wird, in der das Array 95 aus nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungen als eine Komponente einer dritten Interconnect-Ebenenstruktur L3 gebildet sein kann, werden hier ausdrücklich Ausführungsformen in Betracht gezogen, in denen das Array 95 aus nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungen als Komponenten einer beliebigen anderen Interconnect-Ebenenstruktur (z.B. L1-L7) gebildet sein kann. Während diese Offenbarung anhand einer Ausführungsform beschrieben wird, bei der ein Satz von acht Interconnect-Ebenenstrukturen gebildet wird, werden hier ausdrücklich ferner Ausführungsformen in Betracht gezogen, bei denen eine andere Anzahl von Interconnect-Ebenenstrukturen verwendet wird. Außerdem werden hier ausdrücklich Ausführungsformen in Betracht gezogen, bei denen zwei oder mehr Arrays 95 aus nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungen innerhalb mehrerer Interconnect-Ebenenstrukturen in der Speicherarrayregion 100 bereitgestellt werden können. Während diese Offenbarung unter Verwendung einer Ausführungsform beschrieben wird, bei der ein Array 95 von nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungen in einer einzigen Interconnect-Ebenenstruktur gebildet werden kann, werden hier ausdrücklich Ausführungsformen in Betracht gezogen, bei denen ein Array 95 von nichtflüchtigen Speicherzellen und TFT-Selektorvorrichtungen über zwei vertikal benachbarte Interconnect-Ebenenstrukturen gebildet werden kann.
  • 2A bis 7D illustrieren verschiedene TFTs 120 und Verfahren zur Herstellung der verschiedenen TFTs 120 in verschiedenen Stufen der Herstellung. Mit Verweis auf 2A bis 2C, kann eine Gatemetallschicht 104L auf einem Substrat 102 abgeschieden werden. In einer Ausführungsform kann der TFT 120 als Abschnitt einer Interconnect-Struktur in einer integrierten Halbleitervorrichtung gebildet sein. Beispielsweise kann der TFT 120 als Abschnitt der dritten Interconnect-Ebenenstruktur L3 gebildet sein, in welchem Fall die zweite Interconnect-Ebenendielektrikumschicht 32 den Platz des Substrats 102 einnehmen kann. Die Gatemetallschicht 104L kann aus jedem geeigneten Metall hergestellt sein, wie etwa Kupfer, Aluminium, Zirkonium, Titan, Wolfram, Tantal, Ruthenium, Palladium, Platin, Kobalt, Nickel oder Legierungen davon. Andere geeignete Materialien sind im Rahmen der Offenbarung vorgesehen. Die Gatemetallschicht kann durch jede geeignete Technik abgeschieden werden, wie etwa durch chemische Gasphasenabscheidung (CVD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder Atomlagenabscheidung (ALD).
  • Mit Verweis auf 3A bis 3C, kann eine Gatemetallschicht 104L strukturiert sein. Um die Gatemetallschicht 104L zu strukturieren, kann ein Fotolack (nicht gezeigt) über der Gatemetallschicht 104L abgeschieden und mittels Fotolithografietechniken strukturiert sein. Der strukturierte Fotolack kann als Maske beim Strukturieren der Gatemetallschicht 104L verwendet werden. Das Ergebnis der Strukturierung der Gatemetallschicht 104L ist eine strukturierte Gateelektrode 104. Die Strukturierung kann durch Nassätzung oder Trockenätzung ausgeführt werden. Nach dem Ätzen können Reste des Fotolacks durch Veraschen oder Auflösen mit einem Lösungsmittel entfernt werden.
  • Mit Verweis auf 4A bis 4C kann eine Dielektrikumschicht mit hohem k-Wert 106 konform über dem Substrat 102 und der strukturierten Gateelektrode 104 abgeschieden werden. Als nächstes kann eine Kanalschicht 108 konform über der Dielektrikumschicht mit hohem k-Wert 106 abgeschieden werden. Beispiele für Dielektrika mit hohem k-Wert umfassen, sind aber nicht beschränkt auf Hafniumoxid (HfO2), Hafniumsiliziumoxid (HfSiO), Hafniumtantaloxid (HfTaO), Hafniumtitanoxid (HfTiO), Hafniumzirkoniumoxid (HfZrO), Zirkoniumoxid, Titanoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid (HfO2-Al2O3). Andere geeignete Materialien sind im Rahmen der Offenbarung vorgesehen. Die Kanalschicht 108 umfasst ein Halbleitermaterial. Beispiele für Halbleitermaterialien, die sich für die Kanalschicht eignen, umfassen, sind aber nicht beschränkt auf amorphes Silizium oder ein Halbleiteroxid, wie InGaZnO, InWO, InZnO, InSnO, GaOx, InOx und dergleichen. Andere geeignete Materialien sind im Rahmen der Offenbarung vorgesehen. In verschiedenen Ausführungsformen kann die Dielektrikumschicht mit hohem k-Wert 106 eine Dicke thk im Bereich von 0,5-5,0 nm aufweisen, wie etwa 1-4 nm, obwohl auch größere oder geringere Dicken verwendet werden können. In verschiedenen Ausführungsformen kann die Kanalschicht 108 eine Dicke tc im Bereich von 1-20 nm, wie etwa 3-15 nm, aufweisen, obwohl auch größere oder geringere Dicken verwendet werden können.
  • Mit Verweis auf 5A bis 5C, kann eine Hartmaskenschicht 110 über der Kanalschicht 108 abgeschieden sein. Die Hartmaskenschicht 110 kann aus jedem geeigneten Material hergestellt sein, wie etwa aus amorphem Kohlenstoff, Materialien auf Organosiloxanbasis, SiN, SiON oder Kombinationen davon. Andere geeignete Materialien sind im Rahmen der Offenbarung vorgesehen. Die Hartmaskenschicht 110 kann durch chemische Gasphasenabscheidung (CVD), physische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD) oder jeden anderen geeigneten Prozess gebildet sein. Die Hartmaskenschicht 110 kann so strukturiert sein, dass sie nur einen Abschnitt der Kanalschicht 108 bedeckt. Wie in 5B illustriert ist, kann die Hartmaskenschicht 110 Abschnitte der Kanalschicht 108 bedecken, die sich über den Seitenwänden der strukturierten Gateelektrode 104 befinden.
  • Mit Verweis auf 6A bis 6C kann die Kanalschicht 108 unter Verwendung der Hartmaskenschicht 110 als Maske strukturiert sein. Die Kanalschicht 108 kann durch Nassätzung oder Trockenätzung strukturiert sein. Wie in 6B illustriert ist, kann die Kanalschicht 108 eine Kanalbreite WC aufweisen. Die Kanalbreite WC kann im Bereich von 50-300 nm, wie etwa 100-200 nm, liegen, wobei auch größere oder geringere Breiten verwendet werden können. Wie in 6C illustriert ist, können Abschnitte der Kanalschicht 108 ionenimplantiert 111 werden, um aktive Regionen (z. B. Source-/Drain-Regionen) 113/114 auf beiden Seiten einer Kanalregion 108R zu bilden, der sich ebenfalls auf beiden Seiten der strukturierten Gateelektrode 104 befindet.
  • Mit Verweis auf 7A bis 7D kann eine Interconnect-Ebenendielektrikumschicht (ILD-Schicht) 38 über der in 6A bis 6C illustrierten Zwischenstruktur abgeschieden sein. Die ILD-Schicht 38 kann aus jedem geeigneten Material hergestellt sein, einschließlich, aber nicht beschränkt auf SiO2. Andere geeignete Materialien sind im Rahmen der Offenbarung vorgesehen. Durchkontaktierungslöcher (nicht gezeigt) können dann in der ILD-Schicht 38 bis zur Fläche der aktiven Sourceregion 113 und Drainregion 114 gebildet sein. Anschließend können die Durchkontaktierungslöcher mit einem leitfähigen Material gefüllt werden, um Kontakte 112 zu bilden. Das leitfähige Material kann TiN, W, Al oder ein anderes geeignetes Material sein. Nach dem Bilden der Kontakte 112 kann ein Planarisierungsschritt ausgeführt sein, um die Fläche der ILD-Schicht 38 und die obere Fläche der Kontakte 112 zu planarisieren. Der Planarisierungsschritt kann beispielsweise durch chemisch-mechanisches Polieren (CMP) ausgeführt werden.
  • 8A ist eine Draufsicht auf eine beispielhafte Struktur nach der Bildung von komplementären Metalloxidhalbleitertransistoren (CMOS-Transistoren) und Metall-Interconnect-Strukturen, die in Dielektrikumschichten nach einer Ausführungsform dieser Offenbarung gebildet ist. 8B ist eine vertikale Querschnittsansicht durch die Linie AA' von 8A, 8C ist eine vertikale Querschnittsansicht durch die Linie BB' von 8A, und 8D ist eine vertikale Querschnittsansicht durch die Linie CC' von 8A. 8 ist eine vertikale Querschnittsansicht zur Illustration.
  • Mit Verweis auf 8A bis 8D ist ein Schritt der Abscheidung einer Dielektrikumschicht über dem TFT 120 zur Bildung einer Speichervorrichtung 130, wie etwa eines metallischen Tunnelübergangs (MTJ), gezeigt. Insbesondere kann über dem TFT 120 und der ILD-Schicht 38 nacheinander eine Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung gebildet sein. Die Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung kann jedes Material umfassen, das für die Dielektrikumschichten 30 (31, 32, 33, 34, 35, 36, 37, 38) verwendet werden kann. Die Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung kann beispielsweise undotiertes Silikatglas oder ein dotiertes Silikatglas umfassen, das durch Zersetzung von Tetraethylorthosilikat (TEOS) abgeschieden wird. Die Dicke der Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung kann in einem Bereich von 50 nm bis 200 nm liegen, wobei auch geringere und größere Dicken verwendet werden können. Die Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung kann als planare flächige (unstrukturierte) Schicht mit einer entsprechenden planaren oberen Fläche und einer entsprechenden planaren unteren Fläche gebildet sein, die sich über die gesamte Speicherarrayregion 100 und die Logikregion 200 erstreckt. Eine Sourceleitung 149S kann innerhalb der Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung gebildet sein, um sich mit der Durchkontaktierung 112 und der Sourceregion 113 zu koppeln. Auch wenn dies in 8A bis 8D nicht dargestellt ist, kann in einigen Ausführungsformen eine separate Drainleitung 149D gebildet sein, um die entsprechende Drainregion 114 und die untere Elektrode 153 einer nachfolgend hergestellten Speichervorrichtung 130 zu verbinden.
  • 9A ist eine Draufsicht auf die beispielhafte Struktur nach der Bildung einer ergänzenden Dielektrikumschicht 150A, um jegliche elektrische Kopplung der Sourceleitung mit nachfolgenden Speichervorrichtungs-Schichten nach einer Ausführungsform dieser Offenbarung zu verhindern. 9B ist eine vertikale Querschnittsansicht durch die Linie AA' von 9A, 9C ist eine vertikale Querschnittsansicht durch die Linie BB' von 9A, und 9D ist eine vertikale Querschnittsansicht durch die Linie CC' von 9A. Über der gebildeten Sourceleitung 149S kann eine zusätzliche Dielektrikumschicht 150A auf Ebene der Verbindungsdurchkontaktierung abgeschieden werden. Die zusätzliche Dielektrikumschicht 150A auf Ebene der Verbindungsdurchkontaktierung kann aus demselben Material wie die Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung gebildet sein.
  • 10A ist eine Draufsicht auf die beispielhafte Struktur nach dem Bilden eines Drainkontakts nach verschiedenen Ausführungsformen dieser Offenbarung. 10B ist eine vertikale Querschnittsansicht durch die Linie AA' von 10A, 10C ist eine vertikale Querschnittsansicht durch die Linie BB' von 10A, und 10D ist eine vertikale Querschnittsansicht durch die Linie CC' von 10A. Mit Verweis auf 10A bis 10D können Durchkontaktierungsöffnungen durch die Dielektrikumschicht 150/150A auf Ebene der Verbindungsdurchkontaktierung gebildet sein. Beispielsweise kann eine Fotolackschicht (nicht dargestellt) über der Dielektrikumschicht 150/150A auf Ebene der Verbindungsdurchkontaktierung aufgebracht und strukturiert werden, um Öffnungen in Bereichen der Speicherarrayregion 100 zu bilden, die über einem der jeweiligen Drainkontakte 112 des TFT 120 liegen. Ein anisotropes Ätzen kann ausgeführt werden, um die Struktur in der Fotolackschicht durch die Dielektrikumschicht 150/150A auf Ebene der Verbindungsdurchkontaktierung zu übertragen. Die durch den anisotropen Ätzprozess gebildeten Durchkontaktierungsöffnungen werden nachfolgend als Durchkontaktierungsöffnungen mit unterem Elektrodenkontakt bezeichnet, da die Verbindungsdurchkontaktierungsstrukturen der unteren Elektroden einer MJT-Vorrichtung 130 nachfolgend in den Durchkontaktierungsöffnungen mit unterem Elektrodenkontakt gebildet sind. Die unteren Elektrodenkontakt-Durchkontaktierungsöffnungen können verjüngte Seitenwände mit einem Verjüngungswinkel (in Bezug auf eine vertikale Richtung) in einem Bereich von 1 Grad bis 10 Grad aufweisen. Eine obere Fläche eines Kontakts 112 kann am Boden jeder unteren Elektrodenkontakt-Durchkontaktierungsöffnung physisch belichtet sein. Die Fotolackschicht kann nachfolgend entfernt werden, beispielsweise durch Veraschung.
  • Die metallische Sperrschicht kann physisch belichtete obere Flächen des Kontakts 112, verjüngte Seitenwände der Durchkontaktierungsöffnungen mit unterem Elektrodenkontakt und die obere Fläche der Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung abdecken, ohne dass ein Loch durch diese hindurchgeht. Die metallische Sperrschicht kann ein leitfähiges Metallnitrid wie TiN, TaN und/oder WN umfassen. Andere geeignete Materialien im Rahmen der Offenbarung können ebenfalls verwendet werden. Die Dicke der metallischen Sperrschicht kann in einem Bereich von 3 nm bis 20 nm liegen, wobei auch geringere und größere Dicken verwendet werden können.
  • Ein metallisches Füllmaterial wie Wolfram oder Kupfer kann in den verbleibenden Volumina der Durchkontaktierungsöffnungen mit unterem Elektrodenkontakt abgeschieden werden. Abschnitte des metallischen Füllmaterials und der metallischen Sperrschicht, die über der horizontalen Ebene, umfassend die oberste Fläche der Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung, liegen, können durch einen Planarisierungsprozess, wie etwa chemisch-mechanische Planarisierung, entfernt werden. Jeder verbleibende Abschnitt des metallischen Füllmaterials, der sich in einer entsprechenden Durchkontaktierungsöffnung befindet, umfasst einen metallischen Durchkontaktierungsfüllmaterialabschnitt 152. Jeder verbleibende Abschnitt der metallischen Sperrschicht in einer jeweiligen Durchkontaktierungsöffnung umfasst eine metallische Sperrschicht 151. Jede Kombination aus einer metallischen Sperrschicht 151 und einem metallischen Füllmaterialabschnitt 152, der eine Durchkontaktierungsöffnung füllt, bildet eine Verbindungsdurchkontaktierungsstruktur (151, 152). Ein Array von Verbindungsdurchkontaktierungsstrukturen (151, 152) kann in der Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung auf den darunter liegenden Kontakten 112 gebildet sein.
  • 11A ist eine Draufsicht auf die beispielhafte Struktur nach dem Bilden eines Schichtstapels, der eine untere Elektrodenmaterialschicht, eine nichtmagnetische metallische Puffermaterialschicht, eine synthetische Antiferromagnetschicht, eine nichtmagnetische Tunnelsperrmaterialschicht, eine freie Magnetisierungsmaterialschicht, eine obere Elektrodenmaterialschicht und eine metallische Ätzmaskenmaterialschicht umfasst, nach einer Ausführungsform dieser Offenbarung. 11B ist eine vertikale Querschnittsansicht durch die Linie AA' von 11A, und 11C ist eine vertikale Querschnittsansicht durch die Linie BB' von 11A.
  • Mit Verweis auf 11A bis 11C kann ein Schichtstapel, der eine untere Elektrodenmaterialschicht 153L, eine nichtmagnetische metallische Puffermaterialschicht 154L, eine synthetische Antiferromagnetschicht 160L, eine nichtmagnetische Tunnelsperrmaterialschicht 155L, eine freie Magnetisierungsmaterialschicht 156L, eine obere Elektrodenmaterialschicht 157L und eine metallische Ätzmaskenmaterialschicht 158L umfasst, über der metallischen Sperrschicht und den metallischen Durchkontaktierungsfüllmaterialabschnitten 152 gebildet werden. Die Schichten innerhalb des Schichtstapels können durch einen entsprechenden chemischen Gasphasenabscheidungsprozess oder einen entsprechenden physischen Gasphasenabscheidungsprozess abgeschieden werden. Jede Schicht innerhalb des Schichtstapels kann als planare, flächige Materialschichten mit jeweils durchgängig gleichmäßiger Dicke abgeschieden werden. Die nichtmagnetische metallische Puffermaterialschicht 154L, die synthetische Antiferromagnetschicht 160L, die nichtmagnetische Tunnelsperrmaterialschicht 155L und die freie Magnetisierungsmaterialschicht 156L werden gemeinsam als Speichermaterialschichten bezeichnet. In anderen Worten: Zwischen der unteren Elektrodenmaterialschicht 153L und der oberen Elektrodenmaterialschicht 157L werden Speichermaterialschichten gebildet.
  • Während diese Offenbarung anhand einer Ausführungsform beschrieben wird, in der die Speichermaterialschichten die nichtmagnetische metallische Puffermaterialschicht 154L, die synthetische Antiferromagnetschicht 160L, die nichtmagnetische Tunnelsperrmaterialschicht 155L und die freie Magnetisierungsmaterialschicht 156L umfassen, können die Verfahren und Strukturen dieser Offenbarung auf jede Struktur angewendet werden, in der die Speichermaterialschichten einen unterschiedlichen Schichtstapel umfassen, der zwischen einer unteren Elektrodenmaterialschicht 153L und einer oberen Elektrodenmaterialschicht 157L vorgesehen ist, und Materialschichten umfassen, die Informationen auf beliebige Weise speichern können. Modifikationen dieser Offenbarung werden hier ausdrücklich in Betracht gezogen, bei denen die Speichermaterialschichten ein Phasenwechsel-Speichermaterial, ein ferroelektrisches Speichermaterial oder ein vakanzmoduliertes leitfähiges Oxidmaterial umfassen.
  • Die untere Elektrodenmaterialschicht 153L umfasst mindestens ein nichtmagnetisches metallisches Material wie TiN, TaN, WN, W, Cu, Al, Ti, Ta, Ru, Co, Mo, Pt, eine Legierung davon und/oder eine Kombination davon. Andere geeignete Materialien im Rahmen der Offenbarung können ebenfalls verwendet werden. Beispielsweise kann die untere Elektrodenmaterialschicht 153L ein elementares Metall wie W, Cu, Ti, Ta, Ru, Co, Mo oder Pt umfassen und/oder im Wesentlichen daraus bestehen. Die Dicke der unteren Elektrodenmaterialschicht 153L kann in einem Bereich von 10 nm bis 100 nm liegen, obwohl auch geringere und größere Dicken verwendet werden können.
  • Die nichtmagnetische metallische Puffermaterialschicht 154L umfasst ein nichtmagnetisches Material, das als Seed-Schicht wirken kann. Speziell kann die nichtmagnetische metallische Puffermaterialschicht 154L eine kristalline Template-Struktur bereitstellen, die polykristalline Körner der Materialien der synthetischen Antiferromagnetschicht 160L entlang von Richtungen ausrichtet, die die Magnetisierung einer Referenzschicht innerhalb der synthetischen Antiferromagnetschicht 160L maximiert. Die nichtmagnetische metallische Puffermaterialschicht 154L kann Ti, eine CoFeB-Legierung, eine NiFe-Legierung, Ruthenium oder eine Kombination davon umfassen. Die Dicke der nichtmagnetischen metallischen Puffermaterialschicht 154L kann in einem Bereich von 3 nm bis 30 nm liegen, wobei auch geringere und größere Dicken verwendet werden können.
  • Die synthetische Antiferromagnetschicht (SAF-Schicht) 160L kann einen Schichtstapel aus einer ferromagnetischen Hartschicht 161, einer antiferromagnetischen Kopplungsschicht 162 und einer Referenzmagnetisierungsschicht 163 umfassen. Die ferromagnetische Hartschicht 161 und die Referenzmagnetisierungsschicht 163 können jeweils eine feste Magnetisierungsrichtung aufweisen. Die antiferromagnetische Kopplungsschicht 162 sorgt für eine antiferromagnetische Kopplung zwischen der Magnetisierung der ferromagnetischen Hartschicht 161 und der Magnetisierung der Referenzmagnetisierungsschicht 163, sodass die Magnetisierungsrichtung der ferromagnetischen Hartschicht 161 und die Magnetisierungsrichtung der Referenzmagnetisierungsschicht 163 während des Betriebs der nachfolgend zu bildenden Speicherzellen fest bleiben. Die ferromagnetische Hartschicht 161 kann ein hartes ferromagnetisches Material wie PtMn, IrMn, RhMn, FeMn, OsMn, usw. enthalten. Die Referenzmagnetisierungsschicht 163 kann ein hartes ferromagnetisches Material wie Co, CoFe, CoFeB, CoFeTa, NiFe, CoPt, CoFeNi, usw. umfassen. Andere geeignete Materialien im Rahmen der Offenbarung können ebenfalls verwendet werden. Die antiferromagnetische Kopplungsschicht 162 kann Ruthenium oder Iridium umfassen. Die Dicke der antiferromagnetischen Kopplungsschicht 162 kann so gewählt werden, dass die durch die antiferromagnetische Kopplungsschicht 162 induzierte Austauschwechselwirkung die relativen Magnetisierungsrichtungen der ferromagnetischen Hartschicht 161 und der Referenzmagnetisierungsschicht 163 in entgegengesetzten Richtungen, d.h. in einer antiparallelen Ausrichtung, stabilisiert. In einer Ausführungsform wird die Nettomagnetisierung der SAF-Schicht 160L durch Anpassen der Größe der Magnetisierung der ferromagnetischen Hartschicht 161 an die Größe der Magnetisierung der Referenzmagnetisierungsschicht 163 ermittelt. Die Dicke der SAF-Schicht 160L kann in einem Bereich von 5 nm bis 30 nm liegen, wobei auch geringere und größere Dicken verwendet werden können.
  • Die nichtmagnetische Tunnelsperrmaterialschicht 155L kann ein Tunnelsperrmaterial umfassen, das ein elektrisch isolierendes Material mit einer Dicke sein kann, die Elektronentunnelung erlaubt. Die nichtmagnetische Tunnelsperrmaterialschicht 146L kann beispielsweise Magnesiumoxid (MgO), Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Aluminiumoxynitrid (AlON), Hafniumoxid (HfO2) oder Zirkoniumoxid (ZrO2) umfassen. Andere geeignete Materialien im Rahmen der Offenbarung können ebenfalls verwendet werden. Die Dicke der nichtmagnetischen Tunnelsperrmaterialschicht 155L kann 0,7 nm bis 1,3 nm betragen, wobei auch geringere und größere Dicken verwendet werden können.
  • Die freie Magnetisierungsmaterialschicht 156L umfasst ein ferromagnetisches Material mit zwei stabilen Magnetisierungsrichtungen, die parallel oder antiparallel zur Magnetisierungsrichtung der Referenzmagnetisierungsschicht 163 sind. Die freie Magnetisierungsmaterialschicht 156L umfasst ein hartes ferromagnetisches Material wie Co, CoFe, CoFeB, CoFeTa, NiFe, CoPt, CoFeNi, usw. Andere geeignete Materialien im Rahmen der Offenbarung können ebenfalls verwendet werden. Die Dicke der freien Magnetisierungsmaterialschicht 156L kann in einem Bereich von 1 nm bis 6 nm liegen, obwohl auch geringere und größere Dicken verwendet werden können.
  • Die obere Elektrodenmaterialschicht 157L umfasst ein oberes Elektrodenmaterial, das jedes nichtmagnetische Material umfassen kann, das auch für die untere Elektrodenmaterialschicht 153L verwendet werden kann. Beispielhafte metallische Materialien, die für die obere Elektrodenmaterialschicht 157L verwendet werden können, umfassen, sind aber nicht beschränkt auf TiN, TaN, WN, W, Cu, Al, Ti, Ta, Ru, Co, Mo, Pt, eine Legierung davon und/oder eine Kombination davon. Andere geeignete Materialien im Rahmen der Offenbarung können ebenfalls verwendet werden. Beispielsweise kann die untere Elektrodenmaterialschicht 153L ein elementares Metall wie W, Cu, Ti, Ta, Ru, Co, Mo oder Pt umfassen und/oder im Wesentlichen daraus bestehen. Die Dicke der oberen Elektrodenmaterialschicht 157L kann in einem Bereich von 10 nm bis 100 nm liegen, obwohl auch geringere und größere Dicken verwendet werden können.
  • Die metallische Ätzmaskenmaterialschicht 158L umfasst ein metallisches Ätzstoppmaterial, das eine hohe Beständigkeit gegenüber einem anisotropen Ätzprozess bietet, der nachfolgend zum Ätzen eines Dielektrikums (das beispielsweise undotiertes Silikatglas, ein dotiertes Silikatglas oder Organosilikatglas umfassen kann) verwendet wird. In einer Ausführungsform kann die metallische Ätzmaskenmaterialschicht 158L ein leitfähiges Metallnitridmaterial (wie TiN, TaN oder WN) oder ein leitfähiges metallisches Karbidmaterial (wie TiC, TaC oder WC) umfassen. In einer Ausführungsform umfasst die metallische Ätzmaskenmaterialschicht 158L TiN und/oder besteht im Wesentlichen aus TiN. Die metallische Ätzmaskenmaterialschicht 158L kann durch chemische Gasphasenabscheidung oder physische Gasphasenabscheidung abgeschieden werden. Die Dicke der metallischen Ätzmaskenmaterialschicht 158 kann in einem Bereich von 2 nm bis 20 nm, wie etwa von 3 nm, bis 10 nm liegen, wobei jedoch auch geringere und größere Dicken verwendet werden können.
  • 12A ist eine Draufsicht auf die beispielhafte Struktur nach dem Strukturieren der metallischen Ätzmaskenmaterialschicht in metallische Ätzmaskenabschnitte nach einer Ausführungsform dieser Offenbarung. 12B ist eine vertikale Querschnittsansicht durch die Linie AA' von 12A, und 12C ist eine vertikale Querschnittsansicht durch die Linie BB' von 12A.
  • Mit Verweis auf 12A bis 12C kann eine Fotolackschicht 165 über der metallischen Ätzmaskenmaterialschicht 158L aufgebracht und lithografisch strukturiert sein, um ein Array von diskreten Fotolackmaterialabschnitten zu bilden. Jeder diskrete Fotolackmaterialabschnitt in dem Array diskreter Fotolackmaterialabschnitte kann eine entsprechende der Verbindungsdurchkontaktierungsstrukturen (151, 152) überlagern. In einer Ausführungsform können die Verbindungsdurchkontaktierungsstrukturen (151, 152) als zweidimensionales periodisches Array mit einem ersten Abstand entlang einer ersten horizontalen Richtung und einem zweiten Abstand entlang einer zweiten horizontalen Richtung angeordnet sein. Die diskreten Fotolackmaterialabschnitte können als zweidimensionales periodisches Array mit der gleichen Periodizität wie das zweidimensionale periodische Array der Verbindungsdurchkontaktierungsstrukturen (151, 152) angeordnet sein.
  • Ein erster anisotroper Ätzprozess kann ausgeführt werden, um unmaskierte Regionen der metallischen Ätzmaskenmaterialschicht 158L zu ätzen. Der erste anisotrope Ätzprozess verwendet die Fotolackschicht 165 als Ätzmaske, und strukturierte Abschnitte der metallischen Ätzmaskenmaterialschicht 158L umfassen den metallischen Ätzmaskenabschnitt 158. Der erste anisotrope Ätzprozess strukturiert die metallische Ätzmaskenmaterialschicht 158L in einem zweidimensionalen Array von metallischen Ätzmaskenabschnitten 158. Das zweidimensionale Array von metallischen Ätzmaskenabschnitten 158 kann die Struktur der Fotolackschicht 165 nachbilden. Die Fotolackschicht 165 kann nach dem ersten anisotropen Ätzprozess entfernt werden oder während eines nachfolgenden zweiten anisotropen Ätzprozesses auf dem zweidimensionalen Array der metallischen Ätzmaskenabschnitte 158 verbleiben.
  • 13 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Arrays von Speicherzellen 130 und eines Arrays von metallischen Ätzstoppabschnitten nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 13 kann ein zweiter anisotroper Ätzprozess ausgeführt werden, um die Struktur des zweidimensionalen Arrays von metallischen Ätzmaskenabschnitten 158 durch den Schichtstapel zu übertragen, der die obere Elektrodenmaterialschicht 157L, die Schicht aus freiem Magnetisierungsmaterial 156L, die nichtmagnetische Tunnelsperrmaterialschicht 155L, die synthetische Antiferromagnetschicht 160L, die nichtmagnetische metallische Puffermaterialschicht 154L und die untere Elektrodenmaterialschicht 153L umfasst. Abschnitte des Schichtstapels (157L, 156L, 155L, 160L, 154L, 153L), die nicht durch die metallischen Ätzmaskenabschnitte 158 maskiert sind, werden während des zweiten anisotropen Ätzprozesses geätzt. In Ausführungsformen, in denen die Fotolackschicht 165 zu Beginn des zweiten anisotropen Ätzprozesses vorhanden ist, kann die Fotolackschicht 165 während des zweiten anisotropen Ätzprozesses kollateral verbraucht werden, und die metallischen Ätzmaskenabschnitte 158 können mindestens während des Strukturierens der unteren Elektrodenmaterialschicht 153L als Ätzmaske verwendet werden. Alternativ können in Ausführungsformen, in denen die Fotolackschicht 165 vor dem zweiten anisotropen Ätzprozess entfernt wird, die metallischen Ätzmaskenabschnitte 158 während des gesamten zweiten anisotropen Ätzprozesses als Ätzmaske verwendet werden.
  • Der zweite anisotrope Ätzprozess kann eine Reihe von anisotropen Ätzschritten umfassen, die nacheinander die verschiedenen Materialschichten des darunterliegenden Schichtstapels ätzen. In einer Ausführungsform können strukturierte Abschnitte des Schichtstapels Seitenwände mit einem Kegelwinkel ungleich Null umfassen, d. h. mit einer nicht vertikalen Fläche. Der Verjüngungswinkel kann von Schicht zu Schicht variieren und liegt allgemein in einem Bereich von 3 Grad bis 30 Grad, wie etwa von 6 Grad bis 20 Grad, obwohl auch kleinere und größere Verjüngungswinkel verwendet werden können. Nicht maskierte Abschnitte der Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung können durch den zweiten anisotropen Ätzprozess vertikal ausgeschnitten werden.
  • Der Schichtstapel (158L, 157L, 156L, 155L, 160L, 154L, 153L) aus der metallischen Ätzmaskenmaterialschicht 158L, der oberen Elektrodenmaterialschicht 157L, der freien Magnetisierungsmaterialschicht 156L, der nichtmagnetischen Tunnelsperrmaterialschicht 155L, der synthetischen Antiferromagnetschicht 160L, der nichtmagnetischen metallischen Puffermaterialschicht 154L und der unteren Elektrodenmaterialschicht 153L zu einem Array von Speicherzellen (153, 154, 160, 155, 156, 157) und einem Array von metallischen Ätzmaskenabschnitten 158 strukturiert werden können. Jede der Speicherzellen (153, 154, 160, 155, 156, 157) umfasst eine untere Elektrode 153, einem Speichermaterialstapel (154, 160, 155, 156) und eine obere Elektrode 157. Jeder der metallischen Ätzmaskenabschnitte 158 ist ein strukturierter Abschnitt der metallischen Ätzmaskenmaterialschicht 158L, der eine entsprechende der Speicherzellen (153, 154, 160, 155, 156, 157) überlagert.
  • In einer Ausführungsform kann jede Speicherzelle (153, 154, 160, 155, 156, 157) eine Magnettunnelübergang-Speicherzelle (MTJ-Speicherzelle) 130 sein. Jede MTJ-Speicherzelle 130 (153, 154, 160, 155, 156, 157) kann eine untere Elektrode 153, eine Magnettunnelübergangsstruktur (160, 155, 156) und eine obere Elektrode 157 umfassen. Jeder Magnettunnelübergang (160, 155, 156) kann eine synthetische Antiferromagnetstruktur (SAF-Struktur) 160, eine nichtmagnetische Tunnelsperrschicht 155 und eine Schicht mit freier Magnetisierung 156 umfassen. Zwischen der unteren Elektrode 153 und dem Magnettunnelübergang (160, 155, 156) kann eine nichtmagnetische metallische Pufferschicht 154 vorgesehen sein. Jede untere Elektrode 153 ist ein strukturierter Abschnitt der unteren Elektrodenmaterialschicht 153L. Jede SAF-Struktur 160 ist ein strukturierter Abschnitt der SAF-Schicht 160L. Jede nichtmagnetische Tunnelsperrschicht 155 ist ein strukturierter Abschnitt der nichtmagnetischen Tunnelsperrmaterialschicht 155L. Jede freie Magnetisierungsschicht 156 ist ein strukturierter Abschnitt der freien Magnetisierungsmaterialschicht 156L. Jede obere Elektrode 157 ist ein strukturierter Abschnitt der metallischen Ätzmaskenmaterialschicht 158L. In einer Ausführungsform umfassen die metallischen Ätzmaskenabschnitte 158 ein leitfähiges Metallnitridmaterial (wie TiN, TaN oder WN) und/oder bestehen im Wesentlichen daraus, und jede der Speicherzellen (153, 154, 160, 155, 156, 157) umfasst einen vertikalen Stapel, der eine synthetische antiferromagnetische Struktur 160, eine nichtmagnetische Tunnelsperrschicht 155 und eine freie Magnetisierungsschicht 156 umfasst.
  • 14 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Arrays innerer Dielektrikumabstandhalterabschnitte nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 14 kann ein erstes Dielektrikum wie Siliziumnitrid konform über dem Array von Speicherzellen (153, 154, 160, 155, 156, 157) und dem Array von metallischen Ätzmaskenabschnitten 158 abgeschieden sein. Das erste Dielektrikum kann beispielsweise durch einen chemischen Gasphasenabscheidungsprozess abgeschieden sein. Die Dicke des ersten Dielektrikums über eine horizontale Fläche kann in einem Bereich von 2 nm bis 20 nm liegen, wie etwa von 4 nm bis 10 nm, obwohl auch geringere und größere Dicken verwendet werden können. Ein anisotroper Ätzprozess kann ausgeführt werden, um horizontale Abschnitte des ersten Dielektrikums zu entfernen. Die verbleibenden Abschnitte des ersten Dielektrikums umfassen ein Array von inneren Dielektrikumabstandhalterabschnitten 166, die das Array von Speicherzellen (153, 154, 160, 155, 156, 157) seitlich umgibt. In einer Ausführungsform kann die Dauer des anisotropen Ätzprozesses so gewählt werden, dass die Seitenwände des Arrays der metallischen Ätzmaskenabschnitte 158 teilweise oder vollständig physisch belichtet sind. Die maximale Dicke jedes inneren Dielektrikumabstandhalterabschnitts 166 kann in einem Bereich von 2 nm bis 20 nm liegen, wie etwa von 4 nm bis 10 nm, obwohl auch geringere und größere Dicken verwendet werden können.
  • 15 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Arrays äußerer Dielektrikumabstandhalterabschnitte nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 15 kann ein zweites Dielektrikum, wie etwa ein dielektrisches Metalloxid, konform über dem Array der inneren Dielektrikumabstandhalterabschnitte 166 abgeschieden sein. Das zweite Dielektrikum kann beispielsweise Aluminiumoxid, Hafniumoxid, Lanthanoxid oder Yttriumoxid umfassen und kann durch einen chemischen Gasphasenabscheidungsprozess abgeschieden sein. Die Dicke des zweiten Dielektrikums über eine horizontale Fläche kann in einem Bereich von 2 nm bis 20 nm liegen, wie etwa von 4 nm bis 10 nm, obwohl auch geringere und größere Dicken verwendet werden können. Ein anisotroper Ätzprozess kann ausgeführt werden, um horizontale Abschnitte des zweiten Dielektrikums zu entfernen. Die verbleibenden Abschnitte des zweiten Dielektrikums umfassen ein Array von äußeren Dielektrikumabstandhalterabschnitten 167, das das Array der inneren Dielektrikumabstandhalterabschnitte 166 seitlich umgibt. In einer Ausführungsform können die äußeren Dielektrikumabstandhalterabschnitte 167 direkt auf den Seitenwänden der metallischen Ätzmaskenabschnitte 158 abgeschieden werden. In einer Ausführungsform kann die Gesamtheit jeder Seitenwand der metallischen Ätzmaskenabschnitte 158 einen jeweiligen äußeren Dielektrikumabstandhalterabschnitt 167 kontaktieren. Die maximale Dicke jedes äußeren Dielektrikumabstandhalterabschnitts 167 kann in einem Bereich von 2 nm bis 20 nm liegen, wie etwa von 4 nm bis 10 nm, obwohl auch geringere und größere Dicken verwendet werden können.
  • Jede Kombination aus einem inneren Dielektrikumabstandhalterabschnitt 166 und einem äußeren Dielektrikumabstandhalterabschnitt 167 bildet einen dielektrischen Abstandhalter (166, 167). Ein Array von Dielektrikumabstandhaltern (166, 167) umgibt seitlich das Array von Speicherzellen (153, 154, 160, 155, 156, 157) und das Array von metallischen Ätzmaskenabschnitten 158. Während diese Offenbarung anhand einer Ausführungsform beschrieben wird, bei der ein Dielektrikumabstandhalter (166, 167) einen inneren Dielektrikumabstandhalterabschnitt 166 und einen äußeren Dielektrikumabstandhalterabschnitt 167 umfasst, werden hier ausdrücklich Ausführungsformen in Betracht gezogen, bei denen ein Dielektrikumabstandhalter aus einem inneren Dielektrikumabstandhalterabschnitt 166 oder aus einem äußeren Dielektrikumabstandhalterabschnitt 167 besteht. Allgemein kann ein Dielektrikumabstandhalter (166, 167) um jeden metallischen Ätzmaskenabschnitt 158 innerhalb des Arrays der metallischen Ätzmaskenabschnitte 158 gebildet sein. Jeder Dielektrikumabstandhalter (166, 167) kann direkt auf und um eine Seitenwand eines entsprechenden metallischen Ätzmaskenabschnitts 158 gebildet sein.
  • 16 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Dielektrikumschicht auf Speicherebene nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 16 kann eine Dielektrikumschicht 170 auf Speicherebene um das Array der Dielektrikumabstandhalter (166, 167) gebildet sein. Die Dielektrikumschicht 170 auf Speicherebene umfasst ein planarisierbares Dielektrikum wie undotiertes Silikatglas oder ein dotiertes Silikatglas. Das Dielektrikum der Dielektrikumschicht 170 auf Speicherebene kann durch ein konformer Abscheidungsprozess (wie etwa ein chemischer Gasphasenabscheidungsprozess) oder ein selbstplanarisierender Abscheidungsprozess (wie etwa Spin-Coating) abgeschieden sein. Ein chemisch-mechanischer Planarisierungsprozess kann ausgeführt werden, um Abschnitte des abgeschiedenen Dielektrikums von oberhalb der horizontalen Ebene zu entfernen, was die oberen Flächen der metallischen Ätzmaskenabschnitte 158 umfasst. Verschiedene Strukturen zur Unterstützung der Planarisierung (nicht gezeigt), wie etwa elektrisch isolierte, strukturierte Abschnitte der metallischen Ätzmaskenmaterialschicht 158L und darunter liegende Materialschichten, können in der Logikregion 200 verwendet werden, um die Planarisierung des abgeschiedenen dialurischen Materials zu unterstützen. Verbleibende Abschnitte des abgeschiedenen Dielektrikums nach dem Planarisierungsprozess bilden die Dielektrikumschicht 170 auf Speicherebene. Die obere Fläche der Dielektrikumschicht 170 auf Speicherebene kann in derselben horizontalen Ebene liegen wie die oberen Flächen der metallischen Ätzmaskenabschnitte 158. In einer Ausführungsform können die oberen Flächen der dielektrischen Abstandhalter (166, 167), wie etwa die oberen Flächen der äußeren Dielektrikumabstandhalterabschnitte 167, in derselben horizontalen Ebene liegen wie die oberen Flächen der Dielektrikumschicht 170 auf Speicherebene.
  • 17 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung von Dielektrikumätzstoppschichten und einer Dielektrikumschicht auf Durchkontaktierungsebene nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 17 kann eine erste Dielektrikumätzstoppschicht 172 und eine zweite Dielektrikumätzstoppschicht 174 nacheinander über der Dielektrikumschicht 170 auf der Speicherebene abgeschieden werden. Die erste Dielektrikumätzstoppschicht 172 umfasst ein Dielektrikum, das sich von dem Dielektrikum der Dielektrikumschicht 170 auf Speicherebene unterscheidet. In einer Ausführungsform kann die Dielektrikumschicht 170 auf Speicherebene ein Dielektrikum auf Siliziumoxidbasis wie undotiertes Silikatglas oder ein dotiertes Silikatglas umfassen, und die erste Dielektrikumätzstoppschicht 172 kann ein siliziumhaltiges Dielektrikum wie Siliziumnitrid, Siliziumoxynitrid, Siliziumkarbid oder Siliziumcarbidnitrid umfassen. Die erste Dielektrikumätzstoppschicht 172 kann durch einen konformen oder nicht-konformen Abscheidungsprozess abgeschieden werden. In einer Ausführungsform kann die erste Dielektrikumätzstoppschicht 172 durch chemische Gasphasenabscheidung, Atomlagenabscheidung oder physische Gasphasenabscheidung gebildet sein. Die Dicke der ersten Dielektrikumätzstoppschicht 172 kann in einem Bereich von 2 nm bis 20 nm liegen, wie etwa von 3 nm bis 12 nm, obwohl auch geringere und größere Dicken verwendet werden können.
  • Die zweite Dielektrikumätzstoppschicht 174 umfasst ein Dielektrikum, das sich von dem Dielektrikum der ersten Dielektrikumätzstoppschicht 172 unterscheidet. In einer Ausführungsform kann die zweite Dielektrikumätzstoppschicht 174 ein dielektrisches Metalloxidmaterial wie Aluminiumoxid, Hafniumoxid, Titanoxid, Tantaloxid, Yttriumoxid und/oder Lanthanoxid umfassen. Die zweite Dielektrikumätzstoppschicht 174 kann durch einen konformen oder nicht-konformen Abscheidungsprozess abgeschieden werden. In einer Ausführungsform kann die zweite Dielektrikumätzstoppschicht 174 durch chemische Gasphasenabscheidung, Atomlagenabscheidung oder physische Gasphasenabscheidung gebildet sein. Die Dicke der zweiten Dielektrikumätzstoppschicht 174 kann in einem Bereich von 2 nm bis 20 nm liegen, wie etwa von 3 nm bis 12 nm, obwohl auch geringere und größere Dicken verwendet werden können.
  • Die erste Dielektrikumätzstoppschicht 172 und die zweite Dielektrikumätzstoppschicht 174 können nachfolgend so strukturiert werden, dass die erste Dielektrikumätzstoppschicht 172 und die zweite Dielektrikumätzstoppschicht 174 in der Speicherarrayregion 100 verbleiben und aus der Logikregion 200 entfernt werden. Beispielsweise kann eine Fotolackschicht (nicht gezeigt) über der zweiten Dielektrikumätzstoppschicht 174 aufgebracht und lithografisch strukturiert werden, um die Speicherarrayregion 100 abzudecken, ohne die Logikregion 200 zu bedecken. Ätzprozesse (wie etwa Nassätzprozesse) können ausgeführt werden, um unmaskierte Abschnitte der ersten Dielektrikumätzstoppschicht 172 und der zweiten Dielektrikumätzstoppschicht 174 zu ätzen. Die Fotolackschicht kann nachfolgend entfernt werden, beispielsweise durch Veraschung.
  • Eine Dielektrikumschicht 176 auf Durchkontaktierungsebene kann über den Dielektrikumätzstoppschichten (172, 174) gebildet werden. Die Dielektrikumschicht 176 auf Durchkontaktierungsebene umfasst ein Dielektrikum wie undotiertes Silikatglas, ein dotiertes Silikatglas oder Organosilikatglas. Das Dielektrikum der Dielektrikumschicht 176 auf Durchkontaktierungsebene kann durch einen konformen Abscheidungsprozess (wie etwa ein chemischer Gasphasenabscheidungsprozess) oder einen selbstplanarisierenden Abscheidungsprozess (wie etwa Spin-Coating) abgeschieden werden. Die Dicke der Dielektrikumschicht 176 auf Durchkontaktierungsebene in der Speicherarrayregion 100 kann in einem Bereich von 50 nm bis 300 nm liegen, wie etwa von 80 nm bis 200 nm, obwohl auch geringere und größere Dicken verwendet werden können.
  • Eine metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene kann über der Dielektrikumschicht 176 auf Durchkontaktierungsebene gebildet werden. Die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene umfasst ein metallisches Material, das in nachfolgenden anisotropen Ätzprozessen als Ätzmaske wirken kann. Beispielsweise kann die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene ein leitfähiges Metallnitridmaterial (wie TiN, TaN oder WN) oder ein leitfähiges metallisches Karbidmaterial (wie TiC, TaC oder WC) umfassen. In einer Ausführungsform umfasst die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene das gleiche Material wie die metallischen Ätzmaskenabschnitte 158. In einer Ausführungsform umfassen die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene und die metallischen Ätzmaskenabschnitte 158 Titannitrid und/oder im Wesentlichen Titannitrid. Die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene kann durch chemische Gasphasenabscheidung oder physische Gasphasenabscheidung gebildet werden. Die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene kann eine Dicke in einem Bereich von 2 nm bis 20 nm, wie etwa von 3 nm bis 10 nm, aufweisen, wobei auch geringere und größere Dicken verwendet werden können.
  • 18 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Abscheidung und Strukturierung einer metallischen Ätzmaskenschicht auf Durchkontaktierungsebene nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 18 kann eine Fotolackschicht 77 über der metallischen Ätzmaskenschicht 178 auf der Durchkontaktierungsebene aufgebracht und lithografisch strukturiert werden, um ein Array von Öffnungen in Bereichen zu bilden, die über dem Array von metallischen Ätzmaskenabschnitten 158 liegen. Die Fläche jeder Öffnung in der Fotolackschicht 77 kann größer, kleiner oder gleich der Fläche eines darunter liegenden metallischen Ätzmaskenabschnitts 158 sein. Der Umfang jeder Öffnung in der Fotolackschicht 77 kann sich außerhalb der Seitenwand eines darunter liegenden metallischen Ätzmaskenabschnitts 158 befinden, kann sich innerhalb der Seitenwand des darunter liegenden metallischen Ätzmaskenabschnitts 158 befinden oder kann mit der Seitenwand des darunter liegenden metallischen Ätzmaskenabschnitts 158 in einer Draufsicht, d.h. einer Ansicht entlang einer vertikalen Richtung, zusammenfallen. Innerhalb der Logikregion 200 können zusätzliche Öffnungen in der Fotolackschicht 77 gebildet werden.
  • Ein Ätzprozess kann ausgeführt werden, um die Struktur in der Fotolackschicht 77 durch die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene zu übertragen. Der Ätzprozess kann einen anisotropen Ätzprozess oder einen isotropen Ätzprozess umfassen. In einer Ausführungsform kann ein anisotroper Ätzprozess, wie etwa ein reaktiver Ionenätzprozess, ausgeführt werden, um die Struktur in der Fotolackschicht 77 durch die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene zu übertragen. Die Fotolackschicht 77 kann nachfolgend entfernt werden, beispielsweise durch Veraschung.
  • 19 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Arrays von Durchkontaktierungsöffnungen nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 19 kann ein erster anisotroper Ätzprozess unter Verwendung der metallischen Ätzmaskenschicht 178 auf Durchkontaktierungsebene als Ätzmaske ausgeführt werden. Der erste anisotrope Ätzprozess kann einen reaktiven Ionenätzprozess umfassen, der das Dielektrikum der Dielektrikumschicht 176 auf Durchkontaktierungsebene, der Dielektrikumschicht 170 auf Speicherebene und der Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung selektiv zu den Materialien der zweiten Dielektrikumätzstoppschicht 174 ätzt. In einer Ausführungsform können die Dielektrikumschicht 176 auf Durchkontaktierungsebene, die Dielektrikumschicht 170 auf Speicherebene und die Dielektrikumschicht 150 auf Ebene der Verbindungsdurchkontaktierung Dielektrika auf Siliziumoxidbasis umfassen, wie etwa undotiertes Silikatglas, ein dotiertes Silikatglas oder Organosilikatglas, und der erste anisotrope Ätzprozess kann einen reaktiven Ionenätzprozess umfassen, der das Dielektrikum auf Siliziumoxidbasis selektiv zu den Dielektrika der zweiten Dielektrikumätzstoppschicht 174 ätzt.
  • Die Durchkontaktierungsöffnung 179 kann unterhalb der Öffnung durch die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene gebildet werden. Speziell kann in der Speicherarrayregion 100 eine Durchkontaktierungsöffnung 179 gebildet werden, der sich vertikal durch die Dielektrikumschicht 176 auf Durchkontaktierungsebene erstreckt. Eine obere Fläche der zweiten Dielektrikumätzstoppschicht 174 kann am Boden jede Durchkontaktierungsöffnung 179 physisch belichtet sein. Ein Array von Durchkontaktierungsöffnungen 179 kann über dem Array von Speicherzellen (153, 154, 160, 155, 156, 157) gebildet werden.
  • In einer Ausführungsform kann jede Durchkontaktierungsöffnung 179, der durch die Dielektrikumschicht 176 auf Durchkontaktierungsebene gebildet wird, eine größere seitliche Ausdehnung aufweisen als die seitliche Ausdehnung jedes metallischen Ätzmaskenabschnitts 158. In einer Ausführungsform kann jeder metallische Ätzmaskenabschnitt 158 eine kreisförmige horizontale Querschnittsform, eine elliptische horizontale Querschnittsform, eine rechteckige horizontale Querschnittsform oder eine horizontale Querschnittsform eines abgerundeten Rechtecks aufweisen. In dieser Ausführungsform kann jeder Durchkontaktierungshohlraum 179 eine horizontale Querschnittsform aufweisen, die eine Vergrößerung der horizontalen Querschnittsform eines der metallischen Ätzmaskenabschnitte 158 ist. In einem illustrativen Beispiel kann die maximale Seitenabmessung jeder Durchkontaktierungsöffnung 179 in einem Bereich von 100,1% bis 150% der maximalen Seitenabmessung eines der metallischen Ätzmaskenabschnitte 158 liegen.
  • 20 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach dem Ätzen durch physisch belichtete Abschnitte einer zweiten Dielektrikumätzstoppschicht nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 20 können die Durchkontaktierungsöffnungen 179 durch Ätzen physisch belichteter Abschnitte der zweiten Dielektrikumätzstoppschicht 174 vertikal erweitert werden. Beispielsweise kann ein erster Nassätzprozess ausgeführt werden, um physisch belichtete Abschnitte der zweiten Dielektrikumätzstoppschicht 174 zu entfernen. Wenn beispielsweise die zweite Dielektrikumätzstoppschicht 174 ein dielektrisches Metalloxidmaterial umfasst, kann ein Nassätzprozess, der das dielektrische Metalloxidmaterial selektiv zu den Dielektrika der Dielektrikumschicht 176 auf Durchkontaktierungsebene und der ersten Dielektrikumätzstoppschicht 172 ätzt, ausgeführt werden.
  • 21 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach dem Ätzen durch physisch belichtete Abschnitte einer ersten Dielektrikumätzstoppschicht nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 21 kann die Durchkontaktierungsöffnung 179 durch Ätzen physisch belichteter Abschnitte der ersten Dielektrikumätzstoppschicht 172 vertikal erweitert werden. Beispielsweise kann ein zweiter anisotroper Ätzprozess ausgeführt werden, um physisch belichtete Abschnitte der ersten Dielektrikumätzstoppschicht 172 unter Verwendung der metallischen Ätzmaskenschicht 178 auf Durchkontaktierungsebene zu entfernen. Die Chemie des zweiten anisotropen Ätzprozesses kann selektiv für die Materialien der metallischen Ätzmaskenabschnitte 158, der äußeren Dielektrikumabstandhalterabschnitte 167 und der Dielektrikumschicht 170 auf Speicherebene sein. Beispielsweise kann die erste Dielektrikumätzstoppschicht 172 Siliziumnitrid enthalten, und der zweite anisotrope Ätzprozess kann einen reaktiven Ionenätzprozess umfassen, der Siliziumnitrid selektiv zu den Dielektrika der äußeren Dielektrikumabstandhalterabschnitte 167 und der Dielektrikumschicht 170 auf Speicherebene und selektiv zu dem metallischen Material der metallischen Ätzmaskenabschnitte 158 ätzt. In einem illustrativen Beispiel kann der zweite anisotrope Ätzprozess einen reaktiven Ionenätzprozess umfassen, der HBr, CF4, O2, N2, CHxFy, Ar und/oder He als Prozessgase verwendet.
  • Die Durchkontaktierungsöffnung 179 erstreckt sich vertikal durch die Dielektrikumschicht 176 auf Durchkontaktierungsebene und die Dielektrikumätzstoppschichten (172, 174), und die Seitenwände der Dielektrikumätzstoppschichten (172, 174) sind um jede Durchkontaktierungsöffnung 179 herum physisch belichtet. Die oberen Flächen der metallischen Ätzmaskenabschnitte 158 können unterhalb des Arrays der ersten Durchkontaktierungsöffnungen 179 physisch belichtet sein. In einer Ausführungsform kann die Anordnung der Durchkontaktierungsöffnung 179 als zweidimensionales periodisches Array gebildet sein.
  • 22 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Entfernung der metallischen Ätzmaskenabschnitte nach einer Ausführungsform dieser Offenbarung. Mit Verweis auf 22 kann ein Ätzprozess ausgeführt werden, um die metallischen Materialien der metallischen Ätzmaskenabschnitte 158 und der metallischen Ätzmaskenschicht 178 auf Durchkontaktierungsebene zu ätzen. Der Ätzprozess kann einen isotropen Ätzprozess umfassen. Beispielsweise kann ein zweiter Nassätzprozess ausgeführt werden, um die metallischen Ätzmaskenabschnitte 158 und die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene zu entfernen. In Ausführungsformen, in denen die metallischen Ätzmaskenabschnitte 158 und die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene Titannitrid umfassen, kann ein Nassätzprozess zum Ätzen der metallischen Ätzmaskenabschnitte 158 und der metallischen Ätzmaskenschicht 178 auf Durchkontaktierungsebene eine Kombination aus Salpetersäure und Flusssäure oder eine SC1-Lösung (eine Kombination aus Ammoniumhydroxid, Wasserstoffperoxid und Wasser) umfassen. Die metallischen Ätzmaskenabschnitte 158 und die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene können gleichzeitig durch den zweiten Nassätzprozess entfernt werden.
  • Allgemein können die metallischen Ätzmaskenabschnitte 158 selektiv zu den Materialien der oberen Elektroden 157, den äußeren Dielektrikumabstandhalterabschnitten 167, der Dielektrikumschicht 170 auf Speicherebene und der Dielektrikumschicht 176 auf Durchkontaktierungsebene entfernt werden. In anderen Worten, der Ätzprozess kann ein selektiver Ätzprozess sein. In einer Ausführungsform können das Array der metallischen Ätzmaskenabschnitte 158 und die metallische Ätzmaskenschicht 178 auf Durchkontaktierungsebene dasselbe leitfähige Metallnitridmaterial umfassen und gleichzeitig durch den Ätzprozess, der ein Nassätzprozess sein kann, entfernt werden. Die oberen Flächen der oberen Elektroden 157 können unterhalb des Arrays der ersten Durchkontaktierungsöffnungen 179 physisch belichtet sein. In einer Ausführungsform kann eine innere Seitenwand jedes Dielektrikumabstandhalter (166, 167) beim Entfernen des Arrays der metallischen Ätzmaskenabschnitte 158 physisch belichtet sein.
  • In einer Ausführungsform kann jede Durchkontaktierungsöffnung 179 einen oberen Abschnitt haben, der seitlich von den Dielektrikumätzstoppschichten (172, 174) und der Dielektrikumschicht 176 auf Durchkontaktierungsebene umgeben ist, und einen nach unten vorspringenden Abschnitt, der seitlich von einem entsprechenden dielektrischen Abstandhalter (166, 167) umgeben ist. In einer Ausführungsform kann der nach unten vorspringende Abschnitt eine geringere Seitenabmessung aufweisen als der obere Abschnitt jeder ersten Durchkontaktierungsöffnung 179. In dieser Ausführungsform kann eine horizontale obere Fläche eines dielektrischen Abstandhalters (166, 167) und optional eine horizontale obere Fläche der Dielektrikumschicht 170 auf Speicherebene physisch zu jeder ersten Durchkontaktierungsöffnung 179 belichtet sein.
  • 23A ist eine Draufsicht auf die beispielhafte Struktur nach dem Abscheiden einer metallischen Sperrschicht und einer metallischen Füllmaterialschicht in und über den Durchkontaktierungsöffnungen nach einer Ausführungsform dieser Offenbarung. 23B ist eine vertikale Querschnittsansicht durch die Linie AA' von 23A, und 23C ist eine vertikale Querschnittsansicht durch die Linie BB' von 23A.
  • Mit Verweis auf 23A bis 23C können eine metallische Sperrschicht 82L und eine metallische Füllmaterialschicht 84L nacheinander in der Durchkontaktierungsöffnung 179 abgeschieden werden. Die metallische Sperrschicht 82L umfasst ein metallisches Sperrmaterial, d. h. ein metallisches Material, das als Diffusionssperre wirkt. Ferner kann das Material der metallischen Sperrschicht 82L die Haftung der metallischen Füllmaterialschicht 84L an den Dielektrikumflächen um die Durchkontaktierungsöffnung 179 verbessern. In einer Ausführungsform kann die metallische Sperrschicht 82L ein Metallnitridmaterial wie TiN, TaN oder WN umfassen. Allgemein haben Metallnitridmaterialien einen höheren spezifischen Widerstand als elementare Metalle oder intermetallische Legierungen aus mindestens zwei elementaren Metallen. Somit kann die Dicke der metallischen Sperrschicht 82L minimal gewählt werden, vorausgesetzt, die metallische Sperrschicht 82L bietet ausreichende Haftungseigenschaften und Diffusionssperreigenschaften. Die Dicke der sich vertikal erstreckenden Abschnitte der metallischen Sperrschicht 82L kann in einem Bereich von 2 nm bis 12 nm liegen, wie etwa von 3 nm bis 6 nm, obwohl auch geringere und größere Dicken verwendet werden können. Die metallische Sperrschicht 82L kann durch chemische Gasphasenabscheidung oder physische Gasphasenabscheidung abgeschieden werden. Die metallische Sperrschicht 82L kontaktiert direkt die oberen Flächen der oberen Elektroden 158. Somit befindet sich zwischen der metallischen Sperrschicht 82L und den oberen Elektroden 157 kein dazwischenliegendes metallisches Sperrmaterial.
  • Die metallische Füllmaterialschicht 84L umfasst ein metallisches Material, das eine hohe elektrische Leitfähigkeit aufweist. Die metallische Füllmaterialschicht 84L kann beispielsweise ein elementares Metall oder eine intermetallische Legierung aus mindestens zwei elementaren Metallen umfassen. In einer Ausführungsform kann die metallische Füllmaterialschicht 84L W, Cu, Co, Ru, Mo, Al, Legierungen davon und/oder einen Schichtstapel davon umfassen. Andere geeignete Materialien im Rahmen der Offenbarung können ebenfalls verwendet werden. Die metallische Füllmaterialschicht 84L kann durch physische Gasphasenabscheidung, chemische Gasphasenabscheidung, Elektroplattierung und/oder stromlose Abscheidung abgeschieden sein. Über dem metallischen Füllkontakt 84L kann eine Bitleitung 184 gebildet sein.
  • In verschiedenen Ausführungsformen kann die Kombination von mindestens einer Speicherzelle 130, die über den TFT 120 gestapelt ist, als eine Speicherstruktur 300 bezeichnet werden, wobei der TFT 120 als Speichervorrichtungsselektor wirkt. In einigen Ausführungsformen kann der TFT 120 als eine Selektorschicht 125 umfassend bezeichnet werden, die die Schicht mit hohem k-Wert 106 und die Kanalschicht 108 umfasst. Die Selektorschicht 125 kann dazu dienen, den Stromfluss zur Speicherzelle 130 zu steuern.
  • In einigen Ausführungsformen kann die Speicherstruktur 300 mehrere Speicherzellen 130 umfassen, die mit einer einzigen Selektorschicht 125 verbunden sind, wobei die Selektorschicht 125 so konfiguriert ist, dass sie den Stromfluss zu jeder mit ihr verbundenen Speicherzelle 130 steuert.
  • 24A ist eine schematische Draufsicht auf eine Speichervorrichtung 500 nach verschiedenen Ausführungsformen dieser Offenbarung. 24B ist eine vergrößerte Draufsicht auf einen Abschnitt P von 24A mit transparenten Schichten zur Illustration der Lage der Elemente zueinander, 24C ist eine Querschnittsansicht durch die Linie AA' von 24B, und 24D ist eine Querschnittsansicht durch die Linie BB' von 24B.
  • Mit Verweis auf 24A bis 24D kann die Speicherarrayvorrichtung 500 ein Array von Speicherstrukturen 300 umfassen. Jede Speicherstruktur 300 kann beispielsweise die in 22 gezeigte Speicherstruktur 300 oder die vereinfachten Speicherstrukturen in 23B und 23C umfassen. Wie oben besprochen, können die Speicherstrukturen 300 auf einem Substrat 102 in einem BEOL gebildet sein.
  • Das Substrat 102 kann ein Halbleiterwafer sein, wie etwa ein Siliziumwafer. Alternativ oder zusätzlich kann das Substrat 102 Elementarhalbleitermaterialien, Verbindungshalbleitermaterialien und/oder Legierungshalbleitermaterialien umfassen. Beispiele für die Elementarhalbleitermaterialien können kristallines Silizium, polykristallines Silizium, amorphes Silizium, Germanium und/oder Diamant sein, sind aber nicht darauf beschränkt. Beispiele für die Verbindungshalbleitermaterialien können Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid sein, sind aber nicht darauf beschränkt. Beispiele für die Legierungs-Halbleitermaterialien können SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, und/oder GaInAsP sein, sind aber nicht darauf beschränkt.
  • Außerdem kann das Substrat 102 Strukturen umfassen, die während eines FEOL-Prozesses gebildet werden, wie etwa dotierte Regionen, Zwischenschichtdielektrikumschichten (ILD-Schichten), leitfähige Merkmale und/oder Isolierungsstrukturen. Außerdem kann das Substrat 102 ferner einzelne oder mehrere zu strukturierende Materialschichten umfassen. Die Materialschichten können beispielsweise eine Siliziumschicht, eine Dielektrikumschicht und/oder eine dotierte Poly-Siliziumschicht umfassen. In einigen Ausführungsformen umfasst das Substrat 102 aktive Komponenten oder Schaltungen, wie Transistoren, leitfähige Merkmale, Implantationsregionen, Widerstände, Kondensatoren und andere Halbleiterelemente.
  • Die Speichervorrichtung 500 kann leitfähige Leitungen umfassen, wie etwa Wortleitungen 104, die auch als Gateleitungen oder Gateelektroden bezeichnet werden können, Drainleitungen 149D, Sourceleitungen 149S und Bitleitungen 184. Die Wortleitungen 104 können sich in einer ersten Richtung über das Substrat 102 erstrecken. Die Source- und Drainleitungen 149S, 149D und die Bitleitungen 184 können sich quer über das Substrat 102 in einer zweiten Richtung erstrecken, sodass sie die Wortleitungen 104 kreuzen.
  • Die Wortleitungen 104, die Sourceleitungen 149S, die Drainleitungen 149D und die Bitleitungen 184 können durch Abscheidungsprozesse gebildet werden, wie etwa durch einen chemischen Gasphasenabscheidungsprozess (CVD-Prozess), einen physischen Gasphasenabscheidungsprozess (PVD-Prozess), einen Atomlagenabscheidungsprozess (ALD-Prozess), einen hochdichten Plasma-CVD-Prozess (HDPCVD-Prozess), einen metallorganischen CVD-Prozess (MOCVD-Prozess) oder einen plasmaverstärkten CVD-Prozess (PECVD-Prozess). Die Wortleitungen 104, die Sourceleitungen 149S, die Drainleitungen 149D und die Bitleitungen 184 können aus einem leitfähigen Material wie Aluminium (Al), Kupfer (Cu), Wolfram (W), Titan (Ti), Tantal (Ta), Gold (Au), Platin (Pt), anderen geeigneten Materialien und/oder Kombinationen davon gebildet sein.
  • Die Speichervorrichtung 500 kann eine Selektorschicht 125 umfassen, die zwischen den Sourceleitungen 149S und Drainleitungen 149D und den Wortleitungen 104 angeordnet ist. Die Selektorschicht 125 kann die auf dem Substrat 102 angeordneten Wortleitungen 104 (z. B. Gateleitungen) abdecken und kann mit den Sourceleitungen 149S und Drainleitungen 149D elektrisch verbunden sein. In anderen Worten, die Selektorschicht 125 kann eine durchgehende Halbleiterschicht sein, die zwischen den Wortleitungen 104 und den Sourceleitungen 149S und Drainleitungen 149D angeordnet ist.
  • Die Speicherzellen 130 können zwischen den jeweiligen Drainleitungen 149D und den Bitleitungen 184 angeordnet und elektrisch mit diesen verbunden sein. In einigen Ausführungsformen können die Speicherzellen 130 jedoch elektrisch mit den jeweiligen Sourceleitungen 149S verbunden sein. Beispielsweise können die Speicherzellen 130 in Form der MTJ-Speichervorrichtung 130 vorliegen und jede Bitleitung 184 kann die obere Elektrode 157 der Speichervorrichtung 130 koppeln (siehe 22).
  • Die Selektorschicht 125 kann eine Dielektrikumschicht mit hohem k-Wert 106 und eine Kanalschicht 108 umfassen. Die Sourceleitungen 149S und Drainleitungen 149D können elektrisch mit der Kanalschicht 108 verbunden sein. Die Kanalschicht 108 kann Kanalregionen 108R umfassen, die sich mit den Wortleitungen 104 überlappen, und zwar zwischen den Sourceleitungen 149S und den Drainleitungen 149D. Während des Betriebs kann ein an die Wortleitungen 104 angelegtes Potential dazu dienen, den Stromfluss durch die Kanalregionen 108R und zu den Speicherzellen 130 zu steuern. Durch Anlegen einer Spannung an eine bestimmte Wortleitung 104 kann der TFT-Transistor entlang der gesamten Wortleitung 104 erregt werden, um einen Halbleiterkanal 108R zu bilden. Informationen können entlang der erregten Wortleitung 104 in eine Speicherzelle geschrieben werden, sodass eine an die Sourceleitung 149S angelegte Spannung in die entsprechende Speicherzelle 130 geschrieben werden kann. Alternativ kann die gespeicherte Ladung in der Speicherzelle 130 über die Bitleitung 184 für die jeweilige Speicherzelle entlang der erregten Wortleitung 104 ausgelesen werden.
  • So können jede Kanalregion 108R, benachbarte Abschnitte der Source- und Drainleitungen 149D, 149R und die Wortleitung 104 einen Dünnfilmtransistor (TFT) 120 bilden und/oder als solchen arbeiten. Die TFTs 120 können so konfiguriert werden, dass sie eine an eine entsprechende Speicherzelle 130 angelegte Spannung steuern. In verschiedenen Ausführungsformen kann jeder TFT 120 als Selektor zur Steuerung einer entsprechenden Speicherzelle 130 arbeiten. So können die TFTs 120 an die Stelle einer gewöhnlichen Halbleitervorrichtung treten, wie etwa einer CMOS-Vorrichtung, die im Substrat 102 durch FEOL-Prozesse gebildet wird. In anderen Worten, es ist möglicherweise nicht notwendig, die TFTs 120 mit den im Substrat 102 gebildeten FEOL-Steuerstrukturen elektrisch zu verbinden. Außerdem kann die fortlaufende Selektorschicht 125 eine höhere Speicherdichte ermöglichen, als dies bei Speichervorrichtungen mit CMOS-Selektoren der Fall ist.
  • Jede Speicherstruktur 300 kann einen TFT 120, eine damit elektrisch verbundene Speicherzelle 130 und einen überlappenden Abschnitt, die Bitleitung 184, die elektrisch mit der Speicherzelle 130 verbunden ist, umfassen. Beispielsweise können die Speicherzellen 130 und TFTs 120 einer Speicherstruktur 300 an den Schnittpunkten zwischen den Wortleitungen 104 und den Bitleitungen 184 überlappt werden.
  • Die Speichervorrichtung 500 kann auch eine oder mehrere Dielektrikumschichten umfassen, die die oben genannten Merkmale umgeben. Beispielsweise können ein oder mehrere TFTs 120 in einer ersten Dielektrikumschicht 38 und die Speicherzellen 130 in einer zweiten Dielektrikumschicht 170 gebildet sein. In einigen Ausführungsformen sind die Dielektrikumschichten 38 und 170 jedoch möglicherweise nicht voneinander unterscheidbar.
  • Wenn dies auch in 24A bis 24C nicht gezeigt ist, können die Speichervorrichtung 500 und/oder die Speicherstrukturen 300 zusätzliche BEOL-Strukturen umfassen, wie etwa Leiterbahnen, Widerstände, Durchkontaktierungsstrukturen, Durchkontaktierungslöcher usw.
  • Auch wenn 2A bis 22 die Herstellung der Speicherstruktur 300 illustrieren, die eine MJT-Speicherzelle 130 und einen TFT 120 als Selektor für die Speicherzelle 130 kombiniert, verschiedene Ausführungsformen können aus anderen Vorrichtungen mit Speicherzellen 130 bestehen.
  • Beispielsweise ist 25A eine Querschnittsansicht einer Speicherzelle 130, die in der Speicherstruktur 300 nach verschiedenen Ausführungsformen dieser Offenbarung verwendet werden kann. Mit Verweis auf 25A kann die Speicherzelle 130 in einigen Ausführungsformen eine PCM-Speicherzelle sein, die eine untere Elektrode 400, eine obere Elektrode 403, eine Heizung 401 und eine Phasenwechselmaterialschicht 402 umfasst. Die Phasenwechselmaterialschicht 402 kann als Datenspeicherschicht wirken.
  • Das Heizelement 401 kann aus einer Dünnschicht aus TiN, TaN oder TiAlN gebildet sein, die eine Dicke im Bereich von etwa 5 bis etwa 15 nm aufweist, um das Phasenwechselmaterial 162 nach dem Joule-Prinzip zu erwärmen. Außerdem kann die Heizung 401 während des Abschreckens (während des abrupten Abschaltens des Stroms, der an den Heizer 401 angelegt wird, um die amorphe Phase „aufzutauen“) als Kühlkörper wirken.
  • In einigen Ausführungsformen umfasst die Phasenwechselmaterialschicht 402 ein binäres Systemmaterial aus Ga-Sb, In-Sb, In-Se, Sb-Te, Ge-Te und Ge-Sb; ein ternäres System aus Ge-Sb-Te, In-Sb-Te, Ga-Se-Te, Sn-Sb-Te, In-Sb-Ge und Ga-Sb-Te; oder ein quaternäres System aus Ag-In-Sb-Te, Ge-Sn-Sb-Te, Ge-Sb-Se-Te, Te-Ge-Sb-S, Ge-Sb-Te-O und Ge-Sb-Te-N. In einigen Ausführungsformen umfasst die Phasenänderungsmaterialschicht 402 eine Chalkogenidlegierung, die ein oder mehrere Elemente der Gruppe VI des Periodensystems umfasst, wie etwa eine GST, eine Ge-Sb-Te-Legierung (z. B. Ge2Sb2Te5) mit einer Dicke von 5 bis 100 nm. Die Phasenwechselmaterialschicht 402 kann auch andere Materialien mit Phasenwechselwiderstand umfassen, wie etwa Metalloxide, darunter Wolframoxid, Nickeloxid, Kupferoxid usw. Der Phasenübergang zwischen der kristallinen Phase und der amorphen Phase des Phasenwechselmaterials hängt mit dem Wechselspiel zwischen der Langbereichsordnung und der Kurzbereichsordnung der Struktur des Phasenwechselmaterials zusammen. Beispielsweise erzeugt der Zusammenbruch der Langbereichsordnung die amorphe Phase. Die Langbereichsordnung in der kristallinen Phase erleichtert die elektrische Leitung, während die amorphe Phase die elektrische Leitung behindert und zu einem hohen elektrischen Widerstand führt. Um die Eigenschaften der Phasenwechselmaterialschicht 402 für unterschiedliche Anforderungen einzustellen, kann die Phasenwechselmaterialschicht 402 mit verschiedenen Elementen in unterschiedlichen Mengen dotiert werden, um das Verhältnis der Kurzbereichsordnung und der Langbereichsordnung innerhalb der Bondingstruktur des Materials einzustellen. Das dotierte Element kann ein beliebiges Element sein, das für die Halbleiterdotierung beispielsweise durch Ionenimplantation, verwendet wird.
  • 25B ist eine Querschnittsansicht einer anderen Ausführungsform der Speicherzelle 130, die in der Speicherstruktur 300 nach verschiedenen Ausführungsformen dieser Offenbarung verwendet werden kann. Mit Verweis auf 25B kann die Speicherzelle 130 in einigen Ausführungsformen eine PCRAM-Speicherzelle sein, die eine untere Elektrode 400, eine obere Elektrode 403 und eine ferroelektrische Materialschicht 405, wie etwa eine Blei-Zirkonat-Titanat-Schicht (PZT), umfasst. Die ferroelektrische Materialschicht 405 kann als Datenspeicherschicht wirken.
  • 26 ist eine Querschnittsansicht einer Speichervorrichtung 502 nach verschiedenen Ausführungsformen dieser Offenbarung. Die Speichervorrichtung 502 ist ähnlich wie die Speichervorrichtung 500 aus 23A bis 23C. Die Unterschiede dazwischen werden hier ausführlich besprochen.
  • Mit Verweis auf 26 umfasst die Speichervorrichtung 502 mehrere vertikale Stapelspeicherstrukturen 300. Beispielsweise kann die Speichervorrichtung 500 eine erste Speicherstrukturschicht 510A, die auf dem Substrat 102 angeordnet ist, und eine zweite Speicherstrukturschicht 510B, die auf der ersten Speicherstrukturschicht 510A angeordnet ist, umfassen. Die erste und die zweite Speicherstrukturschicht 510A, 510B können jeweils mindestens eine Speicherstruktur 300, eine erste Dielektrikumschicht 38A und eine zweite Dielektrikumschicht 170A umfassen. Die ersten Dielektrikumschichten 38A können über den Wortleitungen 104 und den TFTs 120 angeordnet werden und weisen in sich die Sourceleitungen 149S und die Drainleitungen 149D gebildet auf. Die zweiten Dielektrikumschichten 170A können so angeordnet sein, dass darin die Speicherzellen 130 und die Bitleitungen 184 gebildet sind.
  • Obwohl jede der ersten und der zweiten Speicherstrukturschichten 510A, 510B in 26 drei Speicherstrukturen 300 umfassen, können die erste und die zweite Speicherstrukturschicht 510A, 510B jeweils zusätzliche Speicherstrukturen 300 umfassen. Außerdem kann die Speichervorrichtung 502, obwohl zwei Speicherstrukturschichten 510A, 510B gezeigt sind, zusätzliche Speicherstrukturschichten umfassen, wie etwa 3 bis 20 Speicherstrukturschichten, die in BEOL gebildet und auf die zweite Speicherstrukturschicht 510B gestapelt werden können. In einigen Ausführungsformen kann die Speichervorrichtung 502 eine Dielektrikumschicht 520 umfassen, die so konfiguriert ist, dass sie die erste und die zweite Speicherstrukturschicht 510A, 510B trennt.
  • 27A ist eine schematische Draufsicht auf eine Speichervorrichtung 600 nach verschiedenen Ausführungsformen dieser Offenbarung, 27B ist eine vergrößerte Ansicht eines Abschnitts P der Speichervorrichtung 600, und 27C ist eine Querschnittsansicht durch die Linie AA' von 27B. Die Speichervorrichtung 600 kann ähnlich wie die Speichervorrichtung 500 aus 24A bis 24D sein. Die Unterschiede dazwischen werden hier ausführlich besprochen.
  • Mit Verweis auf 27A bis 27C umfasst die Speichervorrichtung 600 Speicherstrukturen 302 mit einer Speicherzelle 130, die auf einem TFT 120 gestapelt ist. Die Speichervorrichtung umfasst jedoch für jede Speicherstruktur 302 eine diskrete Selektorschicht 125A. In anderen Worten, jede Speicherstruktur 302 umfasst eine separate Selektorschicht 125A, die aus einer Dielektrikumschicht mit hohem k-Wert 106 und einer Kanalschicht 108 besteht, und nicht eine durchgehende Selektorschicht 125.
  • 28 ist eine Querschnittsansicht einer Speichervorrichtung 602 nach verschiedenen Ausführungsformen dieser Offenbarung. Die Speichervorrichtung 602 kann ähnlich wie die Speichervorrichtung 600, die in 27A bis 27C gezeigt ist, sein. Die Unterschiede dazwischen werden hier ausführlich besprochen.
  • Mit Verweis auf 28 umfasst die Speichervorrichtung 602 mehrere vertikale Stapelspeicherstrukturen 302. Beispielsweise kann die Speichervorrichtung 602 eine erste Speicherstrukturschicht 610A, die auf dem Substrat 102 angeordnet ist, und eine zweite Speicherstrukturschicht 610B, die auf der ersten Speicherstrukturschicht 610A angeordnet ist, umfassen. Die erste und die zweite Speicherstrukturschicht 610A, 610B können jeweils mindestens eine Speicherstruktur 302, eine erste Dielektrikumschicht 38A und eine zweite Dielektrikumschicht 170A umfassen. Die ersten Dielektrikumschichten 38A können auf den Wortleitungen 104, den TFTs 120, den Sourceleitungen 149S und den Drainleitungen 149D angeordnet werden. Die zweiten Dielektrikumschichten 170A können auf den Speicherzellen 130 und den Bitleitungen 184 angeordnet sein.
  • Obwohl jede der ersten und der zweiten Speicherstrukturschichten 610A, 610B in 28 zwei Speicherstrukturen 302 umfassen, können die erste und die zweite Speicherstrukturschichten 610A, 610B jeweils zusätzliche Speicherstrukturen 302 umfassen. Außerdem kann die Speichervorrichtung 602, obwohl zwei Speicherstrukturschichten 610A, 610B gezeigt sind, zusätzliche Speicherstrukturschichten umfassen, wie etwa 3 bis 20 Speicherstrukturschichten, die an einer BEOL-Position gebildet und auf die zweite Speicherstrukturschicht 610B gestapelt werden können.
  • 29 ist eine Querschnittsansicht einer Speichervorrichtung 700 nach verschiedenen Ausführungsformen dieser Offenbarung. Die Speichervorrichtung kann ähnlich wie die Speichervorrichtungen 500, 600 und 602 der 23A bis 23C, 26 und 27A bis 27C sein. Daher wird der Unterschied zwischen diesen hier ausführlich besprochen.
  • Mit Verweis auf 29 umfasst die Speichervorrichtung 700 Speicherstrukturen 304, die den Speicherstrukturen 302 ähnlich sind, mit der Ausnahme, dass in jeder Speicherstruktur 304 die Speicherzelle 130 unterhalb des TFT 120 angeordnet ist. Insbesondere können in der Speicherstruktur 304 die Speicherzelle 130 und die Bitleitung 184 unterhalb der Sourceleitungen 149S und Drainleitungen 149D, der Selektorschicht 108 und der Wortleitung 104 angeordnet sein. In anderen Worten, die TFTs 120 aus 29 können eine obere Gatestruktur aufweisen, im Vergleich zur unteren Gatestruktur der TFTs 120 aus 23C, 26, 27C, und 28.
  • In einigen Ausführungsformen kann die Speichervorrichtung 700 eine erste Speicherstrukturschicht 710A umfassen, die auf dem Substrat 102 angeordnet ist. Die erste Speicherstrukturschicht 710A kann mehrere Speicherstrukturen 304 umfassen. Insbesondere können die Speicherzellen 130 auf dem Substrat 102 in einer ersten Ebene und die TFTs 120 und/oder Selektorschichten 108 auf dem Substrat in einer zweiten Ebene angeordnet sein, wobei die erste und die zweite Ebene parallel zu einer oberen Fläche des Substrats 102 verlaufen.
  • Die Speichervorrichtung 700 kann optional eine zweite Speicherstrukturschicht 710B umfassen, die auf der ersten Speicherstrukturschicht 710A angeordnet ist. In einigen Ausführungsformen kann die Speichervorrichtung 700 eine oder mehrere zusätzliche Speicherstrukturschichten umfassen, die auf der zweiten Speicherstrukturschicht 710B gestapelt sind.
  • 30A ist die Draufsicht auf einen Abschnitt einer Speichervorrichtung 800 nach verschiedenen Ausführungsformen dieser Offenbarung und 30B ist eine Querschnittsansicht, die durch die Linie AA' von 30A. Mit Verweis auf 30A und 30B umfasst die Speichervorrichtung 800 Speicherstrukturen 306, die auf einem Substrat 102 angeordnet sind und die jeweils einen TFT 120 und eine Speicherzelle 130 umfassen.
  • Die Speichervorrichtung 800 umfasst Selektorschichten 125B, die jeweils eine Schicht mit hohem k-Wert 106 und eine Kanalschicht 108 umfassen. Im Gegensatz zur Speichervorrichtung 500 bedeckt jede Selektorschicht 125B eine Untermenge der Wortleitungen 104 (z. B. Gateleitungen), die auf dem Substrat 102 angeordnet sind. Beispielsweise kann jede Selektorschicht 125B die Wortleitungen 104 von zwei benachbarten Speicherstrukturen 306 abdecken. In anderen Worten, eine Selektorschicht 125B kann TFTs 120 umfassen, die elektrisch mit zwei benachbarten Speicherzellen 130 verbunden sind. Sourceleitungen 149S und Drainleitungen 149D sind auf der Kanalschicht 108 angeordnet, und die Speicherzellen 130 sind elektrisch mit den jeweiligen Drainleitungen 149D verbunden. In einigen Ausführungsformen können die Speicherzellen 130 jedoch elektrisch mit den jeweiligen Sourceleitungen 149S verbunden sein. Bitleitungen 184 (z. B. obere Elektroden) sind elektrisch mit den Speicherzellen 130 verbunden und verlaufen senkrecht zu den Wortleitungen 104.
  • So können zwei Speicherzellen 130 mit einem einzigen TFT 120 angesteuert werden, indem ein an eine entsprechende Wortleitung 104 und Sourceleitung 106 angelegtes Potential gesteuert wird. In anderen Worten, die Wortleitungen 104 arbeiten jeweils als Gate, das den Energiefluss durch die sich überlappenden Kanalregionen des TFTs 120 steuert. Somit erlaubt die Konfiguration der Speichervorrichtung 700 eine erhöhte Speicherzellendichte im Vergleich zu einer Speichervorrichtung, die auf Transistoren angewiesen ist, die in einem Substrat während eines FEOL-Prozesses gebildet werden. Während in der Abbildung zwei Speicherzellen 130 von jeder Selektorschicht 125B gesteuert werden, können in anderen Ausführungsformen die Selektorschichten 125B so konfiguriert sein, dass sie zusätzliche Speicherzellen 130 steuern.
  • 31A ist die Draufsicht auf einen Abschnitt einer Speichervorrichtung 900 nach verschiedenen Ausführungsformen dieser Offenbarung und 31B ist eine Querschnittsansicht, die durch die Linie AA' von 31A. Die Speichervorrichtung 900 ist ähnlich wie die Speichervorrichtung 800. So werden nur die Unterschiede dazwischen im Detail besprochen.
  • Mit Verweis auf 31A und 31B umfasst die Speichervorrichtung 900 mehrere Speicherzellen 130, die elektrisch mit der gleichen Selektorschicht 125C verbunden sind. Zusätzlich kann eine einzelne Wortleitung 104 unterhalb der Selektorschicht 125C angeordnet sein. So kann der Stromfluss zu den Speicherzellen 130 mindestens teilweise durch eine an die Wortleitung 104 angelegte Spannung gesteuert werden. In einigen Ausführungsformen können die Speicherzellen 130 einzeln gesteuert und/oder adressiert werden, indem der Stromfluss durch die damit elektrisch verbundenen Bitleitungen 184 gesteuert wird.
  • 32 ist ein Ablaufdiagramm, das ein Verfahren zum Bilden einer Speichervorrichtung nach verschiedenen Ausführungsformen dieser Offenbarung illustriert. Mit Verweis auf 32 umfasst das Verfahren in Schritt 802 das Abscheiden und Strukturieren von Wortleitungen 104 (z. B. Gateleitungen) auf einem Halbleitersubstrat 102 oder ILD 30. Insbesondere können die Wortleitungen 104 durch einen Abscheidungsprozess gebildet werden, wie etwa durch einen chemischen Gasphasenabscheidungsprozess (CVD), einen physischen Gasphasenabscheidungsprozess (PVD-Prozess), einen Atomlagenabscheidungsprozess (ALD-Prozess), einen hochdichten Plasma-CVD-Prozess (HDPCVD-Prozess), einen metallorganischen CVD-Prozess (MOCVD-Prozess) oder einen plasmaverstärkten CVD-Prozess (PECVD-Prozess).
  • In Schritt 804 kann eine Dielektrikumschicht mit hohem k-Wert 106 konform über dem Substrat 102 und den Wortleitungen 104 abgeschieden werden. Die Dielektrikumschicht mit hohem k-Wert kann aus einem Material mit hohem k-Wert gebildet werden, wie etwa Zirkoniumdioxid (ZrO2), Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Tantaloxid (Ta2O5), Hafniumsiliziumoxid (HfSiO), Hafniumsiliziumoxynitrid (HfSiON), Hafniumtantaloxid (HfTaO), Hafniumtantaloxid (HfTaO), Hafniumzirkoniumoxid (HfZrO), Zirkoniumsilikat, Zirkoniumaluminat, Siliziumnitrid, Siliziumoxynitrid, Titanoxid, eine Hafniumdioxid-Aluminiumoxid-Legierung (HfO2-Al2O3-Legierung), Kombinationen davon oder dergleichen. Die Schicht mit hohem k-Wert 106 kann durch einen beliebigen geeigneten Abscheidungsprozess gebildet werden, wie etwa einen der oben beschriebenen Abscheidungsprozesse.
  • In Schritt 806 kann eine Kanalschicht 108 auf der Dielektrikumschicht mit hohem k-Wert 106 gebildet sein. Die Kanalschicht kann durch Abscheiden einer Dünnschicht aus einem beliebigen geeigneten Halbleitermaterial gebildet werden. Beispielsweise kann die Kanalschicht 108 durch Abscheiden einer Dünnschicht aus amorphem Silizium, mikrokristallinem Silizium oder Polysilizium oder einem Halbleiteroxid, wie InGaZnO, InWO, InZnO, InSnO, GaOx, InOx und dergleichen, unter Verwendung eines beliebigen geeigneten Abscheidungsverfahrens, wie einem der oben beschriebenen Abscheidungsprozesse, gebildet sein. In anderen Ausführungsformen kann die Kanalschicht aus Verbindungshalbleitermaterialien, wie Cadmiumselenid oder dergleichen, gebildet werden. In einigen Ausführungsformen kann optional ein Implantationsschritt ausgeführt werden, bei dem Abschnitte der Kanalschicht 108 ionenimplantiert werden können, um aktive Regionen (z. B. Source-/Drainregionen) 113 auf beiden Seiten einer Kanalregion 108R zu bilden.
  • In Schritt 808 können Sourceleitungen 149S und Drainleitungen 149D abwechselnd auf der Kanalschicht 108 gebildet werden. Die Sourceleitungen 149S und die Drainleitungen 149D können jedes geeignete elektrisch leitfähigen Material umfassen, wie etwa Aluminium (Al), Kupfer (Cu), Wolfram (W), Titan (Ti), Tantal (Ta), Gold (Au), Platin (Pt), anderen geeigneten Materialien und/oder Kombinationen davon. Die Source- und Drainelektroden können aus jedem geeigneten strukturierten Abscheidungsprozess gebildet werden.
  • In einigen Ausführungsformen kann Schritt 808 ferner die Bildung einer Dielektrikumschicht umfassen, die die Source- und Drainelektroden umgibt. Beispielsweise kann eine Dielektrikumschicht abgeschieden und strukturiert werden, um Kanäle oder Durchgänge zu bilden, und die Source- und Drainelektroden können in den jeweiligen Kanälen oder Durchkontaktierungen gebildet werden.
  • In Schritt 810 können Speicherzellen auf der Halbleiterschicht gebildet werden, sodass die Speicherzellen elektrisch mit den jeweiligen Drainelektroden verbunden sind. Die Speicherzellen können magnetoresistive Direktzugriffspeicherzellen (MRAM-Zellen), resistive Direktzugriffspeicherzellen (RRAM-Zellen), ferroelektrische Direktzugriffspeicherzellen (FeRAM-Zellen), Phase-Change-Direktzugriffspeicherzellen (PCRAM-Zellen) oder eine Kombination davon umfassen. Die Speicherzellen können durch jeden geeigneten Abscheidungsprozess gebildet sein.
  • In einigen Ausführungsformen kann Schritt 810 die Bildung einer Dielektrikumschicht umfassen, die die Speicherzellen umgibt. Beispielsweise kann eine Dielektrikumschicht abgeschieden und strukturiert werden, um Kanäle oder Durchkontaktierungen zu bilden, und die Source- und Drainelektroden der Speicherzellen können in den jeweiligen Kanälen oder Durchkontaktierungen gebildet werden.
  • In Schritt 812 können obere Elektroden (z. B. Bitleitungen) auf den Speicherzellen gebildet werden, wodurch eine Schicht von Speicherstrukturen auf dem Substrat entsteht. Die oberen Elektroden können aus einem leitfähigen Material gebildet werden, wie oben beschrieben, unter Verwendung eines Abscheidungsprozesses wie oben beschrieben. In einigen Ausführungsformen können die Topelektroden durch Abscheidung eines leitfähigen Materials in den Kanälen oder Durchkontaktierungen gebildet werden, in denen die Speicherzellen gebildet sind.
  • In einigen Ausführungsformen können die Schritte 802 bis 812 optional ein oder mehrere Male wiederholt werden, um zusätzliche Schichten von Speicherstrukturen auf dem Substrat zu bilden. In verschiedenen Ausführungsformen kann eine zusätzliche Dielektrikumschicht zwischen den Schichten der Speicherzellen abgeschieden werden.
  • Verschiedene Ausführungsformen stellen eine Speichervorrichtung bereit, die Folgendes umfasst: ein Substrat 102; einen Dünnfilmtransistor (TFT) 120, der auf dem Substrat 102 angeordnet ist; und eine Speicherzelle 130, die auf dem Substrat 102 angeordnet ist und sich mit dem TFT 120 überlappt. Der TFT 120 ist so konfiguriert, dass er die Speicherzelle selektiv mit Strom versorgt. Die Speicherzelle 130 kann in einer BEOL-Position gebildet sein.
  • Verschiedene Ausführungsformen stellen eine Speichervorrichtung bereit, die Folgendes umfasst: ein Substrat 102; eine Selektorschicht 125, die auf dem Substrat 102 angeordnet ist und Kanalregionen umfasst; und Speicherzellen, die mit der Selektorschicht 125 überlappt sind. Die Speicherzellen 130 sind in einer ersten Ebene parallel zu einer Ebene parallel zu einer oberen Fläche des Substrats angeordnet.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Bilden einer Speichervorrichtung bereit, umfassend: Bilden von Wortleitungen 104 auf einem Substrat; Bilden einer Selektorschicht 125 auf den Wortleitungen 104; abwechselndes Bilden von Sourceleitungen 149S und Drainleitungen 149D auf der Selektorschicht 125; Bilden von Speicherzellen 130 auf den Drainelektroden; und Bilden von Bitleitungen auf den Speicherzellen.
  • Nach verschiedenen Ausführungsformen werden Speichervorrichtungen bereitgestellt, die TFTs und Speicherzellen umfassen, die auf einem Substrat 102 in einer BEOL-Position gebildet werden. So bieten verschiedene Ausführungsformen eine höhere Speicherdichte als gewöhnliche Speichervorrichtungen, die FEOL-Selektoren zur Steuerung von Speicherzellen verwenden. Außerdem bieten die verschiedenen Ausführungsformen Speichervorrichtungen mit einem verringerten Serienwiderstand im Vergleich zu Speichervorrichtungen, die FEOL-Selektoren verwenden.
  • Die verschiedenen Ausführungsformen der Speichervorrichtung umfassen eine Speicherzelle, die mit einer TFT 120-Selektorvorrichtung gekoppelt ist. Durch die Bildung eines TFT-Transistors 120 als Selektor für jede Speicherzelle 130 ergeben sich für die verschiedenen Ausführungsformen eine Reihe von Vorteilen. Dünnfilmtransistoren (TFTs) bieten eine Reihe von Vorteilen für die BEOL-Integration. Beispielsweise können TFTs bei niedriger Temperatur verarbeitet werden und dem BEOL zusätzliche Funktion verleihen, während im FEOL wertvolle Chipfläche zur Verfügung steht. Die Verwendung von TFTs 120 im BEOL kann als Skalierungspfad für die 3-nm-Knoten-Herstellung (N3) oder darüber hinaus genutzt werden, indem Peripherievorrichtungen wie Leistungsgates oder Eingabe-/Ausgabevorrichtungen (E/A-Vorrichtungen) vom FEOL in höhere Metallebenen des BEOL verschoben werden. Das Verschieben der TFTs von der FEOL in die BEOL kann zu einer Flächenverkleinerung von ca. 5-10 % für eine bestimmte Vorrichtung führen.
  • Obiges beschreibt Merkmale mehrerer Ausführungsformen, mit denen Fachleute auf dem Gebiet die Aspekte dieser Offenbarung besser verstehen. Fachleute auf dem Gebiet sollten verstehen, dass sie diese Offenbarung leicht als Grundlage für das Design oder die Änderung anderer Prozesse und Strukturen verwenden können, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der hierin eingeführten Ausführungsformen zu erreichen. Fachleute auf dem Gebiet sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang dieser Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang dieser Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63031717 [0001]

Claims (20)

  1. Speichervorrichtung, aufweisend: ein Substrat; einen Dünnfilmtransistor (TFT), der auf dem Substrat angeordnet ist; und eine auf dem Substrat angeordnete und sich mit dem TFT überlappende Speicherzelle, wobei der TFT so eingerichtet ist, dass er die Speicherzelle selektiv mit Strom versorgt.
  2. Speichervorrichtung nach Anspruch 1, wobei der TFT zwischen dem Substrat und der Speicherzelle angeordnet ist.
  3. Speichervorrichtung nach Anspruch 1 oder 2, wobei die Speicherzelle aufweist: eine obere Elektrode; eine untere Elektrode, die eine Drainelektrode des TFT kontaktiert; und eine Datenspeicherschicht, die zwischen der oberen Elektrode und der unteren Elektrode angeordnet ist.
  4. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei der TFT aufweist: eine Gateelektrode; eine Kanalschicht, die über der Gateelektrode angeordnet ist; eine Dielektrikumschicht mit hohem k-Wert, die zwischen der Gateelektrode und der Kanalschicht angeordnet ist; und eine Sourceelektrode und eine Drainelektrode, die über der Kanalschicht auf beiden Seiten der Gateelektrode angeordnet sind.
  5. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Speicherzelle nicht elektrisch mit im Substrat gebildeten Steuerelementen verbunden ist.
  6. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei: das Substrat ein Halbleitersubstrat ist, das komplementäre Metalloxidhalbleitertransistoren aufweist; und die Speicherzelle und der TFT auf einer auf dem Substrat gebildeten Interconnect-Struktur gebildet sind.
  7. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Speicherzelle eine magnetoresistive Direktzugriffspeicherzelle (MRAM-Zelle), eine resistive Direktzugriffspeicherzelle (RRAM-Zelle), eine ferroelektrische Direktzugriffspeicherzelle (FeRAM-Zelle), eine Phase-Change-Direktzugriffspeicherzelle (PCRAM-Zelle) oder eine Kombination davon aufweist.
  8. Speichervorrichtung nach Anspruch 1, wobei die Speicherzelle zwischen dem Substrat und dem TFT angeordnet ist.
  9. Speichervorrichtung nach Anspruch 8, wobei die Speicherzelle aufweist: eine obere Elektrode, die eine Drainelektrode des TFT kontaktiert; und eine Datenspeicherschicht zwischen der oberen Elektrode und der unteren Elektrode.
  10. Speichervorrichtung nach Anspruch 8 oder 9, wobei die Speicherzelle und der TFT auf einer auf dem Substrat gebildeten Interconnect-Struktur gebildet sind.
  11. Speichervorrichtung, aufweisend: ein Substrat; Wortleitungen, die auf dem Substrat angeordnet sind; eine Selektorschicht, die auf dem Substrat angeordnet ist und Kanalregionen aufweist, die sich mit den Wortleitungen überlappen; und Speicherzellen, die sich mit der Selektorschicht überlappen und elektrisch mit ihr verbunden sind, wobei die Speicherzellen in einer ersten Ebene parallel zu einer Ebene parallel zu einer oberen Fläche des Substrats angeordnet sind.
  12. Speichervorrichtung nach Anspruch 11, wobei die Selektorschicht aufweist: eine Dielektrikumschicht mit hoher Dielektrizitätskonstante (hohem k-Wert); und eine Kanalschicht, die über der Dielektrikumschicht mit hohem k-Wert angeordnet ist und die Kanalregionen aufweist.
  13. Speichervorrichtung nach Anspruch 12, die ferner Source- und Drainelektroden aufweist, die abwechselnd auf der Kanalschicht angeordnet sind, wobei: die Wortleitungen unterhalb der Dielektrikumschicht mit hohem k-Wert angeordnet sind und sich mit den Kanalregionen überlappen; jede Kanalregion zwischen einem entsprechenden Paar der Source- und Drainelektroden angeordnet ist; und jede Speicherzelle elektrisch mit einer entsprechenden Drainelektrode verbunden ist.
  14. Speichervorrichtung nach Anspruch 13, wobei sich die Kanalschicht und die Dielektrikumschicht mit hohem k-Wert fortlaufend erstrecken, um mindestens zwei der Wortleitungen zu bedecken.
  15. Speichervorrichtung nach Anspruch 13, wobei sich die Kanalschicht und die Dielektrikumschicht mit hohem k-Wert fortlaufend erstrecken, um alle Wortleitungen zu bedecken.
  16. Speichervorrichtung nach einem der Ansprüche 11 bis 15, wobei die Speichervorrichtung ferner Dünnfilmtransistoren (TFTs) aufweist, die jeweils einen der Kanalregionen aufweisen und so eingerichtet sind, dass sie eine entsprechende Speicherzelle selektiv mit Strom versorgen.
  17. Speichervorrichtung nach einem der Ansprüche 11 bis 16, wobei die Speicherzellen eine magnetoresistive Direktzugriffspeicherzelle (MRAM-Zelle), eine resistive Direktzugriffspeicherzelle (RRAM-Zelle), eine ferroelektrische Direktzugriffspeicherzelle (FeRAM-Zelle), eine Phase-Change-Direktzugriffspeicherzelle (PCRAM-Zelle) oder eine Kombination davon aufweisen.
  18. Speichervorrichtung nach einem der Ansprüche 11 bis 17, wobei die Speicherzellen nicht elektrisch mit in dem Substrat gebildeten Steuerelementen verbunden sind.
  19. Verfahren zum Bilden einer Speichervorrichtung, umfassend: Abscheiden und Strukturieren von Wortleitungen auf einem Substrat; Abscheiden einer Selektorschicht über den Wortleitungen; abwechselndes Bilden einer Sourceelektrode und einer Drainelektrode auf der Selektorschicht; Bilden von Speicherzellen auf der Drainelektrode; und Bilden von Bitleitungen auf den Speicherzellen.
  20. Verfahren nach Anspruch 19, wobei das Abscheiden einer Selektorschicht auf die Wortleitungen umfasst: Abscheiden einer Dielektrikumschicht mit hohem k-Wert über der Wortleitung; und Abscheiden einer Kanalschicht auf der Schicht mit hohem k-Wert, wobei die Kanalschicht Kanalregionen umfasst, die sich mit den Wortleitungen überlappen.
DE102021112545.6A 2020-05-29 2021-05-14 Hochdichte speichervorrichtung mit planarem dünnfilmtransistorselektor (tft-selektor) und verfahren zu deren herstellung Pending DE102021112545A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063031717P 2020-05-29 2020-05-29
US63/031,717 2020-05-29
US17/222,123 US11737288B2 (en) 2020-05-29 2021-04-05 High-density memory device with planar thin film transistor (TFT) selector and methods for making the same
US17/222,123 2021-04-05

Publications (1)

Publication Number Publication Date
DE102021112545A1 true DE102021112545A1 (de) 2021-12-02

Family

ID=77619851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021112545.6A Pending DE102021112545A1 (de) 2020-05-29 2021-05-14 Hochdichte speichervorrichtung mit planarem dünnfilmtransistorselektor (tft-selektor) und verfahren zu deren herstellung

Country Status (5)

Country Link
US (2) US11737288B2 (de)
KR (1) KR102607140B1 (de)
CN (1) CN113394221A (de)
DE (1) DE102021112545A1 (de)
TW (1) TWI786644B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621263B2 (en) * 2020-10-13 2023-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with short-resistant capacitor plate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022770A (en) * 1998-03-24 2000-02-08 International Business Machines Corporation NVRAM utilizing high voltage TFT device and method for making the same
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US9236416B2 (en) * 2013-05-30 2016-01-12 Alexander Mikhailovich Shukh High density nonvolatile memory
WO2018004537A1 (en) * 2016-06-28 2018-01-04 Intel Corporation Integration of single crystalline transistors in back end of line (beol)
KR102641744B1 (ko) * 2017-01-20 2024-03-04 삼성전자주식회사 가변 저항 메모리 소자
WO2019066967A1 (en) 2017-09-29 2019-04-04 Intel Corporation FERROELECTRIC CAPACITORS WITH BACKSTREAM TRANSISTORS
US10930333B2 (en) * 2018-08-29 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory cell
US20200091156A1 (en) 2018-09-17 2020-03-19 Intel Corporation Two transistor memory cell using stacked thin-film transistors
JP2020155443A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気デバイス及びメモリデバイス

Also Published As

Publication number Publication date
TW202147522A (zh) 2021-12-16
US20210375991A1 (en) 2021-12-02
CN113394221A (zh) 2021-09-14
US20230345740A1 (en) 2023-10-26
TWI786644B (zh) 2022-12-11
KR20210148938A (ko) 2021-12-08
US11737288B2 (en) 2023-08-22
KR102607140B1 (ko) 2023-11-29

Similar Documents

Publication Publication Date Title
DE102020134613A1 (de) Speichervorrichtung und verfahren zur herstellung derselben
DE112016004265T5 (de) 3d halbleitervorrichtung und -struktur
DE112017006868T5 (de) Halbleitervorrichtung
DE112016006556T5 (de) Ansätze zum Einbetten von Spin-Hall-MTJ-Vorrichtungen in einen Logikprozessor und die daraus resultierenden Strukturen
DE102020128421A1 (de) Durch Abstandhalter definierter Backendtransistor als Speicherauswahl
DE102020123978B4 (de) Speicherarray-wortleitungsrouting
DE102021110683A1 (de) Speicherzellenbauelement mit dünnschichttransistor-auswahleinrichtung und verfahren zum bilden desselben
DE102021110427A1 (de) Multigate-Auswahlschalter für Speicherzellen und deren Herstellungsverfahren
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102020130395A1 (de) Angesteuerte ferroelektrische speicherzellen für speicherzellen-array und deren herstellungsverfahren
US8981330B2 (en) Thermally-confined spacer PCM cells
US20230345740A1 (en) High-density memory device with planar thin film transistor (tft) selector and methods for making the same
DE102021112546A1 (de) Oberseitenzwischenverbindungsmetallleitungen für ein speicherarray-bauelement und verfahren zur herstellung davon
DE102021108348A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102021101648A1 (de) Halbleitervorrichtung und Verfahren zum Ausbilden derselben
US11271082B2 (en) Semiconductor devices with memory cells
DE102007031877A1 (de) Integrierter Schaltkreis mit einer Finnenstruktur
US11848332B2 (en) Semiconductor device and manufacturing method thereof
DE102020100007B4 (de) Linienförmiger speicher und verfahren zu dessen herstellung
DE102021106178A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102021110834A1 (de) Zweischichtiger Kanaltransistor und Verfahren zum Bilden desselben
DE102020127831A1 (de) Speicherarray-gatestrukturen
TWI789784B (zh) 記憶陣列、半導體裝置及其製造方法
DE102021108615A1 (de) Erhöhter source/drain-oxidhalbleiterdünnfilmtransistor und verfahren zur herstellung davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027000000

Ipc: H01L0027120000

R016 Response to examination communication