DE102021112091A1 - Halbleitervorrichtung und verfahren - Google Patents

Halbleitervorrichtung und verfahren Download PDF

Info

Publication number
DE102021112091A1
DE102021112091A1 DE102021112091.8A DE102021112091A DE102021112091A1 DE 102021112091 A1 DE102021112091 A1 DE 102021112091A1 DE 102021112091 A DE102021112091 A DE 102021112091A DE 102021112091 A1 DE102021112091 A1 DE 102021112091A1
Authority
DE
Germany
Prior art keywords
plasma
contact
treatment
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021112091.8A
Other languages
English (en)
Inventor
Po-Chuan Wang
Chia-Yang Hung
Sheng-Liang Pan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021112091A1 publication Critical patent/DE102021112091A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden eine Halbleitervorrichtung und ein Herstellungsverfahren beschrieben, die einen Remote-Plasmaprozess verwenden, der die Segregation des Materials reduziert oder eliminiert. Durch die Verringerung der Segregation des Materials kann das darüber liegende leitende Material auf einer glatteren Oberfläche abgeschieden werden. Durch die Abscheidung auf glatteren Grenzflächen können Gesamtverluste des abgeschiedenen Materials vermieden werden, was die Gesamtausbeute verbessert.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der U.S. Provisional Anmeldung Nr. 63/158,996 , die am 10. März 2021 eingereicht wurde und hiermit durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl von elektronischen Anwendungen eingesetzt, wie z.B. in PCs, Mobiltelefonen, Digitalkameras und anderen elektronischen Geräten. Halbleitervorrichtungen werden typischerweise hergestellt, indem nacheinander isolierende oder dielektrische Schichten, leitende Schichten und Halbleiterschichten aus Material über einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten mit Hilfe von Lithografie strukturiert werden, um Schaltungskomponenten und Elemente darauf zu bilden.
  • Die Halbleiterindustrie verbessert weiterhin die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch kontinuierliche Verringerung der Mindestfeaturegröße, wodurch mehr Komponenten auf einer bestimmten Fläche integriert werden können. Mit der Verringerung der minimalen Feature-Größen entstehen jedoch zusätzliche Probleme, die es zu lösen gilt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten anhand der folgenden detaillierten Beschreibung zu verstehen, wenn sie zusammen mit den begleitenden Figuren betrachtet werden. Es wird darauf hingewiesen, dass, in Übereinstimmung mit der Standardpraxis in der Industrie, verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. In der Tat können die Abmessungen der verschiedenen Merkmale willkürlich erhöht oder reduziert sein, um die Verständlichkeit der Beschreibung zu erhöhen.
    • 1 zeigt eine Gate-Struktur über einer Halbleiterfinne gemäß einigen Ausführungsformen.
    • 2 zeigt eine FinFET-Vorrichtung gemäß einigen Ausführungsformen.
    • 3 zeigt die Bildung des Zwischenschichtdielektrikums gemäß einigen Ausführungsformen.
    • 4 zeigt die Platzierung und Strukturierung eines Fotoresists gemäß einigen Ausführungsformen.
    • 5 zeigt eine Strukturierung des Zwischenschichtdielektrikums gemäß einigen Ausführungsformen.
    • 6 zeigt eine Aussparung eines Source/Drain-Kontakts gemäß einigen Ausführungsformen.
    • Die 7A-7E zeigen Behandlungsverfahren gemäß einigen Ausführungsformen.
    • 8 zeigt die Bildung eines leitenden Kontakts gemäß einigen Ausführungsformen.
    • 9 veranschaulicht einen Teil der Ausbildung zusätzlicher Durchkontaktierungen gemäß einigen Ausführungsformen.
    • 10 veranschaulicht einen Planarisierungsprozess gemäß einigen Ausführungsformen.
    • 11 veranschaulicht einen Recapping-Prozess gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung bietet viele verschiedene Ausführungsformen bzw. Beispiele für die Umsetzung verschiedener Merkmale der Erfindung. Zur Vereinfachung der vorliegenden Offenbarung werden im Folgenden spezifische Beispiele für Komponenten und Anordnungen beschrieben. Dies sind natürlich nur Beispiele und sind nicht als einschränkend zu verstehen. Beispielsweise kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt sein können. Darüber hinaus kann die vorliegende Offenbarung Referenzzahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt nicht per se eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • Des Weiteren können hier zur Vereinfachung der Beschreibung räumlich relative Begriffe wie „unter“, „unterhalb“, „tiefere“, „oberhalb“, „über“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal zu beschreiben, wie in den Figuren dargestellt. Die räumlich relativen Begriffe sollen neben der in den Figuren dargestellten Ausrichtung auch andere Ausrichtungen des Geräts im Gebrauch oder Betrieb umfassen. Das Gerät kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlich relativen Bezeichnungen können ebenfalls entsprechend interpretiert werden.
  • Es werden nun Ausführungsbeispiele beschrieben, die einen nichtsegregierenden Prozess verwenden, um einen Source/Drain-Kontakt für weitere Verbindungen in einem 5-nm-Prozessknoten, einem 3-nm-Prozessknoten und darüber hinaus vorzubereiten. Die beschriebenen Ausführungsformen sind jedoch zur Veranschaulichung gedacht und sollen nicht einschränkend sein, da die hier vorgestellten Ideen in einer großen Vielfalt von Ausführungsformen angewendet werden können.
  • Bezugnehmend auf 1 ist eine perspektivische Ansicht einer Halbleitervorrichtung 100, wie z. B. einer Fin-Field-Effect-Transistor (FinFET)-Vorrichtung, dargestellt. In einer Ausführungsform umfasst die Halbleitervorrichtung 100 ein Substrat 101 mit darin ausgebildeten ersten Gräben 103. Das Substrat 101 kann ein Siliziumsubstrat sein, obwohl auch andere Substrate, wie Halbleiter-auf-Isolator (SOI), verspanntes SOI und Silizium-Germanium auf Isolator, verwendet werden könnten. Das Substrat 101 kann ein p-Typ-Halbleiter sein, obwohl es in anderen Ausführungsformen auch ein n-Typ-Halbleiter sein kann.
  • Die ersten Gräben 103 können als erster Schritt bei der letztendlichen Bildung der ersten Isolationsbereiche 105 gebildet werden. Die ersten Gräben 103 können unter Verwendung einer Maskierungsschicht (in 1 nicht separat dargestellt) zusammen mit einem geeigneten Ätzverfahren gebildet werden. Die Maskierungsschicht kann beispielsweise eine Hartmaske aus Siliziumnitrid sein, die durch ein Verfahren wie chemische Gasphasenabscheidung (CVD) gebildet wird, obwohl auch andere Materialien wie Oxide, Oxynitride, Siliziumkarbid, Kombinationen davon oder Ähnliches und andere Verfahren wie plasmaunterstützte chemische Gasphasenabscheidung (PECVD), chemische Gasphasenabscheidung bei niedrigem Druck (LPCVD) oder sogar Siliziumoxidbildung mit anschließender Nitrierung verwendet werden können. Nach der Bildung kann die Maskierungsschicht durch ein geeignetes fotolithografisches Verfahren strukturiert werden, um die Teile des Substrats 101 freizulegen, die zur Bildung der ersten Gräben 103 entfernt werden.
  • Wie ein Fachmann jedoch erkennen wird, sind die oben beschriebenen Verfahren und Materialien zur Bildung der Maskierungsschicht nicht die einzige Methode, die verwendet werden kann, um Teile des Substrats 101 zu schützen, während andere Teile des Substrats 101 für die Bildung der ersten Gräben 103 freigelegt werden. Jedes geeignete Verfahren, wie z. B. ein strukturierter und entwickelter Fotoresist, kann verwendet werden, um Teile des Substrats 101 freizulegen, die zur Bildung der ersten Gräben 103 entfernt werden sollen. Alle derartigen Verfahren sollen vollständig in den Anwendungsbereich der vorliegenden Ausführungsformen einbezogen werden.
  • Nachdem eine Maskierungsschicht gebildet und strukturiert wurde, werden die ersten Gräben 103 im Substrat 101 gebildet. Das freiliegende Substrat 101 kann durch ein geeignetes Verfahren wie reaktives Ionenätzen (RIE) entfernt werden, um die ersten Gräben 103 im Substrat 101 zu bilden, obwohl jedes geeignete Verfahren verwendet werden kann. In einer Ausführungsform können die ersten Gräben 103 so ausgebildet werden, dass sie eine erste Tiefe von weniger als etwa 5.000 Å von der Oberfläche des Substrats 101 haben, z. B. etwa 2.500 Ä.
  • Wie ein Fachmann jedoch erkennen wird, ist das oben beschriebene Verfahren zur Bildung der ersten Gräben 103 nur ein mögliches Verfahren und soll nicht die einzige Ausführungsform sein. Vielmehr kann jedes geeignete Verfahren, durch das die ersten Gräben 103 gebildet werden können, verwendet werden und jedes geeignete Verfahren, einschließlich einer beliebigen Anzahl von Maskierungs- und Entfernungsschritten, kann verwendet werden.
  • Neben der Bildung der ersten Gräben 103 werden durch den Maskierungs- und Ätzprozess zusätzlich Finnen 107 aus denjenigen Teilen des Substrats 101 gebildet, die nicht entfernt werden. Der Einfachheit halber sind die Finnen 107 in den Figuren als vom Substrat 101 durch eine gestrichelte Linie getrennt dargestellt, obwohl eine physische Anzeige der Trennung vorhanden sein kann oder nicht. Diese Finnen 107 können, wie weiter unten erläutert, zur Bildung des Kanalbereichs von Mehrfach-Gate-FinFET-Transistoren verwendet werden. Während in 1 nur zwei aus dem Substrat 101 gebildete Finnen 107 dargestellt sind, kann eine beliebige Anzahl von Finnen 107 verwendet werden.
  • Die Finnen 107 können so ausgebildet sein, dass sie an der Oberfläche des Substrats 101 eine Breite zwischen etwa 5 nm und etwa 80 nm, wie etwa 30 nm, aufweisen. Zusätzlich können die Finnen 107 in einem Abstand zwischen etwa 10 nm und etwa 100 nm, z. B. etwa 50 nm, voneinander beabstandet sein. Durch die Beabstandung der Finnen 107 in einer solchen Art und Weise können die Finnen 107 jeweils einen separaten Kanalbereich bilden, während sie immer noch nahe genug sind, um ein gemeinsames Gate zu teilen (weiter unten besprochen).
  • Nachdem die ersten Gräben 103 und die Finnen 107 gebildet wurden, können die ersten Gräben 103 mit einem dielektrischen Material gefüllt werden und das dielektrische Material kann in den ersten Gräben 103 versenkt werden, um die ersten Isolationsbereiche 105 zu bilden. Das dielektrische Material kann ein Oxidmaterial, ein HDP-Oxid (High-Density-Plasma) oder ähnliches sein. Das dielektrische Material kann nach einem optionalen Reinigen und Auskleiden der ersten Gräben 103 entweder mit einem CVD-Verfahren (chemische Gasphasenabscheidung) (z. B. dem HARP-Prozess), einem CVD-Verfahren mit hochdichtem Plasma oder einem anderen geeigneten, in der Technik bekannten Herstellungsverfahren gebildet werden.
  • Die ersten Gräben 103 können gefüllt werden, indem die ersten Gräben 103 und das Substrat 101 mit dem dielektrischen Material überfüllt werden und dann das überschüssige Material außerhalb der ersten Gräben 103 und der Finnen 107 durch ein geeignetes Verfahren wie chemisch-mechanisches Polieren (CMP), ein Ätzen, eine Kombination davon oder Ähnliches entfernt wird. In einer Ausführungsform wird durch den Entfernungsprozess auch jegliches dielektrische Material, das sich über den Finnen 107 befindet, entfernt, so dass durch die Entfernung des dielektrischen Materials die Oberfläche der Finnen 107 für weitere Bearbeitungsschritte freigelegt wird.
  • Nachdem die ersten Gräben 103 mit dem dielektrischen Material gefüllt wurden, kann das dielektrische Material dann von der Oberfläche der Finnen 107 weg vertieft werden. Die Vertiefung kann durchgeführt werden, um zumindest einen Teil der Seitenwände der Finnen 107 neben der oberen Oberfläche der Finnen 107 freizulegen. Das dielektrische Material kann mit Hilfe eines Nassätzverfahrens durch Eintauchen der oberen Oberfläche der Finnen 107 in ein Ätzmittel, wie z. B. HF, vertieft werden, obwohl auch andere Ätzmittel, wie z. B. H2, und andere Verfahren, wie z. B. ein reaktives Ionenätzen, ein Trockenätzen mit Ätzmitteln, wie z. B. NH3/NF3, eine chemische Oxidentfernung oder eine trockene chemische Reinigung verwendet werden können. Das dielektrische Material kann bis zu einem Abstand von der Oberfläche der Finnen 107 zwischen ca. 50 Å und ca. 500 Å, z. B. ca. 400 Å, vertieft werden. Zusätzlich kann durch das Vertiefen auch jegliches übriggebliebenes dielektrisches Material, das sich über den Finnen 107 befindet, entfernt werden, um sicherzustellen, dass die Finnen 107 für die weitere Bearbeitung freigelegt werden.
  • Wie ein Fachmann erkennt, können die oben beschriebenen Schritte jedoch nur ein Teil des gesamten Prozessablaufs sein, der zum Füllen und Aussparen des dielektrischen Materials verwendet wird. Beispielsweise können auch Auskleidungsschritte, Reinigungsschritte, Glühschritte, Schritte zum Füllen von Lücken, Kombinationen dieser Schritte und dergleichen verwendet werden, um die ersten Gräben 103 mit dem dielektrischen Material zu formen und zu füllen. Alle möglichen Prozessschritte sind im Rahmen der vorliegenden Ausführungsform vollständig vorgesehen.
  • Nachdem die ersten Isolationsbereiche 105 gebildet worden sind, können ein Dummy-Gate-Dielektrikum 109, eine Dummy-Gate-Elektrode 111 über dem Dummy-Gate-Dielektrikum 109 und erste Abstandshalter 113 über jeder der Finnen 107 gebildet werden. In einer Ausführungsform kann das Dummy-Gate-Dielektrikum 109 durch thermische Oxidation, chemische Gasphasenabscheidung, Sputtern oder andere in der Technik bekannte und verwendete Verfahren zur Bildung eines Gate-Dielektrikums gebildet werden. Je nach dem Verfahren zur Bildung des Gate-Dielektrikums kann die Dicke des Dummy-Gate-Dielektrikums 109 auf der Oberseite der Finnen 107 von der Dicke des Gate-Dielektrikums an der Seitenwand der Finnen 107 abweichen.
  • Das Dummy-Gate-Dielektrikum 109 kann ein Material wie Siliziumdioxid oder Siliziumoxynitrid mit einer Dicke im Bereich von etwa 3 Angström bis etwa 100 Angström, z. B. etwa 10 Angström, umfassen. Das Dummy-Gate-Dielektrikum 109 kann aus einem Material mit hoher Dielektrizitätskonstante (High-k-Material) gebildet werden (z. B, mit einer relativen Dielektrizitätskonstante größer als etwa 5), wie Lanthanoxid (La2O3), Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Hafniumoxynitrid (HfON) oder Zirkoniumoxid (ZrO2) oder Kombinationen davon, mit einer äquivalenten Oxiddicke von etwa 0,5 Angström bis etwa 100 Angström, wie etwa 10 Angström oder weniger. Zusätzlich kann auch eine beliebige Kombination aus Siliziumdioxid, Siliziumoxynitrid und/oder High-k-Materialien für das Dummy-Gate-Dielektrikum 109 verwendet werden.
  • Die Dummy-Gate-Elektrode 111 kann ein leitfähiges Material umfassen und kann aus einer Gruppe ausgewählt werden, die W, Al, Cu, AlCu, W, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, Ta, TaN, Co, Ni, Kombinationen davon oder dergleichen umfasst. Die Dummy-Gate-Elektrode 111 kann durch chemische Gasphasenabscheidung (CVD), Sputterabscheidung oder andere in der Technik bekannte und verwendete Verfahren zur Abscheidung von leitfähigen Materialien abgeschieden werden. Die Dicke der Dummy-Gate-Elektrode 111 kann im Bereich von etwa 5 Ǻ bis etwa 200 Ǻ liegen. Die Oberseite der Dummy-Gate-Elektrode 111 kann eine nicht-planare Oberseite haben und kann vor dem Strukturieren der Dummy-Gate-Elektrode 111 oder dem Gate-Ätzen planarisiert werden. An diesem Punkt können Ionen in die Dummy-Gate-Elektrode 111 eingebracht werden oder auch nicht. Ionen können z. B. durch Ionenimplantationstechniken eingebracht werden.
  • Nach der Bildung können das Dummy-Gate-Dielektrikum 109 und die Dummy-Gate-Elektrode 111 strukturiert werden, um eine Reihe von Stapeln 115 über den Finnen 107 zu bilden. Die Stapel 115 definieren mehrere Kanalbereiche, die sich auf jeder Seite der Finnen 107 unterhalb des Dummy-Gate-Dielektrikums 109 befinden. Die Stapel 115 können durch Abscheidung und Strukturierung einer Gatemaske (in 1 nicht separat dargestellt) auf der Dummy-Gate-Elektrode 111 gebildet werden, z. B. mit Hilfe von in der Technik bekannten Abscheidungs- und Fotolithografieverfahren. Die Gatemaske kann übliche Maskierungs- und Opfermaterialien enthalten, wie z. B. (aber nicht beschränkt auf) Siliziumoxid, Siliziumoxynitrid, SiCON, SiC, SiOC und/oder Siliziumnitrid, und kann mit einer Dicke zwischen etwa 5 Ǻ und etwa 200 Ǻ abgeschieden werden. Die Dummy-Gate-Elektrode 111 und das Dummy-Gate-Dielektrikum 109 können mit einem Trockenätzverfahren geätzt werden, um die strukturierten Stapel 115 zu bilden.
  • Sobald die Stapel 115 strukturiert sind, können die ersten Abstandshalter 113 gebildet werden. Die ersten Abstandshalter 113 können auf gegenüberliegenden Seiten der Stapel 115 gebildet werden. Die ersten Abstandshalter 113 werden typischerweise durch flächiges Aufbringen einer Abstandshalterschicht (in 1 nicht separat dargestellt) auf die zuvor gebildete Struktur gebildet. Die Abstandsschicht kann aus SiN, Oxynitrid, SiC, SiON, SiOCN, SiOC, Oxid und dergleichen bestehen und kann durch Methoden gebildet werden, die zur Bildung einer solchen Schicht verwendet werden, wie z. B. chemische Gasphasenabscheidung (CVD), plasmaunterstützte CVD, Sputtern und andere in der Technik bekannte Methoden. Die Abstandshalterschicht kann aus einem anderen Material mit anderen Ätzeigenschaften oder aus demselben Material wie das dielektrische Material innerhalb der ersten Isolationsbereiche 105 bestehen. Die ersten Abstandshalter 113 können dann strukturiert werden, z. B. durch ein oder mehrere Ätzen, um die Abstandshalterschicht von den horizontalen Oberflächen der Struktur zu entfernen.
  • In einer Ausführungsform können die ersten Abstandshalter 113 so geformt werden, dass sie eine Dicke zwischen etwa 5 Ǻ und etwa 500 Ǻ haben, wie etwa 50 Ǻ. Außerdem kann nach der Bildung der ersten Abstandshalter 113 ein erster Abstandshalter 113, der an einen Stapel 115 angrenzt, von einem ersten Abstandshalter 113, der an einen anderen Stapel 115 angrenzt, durch einen Abstand zwischen etwa 5 nm und etwa 200 nm, wie etwa 20 nm, getrennt sein. Es können jedoch alle geeigneten Dicken und Abstände verwendet werden.
  • 2 zeigt das Entfernen der Finnen 107 aus den Bereichen, die nicht durch die Stapel 115 und die ersten Abstandshalter 113 geschützt sind, und das Nachwachsen der Source/Drain-Bereiche 201. Das Entfernen der Finnen 107 aus den Bereichen, die nicht durch die Stapel 115 und die ersten Abstandshalter 113 geschützt sind, kann durch ein reaktives Ionenätzen (RIE) unter Verwendung der Stapel 115 und der ersten Abstandshalter 113 als Hartmasken erfolgen. Es kann jedoch jedes geeignete Verfahren verwendet werden.
  • Nachdem diese Teile der Finnen 107 entfernt wurden, wird eine Hartmaske (nicht separat abgebildet) platziert und strukturiert, um die Dummy-Gate-Elektrode 111 abzudecken, um ein Wachstum zu verhindern, und die Source-/Drain-Bereiche 201 können in Kontakt mit jeder der Finnen 107 wieder aufgewachsen werden. In einer Ausführungsform können die Source-/Drain-Bereiche 201 nachgewachsen werden, und in einigen Ausführungsformen können die Source-/Drain-Bereiche 201 nachgewachsen werden, um einen Stressor zu bilden, der den Kanalbereichen der Finnen 107, die sich unterhalb der Stapel 115 befinden, verspannt. In einer Ausführungsform, in der die Finnen 107 aus Silizium bestehen und der FinFET eine p-Typ-Vorrichtung ist, können die Source/Drain-Bereiche 201 durch einen selektiven Epitaxieprozess mit einem Material wie Silizium oder einem anderen Material wie Siliziumgermanium, das eine andere Gitterkonstante als die Kanalbereiche aufweist, nachgewachsen werden. In anderen Ausführungsformen können die Source/Drain-Bereiche 201 Materialien wie GaAs, GaP, GaN, InP, InAs, InSb, GaAsP, AlGaN, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP, Kombinationen davon oder ähnliches umfassen. Der epitaktische Wachstumsprozess kann Vorläufer wie Silan, Dichlorsilan, German und dergleichen verwenden und kann zwischen etwa 5 Minuten und etwa 120 Minuten, wie etwa 30 Minuten, andauern.
  • In einer Ausführungsform können die Source/Drain-Bereiche 201 so ausgebildet sein, dass sie eine Dicke zwischen etwa 5 Ǻ und etwa 1000 Ǻ haben, und sie können eine Höhe über den ersten Isolationsbereichen 105 von etwa 10 Ǻ bis etwa 500 Ǻ, wie etwa 200 Ǻ, haben. In dieser Ausführungsform können die Source-/Drain-Bereiche 201 so ausgebildet sein, dass sie eine Höhe über der oberen Fläche der ersten Isolationsbereiche 105 von etwa 5 nm bis etwa 250 nm, beispielsweise etwa 100 nm, aufweisen. Es kann jedoch jede geeignete Höhe verwendet werden.
  • Sobald die Source/Drain-Bereiche 201 ausgebildet sind, können Dotierstoffe in die Source/Drain-Bereiche 201 implantiert werden, indem geeignete Dotierstoffe zur Ergänzung der Dotierstoffe in den Finnen 107 implantiert werden. Zum Beispiel können p-Typ-Dotierstoffe wie Bor, Gallium, Indium oder ähnliches implantiert werden, um eine PMOS-Vorrichtung zu bilden. In einer anderen Ausführungsform können n-Typ-Dotierstoffe wie Phosphor, Arsen, Antimon oder ähnliches implantiert werden, um eine NMOS-Vorrichtung zu bilden. Diese Dotierstoffe können unter Verwendung der Stapel 115 und der ersten Abstandshalter 113 als Masken implantiert werden. Es sollte beachtet werden, dass ein Fachmann erkennt, dass viele andere Prozesse, Schritte oder ähnliches verwendet werden können, um die Dotierstoffe zu implantieren. Beispielsweise wird ein Fachmann erkennen, dass eine Vielzahl von Implantationen unter Verwendung verschiedener Kombinationen von Abstandshaltern und Linern durchgeführt werden kann, um Source/Drain-Bereiche mit einer bestimmten Form oder Charakteristik zu bilden, die für einen bestimmten Zweck geeignet sind. Jedes dieser Verfahren kann verwendet werden, um die Dotierstoffe zu implantieren, und die obige Beschreibung ist nicht dazu gedacht, die vorliegende Erfindung auf die oben vorgestellten Schritte zu beschränken.
  • Zusätzlich wird an diesem Punkt die Hartmaske, die die Dummy-Gate-Elektrode 111 während der Bildung der Source-/Drain-Bereiche 201 bedeckt hat, entfernt. In einer Ausführungsform kann die Hartmaske z. B. mit einem Nass- oder Trockenätzverfahren entfernt werden, das selektiv für das Material der Hartmaske ist. Es kann jedoch auch jeder andere geeignete Entfernungsprozess verwendet werden.
  • Nachdem die Hartmaske entfernt wurde, kann eine erste Ätzstoppschicht 204 (in 2 aus Gründen der Übersichtlichkeit nicht separat dargestellt, aber in 3 unten dargestellt und zu sehen) abgeschieden werden. In einer Ausführungsform kann die erste Ätzstoppschicht 204 aus Siliziumoxid oder Siliziumnitrid unter Verwendung von plasmaunterstützter chemischer Gasphasenabscheidung (PECVD) gebildet werden, obwohl auch andere Materialien wie SiON, SiCON, SiC, SiOC, SiCxNy, SiOx, andere Dielektrika, Kombinationen davon oder ähnliches und andere Techniken zur Bildung der ersten Ätzstoppschicht 204, wie Niederdruck-CVD (LPCVD), PVD oder ähnliches, verwendet werden können. Die erste Ätzstoppschicht 204 kann eine Dicke zwischen etwa 5 Ä und etwa 500 Ä haben.
  • 2 zeigt auch die Bildung einer dielektrischen Zwischenschicht (ILD-Schicht) 203 (in 2 in gestrichelten Linien dargestellt, um die darunter liegenden Strukturen deutlicher zu machen) über den Stapeln 115 und den Source-/Drain-Bereichen 201. Die ILD-Schicht 203 kann aus einem Material wie Bor-Phosphor-Silikat-Glas (BPSG) bestehen, obwohl jedes geeignete Dielektrikum verwendet werden kann. Die ILD-Schicht 203 kann mit einem Verfahren wie PECVD gebildet werden, obwohl auch andere Verfahren, wie LPCVD, verwendet werden können. Die ILD-Schicht 203 kann mit einer Dicke zwischen etwa 100 Ä und etwa 3.000 Ä gebildet werden. Nach der Bildung kann die ILD-Schicht 203 mit den ersten Abstandshaltern 113 planarisiert werden, z. B. mit einem Planarisierungsprozess wie einem chemisch-mechanischen Polierprozess, wobei jedoch jeder geeignete Prozess verwendet werden kann.
  • 3 veranschaulicht eine Querschnittsansicht der Struktur von 2 entlang der Linie 3-3', wobei auch zusätzliche Strukturen gezeigt werden, die in 2 nicht dargestellt sind, und veranschaulicht auch, dass nach der Bildung der ILD-Schicht 203 das Material der Dummy-Gate-Elektrode 111 und des Dummy-Gate-Dielektrikums 109 entfernt und ersetzt werden kann, um einen Gatestapel 205 zu bilden. In einer Ausführungsform können die Dummy-Gate-Elektrode 111 und, falls gewünscht, das Dummy-Gate-Dielektrikum 109 entfernt werden, z. B. durch einen Nass- oder Trockenätzprozess, bei dem Ätzmittel verwendet werden, die selektiv für das Material der Dummy-Gate-Elektrode 111 sind. Es kann jedoch jedes geeignete Entfernungsverfahren verwendet werden.
  • Nachdem die Dummy-Gate-Elektrode 111 entfernt wurde, können die zurückgelassenen Öffnungen wieder aufgefüllt werden, um einen Gatestapel 205 zu bilden. In einer besonderen Ausführungsform umfasst der Gatestapel 205 ein erstes dielektrisches Material, ein erstes Metallmaterial, ein zweites Metallmaterial und ein drittes Metallmaterial. In einer Ausführungsform ist das erste dielektrische Material ein High-k-Material wie HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, LaO, ZrO, Ta2O5, Kombinationen davon oder ähnliches, das durch einen Prozess wie Atomlagenabscheidung, chemische Gasphasenabscheidung oder ähnliches abgeschieden wird. Das erste dielektrische Material kann mit einer Dicke zwischen etwa 5 Ä und etwa 200 Ǻ abgeschieden werden, obwohl jedes geeignete Material und jede geeignete Dicke verwendet werden kann.
  • Das erste Metallmaterial kann angrenzend an das erste dielektrische Material gebildet werden und kann aus einem metallischen Material wie Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, anderen Metalloxiden, Metallnitride, Metallsilikate, Übergangsmetalloxide, Übergangsmetallnitride, Übergangsmetallsilikate, Oxynitride von Metallen, Metallaluminate, Zirkoniumsilikat, Zirkoniumaluminat, Kombinationen davon oder dergleichen. Das erste Metallmaterial kann durch ein Abscheideverfahren wie Atomlagenabscheidung, chemische Gasphasenabscheidung, Sputtern oder dergleichen bis zu einer Dicke zwischen etwa 5 Ä und etwa 200 Ä abgeschieden werden, wobei jedes geeignete Abscheideverfahren oder jede geeignete Dicke verwendet werden kann.
  • Das zweite Metallmaterial kann angrenzend an das erste Metallmaterial gebildet werden und kann in einer besonderen Ausführungsform ähnlich wie das erste Metallmaterial sein. Zum Beispiel kann das zweite Metallmaterial aus einem metallischen Material wie Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, anderen Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetallsilikaten, Oxynitriden von Metallen, Metallaluminaten, Zirkoniumsilikat, Zirkoniumaluminat, Kombinationen davon oder ähnlichem gebildet sein. Zusätzlich kann das zweite Metallmaterial durch ein Abscheideverfahren wie Atomlagenabscheidung, chemische Gasphasenabscheidung, Sputtern oder Ähnliches bis zu einer Dicke zwischen etwa 5 Ä und etwa 200 A abgeschieden werden, wobei jedes geeignete Abscheideverfahren oder jede geeignete Dicke verwendet werden kann.
  • Das dritte Metallmaterial füllt einen Rest der Öffnung, die durch das Entfernen der Dummy-Gate-Elektrode 111 zurückbleibt. In einer Ausführungsform ist das dritte Metallmaterial ein metallisches Material, wie z. B. W, Al, Cu, AlCu, W, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, Ta, TaN, Co, Ni, Kombinationen davon oder ähnliches, und kann unter Verwendung eines Abscheidungsprozesses, wie z. B. Atomlagenabscheidung, chemische Gasphasenabscheidung, Sputtern oder ähnliches, abgeschieden werden, um die durch das Entfernen der Dummy-Gate-Elektrode 111 zurückgelassene Öffnung zu füllen und/oder zu überfüllen. In einer besonderen Ausführungsform kann das dritte Metallmaterial mit einer Dicke zwischen etwa 5 Ä und etwa 500 Ä abgeschieden werden, obwohl jedes geeignete Material, Abscheidungsprozess und Dicke verwendet werden kann.
  • Sobald die Öffnung, die durch das Entfernen der Dummy-Gate-Elektrode 111 zurückgelassen wurde, gefüllt ist, können die Materialien planarisiert werden, um jegliches Material zu entfernen, das sich außerhalb der Öffnung befindet, die durch das Entfernen der Dummy-Gate-Elektrode 111 zurückgelassen wurde. In einer besonderen Ausführungsform kann das Entfernen mit einem Planarisierungsverfahren wie z. B. chemisch-mechanischem Polieren durchgeführt werden. Es kann jedoch jedes geeignete Planarisierungs- und Entfernungsverfahren verwendet werden.
  • Nachdem die Materialien des Gatestapels 205 geformt und planarisiert wurden, können die Materialien des Gatestapels 205 vertieft und mit einer leitenden Abdeckschicht 301 und einer dielektrischen Abdeckschicht 303 abgedeckt werden. In einer Ausführungsform können die Materialien des Gatestapels 205 vertieft werden, z. B. durch einen Nass- oder Trockenätzprozess, bei dem für die Materialien des Gatestapels 205 selektive Ätzmittel verwendet werden. In einer Ausführungsform können die Materialien des Gatestapels 205 in einem Abstand zwischen etwa 5 nm und etwa 150 nm, z. B. etwa 120 nm, vertieft werden. Es kann jedoch jeder geeignete Prozess und Abstand verwendet werden.
  • Nachdem die Materialien des Gatestapels 205 vertieft worden sind, kann die leitende Abdeckschicht 301 innerhalb der Vertiefung auf den Materialien des Gatestapels 205 unter Verwendung eines selektiven Abscheidungsprozesses abgeschieden werden. In einigen Ausführungsformen handelt es sich bei der selektiven Abscheidung um eine fluorfreie Wolframabscheidung, und daher kann die leitfähige Deckschicht 301 frei von Fluor sein. In einigen Ausführungsformen ist der selektive Abscheidungsprozess, bei dem es sich ferner um eine fluorfreie Wolframabscheidung handelt, ein ALD-Prozess, der einen Wasserstoff (H2)-Precursor und einen Wolframchlorid-Precursor verwendet. In anderen Ausführungsformen ist der selektive Abscheidungsprozess ein CVD-Prozess, wie z. B. ein MOCVD-Prozess, der einen Wolframchlorid-Precursor verwendet. Die Wolframchlorid-Vorstufe kann Wolframpentachlorid, Wolframhexachlorid, ein anderes Wolframchlorid oder eine Kombination davon sein. In einigen Ausführungsformen wird die leitfähige Deckschicht 301 mit einer Höhe in einem Bereich von 2,5 nm bis 3,3 nm ausgebildet. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • Die dielektrische Abdeckschicht 303 kann abgeschieden und mit den ersten Abstandshaltern 113 planarisiert werden. In einer Ausführungsform ist die dielektrische Abdeckschicht 303 ein Material wie SiN, SiON, SiCON, SiC, SiOC, Kombinationen davon oder ähnliches, das mit einem Abscheideverfahren wie Atomlagenabscheidung, chemischer Gasphasenabscheidung, Sputtern oder ähnlichem abgeschieden wird. Die dielektrische Abdeckschicht 303 kann mit einer Dicke zwischen etwa 5 Ä und etwa 200 A abgeschieden und dann mit einem Planarisierungsverfahren wie chemisch-mechanischem Polieren planarisiert werden, so dass die dielektrische Abdeckschicht 303 planar mit den ersten Abstandshaltern 113 ist.
  • Sobald die dielektrische Abdeckschicht 303 planarisiert ist, werden Kontakte 305 durch die ILD-Schicht 203 und die erste Ätzstoppschicht 204 gebildet, um einen physischen und elektrischen Kontakt mit den Source-/Drain-Bereichen 201 herzustellen. In einer Ausführungsform können die Kontakte 305 gebildet werden, indem zunächst Source/Drain-Kontaktöffnungen durch die ILD-Schicht 203 und die erste Ätzstoppschicht 204 gebildet werden. In einer Ausführungsform können die Source/Drain-Kontaktöffnungen unter Verwendung eines oder mehrerer Ätzprozesse gebildet werden, um nacheinander durch die ILD-Schicht 203 und die erste Ätzstoppschicht 204 zu ätzen. Es kann jedoch jeder geeignete Prozess oder Prozesse verwendet werden, um die Source/Drain-Kontaktöffnungen zu bilden und die Source/Drain-Bereiche 201 freizulegen.
  • Sobald die Source-/Drain-Bereiche 201 freigelegt sind, kann ein optionaler Silizidkontakt (nicht separat dargestellt) auf den Source-/Drain-Bereichen 201 gebildet werden. Der Silizidkontakt kann aus Titan, Nickel, Kobalt oder Erbium bestehen, um die Schottky-Barrierenhöhe des Kontakts zu verringern. Es können jedoch auch andere Metalle, wie Platin, Palladium und dergleichen, verwendet werden. Die Silizidierung kann durch flächige Abscheidung einer geeigneten Metallschicht erfolgen, gefolgt von einem Ausglühschritt, der eine Reaktion des Metalls mit dem darunter liegenden freiliegenden Silizium bewirkt. Das nicht reagierte Metall wird dann entfernt, z.B. durch ein selektives Ätzverfahren. Die Dicke des Silizidkontakts kann zwischen etwa 5 nm und etwa 50 nm betragen.
  • Sobald die Silizidkontakte gebildet wurden, werden die Kontakte 305 gebildet. In einer Ausführungsform können die Kontakte 305 ein leitfähiges Material wie Co, W, Al, Cu, Ti, Ta, Ru, TiN, TiAl, TiAlN, TaN, TaC, NiSi, CoSi, Kombinationen davon oder ähnliches sein, obwohl jedes geeignete Material mit einem Abscheideverfahren wie Sputtern, chemisches Aufdampfen, Galvanisieren, stromloses Beschichten oder ähnliches abgeschieden werden kann, um die Öffnung zu füllen und/oder zu überfüllen. Nach dem Füllen oder Überfüllen kann jegliches abgeschiedene Material außerhalb der Öffnung mit einem Planarisierungsverfahren wie z. B. chemisch-mechanischem Polieren (CMP) entfernt werden. Es kann jedoch jedes geeignete Material und jeder geeignete Prozess zur Herstellung verwendet werden.
  • In 3 ist weiterhin die Bildung einer zweiten Ätzstoppschicht 307 über den Gatestapeln 205 dargestellt. In einer Ausführungsform kann die zweite Ätzstoppschicht 307 aus Siliziumnitrid oder Siliziumoxid unter Verwendung von plasmaunterstützter chemischer Gasphasenabscheidung (PECVD) gebildet werden, obwohl auch andere Materialien wie SiON, SiCON, SiC, SiOC, SiCxNy, SiOx, andere Dielektrika, Kombinationen davon oder ähnliches und andere Techniken zur Bildung der zweiten Ätzstoppschicht 307, wie Niederdruck-CVD (LPCVD), PVD oder ähnliches, verwendet werden können. Die zweite Ätzstoppschicht 307 kann eine Dicke zwischen etwa 5 Ä und etwa 500 Ä haben.
  • 3 zeigt zusätzlich eine Ausbildung einer zweiten ILD-Schicht 311. Die zweite ILD-Schicht 311 kann ein Oxidmaterial wie SiOx, SiON, SiCON, SiC, SiOC, SiCxNy umfassen, obwohl auch andere geeignete Materialien wie Borphosphorsilikatglas (BPSG) oder andere dielektrische Schichten mit niedrigem k-Wert verwendet werden können. Die zweite ILD-Schicht 311 kann mit einem Verfahren wie PECVD gebildet werden, obwohl auch andere Verfahren, wie LPCVD, verwendet werden können. Die zweite ILD-Schicht 311 kann mit einer Dicke zwischen etwa 70 Ä und etwa 3.000 Å, z. B. 700 Å, gebildet werden. Nach der Bildung kann die zweite ILD-Schicht 311 planarisiert werden, z. B. mit einem Planarisierungsprozess, wie einem chemisch-mechanischen Polierprozess, obwohl jeder geeignete Prozess verwendet werden kann.
  • 4 zeigt die Bildung eines Fotoresists über der zweiten ILD-Schicht 311 als Vorbereitung für die Bildung von Öffnungen zu den Source/Drain-Bereichen 201. In einer Ausführungsform kann der Fotoresist eine untere Antireflexionsschicht (BARC) 401, eine Zwischenmaskenschicht 403 und eine erste obere lichtempfindliche Schicht 405 umfassen. Die BARC-Schicht 401 wird in Vorbereitung auf das Aufbringen der ersten oberen lichtempfindlichen Schicht 405 aufgebracht. Die BARC-Schicht 401 verhindert, wie der Name schon sagt, die unkontrollierte und unerwünschte Reflexion von Energie (z. B. Licht) zurück in die darüber liegende erste obere lichtempfindliche Schicht 405 während einer Belichtung der ersten oberen lichtempfindlichen Schicht 405, wodurch verhindert wird, dass das reflektierte Licht Reaktionen in einem unerwünschten Bereich der ersten oberen lichtempfindlichen Schicht 405 verursacht. Zusätzlich kann die BARC-Schicht 401 verwendet werden, um eine ebene Oberfläche bereitzustellen, was dazu beiträgt, die negativen Auswirkungen der unter einem Winkel auftreffenden Energie zu reduzieren.
  • Die Zwischenmaskenschicht 403 kann über die BARC-Schicht 401 gelegt werden. In einer Ausführungsform ist die Zwischenmaskenschicht 403 ein hartes Maskenmaterial wie Siliziumnitrid, Oxide, Oxynitride, Siliziumkarbid, Kombinationen davon oder Ähnliches. Das harte Maskenmaterial für die Zwischenmaskenschicht 403 kann durch ein Verfahren wie die chemische Gasphasenabscheidung (CVD) gebildet werden, obwohl auch andere Verfahren wie die plasmaunterstützte chemische Gasphasenabscheidung (PECVD), die chemische Gasphasenabscheidung bei niedrigem Druck (LPCVD), die Aufschleuderbeschichtung oder sogar die Bildung von Siliziumoxid mit anschließender Nitridierung verwendet werden können. Es kann jede geeignete Methode oder Kombination von Methoden zur Bildung oder anderweitigen Platzierung des Hartmaskenmaterials verwendet werden, und alle derartigen Methoden oder Kombinationen sollen vollständig in den Anwendungsbereich der Ausführungsformen einbezogen werden. Die Zwischenmaskenschicht 403 kann mit einer Dicke zwischen etwa 100 Å und etwa 800 Å, z. B. etwa 300 Å, ausgebildet sein.
  • In einer Ausführungsform wird die erste obere lichtempfindliche Schicht 405 über der Zwischenmaskenschicht 403 aufgebracht, z. B. durch ein Aufschleuderverfahren, und enthält ein fotoresistisches Polymerharz zusammen mit einer oder mehreren fotoaktiven Verbindungen (PACs) in einem fotoresistischem Lösungsmittel. Nachdem die BARC-Schicht 401, die Zwischenmaskenschicht 403 und die erste obere lichtempfindliche Schicht 405 aufgetragen wurden, wird die erste obere lichtempfindliche Schicht 405 einer strukturierten Energiequelle (z. B. Licht) ausgesetzt. Die PACs absorbieren die strukturierte Lichtquelle und erzeugen einen Reaktanten in den belichteten Bereichen der ersten oberen lichtempfindlichen Schicht 405, wodurch eine anschließende Reaktion mit dem Fotoresist-Polymerharz ausgelöst wird, das entwickelt werden kann, um die strukturierte Energiequelle innerhalb der ersten oberen lichtempfindlichen Schicht 405 zu replizieren. Sobald die Reaktion stattgefunden hat, wird die erste obere lichtempfindliche Schicht 405 entwickelt, um erste Öffnungen 407 innerhalb der ersten oberen lichtempfindlichen Schicht 405 zu erzeugen.
  • 5 veranschaulicht, dass, sobald die ersten Öffnungen 407 innerhalb der ersten oberen lichtempfindlichen Schicht 405 gebildet wurden, die erste obere lichtempfindliche Schicht 405 dann als Maske verwendet werden kann, um das Muster in die Zwischenmaskenschicht 403 und die BARC-Schicht 401 unter Verwendung eines oder mehrerer Ätzprozesse zu erweitern. In ähnlicher Weise können, sobald die Zwischenmaskenschicht 403 und die BARC-Schicht 401 gemustert worden sind, die Zwischenmaskenschicht 403 und die BARC-Schicht 401 als Masken verwendet werden, um die ersten Öffnungen 407 durch die ILD-Schicht 203 und die zweite Ätzstoppschicht 307 zu erweitern, um die Kontakte 305 freizulegen.
  • In einer besonderen Ausführungsform kann die Erweiterung unter Verwendung einer Reihe von Trockenätzungen mit verschiedenen Ätzmitteln, Verdünnungsmitteln, Kombinationen davon oder dergleichen durchgeführt werden. Beispielsweise kann ein Ätzprozess mit einer Kombination aus Methan und Stickstoff verwendet werden, gefolgt von einem Ätzprozess mit Stickstoff, und dann kann ein Ätzprozess mit einer Kombination aus CF4, Stickstoff, Argon und Wasserstoff verwendet werden, um durch die Zwischenmaskenschicht 403 zu ätzen. Das Muster kann dann durch die BARC-Schicht 401 erweitert werden, wobei ein erster Ätzvorgang mit Stickstoff und Wasserstoff gefolgt von einem Ätzvorgang mit einer Kombination aus Carbonylsulfid (COS), Sauerstoff und Stickstoff durchgeführt wird.
  • Sobald die BARC-Schicht 401 geätzt wurde, kann ein Ätzen mit CF4, CHF3, Stickstoff und Argon gefolgt von einem Ätzen mit C4F6, Sauerstoff und Argon verwendet werden, um durch die ILD-Schicht 203 zu ätzen. Sobald die erste ILD-Schicht 203 geätzt wurde, kann ein Sauerstoffstreifen verwendet werden, um die erste obere lichtempfindliche Schicht 405 zu entfernen. Dann kann eine Reihe von Ätzungen mit CH3F und Wasserstoff verwendet werden, um das Muster durch die zweite Ätzstoppschicht 307 zu erweitern. Schließlich kann ein letztes Ätzen unter Verwendung von Stickstoff und Wasserstoff durchgeführt werden.
  • Obwohl oben ein ganz bestimmter Satz von Ätzungen beschrieben wurde, ist diese Beschreibung nur zur Veranschaulichung gedacht und soll nicht einschränkend sein. Vielmehr kann jede geeignete Ätzung oder Kombination von Ätzungen verwendet werden, um die erste Öffnung 407 durch die verschiedenen Schichten zu erweitern, um die Kontakte 305 freizulegen. Alle derartigen Ätzungen oder Kombinationen von Ätzungen sollen vollständig in den Anwendungsbereich der Ausführungsformen einbezogen werden.
  • 6 veranschaulicht die Bildung einer Ausnehmung 601 innerhalb des Kontakts 305. In einer Ausführungsform kann die Aussparung 601 durch Abtragen von Material des Kontakts 305 (z. B. Kobalt) unter Verwendung eines Ätzverfahrens, wie z. B. eines Nassätzens oder eines Trockenätzens unter Verwendung von Ätzmitteln, die selektiv für das Material des Kontakts 305 sind, gebildet werden. Zusätzlich kann die Aussparung 601 so geformt sein, dass sie sich in den Kontakt 305 über einen ersten Abstand D1 von etwa 5 nm bis etwa 10 nm erstreckt. Es kann jedoch jeder geeignete Abstand und jedes geeignete Verfahren zur Vertiefung des Materials verwendet werden.
  • 6 zeigt auch, dass, nachdem die Ausnehmung 601 gebildet wurde, eine Behandlung auf der freiliegenden Oberfläche des Kontakts 305 durchgeführt werden kann, um ein selektives Wachstum des anschließend abgeschiedenen Materials entlang der Seitenwände der ersten Öffnungen 407 zu verhindern. In einer Ausführungsform kann die Behandlung eine Oxidationsbehandlung sein, die die Seitenwände behandelt, die aber auch mit dem freiliegenden Material des Kontakts 305 reagiert, um eine Basisschicht 603 wie eine Oxidbasisschicht entlang der freiliegenden Oberflächen der Aussparungen 601 zu bilden. In einer Ausführungsform kann die Basisschicht 603 als natives Oxidmaterial gebildet werden, wobei das freiliegende Material des Kontakts 305 entweder absichtlich oder durch Einwirkung einer sauerstoffhaltigen Umgebungsatmosphäre zur Bildung des Oxidmaterials oxidiert wird. In einer Ausführungsform, in der das freiliegende Material absichtlich oxidiert wird, kann die Oxidation durch einen Prozess wie einen Ionenbeschuss mit Sauerstoff, gefolgt von einem Veraschungsprozess in einer Umgebungsluftumgebung, erfolgen. Als solche ist die Basisschicht 603 neben dem Kontakt 305 entlang eines Bodens der Ausnehmung 601 ausgebildet und kann eine Dicke von etwa 6 nm aufweisen.
  • Während jedoch mehrere Oxidationsverfahren zur Bildung der Basisschicht 603 innerhalb der Ausnehmung 601 beschrieben wurden, sollen diese nur zur Veranschaulichung dienen und sind nicht als einschränkend gedacht. Vielmehr kann jedes geeignete Verfahren zur Bildung der Basisschicht 603 verwendet werden. Alle derartigen Verfahren sollen vollständig in den Anwendungsbereich der Ausführungsformen einbezogen werden.
  • Die 7A-7E veranschaulichen einen Behandlungsprozess (in 7A durch die mit 701 bezeichneten Wellenlinien dargestellt), der verwendet werden kann, um die Basisschicht 603 teilweise oder vollständig ohne Materialentmischung zu entfernen und den Kontakt 305 für die Aufnahme eines darüber liegenden leitfähigen Kontakts 801 vorzubereiten (in den 7A-7E nicht dargestellt, aber weiter unten in Bezug auf 8 veranschaulicht und diskutiert). 7B veranschaulicht, dass zur Einleitung des Behandlungsprozesses 701 der Kontakt 305 mit der Basisschicht 603 (zusammen mit der restlichen Struktur) in einem ersten Behandlungssystem 700 platziert werden kann, das beispielsweise ein entferntes Plasmasystem als Teil des Behandlungsprozesses 701 verwenden kann.
  • In einer Ausführungsform kann das erste Behandlungssystem 700 einen ersten Behandlungsvorläufer von einem ersten Vorläufer-Liefersystem 705 erhalten, das dazu dient, das gewünschte Vorläufermaterial der Behandlungskammer 703 zuzuführen, z.B. durch eine Vorläufergassteuerung 713. In einer Ausführungsform kann das erste Precursor-Zufuhrsystem 705 eine Gaszufuhr 707 und einen Durchflussregler 709 umfassen, wobei die Gaszufuhr 707 ein Behälter, wie z. B. ein Gasspeichertank, sein kann, der sich entweder lokal an der Behandlungskammer 703 befindet oder auch von der Behandlungskammer 703 entfernt sein kann. In einer anderen Ausführungsform kann die Gasversorgung 707 eine Einrichtung sein, die die erste Behandlungsvorstufe unabhängig aufbereitet und an den Durchflussregler 709 liefert. Jede geeignete Quelle für die erste Behandlungsvorstufe kann als die Gasversorgung 707 verwendet werden, und alle derartigen Quellen sollen vollständig in den Anwendungsbereich der Ausführungsformen einbezogen werden.
  • Zusätzlich kann in einer Ausführungsform, in der die erste Behandlungsvorstufe in einem festen oder flüssigen Zustand gespeichert wird, die Gasversorgung 707 ein Trägergas speichern, und das Trägergas kann in einen Vorstufenkanister (nicht separat dargestellt) eingeleitet werden, in dem die erste Behandlungsvorstufe in dem festen oder flüssigen Zustand gespeichert ist. Das Trägergas wird dann verwendet, um die erste Behandlungsvorstufe zu schieben und zu transportieren, während sie entweder verdampft oder in einen gasförmigen Abschnitt des Vorläuferbehälters sublimiert, bevor sie an die Vorläufergassteuerung 713 gesendet wird. Jede geeignete Methode und Kombination von Einheiten kann verwendet werden, um den ersten Behandlungsvorläufer bereitzustellen, und alle derartigen Kombinationen von Einheiten sollen vollständig in den Anwendungsbereich der Ausführungsformen einbezogen werden.
  • Die Gasversorgung 707 kann die gewünschte erste Behandlungsvorstufe an den Durchflussregler 709 liefern. Der Durchflussregler 709 kann verwendet werden, um den Durchfluss der ersten Behandlungsvorstufe zum Vorstufengasregler 713 und schließlich zur Behandlungskammer 703 zu steuern, wodurch auch der Druck innerhalb der Behandlungskammer 703 gesteuert wird. Der Durchflussregler 709 kann z. B. ein Proportionalventil, ein modulierendes Ventil, ein Nadelventil, ein Druckregler, ein Massendurchflussregler, Kombinationen davon oder ähnliches sein. Es kann jedoch jedes geeignete Verfahren zur Steuerung und Regelung des Flusses der ersten Behandlungsvorstufe zum Vorstufengasregler 713 verwendet werden, und alle derartigen Komponenten und Verfahren sollen vollständig in den Anwendungsbereich der Ausführungsformen einbezogen werden.
  • Wie ein Fachmann jedoch erkennen wird, ist das erste Vorläufer-Zufuhrsystem 705 hier zwar mit bestimmten Komponenten beschrieben worden, dies ist jedoch nur ein illustratives Beispiel und soll die Ausführungsformen in keiner Weise einschränken. Es kann jede Art von geeignetem Vorläufer-Zuführungssystem mit jeder Art und Anzahl von Einzelkomponenten verwendet werden. Es ist beabsichtigt, dass alle derartigen Vorläufer-Zuführungssysteme vollständig in den Anwendungsbereich der Ausführungsformen einbezogen werden.
  • Das erste Vorläufer-Zufuhrsystem 705 kann seine Vorläufermaterialien in die Vorläufergassteuerung 713 einspeisen, die das erste Vorläufer-Zufuhrsystem 705 mit der Behandlungskammer 703 verbinden und von dieser isolieren kann, um das gewünschte Vorläufermaterial mit einer gewünschten Rate in die Behandlungskammer 703 zu liefern. Die Vorläufergas-Steuereinheit 713 kann Vorrichtungen wie Ventile, Durchflussmesser, Sensoren und dergleichen enthalten, um die Förderrate des ersten Behandlungsvorläufers zu steuern, und kann durch Anweisungen gesteuert werden, die von der Steuereinheit 715 empfangen werden. Die Vorläufergas-Steuereinheit 713 kann nach Erhalt von Anweisungen von der Steuereinheit 715 Ventile öffnen und schließen, um das erste Vorläufergas-Zufuhrsystem 705 mit der Behandlungskammer 703 zu verbinden und die gewünschte Behandlung durch einen Verteiler 716 zu einem Plasmablock 720 zu leiten.
  • 7C zeigt eine Ausführungsform des Plasmablocks 720 (oder Plasmagenerators) aus 7B in größerem Detail. In einer Ausführungsform hat der Plasmablock 720 eine Einlassöffnung 731, die den ersten Behandlungsvorläufer von der Vorläufergassteuerung 713 empfängt, und eine Auslassöffnung 733, die so gekoppelt ist, dass sie ein erstes Behandlungsplasma 721 (das aus dem ersten Behandlungsvorläufer umgewandelt wurde und in 7C nicht dargestellt, aber in 7B zu sehen ist) an die Behandlungskammer 703 abgibt. Der erste Behandlungsvorläufer tritt in den Plasmablock 720 ein und durchläuft einen Magnetkern 735, der einen Teil des Plasmablocks 720 umgibt. Der Magnetkern 735 wird verwendet, um die Bildung des ersten Behandlungsplasmas 721 aus dem ersten Behandlungsvorläufer zu induzieren, der in den Plasmablock 720 eintritt, bevor er aus der Auslassöffnung 733 austritt.
  • Der Magnetkern 735 kann um einen Teil des Strömungswegs durch den Plasmablock 720 von der Einlassöffnung 731 zur Auslassöffnung 733 angeordnet sein. In einer Ausführungsform ist der Magnetkern 735 ein Teil eines Transformators 737 (in 7C mit gestrichelter Linie 737 dargestellt), wobei eine Primärspule 739 einen anderen Teil des Transformators 737 bildet. In einer Ausführungsform kann die Primärspule 739 eine Wicklung zwischen etwa 100 und etwa 1000, beispielsweise etwa 600, aufweisen.
  • Um das gewünschte Erstbehandlungsplasma 721 aus dem Erstbehandlungsvorläufer innerhalb des Plasmablocks 720 zu erzeugen, kann ein kurzer, z. B. von der Steuereinheit 715 gesteuerter Hochspannungsstromimpuls (siehe 7B) an die Primärspule 739 angelegt werden. Der Hochspannungsimpuls der Elektrizität in der Primärspule 739 wird in einen Energieimpuls in den Magnetkern 735 umgewandelt, der die Bildung des ersten Behandlungsplasmas 721 innerhalb des Plasmablocks 720 induziert. In einer Ausführungsform kann der Hochspannungsimpuls zwischen etwa 10 kHz und etwa 30 MHz, wie etwa 13,56 MHz, liegen, während die Temperatur zwischen etwa 50 °C und etwa 200 °C und mit einem Druck zwischen etwa 1 Torr und etwa 20 Torr liegt.
  • Während jedoch das Zünden des ersten Behandlungsvorläufers mit einer Magnetspule als eine Ausführungsform beschrieben wird, die mit den Ausführungsformen verwendet werden kann, sind die Ausführungsformen nicht so beschränkt. Vielmehr kann jedes geeignete Verfahren oder jede geeignete Struktur zum Zünden des ersten Behandlungsvorläufers verwendet werden, um das erste Behandlungsplasma 721 zu bilden. In anderen Ausführungsformen kann beispielsweise ein Hochspannungsimpuls an eine Elektrode (nicht dargestellt) angelegt werden, die mit dem Plasmablock 720 gekoppelt ist, oder die erste Behandlungsvorstufe kann einer ultravioletten Strahlung ausgesetzt werden, die zum Zünden der ersten Behandlungsvorstufe und zur Bildung des ersten Behandlungsplasmas 721 verwendet werden kann. Jedes geeignete Verfahren zum Zünden des ersten Behandlungsvorläufers und jede andere geeignete Vorrichtung zur Erzeugung eines Plasmas sind vollständig in den Anwendungsbereich der Ausführungsformen eingeschlossen.
  • Der Plasmablock 720 umfasst eine kreisförmige Bahn zwischen der Einlassöffnung 731 und der Auslassöffnung 733, in der sich der erste Behandlungsvorläufer bewegen kann. In einer Ausführungsform kann die kreisförmige Bahn eine erste Länge L1 zwischen etwa 100 mm und etwa 500 mm, wie etwa 250 mm, und eine erste Breite W1 zwischen etwa 100 mm und etwa 500 mm, wie etwa 250 mm, aufweisen. In ähnlicher Weise kann das Innere des kreisförmigen Weges durch den Plasmablock einen zweiten Abstand D2 zwischen ca. 20 mm und ca. 150 mm, wie z. B. ca. 70 mm, aufweisen. Es kann jedoch jede andere geeignete Struktur oder Form verwendet werden.
  • Der Plasmablock 720 umfasst auch ein Innengehäuse 741 und einen Isolator 743, der das Innengehäuse 741 umgibt. Der Isolator 743 kann verwendet werden, um das innere Gehäuse 741 des Plasmablocks 720 elektrisch und thermisch zu isolieren. In einer Ausführungsform umschließt und kapselt das Innengehäuse 741 die Kreisbahn des ersten Behandlungsvorläufers und (nach Zündung) des ersten Behandlungsplasmas 721, um den ersten Behandlungsvorläufer und das erste Behandlungsplasma 721 durch den Plasmablock 720 zu führen.
  • Der Plasmablock 720 kann auch einen Sensor 745 umfassen, der verwendet werden kann, um die Bedingungen innerhalb des Plasmablocks 720 zu messen. In einer Ausführungsform kann der Sensor 745 eine Stromsonde sein, die zur Messung des Stroms und der Leistung des Plasmas als Teil einer Rückkopplungsschleife zur Steuereinheit 715 verwendet wird (siehe 7B). Darüber hinaus kann der Sensor 745 auch einen optischen Sensor oder beliebige andere Messgeräte umfassen, die zur Messung und Steuerung der Plasmaerzeugung innerhalb des Plasmablocks 720 verwendet werden können.
  • Kehren wir nun zu 7B zurück: Sobald das erste Behandlungsplasma 721 erzeugt wurde, kann das erste Behandlungsplasma 721 in die Behandlungskammer 703 geleitet werden. Die Behandlungskammer 703 kann das erste Behandlungsplasma 721 aufnehmen und das erste Behandlungsplasma 721 dem Kontakt 305 aussetzen, und die Behandlungskammer 703 kann jede gewünschte Form haben, die geeignet ist, das erste Behandlungsplasma 721 zu verteilen und das erste Behandlungsplasma 721 mit dem Kontakt 305 in Kontakt zu bringen. In der in 7B dargestellten Ausführungsform hat die Behandlungskammer 703 eine zylindrische Seitenwand und einen Boden. Die Behandlungskammer 703 ist jedoch nicht auf eine zylindrische Form beschränkt, und jede andere geeignete Form, wie z. B. ein hohles Vierkantrohr, eine achteckige Form oder ähnliches, kann verwendet werden. Außerdem kann die Behandlungskammer 703 von einem Gehäuse 719 umgeben sein, das aus einem Material besteht, das gegenüber den verschiedenen Prozessmaterialien inert ist. Das Gehäuse 719 kann aus jedem geeigneten Material bestehen, das den chemischen Eigenschaften und dem Druck des Abscheidungsprozesses standhält. In einer Ausführungsform kann das Gehäuse 719 aus Stahl, rostfreiem Stahl, Nickel, Aluminium, Legierungen dieser Materialien, Kombinationen dieser Materialien und ähnlichem bestehen.
  • Innerhalb der Behandlungskammer 703 kann der Kontakt 305 auf eine Montageplattform 722 gestellt werden, um den Kontakt 305 während des Behandlungsprozesses 701 zu positionieren und zu steuern. Die Behandlungskammer 703 kann auch einen Abgasauslass 725 haben, damit die Abgase die Behandlungskammer 703 verlassen können. Eine Vakuumpumpe 724 kann an den Abluftauslass 725 der Behandlungskammer 703 angeschlossen werden, um die Abgase abzusaugen. Die Vakuumpumpe 724, die von der Steuereinheit 715 gesteuert wird, kann auch verwendet werden, um den Druck innerhalb der Behandlungskammer 703 auf einen gewünschten Druck zu reduzieren und zu steuern, und kann auch verwendet werden, um Vorläufermaterialien aus der Behandlungskammer 703 zu evakuieren.
  • In einer bestimmten Ausführungsform wird der Behandlungsprozess 701 dadurch eingeleitet, dass der erste Behandlungsvorläufer in das erste Vorläuferabgabesystem 705 eingebracht wird oder dass der erste Behandlungsvorläufer durch das erste Vorläuferabgabesystem 705 gebildet wird. In einer Ausführungsform kann der erste Behandlungsvorläufer ein Vorläufer sein, der die Basisschicht 603 reduzieren und entfernen kann, der aber auch dazu beiträgt, das verbleibende Material des Kontakts 305 (z. B. Kobalt) zu reduzieren und/oder zu verhindern, dass es sich entmischt und Hohlräume entlang der Oberfläche des Kontakts 305 entstehen. In einer besonderen Ausführungsform kann der erste Behandlungsvorläufer Wasserstoff (H2), Sauerstoff (O2), Argon (Ar), Kombinationen dieser Stoffe oder ähnliches sein. Es kann jedoch jeder geeignete Vorläufer verwendet werden.
  • Zusätzlich wird in einer Ausführungsform, in der die erste Behandlungsvorstufe ein Gas ist, ein Verdünnungsgas verwendet, um die erste Behandlungsvorstufe zu transportieren und auch um die Zündung des Plasmas zu unterstützen. In einigen Ausführungsformen kann das Verdünnungsgas ein Gas wie Argon, Stickstoff, Helium, Kombinationen davon oder ähnliches sein. Das Verdünnungsgas kann entweder innerhalb des ersten Precursor-Zufuhrsystems 705 selbst zugegeben werden, oder es kann separat zugegeben und dann mit dem ersten Behandlungs-Precursor innerhalb des Verteilers 716 kombiniert werden, der aus der Precursor-Gassteuerung 713 austritt. Es kann jedoch jedes geeignete Verdünnungsgas und jede geeignete Methode zum Mischen verwendet werden.
  • Sobald der erste Behandlungsvorläufer und das Verdünnungsgas in das erste Vorläuferabgabesystem 705 eingebracht worden sind, kann der Behandlungsprozess 701 eingeleitet werden, indem die Steuereinheit 715 eine Anweisung an die Vorläufergassteuerung 713 sendet, das erste Vorläuferabgabesystem 705 mit dem Verteiler 716 zu verbinden. In einer Ausführungsform können die Durchflussraten innerhalb des Verteilers 716 so gesteuert werden, dass das Verhältnis der Durchflussrate des ersten Behandlungsvorläufers (z. B. H2) zum Verdünnungsgas (z. B. Argon) zwischen etwa 1:1 und etwa 1:2 liegt. Wenn das Verhältnis des Verdünnungsgases (z. B. Argon) über diesem Wert liegt, ist die Ionendissoziation des ersten Behandlungsvorläufers (z. B. Wasserstoff) gesättigt und er würde nicht an den Reaktionen teilnehmen. Wenn das Verhältnis des Verdünnungsgases unter diesem Bereich liegt, ist die Menge des Verdünnungsgases außerdem nicht ausreichend, um die Dissoziation der ersten Behandlungsvorstufe zu unterstützen.
  • Sobald sich der erste Behandlungsvorläufer im Verteiler 716 befindet, kann der erste Behandlungsvorläufer in den Plasmablock 720 gelangen. Im Plasmablock 720 werden die erste Behandlungsvorstufe und das Trägergas in das erste Behandlungsplasma 721 umgewandelt. Nach der Umwandlung wird das erste Behandlungsplasma 721 dann in die Behandlungskammer 703 geleitet.
  • Während des Behandlungsprozesses 701 können die Umgebungsbedingungen auf einem Druck und einer Temperatur gehalten werden, die dazu beitragen, die Basisschicht 603 zu entfernen und gleichzeitig die Segregation des Materials des Kontakts 305 (z. B. Kobalt) zu reduzieren oder zu verhindern. Beispielsweise können in einigen Ausführungsformen die Umgebungsbedingungen innerhalb der Behandlungskammer 703 einen Druck zwischen etwa 1 T und etwa 2 T aufweisen, und die Behandlungskammer 703 kann auf einer Temperatur zwischen etwa 200 °C und etwa 300 °C gehalten werden. Zusätzlich kann der Behandlungsprozess 701 bei einer Leistung zwischen etwa 1000 W und etwa 2000 W für eine Zeit zwischen etwa 90 Sekunden und etwa 180 Sekunden durchgeführt werden. Es können jedoch alle geeigneten Bedingungen verwendet werden.
  • Sobald sich das erste Behandlungsplasma 721 in der Behandlungskammer 703 befindet, beginnt es mit der Basisschicht 603 zu reagieren und die Basisschicht 603 abzutragen, wobei 7A eine Teilreaktion zeigt, bei der ein Teil der Basisschicht 603 reduziert wird. Durch die Verwendung der hier beschriebenen Verfahren wird die teilweise Entfernung der Basisschicht 603 jedoch nicht dazu führen, dass das darunter liegende Material des Kontakts 305 (z. B. Kobalt) in verschiedene kristalline Bereiche segregiert. Indem die Entmischung des Materials des Kontakts 305 verhindert oder zumindest minimiert wird, kann eine glattere und sauberere Oberfläche des Kontakts 305 erreicht werden.
  • 7D veranschaulicht, dass die erste Behandlung 701 zwar zu jedem geeigneten Zeitpunkt gestoppt werden kann (z. B. kann die erste Behandlung 701 gestoppt werden, nachdem ein Teil, aber nicht die gesamte Basisschicht 603 entfernt wurde), in einigen Ausführungsformen kann die erste Behandlung 701 jedoch fortgesetzt werden, bis die Basisschicht 603 vollständig entfernt wurde. Auf diese Weise wird der Kontakt 305 freigelegt, ohne dass ein Teil der Basisschicht 603 vorhanden ist.
  • 7E zeigt, dass optional an diesem Punkt, nachdem die entfernte Plasmabehandlung der ersten Behandlung 701 durchgeführt wurde, eine zweite Plasmabehandlung durchgeführt werden kann. In einer Ausführungsform kann die zweite Plasmabehandlung keine entfernte Plasmabehandlung sein, sondern das Plasma kann stattdessen direkt über der Struktur erzeugt werden, z. B. durch eine ladungsgekoppelte Plasmaerzeugung. Beispielsweise kann, wie in 7E dargestellt, der Kontakt 305 für die zweite Plasmabehandlung in ein zweites Behandlungssystem 750 eingebracht werden.
  • In einer Ausführungsform kann das zweite Behandlungssystem 750 ein anderes System als das erste Behandlungssystem 700 sein, kann aber dennoch viele ähnliche Komponenten aufweisen, so dass der Übersichtlichkeit halber ähnliche Komponenten ähnlich bezeichnet sind wie die oben in Bezug auf das erste Behandlungssystem 700 beschriebenen Komponenten. In anderen Ausführungsformen kann das zweite Behandlungssystem 750 tatsächlich dieselbe physische Struktur wie das erste Behandlungssystem 700 sein, wobei das erste Behandlungssystem 700 alle nachfolgend beschriebenen Geräte umfasst. In einer solchen Ausführungsform sind Ausrüstungsteile, die nicht als Teil der zweiten Plasmabehandlung verwendet werden, wie z. B. der Plasmablock 720, in 7E nicht dargestellt, da sie nicht in Gebrauch sind, aber dennoch physisch vorhanden sein können.
  • In einer Ausführungsform umfasst das zweite Behandlungssystem 750 zusätzlich zu den bereits oben beschriebenen Strukturen auch eine obere Elektrode 751, die als Plasmagenerator verwendet wird. In einer Ausführungsform kann der Plasmagenerator ein transformatorgekoppelter Plasmagenerator sein und kann z. B. eine Spule sein. Die Spule kann mit einem ersten HF-Generator 753 verbunden sein, der verwendet wird, um die obere Elektrode 751 (unter Steuerung durch die Steuereinheit 715) mit Strom zu versorgen, um das Plasma während der Einführung von z. B. einem zweiten Behandlungsvorläufer zu zünden.
  • Während die obere Elektrode 751 oben als transformatorgekoppelter Plasmagenerator beschrieben wird, sollen die Ausführungsformen jedoch nicht auf einen transformatorgekoppelten Plasmagenerator beschränkt sein. Vielmehr kann jedes geeignete Verfahren zur Erzeugung des Plasmas, wie z. B. induktiv gekoppelte Plasmasysteme, eine Elektronenzyklotronresonanz oder dergleichen, ebenfalls verwendet werden. Alle derartigen Methoden sind vollständig in den Anwendungsbereich der Ausführungsformen eingeschlossen.
  • In dieser Ausführungsform kann die Montageplattform 722 zusätzlich eine zweite Elektrode 755 umfassen, die mit einem zweiten HF-Generator 757 gekoppelt ist. Die zweite Elektrode 755 kann durch den zweiten HF-Generator 757 (unter Steuerung der Steuereinheit 715) während des Behandlungsprozesses mit einer HF-Spannung elektrisch vorgespannt werden. Durch die elektrische Vorspannung wird die zweite Elektrode 755 verwendet, um eine Vorspannung für die ankommenden Plasmen zu erzeugen und deren Zündung zu einem Plasma zu unterstützen. Darüber hinaus wird die zweite Elektrode 755 auch verwendet, um das Plasma während des Prozesses aufrechtzuerhalten, indem die Vorspannung beibehalten wird.
  • Zum Starten des Prozesses kann der erste Behandlungsvorläufer wieder in das erste Vorläuferzufuhrsystem 705 eingelegt werden. In einer Ausführungsform kann die erste Präkursorförderung allein oder mit dem Verdünnungsgas wie oben beschrieben verwendet werden. Außerdem wird der Kontakt 305 auf der Montageplattform 722 platziert oder verbleibt dort, und der erste Behandlungsvorläufer wird als Gas (nicht als Plasma) in die Kammer 703 eingeführt.
  • Sobald die erste Behandlungsvorstufe in der Behandlungskammer 703 vorhanden ist, führt die Steuereinheit 715 einen Zündschritt durch und zündet die erste Behandlungsvorstufe (oder die Kombination aus der ersten Behandlungsvorstufe und dem Verdünnungsgas) zu einem Plasma, indem die HF-Leistung bei 60 MHz auf zwischen etwa 100 W und etwa 200 W bei einem Druck zwischen etwa 1 Torr und etwa 5 Torr und einer Temperatur zwischen etwa 90 °C und etwa 180 °C eingestellt wird. Der Zündschritt kann für eine Zeit zwischen etwa 4 s und etwa 30 s aufrechterhalten werden, um die Zündung des Plasmas sicherzustellen.
  • Während bei einigen Ausführungsformen eine einzelne Zündung des ersten Behandlungsvorläufers verwendet wird, können andere Ausführungsformen eine Anzahl von Zyklen verwenden, bei denen der erste Behandlungsvorläufer gezündet wird. Zum Beispiel kann die erste Behandlungsvorstufe ein erstes Mal gezündet werden und dann in einen Nicht-Plasma-Zustand zurückkehren, bevor sie erneut gezündet wird. Dieser Zyklus kann beliebig oft wiederholt werden, z. B. drei oder mehr Mal, z. B. sechs Zyklen.
  • Durch die Verwendung des optionalen Direktbeschussverfahrens kann ein kombinierter Prozess erreicht werden, um die Vorteile des Direktbeschussverfahrens zu erzielen (z. B. Unterstützung bei der vollständigen Entfernung der Basisschicht 603 am Ende des Prozesses), während gleichzeitig die Zeit, in der das Direktbeschussverfahren verwendet wird, minimiert wird. Da weniger Zeit benötigt wird, treten auch weniger Schäden auf, wodurch die Anzahl der Defekte in der endgültigen Struktur begrenzt wird.
  • 8 zeigt eine Ausbildung von leitfähigen Kontakten 801 (bei beiden Ausführungsformen, bei denen die Basisschicht 603 vollständig entfernt ist oder nicht). Die leitfähigen Kontakte 801 können ein leitfähiges Material wie W, Al, Cu, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, Ta, TaN, Co, Ni, Kombinationen dieser Materialien oder ähnliches umfassen. In einigen Ausführungsformen bestehen die leitfähigen Kontakte 801 aus Wolfram. Die leitfähigen Kontakte 801 können durch jedes geeignete Verfahren gebildet werden, wie z. B. CVD, plasmaunterstütztes CVD (PECVD), MOCVD, thermisches CVD, PVD, ALD oder ähnliches. In einigen Ausführungsformen wird ein Bottom-up-Abscheidungsprozess unter Verwendung eines thermischen CVD-Prozesses durchgeführt. Der Bottom-up-Abscheidungsprozess kann mit WF6 und H2 als Prozessgas durchgeführt werden (wenn Wolfram gezüchtet werden soll). Es können jedoch alle geeigneten Materialien und Prozesse verwendet werden.
  • Das vertikale Wachstum der leitfähigen Kontakte 801 kann gesteuert werden, um Höhen der leitfähigen Kontakte 801 in einem Bereich von 48 nm bis 67 nm zu erzeugen, was vorteilhaft sein kann, um leitfähige Kontakte 801 mit einer gewünschten Höhe herzustellen, die mit nachfolgenden Planarisierungen kompatibel ist. Leitende Kontakte 801 mit Höhen von weniger als 48 nm können kürzer sein als eine nachfolgende Planarisierung, was dazu führen kann, dass eine nachträglich aufgebrachte dielektrische Schicht die Oberseiten der leitenden Kontakte 801 bedeckt und die Leistung verringert. Leitende Kontakte 801 mit Höhen größer als 67 nm können zu einem Überwachsen der oberen Oberfläche der IMD-Schicht 143 führen, was zu einer Überlastung einer nachfolgenden Planarisierung führen kann.
  • In einigen Ausführungsformen wird ein Germanium-Implantationsprozess oder Germanium-Ionenbeschuss auf den Oberseiten der leitenden Kontakte 801 durchgeführt, um eine Stärkung der Grenzfläche zwischen den leitenden Kontakten 801 und den umgebenden Schichten zu erreichen. Durch die Verstärkung der Grenzfläche kann die Menge an CMP-Slurry, die anschließend während der Planarisierungsprozesse (weiter unten beschrieben) aufgetragen wird und durch Risse sickert, reduziert werden.
  • Nachdem der Germanium-Implantationsprozess durchgeführt wurde, können Opfer- oder Pufferschichten (nicht separat dargestellt) über den leitenden Kontakten 801 vor einem Planarisierungsprozess, wie z. B. einem CMP, gebildet werden. Insbesondere, weil die Formationsprozesse dazu führen können, dass einige Oberseiten der leitenden Kontakte 801 konkav und andere Oberseiten der leitenden Kontakte 801 konvex sind, kann das nachfolgende CMP Unterpolierungs- oder Überpolierungsdefekte auslösen. Daher können die Opferschichten auf den leitenden Kontakten 801 gebildet werden, um Unterpolierungs- oder Überpolierungsdefekte durch Überlastung der leitenden Kontakte 801 und als Stopplinie bei der CMP-Bearbeitung zu reduzieren. In einigen Ausführungsformen bestehen die Opferschichten aus einer oder mehreren Schichten aus Ti, TiN und Wolfram. Die Opferschichten aus Ti und TiN können durch Verfahren wie CVD, PVD, ALD, Kombinationen dieser Verfahren oder ähnliches gebildet werden. Die Opferschicht aus Wolfram kann mit ähnlichen Methoden und Materialien wie die leitenden Kontakte 801 gebildet werden. Es können jedoch alle geeigneten Methoden oder Materialien verwendet werden.
  • 9 zeigt, dass an dieser Stelle optionale zusätzliche Durchkontaktierungen (von denen in 9 nur die Oberseite dargestellt ist) durch die zweite ILD-Schicht 311 gebildet werden können. In einer Ausführungsform können die Durchkontaktierungen wie oben in Bezug auf die leitenden Kontakte 801 beschrieben gebildet werden, z. B. durch Bilden einer Öffnung in oder durch die zweite ILD-Schicht und anschließendes Füllen und Überfüllen der Öffnung mit einem leitenden Material (der überfüllte Teil davon ist als über den leitenden Kontakten 801 liegend dargestellt). Es kann jedoch jedes geeignete Verfahren zur Bildung der zusätzlichen Durchgangsöffnungen verwendet werden, und alle derartigen Verfahren und Materialien sollen vollständig in den Anwendungsbereich der Ausführungsformen einbezogen werden.
  • 10 veranschaulicht, dass, sobald das Material der zusätzlichen Vias gebildet wurde, um die Öffnungen durch die zweite ILD-Schicht 311 zu füllen und/oder zu überfüllen, jegliches abgeschiedene Material außerhalb der Öffnungen durch die zweite ILD-Schicht 311 unter Verwendung eines Planarisierungsprozesses wie chemisch-mechanisches Polieren (CMP) entfernt werden kann. Es kann jedoch auch jedes andere geeignete Material und Verfahren zur Herstellung verwendet werden. Die leitenden Kontakte 801 und die zusätzlichen Durchkontaktierungen (die in der speziellen Ansicht in 10 nicht sichtbar sind) werden so planarisiert, dass sie koplanar mit dem Material der zweiten ILD-Schicht 311 sind.
  • 11 zeigt, dass in einigen Ausführungsformen der Planarisierungsprozess oder ein separater Planarisierungsprozess weiterhin verwendet werden kann, um die Höhe der zweiten ILD-Schicht 311 zu reduzieren und jegliche Abplatzprofile oder andere Defekte zu entfernen. In einigen Ausführungsformen kann die Höhe der zweiten ILD-Schicht 311 um einen Abstand von etwa 52 nm reduziert werden, so dass die zweite ILD-Schicht 311 eine Endhöhe zwischen etwa 10 nm und etwa 25 nm, wie etwa 18 nm, haben kann. Es kann jedoch jede geeignete Höhe verwendet werden.
  • 11 zeigt auch die Bildung einer IMD-Schicht 1007, die über den leitenden Kontakten 801 gebildet wird, um die Höhe zu ersetzen, die durch die zweite ILD-Schicht 311 im vorherigen Planarisierungsprozess verloren ging. Die IMD-Schicht 1007 kann unter Verwendung ähnlicher Prozesse und Materialien wie die zweite ILD-Schicht 311, wie oben in Bezug auf 3 beschrieben, gebildet werden. Es können jedoch auch beliebige andere geeignete Verfahren oder Materialien verwendet werden.
  • Sobald die IMD-Schicht 1007 gebildet wurde, können zusätzliche Verarbeitungsschritte zur weiteren Vervollständigung der gesamten Halbleitervorrichtung eingesetzt werden. Zum Beispiel können zusätzliche Metallisierungsschichten hergestellt werden, eine oder mehrere Passivierungsschichten können abgeschieden und strukturiert werden, und externe Verbindungen können platziert werden, um einen Pfad für Strom-, Masse- und Signalverbindungen zu, von und zwischen den aktiven Vorrichtungen und anderen Vorrichtungen innerhalb der Halbleitervorrichtung bereitzustellen. Es können jedoch auch alle anderen geeigneten Schritte und/oder Methoden zur Herstellung der Halbleitervorrichtung verwendet werden.
  • Durch die Verwendung eines ferngesteuerten Plasmas zur Unterstützung der Entfernung der Basisschicht 607 von dem Kontakt 305 wird der Entfernungsprozess jedoch ein geringeres Maß an physischem Beschuss während der Reduzierung und Entfernung der Basisschicht 607 aufweisen. Dadurch kommt es zu einer geringeren physischen Beschädigung, die die Oberflächenrauhigkeit des darunter liegenden Materials des Kontakts 305 erhöht, und es wird eine allgemeine Verringerung der Segregation der Materialien erreicht. Die Verringerung der Entmischung bewirkt auch eine Verringerung der Hohlräume, die entlang der Oberfläche des Kontakts 305 auftreten. Da weniger Hohlräume gebildet werden, kommt es zu einer geringeren Vermischung zwischen der Oberseite des Kontakts 305 und der Unterseite des darüber liegenden leitenden Kontakts 801, und es kann eine sauberere Grenzfläche zwischen dem Kontakt 305 und dem leitenden Kontakt 801 erreicht werden, wodurch der Verlust des Materials des leitenden Kontakts 801 (z. B. die Verringerung des Wolframverlusts) verringert und die Gesamtausbeute erhöht wird.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung: Ausbilden eines Kontakts zu einem Source/Drain-Bereich, wobei der Kontakt an eine Halbleiterfinne angrenzt; Abscheiden einer dielektrischen Schicht über dem Kontakt; Freilegen des Kontakts durch die dielektrische Schicht hindurch; Anordnen des Kontakts in einer Behandlungskammer; Erzeugen eines Plasmas außerhalb der Behandlungskammer; Einführen des Plasmas in die Behandlungskammer; und Abscheiden eines leitfähigen Materials in physischem Kontakt mit dem Kontakt. In einer Ausführungsform verwendet die Erzeugung des Plasmas ein induktiv gekoppeltes Plasma. In einer Ausführungsform wird bei der Erzeugung des Plasmas Wasserstoff als Vorläufer verwendet. In einer Ausführungsform wird die Behandlungskammer während der Einleitung des Plasmas auf einem Druck zwischen etwa 1 Torr und etwa 2 Torr gehalten. In einer Ausführungsform wird die Behandlungskammer während der Einleitung des Plasmas auf einer Temperatur von ca. 200 °C gehalten. In einer Ausführungsform umfasst der Kontakt Kobalt. In einer Ausführungsform bewirkt das Einleiten des Plasmas, dass das Kobalt zu nicht mehr als 50 % ausfällt.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung: Bilden einer Öffnung durch eine dielektrische Schicht, um einen Source/Drain-Kontakt freizulegen; Oxidieren eines Teils des Source/Drain-Kontakts, um eine Basisschicht zu bilden; Entfernen der Basisschicht mit einem entfernten Plasmaprozess, wobei der entfernte Plasmaprozess ein induktiv gekoppeltes Wasserstoffplasma verwendet; und Abscheiden eines leitfähigen Materials auf dem Source/Drain-Kontakt. In einer Ausführungsform verwendet der Fernplasmaprozess auch ein Argonplasma. In einer Ausführungsform wird das Entfernen der Basisschicht bei einem Druck zwischen etwa 1 Torr und etwa 2 Torr durchgeführt. In einer Ausführungsform wird das Entfernen der Grundschicht bei einer Temperatur von etwa 200 °C durchgeführt. In einer Ausführungsform umfasst der Source/Drain-Kontakt Kobalt. In einer Ausführungsform umfasst das leitende Material Wolfram. In einer Ausführungsform umfasst das Verfahren ferner das Implantieren von Germanium in das leitende Material.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung: Aussparen eines Source/Drain-Kontakts durch eine Öffnung in einer dielektrischen Schicht; Oxidieren einer oberen Oberfläche des Source/Drain-Kontakts durch die Öffnung, um eine Basisschicht zu bilden; Entfernen der Basisschicht mit einem Wasserstoffplasma und einem Argonplasma, wobei das Wasserstoffplasma und das Argonplasma in einer entfernten Plasmaeinheit erzeugt werden; und Ablagern eines leitfähigen Materials in der Öffnung. In einer Ausführungsform umfasst der Source/Drain-Kontakt Kobalt. In einer Ausführungsform wird beim Abscheiden des leitfähigen Materials Wolfram abgeschieden. In einer Ausführungsform umfasst das Verfahren ferner das Implantieren von Germanium in das leitende Material. In einer Ausführungsform umfasst das Verfahren ferner das Planarisieren des leitfähigen Materials. In einer Ausführungsform umfasst das Verfahren ferner, nach dem Entfernen der Basisschicht mit dem Wasserstoffplasma und dem Argonplasma, das Aussetzen des Source/Drain-Kontakts einem zweiten Plasma, das mit einem ladungsgekoppelten Plasmaerzeugungsprozess erzeugt wird.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte sich darüber im Klaren sein, dass er die vorliegende Offenbarung ohne weiteres als Grundlage für die Entwicklung oder Modifizierung anderer Verfahren und Strukturen zur Durchführung derselben Zwecke und/oder zum Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen verwenden kann. Die Fachleute sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie verschiedene Änderungen, Ersetzungen und Modifikationen hierin vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/158996 [0001]

Claims (20)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines Kontakts zu einem Source/Drain-Gebiet, wobei der Kontakt an eine Halbleiterfinne angrenzt; Abscheiden einer dielektrischen Schicht über dem Kontakt; Freilegen des Kontakts durch die dielektrische Schicht hindurch; Anordnen des Kontakts in eine Behandlungskammer; Erzeugen eines Plasmas außerhalb der Behandlungskammer; Einleiten des Plasmas in die Behandlungskammer; und Abscheiden eines leitfähigen Materials in physischem Kontakt mit dem Kontakt.
  2. Verfahren nach Anspruch 1, wobei die Erzeugung des Plasmas ein induktiv gekoppeltes Plasma verwendet.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Erzeugung des Plasmas Wasserstoff als Vorläufer verwendet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Behandlungskammer während der Einleitung des Plasmas auf einem Druck zwischen etwa 1 Torr und etwa 2 Torr gehalten wird.
  5. Verfahren nach Anspruch 4, wobei die Behandlungskammer während der Einleitung des Plasmas auf einer Temperatur von etwa 200 °C gehalten wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Kontakt Kobalt umfasst.
  7. Verfahren nach Anspruch 6, wobei das Einbringen des Plasmas bewirkt, dass das Kobalt nicht mehr als 50 % segregiert.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden einer Öffnung durch eine dielektrische Schicht, um einen Source/Drain-Kontakt freizulegen; Oxidieren eines Teils des Source/Drain-Kontakts zur Bildung einer Basisschicht; Entfernen der Basisschicht mit einem Fernplasmaprozess, wobei der Fernplasmaprozess ein induktiv gekoppeltes Wasserstoffplasma verwendet; und Abscheiden eines leitenden Materials auf den Source/Drain-Kontakt.
  9. Verfahren nach Anspruch 8, wobei der Fernplasmaprozess auch ein Argonplasma verwendet.
  10. Verfahren nach Anspruch 8 oder 9, wobei das Entfernen der Basisschicht bei einem Druck zwischen etwa 1 Torr und etwa 2 Torr durchgeführt wird.
  11. Verfahren nach Anspruch 10, wobei das Entfernen der Basisschicht bei einer Temperatur von etwa 200 °C durchgeführt wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 11, wobei der Source/Drain-Kontakt Kobalt umfasst.
  13. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 12, wobei das leitende Material Wolfram umfasst.
  14. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 13, bei dem ferner Germanium in das leitfähige Material implantiert wird.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Aussparen eines Source/Drain-Kontakts durch eine Öffnung in einer dielektrischen Schicht; Oxidieren einer oberen Oberfläche des Source/Drain-Kontakts durch die Öffnung, um eine Basisschicht zu bilden; Entfernen der Basisschicht mit einem Wasserstoffplasma und einem Argonplasma, wobei das Wasserstoffplasma und das Argonplasma in einer entfernten Plasmaeinheit erzeugt werden; und Abscheiden eines leitfähigen Materials in der Öffnung.
  16. Verfahren nach Anspruch 15, wobei der Source/Drain-Kontakt Kobalt umfasst.
  17. Verfahren nach Anspruch 16, wobei durch das Abscheiden des leitfähigen Materials Wolfram abgeschieden wird.
  18. Verfahren nach einem der vorangehenden Ansprüche 14 bis 17, das ferner das Implantieren von Germanium in das leitfähige Material umfasst.
  19. Verfahren nach Anspruch 18, ferner umfassend das Planarisieren des leitfähigen Materials.
  20. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 19, wobei nach dem Entfernen der Basisschicht mit dem Wasserstoffplasma und dem Argonplasma der Source/Drain-Kontakt einem zweiten Plasma ausgesetzt wird, das mit einem ladungsgekoppelten Plasmaerzeugungsprozess erzeugt wird.
DE102021112091.8A 2021-03-10 2021-05-10 Halbleitervorrichtung und verfahren Pending DE102021112091A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163158996P 2021-03-10 2021-03-10
US63/158,996 2021-03-10
US17/245,766 US11855153B2 (en) 2021-03-10 2021-04-30 Semiconductor device and method
US17/245,766 2021-04-30

Publications (1)

Publication Number Publication Date
DE102021112091A1 true DE102021112091A1 (de) 2022-09-15

Family

ID=83005580

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021112091.8A Pending DE102021112091A1 (de) 2021-03-10 2021-05-10 Halbleitervorrichtung und verfahren

Country Status (5)

Country Link
US (2) US11855153B2 (de)
KR (1) KR20220127115A (de)
CN (1) CN115084017A (de)
DE (1) DE102021112091A1 (de)
TW (1) TWI825439B (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019112728A1 (de) 2019-04-23 2020-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Phasensteuerung bei der kontaktbildung

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW375808B (en) 1998-03-23 1999-12-01 Taiwan Semiconductor Mfg Co Ltd Process for fabricating copper metal interconnection
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US20140011339A1 (en) 2012-07-06 2014-01-09 Applied Materials, Inc. Method for removing native oxide and residue from a germanium or iii-v group containing surface
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
CN104183609B (zh) 2013-05-21 2017-08-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9312354B2 (en) * 2014-02-21 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9368394B1 (en) * 2015-03-31 2016-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Dry etching gas and method of manufacturing semiconductor device
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10153199B2 (en) * 2016-03-25 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
CN118099088A (zh) * 2016-12-30 2024-05-28 英特尔公司 用于实现电容减小和令人满意的接触电阻的接触架构
US10269621B2 (en) * 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
US10763168B2 (en) * 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
US10651292B2 (en) 2018-02-19 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dual metal via for contact resistance reduction
US10475702B2 (en) * 2018-03-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure using bottom-up filling deposition
US11086233B2 (en) 2018-03-20 2021-08-10 Lam Research Corporation Protective coating for electrostatic chucks
US11145751B2 (en) 2018-03-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped contact plug and method for forming the same
US10886226B2 (en) * 2018-07-31 2021-01-05 Taiwan Semiconductor Manufacturing Co, Ltd. Conductive contact having staircase barrier layers
US11189694B2 (en) * 2018-10-29 2021-11-30 Mediatek Inc. Semiconductor devices and methods of forming the same
US11695051B2 (en) 2019-03-29 2023-07-04 Intel Corporation Gate stacks for FinFET transistors
US11939666B2 (en) * 2020-06-01 2024-03-26 Applied Materials, Inc. Methods and apparatus for precleaning and treating wafer surfaces
US20220254660A1 (en) * 2021-02-05 2022-08-11 Linco Technology Co., Ltd. Substrate processing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019112728A1 (de) 2019-04-23 2020-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Phasensteuerung bei der kontaktbildung

Also Published As

Publication number Publication date
KR20220127115A (ko) 2022-09-19
US20230387222A1 (en) 2023-11-30
US11855153B2 (en) 2023-12-26
TW202236386A (zh) 2022-09-16
US20220293741A1 (en) 2022-09-15
TWI825439B (zh) 2023-12-11
CN115084017A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
DE102018107997B4 (de) Selektive abdeckprozesse und dadurch ausgebildete strukturen
DE102017124635A1 (de) Halbleiterbauelement und Herstellungsverfahren
DE102019115481A1 (de) Halbleiterbauelement und verfahren
DE102017115111B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017124226B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017117797B4 (de) Halbleitervorrichtung und Methoden der Herstellung
US20210134667A1 (en) Semiconductor Device and Method
US11101366B2 (en) Remote plasma oxide layer
US20190386118A1 (en) Semiconductor Device and Method
DE102020119099B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102018113168B4 (de) Halbleitervorrichtung mit einer nicht konformen oxidauskleidung und herstellungsverfahren dafür
US11705505B2 (en) Gate spacer structure and method of forming same
DE102018122654A1 (de) Finnenfeldeffekttransistorvorrichtung und verfahren zum bilden derselben
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021112091A1 (de) Halbleitervorrichtung und verfahren
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102021116076A1 (de) Halbleitervorrichtung und verfahren
DE102021102218A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102021100467A1 (de) Halbleitervorrichtung und verfahren
DE102019118515A1 (de) Finfet-vorrichtung und verfahren zu ihrer herstellung
DE102020120899A1 (de) Abscheidungsprozess zum bilden von halbleitervorrichtungen und system
DE102017100414B4 (de) Halbleiterbauteil und verfahren
DE102017128367A1 (de) Halbleitervorrichtung und verfahren
DE102021103217B4 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication