DE102020122500A1 - Luft-spacer-strukturen - Google Patents

Luft-spacer-strukturen Download PDF

Info

Publication number
DE102020122500A1
DE102020122500A1 DE102020122500.8A DE102020122500A DE102020122500A1 DE 102020122500 A1 DE102020122500 A1 DE 102020122500A1 DE 102020122500 A DE102020122500 A DE 102020122500A DE 102020122500 A1 DE102020122500 A1 DE 102020122500A1
Authority
DE
Germany
Prior art keywords
liner
structures
gate
structure according
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020122500.8A
Other languages
English (en)
Inventor
Julien Frougier
Ali Razavieh
Haiting Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102020122500A1 publication Critical patent/DE102020122500A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Offenbarung betrifft allgemein Halbleiterstrukturen und insbesondere Luft-Spacer-Strukturen und Herstellungsverfahren. Die Struktur umfasst: eine Vielzahl von Gate-Strukturen umfassend aktive Bereiche (140); Kontakte (205), die sich zu den aktiven Bereichen (140) erstrecken; eine Vielzahl von Ankerstrukturen zwischen den aktiven Bereichen; und Luft-Spacer-Strukturen (220a) angrenzend an die Kontakte (205).

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft allgemein Halbleiterstrukturen und insbesondere Luft-Spacer-Strukturen und Herstellungsverfahren.
  • HINTERGRUND
  • Während der Maßstab von Halbleiterprozessen sich fortschreitend nach unten bewegt, z.B. schrumpft, wird der gewünschte Abstand zwischen Merkmalen (d.h. der Pitch) ebenfalls kleiner. Aus diesem Grund wird es bei den kleineren Technologieknoten aufgrund der Skalierung in kritischen Dimensionen (critical dimension; CD) und Prozessfähigkeiten immer schwieriger, Merkmale zu fertigen.
  • Bei Radiofrequenz (RF)-Anwendungen wird eine Vorrichtungs-Performance durch eine parasitäre Gate-zu-Source/Drain (S/D)-Kapazität begrenzt. Dies ist darauf zurückzuführen, dass Hochfrequenz-Performance-Metriken, z.B. Ft und Fmax, von RF-Transistoren umgekehrt proportional zu Werten von Gate-Struktur-zu-S/D-Kontakt-Kapazitäten, d.h. einer Gate-zu-Drain-Kapazität (Cgd) und einer Gate-zu-Source-Kapazität (Cgs), ist. Die parasitäre Gate-zu-S/D-Kapazität kann hervorgehen aus: (i) dem Spacer-Material der Gate-Struktur; und (ii) einer fließfähigen chemischen Dampfabscheidung (flowable chemical vapor deposition; FCVD) eines Oxids von relativ geringer Qualität zwischen dem Metallstapel der Gate-Struktur und der Metallfüllung der S/D- Kontakte.
  • Konventionelle Vorrichtungen, die versuchen, eine parasitäre Gate-zu-S/D-Kapazität zu berücksichtigen, involvieren einen Selbstjustierungskontakt (self-aligned contact; SAC)-Integrationsfluss. Jedoch ist ein SAC-Fluss nicht notwendigerweise die bevorzugte Integration für Technologieknoten mit relativ größeren kontaktierten Poly-Pitches (contactedpoly pitches; CPPs), da der Raum zwischen Gate-Strukturen groß genug ist, um die Grabenkontakte unter Verwendung von lediglich Strukturierungs- und Ätzprozessen zuverlässig zu bilden. Somit unter Umgehen des Erfordernisses eines Selbstjustierens der Grabenkontakte auf die Gate-Strukturen. Ein Beispiel für solche relaxierten CPP-Vorrichtungen lässt sich in der RF-Technologie finden, wo der Raum zwischen angrenzenden Gate-Strukturen groß genug bleibt, um keinen SAC-Integrationsfluss zu erfordern. Für RF-Vorrichtungen werden die Grabenkontakte direkt in das FCVD-Oxid von niedriger Qualität geätzt. Jedoch sind die meisten der vorgeschlagenen Luftspalt-Spacer-Integrationen von SAC-Flüssen abgeleitet und sind nicht notwendigerweise kompatibel mit relaxierten CPP-Integrationen. Diese Erfindung bietet eine Lösung für dieses Problem.
  • KURZABRISS
  • In einem Aspekt der Offenbarung umfasst eine Struktur: eine Vielzahl von Gate-Strukturen, die aktive Bereiche umfassen; Kontakte, die sich zu den aktiven Bereichen erstrecken; eine Vielzahl von Ankerstrukturen zwischen den aktiven Bereichen; und Luft-Spacer-Strukturen angrenzend an die Kontakte.
  • In einem Aspekt der Offenbarung umfasst eine Struktur: eine Vielzahl von Gate-Strukturen umfassend Source-and-Drain (S/D)-Bereiche; Kontakte, die sich zu dem S/D-Bereichen erstrecken; eine Vielzahl von Ankerstrukturen zwischen den S/D-Bereichen; und Luft-Spacer-Strukturen angrenzend an die Kontakte und die Ankerstrukturen.
  • In einem Aspekt der Offenbarung umfasst ein Verfahren: Bilden wenigstens einer Gate-Struktur; Bilden einer Vielzahl von aktiven Bereichen angrenzend an die wenigstens eine Gate-Struktur; Bilden eines Zweifach-Liners, der die wenigstens eine Gate-Struktur und die aktiven Bereiche einkapselt; Abscheiden eines Isoliermaterials über dem Zweifach-Liner; Bilden einer Vielzahl von Ankerstrukturen zwischen den aktiven Bereichen; Bilden einer Vielzahl von Kontakten in elektrischem Kontakt mit den aktiven Bereichen; Ätzen wenigstens einer Liners des Zweifach-Liners; Ätzen ausgewählter Abschnitte des Isoliermaterials, um wenigstens einen Luftspalt zu bilden; und Abscheiden eines zweiten Liners innerhalb der Luftspalte, um Luft-Spacer-Strukturen zu bilden.
  • Figurenliste
  • Die vorliegende Offenbarung wird in der folgenden detaillierten Beschreibung unter Bezugnahme auf die genannte Vielzahl von Zeichnungen anhand nicht beschränkender Beispiele exemplarischer Ausführungsformen der vorliegenden Offenbarung beschrieben.
    • 1A-1C zeigen Dummy-Gate-Strukturen, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 2A und 2B zeigen einen unteren und einen oberen Kontaktätzstoppliner (contact etch stop liner; CESL), neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 3A und 3B zeigen Ankerstrukturen, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 4A und 4B zeigen Ersatz-Gate-Strukturen, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 5A und 5B zeigen eine Luftspaltkappschicht, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 6A und 6B zeigen Source/Drain (S/D)-Metallisierungs-Merkmale, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 7A und 7B zeigen Luftspalte, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 8A und 8B zeigen Luft-Spacer-Strukturen, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 9A-10B zeigen alternative Strukturen und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung betrifft allgemein Halbleiterstrukturen und insbesondere Luft-Spacer-Strukturen und Herstellungsverfahren. Bei Ausführungsformen verwenden die hierin bereitgestellten Prozesse und Strukturen Liner und Anker, um Luftspalte für Luft-Spacer-Strukturen zwischen den Gate-Strukturen und den Source/Drain (S/D)-Kontakten zu bilden. Vorteilhafterweise kann durch Bilden von Luft-Spacer-Strukturen aufgrund der Low-k-Eigenschaft von Luft eine parasitäre Gate-zu-S/D-Kapazität reduziert werden, wodurch eine Radiofrequenz (RF)-Vorrichtungs-Performance verbessert wird.
  • Die hierin beschriebenen Prozesse und Strukturen ermöglichen ein Engineering der Permittivität von Spacern zwischen Gate-Strukturen und S/D-Kontakten in einer spezifischen Weise, um die parasitäre Gate-zu-S/D-Kapazität auf Zielwerte zu senken, die für RF-Technologien benötigt werden, d.h. Senken der Gate-zu-Drain-Kapazität (Cgd) und Gate-zu-Source-Kapazität (Cgs). Bei Ausführungsformen erlaubt ein Bilden relativ großer Luft-Spacer-Strukturen, dass diese RF-Zielwerte, z.B. Ft und Fmax von RF-Transistoren, erreicht werden, da Ft und Fmax umgekehrt proportional zu Werten von Kapazitäten von Gate-Strukturen zu S/D-Kontakten, d.h. Cgd and Cgs, sind. Bei weiteren Ausführungsformen sind die hierin beschriebenen Prozesse und Strukturen kompatibel mit Nichtselbstjustierungskontakt (non-self-aligned contact; SAC)-Prozessen und können auf jeglichen kontaktierten Poly-Pitch (contactedpoly pitch; CPP) angewandt werden, was für RF-FinFETs kritisch sein kann. Auf diese Weise verbessern die hierin beschriebenen Strukturen und Prozesse die Gesamt-Performance von RF-Vorrichtungen an jedem CPP.
  • Ein Verfahren umfasst ein Bilden eines Zweifach (unterer Liner und oberer Liner)-Kontaktätzstoppliner (CESL)-Liners, um Gate-Strukturen der Vorrichtung einzukapseln. Zwischen den aktiven Bereichen der Vorrichtung, d.h. S/D-Bereichen, werden Ankerstrukturen gebildet, während eine Zwischenniveau-Dielektrikumskappe über dem CESL-Liner aus einem gleichen Material wie die Ankerstrukturen gebildet wird. Das Verfahren umfasst ferner ein selektives Ätzen, um den oberen Liner des Zweifach-CESL-Liners für einen Zugang zu dem Zwischenniveau-Dielektrium zu ätzen. Das Zwischenniveau-Dielektrikum wird selektiv geätzt, um das Zwischenniveau-Dielektrikum zwischen den Gate-Strukturen und den S/D-Kontakten zu entfernen, wodurch Luftspalte gebildet werden. Durch Abscheiden eines konformen Low-k-Liners innerhalb der Luftspalte werden relativ große Luft-Spacer-Strukturen aus den Luftspalten gebildet.
  • Eine Struktur umfasst Luft-Spacer-Strukturen, die einen relativ großen Luftspalt zwischen einem Spacer der Gate-Struktur und den S/D-Kontakten aufweisen. Die Struktur weist keinen Luftspalt in den Spacern der Gate-Struktur auf. Ferner ist eine Luftspaltkappe in Kontakt mit den S/D-Kontakten und einem Spacer der Gate-Struktur. Bei Ausführungsformen umfasst die Struktur einen Einzel-Luftspalt oder Doppel-Luftspalte, die zwischen dielektrischen Säulen der Ankerstrukturen, den S/D-Bereichen und den S/D-Kontakten eingekapselt sind. Zusätzlich sind die S/D-Kontakte durch die dielektrischen Säulen der Ankerstrukturen verankert, wobei sich die Ankerstrukturen zwischen aktiven Bereichen befinden.
  • Die Strukturen der vorliegenden Offenbarung können auf mehrere Arten unter Verwendung mehrerer unterschiedlicher Werkzeuge gefertigt werden. Im Allgemeinen werden jedoch die Methodologien und Werkzeuge zum Bilden von Strukturen mit Dimensionen im Micrometer- und Nanometermaßstab verwendet. Die Methodologien, d.h. Technologien, die eingesetzt werden, um die Struktur der vorliegenden Offenbarung zu fertigen, wurden aus der Technologie integrierter Schaltkreise (integrated circuit; IC) übernommen. Beispielsweise werden die Strukturen auf Wafern gefertigt und in Materialfilmen realisiert, die durch fotolithografische Prozesse auf die Oberseite eines Wafers strukturiert werden. Insbesondere verwendet die Fertigung der Struktur drei grundlegende Bausteine: (i) Abscheidung von dünnen Materialfilmen auf einem Substrat, (ii) Aufbringen einer strukturierten Maske auf die Oberseite der Filme durch fotolithografische Bildgebung, und (iii) Ätzen des Films selektiv bezüglich der Maske.
  • Die 1A-1C zeigen eine hereinkommende Struktur und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung. Insbesondere stellt 1A eine Draufsicht auf eine Struktur 100 dar, 1B stellt die Struktur 100 entlang einer X-Achse dar und 1C stellt die Struktur 100 entlang einer Y-Achse dar. Bezug nehmend auf die 1A-1C umfasst die Struktur 100 Finnen-Strukturen 110, die aus einem geeigneten Halbleitermaterial 105 zusammengesetzt sind. Beispielsweise können die Finnen-Strukturen 110 aus irgendeinem geeigneten Halbleitermaterial 105 zusammengesetzt sein, das Si, SiGe, SiGeC, SiC, GaAs, InAs, InP, etc. umfasst, aber nicht darauf beschränkt ist.
  • Die Finnen-Strukturen 110 können unter Verwendung einer Seitenwandbildübertragungs (sidewall image transfer; SIT)-Technik gefertigt sein. Bei einem Beispiel einer SIT-Technik wird ein Mandrel-Material, z.B. SiO2, unter Verwendung konventioneller chemischer Dampfabscheidungs (chemical vapor deposition; CVD)-Prozesse auf einem Substrat abgeschieden. Ein Resist wird auf dem Mandrel-Material gebildet und Licht ausgesetzt, um eine Struktur (Öffnungen) zu bilden. Durch die Öffnungen wird ein reaktives Ionenätzen (reactive ion etching; RIE) durchgeführt, um die Mandrels zu bilden. Bei Ausführungsformen können die Mandrels abhängig von den gewünschten Dimensionen der Finnen-Strukturen unterschiedliche Breiten und/oder Abstände aufweisen. An den Seitenwänden der Mandrels werden Spacer gebildet, die vorzugsweise aus einem Material sind, das verschieden von dem der Mandrels ist, und die unter Verwendung konventioneller Abscheidungsprozesse gebildet werden, die den Fachleuten bekannt sind. Die Spacer können eine Breite aufweisen, die beispielsweise mit den Dimensionen der Finnen-Strukturen zusammenpasst. Die Mandrels werden unter Verwendung eines bezüglich des Mandrel-Materials selektiven konventionellen Ätzprozesses entfernt oder gestrippt. Dann wird innerhalb des Abstands der Spacer ein Ätzen durchgeführt, um die sub-lithografischen Merkmale, z.B. Finnen-Strukturen, zu bilden. Dann können die Seitenwand-Spacer gestrippt werden.
  • Noch Bezug nehmend auf die 1A-1C, werden Gate-Strukturen 120 auf den Finnen-Strukturen 110 und auf flachen Grabenisolations (shallow trench isolation; STI)-Bereichen 115 gebildet. Die STI-Bereiche 115 können durch konventionelle Ätz- und Abscheidungsprozesse, gefolgt von einem Planarisierungsprozess, z.B. chemisch-mechanische Planarisierung (chemical mechanical planarization; CMP), gebildet werden. Bei Ausführungsformen sind die Gate-Strukturen 120 aus einem Dummy-Gate-Material 125, z.B. amorphem Si (α-Si), und einer Kappschicht 130 zusammengesetzt. Die Kappschicht 130 kann aus irgendeinem geeigneten Hartmaskenmaterial, z.B., neben anderen Beispielen, aus SiN gebildet sein.
  • Das Dummy-Gate-Material 125 und die Kappschicht 130 werden durch CVD abgeschieden, gefolgt von konventionellen Strukturierungsschritten. Die Gate-Strukturen 120 umfassen ferner Seitenwand-Spacer 135, z.B. ein Low-k-Dielektrikum, das auf Seitenwänden der strukturierten Materialien 125, 130 abgeschieden werden kann. Die Seitenwand-Spacer 135 können durch konventionelle chemische Dampfabscheidungs (CVD)-Prozesse abgeschieden werden, gefolgt von einem Strukturierungsprozess, z.B. einem anisotropen Ätzprozess, um jegliches Material von horizontalen Oberflächen der Struktur 100 zu entfernen.
  • Auf Seiten der Gate-Strukturen 120, z.B. Seiten der Seitenwand-Spacer 135, werden auf den Finnen-Strukturen 110 unter Verwendung z.B. irgendeines konventionellen Verfahrens Source-und-Drain (S/D) Bereiche 140 gebildet. Beispielsweise können die S/D-Bereiche 140 erhabene S/D-Bereiche sein, die durch ein dotiertes Epitaxialwachstum von Materialien auf den Oberflächen der Finnen-Strukturen 110, innerhalb von Öffnungen zwischen den Gate-Strukturen 120, gebildet sind. Bei weiteren Ausführungsformen können die S/D-Bereiche 140 durch einen Ionenimplantationsprozess, einen Dotierprozess oder durch einen Diffusionsprozess gebildet werden, wie es den Fachleuten gut bekannt ist, so dass keine weitere Erklärung zum Verständnis der vorliegenden Offenbarung erforderlich ist.
  • Die 2A und 2B zeigen einen Zweifach-Kontaktätzstoppliner (CESL) 145, der über den Gate-Strukturen 120 und den S/D-Bereichen 140 abgeschieden wurde. Bei Ausführungsformen kann der Zweifach-CESL-Liner 145 von einem unteren Liner 150 und einem oberen Liner 155 umfasst sein. Auf diese Weise ist der Ätzstoppliner ein Zweifach-Ätzstoppliner, d.h. ein Zweifach-CESL-Liner 145, umfassend einen unteren Liner 150 und einen oberen Liner 155. Der untere Liner 150 kann aus irgendeinem geeigneten Low-k-Material, z.B. SiBCN, zusammengesetzt sein. Bei weiteren Ausführungsformen kann der untere Liner 150 aus dem gleichen Low-k-Material zusammengesetzt sein wie die Seitenwand-Spacer 135. Der obere Liner 155 kann auch aus einem Low-k-Material, z.B. SiN, zusammengesetzt sein. Demgemäß sind der untere Liner und der obere Liner aus einem Low-k-Material zusammengesetzt. Der untere Liner 150 und der obere Liner 155 können durch ALD (atomic layer deposition; Atomlagenabscheidung)- oder CVD-Prozesse abgeschieden werden.
  • Der untere Liner 150 und der obere Liner 155 können jeweils eine Dicke in einem Bereich von 2 nm bis 5 nm aufweisen. Auf diese Weise kann der Zweifach-CESL-Liner 145 dazu gebildet sein, eine Dicke in einem Bereich von etwa 4 nm bis 10 nm aufzuweisen; obwohl hierin andere Dimensionen in Betracht gezogen werden. Über den S/D-Bereichen 140 und dem Zweifach-CESL-Liner 145 ist ein Zwischenniveau-Dielektrikum (ILD) 160 abgeschieden. Das ILD 160 kann durch CVD-Prozesse abgeschieden werden und ist beispielsweise aus einem Oxid zusammengesetzt. Nach der Abscheidung wird das ILD 160 durch einen CMP-Prozess auf ein Niveau der Kappschicht 130 planarisiert, wodurch der Zweifach-CESL-Liner 145 direkt über der Kappschicht 130 entfernt wird.
  • Die 3A und 3B zeigen Ankerstrukturen 165, die zwischen den aktiven Bereichen der Vorrichtung gebildet sind. Bei Ausführungsformen wird eine organische Planarisierungsschicht (organic planarization layer; OPL) durch einen Spin-Coating-Prozess aufgebracht, um eine Blanket-Abscheidung des OPL-Materials über einer oberen Oberfläche des ILD 160 und einer oberen Oberfläche der Kappschicht 130 durchzuführen. Ein selektiver Ätzprozess, z.B. RIE, strukturiert das ILD 160, um einen Graben innerhalb des ILD 160 zu bilden. Das OPL-Material wird durch einen konventionellen Ätzprozess, z.B. einen Sauerstoffveraschungsprozess, weggeätzt.
  • Innerhalb des Grabens des ILD 160 wird zwischen den aktiven Bereichen, d.h. S/D-Bereichen 140, und über dem Zweifach-CESL-Liner 145, durch die Abscheidung eines Füllmaterials 170 innerhalb des Grabens durch ALD- oder CVD-Prozesse, eine Ankerstruktur 165 gebildet. Auf diese Weise umfasst die Struktur einen Ätzstoppliner, d.h. Zweifach-CESL-Liner 145, unter den Ankerstrukturen 165. Bei Ausführungsformen kann das Füllmaterial 170 aus SiC zusammengesetzt sein und kann durch einen CMP-Prozess poliert werden, der aufgrund der Selektivität zwischen dem Füllmaterial 170 und dem ILD 160 an dem ILD 160 stoppt.
  • Bei Ausführungsformen verhindern die Ankerstrukturen 165, dass die Struktur 100 während eines nachfolgenden Ätzens des unteren Liners 150, des oberen Liners 155 und/oder des ILD 160 kollabiert. Folgend auf die Bildung der Ankerstrukturen 165 wird die Kappschicht 130 unter Verwendung konventioneller Ätztechniken, z.B. eines RIE-Prozesses, geätzt (entfernt). Auf diese Weise wird das Dummy-Gate-Material 125 exponiert gelassen. Bei alternativen Ausführungsformen können die Ankerstrukturen 165 nach einer Bildung von Ersatz-Gate-Strukturen gebildet werden.
  • Die 4A und 4B zeigen Ersatz-Gate-Strukturen 175, die über den Finnen-Strukturen 110 gebildet sind. Bei Ausführungsformen wird das Dummy-Gate-Material 125 durch konventionelle Ätztechniken, z.B. einen RIE-Prozess, entfernt. Auf diese Weise umfassen die Gate-Strukturen 175 Seitenwand-Spacer 135 und einen Ätzstoppliner, d.h. Zweifach-CESL-Liner 145, angrenzend an die Seitenwand-Spacer 135. Die Ersatz-Gate-Strukturen 175 umfassen einen Gate-Stapel 180, der ein dielektrisches Material und ein Gate-Metall umfasst.
  • Das dielektrische Gate-Material kann z.B. ein dielektrisches High-k-Gate-Material, z.B. ein Hafnium-basiertes Dielektrikum, sein. Bei Ausführungsformen können die dielektrischen High-k-Materialien Al2O3, Ta2O3, TiO2, La2O3, SrTiO3, LaAlO3, ZrO2, Y2O3, Gd2O3, und Kombinationen umfassend Mehrfachschichten davon, umfassen, sind aber nicht darauf beschränkt. Das Gate-Metall des Gate-Stapels 180 kann abhängig von der besonderen Anwendung und Designparametern irgendein Metall oder irgendeine Kombination von Metallen, z.B. TiN, TiC, Wolfram (W), umfassen. Über dem Gate-Stapel 180 ist eine Gate-Kappe 185 abgeschieden. Bei Ausführungsformen können der Gate-Stapel 180 und die Gate-Kappe 185 unter Verwendung eines CVD-Prozesses zwischen den Seitenwand-Spacern 135 abgeschieden werden, gefolgt von einem CMP-Prozess.
  • Die 5A und 5B zeigen eine Luftspaltkappe 190, die über dem ILD 160 und den Ankerstrukturen 165 abgeschieden wurde. Bei Ausführungsformen wird vor der Abscheidung der Luftspaltkappe 190 das ILD 160 durch einen selektiven RIE-Prozess ausgespart, wodurch ein Graben gebildet wird. Der Graben wird mit einem Material 195 gefüllt, um die Luftspaltkappe 190 zu bilden, das durch einen CVD-Prozess abgeschieden wird, gefolgt von einem CMP-Prozess. Bei Ausführungsformen ist das Material 195 das gleiche Material wie das Füllmaterial 170 der Ankerstrukturen 165, d.h. SiC. Auf diese Weise ist die Kappe, d.h. Luftspaltkappe 190, aus einem gleichen Material wie die Ankerstrukturen 165 zusammengesetzt.
  • Die 6A und 6B zeigen die S/D-Kontakte 200, neben anderen Merkmalen. Bei Ausführungsformen werden unter Verwendung konventioneller Lithografie- und Ätztechniken, z.B. eines RIE Prozesses, Gräben in dem ILD 160 gebildet. Bei Ausführungsformen kann die Grabenbildung aufgrund der Materialien, die implementiert werden, ein maskenloser Prozess sein. Der Ätzprozess exponiert den Zweifach-CESL-Liner 145 über den S/D-Bereichen 140 für ein nachfolgendes Ätzen der S/D-Bereiche 140 mit selektiven Chemikalien.
  • Bei Ausführungsformen werden durch selektives Ätzen der Luftspaltkappe 190 und des ILD 160 unter Verwendung eines RIE-Prozesses Gräben gebildet, wodurch der Zweifach-CESL-Liner 145 exponiert wird. Der Zweifach-CESL-Liner 145 wird dann von der oberen Oberfläche der S/D-Bereiche 140 geätzt, wodurch die S/D-Bereiche 140 exponiert werden. Die Entfernung des Zweifach-CESL-Liners 145 kann ein maskenloser Prozess sein, der durch entweder ein Nassätzen oder ein Trockenätzen durchgeführt wird, welches Chemikalien verwendet, um beispielsweise das Material der Liner 150, 155 (selektiv bezüglich der verbleibenden Materialien) zu entfernen. Die S/D-Kontakte 200 werden in Kontakt mit den exponierten Abschnitten der S/D-Bereiche 140 gebildet. Insbesondere kontaktiert das Metallmaterial 205 der S/D-Kontakte 200 direkt die S/D-Bereiche 140.
  • In den Gräben wird über den S/D-Bereichen 140 ein Salicide-Liner abgeschieden und dann einem Silicid-Prozess unterzogen. Wie von den Fachleuten verstanden werden sollte, beginnt der Silicid-Prozess mit einer Abscheidung einer dünnen Übergangsmetallschicht, z.B. Nickel, Cobalt oder Titan, über voll gebildeten und strukturierten Halbleitervorrichtungen (z.B. S/D-Bereichen 140). Nach Abscheidung des Materials wird die Struktur erwärmt, was erlaubt, dass das Übergangsmetall mit exponiertem Silizium (oder einem anderen Halbleitermaterial, wie hierin beschrieben) in den aktiven Bereichen der Halbleitervorrichtung (z.B. Source, Drain, Gate-KontaktBereich) reagiert, um ein Niedrigwiderstands-Übergangsmetallsilicid zu bilden. Folgend auf die Reaktion wird jegliches verbleibende Übergangsmetall durch chemisches Ätzen entfernt, was Silicidkontakte in den aktiven Bereichen der Vorrichtung lässt. Es sollte von den Fachleuten verstanden werden, dass Silicidkontakte auf den Vorrichtungen nicht erforderlich sind, wenn eine Gate-Struktur aus einem Metallmaterial zusammengesetzt ist.
  • Der Salicide-Liner kann unter Verwendung physikalischer Dampfabscheidungs (physical vapor deposition; PVD)- oder CVD-Prozesse abgeschieden werden. Folgend auf den Silicidprozess wird ein Metallmaterial 205 auf dem Übergangsmetallsilicid abgeschieden, wodurch die S/D-Kontakte 200 gebildet werden. Die S/D-Kontakte 200 werden in Kontakt mit den exponierten Abschnitten der S/D-Bereiche 140 gebildet. Insbesondere kontaktiert das Metallmaterial 205 der S/D-Kontakte 200 direkt die S/D-Bereiche 140. Das Metallmaterial 205 kann beispielsweise aus Cobalt (Co) oder Wolfram (W) oder Ruthenium (Ru) zusammengesetzt sein.
  • Der Abscheidung des Metallmaterials 205 folgt ein CMP-Prozess an dem Material der Gate-Kappe 185. Auf diese Weise ist die Bildung der S/D-Kontakte 200 ein Nichtselbstjustierungskontakt (non-self-aligned contact; SAC)-Prozess. Bei Ausführungsformen sind die S/D-Kontakte 200 durch die Ankerstrukturen 165 verankert, wodurch den S/D-Kontakten 200 während nachfolgender Ätzprozesse weitere Stabilität verliehen wird. Insbesondere sind die Kontakte 200 in die Ankerstrukturen 165 verankert.
  • Die 7A und 7B zeigen Luftspalte 210, die durch die Entfernung des oberen Liners 155 des Zweifach-CESL-Liners 145 und ausgewählter Abschnitte des ILD 160 gebildet wurden. Bei Ausführungsformen ist die Entfernung des oberen Liners 155 ein maskenloser Prozess, der durch ein Dampfphasenätzen durchgeführt wird, das selektive Chemikalien verwendet, um beispielsweise das Material des oberen Liners 155 zu entfernen (selektiv bezüglich des SiO2-Materials des ILD 160, das SiC-Material der Ankerstrukturen 165 und das Low-k-Material SiBCN des unteren Liners 150).
  • Das SiO2-Material des ILD 160 wird unter Verwendung eines ausgewählten Ätzens, z.B. eines Dampfphasenätzens, entfernt, das selektiv bezüglich des SiC-Materials der Ankerstrukturen 165 und das Low-k-Material SiBCN des unteren Liners 150 ist. Insbesondere werden ausgewählte Abschnitte des ILD 160 zwischen den Ersatz-Gate-Strukturen 175 und den S/D-Kontakten 200 weggeätzt, während andere Abschnitte des ILD 160 bleiben. Auf diese Weise werden Luftspalte 210 zwischen den Ersatz-Gate-Strukturen 175 und den S/D-Kontakten 200 gebildet, während der untere Liner 150 des Zweifach-CESL-Liners 145 intakt bleibt. Bei Ausführungsformen sind ein Abschnitt des oberen Liners 155 und ein Abschnitt des unteren Liners 150 beide durch die Ankerstrukturen 165 abgedeckt, und bleiben daher unter den Ankerstrukturen 165. Auf diese Weise erstreckt sich der Ätzstoppliner, d.h. Zweifach-CESL-Liner 145, unter den Ankerstrukturen 165.
  • Bei Ausführungsformen verleihen die dielektrischen Säulen der Ankerstrukturen 165 durch Verankern der S/D-Kontakte 200 in den Ankerstrukturen der Struktur 100 Stabilität, wodurch ein Kollaps in den Schichten der Vorrichtung verhindert wird. Demgemäß kollabiert die Struktur 100 nicht aufgrund des Gewichts der S/D-Kontakte 200, wenn ausgewählte Abschnitte der ILD 160 entfernt werden.
  • Die 8A und 8B zeigen die Bildung von Luft-Spacer-Strukturen 220, d.h. Einfach- oder Zweifach-Luftspaltstrukturen. Demgemäß umfassen die hierin beschriebenen Strukturen und Prozesse eine Vielzahl von Gate-Strukturen 175 umfassend aktive Bereiche, d.h. S/D-Bereiche 140, und Kontakte 205, die sich zu den aktiven Bereichen erstrecken. Ferner umfasst die Struktur eine Vielzahl von Ankerstrukturen 165 zwischen den aktiven Bereichen und Luft-Spacer-Strukturen 220 angrenzend an die Kontakte 205.
  • Die Luft-Spacer-Strukturen 220 werden durch eine Abscheidung eines Low-k-Liners 215 auf Seitenwänden der Luftspalte 210 gebildet, um die Luft-Spacer-Strukturen 220 zu bilden, gefolgt von einem isotropen Rückätzprozess. Auf diese Weise umfassen die Luft-Spacer-Strukturen 220 einen Liner, d.h. einen Low-k-Liner 215, und Luftspalte 210. Der Low-k-Liner 215 kann aus irgendeinem geeigneten Low-k-Material, z.B. SiBCN, zusammengesetzt sein, das beispielsweise durch einen CVD-Prozess abgeschieden wurde. Bei Ausführungsformen kapselt die Abscheidung des Low-k-Liners 215 die Luftspalte 210 ein, um die Luft-Spacer-Strukturen 220 zu bilden. Demgemäß umfassen die Luft-Spacer-Strukturen 220 Luftspalte 210 zwischen den Gate-Strukturen 175 und den Kontakten 200. Bei Ausführungsformen überzieht der Low-k-Liner 215 die Ankerstrukturen 165, und befindet sich die Luftspaltkappe 190 über den Luft-Spacer-Strukturen 220.
  • Die Low-k-Eigenschaft der innerhalb der Luft-Spacer-Strukturen 220 enthaltenen Luft erlaubt eine Reduzierung der parasitären Gate-zu-S/D-Kapazität, wodurch die Performance der RF-Vorrichtung verbessert wird. Ferner erlaubt die Luftspaltkappe 190 über den Luft-Spacer-Strukturen 220 eine weitere Integrität der Luft-Spacer-Strukturen 220. Auf diese Weise umfasst eine Struktur eine Vielzahl von Gate-Strukturen 175 umfassend Source-und-Drain (S/D)-Bereiche 140, mit Kontakten 200, die sich zu den S/D-Bereichen 140 erstrecken. Ferner befindet sich eine Vielzahl von Ankerstrukturen 165 zwischen den S/D-Bereichen 140, mit Luft-Spacer-Strukturen 220 angrenzend an die Kontakte 205 und die Ankerstrukturen 165.
  • Die hierin beschriebenen Prozesse und Strukturen ermöglichen ein Engineering der Permittivität von Spacer-Strukturen zwischen den Ersatz-Gate-Strukturen 175 und S/D-Kontakten 200, um die parasitäre Gate-zu-S/D-Kapazität auf Zielwerte zu senken, die für RF-Technologien benötigt werden, d.h. Senken der Gate-zu-Drain-Kapazität (Cgd) und Gate-zu-Source-Kapazität (Cgs). Bei Ausführungsformen erlaubt ein Bilden der relativ großen Luft-Spacer-Strukturen 220, dass diese RF-Zielwerte, z.B. Ft und Fmax von RF-Transistoren, aufgrund dessen erreicht werden, dass Ft und Fmax umgekehrt proportional zu Werten von Gate-Struktur-zu-S/D-Kontakt-Kapazitäten Cgd and Cgs sind. Ferner sind die hierin beschriebenen Prozesse und Strukturen kompatibel mit einem Nichtselbstjustierungskontakt (non-self-aligned contact; SAC)-Fluss und können auf jeglichen kontaktierten Poly-Pitch (contactedpoly pitch; CPP) angewandt werden, der beispielsweise für RF-FinFETs kritisch sein kann. Auf diese Weise verbessern die hierin beschriebenen Strukturen und Prozesse die Gesamt-Performance von RF-Vorrichtungen an jedem CPP.
  • Die hierin beschriebenen Strukturen und Prozesse sind kompatibel mit dem Prozess eines Aufzeichnungsintegrationsflusses (record integration flow) und relativ größeren CPPs im Allgemeinen. Ferner berücksichtigen die hierin beschriebenen Strukturen und Prozesse eine parasitäre Gate-zu-S/D-Kapazität, die durch fließfähige chemische Dampfabscheidung (flowable chemical vapor deposition; FCVD) eines Oxids von relativ geringer Qualität zwischen dem Gate-Stapel 180 und der Gate-Kappe 185 der Ersatz-Gate-Strukturen 175 und dem Metallmaterial 205 der S/D-Kontakte 200 verursacht wird. Durch Entfernen des FCVD-Oxids von geringer Qualität dieser RF-Vorrichtungen mit relaxiertem CPP und Bilden eines Luftspalts stattdessen können die parasitären Kapazitäten signifikant reduziert und die Gesamt-RF-Performances verbessert werden. Zusätzlich sind die hierin beschriebenen Strukturen und Prozesse nicht darauf beschränkt, kleine Luftspalte aufzuweisen, die nur innerhalb der Seitenwand-Spacer 135 der Ersatz-Gate-Strukturen 175 gebildet sind; stattdessen erlauben die hierin beschriebenen Strukturen und Prozesse relativ große Luft-Spacer-Strukturen 220 angrenzend an die Seitenwand-Spacer 135 der Ersatz-Gate-Strukturen 175.
  • Die 9A-10B zeigen alternative Strukturen gemäß Aspekten der vorliegenden Offenbarung. Ähnlich den innerhalb der 1A-8B beschriebenen Prozessen zeigen die 9A und 9B die Entfernung des unteren Liners 150 und der Seitenwand-Spacer 135 der Ersatz-Gate-Strukturen 175, zusätzlich zu der in den 7A und 7B veranschaulichten Entfernung des oberen Liners 155. Demgemäß sind die Luftspalte 210a größer als die Luftspalte 210 der 7A und 7B. Auf diese Weise sind die in den 10A und 10B gezeigten Luft-Spacer-Strukturen 220a aufgrund der gesteigerten Größe der Luftspalte 210, die durch Entfernung des unteren Liners 150 und der Seitenwand-Spacer 135 geschaffen wurde, relativ größer als die Luft-Spacer-Strukturen 220 der 8A und 8B. Auf diese Weise umfassen die hierin beschriebenen Prozesse ein Bilden wenigstens einer Gate-Struktur 175 und ein Bilden einer Vielzahl von aktiven Bereichen, d.h. S/D-Bereichen 140, angrenzend an die wenigstens eine Gate-Struktur 175. Ferner umfasst der Prozess ein Bilden eines Zweifach-Liners, d.h. eines Zweifach-CESL-Liners 145, ein Einkapseln der wenigstens einen Gate-Struktur und der aktiven Bereiche, und ein Abscheiden eines Isoliermaterials, d.h., eines ILD 160, über dem Zweifach-Liner.
  • Zusätzlich umfasst der Prozess ein Bilden einer Vielzahl von Ankerstrukturen 165 zwischen den aktiven Bereichen und ein Bilden einer Vielzahl von Kontakten 200 in elektrischem Kontakt mit den aktiven Bereichen. Bei Ausführungsformen endet der Prozess mit einem Ätzen wenigstens eines Liners, d.h. unteren Liners 150 oder oberen Liners 155, des Zweifach-Liners, einem Ätzen ausgewählter Abschnitte des Isoliermaterials, um wenigstens einen Luftspalt 210 zu bilden, und einem Abscheiden eines zweiten Liners, d.h. eines Low-k-Liners 215, innerhalb der Luftspalte 210, um Luft-Spacer-Strukturen zu bilden. Bei weiteren Ausführungsformen ist das Ätzen des wenigstens einen Liners ein oberer Liner 155 des Zweifach-Liners.
  • Das(Die) oben beschriebene(n) Verfahren wird(werden) bei der Fertigung von Chips mit integriertem Schaltkreis verwendet. Die resultierenden Chips mit integriertem Schaltkreis können durch den Fertiger in Roh-Wafer-Form (das heißt, als einzelner Wafer, der mehrere ungehäuste Chips aufweist), als nackter Chip (bare die), oder in einer gehäusten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzelchipbaugruppe (wie etwa ein Kunststoffträger, mit Leitern, die an einem Motherboard oder einem anderen Träger eines höheren Levels befestigt werden) oder in einer Multichip-Baugruppe montiert (wie etwa einem keramischen Träger, der einen oder beide Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen aufweist). In jedem Fall ist der Chip dann mit anderen Chips, diskreten Schaltelementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt, wie einem Motherboard, oder (b) einem Endprodukt integriert. Das Endprodukt kann irgendein Produkt sein, das Chips mit integriertem Schaltkreis umfasst, und von Spielzeugen und anderen Low-End-Anwendungen bis zu fortgeschrittenen Computerprodukten reicht, die ein Display, ein Keyboard oder eine andere Eingabevorrichtung, und einen zentralen Prozessor aufweisen.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Offenbarung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur, umfassend: eine Vielzahl von Gate-Strukturen, die aktive Bereiche umfassen; Kontakte, die sich zu den aktiven Bereichen erstrecken; eine Vielzahl von Ankerstrukturen zwischen den aktiven Bereichen; und Luft-Spacer-Strukturen angrenzend an die Kontakte.
  2. Struktur nach Anspruch 1, wobei die Luft-Spacer-Strukturen einen Liner und Luftspalte umfassen.
  3. Struktur nach Anspruch 2, wobei der Liner ein Low-k-Liner ist.
  4. Struktur nach Anspruch 1, wobei der Low-k-Liner die Ankerstrukturen überzieht.
  5. Struktur nach Anspruch 1, ferner umfassend einen Ätzstoppliner unter den Ankerstrukturen.
  6. Struktur nach Anspruch 5, wobei der Ätzstoppliner ein Zweifach-Ätzstoppliner ist, der einen unteren Liner und einer oberen Liner umfasst.
  7. Struktur nach Anspruch 6, wobei der untere Liner und der obere Liner aus einem Low-k-Material zusammengesetzt sind.
  8. Struktur nach Anspruch 1, ferner umfassend eine Kappe über den Luft-Spacer-Strukturen.
  9. Struktur nach Anspruch 8, wobei die Kappe aus einem gleichen Material wie die Ankerstrukturen zusammengesetzt ist.
  10. Struktur nach Anspruch 1, wobei die Kontakte durch die Ankerstrukturen verankert sind.
  11. Struktur, umfassend: eine Vielzahl von Gate-Strukturen umfassend Source-und-Drain (S/D)-Bereiche; Kontakte, die sich zu den S/D-Bereichen erstrecken; eine Vielzahl von Ankerstrukturen zwischen den S/D-Bereichen; und Luft-Spacer-Strukturen angrenzend an die Kontakte und die Ankerstrukturen.
  12. Struktur nach Anspruch 11, wobei die Kontakte in die Ankerstrukturen verankert sind.
  13. Struktur nach Anspruch 11, wobei die Luft-Spacer-Strukturen Luftspalte zwischen den Gate-Strukturen und den Kontakten umfassen.
  14. Struktur nach Anspruch 13, wobei die Luft-Spacer-Strukturen einen Liner umfassen.
  15. Struktur nach Anspruch 14, wobei der Liner ein Low-k-Liner ist.
  16. Struktur nach Anspruch 13, wobei die Gate-Strukturen Seitenwand-Spacer und einen Ätzstoppliner angrenzend an die Seitenwand-Spacer umfassen.
  17. Struktur nach Anspruch 16, wobei sich der Ätzstoppliner unter den Ankerstrukturen erstreckt.
  18. Struktur nach Anspruch 17, wobei der Ätzstoppliner ein Zweifach-Ätzstoppliner ist, der einen unteren Liner und einen oberen Liner umfasst.
  19. Verfahren, umfassend: Bilden wenigstens einer Gate-Struktur; Bilden einer Vielzahl von aktiven Bereichen angrenzend an die wenigstens eine Gate-Struktur; Bilden eines Zweifach-Liners, der die wenigstens eine Gate-Struktur und die aktiven Bereiche einkapselt; Abscheiden eines Isoliermaterials über dem Zweifach-Liner; Bilden einer Vielzahl von Ankerstrukturen zwischen den aktiven Bereichen; Bilden einer Vielzahl von Kontakten in elektrischem Kontakt mit den aktiven Bereichen; Ätzen wenigstens eines Liners des Zweifach-Liners; Ätzen ausgewählter Abschnitte des Isoliermaterials, um wenigstens einen Luftspalt zu bilden; und Abscheiden eines zweiten Liners innerhalb der Luftspalte, um Luft-Spacer-Strukturen zu bilden.
  20. Verfahren nach Anspruch 19, wobei das Ätzen des wenigstens einen Liners ein oberer Liner des Zweifach-Liners ist.
DE102020122500.8A 2019-09-27 2020-08-28 Luft-spacer-strukturen Pending DE102020122500A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/585,671 US11094794B2 (en) 2019-09-27 2019-09-27 Air spacer structures
US16/585,671 2019-09-27

Publications (1)

Publication Number Publication Date
DE102020122500A1 true DE102020122500A1 (de) 2021-04-01

Family

ID=74873022

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020122500.8A Pending DE102020122500A1 (de) 2019-09-27 2020-08-28 Luft-spacer-strukturen

Country Status (4)

Country Link
US (1) US11094794B2 (de)
CN (1) CN112582462A (de)
DE (1) DE102020122500A1 (de)
TW (1) TWI753545B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817491B2 (en) * 2020-07-21 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having an air gap along a gate spacer
US11876117B2 (en) 2021-10-18 2024-01-16 International Business Machines Corporation Field effect transistor with reduced parasitic capacitance and resistance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869379A (en) 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
US7342266B2 (en) * 2006-01-09 2008-03-11 International Business Machines Corporation Field effect transistors with dielectric source drain halo regions and reduced miller capacitance
US7741663B2 (en) 2008-10-24 2010-06-22 Globalfoundries Inc. Air gap spacer formation
US9305835B2 (en) 2014-02-26 2016-04-05 International Business Machines Corporation Formation of air-gap spacer in transistor
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9735246B1 (en) 2016-05-11 2017-08-15 International Business Machines Corporation Air-gap top spacer and self-aligned metal gate for vertical fets
US9831346B1 (en) * 2016-07-27 2017-11-28 GlobalFoundries, Inc. FinFETs with air-gap spacers and methods for forming the same
US10008577B2 (en) 2016-08-01 2018-06-26 Globalfoundries Inc. Methods of forming an air-gap spacer on a semiconductor device and the resulting device
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US10438972B2 (en) * 2016-09-12 2019-10-08 International Business Machines Corporation Sub-fin removal for SOI like isolation with uniform active fin height
US10461152B2 (en) * 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10128334B1 (en) * 2017-08-09 2018-11-13 Globalfoundries Inc. Field effect transistor having an air-gap gate sidewall spacer and method
US10607893B2 (en) * 2018-02-17 2020-03-31 Globalfoundries Inc. Middle of line structures
US10593599B2 (en) * 2018-03-07 2020-03-17 Globalfoundries Inc. Contact structures
US10395988B1 (en) * 2018-04-10 2019-08-27 International Business Machines Corporation Vertical FET transistor with reduced source/drain contact resistance
US10833165B2 (en) * 2018-04-30 2020-11-10 International Business Machines Corporation Asymmetric air spacer gate-controlled device with reduced parasitic capacitance

Also Published As

Publication number Publication date
TWI753545B (zh) 2022-01-21
CN112582462A (zh) 2021-03-30
US20210098591A1 (en) 2021-04-01
TW202127584A (zh) 2021-07-16
US11094794B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
DE102020100101B4 (de) Verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102019116395B4 (de) Herstellungsverfahren zum steuern von profilen von ersatz-gates und zugehörige halbleitervorrichtung
DE102019205650A1 (de) Nanosheet-Feldeffekttransistor mit einem zweidimensionalen halbleitenden Material
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE102018115909A1 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102018115204A1 (de) Strukturierungsverfahren für halbleiter-bauelemente und daraus resultierende strukturen
DE102017128235A1 (de) Strukturierungsverfahren für ein halbleiterbauelement und daraus resultierende strukturen
DE102018101652A1 (de) Integrierte Schaltungsvorrichtung und Verfahren zum Herstellen derselben
DE102014019523A1 (de) Kontaktstruktur und Verfahren zur Bildung
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102008054320A1 (de) Halbleitereinrichtungen und Verfahren zu deren Herstellung
DE102018220751A1 (de) Middle-of-line strukturen
DE102017110443A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019206553A1 (de) Halbleitervorrichtung mit verbesserter Gate-Source/Drain-Metallisierungsisolation
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE102019216082A1 (de) Skalierter gate-kontakt und source/drain-kappe
DE102020122500A1 (de) Luft-spacer-strukturen
DE102018211250B4 (de) Finnen-basierte diodenstrukturen mit einem neu ausgerichteten merkmal-layout und deren herstellung
DE112012002648T5 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102020128835A1 (de) Halbleitervorrichtung und verfahren
DE102018127446B4 (de) Metallschienenleiter für nichtplanare Halbleiterbauteile und Verfahren zur Bildung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., MALTA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: V. FUENER EBBINGHAUS FINCK HANO, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., MALTA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, CA, US

R016 Response to examination communication