DE102020128835A1 - Halbleitervorrichtung und verfahren - Google Patents

Halbleitervorrichtung und verfahren Download PDF

Info

Publication number
DE102020128835A1
DE102020128835A1 DE102020128835.2A DE102020128835A DE102020128835A1 DE 102020128835 A1 DE102020128835 A1 DE 102020128835A1 DE 102020128835 A DE102020128835 A DE 102020128835A DE 102020128835 A1 DE102020128835 A1 DE 102020128835A1
Authority
DE
Germany
Prior art keywords
fins
regions
cut
sections
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020128835.2A
Other languages
English (en)
Inventor
Yu-Lien Huang
Chuan-Hui Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020128835A1 publication Critical patent/DE102020128835A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Verfahren umfasst: Ausbilden von Finnen, die sich über ein Halbleitersubstrat erstrecken; Ausbilden einer Fotoresist-Struktur über den Finnen; Strukturieren einer serpentinenförmigen Schnittstruktur in der Fotoresist-Struktur, um eine Schnittmaske auszubilden, wobei sich die serpentinenförmige Schnittstruktur über die Finnen erstreckt, wobei die serpentinenförmige Schnittstruktur sich abwechselnde Brückenregionen und Schnittregionen aufweist, wobei sich jede Schnittregion in einer ersten Richtung erstreckt, wobei sich jede Brückenregion zwischen benachbarten Schnittregionen in einer zweiten Richtung erstreckt, wobei die zweite Richtung innerhalb von 30° davon ist, orthogonal zu der ersten Richtung zu verlaufen; und Durchführen eines Ätzprozesses unter Verwendung der Schnittmaske als Ätzmaske.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/015,953 , eingereicht am 27. April 2020, welche durch Bezugnahme vollumfänglich in die vorliegende Anmeldung aufgenommen wird.
  • STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielfalt von elektronischen Anwendungen, wie zum Beispiel in Personalcomputern, Mobiltelefonen, Digitalkameras und anderen elektronischen Vorrichtungen, verwendet. Halbleitervorrichtungen werden für gewöhnlich durch sequenzielles Abscheiden von isolierenden oder dielektrischen Schichten, leitfähigen Schichten und Halbleitermaterialschichten über einem Halbleitersubstrat und Strukturieren der verschiedenen Materialschichten unter Einsatz von Lithographie, um Schaltungskomponenten und -elemente darauf auszubilden, hergestellt.
  • Die Halbleiterindustrie verbessert laufend die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch laufende Reduktionen der minimalen Merkmalgröße, die es ermöglichen, mehr Komponenten in eine bestimmte Fläche zu integrieren. Mit der Reduzierung der minimalen Merkmalgrößen treten jedoch weitere Probleme auf, die gelöst werden sollten.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Figuren verstehen. Es wird betont, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A, 1B, 2A, 2B, 2C und 2D stellen perspektivische Ansichten und Querschnittansichten von Zwischenstadien bei der Ausbildung einer Finnen-Feldeffekt-Transistorvorrichtung (FinFET-Vorrichtung) gemäß einigen Ausführungsformen dar.
    • 3, 4A, 4B, 4C, 5A, 5B und 5C stellen Querschnittansichten und Draufsichten von Zwischenstadien bei der Ausbildung einer Schnittmaske, die bei der Ausbildung einer FinFET-Vorrichtung verwendet wird, gemäß einigen Ausführungsformen dar.
    • 6A, 6B, 6C, 7A, 7B, 7C, 8A, 8B, 8C, 9A, 9B, 9C, 10A, 10B, 10C, 11A, 11B und 11C stellen Querschnittansichten und Draufsichten von Zwischenstadien bei der Ausbildung von Source/Drain-Kontakten einer FinFET-Vorrichtung gemäß einigen Ausführungsformen dar.
    • 12 und 13 stellen Draufsichten von Schnittregionen in den Source/Drain-Kontakten einer FinFET-Vorrichtung gemäß einigen Ausführungsformen dar.
    • 14A, 14B, 14C, 15A, 15B, 15C, 16A, 16B, 16C, 17A, 17B, 17C, 18A, 18B und 18C stellen Querschnittansichten und Draufsichten von Zwischenstadien bei der Ausbildung von Schnittregionen in den Finnen einer FinFET-Vorrichtung gemäß einigen Ausführungsformen dar.
    • 19A, 19B, 19C, 20A, 20B, 20C, 21A, 21B, 21C, 22A, 22B, 22C, 23A, 23B und 23C stellen Querschnittansichten und Draufsichten von Zwischenstadien bei der Ausbildung von Schnittregionen in den Finnen einer FinFET-Vorrichtung gemäß einigen Ausführungsformen dar.
    • 24A, 24B, 24C, 25A, 25B, 25C, 26A, 26B, 26C, 27A, 27B und 27C stellen Querschnittansichten und Draufsichten von Zwischenstadien bei der Ausbildung von Schnittregionen in den Dummy-Gate-Stapeln einer FinFET-Vorrichtung gemäß einigen Ausführungsformen dar.
    • 28A, 28B, 28C, 29A, 29B, 29C, 30A, 30B, 30C, 31A, 31B und 31C stellen Querschnittansichten und Draufsichten von Zwischenstadien bei der Ausbildung von Schnittregionen in den Gate-Stapeln einer FinFET-Vorrichtung gemäß einigen Ausführungsformen dar.
    • 32A, 32B, 32C, 32D, 33A, 33B, 33C, 34A, 34B, 34C, 35A, 35B und 35C stellen Querschnittansichten und Draufsichten von Zwischenstadien bei der Ausbildung von Schnittregionen in den Metallleitungen einer FinFET-Vorrichtung gemäß einigen Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden konkrete Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und nicht als einschränkend zu verstehen. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale ausgebildet sein können, derart, dass die ersten und die zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können in diesem Dokument räumlich relative Begriffe wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie sie in den Figuren dargestellt ist, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung andere Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb mit einschließen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die in diesem Dokument verwendeten räumlich relativen Bezeichnungen können desgleichen dementsprechend ausgelegt werden.
  • Halbleitervorrichtungen und Verfahren zum Herstellen derselben werden gemäß verschiedenen Ausführungsformen bereitgestellt. Insbesondere werden Schnitte zwischen Source/Drain-Kontakten von FinFET-Vorrichtungen mittels einer serpentinenförmigen Schnittmaske ausgebildet. Die serpentinenförmige Schnittmaske weist gerade Schnittabschnitte auf, die durch gerade Brückenabschnitte verbunden sind, wobei die Schnittabschnitte und die Brückenabschnitte im Wesentlichen in einem rechten Winkel zueinander verlaufen. Durch Vorsehen von geraden Abschnitten, die im Wesentlichen in einem rechten Winkel zueinander verlaufen, können Rundungseffekte während fotolithografischen Schritten verringert werden, was die Größe der Schnittregionen reduzieren kann. Das Reduzieren der Größe der Schnittregionen auf diese Weise kann Source/Drain-Kontakte von größerer Größe ermöglichen, was die Leitfähigkeit und den Kontaktwiderstand der Source/Drain-Kontakte verbessern kann. Die Verwendung einer serpentinenförmigen Schnittmaske, wie sie in diesem Dokument beschrieben wird, kann auch ein größeres Überlappungsfenster bei der Verarbeitung ermöglichen, was eine kleinere Mindestbeabstandung zwischen Schnittregionen ohne erhöhtes Risiko der Brückenbildung oder anderer Prozessmängel ermöglichen kann.
  • Bei jeder der verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszahlen verwendet, um gleiche Elemente zu kennzeichnen. Bei manchen dargestellten Ausführungsformen wird die Ausbildung von Fin-Feldeffekt-Transistoren (FinFETs) als Beispiel verwendet, um das Konzept der vorliegenden Offenbarung zu erläutern. Die dargestellten FinFETs können auf eine Weise elektrisch gekoppelt werden, dass sie beispielsweise als ein Transistor oder mehrere Transistoren, beispielsweise als zwei oder mehr Transistoren, arbeiten. Andere Arten von Transistoren wie etwa Planartransistoren, Gate-All-Around-Transistoren (GAA-Transistoren) oder dergleichen können ebenfalls die Ausführungsformen der vorliegenden Offenbarung implementieren. In diesem Dokument besprochene Ausführungsformen sollen Beispiele bereitstellen, um die Herstellung oder Verwendung des Gegenstandes dieser Offenbarung zu ermöglichen, und ein Durchschnittsfachmann wird ohne Weiteres Modifikationen verstehen, die vorgenommen werden können, ohne von in Erwägung gezogenen Schutzumfängen verschiedener Ausführungsformen abzugehen. Gleiche Bezugszahlen und -zeichen in den nachstehenden Figuren beziehen sich auf gleiche Komponenten. Wenngleich Verfahrensausführungsformen als in einer bestimmten Reihenfolge durchgeführt werdend besprochen werden, können andere Verfahrensausführungsformen in jedweder logischen Reihenfolge durchgeführt werden. Manche in diesem Dokument besprochenen Ausführungsformen werden in Zusammenhang mit FinFETs besprochen, die mittels eines Gate-Last-Prozesses ausgebildet werden. Bei anderen Ausführungsformen kann ein Gate-First-Prozess verwendet werden. Außerdem berücksichtigen manche Ausführungsformen Aspekte, die bei planaren Vorrichtungen wie etwa planaren FETs verwendet werden.
  • 1A zeigt eine dreidimensionale Ansicht eines Zwischenschritts bei der Ausbildung einer FinFET-Struktur gemäß einigen Ausführungsformen. 1A zeigt ferner Referenzquerschnitte, die bei nachfolgenden Figuren verwendet werden. Querschnitt C-C verläuft entlang einer Längsachse einer Finne 24 und in einer Richtung von beispielsweise einem Stromfluss zwischen den Source/Drain-Regionen 42 eines FinFET. Querschnitt D-D verläuft im rechten Winkel zu Querschnitt D-D und entlang einer Längsachse eines Dummy-Gate-Stapels 30. Querschnitt D-D verläuft beispielsweise in einer Richtung im rechten Winkel zu der Richtung des Stromflusses zwischen den Source/Drain-Regionen 42 eines FinFET. Querschnitt B-B verläuft parallel zu Querschnitt D-D und erstreckt sich durch Source/Drain-Regionen 42 eines FinFET. Querschnitt E-E verläuft parallel zu Querschnitt C-C und ist zwischen benachbarten Source/Drain-Regionen 42 eines FinFET angeordnet. Nachfolgende Figuren nehmen der Klarheit halber auf diese Referenzquerschnitte Bezug. Die Finnen 24, die Source/Drain-Regionen 42 und der Dummy-Gate-Stapel 30 werden unten ausführlicher beschrieben.
  • Die in 1A dargestellte Struktur weist einen Wafer 10 auf, der ferner ein Substrat 20 aufweist. Das Substrat 20 kann ein Halbleitersubstrat, beispielsweise ein Bulk-Halbleiter, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen, sein, welches dotiert (z.B. mit einem p- oder n-Dotiermittel) oder undotiert sein kann. Das Substrat 20 kann ein Wafer, beispielweise ein Silizium-Wafer, sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolatorschicht ausgebildet ist. Die Isolatorschicht kann beispielsweise eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat, für gewöhnlich auf einem Silizium- oder Glassubstrat, bereitgestellt. Andere Substrate wie etwa ein mehrschichtiges Substrat oder Gradientensubstrat können ebenfalls verwendet werden. Bei manchen Ausführungsformen kann das Halbleitermaterial des Substrats 20 enthalten: Silizium; Germanium; einen Verbindungshalbleiter enthaltend Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter enthaltend Silizium-Germanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; oder Kombinationen daraus.
  • In 1A sind Finnen 24 in dem Substrat 20 ausgebildet dargestellt. Die Finnen 24 sind Halbleiterstreifen und können auch als „Halbleiterfinnen 24“, „Halbleiterstreifen 24“ oder „Streifen 24“ bezeichnet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind die Finnen 24 Teil des Originalsubstrats 20, und somit ist das Material der Finnen 24 derselbe wie jenes des Substrats 20. Bei manchen Ausführungsformen werden die Finnen 24 durch Ätzen der Abschnitte des Substrats 20, um Vertiefungen zu bilden, ausgebildet. Das Ätzen kann jedweder annehmbare Ätzprozess wie etwa reaktives Ionenätzen (RIE), neutrales Strahlenätzen (NBE), dergleichen oder eine Kombination daraus sein. Das Ätzen kann anisotrop sein. Die Finnen 24 können durch jedwedes geeignete Verfahren strukturiert werden. Beispielsweise können die Finnen 24 unter Verwendung eines oder mehrerer Fotolithografieprozesse, einschließlich Doppelstrukturierungs- und Multistrukturierungsprozessen, strukturiert werden. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Multistrukturierungsprozesse Fotolithografie und selbstjustierende Prozesse, was ermöglicht, Strukturen zu schaffen, welche beispielsweise Pitch-Größen aufweisen, die kleiner als das sind, was sonst mittels eines einzigen, direkten Fotolithografieprozesses erzielbar ist. Beispielsweise wird bei einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und mittels eines Fotolithografieprozesses strukturiert. Mittels eines selbstjustierenden Prozesses werden Abstandhalter entlang der strukturierten Opferschicht ausgebildet. Die Opferschicht wird dann entfernt, und die zurückbleibenden Abstandhalter können dann verwendet werden, um die Finnen 24 zu strukturieren. Bei manchen Ausführungsformen kann die Maske (oder andere Schicht) auf den Finnen 24 bleiben. Bei manchen Ausführungsformen können die Finnen 24 in einer Breite W2 (siehe 2D), die zwischen etwa 20 nm und etwa 60 nm beträgt, voneinander getrennt sein, wenngleich andere Breiten möglich sind.
  • Bei manchen Ausführungsformen können die Finnen 24 durch einen epitaktischen Wachstumsprozess ausgebildet werden. Beispielsweise kann eine dielektrische Schicht über einer oberen Oberfläche des Substrats 20 ausgebildet werden, und Gräben können durch die dielektrische Schicht geätzt werden, um das darunterliegende Substrat 20 freizulegen. Homoepitaktische Strukturen können in den Gräben epitaktisch aufgewachsen werden, und die dielektrische Schicht kann derart vertieft werden, dass die homoepitaktischen Strukturen von der dielektrischen Schicht vorstehen, um Finnen zu bilden. Zusätzlich dazu können bei manchen Ausführungsformen heteroepitaktische Strukturen für die Finnen 24 verwendet werden. Beispielsweise können die Finnen 24 in 1A vertieft werden und ein Material, das sich von dem der Finnen 24 unterscheidet, über den vertieften Finnen 24 epitaktisch aufgewachsen werden. Bei derartigen Ausführungsformen weisen die Finnen 24 das vertiefte Material sowie das über dem vertieften Material angeordnete epitaktisch aufgewachsene Material auf. Dementsprechend können die Finnen 24 aus einem Halbleitermaterial ausgebildet werden, das von dem des Substrats 20 verschieden ist. Gemäß einigen Ausführungsformen werden die Finnen 24 ausgebildet aus: Silizium; Germanium; einem Verbindungshalbleiter enthaltend Siliziumphosphid, Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einem Legierungshalbleiter enthaltend Silizium-Germanium, Galliumarsenidphosphid, Aluminiumindiumarsenid, Aluminiumgalliumarsenid, Galliumindiumarsenid, Galliumindiumphosphid und/oder Galliumindiumarsenidphosphid; oder Kombinationen daraus.
  • Bei noch einer weiteren Ausführungsform kann eine dielektrische Schicht über einer oberen Oberfläche des Substrats 20 ausgebildet werden, und Gräben können durch die dielektrische Schicht geätzt werden. Heteroepitaktische Strukturen können dann in den Gräben unter Verwendung eines von dem Substrat 20 verschiedenen Materials epitaktisch aufgewachsen werden, und die dielektrische Schicht kann derart vertieft werden, dass die heteroepitaktischen Strukturen von der dielektrischen Schicht vorstehen, um die Finnen 24 zu bilden. Bei manchen Ausführungsformen, bei denen homoepitaktische oder heteroepitaktische Strukturen epitaktisch aufgewachsen werden, können die epitaktisch aufgewachsenen Materialien während des Wachstums in-situ-dotiert werden, was vorhergehende und nachfolgende Implantationen eventuell ausschließt, wenngleich In-Situ- und Implantationsdotieren gemeinsam angewandt werden können.
  • Bei den oben dargestellten Ausführungsformen können die Finnen mittels eines beliebigen geeigneten Verfahrens strukturiert werden. Beispielsweise können die Finnen unter Verwendung eines oder mehrerer Fotolithografieprozesse, einschließlich Doppelstrukturierungs- und Multistrukturierungsprozessen, strukturiert werden. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Multistrukturierungsprozesse Fotolithografie und selbstjustierende Prozesse, was ermöglicht, Strukturen zu schaffen, welche beispielsweise Pitch-Größen aufweisen, die kleiner als das sind, was sonst mittels eines einzigen, direkten Fotolithografieprozesses erzielbar ist. Beispielsweise wird bei einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und mittels eines Fotolithografieprozesses strukturiert. Mittels eines selbstjustierenden Prozesses werden Abstandhalter entlang der strukturierten Opferschicht ausgebildet. Die Opferschicht wird dann entfernt, und die zurückbleibenden Abstandhalter oder Dorne können dann verwendet werden, um die Finnen zu strukturieren.
  • Wie in 1A dargestellt ist, können Flachgrabenisolationsregionen (STI-Regionen) 22 zwischen den Finnen 24 ausgebildet werden. Die STI-Regionen 22 können ein Material, beispielsweise ein Oxid wie etwa Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination daraus, aufweisen und können durch eine chemische Gasphasenabscheidung mit hochdichtem Plasma (HDP-CVD), eine fließfähige CVD (FCVD) (z.B. eine CVD-basierte Materialabscheidung in einem entfernten Plasmasystem und Nachhärten, um es in ein anderes Material, beispielsweise ein Oxid, umzuwandeln), dergleichen oder eine Kombination daraus ausgebildet werden. Andere Materialien, die durch einen beliebigen annehmbaren Prozess ausgebildet werden, können verwendet werden. Ein Temperprozess kann durchgeführt werden, sobald das Material ausgebildet ist. Wenngleich die STI-Regionen 22 als einzige Schicht dargestellt sind, können manche Ausführungsformen mehrere Schichten verwenden. Zum Beispiel kann bei manchen Ausführungsformen zunächst eine Auskleidung (nicht dargestellt) entlang Oberflächen des Substrats 20 und der Finnen 24 ausgebildet werden. Danach kann ein Füllmaterial, beispielsweise die oben besprochenen, über der Auskleidung ausgebildet werden.
  • Nach dem Ausbilden des Materials der STI-Regionen 22 kann ein Planarisierungsprozess durchgeführt werden, um Material der STI-Regionen 22 zu entfernen und die Finnen 24 freizulegen. Der Planarisierungsprozess kann beispielsweise ein chemischmechanischer Polierprozess (CMP-Prozess), ein Rückätzprozess, Kombinationen daraus oder dergleichen sein. Der Planarisierungsprozess kann die Finnen 24 derart freilegen, dass, nachdem der Planarisierungsprozess abgeschlossen wurde, obere Oberflächen der Finnen 24 und der STI-Regionen 22 niveaugleich sind. Bei Ausführungsformen, bei denen eine Maske auf den Finnen 24 bleibt, kann der Planarisierungsprozess die Maske freilegen oder die Maske entfernen, derart, dass, nachdem der Planarisierungsprozess abgeschlossen wurde, obere Oberflächen der Maske bzw. der Finnen 24 und der STI-Regionen 22 niveaugleich sind.
  • Die STI-Regionen 22 können derart vertieft werden, dass die oberen Abschnitte der Finnen 24 höher vorstehen als die zurückbleibenden Abschnitte der STI-Regionen 22. Die oberen Oberflächen der STI-Regionen 22 können eine flache Oberfläche wie dargestellt, eine konvexe Oberfläche, eine konkave Oberfläche (beispielsweise „Dishing“) oder eine Kombination daraus aufweisen. Die STI-Regionen 22 können durch einen annehmbaren Ätzprozess wie etwa einen, der selektiv auf das Material der STI-Regionen 22 ist (z.B. das Material der STI-Regionen 22 mit einer schnelleren Rate als das Material der Finnen 24 ätzt), vertieft werden. Das Ätzen kann beispielsweise durch einen Trockenätzprozess wie etwa einen Prozess, bei dem HF3 und NH3 als Ätzgase verwendet werden, durchgeführt werden. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird das Vertiefen der STI-Regionen 22 mittels eines Nassätzprozesses durchgeführt. Zum Beispiel kann eine Oxidentfernung mittels verdünnter Flusssäure (dHF-Säure) angewandt werden.
  • Ferner auf 1A Bezug nehmend sind auf den oberen Oberflächen und an den Seitenwänden der Finnen 24 Dummy-Gate-Stapel 30 ausgebildet. Jeder Dummy-Gate-Stapel 30 kann ein Dummy-Gate-Dielektrikum 32 und eine Dummy-Gate-Elektrode 34, die über dem Dummy-Gate-Dielektrikum 32 ausgebildet ist, aufweisen. Jeder der Dummy-Gate-Stapel 30 kann auch eine Maskenschicht 36 über der Dummy-Gate-Elektrode 34 aufweisen. Die Maskenschicht 36 kann eine oder mehrere Schichten aufweisen. Dummy-Gate-Stapel 30 können eine einzige oder mehrere Finnen 24 und/oder STI-Regionen 22 überqueren. Dummy-Gate-Stapel 30 weisen auch Längsrichtungen in einem rechten Winkel zu den Längsrichtungen der Finnen 24 auf.
  • Das Dummy-Gate-Dielektrikum 32 kann beispielsweise Siliziumoxid, Siliziumnitrid, eine Kombination daraus oder dergleichen enthalten und kann gemäß annehmbaren Methoden abgeschieden oder thermisch aufgewachsen werden. Die Dummy-Gate-Elektrode 34 kann über dem Dummy-Gate-Dielektrikum 32 abgeschieden und dann planarisiert werden, beispielsweise mittels CMP. Die Maskenschicht 36 kann über den Dummy-Gate-Elektroden 34 abgeschieden werden. Die Dummy-Gate-Elektrode 34 kann ein leitfähiges oder nichtleitfähiges Material sein und kann aus einer Gruppe umfassend amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Silizium-Germanium (poly-SiGe), metallische Nitride, metallische Silizide, metallische Oxide und Metalle ausgewählt werden. Die Dummy-Gate-Elektrode 34 kann mittels physikalischer Gasphasenabscheidung (PVD), CVD, Sputterabscheidung oder anderer Methoden, die im Stand der Technik bekannt und zum Abscheiden des gewählten Materials verwendet werden, abgeschieden werden. Die Dummy-Gate-Elektrode 34 kann aus anderen Materialien hergestellt werden, die eine hohe Ätzselektivität von dem Ätzen von Isolationsregionen aufweisen. Die Maskenschicht 36 kann beispielsweise Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbonitrid, dergleichen oder Kombinationen daraus enthalten. Es wird festgehalten, dass das Dummy-Gate-Dielektrikum 32 als die Finnen 24 und die STI-Regionen 22 überdeckend dargestellt ist, dass jedoch bei anderen Ausführungsformen das Dummy-Gate-Dielektrikum 32 derart abgeschieden werden kann, dass sich das Dummy-Gate-Dielektrikum 32 nicht auf Oberflächen der STI-Regionen 22 erstreckt.
  • Als Nächstes werden Gate-Abstandhalter 38 an den Seitenwänden der Dummy-Gate-Stapel 30 ausgebildet. Bei manchen Ausführungsformen kann eine thermische Oxidation oder eine Abscheidung gefolgt von einer aniostropen Ätzung die Gate-Abstandhalter 38 ausbilden. Gemäß manchen Ausführungsformen der vorliegenden Offenbarung werden die Gate-Abstandhalter 38 aus einem dielektrischen Material wie etwa Siliziumnitrid, Siliziumoxid, Siliziumcarbonitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid oder dergleichen ausgebildet und können eine einschichtige Struktur oder eine mehrschichtige Struktur, die mehrere dielektrische Schichten aufweist, sein. Nach Ausbildung der Gate-Abstandhalter 38 können Implantationen für leicht dotierte Source/Drain-Regionen (LDD-Regionen) (nicht explizit dargestellt) durchgeführt werden. Bei manchen Ausführungsformen werden eine oder mehrere Schichten der Gate-Abstandhalter 38 nach Implantation der LDD-Regionen ausgebildet.
  • Immer noch auf 1A Bezug nehmend werden gemäß einigen Ausführungsformen in den Finnen 24 epitaktische Source/Drain-Regionen 42 ausgebildet. Ein Ätzschritt (der in weiterer Folge als Source/Drain-Vertiefen bezeichnet wird) kann durchgeführt werden, um die Abschnitte der Finnen 24, die nicht durch den Dummy-Gate-Stapel 30 und die Gate-Abstandhalter 38 überdeckt werden, zu ätzen. Das Vertiefen kann ein anisotroper Ätzprozess sein, welcher die Abschnitte der Finnen 24, die direkt unter den Dummy-Gate-Stapeln 30 und den Gate-Abstandhaltern 38 liegen, nicht ätzt. Die oberen Oberflächen der vertieften Finnen 24 können tiefer liegen als die oberen Oberflächen der STI-Regionen 22, wie in 1A ersichtlich ist. Zum Beispiel können die Finnen 24 mittels eines selektiven Ätzmittels wie etwa NF3 und NH3, HF und NH3 oder dergleichen geätzt werden. Bei anderen Ausführungsformen werden die Finnen 24 nicht vor Ausbildung der epitaktischen Source/Drain-Regionen 42 vertieft.
  • Epitaktische Source/Drain-Regionen 42 werden dann gemäß einigen Ausführungsformen auf den vertieften Abschnitten der Finnen 24 ausgebildet. Die epitaktischen Source/Drain-Regionen 42 können zum Beispiel durch selektives Aufwachsen von Halbleitermaterial(ien) von den vertieften Abschnitten der Finnen 24 aus ausgebildet werden, was die in 1A dargestellte Struktur ergibt. Gemäß einigen Ausführungsformen enthalten die epitaktischen Source/Drain-Regionen 42 Siliziumgermanium, Silizium, Silizium-Kohlenstoff, Germanium, dergleichen oder Kombinationen daraus. Je nachdem, ob der resultierende FinFET ein p-FinFET oder ein n-FinFET ist, kann während des epitaktischen Wachstumsprozesses ein p- oder ein n-Fremdstoff in-situ-dotiert werden. Zum Beispiel können, wenn der resultierende FinFET ein p-FinFET ist, Siliziumgermanium, Germanium, Germaniumzinn, bordotiertes Siliziumgermanium (SiGeB), bordotiertes Germanium, dergleichen oder Kombinationen daraus aufgewachsen werden. Wenn der resultierende FinFET ein n-FinFET ist, können Siliziumphosphid (SiP), Siliziumcarbid (SiC), phosphordotiertes Siliziumcarbid (SiCP) oder dergleichen aufgewachsen werden. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung werden epitaktische Source/Drain-Regionen 42 aus einem III-V-Verbindungshalbleiter wie etwa GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlAs, AlP, GaP, Kombinationen daraus oder Mehrfachschichten daraus ausgebildet. Die epitaktischen Source/Drain-Regionen 42 können auch Oberflächen aufweisen, die von jeweiligen Oberflächen der Finnen 24 erhaben sind, und können Facetten aufweisen. Nachfolgende Figuren zeigen Strukturen, die aus der in 1A dargestellten Struktur ausgebildet wurden, jedoch können die in diesem Dokument beschriebenen Ausführungsformen und Methoden bei den in 1A dargestellten Strukturen oder anderen Strukturen, Ausführungsformen oder Vorrichtungen verwendet werden.
  • Infolge der Epitaxieprozesse, die verwendet werden, um die epitaktischen Source/Drain-Regionen 42 auszubilden, können obere Oberflächen der epitaktischen Source/Drain-Regionen Facetten aufweisen, die sich seitlich über Seitenwände der Finnen 24 hinaus erstrecken. Bei manchen Ausführungsformen bewirken diese Facetten, dass benachbarte Source/Drain-Regionen 42 eines selben FinFET ineinander übergehen. 1B zeigt eine dreidimensionale Ansicht einer Struktur, die der in 1A dargestellten ähnlich ist, außer dass benachbarte Source/Drain-Regionen 42 ineinander übergehen. Bei anderen Ausführungsformen bleiben, nachdem der Epitaxieprozess abgeschlossen ist, benachbarte Source/Drain-Regionen 42 getrennt, wie in 1A veranschaulicht wird. Bei anderen Ausführungsformen erstrecken sich die Finnen 24 oberhalb der STI-Regionen 22, und die Gate-Abstandhalter 38 sind derart ausgebildet, dass sie einen Abschnitt der Seitenwände von Finnen 24, die sich oberhalb der STI-Regionen 22 erstrecken, überdecken und dadurch das epitaktische Wachstum blockieren.
  • Nunmehr auf 2A bis 2D Bezug nehmend wurde darin ein erstes Zwischenschicht-Dielektrikum (ILD) 48 über der in 1A dargestellten Struktur abgeschieden. 2B zeigt eine Querschnittansicht entlang Querschnitt B-B aus 1A, 2C zeigt eine Querschnittansicht entlang Querschnitt C-C, und 2D zeigt eine Querschnittansicht entlang Querschnitt D-D. Das erste ILD 48 kann aus einem dielektrischen Material ausgebildet und durch jedes beliebige geeignete Verfahren wie etwa CVD, plasmaunterstützte CVD (PECVD) oder fließfähige CVD (FCVD) abgeschieden werden. Dielektrische Materialien können Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen sein. Andere Isolationsmaterialien, die durch jeden beliebigen annehmbaren Prozess ausgebildet werden, können angewandt werden. Bei manchen Ausführungsformen wird eine Kontaktätzstoppschicht (CESL) 46 zwischen dem ersten ILD 48 und den epitaktischen Source/Drain-Regionen 42 und den Gate-Abstandhaltern 38 angeordnet. Die CESL 46 kann ein dielektrisches Material wie etwa Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid, Siliziumcarbonitrid, ein Material mit niedrigem k-Wert oder dergleichen enthalten, welches eine andere Ätzrate als das Material des darüberliegenden ersten ILD 48 aufweist. Ein Planarisierungsprozess wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess kann durchgeführt werden, um die oberen Oberflächen des ersten ILD 48 zu nivellieren. Das erste ILD 48 kann bei manchen Ausführungsformen eine Dicke T1 (siehe 2B) zwischen etwa 50 nm und etwa 80 nm aufweisen. Andere Dicken sind möglich.
  • Gemäß einigen Ausführungsformen werden das Dummy-Gate-Dielektrikum 32, die Dummy-Gate-Elektrode 34 und die Maskenschicht 36 entfernt und ein Ersatz-Gate-Stapel 60 ausgebildet. Bei manchen Ausführungsformen können das Dummy-Gate-Dielektrikum 32, die Dummy-Gate-Elektrode 34 und die Maskenschicht 36 mittels eines anisotropen Trockenätzprozesses entfernt werden. Zum Beispiel kann der Ätzprozess einen Trockenätzprozess unter Verwendung von Reaktionsgas(en) umfassen, der das Dummy-Gate-Dielektrikum 32, die Dummy-Gate-Elektrode 34 und die Maskenschicht 36 selektiv ätzt, ohne das erste ILD 48 oder die Gate-Abstandhalter 38 zu ätzen. Bei manchen Ausführungsformen kann ein Nassätzprozess oder ein Oxidentfernungsprozess verwendet werden. Bei manchen Ausführungsformen wird das Dummy-Gate-Dielektrikum 32 in einer ersten Region eines Die (z.B. einer Kernlogikregion) entfernt und bleibt in einer zweiten Region des Die (z.B. einer Eingangs/Ausgangs-Region) bestehen. Das Entfernen des Dummy-Gate-Dielektrikums 32 und der Dummy-Gate-Elektrode 34 bildet eine Vertiefung, die eine Kanalregion einer jeweiligen Finne 24 freilegt. Während des Entfernens kann das Dummy-Gate-Dielektrikum 32 als Ätzstoppschicht verwendet werden, wenn die Dummy-Gate-Elektroden 34 geätzt werden. Das Dummy-Gate-Dielektrikum 32 kann dann optional nach dem Entfernen der Dummy-Gate-Elektroden 34 entfernt werden.
  • Der Ersatz-Gate-Stapel 60 weist gemäß einigen Ausführungsformen eine Gate-Dielektrikum-Schicht 52 und eine Gate-Elektrode 56 auf. Gate-Dielektrikum-Schichten 52 werden konform in den Vertiefungen abgeschieden wie etwa auf den oberen Oberflächen und an den Seitenwänden der Finnen 24 und an Seitenwänden der Gate-Abstandhalter 38. Die Gate-Dielektrikum-Schichten 52 können auch auf der oberen Oberfläche der STI 22 ausgebildet werden. Gemäß einigen Ausführungsformen enthalten die Gate-Dielektrikum-Schichten 52 Siliziumoxid, Siliziumnitrid oder Mehrfachschichten daraus. Bei manchen Ausführungsformen weisen die Gate-Dielektrikum-Schichten 52 ein dielektrisches Material mit hohem k-Wert auf, und bei diesen Ausführungsformen können die Gate-Dielektrikum-Schichten 52 einen k-Wert größer als 7,0 aufweisen und können ein Metalloxid oder ein Silikat von Hafnium, Aluminium, Zirkonium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen daraus enthalten. Die Verfahren zum Ausbilden der Gate-Dielektrikum-Schichten 52 können Molekularstrahlabscheidung (MBD), Atomlagenabscheidung (ALD), PECVD, dergleichen oder Kombinationen daraus umfassen. Bei Ausführungsformen, bei denen Abschnitte des Dummy-Gate-Dielektrikums 32 in den Vertiefungen bleiben, enthalten die Gate-Dielektrikum-Schichten 52 ein Material des Dummy-Gate-Dielektrikums 32 (z.B. SiO2).
  • Die Gate-Elektroden 56 werden jeweils über die Gate-Dielektrikum-Schichten 52 abgeschieden und füllen die verbleibenden Abschnitte der Vertiefungen. Die Gate-Elektroden 56 können ein metallhaltiges Material wie etwa Titannitrid, Titanoxid, Tantalnitrid, Tantalcarbid, Kobalt, Ruthenium, Aluminium, Wolfram, Kombinationen daraus oder Mehrfachschichten daraus enthalten. Beispielsweise kann, wenngleich in 2A und 2D eine einschichtige Gate-Elektrode 56 dargestellt ist, die Gate-Elektrode 56 jede beliebige Anzahl von Auskleidungsschichten, jede beliebige Anzahl von Austrittsarbeitseinstellungsschichten und ein Füllmaterial aufweisen. Ein Planarisierungsprozess, beispielsweise ein CMP-Prozess, kann durchgeführt werden, um die überschüssigen Abschnitte der Gate-Dielektrikum-Schichten 52 und des Materials der Gate-Elektroden 56 zu entfernen, wobei die überschüssigen Abschnitte über der oberen Oberfläche des ILD 48 sind. Die zurückbleibenden Materialabschnitte der Gate-Elektroden 56 und der Gate-Dielektrikum-Schichten 52 bilden somit Ersatz-Gates 60 der resultierenden FinFETs. Die Gate-Elektroden 56 und die Gate-Dielektrikum-Schichten 52 können gemeinsam als „Ersatz-Gate-Stapel 60“, „Gate-Stapel 60“ oder „Gate-Struktur 60“ bezeichnet werden. Die Ersatz-Gate-Stapel 60 können sich entlang Seitenwänden einer Kanalregion der Finnen 24 erstrecken. Bei manchen Ausführungsformen können die Gate-Stapel 60 und die Gate-Abstandhalter 38 eine Breite W1 (siehe 2C) aufweisen, die zwischen etwa 9 nm und etwa 30 nm beträgt, wenngleich andere Breiten möglich sind. Bei manchen Ausführungsformen können die Gate-Stapel 60 einen Pitch P1 (siehe 2C) aufweisen, der zwischen etwa 39 nm und etwa 60 nm beträgt, wenngleich andere Pitch-Abstände möglich sind.
  • Die Ausbildung der Gate-Dielektrikum-Schichten 52 in verschiedenen Regionen des Wafers 10 kann gleichzeitig erfolgen, derart, dass die Gate-Dielektrikum-Schichten 52 in jeder Region aus denselben Materialien ausgebildet werden, und die Ausbildung der Gate-Elektroden 56 kann gleichzeitig erfolgen, derart, dass die Gate-Elektroden 56 in jeder Region aus denselben Materialien ausgebildet werden. Bei manchen Ausführungsformen können die Gate-Dielektrikum-Schichten 52 in jeder Region durch verschiedene Prozesse ausgebildet werden, derart, dass die Gate-Dielektrikum-Schichten 52 verschiedene Materialien sein können, und/oder die Gate-Elektroden 56 in jeder Region können durch verschiedene Prozesse ausgebildet werden, derart, dass die Gate-Elektroden 56 verschiedene Materialien sein können. Verschiedene Maskierungsschritte können verwendet werden, um bei Verwendung von verschiedenen Prozessen entsprechende Regionen zu maskieren und freizulegen.
  • Immer noch auf 2A-2D Bezug nehmend können gemäß einigen Ausführungsformen Hartmasken 62 über den Gate-Stapeln 60 ausgebildet werden. Die Hartmasken 62 können aus Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid, Siliziumoxycarbid, Siliziumoxycarbonitrid, dergleichen oder Kombinationen daraus ausgebildet werden. Das Ausbilden der Hartmasken 62 kann Vertiefen der Gate-Stapel 60 (die Gate-Dielektrikum-Schichten 52 und entsprechende darüber liegende Gate-Elektroden 56 aufweisen) mittels eines oder mehrerer Ätzprozesse umfassen, um Vertiefungen auszubilden, so dass eine Vertiefung direkt über dem Gate-Stapel 60 und zwischen gegenüberliegenden Abschnitten von Gate-Abstandhaltern 38 ausgebildet wird. Wie in 2A und 2C dargestellt ist, können die Gate-Abstandhalter 38 auch geätzt werden. Dann wird ein dielektrisches Material in die Vertiefungen gefüllt und ein Planarisierungsprozess wird durchgeführt, um die überschüssigen Abschnitte des dielektrischen Materials zu entfernen. Die zurückbleibenden Abschnitte des dielektrischen Materials bilden die Hartmasken 62. Bei manchen Ausführungsformen können ein oder mehrere zusätzliche dielektrische Schichten über der vertieften Gate-Elektrode 56 ausgebildet werden, ehe die Hartmaske 62 ausgebildet wird, die beispielsweise eine Ätzstoppschicht aufweisen kann.
  • In 3 wird gemäß einigen Ausführungsformen ein zweites ILD 64 über dem ersten ILD 48 abgeschieden. Bei manchen Ausführungsformen ist das zweite ILD 64 ein fließfähiger Film, der mittels eines fließfähigen CVD-Verfahrens (FCVD-Verfahrens) ausgebildet wird. Bei manchen Ausführungsformen wird das zweite ILD 64 aus einem dielektrischen Material wie etwa PSG, BSG, BPSG, USG oder dergleichen ausgebildet und kann mittels eines beliebigen geeigneten Verfahrens wie etwa CVD und PECVD abgeschieden werden. Das zweite ILD 64 kann bei manchen Ausführungsformen eine Dicke zwischen etwa 10 nm und etwa 90 nm aufweisen. Andere Dicken sind möglich.
  • Immer noch auf 3 Bezug nehmend wird gemäß einigen Ausführungsformen über dem zweiten ILD 64 eine Hartmaskenschicht 66 ausgebildet. Bei manchen Ausführungsformen kann die Hartmaskenschicht 66 aus einem Material ausgebildet werden, das ein Metall enthält, beispielsweise ein Material enthaltend Titannitrid (TiN); Titan; Tantalnitrid, Tantal; ein metalldotiertes Carbid (z.B. Wolframcarbid (WC)) oder dergleichen); und/oder ein Metalloid (z.B. Siliziumnitrid, Bornitrid, Siliziumcarbid oder dergleichen); dergleichen; oder Kombinationen daraus. Bei manchen Ausführungsformen kann eine Materialzusammensetzung der Hartmaskenschicht 66 so bestimmt werden, dass sie eine hohe Ätzselektivität hinsichtlich anderer Schichten wie etwa dem zweiten ILD 64 und/oder hinsichtlich anderer nachfolgend ausgebildeter Schichten bietet. Die Hartmaskenschicht 66 kann durch einen Prozess wie etwa CVD, ALD oder dergleichen ausgebildet werden. Allerdings können jedwede beliebigen geeigneten Prozesse und Materialien verwendet werden. Bei manchen Ausführungsformen weist die Hartmaskenschicht 66 eine Dicke zwischen etwa 10 nm und etwa 30 nm auf, wenngleich andere Dicken möglich sind.
  • Bei manchen Ausführungsformen wird eine Deckschicht 67 über der Hartmaskenschicht 66 ausgebildet. Die Deckschicht 67 kann beispielsweise ein Oxid wie etwa ein Siliziumoxid oder dergleichen sein, das mittels FCVD, CVD, PECVD oder dergleichen ausgebildet werden kann. Bei manchen Ausführungsformen ist die Deckschicht 67 ein Niedertemperaturoxid (z.B. ein Oxid, das mittels einer Prozesstemperatur von 200 °C oder darunter abgeschieden wird). Andere geeignete Methoden oder Materialien können verwendet werden. Die Deckschicht 67 kann bei manchen Ausführungsformen eine Dicke zwischen etwa 20 nm und etwa 60 nm aufweisen. Andere Dicken sind möglich. Eine Maskenschicht 68 wird dann gemäß einigen Ausführungsformen über der Deckschicht 67 ausgebildet. Die Maskenschicht 68 kann aus einem geeigneten Material ausgebildet werden, das eine hohe Ätzselektivität hinsichtlich anderer Schichten wie etwa der Deckschicht 67 oder der Hartmaskenschicht 66 bietet. Beispielsweise kann die Maskenschicht 68 Silizium oder amorphes Silizium enthalten, wenngleich andere Materialien möglich sind. Die Maskenschicht 68 kann bei manchen Ausführungsformen eine Dicke zwischen etwa 20 nm und etwa 50 nm aufweisen. Andere Dicken sind möglich.
  • 3 bis 11C zeigen verschiedene Ansichten von Zwischenschritten bei der Ausbildung von Source/Drain-Kontakten 112 (siehe 11A-C) gemäß einigen Ausführungsformen. 4A, 5A, 6A, 7A, 8A, 9A, 10A und 11A zeigen Draufsichten der Struktur. 3, 4B, 5B, 6B, 7B, 8B, 9B, 10B und 11B zeigen Querschnittansichten entlang dem in 1A angezeigten Referenzquerschnitt B-B. 4C, 5C, 6C, 7C, 8C, 9C, 10C und 11C zeigen Querschnittansichten entlang dem in 1A angezeigten Referenzquerschnitt C-C. Die in den Figuren dargestellten verschiedenen Ansichten sind veranschaulichende Beispiele, und andere Ausgestaltungen oder Anordnungen als die dargestellten werden als in den Schutzumfang der vorliegenden Offenbarung fallend erachtet. Bei manchen der Figuren wurden der Übersichtlichkeit halber einige Merkmale weggelassen.
  • In 4A bis 4C wird, gemäß einigen Ausführungsformen, eine Fotoresist-Struktur 69 über der Maskenschicht 68 ausgebildet und so strukturiert, dass sie eine Schnittstruktur 74 aufweist. Die Schnittstruktur 74 wird verwendet, um Schnittregionen 111 zu definieren, die benachbarte Source/Drain-Kontakte 112 trennen (siehe 11A-C). 4A zeigt eine Draufsicht, die eine Schnittstruktur 74 über mehreren Gate-Stapeln 60 (welche Gate-Abstandhalter 38 aufweisen können) und mehreren Finnen 24 (welche epitaktische Source/Drain-Regionen 42 aufweisen können) gemäß einigen Ausführungsformen zeigt. 4A ist ein veranschaulichendes Beispiel, und einige Merkmale und Schichten wurden der Übersichtlichkeit halber weggelassen. Zusätzlich dazu können die Schnittstruktur 74, die Gate-Stapel 60, die Finnen 24 und/oder die epitaktischen Source/Drain-Regionen 42 anders als dargestellt sein oder eine andere Ausgestaltung als die dargestellte aufweisen. Zum Beispiel können, ähnlich der in 1B dargestellten Ausführungsform, die zwei oder mehr Finnen 24 benachbart sein. Als weiteres Beispiel können die Abschnitte der Schnittstruktur 74 verschiedene Größen, verschiedene Anzahlen oder verschiedene Anordnungen als die dargestellten aufweisen. Andere Varianten oder Ausgestaltungen als diese sind möglich und werden als in den Schutzumfang der vorliegenden Offenbarung fallend erachtet. 4B zeigt eine Ansicht entlang einem Querschnitt ähnlich dem in 4A dargestellten Querschnitt B-B, wobei der Querschnitt parallel zu den Gate-Stapeln 60 und zwischen zwei Gate-Stapeln 60 verläuft. 4C zeigt eine Ansicht entlang einem Querschnitt ähnlich dem in 4A dargestellten Querschnitt C-C, wobei der Querschnitt parallel zu den Finnen 24 und entlang einer Finne 24 verläuft.
  • Die in 4A-4C dargestellte Fotoresist-Struktur 69 ist eine dreischichtige Fotoresist-Struktur, die eine untere Schicht 70, eine mittlere Schicht 71 und eine obere Schicht 72 aufweist. 4A-4C zeigen die Fotoresist-Struktur 69, nachdem die obere Schicht 72 derart strukturiert wurde, dass sie die Schnittstruktur 74 aufweist. Bei anderen Ausführungsformen kann die Fotoresist-Struktur 69 eine andere Anzahl von Schichten aufweisen. In manchen Fällen kann das Verwenden einer dreischichtigen Fotoresist-Struktur 69 eine verbesserte Definition der Schnittstruktur 74 ermöglichen. Die obere Schicht 72 kann aus einem Fotoresist (z.B. einem lichtempfindlichen Material) ausgebildet werden, das organische Materialien enthält, und kann ein positives lichtempfindliches Material oder ein negatives lichtempfindliches Material sein. Bei manchen Ausführungsformen ist die untere Schicht 70 aus einem Polymermaterial ausgebildet und kann eine untere Antireflexbeschichtungsschicht (BARC-Schicht) sein. Die mittlere Schicht 71 kann ein anorganisches Material aufweisen, welches ein Nitrid (z.B. Siliziumnitrid), ein Oxynitrid (z.B. Siliziumoxynitrid), ein Oxid (z.B. Siliziumoxid), dergleichen oder Kombinationen daraus sein kann. Die mittlere Schicht 71 kann eine hohe Ätzselektivität hinsichtlich der oberen Schicht 72 und/oder der unteren Schicht 70 aufweisen. Die verschiedenen Schichten der Fotoresist-Struktur 69 können sequenziell flächendeckend abschieden werden, beispielsweise durch Verwendung von Aufschleuderprozessen und/oder geeigneten Abscheidungsprozessen. Wenngleich in diesem Dokument eine dreischichtige Fotoresist-Struktur 69 besprochen wird, kann bei anderen Ausführungsformen die Fotoresist-Struktur 69 eine einschichtige Struktur oder eine zweischichtige Struktur (welche z.B. nur die untere Schicht 70 und die obere Schicht 72 ohne die mittlere Schicht 71 aufweist) sein. Die Art von verwendeter Struktur (z.B. einschichtig, zweischichtig oder dreischichtig) kann von dem verwendeten Fotolithografieprozess abhängig sein. Zum Beispiel kann bei Extrem-Ultraviolett-Lithografieprozessen (EUV-Lithografieprozessen) eine Einfachschicht oder eine Zweifachschicht verwendet werden. Die für 4A-4C beschriebene Fotoresist-Struktur 69 ist ein Beispiel, und Fotoresist-Strukturen, die andere Schichten, Materialien oder Kombinationen daraus aufweisen, sind möglich.
  • Die Struktur 74 kann in der oberen Schicht 72 mittels eines geeigneten Fotolithografieprozesses ausgebildet werden. Bei manchen Ausführungsformen definiert die Schnittstruktur 74 Regionen, wo danach die Schnittmaske 76 (siehe 5A-5C) ausgebildet wird. In der Folge kann die obere Schicht 72 als Ätzmaske zum Strukturieren der mittleren Schicht 71 mittels eines Ätzprozesses (in den Figuren nicht gesondert dargestellt) verwendet werden. Der Ätzprozess kann anisotrop sein, so dass Öffnungen in der oberen Schicht 72 durch die mittlere Schicht 71 verlängert werden. Die mittlere Schicht 71 wird dann als Ätzmaske zum Strukturieren der unteren Schicht 70 mittels eines Ätzprozesses (in den Figuren nicht gesondert dargestellt) verwendet. Der Ätzprozess kann anisotrop sein, so dass die Öffnungen in der mittleren Schicht 71 durch die untere Schicht 70 verlängert werden. Als Teil des Ätzens der unteren Schicht 70 kann die obere Schicht 72 abgebaut werden.
  • Auf 4A Bezug nehmend kann gemäß einigen Ausführungsformen die Schnittstruktur 74 einen oder mehrere serpentinenförmige Abschnitte 74S und mehrere Inselabschnitte 74I aufweisen. Die serpentinenförmigen Abschnitte 74S und die Inselabschnitte 74I erstrecken sich über zwei oder mehr Gate-Stapel 60 (z.B. in der C-C-Richtung), um nachfolgend ausgebildete Schnittregionen 111 zu definieren, welche benachbarte Source/Drain-Kontakte 112 trennen (z.B. „abschneiden“) (siehe 11A-C). Einige beispielhafte Stellen, wo nachfolgend Schnittregionen 111 ausgebildet werden, sind in 4A gekennzeichnet. Ein Paar von benachbarten Schnittregionen 111 weist einen Trennungsabstand D1 auf, der für verschiedene Paare von Schnittregionen 111 verschieden sein kann. In manchen Fällen kann die Verwendung von sowohl serpentinenförmigen Abschnitten 74S als auch Inselabschnitten 74I für die Schnittstruktur 74 die Ausbildung von näherliegenden Schnittregionen 111 ohne unerwünschte Brückenbildung der Schnittstruktur 74 oder ohne erhöhten Kontaktwiderstand infolge von Rundung der Source/Drain-Kontakte 112 ermöglichen, was nachstehend ausführlicher beschrieben wird. Durch Ausbilden von Schnittregionen 111, die einen kleineren Trennungsabstand D1 aufweisen, kann die Fläche der Source/Drain-Kontakte 112 vergrößert und die Dichte der Source/Drain-Kontakte 112 erhöht werden. Beispielsweise können in manchen Fällen die in diesem Dokument beschriebenen Methoden ermöglichen, Schnittregionen 111 auszubilden, die einen Trennungsabstand D1 aufweisen, der zwischen etwa 16 nm und etwa 30 nm liegt, wenngleich andere Abstände möglich sind.
  • Wie in 4A dargestellt ist, können die serpentinenförmigen Abschnitte 74S eine durchgängige Region der Schnittstruktur 74 aufweisen, welche mehrere Schnittabschnitte 74C und mehrere Brückenabschnitte 74B aufweist. Die Schnittabschnitte 74C sind im Wesentlichen gerade Regionen des serpentinenförmigen Abschnitts 74S, die sich zwischen benachbarten Gate-Stapeln 60 erstrecken (z.B. im Wesentlichen in der C-C-Richtung), um nachfolgend ausgebildete Schnittregionen 111 zu definieren. Ein Schnittabschnitt 74C kann sich zwischen zwei oder mehreren benachbarten Gate-Stapeln 60 erstrecken. Die Brückenabschnitte 74B sind im Wesentlichen gerade Regionen des serpentinenförmigen Abschnitts 74S, die sich entlang Gate-Stapeln 60 erstrecken (z.B. im Wesentlichen in der B-B-Richtung) und sich zwischen Schnittabschnitten 74C erstrecken. Ein Brückenabschnitt 74B kann sich über eine oder mehrere benachbarte Finnen 24 erstrecken. Die Brückenabschnitte 74B sind mit den Schnittabschnitten 74C zusammenhängend, und die Brückenabschnitte 74B und die Schnittabschnitte 74C können annähernd rechtwinkelig zueinander verlaufen. Verschiedene parallele Schnittabschnitte 74C können rechtwinkelig versetzt sein (z.B. in der B-B-Richtung versetzt), und somit kann der serpentinenförmige Abschnitt 74S eine Krümmung oder gewundene Form aufweisen, die sich über einige der Orte schlängelt, wo nachfolgend Schnittregionen 111 auszubilden sind. Wie in 4A dargestellt ist, kann der serpentinenförmige Abschnitt 74S eine zusammenhängende Serie aus ähnlich geformten Regionen aufweisen (z.B. die eine periodische oder sich wiederholende Form aufweisen), wenngleich die Form der Regionen oder deren Anordnung anders als dargestellt sein kann. Bei anderen Ausführungsformen weisen einige oder alle der serpentinenförmigen Abschnitte 74S keine sich wiederholende Form auf. Der in 4A dargestellte serpentinenförmige Abschnitt 74S ist ein Beispiel, und bei anderen Ausführungsformen kann der serpentinenförmige Abschnitt 74S Brückenabschnitte 74B und Schnittabschnitte 74C mit anderen Abmessungen oder an anderen Orten als dargestellt angeordnet aufweisen.
  • Wie in 4A dargestellt ist, können sich die Brückenabschnitte 74B im Wesentlichen in einer Richtung erstrecken, die in einem Winkel A1 in Bezug auf einen zusammenhängenden Schnittabschnitt 74C verläuft. Der Winkel A1 kann an einem Ende eines Brückenabschnitts 74B und auf der Seite dieses Brückenabschnitts 74B, welche dem Schnittabschnitt 74C an dem entgegengesetzten Ende dieses Brückenabschnitts 74B zugewandt ist, gemessen werden. 4A zeigt, dass die Brückenabschnitte 74B annähernd rechtwinkelig (z.B. orthogonal) zu den Schnittabschnitten 74C sind und somit einen Winkel A1 von etwa 90° aufweisen. Allerdings kann bei anderen Ausführungsformen der Winkel A1 zwischen etwa 60° und etwa 90° betragen. Bei manchen Ausführungsformen liegt der Winkel A1 zwischen etwa 30° von der Längsrichtung der Gate-Stapel 60. Auf diese Weise kann der Winkel A1', der durch einen Brückenabschnitt 74B und einen benachbarten Schnittabschnitt 74C gebildet wird, zwischen etwa 90° und etwa 120° liegen. Durch Ausbilden der serpentinenförmigen Abschnitte 74S mit einem Winkel A1, der größer als etwa 60° ist (z.B. mit nahezu rechtwinkeligen Abschnitten), können die Schnittregionen 111 mit weniger Rundung ausgebildet werden, und die Fläche der Source/Drain-Kontaktregionen 112 kann vergrößert werden (dies wird für 12 ausführlicher beschrieben).
  • Die Inselabschnitte 74I sind von anderen Inselabschnitten 74I oder von den serpentinenförmigen Abschnitten 74S getrennt. Die Inselabschnitte 74I können sich zwischen zwei oder mehreren Gate-Stapeln 60 erstrecken (z.B. in der C-C-Richtung) und verschiedene Größen aufweisen. Wie in 4A dargestellt ist, können manche Inselabschnitte 74I zwischen Schnittabschnitten 74C eines serpentinenförmigen Abschnitts 74S angeordnet sein. Bei manchen Ausführungsformen können manche Inselabschnitte 74I zwischen Brückenabschnitten 74B eines serpentinenförmigen Abschnitts 74S angeordnet sein. Bei manchen Ausführungsformen können manche Inselabschnitte 74I zwischen zwei verschiedenen serpentinenförmigen Abschnitten 74S (nicht in den Figuren dargestellt) angeordnet sein.
  • 5A bis 5C zeigen das Strukturieren der Maskenschicht 68, um die Schnittmaske 76 gemäß einigen Ausführungsformen auszubilden. 5A-5C zeigen ähnliche Ansichten wie 4A-4C. Die Maskenschicht 68 kann durch Verwendung der strukturierten Fotoresist-Struktur 69 als Ätzmaske strukturiert werden. Auf diese Weise wird die Schnittmaske 76 durch Verwendung der zuvor beschriebenen Schnittstruktur 74 strukturiert und weist somit eine ähnliche Struktur auf. Beispielweise kann die Schnittmaske 76 Inselabschnitte 76I und serpentinenförmige Abschnitte 76S, ähnlich der Schnittstruktur 74, aufweisen. Zusätzlich dazu können die serpentinenförmigen Abschnitte 76S Brückenabschnitte 76B und Schnittabschnitte 76C aufweisen, die den Brückenabschnitten 74B und Schnittabschnitten 74C der Schnittstruktur 74 ähnlich sind. Das Strukturieren der Maskenschicht 68 kann mittels eines anistropen Ätzprozesses durchgeführt werden, so dass Öffnungen in der strukturierten Fotoresist-Struktur durch die Maskenschicht 68 verlängert werden und die Schnittstruktur 74 auf die Maskenschicht 68 übertragen wird. Der Ätzprozess kann beispielsweise ein anisotroper Trockenätzprozess sein und kann unter Verwendung von Prozessgasen wie etwa Cl2, NF3, HBr, CF4, dergleichen oder Kombinationen daraus durchgeführt werden.
  • Die Abmessungen oder Form der Schnittmaske 76 kann(können) etwa dieselbe(n) wie die Schnittstruktur 74 sein. Zum Beispiel kann die Schnittmaske 76 Brückenabschnitte 76B aufweisen, die sich in einem Winkel A1 von den Schnittabschnitten 76C erstrecken, wobei der Winkel A1 zwischen etwa 60° und etwa 90° beträgt. In manchen Fällen kann das Vorsehen eines Winkels A1, der größer als 60° ist, die Rundung der Schnittmaske 76 während des Strukturierens reduzieren und kann somit ermöglichen, dass Source/Drain-Kontakte 112 eine größere Kontaktfläche aufweisen (für 12-13 ausführlicher beschrieben). Bei manchen Ausführungsformen können die Brückenabschnitte 76B eine Länge LB aufweisen, die zwischen etwa 5 nm und etwa 30 nm beträgt, wenngleich andere Längen möglich sind. Die Brückenabschnitte 76B können eine Breite WB aufweisen, die zwischen etwa 0,5 nm und etwa 25 nm beträgt, wenngleich andere Breiten möglich sind. Bei manchen Ausführungsformen kann die Breite WB zwischen etwa 0,016% und etwa 100% der Breite W1 des Gate-Stapels 60 und der Abstandhalter 38 liegen. In manchen Fällen können Brückenabschnitte 76B, die eine kleinere Breite WB aufweisen, ermöglichen, dass Source/Drain-Kontakte 112 eine größere Fläche aufweisen. Dies wird nachstehend für 13 ausführlicher beschrieben. Bei manchen Ausführungsformen können die Schnittabschnitte 76C eine Länge LC aufweisen, die zwischen etwa 39 nm und etwa 60 nm liegt, wenngleich andere Längen möglich sind. Bei manchen Ausführungsformen kann die Länge LC zwischen etwa 100% und etwa 180% des Pitch P1 des Gate-Stapels 60 betragen. Bei manchen Ausführungsformen kann die Länge LC derart sein, dass die Seiten der Schnittabschnitte 76C über die Seiten der zusammenhängenden Brückenabschnitte 76B hinaus vorstehen. Dies wird in der in 13 dargestellten Ausführungsform veranschaulicht. Bei manchen Ausführungsformen können die Schnittabschnitte 76C eine Breite WC aufweisen, die zwischen etwa 15 nm und etwa 200 nm liegt, wenngleich andere Breiten möglich sind. Die Breite WC definiert die Breite jedes Schnittabschnitts 111 und definiert somit den Abstand D2 zwischen benachbarten Source/Drain-Kontakten 112 (siehe 11A-C und 12). Bei manchen Ausführungsformen kann die Breite WC zwischen etwa 25% und etwa 1000% der Breite W2 zwischen benachbarten Finnen 24 betragen. Bei manchen Ausführungsformen kann eine kleinere Breite WC ermöglichen, dass Source/Drain-Kontakte 112 eine größere Fläche aufweisen.
  • In 6A bis 6C ist, gemäß einigen Ausführungsformen, eine Fotoresist-Struktur 79 über der Schnittmaske 76 ausgebildet und strukturiert, um Öffnungen 83 auszubilden. 6A - 6C zeigen ähnliche Ansichten wie 5A - 5C. Die Öffnungen 83 können größere Regionen des Wafers 10 definieren, in denen in weiterer Folge Kontaktöffnungen 84 und Schnittregionen 111 ausgebildet werden (siehe 9A-C und 11A-C). Auf diese Weise können sich die Öffnungen 83 in der B-B-Richtung zwischen benachbarten Gate-Stapeln 60 und über epitaktische Source/Drain-Regionen 42 erstrecken. Als Referenz wurde die Schnittmaske 76 in 6A durch eine gestrichelte Umrisslinie dargestellt.
  • Die in 6A-6C dargestellte Fotoresist-Struktur 79 ist eine dreischichtige Fotoresist-Struktur, die eine untere Schicht 80, eine mittlere Schicht 81 und eine obere Schicht 82 aufweist. Die in 6A-6C dargestellte Fotoresist-Struktur 79 kann der für 4A-4C beschriebenen Fotoresist-Struktur 69 ähnlich sein. Zum Beispiel kann die untere Schicht 80 der unteren Schicht 70 ähnlich sein, die mittlere Schicht 81 kann der mittleren Schicht 71 ähnlich sein, oder die obere Schicht 82 kann der oberen Schicht 72 ähnlich sein. Die verschiedenen Schichten der Fotoresist-Struktur 79 können sequenziell flächendeckend abschieden werden, beispielsweise durch Verwendung von Aufschleuderprozessen und/oder geeigneten Abscheidungsprozessen. Wie in 6B-6C dargestellt ist, ist die untere Schicht 80 über der Deckschicht 67 und der Schnittmaske 76 ausgebildet. Die mittlere Schicht 81 ist über der unteren Schicht 80 ausgebildet, und die obere Schicht 82 ist über der mittleren Schicht 81 ausgebildet. Die für 6A-6C beschriebene Fotoresist-Struktur 79 ist ein Beispiel, und Fotoresist-Strukturen, die andere Schichten, Materialien oder Kombinationen daraus aufweisen, sind möglich.
  • 6A-6C zeigen die Fotoresist-Struktur 79, nachdem die obere Schicht 82, beispielsweise mittels eines geeigneten Fotolithografieprozesses, strukturiert wurde. In weiterer Folge kann die obere Schicht 82 als Ätzmaske zum Strukturieren der mittleren Schicht 81 mittels eines Ätzprozesses (in den Figuren nicht gesondert dargestellt) verwendet werden. Der Ätzprozess kann anisotrop sein, so dass Öffnungen 83 in der oberen Schicht 82 durch die mittlere Schicht 81 verlängert werden. Die mittlere Schicht 81 wird dann als Ätzmaske zum Strukturieren der unteren Schicht 80 mittels eines Ätzprozesses (in den Figuren nicht gesondert dargestellt) verwendet. Der Ätzprozess kann anisotrop sein, so dass die Öffnungen in der mittleren Schicht 81 durch die untere Schicht 80 verlängert werden. Als Teil des Ätzens der unteren Schicht 70 kann die obere Schicht 82 abgebaut werden. Bei manchen Ausführungsformen können die Öffnungen 83 in der Fotoresist-Struktur 79 durch zwei oder mehr fotolithografische Strukturierungsschritte (z.B. mittels eines Multistrukturierungsprozesses) ausgebildet werden.
  • In 7A bis 7C werden die strukturierte Fotoresist-Struktur 79 und die Schnittmaske 76 als kombinierte Ätzmaske verwendet, um, gemäß einigen Ausführungsformen, Kontaktöffnungen 84 in der Deckschicht 67 zu strukturieren. 7A-7C zeigen ähnliche Ansichten wie 6A-6C. Die Kontaktöffnungen 84 können größere Regionen des Wafers 10 definieren, in denen Source/Drain-Kontakte 112 (siehe 11A-C) ausgebildet werden können. Die Kontaktöffnungen 84 sind von den Schnittregionen 111 in der B-B-Richtung getrennt. Als Referenz wurden Schnittregionen 111 und die Regionen, wo die Schnittmaske 76 zuvor ausgebildet wurde, in 7A-7C durch gestrichelte Umrisslinien dargestellt. Wie in 7A-7C dargestellt ist, können die Schnittregionen 111 durch die Schnittmaske 76 definiert werden. Das Strukturieren der Deckschicht 67 kann mittels eines anisotropen Ätzprozesses durchgeführt werden, so dass Öffnungen 83 in der strukturierten Fotoresist-Struktur 79 durch die Deckschicht 67 verlängert werden, abgesehen von Regionen, wo die Schnittmaske 76 vorhanden ist. Der Ätzprozess kann beispielsweise ein anisotroper Trockenätzprozess sein und kann unter Verwendung von Prozessgasen wie etwa Cl2, NF3, HBr, CF4, dergleichen oder Kombinationen daraus durchgeführt werden. Das Strukturieren der Deckschicht 67 kann verbleibende Abschnitte der Fotoresist-Struktur 79 oder der Schnittmaske 76 entfernen, oder diese verbleibenden Abschnitte können nach dem Strukturieren der Deckschicht 67, beispielsweise mittels eines Veraschungsprozesses, eines nasschemischen Prozesses oder dergleichen, entfernt werden. In manchen Fällen können Abschnitte der Schnittmaske 76 nach dem Strukturieren der Deckschicht 67 bestehen bleiben.
  • In 8A bis 8C werden die Kontaktöffnungen 84, die in der Deckschicht 67 ausgebildet sind, gemäß einigen Ausführungsformen mittels eines Ätzprozesses durch die Hartmaskenschicht 66 verlängert. 8A-8C zeigen ähnliche Ansichten wie 7A-7C. Das Ätzen der Hartmaskenschicht 66 kann mittels eines anisotropen Ätzprozesses durchgeführt werden, so dass Kontaktöffnungen 84 in der strukturierten Deckschicht 67 durch die Hartmaskenschicht 66 verlängert werden. Der Ätzprozess kann beispielsweise ein anisotroper Trockenätzprozess sein und kann unter Verwendung von Prozessgasen wie etwa Cl2, NF3, HBr, CF4, dergleichen oder Kombinationen daraus durchgeführt werden. Das Ätzen der Hartmaskenschicht 66 kann verbleibende Abschnitte der Deckschicht 67 dünner machen oder entfernen. Bei manchen Ausführungsformen werden die Deckschicht 67 und die Hartmaskenschicht 66 mittels eines einzigen Ätzprozesses strukturiert.
  • In 9A bis 9C werden, gemäß einigen Ausführungsformen, die Kontaktöffnungen 84, die in der Hartmaskenschicht 66 ausgebildet sind, durch das zweite ILD 64, das erste ILD 48 und die CESL 46 verlängert, um die epitaktischen Source/Drain-Regionen 42 freizulegen. 9A-9C zeigen ähnliche Ansichten wie 8A-8C. In manchen Fällen kann die Verwendung eines Schnittmusters 94 mit, wie zuvor beschrieben, vergleichsweise rechtwinkeligen Abschnitten ermöglichen, dass mehr der epitaktischen Source/Drain-Regionen 42 durch die Kontaktöffnungen 84 freigelegt wird, was einen reduzierten Kontaktwiderstand und eine verbesserte Vorrichtungsleistung ermöglichen kann.
  • Die in 9A-9C dargestellten Kontaktöffnungen 84 können, gemäß einigen Ausführungsformen, mittels eines oder mehrerer Trockenätzprozesse geätzt werden. Die Ätzprozesse können eine hohe Ätzselektivität des zweiten ILD 64, des ersten ILD 48 und/oder der CESL 46 relativ zu der Hartmaskenschicht 66 aufweisen. Bei manchen Ausführungsformen kann der Trockenätzprozess eine anisotrope Plasmaätzung mit einem Plasma umfassen, das mit einer Leistung zwischen etwa 50 Watt und etwa 500 Watt erzeugt wird, und kann mit einem Druck zwischen etwa 3 mTorr und etwa 200 mTorr durchgeführt werden. Bei manchen Ausführungsformen kann der Trockenätzprozess ein oder mehrere Prozessgase wie etwa CF4, C4F6, C4F8, CH2F2, CHF3, andere fluorbasierte Gase, O2, CO2, H2, CH4, dergleichen oder andere Arten von Prozessgasen verwenden. Bei manchen Ausführungsformen kann auf den Ätzprozess ein Nassreinigungsprozess folgen, der die Verwendung von dHF (z.B. verdünnter HF), SC-1 oder dergleichen umfassen kann. Andere Ätzmethoden können bei anderen Ausführungsformen verwendet werden. Während des Ätzens kann die Deckschicht 67 abgebaut werden, und die Hartmaskenschicht 66 kann mindestens teilweise abgebaut werden.
  • In 10A bis 10C wird, gemäß einigen Ausführungsformen, ein Kontaktmaterial 112' über der Struktur und innerhalb der Kontaktöffnungen 84 ausgebildet. 10A-10C zeigen ähnliche Ansichten wie 9A-9C. Das Kontaktmaterial 112' kann eine Auskleidung und ein leitfähiges Material aufweisen, die in den Figuren nicht gesondert dargestellt sind. Die Auskleidung kann beispielsweise eine Diffusionsbarrierenschicht, eine Haftschicht oder dergleichen sein und ein Material wie etwa Titan, Titannitrid, Tantal, Tantalnitrid, dergleichen oder Kombinationen daraus enthalten. Das leitfähige Material kann beispielsweise Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel, dergleichen oder Kombinationen daraus enthalten. Die Auskleidung und/oder das leitfähige Material kann(können) mittels eines geeigneten Prozesses wie etwa ALD, CVD, PVD, Plattieren, dergleichen oder Kombinationen daraus ausgebildet werden. Bei manchen Ausführungsformen kann ein Silizid (in den Figuren nicht dargestellt) an der Grenzfläche zwischen den epitaktischen Source/Drain-Regionen 42 und dem Kontaktmaterial 112' ausgebildet werden.
  • In 11A bis 11C wird, gemäß einigen Ausführungsformen, ein Planarisierungsprozess wie etwa CMP an dem Kontaktmaterial 112' durchgeführt, um Source/Drain-Kontakte 112 auszubilden. 11A-11C zeigen ähnliche Ansichten wie 10A-10C. Bei manchen Ausführungsformen entfernt die Planarisierung die Hartmaskenschicht 66, das zweite ILD 64 und obere Abschnitte des Kontaktmaterials 112'. Die verbleibende Auskleidung und das verbleibende leitfähige Material bilden die Source/Drain-Kontakte 112. Bei manchen Ausführungsformen kann der Planarisierungsprozess auch das erste ILD 48 dünner machen. Nach dem Planarisierungsprozess können die oberen Oberflächen der Source/Drain-Kontakte 112 im Wesentlichen niveaugleich mit den oberen Oberflächen des ersten ILD 48 sein.
  • Wenngleich es nicht explizit dargestellt ist, wird ein Durchschnittsfachkundiger ohne Weiteres verstehen, dass weitere Verarbeitungsschritte an den Strukturen in 11A-C durchgeführt werden können. Beispielsweise können Gate-Kontakte ausgebildet werden, um den Gate-Stapel 60 zu kontaktieren, oder es können verschiedene Zwischenmetalldielektrika (IMD) und deren entsprechende Metallisierungen über dem ersten ILD 48 ausgebildet werden. Eine Ausführungsform, die Gate-Kontakte 612A, Source/Drain-Kontakte 612B, welche in einem zweiten ILD 614 ausgebildet sind, und Metallleitungen 616, welche in einem IMD 618 ausgebildet sind, aufweist, wird nachstehend für 32A-35C beschrieben.
  • Wie in 11A-11C dargestellt ist, können die Source/Drain-Kontakte 112 in der B-B-Richtung durch Schnittregionen 111, die das erste ILD 48 aufweisen, getrennt sein. Bei manchen Ausführungsformen kann eine Schnittregion 111 eine Schnittlänge D2 (in der B-B-Richtung) aufweisen, die zwischen etwa 15 nm und etwa 220 nm beträgt, wenngleich andere Längen möglich sind. In manchen Fällen kann Ausbilden von Schnittregionen 111 mittels der in diesem Dokument beschriebenen Methoden eine kleinere Schnittlänge D2 ermöglichen, was die Kontaktfläche von Source/Drain-Kontakten 112 vergrößern kann, was den Kontaktwiderstand verbessern und die Empfindlichkeit gegenüber Prozessschwankungen reduzieren kann. Das Ausbilden von Schnittregionen 111, wie es in diesem Dokument beschrieben wird, kann auch einen kleineren Mindesttrennungsabstand D1 zwischen Schnittregionen 111 ohne erhöhtes Risiko einer Brückenbildung während fotolithografischen Schritten oder Ätzschritten ermöglichen. Auf diese Weise können Dichte, Pitch, Ausbeute und elektrische Leistung einer Vorrichtung verbessert werden. Bei manchen Ausführungsformen kann ein Source/Drain-Kontakt 112 eine Länge D3 (in der B-B-Richtung) aufweisen, die zwischen etwa 25 nm und etwa 500 nm liegt, wenngleich andere Längen möglich sind. Bei manchen Ausführungsformen können die Source/Drain-Kontakte 112 eine Breite W3 (in der C-C-Richtung) aufweisen, die zwischen etwa 15 nm und etwa 50 nm beträgt, wenngleich andere Breiten möglich sind. Bei manchen Ausführungsformen können die Source/Drain-Kontakte 112 durch eine Breite W4 (in der C-C-Richtung) getrennt sein, die zwischen etwa 9 nm und etwa 30 nm beträgt, wenngleich andere Breiten möglich sind. In manchen Fällen ist die Breite W4 etwa dieselbe wie die Breite W1 (siehe 2C).
  • In manchen Fällen können fotolithografische Schritte oder Ätzschritte eine Schnittmaske 76 mit gerundeten Ecken ausbilden. Durch Ausbilden einer Schnittmaske 76, die serpentinenförmige Abschnitte 76S mit einem Winkel A1 größer als etwa 60° aufweist (z.B. mit vergleichsweise rechtwinkeligen Abschnitten), kann die Schnittmaske 76 mit weniger Rundung ausgebildet werden, und die Fläche der Schnittregionen 111 kann als kleinere Fläche ausgebildet werden. Durch Ausbilden von Schnittregionen 111 mit einer kleineren Fläche kann die Fläche der Source/Drain-Kontakte 112 entsprechend vergrößert werden. Vergrößern der Fläche der Source/Drain-Kontakte 112 kann die Leitfähigkeit erhöhen und kann die Kontaktfläche zwischen den Source/Drain-Kontakten 112 und den epitaktischen Source/Drain-Regionen 42 vergrößern, was den Kontaktwiderstand reduzieren kann. Zusätzlich dazu können, durch Ausbilden von Schnittregionen 111 mit weniger Rundung und mit einer kleineren Fläche, die Schnittregionen 111 dichter strukturiert werden, ohne die Risiko zu erhöhen, dass die Schnittregionen 111 während Fotolithografie- und Ätzschritten unvollständig getrennt werden (z.B. „Brückenbildung“). Beispielsweise können, durch Reduzieren der Rundung oder Fläche der Schnittregionen 111, die Schnittregionen 111 mit einem kleineren Trennungsabstand D1 ausgebildet werden (siehe 4A). Auf diese Weise können feinere Merkmalsgrößen ausgebildet werden, ohne die Ausbeute oder Vorrichtungszuverlässigkeit zu verringern.
  • Diese Vergrößerung der Fläche der Source/Drain-Kontakte 112 ist in 12 veranschaulicht, welche eine beispielhafte Draufsicht einer Region ähnlich der in 11A gekennzeichneten Region 113 darstellt. Die in 12 dargestellte Region 113 weist Source/Drain-Kontakte 112 auf, die durch Schnittregionen 111 getrennt sind. Eine beispielhafte Schnittregion 111A ist als Source/Drain-Kontakte 112A und 112B trennend dargestellt. Zu Zwecken der Erläuterung zeigt 12 auch eine Umrisslinie eines serpentinenförmigen Abschnitts 76S-A einer Schnittmaske mit einem vergleichsweise rechtwinkligeren Winkel A1 (z.B. größer als etwa 60°) und eine Umrisslinie eines serpentinenförmigen Abschnitts 76S-B einer Schnittmaske mit einem vergleichsweise weniger rechtwinkeligen Winkel A2 (z.B. kleiner als etwa 60°).
  • Bei manchen Ausführungsformen kann durch Verwendung eines serpentinenförmigen Abschnitts 76S-A mit einem steileren Winkel A1 eine Rundung während fotolithografischer Schritte und Ätzschritte reduziert werden, und eine Schnittregion 111 kann mit einer kleineren Schnittlänge D2 ausgebildet werden. In manchen Fällen kann ein flacherer Winkel A2 des serpentinenförmigen Abschnitts 76S-B zu erhöhter Rundung der Schnittmaske 76 während fotolithografischen Strukturierens führen, was eine erhöhte Schnittlänge D2-B zur Folge haben kann. Eine gerundete Schnittmaske 76 kann zu einer Schnittregion 111A mit gerundeten Regionen 111A' führen (in 12 mit einem schraffierten Muster dargestellt). Die gerundeten Regionen 111A' können die Schnittlänge der Schnittregion 111A erhöhen, was in 12 durch die größere Schnittlänge D2-B dargestellt ist. Bei manchen Ausführungsformen kann die Verwendung eines serpentinenförmigen Abschnitts 76S-A mit einem steileren Winkel A1 zu reduzierter Rundung der Schnittmaske 76 führen, was die Größe der gerundeten Regionen 111A' verringern kann. Ohne das Vorhandensein der gerundeten Regionen 111A' kann eine Schnittregion 111A mit einer kleineren Schnittlänge ausgebildet werden, was in 12 durch die kürzere Schnittlänge D2-A dargestellt ist.
  • Für das in 12 dargestellte Beispiel vergrößert Verwenden des serpentinenförmigen Abschnitts 76S-A anstelle des serpentinenförmigen Abschnitts 76S-B die Fläche der Source/Drain-Kontakte 112A und 112B durch Reduzieren der Größe der gerundeten Regionen 111A' und Reduzieren der Schnittlänge D2. Somit kann bei manchen Ausführungsformen Verwenden einer Schnittmaske 76 mit einem vergleichsweise größeren Winkel A1 Source/Drain-Kontakte 112 mit einer größeren Fläche und einer kleineren Schnittlänge D2 ausbilden als Verwenden einer Schnittmaske 76 mit einem vergleichsweise kleineren Winkel A2. Bei manchen Ausführungsformen kann der Winkel A1 größer als etwa 60° sein, wenngleich andere Winkel möglich sind. Bei manchen Ausführungsformen kann eine Schnittregion 111 mit geringer oder keiner Rundung ausgebildet werden und kann somit mit im Wesentlichen geraden Seiten ausgebildet werden (z.B. wie durch die Schnittregion 111A dargestellt). Bei manchen Ausführungsformen kann eine Schnittregion 111 ausgebildet werden, die eine gerundete Region 111A' auf einer Seite, jedoch nicht auf der anderen aufweist. Beispielsweise kann die gerundete Region 111A' an dem Source/Drain-Kontakt 112B für die Schnittregion 111A ausgebildet sein, jedoch die gerundete Region 111A' an dem Source/Drain-Kontakt 112A für dieselbe Schnittregion 111A nicht ausgebildet sein. Auf diese Weise kann ein Schnittabschnitt 76C (und die resultierende Schnittregion 111) eine gerade Seite und eine konvexe Seite aufweisen. In anderen Fällen kann ein Schnittabschnitt 76C (und die resultierende Schnittregion 111) eine gerade Seite und eine konvexe Seite, eine konkave Seite und eine konvexe Seite oder zwei konvexe Seiten aufweisen. Vergrößern der Fläche der Source/Drain-Kontakte 112 durch Verwenden eines größeren Winkels A1, wie in diesem Dokument beschrieben wird, kann die Vorrichtungsleistung durch Erhöhen der Leitfähigkeit und Reduzieren des Kontaktwiderstands verbessern.
  • In manchen Fällen kann Verwenden von serpentinenförmigen Abschnitten 76S, die Brückenabschnitte 76B mit einer kleineren Breite WB aufweisen, Source/Drain-Kontakte 112 mit einer größeren Fläche ausbilden. Diese Flächenvergrößerung der Source/Drain-Kontakte 112 ist in 13 dargestellt, welche eine beispielhafte Draufsicht einer Region ähnlich der in 11A gekennzeichneten Region 113 zeigt (zu beachten ist, dass die in 13 dargestellte Region in der C-C-Richtung breiter als die Region 113 ist). Die in 13 dargestellte 13 weist Source/Drain-Kontakte 112 auf, die durch Schnittregionen 111 getrennt sind. Eine beispielhafte Schnittregion 111C ist als Source/Drain-Kontakte 112C und 112D trennend dargestellt. Zu Zwecken der Erläuterung zeigt 13 auch eine Umrisslinie eines serpentinenförmigen Abschnitts 76S-C einer Schnittmaske mit einer vergleichsweise kleinen Breite WB-C und eine Umrisslinie eines serpentinenförmigen Abschnitts 76S-B einer Schnittmaske mit einer vergleichsweise großen Breite WB-D.
  • Wie in 13 dargestellt ist, kann die größere Breite WB-D der Brückenabschnitte 76B bewirken, dass der serpentinenförmige Abschnitt 76S-D die Source/Drain-Kontakte 112 überlappt. Die Regionen, wo der serpentinenförmige Abschnitt 76S-D die Source/Drain-Kontakte 112 überlappt, sind durch die überlappenden Regionen 112C' (in 13 mit einem schraffierten Muster dargestellt) dargestellt. Die Schnittregion 111C ist in den überlappenden Regionen 112C' ausgebildet, und somit kann das Vorhandensein von überlappenden Regionen 112' die Fläche der nachfolgend ausgebildeten Source/Drain-Kontakte 112 reduzieren. Durch Ausbilden eines serpentinenförmigen Abschnitts 76S-C mit einer kleineren Breite WB-C wird die Größe der überlappenden Regionen 112C' reduziert oder diese beseitigt. Auf diese Weise kann eine Reduktion der Fläche der Source/Drain-Kontakte 112 infolge der überlappenden Regionen 112C' vermieden werden. Bei manchen Ausführungsformen beträgt die Breite WB zwischen etwa 0,016 % und etwa 100% der Breite W2, wenngleich andere Prozentwerte möglich sind. In manchen Fällen kann die Breite WB ausgehend von dem Winkel A1 bestimmt werden. Wie zuvor beschrieben wurde, kann Ausbilden von Source/Drain-Kontakten 112 mit einer größeren Fläche die Vorrichtungsleistung durch Erhöhen der Leitfähigkeit und Reduzieren des Kontaktwiderstands verbessern.
  • 1A bis 11C zeigen eine Ausführungsform, bei der eine Schnittmaske 76 mit serpentinenförmigen Abschnitten 76S verwendet wird, um Schnittregionen 111 zwischen Source/Drain-Kontakten 112 auszubilden. Die serpentinenförmigen Abschnitte 76S weisen Brückenabschnitte 76B auf, die annähernd in einem rechten Winkel zu benachbarten Schnittabschnitten 76C verlaufen, was beispielsweise ermöglichen kann, dass Source/Drain-Kontakte 112 größere Flächen aufweisen. Allerdings kann eine Schnittmaske mit rechtwinkeligen serpentinenförmigen Abschnitten verwendet werden, um „Schnitte“ in anderen Merkmalen oder Strukturen auszubilden. 14A bis 35C zeigen beispielhafte Prozessflüsse zum Ausbilden von „Schnitten“ in anderen Merkmalen während der Ausbildung einer FinFET-Vorrichtung ähnlich der in 1A-11C dargestellten, gemäß einigen Ausführungsformen. Die Prozessflüsse in 14A-35C verwenden serpentinenförmige Strukturen mit annähernd orthogonalen Abschnitten, ähnlich dem serpentinenförmigen Abschnitt 76S. Einer oder mehrere der in 14A-35C dargestellten Prozessflüsse kann während der Ausbildung einer Vorrichtung wie der in 11A-C dargestellten verwendet werden. 14A bis 18C zeigen Zwischenschritte bei der Ausbildung von Schnittregionen 211 in Finnen 24 vor der Ausbildung von STI-Regionen 22. 19A bis 23C zeigen Zwischenschritte bei der Ausbildung von Schnittregionen 311 in Finnen 24 nach der Ausbildung von STI-Regionen 22. 24A-27C zeigen Zwischenschritte bei der Ausbildung von Schnittregionen 411 in den Dummy-Gate-Stapeln 30. 28A-31C zeigen Zwischenschritte bei der Ausbildung von Schnittregionen 511 in den Ersatz-Gate-Stapeln 60. 32A-35C zeigen Zwischenschritte bei der Ausbildung von Schnittregionen 611 in Metallleitungen 616A-B. Die in 1,4A-35C dargestellten Prozessflüsse sind veranschaulichende Beispiele, und die in diesem Dokument beschriebenen Methoden und Varianten davon können kombiniert oder zum Ausbilden anderer Strukturen verwendet werden. Wenngleich Inselabschnitte von Schnittstrukturen (z.B. ähnlich Inselabschnitten 74I, die in 4A dargestellt sind) in 14A-35C nicht dargestellt werden, wird zu erkennen sein, dass Schnittstrukturen verschiedene Anordnungen oder Kombinationen von Inselabschnitten und/oder serpentinenförmigen Abschnitten aufweisen können.
  • 14A bis 18C zeigen die Ausbildung von Schnittregionen 211 in Finnen 24 gemäß einigen Ausführungsformen. 14A, 15A, 16A, 17A und 18A zeigen eine Draufsicht eines Wafers 200. 14B, 15B, 16B, 17B und 18B zeigen eine Querschnittansicht entlang dem in 14A angezeigten Referenzquerschnitt D-D, welcher auch dem in 1-A angezeigten Referenzquerschnitt D-D entspricht. 14C, 15C, 16C, 17C und 18C zeigen eine Querschnittansicht entlang dem in 14C angezeigten Referenzquerschnitt C-C, welcher auch dem in 1-A angezeigten Referenzquerschnitt C-C entspricht.
  • 1,4A-C zeigen den Wafer 200 mit Finnen 24, die in dem Substrat 50 ausgebildet sind. Die Finnen 24 können auf eine Weise ausgebildet werden, die jener ähnlich ist, welche zuvor für 1-A beschrieben wurde. In 15A-C ist eine Fotoresist-Struktur 269 derart ausgebildet und strukturiert, dass sie eine Öffnung in einer serpentinenförmigen Struktur 274S aufweist. Die Fotoresist-Struktur 269 kann der in 4A-C dargestellten Fotoresist-Struktur 69 ähnlich sein und kann auf ähnliche Weise ausgebildet werden. Wie in 15A dargestellt ist, weist die serpentinenförmige Struktur 274S Brückenabschnitte 274B und Schnittabschnitte 274C auf, die annähernd orthogonal zueinander sein können, ähnlich dem in 4A-C dargestellten serpentinenförmigen Abschnitt 74S. Die serpentinenförmige Struktur 274S legt Regionen der Finnen 24 frei, wo Schnittregionen 211 (siehe 16A-C) ausgebildet werden sollen. Die serpentinenförmige Struktur 274S kann in der Fotoresist-Struktur 269 durch geeignete fotolithografische Methoden ausgebildet werden.
  • In 16A-C wird ein Ätzprozess unter Verwendung der strukturierten Fotoresist-Struktur 269 als Ätzmaske durchgeführt, um die Finnen 24 zu ätzen und Schnittregionen 211 auszubilden. Zu Referenzzwecken ist die serpentinenförmige Struktur 274S in 16A dargestellt. Der Ätzprozess kann einen oder mehrere geeignete Ätzprozesse umfassen, beispielsweise Trockenätzprozesse und/oder Nassätzprozesse. Die Schnittregionen 211 sind Regionen, wo die Finnen 24 entfernt wurden, und werden durch die serpentinenförmige Struktur 274S definiert.
  • In 17A-C wird ein Isolationsmaterial 22 über dem Wafer 200 und innerhalb der Schnittregionen 211 abgeschieden. Das Isolationsmaterial 22 kann dem Material der STI-Regionen 22, welches für 1A beschrieben wurde, ähnlich sein und kann auf ähnliche Weise ausgebildet werden. In 18A-C wird das Isolationsmaterial 22 vertieft, um STI-Regionen 22 auszubilden. Das Vertiefen kann dem zuvor für 1A beschriebenen ähnlich sein. Die STI-Regionen 22 umgeben die Finnen 24 und bilden Schnitte zwischen den Finnen 24 in den Schnittregionen 211 aus. Durch Ausbilden von Schnittregionen 211 zwischen Finnen 24 mittels einer serpentinenförmigen Struktur 274S mit annähernd orthogonalen Abschnitten kann die Rundung reduziert werden, was den Trennungsabstand zwischen Schnittregionen 211 verringern kann, ohne das Risiko von Prozessmängeln zu erhöhen.
  • 19A bis 23C veranschaulichen die Ausbildung von Schnittregionen 311 in Finnen 24 gemäß einigen Ausführungsformen. 19A, 20A, 21A, 22A und 23A zeigen eine Draufsicht eines Wafers 300. 19B, 20B, 21B, 22B und 23B stellen eine Querschnittansicht entlang dem in 19A angezeigten Referenzquerschnitt D-D dar, welcher auch dem in 1A angezeigten Referenzquerschnitt D-D entspricht. 19C, 20C, 21C, 22C und 23C stellen eine Querschnittansicht entlang dem in 19A angezeigten Referenzquerschnitt C-C dar, welcher auch dem in 1A angezeigten Referenzquerschnitt C-C entspricht.
  • 19A-C zeigen den Wafer 300 mit Finnen 24, die in dem Substrat 50 ausgebildet sind, gemäß einigen Ausführungsformen. Die Finnen 24 können auf eine der zuvor für 1A oder in 14A-16C beschriebenen ähnliche Weise ausgebildet werden. In 20A-C sind STI-Regionen 22 die Finnen 24 umgebend ausgebildet. Die STI-Regionen 22 können auf eine der zuvor für 1A beschriebenen ähnliche Weise ausgebildet werden. In 21A-C ist eine Fotoresist-Struktur 369 derart ausgebildet und strukturiert, dass sie eine Öffnung in einer serpentinenförmigen Struktur 374S aufweist. Die Fotoresist-Struktur 369 kann der in 4A-C dargestellten Fotoresist-Struktur 69 ähnlich sein und kann auf ähnliche Weise ausgebildet werden. Wie in 21A dargestellt ist, weist die serpentinenförmige Struktur 274S Abschnitte auf, die annähernd orthogonal zueinander sein können, ähnlich dem in 4A-C dargestellten serpentinenförmigen Abschnitt 74S und dem in 16A dargestellten serpentinenförmigen Abschnitt 274S. Die serpentinenförmige Struktur 374S legt Regionen der Finnen 24 frei, wo Schnittregionen 311 (siehe 22A-C) ausgebildet werden sollen. Die serpentinenförmige Struktur 374S kann in der Fotoresist-Struktur 369 mittels geeigneter fotolithografischer Methoden ausgebildet werden.
  • In 22A-C wird ein Ätzprozess unter Verwendung der strukturierten Fotoresist-Struktur 369 als Ätzmaske durchgeführt, um die Finnen 24 zu ätzen und Schnittregionen 311 auszubilden. Bei manchen Ausführungsformen kann, wie in 22B dargestellt ist, der Ätzprozess selektiv die Finnen 24 und nicht die STI-Regionen 22 ätzen. Der Ätzprozess kann einen oder mehrere geeignete Ätzprozesse umfassen, beispielsweise Trockenätzprozesse und/oder Nassätzprozesse. Die Schnittregionen 311 sind Regionen, wo die Finnen 24 entfernt wurden, und werden durch die serpentinenförmige Struktur 374S definiert.
  • In 23A-C wird ein Füllmaterial 302 über dem Wafer 300 und innerhalb der Schnittregionen 311 abgeschieden. Das Füllmaterial 302 kann ein oder mehrere geeignete dielektrische Materialien wie etwa ein Oxid, ein Nitrid, dergleichen oder eine Kombination daraus enthalten. Das Füllmaterial 302 kann mittels geeigneter Prozesse abgeschieden werden. Bei manchen Ausführungsformen wird ein Rückätzprozess durchgeführt, um obere Abschnitte des Füllmaterials 302 zu entfernen, wie in 23B-C dargestellt ist. Der Rückätzprozess kann einen oder mehrere geeignete Ätzprozesse wie etwa Trockenätzprozesse und/oder Nassätzprozesse umfassen. Durch Ausbilden von Schnittregionen 311 zwischen Finnen 24 mittels einer serpentinenförmigen Struktur 374S mit annähernd orthogonalen Abschnitten kann eine Rundung reduziert werden, was den Trennungsabstand zwischen Schnittregionen 311 verringern kann, ohne die Gefahr von Prozessmängeln zu erhöhen.
  • 24A bis 27C stellen die Ausbildung von Schnittregionen 411 in den Dummy-Gate-Stapeln 30 (z.B. in dem Dummy-Gate-Dielektrikum 32 und der Dummy-Gate-Elektrode 34) gemäß einigen Ausführungsformen dar. 24A, 25A, 26A und 27A zeigen eine Draufsicht eines Wafers 400. 24B, 25B, 26B und 27B zeigen eine Querschnittansicht entlang dem in 24A angezeigten Referenzquerschnitt D-D, wird, welcher auch dem in 1A angezeigten Referenzquerschnitt D-D entspricht. 24C, 25C, 26C und 27C zeigen eine Querschnittansicht entlang dem in 24A angezeigten Referenzquerschnitt E-E, welcher auch dem in 1A angezeigten Referenzquerschnitt E-E entspricht. Der Referenzquerschnitt E-E ist parallel zu der Längsrichtung der Finnen 24 (in 24A durch gestrichelte Umrisslinien angezeigt), ist jedoch zwischen den Finnen 24 angeordnet.
  • 24A-C zeigen den Wafer 400 mit einem Dummy-Gate-Dielektrikum 32, einer Dummy-Gate-Elektrode 34 und einer über den Finnen 24 ausgebildeten Maskenschicht 36. Das Dummy-Gate-Dielektrikum 32, die Dummy-Gate-Elektrode 34 und die Maskenschicht 36 können auf eine der zuvor für 1A beschriebenen ähnliche Weise ausgebildet werden. In 25A-C sind das Dummy-Gate-Dielektrikum 32, die Dummy-Gate-Elektrode 34 und die Maskenschicht 36 strukturiert und bilden Dummy-Gate-Stapel 30 aus. Die Dummy-Gate-Stapel 30 können mittels geeigneter Fotolithografie- und Ätzmethoden ausgebildet werden.
  • In 26A-C ist eine Fotoresist-Struktur 469 derart ausgebildet und strukturiert, dass sie eine Öffnung in einer serpentinenförmigen Struktur 474S aufweist. Die Fotoresist-Struktur 469 kann der in 4A-C dargestellten Fotoresist-Struktur 69 ähnlich sein und kann auf ähnliche Weise ausgebildet werden. Wie in 26A dargestellt ist, weist die serpentinenförmige Struktur 474S Abschnitte auf, die annähernd orthogonal zueinander sein können, ähnlich dem in 4A-C dargestellten serpentinenförmigen Abschnitt 74S und dem in 16A dargestellten serpentinenförmigen Abschnitt 274S. Die serpentinenförmige Struktur 474S legt Regionen der Maskenschicht 36 frei, wo Schnittregionen 411 (siehe 27A-C) ausgebildet werden sollen. Die serpentinenförmige Struktur 474S kann in der Fotoresist-Struktur 469 mittels geeigneter fotolithografischer Methoden ausgebildet werden.
  • In 27A-C wird ein Ätzprozess unter Verwendung der strukturierten Fotoresist-Struktur 469 als Ätzmaske durchgeführt, um die Maskenschicht 36 und die Dummy-Gate-Stapel 30 zu ätzen und so Schnittregionen 411 auszubilden. Bei manchen Ausführungsformen kann, wie in 27B-C dargestellt ist, der Ätzprozess selektiv die Maskenschicht 36 und die Dummy-Gate-Stapel 30 und nicht die STI-Regionen 22 ätzen. Der Ätzprozess kann einen oder mehrere geeignete Ätzprozesse umfassen, beispielsweise Trockenätzprozesse und/oder Nassätzprozesse. Die Schnittregionen 411 sind Regionen, wo die Dummy-Gate-Stapel 30 entfernt wurden, und werden durch die serpentinenförmige Struktur 474S definiert. Durch Ausbilden von Schnittregionen 411 zwischen Dummy-Gate-Stapeln 430 unter Verwendung einer serpentinenförmigen Struktur 474S mit annähernd orthogonalen Abschnitten kann eine Rundung reduziert werden, was den Trennungsabstand zwischen Schnittregionen 411 verringern kann, ohne das Risiko von Prozessmängeln zu erhöhen.
  • 28A bis 31C zeigen die Ausbildung von Schnittregionen 511 in den Ersatz-Gate-Stapeln 60 (z.B. in den Gate-Dielektrikumschichten 52 und Gate-Elektroden 56), gemäß einigen Ausführungsformen. 28A, 29A, 30A und 31A zeigen eine Draufsicht eines Wafers 500. 28B, 29B, 30B und 31B zeigen eine Querschnittansicht entlang dem in 28A angezeigten Referenzquerschnitt D-D, welcher auch dem in 1A angezeigten Referenzquerschnitt D-D entspricht. 28C, 29C, 30C und 31C zeigen eine Querschnittansicht entlang dem in 28A angezeigten Referenzquerschnitt E-E, welcher auch dem in 1A angezeigten Referenzquerschnitt E-E entspricht. Der Referenzquerschnitt E-E ist parallel zu der Längsrichtung der Finnen 24 (in 24A durch gestrichelte Umrisslinien angezeigt), ist jedoch zwischen den Finnen 24 angeordnet.
  • 28A-C zeigen den Wafer 500 mit Ersatz-Gate-Stapeln 60, die über den Finnen 24 ausgebildet und durch Regionen des ersten ILD 48 getrennt sind. Die Ersatz-Gate-Stapel 60 weisen Gate-Dielektrikum-Schichten 52 und Gate-Elektroden 56 (in den Figuren nicht gesondert dargestellt) auf, mit Gate-Abstandhaltern 38 entlang Seitenwänden und durch Hartmasken 62 überdeckt. Die in 28A-C dargestellte Struktur ist der für 2A-C beschriebenen Struktur ähnlich, außer dass die CESL 46 in 28A-C der Übersichtlichkeit halber nicht dargestellt ist. Die in 28A-C dargestellte Struktur kann auf eine der für 2A-C beschriebenen ähnliche Weise ausgebildet werden.
  • In 29A-C ist eine Fotoresist-Struktur 569 derart ausgebildet und strukturiert, dass sie eine Öffnung in einer serpentinenförmigen Struktur 574S aufweist. Die Fotoresist-Struktur 469 kann der in 4A-C dargestellten Fotoresist-Struktur 69 ähnlich sein und kann auf ähnliche Weise ausgebildet werden. Wie in 29A dargestellt ist, weist das serpentinenförmige Muster 574S Abschnitte auf, die annähernd orthogonal zueinander sein können, ähnlich der in 4A-C dargestellten serpentinenförmigen Struktur 74S und der in 16A dargestellten serpentinenförmigen Struktur 274S. Die serpentinenförmige Struktur 574S legt Regionen der Hartmasken 62 frei, wo Schnittregionen 511 (siehe 30A-C) ausgebildet werden sollen. Die serpentinenförmige Struktur 574S kann in der Fotoresist-Struktur 569 mittels geeigneter fotolithografischer Methoden ausgebildet werden.
  • In 30A-C wird ein Ätzprozess unter Verwendung der strukturierten Fotoresist-Struktur 569 als Ätzmaske durchgeführt, um die Hartmasken 62 und die Ersatz-Gate-Stapel 60 zu ätzen und so Schnittregionen 511 auszubilden. Wie in 30C dargestellt ist, können das erste ILD 48 und/oder die Gate-Abstandhalter 38 in manchen Ausführungsformen ebenfalls teilweise geätzt werden. Bei manchen Ausführungsformen kann der Ätzprozess selektiv die Hartmasken 62 und die Ersatz-Gate-Stapel 60 und nicht das erste ILD 48 und/oder den Gate-Abstandhalter 38 ätzen. Der Ätzprozess kann einen oder mehrere geeignete Ätzprozesse umfassen, beispielsweise Trockenätzprozesse und/oder Nassätzprozesse. Die Schnittregionen 511 sind Regionen, wo die Ersatz-Gate-Stapel 60 entfernt wurden, und werden durch die serpentinenförmige Struktur 574S definiert.
  • In 31A-C wird ein Füllmaterial 502 über den Wafer 50 und innerhalb der Schnittregionen 511 abgeschieden. Das Füllmaterial 502 kann ein oder mehrere geeignete dielektrische Materialien wie etwa ein Oxid, ein Nitrid, dergleichen oder eine Kombination daraus enthalten. Das Füllmaterial 502 kann mittels geeigneter Prozesse abgeschieden werden. Bei manchen Ausführungsformen werden, wie in 31A-C dargestellt ist, nach dem Abscheiden des Füllmaterials 502 ein Rückätzprozess und/oder ein Planarisierungsprozess (z.B. ein CMP- oder Schleifprozess) durchgeführt. Durch Ausbilden von Schnittregionen 511 zwischen Ersatz-Gate-Stapeln 60 mittels einer serpentinenförmigen Struktur 574S mit annähernd orthogonalen Abschnitten, kann eine Rundung reduziert werden, was den Trennungsabstand zwischen Schnittregionen 511 verringern kann, ohne das Risiko von Prozessmängeln zu erhöhen.
  • 32A bis 35C zeigen die Ausbildung von Schnittregionen 611 in Metallleitungen 616 gemäß einigen Ausführungsformen. 32A, 33A, 34A und 35A zeigen eine Draufsicht eines Wafers 600. 32B, 33B, 34B und 35B zeigen eine Querschnittansicht entlang dem in 32A angezeigten Referenzquerschnitt D-D, welcher auch dem in 1A angezeigten Referenzquerschnitt D-D entspricht. 32C, 33C, 34C und 35C zeigen eine Querschnittansicht entlang dem in 32A angezeigten Referenzquerschnitt E-E, welcher auch dem in 1A angezeigten Referenzquerschnitt E-E entspricht. Der Referenzquerschnitt E-E ist parallel zu der Längsrichtung der Finnen 24 (in 32A durch gestrichelte Umrisslinien angezeigt), ist jedoch zwischen den Finnen 24 angeordnet. 32D zeigt eine Querschnittansicht entlang dem in 32A angezeigten Referenzquerschnitt C-C, welcher auch dem in 1A angezeigten Referenzquerschnitt C-C entspricht.
  • 32A-D zeigen den Wafer 600 mit Durchkontaktierungen 614A-B und Metallleitungen 616A-B, die über den Gate-Stapeln 60 und den Source/Drain-Kontakten 112 ausgebildet sind. Die Durchkontaktierungen 614A kontaktieren die Gate-Stapel 60, und die Durchkontaktierungen 614B kontaktieren die Source/Drain-Kontakte 112. Die Metallleitungen 616A kontaktieren die Durchkontaktierungen 614A, und die Metallleitungen 616B kontaktieren die Durchkontaktierungen 614B. Bei manchen Ausführungsformen werden die Durchkontaktierungen 614A-B durch Abscheiden eines zweiten ILD 615 über der in 11A-C dargestellten Struktur und dann durch Ausbilden der Durchkontaktierungen 614A-B durch Öffnungen in dem zweiten ILD 615 ausgebildet. Das zweite ILD 615 kann aus einem geeigneten dielektrischen Material ausgebildet werden und kann mittels eines geeigneten Prozesses abgeschieden werden. Das zweite ILD 615 kann dem ersten ILD 108 ähnlich sein. Öffnungen für die Durchkontaktierungen 614A werden durch das zweite ILD 615 und die Hartmasken 62 ausgebildet, und Öffnungen für die Durchkontaktierungen 614B werden durch das zweite ILD 615 ausgebildet. Die Öffnungen können mittels eines oder mehrerer geeigneter Fotolithografie- und Ätzprozesse ausgebildet werden. Ein leitfähiges Material kann in den Öffnungen abgeschieden werden, um die Durchkontaktierungen 614A-B auszubilden. Das leitfähige Material kann eine Auskleidung umfassen, die in den Figuren nicht gesondert dargestellt ist. Wenngleich sie als mit denselben Querschnitten ausgebildet dargestellt sind, sollte zu erkennen sein, dass jede der Durchkontaktierungen 614A und Durchkontaktierungen mit verschiedenen Querschnitten ausgebildet werden können.
  • Ein Zwischenmetalldielektrikum (IMD) 618 kann dann über dem zweiten ILD 615 und den Durchkontaktierungen 614A-B abgeschieden werden. Das IMD 618 kann eine geeignete dielektrische Schicht sein, die mittels eines geeigneten Abscheidungsprozesses ausgebildet werden kann. In dem IMD 618 können dann Öffnungen strukturiert werden, welche die Durchkontaktierungen 614A-B freilegen, und in den Öffnungen kann leitfähiges Material abgeschieden werden, um die Metallleitungen 616A-B auszubilden. Das leitfähige Material kann eine Auskleidung umfassen, die in den Figuren nicht gesondert dargestellt ist. Der oben zum Ausbilden der Durchkontaktierungen 614A-B und der Metallleitungen 616A-B beschriebene Prozess ist ein Beispiel, und andere Prozesse sind möglich.
  • In 33A-C ist eine Fotoresist-Struktur 669 derart ausgebildet und strukturiert, dass sie eine Öffnung in einer serpentinenförmigen Struktur 674S aufweist. Die Fotoresist-Struktur 669 kann der in 4A-C dargestellten Fotoresist-Struktur 69 ähnlich sein und kann auf ähnliche Weise ausgebildet werden. Wie in 33A dargestellt ist, weist das serpentinenförmige Muster 674S Abschnitte auf, die annähernd orthogonal zueinander sein können, ähnlich der in 4A-C dargestellten serpentinenförmigen Struktur 74S und der in 16A dargestellten serpentinenförmigen Struktur 274S. Die serpentinenförmige Struktur 674S legt Regionen der Metallleitungen 616B frei, wo Schnittregionen 611 (siehe 34A-C) ausgebildet werden sollen. Die serpentinenförmige Struktur 674S kann in der Fotoresist-Struktur 669 mittels geeigneter fotolithografischer Methoden ausgebildet werden.
  • In 34A-C wird ein Ätzprozess unter Verwendung der strukturierten Fotoresist-Struktur 669 als Ätzmaske durchgeführt, um die Metallleitungen 616A-B zu ätzen und so Schnittregionen 611 auszubilden. Bei manchen Ausführungsformen kann der Ätzprozess selektiv die Metallleitungen 616A-B und nicht das IMD 618 und/oder das zweite ILD 615 ätzen. Der Ätzprozess kann einen oder mehrere geeignete Ätzprozesse umfassen, beispielsweise Trockenätzprozesse und/oder Nassätzprozesse. Die Schnittregionen 611 sind Regionen, wo die Metallleitungen 616A-B entfernt wurden, und werden durch die serpentinenförmige Struktur 674S definiert.
  • In 35A-C wird ein Füllmaterial 602 über dem Wafer 600 und innerhalb der Schnittregionen 611 abgeschieden. Das Füllmaterial 602 kann ein oder mehrere geeignete dielektrische Materialien wie etwa ein Oxid, ein Nitrid, dergleichen oder eine Kombination daraus enthalten. Das Füllmaterial 602 kann mittels geeigneter Prozesse abgeschieden werden. Bei manchen Ausführungsformen werden ein Rückätzprozess und/oder ein Planarisierungsprozess (z.B. ein CMP- oder Schleifprozess) nach dem Abscheiden des Füllmaterials 602 durchgeführt, wie in 35A-C dargestellt ist. Durch Ausbilden von Schnittregionen 611 zwischen Ersatz-Gate-Stapeln 60 mittels einer serpentinenförmigen Struktur 674S mit annähernd orthogonalen Abschnitten kann eine Rundung reduziert werden, was den Trennungsabstand zwischen Schnittregionen 611 verringern kann, ohne das Risiko von Prozessmängeln zu erhöhen.
  • Ausführungsformen können Vorteile erzielen. Die beschriebenen Methoden können die Ausbildung von Source/Drain-Kontakten mit kleineren Schnitten und dichter beeinander liegenden Schnitten ohne erhöhtes Risiko von Brückenbildung oder Kurzschlüssen ermöglichen. Insbesondere kann eine Schnittmaske mit einer serpentinenförmigen Struktur, die annähernd orthogonale Abschnitte aufweist, verwendet werden. Zum Beispiel kann die serpentinenförmige Struktur gerade Abschnitte aufweisen, die zwischen diesen einen Winkel aufweisen, der größer als etwa 60° ist. Insbesondere kann die Verwendung einer serpentinenförmigen Schnittmaske, wie in diesem Dokument beschrieben wird, um die Schnitte auszubilden, eine Rundung während fotolithografischer Schritte verringern und somit kleinere Schnitte ermöglichen. Durch Ausbilden kleinerer Schnitte kann die Größe der Source/Drain-Kontakte erhöht werden, was die Leitfähigkeit verbessern und den Kontaktwiderstand reduzieren kann. Die in diesem Dokument beschriebenen Methoden können auch die geringere Beabstandung von Schnitten ohne erhöhtes Risiko von Brückenbildung oder anderen Prozessmängeln ermöglichen. Zusätzlich dazu kann das Fenster für eine Prozessüberlappung während des Ausbildens der Schnitte vergrößert werden, was Prozesszuverlässigkeit und -ertrag verbessert.
  • Bei manchen Ausführungsformen umfasst ein Verfahren: Ausbilden von Finnen, die sich über ein Halbleitersubstrat erstrecken; Ausbilden einer Fotoresist-Struktur über den Finnen; Strukturieren eines serpentinenförmigen Schnittmusters in der Fotoresist-Struktur, um eine Schnittmaske auszubilden, wobei sich das serpentinenförmige Schnittmuster über die Finnen erstreckt, wobei das serpentinenförmige Schnittmuster sich abwechselnde Brückenregionen und Schnittregionen aufweist, wobei sich jede Schnittregion in einer ersten Richtung erstreckt, wobei sich jede Brückenregion zwischen benachbarten Schnittregionen in einer zweiten Richtung erstreckt, wobei die zweite Richtung innerhalb von 30° davon ist, orthogonal zu der ersten Richtung zu verlaufen; und Durchführen eines Ätzprozesses unter Verwendung der Schnittmaske als Ätzmaske. Bei einer Ausführungsform entfernt der Ätzprozess die Finnen in Schnittregionen, und die Schnittregionen werden durch eine Öffnung in der Schnittmaske definiert, welche der serpentinenförmigen Schnittstruktur entspricht. Bei einer Ausführungsform umfasst das Verfahren Ausbilden einer Isolationsregion, welche die Finnen umgibt, wobei die Fotoresist-Struktur über der Isolationsregion ausgebildet wird. Bei einer Ausführungsform umfasst das Verfahren Ausbilden von Gate-Stapeln, die sich über den Finnen erstrecken; Ausbilden von Source/Drain-Regionen in den Finnen, wobei die Source/Drain-Regionen den Gate-Stapeln benachbart sind; und Ausbilden einer Isolationsschicht über den Finnen und die Gate-Stapel umgebend, wobei die Fotoresist-Struktur über der Isolationsschicht und über den Gate-Stapeln ausgebildet ist. Bei einer Ausführungsform ätzt der Ätzprozess die Isolationsschicht, um die Source/Drain-Regionen freizulegen. Bei einer Ausführungsform entfernt der Ätzprozess die Gate-Stapel in Schnittregionen, wobei die Schnittregionen durch eine Öffnung in der Schnittmaske definiert werden, welche der serpentinenförmigen Schnittstruktur entspricht. Bei einer Ausführungsform umfasst das Verfahren, nach dem Durchführen des Ätzprozesses, Ersetzen der Gate-Stapel durch Ersatz-Gate-Stapel. Bei einer Ausführungsform umfasst das Verfahren Ausbilden einer strukturierten Fotoresist-Schicht über der Schnittmaske, wobei der Ätzprozess die strukturierte Fotoresist-Schicht auch als Ätzmaske verwendet. Bei einer Ausführungsform umfasst das Verfahren Ausbilden von Metallleitungen über den Finnen, wobei die Fotoresist-Struktur über den Metallleitungen ausgebildet wird, wobei der Ätzprozess die Metallleitungen in Schnittregionen entfernt, wobei die Schnittregionen durch eine Öffnung in der Schnittmaske definiert werden, welche der serpentinenförmigen Schnittstruktur entspricht; und Abscheiden eines Füllmaterials in den Schnittregionen.
  • Bei manchen Ausführungsformen umfasst ein Verfahren Ausbilden von Finnen, die von einem Substrat vorstehen; Ausbilden von Source/Drain-Regionen auf den Finnen; Ausbilden eines Zwischenschichtdielektrikums (ILD) über den Source/Drain-Regionen; und Ausbilden von Source/Drain-Kontakten, umfassend Ausbilden einer Maskenschicht über dem ILD; Strukturieren einer Schnittstruktur in der Maskenschicht, wobei die Schnittstruktur erste gerade Abschnitte und zweite gerade Abschnitte aufweist, wobei die ersten geraden Abschnitte durch die zweiten geraden Abschnitte verbunden werden, wobei der Winkel zwischen jedem ersten geraden Abschnitt und einem benachbarten zweiten geraden Abschnitt, der mit jenem ersten geraden Abschnitt verbunden ist, im Bereich von 90° bis 120° liegt; Ätzen von Öffnungen in das ILD, um die Source/Drain-Regionen freizulegen, wobei das Ätzen die strukturierte Maskenschicht als Ätzmaske verwendet; und Abscheiden von leitfähigem Material innerhalb der Öffnungen. Bei einer Ausführungsform beträgt ein Abstand zwischen zwei ersten geraden Abschnitten, die durch einen zweiten geraden Abschnitt verbunden sind, weniger als 16 nm. Bei einer Ausführungsform erstreckt sich jeder zweite gerade Abschnitt über mindestens eine Finne. Bei einer Ausführungsform sind die ersten geraden Abschnitte zwischen benachbarten Finnen angeordnet. Bei einer Ausführungsform weist jeder erste gerade Abschnitt eine gerade Seitenwand auf, die zu einer Seitenwand einer ersten Finne der Finnen parallel ist. Bei einer Ausführungsform weist ein erster gerader Abschnitt der geraden Seitenwand entgegengesetzt eine konkave Seitenwand auf. Bei einer Ausführungsform weist die Schnittstruktur dritte gerade Abschnitte auf, wobei die dritten geraden Abschnitte von den ersten geraden Abschnitten und den zweiten geraden Abschnitten getrennt sind. Bei einer Ausführungsform umfasst das Verfahren Ausbilden eines strukturierten Fotoresists über der strukturierten Maskenschicht, wobei das strukturierte Fotoresist die zweiten geraden Abschnitte überdeckt, wobei zum Ätzen von Öffnungen in das ILD die strukturierte Maskenschicht und das strukturierte Fotoresist als kombinierte Ätzmaske verwendet wird.
  • Bei manchen Ausführungsformen weist eine Vorrichtung Finnen auf, die von einem Halbleitersubstrat vorstehen, wobei sich die Finnen in einer ersten Richtung erstrecken; eine erste Isolationsstruktur, welche die Finnen umgibt; und eine zweite Isolationsstruktur über dem Substrat und mindestens teilweise innerhalb der ersten Isolationsstruktur, wobei die zweite Isolationsstruktur eine zusammenhängende Serie aus ersten Abschnitten und zweiten Abschnitten aufweist, wobei sich die ersten Abschnitte in einer zweiten Richtung erstrecken, die orthogonal zu der ersten Richtung verläuft, wobei sich die zweiten Abschnitte in dritten Richtungen erstrecken, die einen ersten Winkel in Bezug zu der zweiten Richtung bilden, wobei der erste Winkel zwischen 0° und 30° beträgt, und wobei benachbarte Finnen durch die ersten Abschnitte voneinander isoliert sind. Bei einer Ausführungsform beträgt ein Abstand zwischen zwei ersten Abschnitten weniger als 16 nm. Bei einer Ausführungsform sind die zweiten Abschnitte zwischen benachbarten Finnen angeordnet.
  • Die vorangehende Beschreibung umreißt Merkmale mehrerer Ausführungsformen, damit Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachkundige sollten erkennen, dass sie die vorliegende Offenbarung ohne Weiteres als Grundlage zum Gestalten oder Modifizieren anderer Prozesse und Strukturen zum Realisieren derselben Zwecke und/oder Erzielen derselben Vorteile der in diesem Dokument vorgestellten Ausführungsformen verwenden können. Fachkundige sollten auch erkennen, dass derartige äquivalente Konstruktionen nicht vom Wesen und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie hierin verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/015953 [0001]

Claims (20)

  1. Verfahren, umfassend: Ausbilden einer Vielzahl von Finnen, die sich über ein Halbleitersubstrat erstrecken; Ausbilden einer Fotoresist-Struktur über der Vielzahl von Finnen; Strukturieren einer serpentinenförmigen Schnittstruktur in der Fotoresist-Struktur, um eine Schnittmaske auszubilden, wobei sich die serpentinenförmige Schnittstruktur über die Vielzahl von Finnen erstreckt, wobei die serpentinenförmige Schnittstruktur sich abwechselnde Brückenregionen und Schnittregionen aufweist, wobei sich jede Schnittregion in einer ersten Richtung erstreckt, wobei sich jede Brückenregion zwischen benachbarten Schnittregionen in einer zweiten Richtung erstreckt, wobei die zweite Richtung innerhalb von 30° davon ist, orthogonal zu der ersten Richtung zu verlaufen; und Durchführen eines Ätzprozesses unter Verwendung der Schnittmaske als Ätzmaske.
  2. Verfahren nach Anspruch 1, wobei der Ätzprozess die Vielzahl von Finnen in Schnittregionen entfernt, wobei die Schnittregionen durch eine Öffnung in der Schnittmaske, welche der serpentinenförmigen Schnittstruktur entspricht, definiert werden.
  3. Verfahren nach Anspruch 2, ferner umfassend Ausbilden einer Isolationsregion, welche die Finnen aus der Vielzahl von Finnen umgibt, wobei die Fotoresist-Struktur über der Isolationsregion ausgebildet wird.
  4. Verfahren nach Anspruch 1, ferner umfassend: Ausbilden einer Vielzahl von Gate-Stapeln, die sich über die Vielzahl von Finnen erstrecken; Ausbilden einer Vielzahl von Source/Drain-Regionen in der Vielzahl von Finnen, wobei die Source/Drain-Regionen den Gate-Stapeln der Vielzahl von Gate-Stapeln benachbart sind; und Ausbilden einer Isolationsschicht über der Vielzahl von Finnen und die Gate-Stapel der Vielzahl von Gate-Stapeln umgebend, wobei die Fotoresist-Struktur über der Isolationsschicht und über der Vielzahl von Gate-Stapeln ausgebildet wird.
  5. Verfahren nach Anspruch 4, wobei der Ätzprozess die Isolationsschicht ätzt, um die Vielzahl von Source/Drain-Regionen freizulegen.
  6. Verfahren nach Anspruch 4, wobei der Ätzprozess die Vielzahl von Gate-Stapeln in Schnittregionen entfernt, wobei die Schnittregionen durch eine Öffnung in der Schnittmaske, welche der serpentinenförmigen Schnittstruktur entspricht, definiert werden.
  7. Verfahren nach Anspruch 6, ferner umfassend, nach dem Durchführen des Ätzprozesses, Ersetzen der Vielzahl von Gate-Stapeln durch eine Vielzahl von Ersatz-Gate-Stapeln.
  8. Verfahren nach Anspruch 1, ferner umfassend Ausbilden einer strukturierten Fotoresist-Schicht über der Schnittmaske, wobei der Ätzprozess die strukturierte Fotoresist-Schicht auch als Ätzmaske verwendet.
  9. Verfahren nach Anspruch 1, ferner umfassend: Ausbilden einer Vielzahl von Metallleitungen über der Vielzahl von Finnen, wobei die Fotoresist-Struktur über der Vielzahl von Metallleitungen ausgebildet wird, wobei der Ätzprozess die Vielzahl von Metallleitungen in Schnittregionen entfernt, wobei die Schnittregionen durch eine Öffnung in der Schnittmaske, welche der serpentinenförmigen Schnittstruktur entspricht, definiert werden; und Abscheiden eines Füllmaterials in den Schnittregionen.
  10. Verfahren, umfassend: Ausbilden einer Vielzahl von Finnen, die von einem Substrat vorstehen; Ausbilden von Source/Drain-Regionen auf der Vielzahl von Finnen; Ausbilden eines Zwischenschichtdielektrikums (ILD) über den Source/Drain-Regionen; und Ausbilden von Source/Drain-Kontakten, umfassend: Ausbilden einer Maskenschicht über dem ILD; Strukturieren einer Schnittstruktur in der Maskenschicht, wobei die Schnittstruktur erste gerade Abschnitte und zweite gerade Abschnitte aufweist, wobei die ersten geraden Abschnitte durch die zweiten geraden Abschnitte verbunden werden, wobei der Winkel zwischen jedem ersten geraden Abschnitt und einem benachbarten zweiten geraden Abschnitt, der mit jenem ersten gerade Abschnitt verbunden ist, im Bereich von 90° bis 120° liegt; Ätzen von Öffnungen in das ILD, um die Source/Drain-Regionen freizulegen, wobei das Ätzen die strukturierte Maskenschicht als Ätzmaske verwendet; und Abscheiden von leitfähigem Material innerhalb der Öffnungen.
  11. Verfahren nach Anspruch 10, wobei ein Abstand zwischen zwei ersten geraden Abschnitten, die durch einen zweiten geraden Abschnitt verbunden sind, weniger als 16 nm beträgt.
  12. Verfahren nach Anspruch 10, wobei sich jeder zweite gerade Abschnitt über mindestens eine Finne aus der Vielzahl von Finnen erstreckt.
  13. Verfahren nach Anspruch 10, wobei die ersten geraden Abschnitte zwischen benachbarten Finnen aus der Vielzahl von Finnen angeordnet sind.
  14. Verfahren nach Anspruch 10, wobei jeder erste gerade Abschnitt eine gerade Seitenwand aufweist, die zu einer Seitenwand einer ersten Finne aus der Vielzahl von Finnen parallel ist.
  15. Verfahren nach Anspruch 14, wobei ein erster gerader Abschnitt der geraden Seitenwand entgegengesetzt eine konkave Seitenwand aufweist.
  16. Verfahren nach Anspruch 10, wobei die Schnittstruktur ferner dritte gerade Abschnitte aufweist, wobei die dritten geraden Abschnitte von den ersten geraden Abschnitten und den zweiten geraden Abschnitten getrennt sind.
  17. Verfahren nach Anspruch 10, ferner umfassend Ausbilden eines strukturierten Fotoresists über der strukturierten Maskenschicht, wobei das strukturierte Fotoresist die zweiten geraden Abschnitte überdeckt, wobei zum Ätzen von Öffnungen in das ILD die strukturierte Maskenschicht und das strukturierte Fotoresist als kombinierte Ätzmaske verwendet wird.
  18. Vorrichtung, aufweisend: eine Vielzahl von Finnen, die von einem Halbleitersubstrat vorstehen, wobei sich die Finnen in einer ersten Richtung erstrecken; eine erste Isolationsstruktur, welche die Finnen aus der Vielzahl von Finnen umgibt; und eine zweite Isolationsstruktur über dem Substrat und mindestens teilweise innerhalb der ersten Isolationsstruktur, wobei die zweite Isolationsstruktur eine zusammenhängende Serie aus ersten Abschnitten und zweiten Abschnitten aufweist, wobei sich die ersten Abschnitte in einer zweiten Richtung erstrecken, die zu der ersten Richtung orthogonal ist, wobei sich die zweiten Abschnitte in dritten Richtungen erstrecken, die einen ersten Winkel in Bezug auf die zweite Richtung bilden, wobei der erste Winkel zwischen 0° und 30° beträgt, und wobei benachbarte Finnen aus der Vielzahl von Finnen durch die ersten Abschnitte voneinander isoliert sind.
  19. Vorrichtung nach Anspruch 18, wobei ein Abstand zwischen zwei ersten Abschnitten kleiner als 16 nm ist.
  20. Vorrichtung nach Anspruch 18, wobei die zweiten Abschnitte zwischen benachbarten Finnen aus der Vielzahl von Finnen angeordnet sind.
DE102020128835.2A 2020-04-27 2020-11-03 Halbleitervorrichtung und verfahren Pending DE102020128835A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063015953P 2020-04-27 2020-04-27
US63/015,953 2020-04-27
US17/078,274 2020-10-23
US17/078,274 US11764220B2 (en) 2020-04-27 2020-10-23 Method of manufacturing a semiconductor device by patterning a serpentine cut pattern

Publications (1)

Publication Number Publication Date
DE102020128835A1 true DE102020128835A1 (de) 2021-10-28

Family

ID=78222752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020128835.2A Pending DE102020128835A1 (de) 2020-04-27 2020-11-03 Halbleitervorrichtung und verfahren

Country Status (3)

Country Link
US (1) US11764220B2 (de)
KR (1) KR20210133114A (de)
DE (1) DE102020128835A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115411108A (zh) * 2021-05-28 2022-11-29 联华电子股份有限公司 切割鳍状结构的方法
KR20230105178A (ko) * 2022-01-03 2023-07-11 삼성전자주식회사 반도체 장치 및 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
JP5236300B2 (ja) 2008-02-06 2013-07-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9455135B2 (en) * 2014-12-07 2016-09-27 United Microelectronics Corp. Method for fabricating semiconductor device
TWI651812B (zh) * 2015-05-27 2019-02-21 聯華電子股份有限公司 半導體裝置與其形成方法
KR102396111B1 (ko) 2015-06-18 2022-05-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN107195581B (zh) * 2016-03-15 2023-05-02 Imec 非营利协会 到栅极的完全自对准的接触
US9881834B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Contact openings and methods forming same
US10121675B2 (en) 2016-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and a method for fabricating the same
US10312089B1 (en) * 2017-11-29 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for controlling an end-to-end distance in semiconductor device
US10867998B1 (en) 2017-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
KR102402763B1 (ko) 2018-03-27 2022-05-26 삼성전자주식회사 반도체 장치
US10790195B2 (en) * 2018-07-31 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Elongated pattern and formation thereof
US10797058B2 (en) * 2018-09-28 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation
KR20210033096A (ko) * 2019-09-17 2021-03-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR20210133114A (ko) 2021-11-05
US20210335787A1 (en) 2021-10-28
US11764220B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
DE102018115909A1 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102019124526B4 (de) Designprozess für ein Herstellungsverfahren eines Halbleiterbauelements
DE102019115481A1 (de) Halbleiterbauelement und verfahren
DE102017123950A1 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE102020119976B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102020109494B3 (de) Geschnittene metallgate-befüllung mit lücke
DE102020130156A1 (de) Halbleitervorrichtung und verfahren der herstellung davon
DE102020110754A1 (de) Halbleitervorrichtung und verfahren
DE102019117007A1 (de) Dielektrischer spaltfüllungsprozess für halbleitervorrichtung
DE102021116181A1 (de) Transistor-gatestrukturen und verfahren zum bilden derselben
DE102019118375A1 (de) FinFET-Vorrichtung und Verfahren zum Bilden derselbigen
DE102020114314A1 (de) Halbleitervorrichtung und verfahren
DE102020128835A1 (de) Halbleitervorrichtung und verfahren
DE102018106191B4 (de) Verfahren zur selektiven bildung von gate-abstandshaltern eines finfets mittels eines fluorierungsprozesses
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021103217A1 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung
DE102022132143A1 (de) Verfahren zum herstellen von halbleitervorrichtungen und halbleitervorrichtungen
DE102020110678B4 (de) Halbleitervorrichtung und -verfahren
DE102021115949A1 (de) Leitfähige abdeckung für austrittsarbeitsschicht und verfahren zu deren bildung
DE102021109560A1 (de) Transistor-gate-strukturen und verfahren zu deren bildung
DE102021118124A1 (de) Transistorisolationsbereiche und Verfahren zum Bilden derselben
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102021113537A1 (de) Transistor-gate-kontakte und verfahren zu deren bildung
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication