DE102019215259B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102019215259B4
DE102019215259B4 DE102019215259.7A DE102019215259A DE102019215259B4 DE 102019215259 B4 DE102019215259 B4 DE 102019215259B4 DE 102019215259 A DE102019215259 A DE 102019215259A DE 102019215259 B4 DE102019215259 B4 DE 102019215259B4
Authority
DE
Germany
Prior art keywords
space
cover
semiconductor chip
container body
shunt resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019215259.7A
Other languages
English (en)
Other versions
DE102019215259A1 (de
Inventor
Daichi Otori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019215259A1 publication Critical patent/DE102019215259A1/de
Application granted granted Critical
Publication of DE102019215259B4 publication Critical patent/DE102019215259B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Halbleitervorrichtung, aufweisend:- einen Behälterkörper (1), der einen Raum mit einer Öffnung aufweist;- einen Halbleiterchip (2), der in dem Raum in dem Behälterkörper (1) angeordnet ist;- einen in dem Raum angeordneten Shunt-Widerstand (4), der vom Halbleiterchip (2) räumlich getrennt werden soll;- eine Schaltungsstruktur (5), die in dem Raum angeordnet ist, um den Halbleiterchip (2) und den Shunt-Widerstand (4) elektrisch zu verbinden;- ein Abtrennelement (11), das den Raum in dem Behälterkörper (1) in einen ersten Raum (1e) auf einer Seite des Halbleiterchips (2) und einen zweiten Raum (1f) auf einer Seite des Shunt-Widerstands (4) trennt;- ein erstes Versiegelungselement (12), das in dem ersten Raum (1e) angeordnet ist, um den Halbleiterchip (2) zu versiegeln; und- eine erste Abdeckung (16a), die einen dem ersten Raum (1e) entsprechenden Teil der Öffnung abdeckt, und eine zweite Abdeckung (16b), die einen dem zweiten Raum (1f) entsprechenden Teil der Öffnung abdeckt, wobei zumindest ein Loch (18, 18a, 18b, 18c), durch das der zweite Raum (1f) und die Außenseite des Behälterkörpers (1) miteinander in Verbindung stehen, in der zweiten Abdeckung (16b) oder durch die zweite Abdeckung (16b) ausgebildet ist, um zu ermöglichen, dass Luft aus dem zweiten Raum (1f) aus dem Behälterkörper (1) heraus transportiert werden kann.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine einen Shunt-Widerstand enthaltende Halbleitervorrichtung.
  • Beschreibung des allgemeinen Stands der Technik
  • In jüngster Zeit wird eine Halbleitervorrichtung mit einem eingebauten Shunt-Widerstand, der imstande ist, einen Schaltungsstrom mit einem hohen Grad an Genauigkeit zu detektieren, für verschiedene Vorrichtungen verwendet. Da eine Temperatur des Shunt-Widerstands ansteigt, wenn ein Strom angelegt wird, ist ein verfügbarer Shunt-Widerstand beispielsweise aufgrund einer oberen Temperaturgrenze eines Versiegelungselements, das den Shunt-Widerstand versiegelt, beschränkt. Folglich wird in einer Halbleitervorrichtung, die beispielsweise in einer Größenordnung von einigen Ampere verwendet wird, ein Wärmeabstrahleffekt verbessert, indem die Anzahl von Shunt-Widerständen erhöht wird; jedoch tritt ein weiteres Problem auf, dass infolgedessen eine Größe der Vorrichtung zunimmt. In einer Technik in der offengelegten japanischen Patentanmeldung JP H04- 162 489 A ist beispielsweise eine Wand zum Trennen des Shunt-Widerstands von den anderen Bestandteilen vorgesehen, um das Problem, dass der verfügbare Shunt-Widerstand aufgrund der oberen Temperaturgrenze des Versiegelungselements beschränkt ist, zu lösen.
  • ZUSAMMENFASSUNG
  • In der Technik in der offengelegten japanischen Patentanmeldung JP H04- 162 489 A ist der Shunt-Widerstand durch das Versiegelungselement nicht versiegelt, sondern ist in einem Raum in einem Gehäuse vorgesehen. Dieser Raum ist jedoch vollständig umschlossen, so dass ein Problem besteht, dass ein Wärmeabstrahlvermögen beim Abstrahlen der im Shunt-Widerstand erzeugten Wärme verhältnismäßig gering ist.
  • Die US 5 536 972 A offenbart ein Leistungsmodul mit reduzierten Herstellungskosten und einer verringerter Baugröße, die durch Verwendung einer reduzierten Anzahl von MOS-FET-Vorrichtungen aufgrund einer verbesserten Wärmeabstrahlung, kleinerer Substrate aufgrund eines höheren Verdrahtungsfreiheitsgrads und einer reduzierten Menge Silikongel erreicht werden. Wärmeerzeugungselemente, einschließlich eines MOS-FET und eines Widerstands, sind an eine metallische Wärmeabstrahlungsplatte über eine Kupferwärmesenke, eine Aluminiumoxid-Isolierplatte oder dergleichen gelötet. Ein Schaltungsmuster für die wärmeerzeugenden Elemente ist auf einem metallischen Substrat ausgebildet, das über der metallischen wärmeabstrahlenden Platte angeordnet ist. An den über den wärmeerzeugenden Elementen befindlichen Punkten werden Öffnungen in das metallische Substrat eingebracht, und die wärmeerzeugenden Elemente werden mit Aluminiumdrähten durch die Öffnungen mit dem metallischen Substrat verbunden. Ferner sind die wärmeerzeugenden Elemente umgebende Ringe zwischen der metallischen wärmeabstrahlenden Platte und dem metallischen Substrat vorgesehen, wobei ein Schutzmaterial in die Ringe geladen wird.
  • Die vorliegende Erfindung wurde gemacht, um die oben erwähnten Probleme zu lösen, und eine Aufgabe der vorliegenden Erfindung besteht darin, eine Technik vorzusehen, die imstande ist, ein Wärmeabstrahlvermögen beim Abstrahlen der im Shunt-Widerstand erzeugten Wärme zu erhöhen.
  • Die der Erfindung zu Grunde liegende Aufgabe wird mit einer Halbleitervorrichtung erfindungsgemäß mit den Merkmalen der unabhängigen Ansprüche 1, 3, 4 und 8 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.
  • Die vorliegende Erfindung ist eine Halbleitervorrichtung, welche aufweist: einen Behälterkörper, der einen Raum mit einer Öffnung enthält; einen Halbleiterchip, der in dem Raum in dem Behälterkörper angeordnet ist; einen in dem Raum angeordneten Shunt-Widerstand, der vom Halbleiterchip räumlich getrennt werden soll; eine Schaltungsstruktur, die in dem Raum angeordnet ist, um den Halbleiterchip und den Shunt-Widerstand elektrisch zu verbinden; ein Abtrennelement, das den Raum in dem Behälterkörper in einen ersten Raum auf einer Seite des Halbleiterchips und einen zweiten Raum auf einer Seite des Shunt-Widerstands trennt; ein erstes Versiegelungselement, das in dem ersten Raum angeordnet ist, um den Halbleiterchip zu versiegeln; und eine erste Abdeckung, die einen dem ersten Raum entsprechenden Teil der Öffnung abdeckt, und eine zweite Abdeckung, die einen dem zweiten Raum entsprechenden Teil der Öffnung abdeckt. Zumindest ein Loch, durch das der zweite Raum und die Außenseite des Behälterkörpers miteinander in Verbindung stehen, ist in der zweiten Abdeckung oder durch die zweite Abdeckung ausgebildet, um nämlich zu ermöglichen, dass Luft aus dem zweiten Raum aus dem Behälterkörper heraus transportiert werden kann.
  • Ein Wärmeabstrahlvermögen beim Abstrahlen einer im Shunt-Widerstand erzeugten Wärme kann erhöht werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 1 veranschaulicht.
    • 2 ist eine Querschnittsansicht, die eine Konfiguration der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 3 ist ein Schaltungsdiagramm, das eine Konfiguration eines Teils der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 4 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 2 veranschaulicht.
    • 5 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 3 veranschaulicht.
    • 6 ist eine Querschnittsansicht, die die Konfiguration der Halbleitervorrichtung gemäß der Ausführungsform 3 veranschaulicht.
    • 7 bis 9 sind Draufsichten, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 4 veranschaulichen.
    • 10 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 5 veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <Ausführungsform 1>
  • 1 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung veranschaulicht, und 2 ist eine die Konfiguration veranschaulichende Querschnittsansicht.
  • Die in 2 veranschaulichte Halbleitervorrichtung umfasst einen Behälterkörper 1, einen Halbleiterchip 2, ein Verbindungsmaterial 3, einen Shunt-Widerstand 4, eine Schaltungsstruktur 5, Elektroden 7a und 7b, Verdrahtungen 8a, 8b und 8c, ein Abtrennelement 11, ein erstes Versiegelungselement 12, eine erste Abdeckung 16a und eine zweite Abdeckung 16b.
  • Der Behälterkörper 1 weist einen Raum mit einer Öffnung auf einer Oberseite auf, und der Halbleiterchip 2 und der Shunt-Widerstand 4 sind in dem Raum im Behälterkörper 1 in einem voneinander getrennten Zustand angeordnet. In der vorliegenden Ausführungsform 1 weist der Behälterkörper 1 eine Basisplatte 1a, ein isolierendes Substrat 1b und ein Gehäuse 1c auf, ist aber nicht darauf beschränkt.
  • Eine leitfähige Schaltungsstruktur 5 ist auf einer oberen Oberfläche angeordnet, welche eine Hauptoberfläche des isolierenden Substrats 1b ist, und die Basisplatte 1a ist auf einer unteren Oberfläche angeordnet, welche die andere Hauptoberfläche des isolierenden Substrats 1b ist. Ein oberer Teilbereich der Schaltungsstruktur 5 ist durch das leitfähige Verbindungselement 3 mit dem Halbleiterchip 2 und dem Shunt-Widerstand 4 verbunden. Dementsprechend verbindet die Schaltungsstruktur 5 den Halbleiterchip 2 und den Shunt-Widerstand 4 elektrisch, wie in 3 veranschaulicht ist. Der Halbleiterchip 2 ist ein Bipolartransistor mit isoliertem Gate (IGBT) in 3; jedoch ist der Halbleiterchip 2 nicht darauf beschränkt, sondern kann beispielsweise ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), eine Schottky-Barrierendiode (SBD) oder eine PN-Diode sein.
  • Das Gehäuse 1c in 2 umgibt laterale Seiten des Halbleiterchips 2 und des Shunt-Widerstands 4, und ein unterer Teilbereich des Gehäuses 1c ist durch das isolierende Substrat 1b und die Basisplatte 1a verschlossen.
  • Die Elektrode 7a und die Elektrode 7b sind an dem Gehäuse 1c in einem voneinander getrennten Zustand befestigt. Die Elektrode 7a ist über die Verdrahtung 8a mit der Schaltungsstruktur 5 elektrisch verbunden; somit sind die Schaltungsstruktur 5 und ein Teil der Elektrode 7a, der außerhalb des Behälterkörpers 1 gelegen ist, miteinander elektrisch verbunden. Die Elektrode 7b ist über die Verdrahtung 8c mit der Schaltungsstruktur 5 elektrisch verbunden; somit sind die Schaltungsstruktur 5 und ein Teil der Elektrode 7b, der außerhalb des Behälterkörpers 1 gelegen ist, miteinander elektrisch verbunden. Die Verdrahtung 8b verbindet den Halbleiterchip 2 und die Schaltungsstruktur 5 elektrisch.
  • Das Abtrennelement 11 trennt den Raum im Behälterkörper 1 in einen ersten Raum 1e auf einer Seite des Halbleiterchips 2 und einen zweiten Raum 1f auf einer Seite des Shunt-Widerstands 4. Wie in 1 und 2 veranschaulicht ist, ist in einer Draufsicht ein Teil der Halbleitervorrichtung, der dem ersten Raum 1e entspricht, „ein Teil zur Montage eines Halbleiterchips“, und ein Teil der Halbleitervorrichtung, der dem zweiten Raum 1f entspricht, ist „ein Teil zur Montage eines Shunt-Widerstands“.
  • In dem ersten Raum 1e ist ein erstes Versiegelungselement 12 angeordnet, um den Halbleiterchip 2 zu versiegeln. In der vorliegenden Ausführungsform 1 versiegelt das erste Versiegelungselement 12 nicht nur den Halbleiterchip 2, sondern auch die Verdrahtungen 8a und 8b und die Schaltungsstruktur 5 im ersten Raum 1e; die Konfiguration ist jedoch nicht darauf beschränkt. Indes ist im zweiten Raum 1f das Versiegelungselement nicht angeordnet. In dem Beispiel in 2 ist ein zentraler Teilbereich des Shunt-Widerstands 4 auf einer Aussparung der Schaltungsstruktur 5 angeordnet; folglich ist eine Fläche des zentralen Teilbereichs, die mit Luft in Kontakt ist, verhältnismäßig groß.
  • Die erste Abdeckung 16a ist eine Abdeckung des Teils zur Montage eines Halbleiterchips und deckt einen dem ersten Raum 1e entsprechenden Teil der Öffnung des Behälterkörpers 1 ab. Die zweite Abdeckung 16b ist eine Abdeckung des Teils zur Montage eines Shunt-Widerstands und deckt einen dem zweiten Raum 1f entsprechenden Teil der Öffnung des Behälterkörpers 1 ab. Zumindest ein Loch 18, durch welches der zweite Raum 1f und die Außenseite des Behälterkörpers 1 miteinander in Verbindung stehen, ist in der zweiten Abdeckung 16b oder durch die zweite Abdeckung 16b ausgebildet. In der vorliegenden Ausführungsform 1 umfasst das zumindest eine Loch 18 in einer Draufsicht ein Loch 18a auf einer Endseite der zweiten Abdeckung 16b und ein Loch 18b auf dessen anderer Endseite. Das Loch 18a ist zwischen einem Endteilbereich der zweiten Abdeckung 16b und dem Abtrennelement 11 ausgebildet, und das Loch 18b ist zwischen dem anderen Endteilbereich der zweiten Abdeckung 16b und dem Gehäuse 1c ausgebildet.
  • Das Abtrennelement 11 ist mit der ersten Abdeckung 16a in 3 integriert; die Konfiguration ist jedoch nicht darauf beschränkt. Beispielsweise kann das Abtrennelement 11 mit dem Gehäuse 1c des Behälterkörpers 1 integriert sein oder kann mit der zweiten Abdeckung 16b integriert sein.
  • Entsprechend der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 1 mit der oben beschriebene Konfiguration ist das zumindest eine Loch 18, durch welches der zweite Raum 1f und die Außenseite des Behälterkörpers 1 miteinander in Verbindung stehen, in der zweiten Abdeckung 16b oder durch die zweite Abdeckung 16b ausgebildet. Gemäß der oben beschriebenen Konfiguration kann die Luft, die die Wärme des Shunt-Widerstands 4 aufnimmt, über das Loch 18 aus dem zweiten Raum 1f aus dem Behälterkörper 1 heraus transportiert werden. Dementsprechend kann die Wärme des Shunt-Widerstands 4 zuverlässig aus dem Behälterkörper 1 abgestrahlt werden; somit kann ein Wärmeabstrahlvermögen (ein Luftkühleffekt) erhöht werden. Als Folge kann, selbst wenn die Temperatur des Shunt-Widerstands 4 200°C in einer Konfiguration übersteigt, in der beispielsweise ein Gel oder ein Epoxidharz, welches ein gewöhnliches Versiegelungselement ist, für das erste Versiegelungselement 12 übernommen ist, eine Abnahme elektrischer Charakteristiken oder eine Verkürzung der Lebensdauer der Halbleitervorrichtung reduziert werden.
  • In der vorliegenden Ausführungsform 1 umfasst das zumindest eine Loch 18 die beiden Löcher 18a und 18b, kann aber ein Loch sein. Das zumindest eine Loch 18 ist vorzugsweise an einer anderen Stelle als einer Oberseite des Shunt-Widerstands 4 ausgebildet. Gemäß der oben beschriebenen Konfiguration kann der Shunt-Widerstand 4 vor einer physischen Schädigung geschützt werden, während das Wärmeabstrahlvermögen sichergestellt ist.
  • <Ausführungsform 2>
  • 4 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung veranschaulicht. Die gleichen Bezugsziffern wie jene, die in der Ausführungsform 1 beschrieben sind, sind dem gleichen oder ähnlichen Bestandteil in der Konfiguration gemäß der Ausführungsform 2 zugeordnet, und im Folgenden werden vorwiegend unterschiedliche Bestandteile beschrieben.
  • In der vorliegenden Ausführungsform 2 ist zumindest ein Teil eines Aufbaus, der den Shunt-Widerstand 4 und die Schaltungsstruktur 5 im zweiten Raum 1f umfasst, durch einen korrosionshemmenden Film 20 bedeckt. In der vorliegenden Ausführungsform 2 sind auch die Elektrode 7b und die Verdrahtung 8c durch den korrosionshemmenden Film 20 bedeckt.
  • Der korrosionshemmende Film 20 wird gebildet, indem ein flüchtiger Korrosionshemmstoff, der beispielsweise aus einem reaktiven Material aus Dicyclohexylamin und Octansäure oder einem den flüchtigen Korrosionshemmstoff enthaltenden Material besteht, im zweiten Raum 1f aufgesprüht (aufgebracht) wird.
  • Entsprechend der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 2 mit der oben beschriebenen Konfiguration kann der korrosionshemmende Film 20 beispielsweise eine Oxidation und Schwefelung des Shunt-Widerstands 4 und der Schaltungsstruktur 5 reduzieren.
  • <Ausführungsform 3>
  • 5 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung veranschaulicht, und 6 ist eine die Konfiguration veranschaulichende Querschnittsansicht. Die gleichen Bezugsziffern wie jene, die in den obigen Ausführungsformen beschrieben wurden, sind dem gleichen oder ähnlichen Bestandteil in der Konfiguration gemäß der Ausführungsform 3 zugeordnet, und im Folgenden werden vorwiegend die unterschiedlichen Bestandteile beschrieben.
  • Auch in der vorliegenden Ausführungsform 3 umfasst in der der Ausführungsform 1 ähnlichen Art und Weise das zumindest eine Loch 18 in einer Draufsicht das Loch 18a auf der einen Endseite der zweiten Abdeckung 16b und das Loch 18b auf dessen anderer Endseite. In der vorliegenden Ausführungsform 3 sind jedoch eine Form einer oberen Oberfläche der zweiten Abdeckung 16b und eine Form ihrer unteren Oberfläche in einer Querschnittsansicht voneinander verschieden. Die Konfiguration, in der die Form der oberen Oberfläche und die Form der unteren Oberfläche voneinander verschieden sind, umfasst nicht nur eine Konfiguration, in der, wie in 6 veranschaulicht, die obere Oberfläche eine gekrümmte Oberfläche ist und die untere Oberfläche eine flache Oberfläche ist, sondern beispielsweise auch eine Konfiguration, in der ein Flächeninhalt der oberen Oberfläche und ein Flächeninhalt der unteren Oberfläche voneinander verschieden sind, oder eine Konfiguration, in der ein Gradient der oberen Oberfläche bezüglich einer horizontalen Richtung und ein Gradient der unteren Oberfläche bezüglich einer horizontalen Richtung voneinander verschieden sind.
  • Entsprechend der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 3 mit der oben beschriebenen Konfiguration tritt eine Differenz zwischen einem Volumenstrom eines entlang der oberen Oberfläche strömenden Winds und einem Volumenstrom eines entlang der unteren Oberfläche strömenden Winds auf, und ein Karmanwirbel entsteht. Der Karmanwirbel kann die Luft im zweiten Raum 1f aufwirbeln; somit kann das Wärmeabstrahlvermögen weiter erhöht werden.
  • <Ausführungsform 4>
  • 7 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 4 der vorliegenden Erfindung veranschaulicht. Die gleichen Bezugsziffern wie jene, die in den obigen Ausführungsformen beschrieben wurden, sind dem gleichen oder ähnlichen Bestandteil in der Konfiguration gemäß der Ausführungsform 4 zugeordnet, und im Folgenden werden vorwiegend die unterschiedlichen Bestandteile beschrieben.
  • In der vorliegenden Ausführungsform 4 ist zumindest ein Loch eine Vielzahl von Löchern 18c, die in der zweiten Abdeckung 16b angeordnet sind. Die Vielzahl von Löchern 18c ist vorzugsweise an einer anderen Stelle als einer Oberseite des Shunt-Widerstands 4 angeordnet. Entsprechend der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 4, die oben beschrieben wurde, kann der Shunt-Widerstand 4 vor einer physischen Schädigung geschützt werden; somit kann man beispielsweise eine Verlängerung der Lebensdauer erwarten. Jedes der Vielzahl von Löchern 18c hat eine Funktion als Entlüftungsloch, das die Wärme des Shunt-Widerstands 4 nach außen abstrahlt, und kann so den Luftkühleffekt verbessern.
  • Die Vielzahl von Löchern 18c ist nicht auf kreisförmige Löcher beschränkt. Beispielsweise kann die Vielzahl von Löchern 18c, wie in 8 veranschaulicht, Schlitze sein. Auch in solch einer Konfiguration kann der Effekt ähnlich demjenigen der Konfiguration in 7 erhalten werden. Wie in 9 veranschaulicht ist, kann beispielsweise die zweite Abdeckung 16b eine Maschenstruktur aufweisen, und die Vielzahl von Löchern 18c kann durch die Struktur definierte Löcher sein. Auch in solch einer Konfiguration kann der Effekt ähnlich demjenigen der Konfiguration in 7 erhalten werden.
  • <Ausführungsform 5>
  • 10 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 5 der vorliegenden Erfindung veranschaulicht. Die gleichen Bezugsziffern wie jene, die in den obigen Ausführungsformen beschrieben wurden, sind dem gleichen oder ähnlichen Bestandteil in der Konfiguration gemäß der Ausführungsform 5 zugeordnet, und im Folgenden werden vorwiegend die unterschiedlichen Bestandteile beschrieben.
  • Eine Konfiguration der vorliegenden Ausführungsform 5 ist der Konfiguration der Ausführungsform 1 (2) ähnlich, außer dass ein zweites Versiegelungselement 22 hinzugefügt ist. Das zweite Versiegelungselement 22 ist im zweiten Raum 1f angeordnet, um den Shunt-Widerstand 4 zu versiegeln. Ein Material des ersten Versiegelungselements 12 und ein Material des zweiten Versiegelungselements 22 sind voneinander verschieden. Beispielsweise wird für das erste Versiegelungselement 12 ein Gel oder ein Epoxidharz übernommen, das ein gewöhnliches Versiegelungselement ist, und für das zweite Versiegelungselement 22 wird ein Versiegelungselement übernommen, das eine höhere Wärmebeständigkeit als das gewöhnliche Versiegelungselement aufweist. Entsprechend der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 5, die oben beschrieben wurde, kann das für jeden des Halbleiterchips 2 und des Shunt-Widerstands 4 geeignete Versiegelungselement verwendet werden.
  • Gemäß der vorliegenden Erfindung können die obigen Ausführungsformen beliebig kombiniert werden, oder jede Ausführungsform kann innerhalb des Umfangs der Erfindung geeignet variiert oder weggelassen werden.

Claims (9)

  1. Halbleitervorrichtung, aufweisend: - einen Behälterkörper (1), der einen Raum mit einer Öffnung aufweist; - einen Halbleiterchip (2), der in dem Raum in dem Behälterkörper (1) angeordnet ist; - einen in dem Raum angeordneten Shunt-Widerstand (4), der vom Halbleiterchip (2) räumlich getrennt werden soll; - eine Schaltungsstruktur (5), die in dem Raum angeordnet ist, um den Halbleiterchip (2) und den Shunt-Widerstand (4) elektrisch zu verbinden; - ein Abtrennelement (11), das den Raum in dem Behälterkörper (1) in einen ersten Raum (1e) auf einer Seite des Halbleiterchips (2) und einen zweiten Raum (1f) auf einer Seite des Shunt-Widerstands (4) trennt; - ein erstes Versiegelungselement (12), das in dem ersten Raum (1e) angeordnet ist, um den Halbleiterchip (2) zu versiegeln; und - eine erste Abdeckung (16a), die einen dem ersten Raum (1e) entsprechenden Teil der Öffnung abdeckt, und eine zweite Abdeckung (16b), die einen dem zweiten Raum (1f) entsprechenden Teil der Öffnung abdeckt, wobei zumindest ein Loch (18, 18a, 18b, 18c), durch das der zweite Raum (1f) und die Außenseite des Behälterkörpers (1) miteinander in Verbindung stehen, in der zweiten Abdeckung (16b) oder durch die zweite Abdeckung (16b) ausgebildet ist, um zu ermöglichen, dass Luft aus dem zweiten Raum (1f) aus dem Behälterkörper (1) heraus transportiert werden kann.
  2. Halbleitervorrichtung nach Anspruch 1, wobei zumindest ein Teil eines Aufbaus, der den Shunt-Widerstand (4) und die Schaltungsstruktur (5) in dem zweiten Raum (1f) aufweist, durch einen korrosionshemmenden Film (20) bedeckt ist.
  3. Halbleitervorrichtung, aufweisend: - einen Behälterkörper (1), der einen Raum mit einer Öffnung aufweist; - einen Halbleiterchip (2), der in dem Raum in dem Behälterkörper (1) angeordnet ist; - einen in dem Raum angeordneten Shunt-Widerstand (4), der vom Halbleiterchip (2) räumlich getrennt werden soll; - eine Schaltungsstruktur (5), die in dem Raum angeordnet ist, um den Halbleiterchip (2) und den Shunt-Widerstand (4) elektrisch zu verbinden; - ein Abtrennelement (11), das den Raum in dem Behälterkörper (1) in einen ersten Raum (1e) auf einer Seite des Halbleiterchips (2) und einen zweiten Raum (1f) auf einer Seite des Shunt-Widerstands (4) trennt; - ein erstes Versiegelungselement (12), das in dem ersten Raum (1e) angeordnet ist, um den Halbleiterchip (2) zu versiegeln; und - eine erste Abdeckung (16a), die einen dem ersten Raum (1e) entsprechenden Teil der Öffnung abdeckt, und eine zweite Abdeckung (16b), die einen dem zweiten Raum (1f) entsprechenden Teil der Öffnung abdeckt, wobei: - zumindest ein Loch (18, 18a, 18b, 18c), durch das der zweite Raum (1f) und die Außenseite des Behälterkörpers (1) miteinander in Verbindung stehen, in der zweiten Abdeckung (16b) oder durch die zweite Abdeckung (16b) ausgebildet ist, - das zumindest eine Loch (18, 18a, 18b, 18c) in einer Draufsicht ein Loch (18a) auf einer Endseite der zweiten Abdeckung (16b) und ein Loch (18b) auf einer anderen Endseite der zweiten Abdeckung (16b) aufweist und - eine Form einer oberen Oberfläche der zweiten Abdeckung (16b) und eine Form einer unteren Oberfläche der zweiten Abdeckung (16b) in einer Querschnittsansicht voneinander verschieden sind.
  4. Halbleitervorrichtung, aufweisend: - einen Behälterkörper (1), der einen Raum mit einer Öffnung aufweist; - einen Halbleiterchip (2), der in dem Raum in dem Behälterkörper (1) angeordnet ist; - einen in dem Raum angeordneten Shunt-Widerstand (4), der vom Halbleiterchip (2) räumlich getrennt werden soll; - eine Schaltungsstruktur (5), die in dem Raum angeordnet ist, um den Halbleiterchip (2) und den Shunt-Widerstand (4) elektrisch zu verbinden; - ein Abtrennelement (11), das den Raum in dem Behälterkörper (1) in einen ersten Raum (1e) auf einer Seite des Halbleiterchips (2) und einen zweiten Raum (1f) auf einer Seite des Shunt-Widerstands (4) trennt; - ein erstes Versiegelungselement (12), das in dem ersten Raum (1e) angeordnet ist, um den Halbleiterchip (2) zu versiegeln; und - eine erste Abdeckung (16a), die einen dem ersten Raum (1e) entsprechenden Teil der Öffnung abdeckt, und eine zweite Abdeckung (16b), die einen dem zweiten Raum (1f) entsprechenden Teil der Öffnung abdeckt, wobei: - zumindest ein Loch (18, 18a, 18b, 18c), durch das der zweite Raum (1f) und die Außenseite des Behälterkörpers (1) miteinander in Verbindung stehen, in der zweiten Abdeckung (16b) oder durch die zweite Abdeckung (16b) ausgebildet ist und - das zumindest eine Loch (18, 18a, 18b, 18c) eine Vielzahl von Löchern (18c) aufweist, die in der zweiten Abdeckung (16b) angeordnet sind.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die Vielzahl von Löchern (18c) Schlitze aufweist.
  6. Halbleitervorrichtung nach Anspruch 4, wobei: - die zweite Abdeckung (16b) eine Maschenstruktur aufweist, und - die Vielzahl von Löchern (18c) durch die Struktur definierte Löcher aufweist.
  7. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend: - ein zweites Versiegelungselement (22), das in dem zweiten Raum (1f) angeordnet ist, um den Shunt-Widerstand (4) zu versiegeln, und - ein Material des ersten Versiegelungselements (12) und ein Material des zweiten Versiegelungselements (22) voneinander verschieden sind.
  8. Halbleitervorrichtung, aufweisend: - einen Behälterkörper (1), der einen Raum mit einer Öffnung aufweist; - einen Halbleiterchip (2), der in dem Raum in dem Behälterkörper (1) angeordnet ist; - einen in dem Raum angeordneten Shunt-Widerstand (4), der vom Halbleiterchip (2) räumlich getrennt werden soll; - eine Schaltungsstruktur (5), die in dem Raum angeordnet ist, um den Halbleiterchip (2) und den Shunt-Widerstand (4) elektrisch zu verbinden; - ein Abtrennelement (11), das den Raum in dem Behälterkörper (1) in einen ersten Raum (1e) auf einer Seite des Halbleiterchips (2) und einen zweiten Raum (1f) auf einer Seite des Shunt-Widerstands (4) trennt; - ein erstes Versiegelungselement (12), das in dem ersten Raum (1e) angeordnet ist, um den Halbleiterchip (2) zu versiegeln; und - eine erste Abdeckung (16a), die einen dem ersten Raum (1e) entsprechenden Teil der Öffnung abdeckt, und eine zweite Abdeckung (16b), die einen dem zweiten Raum (1f) entsprechenden Teil der Öffnung abdeckt, wobei: - zumindest ein Loch (18, 18a, 18b, 18c), durch das der zweite Raum (1f) und die Außenseite des Behälterkörpers (1) miteinander in Verbindung stehen, in der zweiten Abdeckung (16b) oder durch die zweite Abdeckung (16b) ausgebildet ist und - das zumindest eine Loch (18, 18a, 18b, 18c) an einer anderen Stelle als einer Oberseite des Shunt-Widerstands (4) ausgebildet ist.
  9. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei das Abtrennelement (11) mit dem Behälterkörper (1) oder der ersten Abdeckung (16a) materialeinstückig ist.
DE102019215259.7A 2018-10-10 2019-10-02 Halbleitervorrichtung Active DE102019215259B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018191657A JP7050643B2 (ja) 2018-10-10 2018-10-10 半導体装置
JP2018-191657 2018-10-10

Publications (2)

Publication Number Publication Date
DE102019215259A1 DE102019215259A1 (de) 2020-04-16
DE102019215259B4 true DE102019215259B4 (de) 2023-02-23

Family

ID=69954813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019215259.7A Active DE102019215259B4 (de) 2018-10-10 2019-10-02 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10847437B2 (de)
JP (1) JP7050643B2 (de)
CN (1) CN111029314B (de)
DE (1) DE102019215259B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739847B (zh) * 2020-07-27 2020-11-20 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162489A (ja) 1990-10-24 1992-06-05 Sanyo Electric Co Ltd 混成集積回路
US5536972A (en) 1993-12-09 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Power module

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5139133U (de) * 1974-09-17 1976-03-24
JPS52115844U (de) * 1976-03-01 1977-09-02
JPS6170971U (de) * 1984-10-15 1986-05-15
JP2523055Y2 (ja) * 1990-04-16 1997-01-22 ヤンマー農機株式会社 管理機の耕耘部構造
JP2523055B2 (ja) * 1990-10-24 1996-08-07 三洋電機株式会社 混成集積回路
JP2854120B2 (ja) * 1990-10-25 1999-02-03 三洋電機株式会社 混成集積回路
JPH0964549A (ja) * 1995-08-30 1997-03-07 Nec Kansai Ltd 通気孔を有する電子機器筐体
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP4168114B2 (ja) 2001-09-28 2008-10-22 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合体
JP3764687B2 (ja) 2002-02-18 2006-04-12 三菱電機株式会社 電力半導体装置及びその製造方法
JP2007281219A (ja) 2006-04-07 2007-10-25 Hitachi Metals Ltd セラミックス回路基板およびその製造方法
CN101257780B (zh) 2007-02-27 2011-05-04 鸿富锦精密工业（深圳）有限公司 电子设备导风装置
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
DE102013219571B4 (de) * 2013-09-27 2019-05-23 Infineon Technologies Ag Leistungshalbleitermodul mit vertikalem Shunt-Widerstand
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
JP6600172B2 (ja) * 2015-06-08 2019-10-30 ローム株式会社 パワーモジュール半導体装置およびその製造方法、およびインバータ装置
JP6455364B2 (ja) * 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
CN108293305B (zh) * 2015-12-10 2020-06-26 日立汽车系统株式会社 电子控制装置
CN106455446B (zh) * 2016-10-28 2019-02-15 曙光信息产业(北京)有限公司 发热元件的冷却装置及冷却装置的制造方法
WO2019216299A1 (ja) * 2018-05-08 2019-11-14 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162489A (ja) 1990-10-24 1992-06-05 Sanyo Electric Co Ltd 混成集積回路
US5536972A (en) 1993-12-09 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Power module

Also Published As

Publication number Publication date
DE102019215259A1 (de) 2020-04-16
CN111029314B (zh) 2023-09-08
US10847437B2 (en) 2020-11-24
JP2020061455A (ja) 2020-04-16
JP7050643B2 (ja) 2022-04-08
US20200118903A1 (en) 2020-04-16
CN111029314A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
DE102011077543B4 (de) Halbleitervorrichtung
DE102016208034B4 (de) Halbleiterbauelement
DE112014005694B4 (de) Halbleitermodul
DE112015000245T5 (de) Halbleitermodul
DE102005008346A1 (de) Halbleitervorrichtung
DE112019003336T5 (de) Halbleitervorrichtung
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE102017210589A1 (de) Halbleitervorrichtung
EP3823018A1 (de) Elektronikmodul mit einer pulsierenden heatpipe
DE102021129498A1 (de) Vergossenes halbleiter-package mit zwei integrierten wärmeverteilern
DE112015000210T5 (de) Halbleitervorrichtung
DE112011104406B4 (de) Halbleitervorrichtung
DE102019215259B4 (de) Halbleitervorrichtung
DE102004055908A1 (de) Halbleiteranordnung mit einem Paar von Wärmeabstrahlplatten
DE2632154C2 (de) Kombinierte Trag- und Wärmeabstrahlplatte für ein angelötetes Halbleiterbauelement
DE102009030325B4 (de) Halbleiterchipbaugruppe
DE102019201158A1 (de) Halbleiterbaugruppe
DE112014006793B4 (de) Halbleitervorrichtung
DE112020002845T5 (de) Halbleitervorrichtung
DE102015120109A1 (de) Leistungshalbleitermodul mit einer einen Leistungshalbleiter bedeckenden Glob-Top-Vergussmasse
EP3117458B1 (de) Elektrische bauteilanordnung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE1978283U (de) Integrierte gleichrichter-schaltungsanordnung.
DE102015215132B4 (de) Halbleitervorrichtung
DE102018222748B4 (de) Kühlvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final