JP2523055B2 - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JP2523055B2
JP2523055B2 JP2287472A JP28747290A JP2523055B2 JP 2523055 B2 JP2523055 B2 JP 2523055B2 JP 2287472 A JP2287472 A JP 2287472A JP 28747290 A JP28747290 A JP 28747290A JP 2523055 B2 JP2523055 B2 JP 2523055B2
Authority
JP
Japan
Prior art keywords
nickel
integrated circuit
substrate
silicone gel
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2287472A
Other languages
English (en)
Other versions
JPH04162488A (ja
Inventor
明 風見
則明 坂本
純夫 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP2287472A priority Critical patent/JP2523055B2/ja
Publication of JPH04162488A publication Critical patent/JPH04162488A/ja
Application granted granted Critical
Publication of JP2523055B2 publication Critical patent/JP2523055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Casings For Electric Apparatus (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は混成集積回路に関し、パワー出力用の混成集
積回路に関する。
(ロ)従来の技術 パワー出力用混成集積回路としては種々のものがある
が、例えばインバータ用混成集積回路がもっとも代表的
である。
第3図は、インバータ用混成集積回路の平面図を示す
ものであり、(20)はアルミニウム、鉄、銅等などの金
属基板であり、その基板(20)上には図示されないがエ
ポキシ樹脂を主成分とする絶縁性接着剤からなる絶縁層
が設けられ、(21)は上記絶縁性接着剤により基板(2
0)と貼り合せられた銅箔をエッチング処理によって形
成された導電路である。
かかる導電路(21)上には複数のトランジスタ、パワ
ーMOS、IGBT等のパワー系のスイッチング素子(22)が
固着され、且つスイッチング素子(22)に流れる電流を
検出する電流検出用のニッケルメッキ抵抗体(23)が電
流経路に形成されている。ニッケルメッキ抵抗体(23)
は導電路(21)をくし型状に配置させ、そのくし型状に
配置された領域上にニッケルをメッキすることにより形
成される。
かかる基板(20)はケース材によって固着一体化する
か、あるいは、対向基板(図示しない)を配置(いわゆ
る二枚基板構造)してケース材によって固着一体化され
る。
また、第4図は基板(20)にケース材(24)を固着し
たときのニッケルメッキ抵抗体(23)が形成された付近
の要部拡大図であり、ケース材(24)と基板(20)とで
形成される空間領域には基板上に固着された各素子の耐
湿性を向上させるためにシリコーンゲル(25)が充填さ
れている。二枚基板構造の場合も同様に各基板間内にシ
リコーンゲルが充填される。
(ハ)発明が解決しようとする課題 かかる混成集積回路において、例えばユーザが異常使
用したときにパワー素子が破壊したとき(ショート状
態)、電流検出抵抗であるニッケルメッキ低抗体に許容
容量以上の大電流が流れ、第5図に示す如く、ニッケル
メッキ抵抗体(23)が焼断し、このエネルギーにより矢
印方向にシリコーンゲル(25)を持上げる。このとき、
同時にニッケルメッキ抵抗体(23)上に形成されたオー
バーコート(図示しない)および持上げられたシリコー
ンゲル(25)の表面部分を炭化させる。
すると、シリコーンゲル(25)は経時変化により、も
との状態に戻り、第6図に示す如く、シリコーンゲル
(25)の表面に形成された炭化部(26)により、ニッケ
ルメッキ抵抗体(23)が形成された導電路(21)が導通
状態となり再び大電流が流れる。すると、次はシリコー
ンゲル(25)の炭化部(26)が焼断し、再びそのエネル
ギーによってシリコーンゲル(25)を持上げ上記した動
作を何回かくり返し起こす。すると、炭化部(26)が形
成したシリコーンゲル(25)領域で炭化が促進するとと
もに可燃性ガスが増加しケース内の内圧が高くなり、ケ
ース材と基板との固着性が悪化し、その結果耐湿性が低
下する問題がある。
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、
一枚あるいは二枚の金属基板から構成され、パワー素子
およびニッケルメッキ抵抗体が形成され、ケーシングさ
れた空間内にシリコーンゲルが充填された混成集積回路
のニッケルメッキ抵抗体上のシリコーンゲルを中空構造
として解決する。
(ホ)作用 この様に本発明に依れば、ニッケルメッキ抵抗体上の
シリコーンゲルを中空構造とすることにより、仮にパワ
ー素子が短絡してニッケルメッキ抵抗体の許容容量以上
の大電流が流れニッケルメッキ抵抗体が焼断したとして
も、ニッケルメッキ抵抗上のシリコーンゲルが中空とな
っているため、焼断時のエネルギーによりシリコーンゲ
ル表面が炭化することがなくなる。即ち、ニッケルメッ
キ抵抗体が焼断すると導電路に流れる大電流が遮断さ
れ、ニッケルメッキ抵抗体をヒューズとして用いること
ができる。
(ヘ)実施例 以下に第1図に示した一実施例に基づいて本発明を詳
細に説明する。
第1図は本発明の混成集積回路の要部拡大断面図であ
り、詳細にはニッケルメッキ抵抗体が形成された領域付
近の断面図である。
本発明の構成集積回路は、絶縁金属基板(1)(以下
単に基板という)と、基板(1)上に形成された導電路
(2)と、導電路(2)上に固着されたパワー素子
(3)およびニッケルメッキ抵抗体(4)と、基板
(1)と固着一体化されるケース材(5)と、基板
(1)とケース材(5)とで形成された空間に充填され
たシリコーンゲル(6)と、ニッケルメッキ抵抗体
(4)上のシリコーンゲル(6)を中空構造とする中空
手段(7)とから構成されている。
基板(1)はアルミニウムが用いられ、そのアルミニ
ウム表面には陽極酸化処理によって酸化アルミニウム膜
(図示しない)が形成されている。
また、基板(1)上には絶縁接着剤であるエポキシ系
の絶縁層(8)を介して銅箔が貼着され、銅箔をエッチ
ング処理して所望形状の導電路(2)が形成される。
かかる導電路(2)上には、例えば第3図に示す如
く、パワートランジスタ、パワーMOS、IGBT等の複数の
パワー素子(3)が三相モータを駆動する様に固着接続
されている。又、導電路(2)上にはパワー素子(3)
に流れる電流を検出するためにニッケルメッキ抵抗体
(4)が形成されている。ニッケルメッキ抵抗体(4)
については従来の説明で簡単に説明したが、ここでは更
に詳細に説明する。
ニッケルメッキ抵抗体(4)が形成される領域の導電
路(2)は所定間隔で夫々の導電路(2)がくし型状に
なる様に形成されている(図示されない)。そのくし型
状に配置された導電路(2)領域(基板領域)上にパラ
ジウム等の触媒を付着させニッケルを所定の厚みになる
までメッキを行う。即ち、ニッケルメッキ抵抗体(4)
の抵抗値あるいは許容量は面積と厚みを選択することで
任意に設定することができる。くし型状に形成された夫
々の導電路(2)の両端電圧を検出することでニッケル
メッキ抵抗体(4)、即ち、パワー素子(3)に流れる
電流を検出することができる。
ニッケルメッキ抵抗体(4)が形成された領域上は後
述するシリコーンゲル(6)を空中形成するために中空
手段(7)が設けられる。中空手段(7)としては、例
えば絶縁部材からなる箱状の封止部材がニッケルメッキ
抵抗体(4)を密封するように基板(1)上に接着され
る。基板(1)と封止部材とは接着剤(9)によって固
着されている。
基板(1)は樹脂製のケース材(5)が基板(1)の
周端部で接着性シートを介して強固に固着される。基板
(1)とケース材(5)とで形成された空間内には基板
(1)上に形成された導電路(2)および各素子を保護
するためにシリコーンゲル(6)が充填される。このと
き、本発明では、ニッケルメッキ抵抗体(4)は封止部
材によって封止されているためにシリコーンゲル(6)
と分離配置されることになる。その結果、仮にパワー素
子(3)が短絡してニッケルメッキ抵抗体(4)の許容
容量以上の大電流が流れニッケルメッキ抵抗体(4)が
焼断したとしても、ニッケルメッキ抵抗(4)上に封止
部材が配置されているため焼断時のエネルギーによりシ
リコーンゲルの表面の炭化をなくすことができる。
第2図は本発明の他の実施例を示した要部拡大断面図
であり、二枚の基板(1a)(1b)から構成される。この
場合、一方の基板(1a)にはパワー素子(3)およびニ
ッケルメッキ抵抗体(4)が形成され、他方の基板(1
b)上には小信号系のトランジスタ等の回路素子(11)
が固着され、夫々の基板(1a)(1b)は図示されないが
枠状のケース材によって離間配置され、その空間内にシ
リコーンゲル(6)が充填されている。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、ニッケルメッ
キ抵抗体上のシリコーンゲルを中空形成することによ
り、仮にパワー素子が短絡してニッケルメッキ抵抗体の
許容容量以上の大電流が流れニッケルメッキ抵抗体が焼
断したとしても、ニッケルメッキ抵抗上のシリコーンゲ
ルが中空となっているため、焼断時のエネルギーにより
シリコーンゲル表面が炭化することがなくなる。その結
果、従来の如き問題を完全に解消することができ、極め
て耐湿性に優れた混成集積回路を提供することができ
る。
また、本発明では、上記したようにニッケルメッキ抵
抗体がシリコーンゲルと分離形成されているため、ニッ
ケルメッキ抵抗体が焼断するとパワー素子のショートに
より流れる過電流をも遮断でき安全性に優れる。
さらに、本発明の混成集積回路ではシリコーンゲル量
を著しく低減することができコスト面での効果も大であ
る。
【図面の簡単な説明】
第1図は本発明の混成集積回路の要部拡大断面図、第2
図は他の実施例を示す断面図、第3図は一般的なパワー
用の混成集積回路を示す平面図、第4図は第3図のニッ
ケルメッキ抵抗体が形成された部分を示す断面図、第5
図および第6図は課題を説明するための断面図である。 (1)は絶縁金属基板、(2)は導電路、(3)はパワ
ー素子、(4)はニッケルメッキ抵抗体、(5)はケー
ス材、(6)はシリコーンゲル、(7)は中空手段であ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−224263(JP,A) 特開 昭63−128656(JP,A) 特開 平4−162489(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】少なくとも一枚の絶縁基板から構成され、 前記絶縁基板上にパワー素子およびこのパワー素子に流
    れる電流を検出するニッケルメッキ抵抗体が搭載され、 前記絶縁基板上に配置されるケース材が前記絶縁基板と
    一体化されることで形成される封止空間に封止樹脂が充
    填される混成集積回路に於いて、 前記ニッケルメッキ抵抗体上の前記封止樹脂を分離し中
    空とする中空手段が前記ケース材とは別体で設けられ、
    この中空手段を除き前記絶縁基板と前記ケース材に樹脂
    が封止されることを特徴とした混成集積回路。
  2. 【請求項2】前記パワー素子としてパワートランジス
    タ、パワーMOSFETおよびIGBT等のパワー系のスイッチン
    グ素子を用いたことを特徴とする請求項1記載の混成集
    積回路。
JP2287472A 1990-10-24 1990-10-24 混成集積回路 Expired - Lifetime JP2523055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2287472A JP2523055B2 (ja) 1990-10-24 1990-10-24 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2287472A JP2523055B2 (ja) 1990-10-24 1990-10-24 混成集積回路

Publications (2)

Publication Number Publication Date
JPH04162488A JPH04162488A (ja) 1992-06-05
JP2523055B2 true JP2523055B2 (ja) 1996-08-07

Family

ID=17717782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2287472A Expired - Lifetime JP2523055B2 (ja) 1990-10-24 1990-10-24 混成集積回路

Country Status (1)

Country Link
JP (1) JP2523055B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2527642B2 (ja) * 1990-10-24 1996-08-28 三洋電機株式会社 混成集積回路
JP7050643B2 (ja) * 2018-10-10 2022-04-08 三菱電機株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224263A (ja) * 1984-04-20 1985-11-08 Oki Electric Ind Co Ltd 混成集積回路
JPS63128656A (ja) * 1986-11-18 1988-06-01 Sanyo Electric Co Ltd 混成集積回路
JP2527642B2 (ja) * 1990-10-24 1996-08-28 三洋電機株式会社 混成集積回路

Also Published As

Publication number Publication date
JPH04162488A (ja) 1992-06-05

Similar Documents

Publication Publication Date Title
JP4089143B2 (ja) 電力用半導体装置
JP2725954B2 (ja) 半導体装置およびその製造方法
EP0588094B1 (en) Semiconductor device with reduced internal inductance
JP4220094B2 (ja) パワー半導体モジュール
EP0746023B1 (en) Multichip press-contact type semiconductor device
JP2973588B2 (ja) Mos型半導体装置
KR870001663A (ko) 반도체장치의 제조방법
JP2020080348A (ja) 半導体装置
JP2002165358A (ja) 電池の保護部品と保護部品を有するパック電池
JP2523055B2 (ja) 混成集積回路
JP2527642B2 (ja) 混成集積回路
JPH04162691A (ja) 混成集積回路
JP2854120B2 (ja) 混成集積回路
JP4032622B2 (ja) 半導体素子及びこれを用いた半導体装置と変換器
JP5381251B2 (ja) 半導体装置
EP0431586B1 (en) High-power semiconductor device
JP7120150B2 (ja) 半導体モジュール
KR960009209A (ko) 반도체 집적회로
WO2021153447A1 (ja) 半導体装置
JPH08191239A (ja) パワー半導体モジュール
JP3198266B2 (ja) 電力用半導体モジュール
JPH0436528Y2 (ja)
JPH043480Y2 (ja)
JPH1056130A (ja) 半導体装置
JPS6132377A (ja) 発熱体