DE102018206437B4 - Fin-Fertigungsprozess mit dualer Flachgrabenisolation und einstellbarem Profil für Innen- und Außenfinnen - Google Patents

Fin-Fertigungsprozess mit dualer Flachgrabenisolation und einstellbarem Profil für Innen- und Außenfinnen Download PDF

Info

Publication number
DE102018206437B4
DE102018206437B4 DE102018206437.7A DE102018206437A DE102018206437B4 DE 102018206437 B4 DE102018206437 B4 DE 102018206437B4 DE 102018206437 A DE102018206437 A DE 102018206437A DE 102018206437 B4 DE102018206437 B4 DE 102018206437B4
Authority
DE
Germany
Prior art keywords
mask
fins
dielectric layer
fin
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102018206437.7A
Other languages
English (en)
Other versions
DE102018206437A1 (de
Inventor
Brian J. Greene
Shreesh Narasimha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102018206437A1 publication Critical patent/DE102018206437A1/de
Application granted granted Critical
Publication of DE102018206437B4 publication Critical patent/DE102018206437B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Bilden einer FinFET-Vorrichtung, umfassend:ein Bilden einer strukturierten Hartmaske (220) über einem Halbleitersubstrat (100), wobei die strukturierte Hartmaske (220) wenigstens zwei Anordnungen von Merkmalen (222, 224) umfasst;ein Bilden einer konformen Dielektrikumsschicht (240) über der strukturierten Hartmaske (220), wobei die konforme Dielektrikumsschicht (240) eine Lücke (270) zwischen benachbarten Merkmalen (222, 224) innerhalb jeder Anordnung komplett füllt;ein Festlegen einer selbstausgerichteten Aktivgebietsblockmaske (300) über dem Halbleitersubstrat (100) durch isotropes Ätzen der konformen Dielektrikumsschicht (240), um eine oberseitige Oberfläche des Halbleitersubstrats (100) zwischen benachbarten Anordnungen freizulegen, wobei die selbstausgerichtete Aktivgebietsblockmaske (300) die strukturierte Hartmaske (220) und verbleibende Abschnitte der konformen Dielektrikumsschicht zwischen benachbarten Merkmalen umfasst;ein Ätzen des Halbleitersubstrats (100), um einen Graben (160) zwischen benachbarten Anordnungen unter Verwendung der Aktivgebietsblockmaske (300) als einer Ätzmaske zu bilden;ein Bilden einer Isolationsdielektrikumsschicht (400) innerhalb des Grabens (160);ein Entfernen der verbleibenden Abschnitte der konformen Dielektrikumsschicht (240); undein Ätzen des Substrats (100) unter Verwendung der strukturierten Hartmaske (220) als einer Ätzmaske, um eine Mehrzahl von Finnen (140) zu bilden.

Description

  • Hintergrund
  • Die vorliegende Anmeldung betrifft im Allgemeinen Halbleitervorrichtungen und insbesondere Feldeffekttransistoren mit Halbleiterfinnen (FinFETs) und ihre Herstellungsverfahren.
  • Bei der Skalierung von Bulk-FinFET-Technologien stellt die Skalierung des Abstands der Finnen einen wichtigen Aspekt der Skalierung der Fläche und des Leistungsvermögens dar. Die Skalierung des Abstands von Finnen resultiert typischerweise jedoch in einer starken Zunahme des Aspektverhältnisses innerhalb von Finnen, was die Neigung zur Bildung von Leerräumen bei der Abscheidung von Materialien in Merkmale mit einem hohen Aspektverhältnis, das Zurückhalten restlicher Abscheidungen nach der Entfernung von Materialien aus diesen Merkmalen und/oder die Deformation von freistehenden Finnen mit einem hohen Aspektverhältnis bei der Spülung, Handhabung usw. erhöht. Die Bildung von Leerräumen und die Ansammlung von unerwünschten Ätzrückständen können das Leistungsvermögen und die Zuverlässigkeit einer Vorrichtung nachteilig beeinflussen.
  • Die Druckschrift WO 2010 / 150 429 A1 beschreibt ein Halbleiterbauelement, in welchem Fin-Transistoren mit Finnen bezüglich einer ersten Referenzebene und Fin-Tansistoren mit Finnen bezüglich einer zweiten Referenzebene hergestellt werden, wobei die Finnen der einen Transistoren einen anderen Abstand als die Finnen der anderen Transistoren haben. Die Druckschrift US 2010 / 015 778 A1 beschreibt ein Verfahren zur Herstellung von Fin-Transistoren, in welchem die Finnen aus dem Vollmaterial des Halbleitersubstrats hergestellt werden und anschließend ein Isolationsgraben zwischen den Fin-Strukturen durch Abscheidung von Abstandshaltern geschaffen wird.
  • Angesichts des Obigem wäre es vorteilhaft, einen robusten und skalierbaren FinFET-Herstellungsprozess bereitzustellen, der die Bildung von Defekten und die Wahrscheinlichkeit des Auftretens von Deformierungen von Finnen bei der Fertigung minimiert.
  • Zusammenfassung
  • Es wird ein FinFET-Herstellungsprozess beschrieben, der die Bildung einer freistehenden Finne über einen Hauptteil des Verfahrensflusses hinweg vermeidet. Ferner ist der offenbarte Prozess dazu in der Lage, gut gesteuerte und differenzierte Finnen vom p-Typ und n-Typ bereitzustellen, die hinsichtlich Wannen- und Punch-Through-Stopp-Dotierungsstrategien gegenüber herkömmlichen Prozessen besser anpassbar sind.
  • Insbesondere wird die Aufgabe gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen des Anspruchs 12. Weitere vorteilhafte Ausführungsformen sind den jeweiligen Unteransprüchen zu entnehmen.
  • Gemäß der Ausführungsformen nach Anspruch 1 der vorliegenden Anmeldung umfasst ein Verfahren zum Bilden einer FinFET-Vorrichtung ein Bilden einer strukturierten Hartmaske über einem Halbleitersubstrat, wobei die strukturierte Hartmaske wenigstens zwei Anordnungen von Merkmalen umfasst. Über der strukturierten Hartmaske wird eine konforme Dielektrikumsschicht gebildet, so dass die konforme Dielektrikumsschicht die Lücken zwischen benachbarten Merkmalen innerhalb jeder Anordnung vollständig füllt.
  • Durch ein isotropes Ätzen der konformen Dielektriumsschicht zum Freilegen einer oberseitigen Oberfläche des Halbleitersubstrats zwischen benachbarten Anordnungen wird eine selbstausgerichtete Aktivgebietsblockmaske über dem Halbleitersubstrat gebildet. Demzufolge umfasst die Aktivgebietsblockmaske die strukturierte Hartmaske und verbleibende Abschnitte der konformen Dielektrikumsschicht zwischen benachbarten Merkmalen.
  • Unter Verwendung der Aktivgebietsblockmaske als einer Ätzmaske wird das Halbleitersubstrat dann geätzt, um einen Graben zwischen benachbarten Anordnungen zu bilden. Innerhalb des Grabens wird eine Isolationsdielektrikumsschicht gebildet und es werden die verbleibenden Abschnitte der konformen Dielektrikumsschicht entfernt. Durch Ätzen des Substrats wird eine Mehrzahl von Finnen unter Verwendung der strukturierten Hartmaske als einer Ätzmaske über dem Halbleitersubstrat gebildet.
  • Gemäß Ausführungsformen nach Anspruch 12 umfasst ein Verfahren zum Bilden einer Struktur ein Bilden einer ersten Maskenstruktur über einem ersten Bereich eines Halbleitersubstrats und ein Bilden einer zweiten Maskenstruktur über einem zweiten Bereich des Halbleitersubstrats, wobei die erste Maskenstruktur eine Mehrzahl von ersten Maskenmerkmalen aufweist, die erste Merkmalsinnenlücken zwischen benachbarten Merkmalen festlegen, und die zweite Maskenstruktur eine Mehrzahl von zweiten Maskenmerkmalen aufweist, die zweite Merkmalsinnenlücken zwischen benachbarten Merkmalen festlegen.
  • Über der ersten Maskenstruktur und über der zweiten Maskenstruktur wird eine konforme Dielektrikumsschicht abgeschieden, um die ersten und zweiten Lücken innerhalb der Merkmale vollständig zu füllen. Dann wird die konforme Dielektrikumsschicht über dem Halbleitersubstrat zwischen der ersten Maskenstruktur und der zweiten Maskenstruktur entfernt. In der vorliegenden Ausführungsform legen die erste Maskenstruktur und die verbleibenden Abschnitte der konformen Dielektrikumsschicht innerhalb der ersten Merkmalsinnenlücken eine erste Blockmaske fest, und die zweite Maskenstruktur und verbleibende Abschnitte der konformen Dielektrikumsschicht innerhalb zweiten Merkmalsinnenlücken legen eine zweite Blockmaske fest.
  • Innerhalb des Halbleitersubstrats wird zwischen der ersten Blockmaske und der zweiten Blockmaske ein Graben gebildet, und innerhalb des Grabens wird eine Isolationsdielektrikumsschicht gebildet. Durch ein nachfolgendes Entfernen der konformen Dielektrikumsschicht von innerhalb der ersten und zweiten Merkmalsinnenlücken werden die ersten und zweiten Maskenstrukturen als eine Ätzmaske zum Ätzen des Halbleitersubstrats und zur Bildung einer Mehrzahl von Finnen verwendet.
  • Erfindungsgemäß können die Finnen in verschiedenen Ausführungsformen durch Bereitstellen einer Halbleiterstruktur gebildet werden, die eine Aktivgebietsblockmaske umfasst, die über einem Halbleitersubstrat angeordnet ist. Die Aktivgebietsblockmaske umfasst eine strukturierte Hartmaske mit zwei oder mehr Anordnungen von Merkmalen und eine Dielektrikumsschicht, die ausgebildet ist, so dass sie bezüglich der strukturierten Hartmaske selektiv geätzt werden kann, und zwischen benachbarten Merkmalen angeordnet ist.
  • Figurenliste
  • Die folgende detaillierte Beschreibung spezieller Ausführungsformen der vorliegenden Erfindung ist am besten zusammen mit den folgenden Figuren verständlich, in denen ähnliche Strukturen mit ähnlichen Bezugszeichen bezeichnet sind und in denen:
    • 1 eine Querschnittansicht zeigt, die ein Halbleitersubstrat mit einer strukturierten Hartmaske darstellt, die auf einer oberseitigen Oberfläche davon gebildet ist;
    • 2 ein Entfernen von ausgewählten Abschnitten der strukturierten Hartmaske zeigt;
    • 3 die konforme Abscheidung einer selektiv ätzbaren Schicht über der strukturierten Hartmaske und dem Substrat zeigt;
    • 4 das isotrope Zurückätzen der ätzselektiven Schicht und der einhergehenden Bildung einer Aktivblockmaske gemäß einer Ausführungsform darstellt;
    • 5 ein Ätzen des Halbleitersubstrats zeigt, um ein Aktivgebiet unter der Blockmaske festzulegen;
    • 6 ein Abscheiden und Planarisieren einer Flachgrabenisolations- (STI) -Schicht zwischen benachbarten Aktivgebieten zeigt;
    • 7 eine Zwischenstruktur nach einem Aussparen der Flachgrabenisolationsschicht und einem Freilegen der selektiv ätzbaren Schicht zeigt;
    • 8 die Struktur aus 7 nach einem Entfernen der selektiv ätzbaren Schicht zum Freilegen der strukturierten Hartmaske und des Halbleitersubstrats innerhalb der aktiven Gebiete zeigt;
    • 9 ein Ätzen des Halbleitersubstrats innerhalb der aktiven Gebiete zur Bildung einer Mehrzahl von Finnen zeigt;
    • 10 die Abscheidung einer Zwischenfinnenisolationsschicht zeigt;
    • 11 eine Planarisierung der Struktur aus 10 und die damit einhergehende Entfernung der strukturierten Hartmaske zeigt;
    • 12 ein teilweises Entfernen der Zwischenfinnenisolationsschicht und der Flachgrabenisolationsschicht zum Freilegen einer Mehrzahl von Finnen gemäß einer Ausführungsform zeigt;
    • 13 ein Ätzen des Substrats zur Bildung einer Vielzahl von Finnen innerhalb eines ersten Aktivgebiets gemäß einer weiteren Ausführungsform zeigt;
    • 14 die Abscheidung einer ersten Dotierstoffschicht über der Architektur aus 13 zeigt;
    • 15 eine teilweise Entfernung der ersten Dotierstoffschicht zur Bildung einer ersten dotierten Finneninnenisolationsschicht innerhalb des ersten Aktivgebiets zeigt;
    • 16 eine Bildung von Finnen innerhalb eines zweiten Aktivgebiets des Halbleitersubstrats zeigt;
    • 17 die Abscheidung einer zweiten Dotierstoffschicht über der Architektur aus 16 zeigt;
    • 18 eine planarisierte Architektur nach Entfernung der Hartmaske zeigt, die eine erste Finneninnendotierstoffschicht mit einer ersten Dotierstoffschicht innerhalb des ersten Aktivgebiets und einer zweiten Finneninnendotierstoffschicht mit einer zweiten Dotierstoffschicht innerhalb des zweiten Aktivgebiets zeigt; und
    • 19 ein teilweises Entfernen der Finneninnendotierstoffschichten und der Flachgrabenisolationsschicht zur Freilegung einer Mehrzahl von Finnen gemäß verschiedenen Ausführungsformen zeigt.
  • Detaillierte Beschreibung
  • Es wird nun ausführlicher auf verschiedene Ausführungsformen des Gegenstands der vorliegenden Erfindung Bezug genommen, wobei einige Ausführungsformen davon in den beiliegenden Figuren dargestellt sind. Bezüglich der Figuren werden gleiche Bezugszeichen verwendet, um gleiche oder ähnliche Elemente zu bezeichnen.
  • Es wird ein Verfahren zur Herstellung eines Fin-Feldeffekttransistors beschrieben. Der Fin-Feldeffekttransistor (FinFET) stellt im Vergleich zu anderen Doppelgate-Vorrichtungen aufgrund der relativen Einfachheit seiner Herstellung eine attraktive Transistorarchitektur dar. In verschiedenen Ausführungsformen stellt der Kanal des FinFETs einen dünnen erhöhten Streifen oder Steg/Finne aus einem Halbleitermaterial, typischerweise Silizium, dar. Die Finne umgibt ein Transistorgate, so dass der Kanal an beiden Seiten der vertikalen Abschnitte der Finne ein Gate aufweist, das eine Gatesteuerung bereitstellt, die gegenüber einem Metalloxidhalbleiter-Planarfeldeffekttransistor (MOSFET) mit einem einzelnen Gate verbessert ist.
  • Die Herstellung von FinFETs verbessert typischerweise einen selbstausgerichteten Prozess zum Herstellen von extrem dünnen Finnen, zum Beispiel 20 nm breit oder weniger, auf der Oberfläche eines Substrats unter Verwendung von selektiven Ätztechniken. Danach wird eine Gate-Struktur abgeschieden, um mehrere Oberflächen jeder Finne zur Bildung einer Multi-Gate-Architektur zu kontaktieren. Während der dünne Kanal eine stabile Steuerung der Vorrichtung ermöglicht, beschränkt ihre Gestalt den Stromfluss bei eingeschalteter Vorrichtung. Demzufolge werden typischerweise mehrere Finnen parallel angeordnet, um eine höhere Betriebsfestigkeit bereitzustellen. In einer Anordnung können mehrere Finnen ausgebildet sein, wobei jede Finne von ihrem nächsten Nachbarn durch einen vorbestimmten Abstand oder eine vorbestimmte Periodizität beabstandet ist. In verschiedenen Ausführungsformen kann der Finnenabstand innerhalb einer ersten Anordnung kleiner oder gleich oder größer sein als der Finnenabstand innerhalb einer zweiten Anordnung.
  • Zusammen mit einer feinen Finnenabstandsarchitektur wird eine selbstausgerichtete Aktivgebietsblockmaske beschrieben, die verwendet wird, um eine Mehrzahl von Halbleiterfinnen, sowie damit einhergehende Flachgrabenisolations (STI) -Strukturen, zu strukturieren und festzulegen. Die Blockmaske, die eine strukturierte Hartmaske und eine eingelegte Dielektrikumsschicht umfasst, erlaubt ein Entkoppeln von Innen- und Außenätzprozessen der Finnen, sowie eine unabhängige Optimierung der inneren und äußeren dielektrischen Eigenschaften der Finnen. Das Verfahren verhindert auch, dass isoliert freistehende Finnen erzeugt werden, was eine mechanische Beschädigung der Finnen während der Bearbeitung weniger wahrscheinlich macht.
  • In Ausführungsformen erfolgt auch eine Entkopplung der Ätzungen von Finnen des p-Typs und des n-Typs, was eine unabhängige Steuerung der entsprechenden Dotierprofile und dielektrischen Rückfüllungen zulässt, während gleichzeitig die Abscheidung eines Füllmaterials in ein Merkmal mit großem Aspektverhältnis vermieden wird, das später von dem Merkmal zu entfernen ist. Demzufolge können die Füllmaterialien unabhängig von ihrer Ätzselektivität oder Erosionswiderstandsfähigkeit ausgewählt werden. Vorteilhafterweise werden freistehende Finnen mit großem Aspektverhältnis während des Hauptteils der Prozesse nicht freigelegt, was zur Stabilität der Prozesse beiträgt.
  • Die 1 bis 12 stellen schematische Querschnittdarstellungen eines Blockmaskenprozessflusses zur Bildung isolierter Finnen gemäß einer Ausführungsform dar. Die 13 bis 19 stellen schematische Querschnittansichten eines Prozessflusses dar, der angepasst ist, um eine differenzierte Dotierung vom p-Typ- und n-Typ von Finnen in unterschiedlichen Vorrichtungsgebieten gemäß einer weiteren Ausführungsform bereitzustellen.
  • Gemäß der Verwendung hierin können Materialien und Materialschichten, sofern der Zusammenhang es nicht anderweitig anzeigt, durch eine beliebige geeignete Technik gebildet oder abgeschieden werden, einschließlich, jedoch nicht beschränkend auf, chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD), Rotationsbeschichtung usw. Alternativ können Materialschichten in situ gebildet werden, zum Beispiel durch thermische Oxidation.
  • Mit Bezug auf 1 umfasst eine beispielhafte Struktur gemäß einer Ausführungsform ein Halbleitersubstrat 100 und eine strukturierte Hartmaske 220, die auf einer oberseitigen Oberfläche des Substrats 100 angeordnet ist. Die strukturierte Hartmaske 220 legt den Ort und die Flächengeometrie einer Mehrzahl von Finnen fest, die über dem Substrat zu bilden sind.
  • Das Halbleitersubstrat 100 kann ein Halbleitermaterial sein, zum Beispiel Silizium oder ein Silizium aufweisendes Material, umfassend ein Bulk-Substrat. Silizium aufweisende Materialien umfassen, jedoch nicht beschränkend auf, einkristallines Silizium, polykristallines Silizium, einkristallines Silizium-Germanium (SiGe), polykristallines Silizium-Germanium, mit Kohlenstoff dotiertes Silizium (Si:C), amorphes Si, sowie Kombinationen und Mehrfachschichten davon. Beispielhafte Siliziumsubstrate umfassen Silizium-auf-Isolator (SOI) - Substrate, Silizium-auf-Saphir (SOS) -Substrate und dergleichen. Gemäß der Verwendung hierin bezeichnet der Ausdruck „einkristallin“ einen kristallinen Festkörper, in dem das Kristallgitter der gesamten Probe im Wesentlichen durchgängig und zu den Kanten der Probe im Wesentlichen ohne Korngrenzen im Wesentlichen ungebrochen ist.
  • Das Halbleitersubstrat 100 ist nicht auf Silizium aufweisende Materialien beschränkt, jedoch kann das Substrat 100 andere Halbleitermaterialien umfassen, umfassend Ge und Verbindungshalbleiter, zum Beispiel GaAs, InAs und andere ähnliche Halbleiter. In verschiedenen Ausführungsformen stellt das Halbleitersubstrat 100 ein Halbleiter-auf-Isolator (SOI)-Substrat dar und umfasst von unten nach oben einen Handhabungsabschnitt, eine Isolationsschicht und eine Halbleitermaterialschicht. Alternativ kann das Halbleitersubstrat ein Bulk-Halbleitersubstrat umfassen.
  • Das Halbleitersubstrat 100 kann Dimensionen aufweisen, wie sie im Stand der Technik typischerweise verwendet werden. In verschiedenen Ausführungsformen kann das Halbleitersubstrat ein Halbleiter-Wafer sein. Beispielhafte Wafer-Durchmesser umfassen, jedoch nicht beschränkend auf, 50, 100, 150, 200, 300 und 450 mm, einschließlich Bereiche zwischen jedem der vorangehend genannten Werte. Die gesamte Dicke des Substrats kann im Bereich von 250 Mikrometer bis 1500 Mikrometer liegen, obwohl in speziellen Ausführungsformen das Substrat eine Dicke im Bereich von 725 bis 775 Mikrometer aufweisen kann, was den Dickendimensionen entspricht, die in der Silizium-CMOS-Verarbeitung gemeinhin verwendet werden.
  • Zur Bildung der strukturierten Hartmaske 220 kann eine Hartmaskenschicht über einer Oberfläche des Substrats 100 zum Beispiel durch chemische Gasphasenabscheidung (CVD) abgeschieden werden. Die Hartmaskenschicht kann ein Dielektrikumsmaterial umfassen, zum Beispiel ein dotiertes oder undotiertes Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid, ein dielektrisches Metallnitrid oder ein dielektrisches Metalloxid. Weitere beispielhafte Dielektrikumsmaterialien, die zur Bildung der Hartmaskenschicht geeignet sind, umfassen SiC, SiCO, SiCOH und SiCH-Verbindungen, mit Kohlenstoff dotierte Oxide, anorganische Oxide, anorganische Polymere, organische Polymere, wie etwa Polyamide, diamantartigen Kohlenstoff (DLC), amorphen Kohlenwasserstoff (a-C:H) und Siliziumbornitrid (SiBN). Die Dicke der Hartmaskenschicht kann im Bereich von 20 bis 100 nm, zum Beispiel 20, 40, 60, 80 oder 100 nm, einschließlich Bereiche zwischen jedem der vorangehend genannten Werte liegen, obwohl auch kleinere und größere Dicken verwendet werden können.
  • Die Hartmaskenschicht kann wenigstens eine Schicht umfassen, die verwendet wird, um eine Ätzmaske zum Festlegen von aktiven Gebieten in dem Halbleitersubstrat und der zugeordneten Bildung von Finnen innerhalb der aktiven Gebiete zu bilden. In bestimmten Ausführungsformen ist die Hartmaskenschicht angepasst, um einer Ätzung des Halbleitersubstrats und/oder einer Ätzung von Siliziumdioxid zu widerstehen.
  • Die strukturierte Hartmaske 220 kann durch Strukturieren und Ätzen der Hartmaskenschicht gebildet werden. Der Strukturierungsprozess kann Photolithographie umfassen, die ein Bilden einer Schicht aus Photolackmaterial (nicht dargestellt) auf der Hartmaskenschicht umfasst. Der abgeschiedene Photolack wird dann einem Bestrahlungsmuster ausgesetzt und das belichtete Photolackmaterial wird unter Verwendung eines herkömmlichen Lackentwicklers entwickelt. Die durch das strukturierte Photolackmaterial bereitgestellte Struktur wird daraufhin in die Hartmaskenschicht unter Verwendung von wenigstens einem Strukturübertragungsätzprozess übertragen.
  • Der Strukturübertragungsätzprozess ist typischerweise ein anisotropes Ätzen. In bestimmten Ausführungsformen kann ein Trockenätzprozess verwendet werden, z.B. reaktives lonenätzen. In anderen Ausführungsformen kann ein nasschemisches Ätzen verwendet werden. In wieder anderen Ausführungsformen kann ein Trockenätzen im Kombination mit einem Nassätzen verwendet werden. Nach dem Ätzen der Hartmaskenschicht kann der Photolack durch Veraschung entfernt werden oder kann während des Ätzprozesses aufgebraucht werden. Die strukturierte Hartmaske kann als eine dielektrische Kappe der Finne bezeichnet werden.
  • Nach dem Strukturieren der Hartmaske können ausgewählte Abschnitte der strukturierten Hartmaske 220 zum Beispiel von Bereichen 260 entfernt werden, an denen keine Finnen zu bilden sind. Über der strukturierten Hartmaskenschicht kann eine weitere Photolackschicht (nicht dargestellt) angewendet und lithographisch strukturiert werden, um Öffnungen zu bilden, die Abschnitte der strukturierten Hartmaske freilegen. Zum Entfernen der belichteten Abschnitte der strukturierten Hartmaske kann dann ein selektives Ätzen verwendet werden. Mit Bezug auf 2 umfasst die strukturierte Hartmaske 220 innere Merkmale 222, die die Finne/den Steg festlegen, und äußere Merkmale 224, die die Finne/den Steg festlegen. In bestimmten Ausführungsformen kann eine Breite der strukturierten Hartmaskenmerkmale von 4 bis 30 nm, zum Beispiel 4, 6, 8, 10, 12, 15, 20 oder 30 nm, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte, umfassen.
  • Mit Bezug auf 3 und 4 kann eine selbstausgerichtete Aktivgebietsblockmaske 300 durch Abscheiden einer konformen Dielektrikumsschicht 240 über der strukturierten Hartmaske 220 gebildet werden und die konforme Dielektrikumsschicht kann dann isotrop geätzt werden. Gemäß der Darstellung in 3 bedeckt die abgeschiedene konforme Dielektrikumsschicht 240 die oberseitigen Oberflächen und Seitenwandoberflächen der strukturierten Hartmaske 220, sowie der freiliegenden oberseitigen Oberfläche des Substrats 100.
  • In Ausführungsformen weist die konforme Dielektrikumsschicht 240 eine Stufenabdeckung von nahezu 100% auf. Insbesondere ist eine Dicke der konformen Schicht im Wesentlichen über horizontalen und vertikalen Oberflächen konstant. In Ausführungsformen weist die konforme Dielektrikumsschicht 240 eine Dicke von wenigstens der Hälfte einer Breite der Lücke 270 zwischen zwei benachbarten Merkmalen 222, 224 der strukturierten Hartmaske 220 auf, so dass die konforme Schicht die Lücken 270 zwischen benachbarten Merkmalen 222, 224 vollständig füllt, insbesondere wird die konforme Schicht zwischen benachbarten Merkmalen ohne Luftraumbildung abgeschnürt.
  • Zum Entfernen von Abschnitten der konformen Schicht 240 von horizontalen Oberflächen über und zwischen Blockmasken 300 kann ein isotropes Ätzen verwendet werden, während geometrische Effekte die effektive Ätzrate zwischen benachbarten Merkmalen der strukturierten Hartmaske 220 verlangsamen. Nach dem isotropen Ätzen kann demzufolge die konforme Dielektrikumsschicht 240 die Lücken zwischen benachbarten Merkmalen füllen.
  • Das Ätzen der konformen Dielektrikumsschicht 240 kann andauern werden, nachdem horizontale Abschnitte der konformen Dielektrikumsschicht entfernt wurden, so dass vertikale Abschnitte der konformen Dielektrikumsschicht auf Seitenwänden der äußeren Merkmale 224 der strukturierten Hartmaske 220 entfernt werden. Gemäß der Verwendung bezeichnet „horizontal“ hier eine allgemeine Richtung entlang einer Hauptoberfläche eines Substrats und „vertikal“ stellt eine Richtung im Allgemeinen senkrecht dazu dar. Ferner werden „vertikal“ und „horizontal“ als relativ zueinander senkrechte Richtungen, unabhängig von einer Orientierung des Substrats im dreidimensionalen Raum verstanden. In Ausführungsformen kann die selbstausgerichtete Aktivgebietsblockmaske 300 durch ein isotropes Ätzen festgelegt werden, zum Beispiel durch ein nasschemisches Ätzen der konformen Dielektrikumsschicht 240.
  • Gemäß einem Beispiel kann die konforme Dielektrikumsschicht 240 Siliziumdioxid oder ein Material mit niedriger Permittivität aufweisen, zum Beispiel fluoriertes Siliziumdioxid, und kann z.B. unter Verwendung einer chemischen Gasphasenabscheidung abgeschieden werden. Gemäß verschiedener Ausführungsformen füllt die konforme Dielektrikumsschicht 240 vollständig die Lücken 270 und kann eine Dicke von 5 bis 50 nm aufweisen, zum Beispiel 5, 10, 20, 40 oder 50 nm, einschließlich Bereiche zwischen jedem dieser Werte umfassen.
  • Mit Bezug auf 5 wird die Struktur in der Blockmaske 300 dann in das Halbleitersubstrat 100 übertragen. Unter Verwendung der Blockmaske 300 als einer Maske kann zum Beispiel ein Nassätzen oder ein reaktives lonenätzen (RIE) verwendet werden, um nicht maskierte Abschnitte des Halbleitersubstrats 100 zu ätzen. Unterhalb der Blockmaske 300 werden aktive Gebiete 120 des Substrats 100 festgelegt.
  • Das Ätzen des Halbleitersubstrats bildet entsprechend jeder Öffnung in der Blockmaske 300 einen Graben 160. Die Tiefe des Grabens 160, die der Höhe (H) der Finnen entspricht, die innerhalb der aktiven Gebiete 120 festgelegt werden, kann von 10 bis 120 nm reichen, zum Beispiel 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 110 oder 120 nm, einschließlich der Bereiche zwischen jedem dieser Werte. Die Seitenwände eines Grabens können vertikal oder unter einem Winkel mit Bezug auf eine vertikale Achse von 1 bis 10° geneigt sein, zum Beispiel 1, 2, 4, 5 oder 10, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte. In bestimmten Ausführungsformen ermöglicht das isotrope Ätzen des Halbleitersubstrats eine unabhängige Steuerung der Grabentiefe und der Neigung der Grabenseitenwände.
  • 6 zeigt eine Struktur nach einem Abscheiden und Planarisieren einer Flachgrabenisolations (STI) -Schicht 400 in jedem Graben 160 zwischen den aktiven Gebieten 120. Die Flachgrabenisolationsbereiche können durch Füllen der Gräben 160 mit einem Dielektrikum, zum Beispiel Siliziumdioxid, gebildet werden. Alternativ können die Gräben 160 mit einem Siliziumdioxid-Liner, der durch einen thermischen Oxidationsprozess gebildet wird, dünn beschichtet und dann mit einem zusätzlichen Siliziumdioxid oder einem anderen geeigneten Dielektrikumsmaterial gefüllt werden. Gemäß einem Beispiel wird in speziellen Ausführungsformen eine dünne Oxidschicht über dem Boden des Grabens und auf den Grabenseitenwänden gebildet und es wird dann ein Graben-Dielektrikum in dem Graben und über den Blockmasken abgeschieden, um den Graben im Wesentlichen zu füllen. Das Graben-Dielektrikum kann durch eine chemische Gasphasenabscheidung (CVD) oder Atomlagenabscheidung (ALD), z.B. unter Verwendung von TEOS als Precursor, gebildet werden.
  • Ein alternativer Abscheidungsprozess verwendet zum Füllen der Gräben 160 ein fließfähiges Oxid (flowable oxide), zum Beispiel ein auf Wasserstoffsilsesquioxan basierendes fließfähiges Oxid („HSQ“). Das HSQ kann in flüssiger Form mittels Aufschleudern abgeschieden werden. Nach der Abscheidung kann das HSQ erwärmt werden, was ein Aufschmelzen bewirkt und eine im Wesentlichen ebene oberseitige Oberfläche erzeugt.
  • Mit weiterem Bezug auf 6 können überzählige Abschnitte des STI-Materials von oberhalb der oberseitigen Oberfläche der Blockmaske 300 zum Beispiel durch ein chemischmechanisches Polieren entfernt werden, um eine planarisierte Struktur zu bilden. „Planarisieren“ stellt einen Materialentfernungsprozess dar, der wenigstens mechanische Kräfte einsetzt, zum Beispiel ein Reibmedium, um eine im Wesentlichen zweidimensionale Oberfläche zu erzeugen. Das chemisch-mechanische Polieren (CMP) stellt einen Materialentfernungsprozess dar, der zum Entfernen von Material und Planarisieren einer Oberfläche beides, chemische Reaktionen und mechanische Kräfte, verwendet. In bestimmten Ausführungsformen kann die strukturierte Hartmaske 220 und/oder die konforme Dielektrikumsschicht 240 als ein Ätzstopp für einen Planarisierungsprozess dienen, der verwendet wird, um übermäßiges STI-Material zu entfernen.
  • Die gefüllten Gräben umgeben seitlich die aktiven Gebiete 120 und legen die Größe und den Ort der aktiven Gebiete 120 fest. In bestimmten Ausführungsformen kann das wenigstens eine Material, das die Gräben füllt, eine Druck- oder Zug-Spannung aufweisen.
  • Mit Bezug auf 7 kann die STI-Schicht 400 auf ein Niveau zwischen der oberseitigen Oberfläche der Blockmaske 300 und der oberseitigen Oberfläche des aktiven Gebiets 120 durch einen Aussparungsätzschritt vertikal vertieft werden, um die konforme Dielektrikumsschicht 240 innerhalb der Blockmaske 300 freizulegen. Die Aussparungsätzung der STI-Schicht kann ein anisotropes Ätzen, zum Beispiel ein reaktives lonenätzen, ein isotropes Ätzen, zum Beispiel ein Nassätzen, oder eine Kombination davon verwenden. Die Aussparungsätzung kann bezüglich den Materialien der Blockmaske 300 selektiv sein.
  • In einer Ausführungsform kann die Flachgrabenisolationsschicht 400 ein Dielektrikumsmaterial sein, das sich von dem Dielektrikumsmaterial unterscheidet, das zur Bildung der konformen Dielektrikumsschicht 240 verwendet wird. Die Flachgrabenisolationsschicht 400 kann zum Beispiel Siliziumdioxid umfassen, während die konforme Dielektrikumsschicht Siliziumnitrid umfassen kann.
  • Mit Bezug auf 8 wird dann ein selektives Ätzen eingesetzt, um die konforme Dielektrikumsschicht 240, zum Beispiel von innerhalb der Lücken 270, zu entfernen, so dass die strukturierte Hartmaske 220 freigelegt wird und das Halbleitersubstrat innerhalb der aktiven Gebiete freigelegt wird. Es werden dann Finnen durch Strukturieren und Ätzen des Halbleitersubstrats 100, insbesondere eines oberseitigen Abschnitts des Halbleitersubstrats, unter Verwendung der strukturierten Hartmaske 220 als einer Maskenschicht gebildet. In dem vorangehenden Prozessfluss wird die Blockmaske 300 mit der strukturierten Hartmaske 220 und der konformen Schicht 240 eingesetzt, um die Flachgrabensisolationsschicht 400 festzulegen, bevor die Finnen gebildet werden.
  • Der zur Bildung der Finnen verwendete Ätzprozess ist typischerweise ein anisotroper Ätzprozess. In bestimmten Ausführungsformen kann ein Trockenätzprozess, zum Beispiel ein reaktives lonenätzen, verwendet werden. In anderen Ausführungsformen kann ein nasschemisches Ätzmittel verwendet werden. In wieder anderen Ausführungsformen kann eine Kombination aus Trockenätzen und Nassätzen verwendet werden. 9 zeigt ein Ätzen des Halbleitersubstrats 100 innerhalb der aktiven Gebiete 120, um Finnen 140 zu bilden. In verschiedenen Ausführungsformen sind die Finnen mit dem Substrat 100 durchgängig und werden von Flachgrabenisolationsschichten 400 seitlich umgeben. Die Finnen 140 umfassen innere Finnen 142, die direkt unterhalb von Innenfinnen festlegender Merkmale 222 angeordnet sind, und äußere Finnen 144, die direkt unterhalb von Außenfinnen festlegender Merkmale 224 angeordnet sind. Innenfinnen 142 sind unter einem kleinsten Zwischenfinnenabstand (d) angeordnet, während Außenfinnen 144 im Vergleich halb isoliert sind.
  • Gemäß der Verwendung hierin bezeichnet eine „Finne“ ein durchgehendes Halbleitermaterial, das ein Paar von gegenüberliegenden Seitenwänden aufweist, zum Beispiel ein Paar aus vertikalen Seitenwänden, die zueinander parallel sind. Gemäß der Verwendung hierin ist eine Oberfläche „vertikal“, wenn eine vertikale Ebene existiert, bezüglich der die Oberfläche um nicht mehr als dreimal der Wurzel aus dem Quadratmittel der Rauheit der Oberfläche abweicht.
  • In verschiedenen Ausführungsformen kann eine Finne wenigstens eine geneigte Seitenwand umfassen, zum Beispiel ist ein unterer Abschnitt der Finne breiter als ein oberer Abschnitt der Finne. Die gegenüberliegenden Seitenwände einer Finne können vertikal oder unter einem Winkel bezüglich einer vertikalen Achse um 1 bis 10°, zum Beispiel 1, 2, 4, 5 oder 10°, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte, geneigt sein. Die gegenüberliegenden Seitenwände einer Finne können unter dem gleichen relativen Winkel (zum Beispiel -2° und +2° mit Bezug auf eine vertikale Achse) oder unter unterschiedlichen Winkeln (zum Beispiel 0 und 2° mit Bezug auf eine vertikale Achse) geneigt sein.
  • Gemäß verschiedener Ausführungsformen kann eine Winkelsteuerung des Finnenprofils für beide, Innenfinnen 142 und Außenfinnen 144, erreicht werden, wobei äußere Seitenwände der Außenfinnen 144 bei einer Bildung des Grabens 160 festgelegt werden, wobei innere Seitenwände der Außenfinnen 144 und gegenüberliegende Seitenwände der Innenfinnen 142 während einer Strukturübertragung von der strukturierten Hartmaske 220 festgelegt werden.
  • Jeder aus einer Mehrzahl von Finnen 140 kann ein einkristallines Halbleitermaterial umfassen, das sich entlang einer Längsrichtung erstreckt. Gemäß der Verwendung hierin stellt eine „Längsrichtung“ eine horizontale Richtung dar, entlang der sich ein Objekt hauptsächlich erstreckt. Eine „Breitenrichtung“ (W) stellt eine horizontale Richtung dar, die zu einer Finnenhöhe (H) und einer Längsrichtung senkrecht ist.
  • Jede Finne weist eine Höhe (H) auf, die von 10 nm bis 120 nm reichen kann, und eine Breite (W), die von 4 nm bis 30 nm reichen kann. Es können auch andere Höhen und Breiten verwendet werden, die kleiner oder größer sind als die genannten Bereiche. Die Finnen 140 können ein Aspektverhältnis (H/W) im Bereich von 1 bis 5 aufweisen, zum Beispiel 1 oder 1,5 oder 2 oder 3 oder 4 oder 5, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte. Mehrere Finnen können identische oder im Wesentlichen identische Abmessungen aufweisen, insbesondere Höhe und/oder Breite. Gemäß der Verwendung hierin variieren im Wesentlichen identische Abmessungen um weniger als 10%, zum Beispiel um weniger als 5%, 2% oder 1%.
  • In Strukturen mit mehreren Finnen, insbesondere eine Finnenanordnung, kann jede Finne von ihrem nächsten Nachbarn durch eine Periodizität oder einen Abstand (d) von 15 nm bis 100 nm, zum Beispiel 15, 20, 25, 30, 40, 50, 75 oder 100 nm, einschließlich der Bereiche zwischen jedem der vorangegangenen Werte, beabstandet sein. Diese mehreren Finnen sind typischerweise parallel zueinander und senkrecht zu dem Library-Logikfluss einer Schaltung orientiert.
  • In verschiedenen Ausführungsformen erstreckt sich jede aus einer Mehrzahl von Halbleiterfinnen 140 entlang einer Längsrichtung mit einer im Wesentlichen vertikal rechteckigen Querschnittgestalt. Gemäß der Verwendung hierin stellt eine „im Wesentlichen rechteckige Gestalt“ eine Gestalt dar, die sich von einer rechteckigen Gestalt um lediglich eine Rauheit auf Atomniveau unterscheidet, die 2 nm nicht überschreitet. Die im Wesentlichen vertikal rechteckige Querschnittgestalt ist eine Gestalt innerhalb einer Ebene mit einer vertikalen Richtung und einer Breitenrichtung.
  • Mit Bezug auf 10 wird eine Finneninnenisolationsschicht 500 über der strukturierten Hartmaske 220, Flachgrabenisolationsschicht 400 und über freiliegenden Oberflächen der Finnen 140 abgeschieden, insbesondere zwischen benachbarten Finnen 140. Die Finneninnenisolationsschicht 500 kann ein Dielektrikumsmaterial umfassen, zum Beispiel Siliziumdioxid, Siliziumnitrid oder Siliziumoxynitrid. In verschiedenen Ausführungsformen kann die Finneninnenisolationsschicht 500 gemäß der Beschreibung unten ferner einen Dotierstoff umfassen, der in die Finnen diffundiert wird, um dotierte Finnen zu bilden.
  • Gemäß der Darstellung in 11 kann nachfolgend an eine Abscheidung der Finneninnenisolationsschicht dann ein chemisch-mechanischer Polier- und/oder ein selektiver Ätzschritt eingesetzt werden, um die Struktur zu planarisieren. In der dargestellten Ausführungsform umfasst dies ein Entfernen der strukturierten Hartmaske. Zum Beispiel kann ein Polierschritt verwendet werden, um einen Abschnitt der strukturierten Hartmaske zu entfernen, gefolgt von einem Ätzschritt, um den verbleibenden Abschnitt der strukturierten Hartmaske zu entfernen. Anschließend kann mit Bezug auf 12 eine Aussparungsätzung der Finneninnenisolationsschicht 500 und der Flachgrabenisolationsschicht 400 die Finnen 140 freilegen. Der Grad der Aussparungsätzung kann zur Steuerung der freiliegenden Höhe der Finnen verwendet werden, um eine Kanallänge einer FinFET-Vorrichtung festzulegen.
  • Über den Finnen kann ein Gate-Stapel (nicht dargestellt) mit einem Gate-Dielektrikum und einem Gate-Leiter gebildet werden und es können geeignete Kontakte gebildet werden, die zu Source/Drain- und Gate-Bereichen gebildet sind.
  • In einer weiteren Ausführungsform und mit Bezug auf die 13-19 können FinFETs vom p-Typ- und n-Typ durch ein unabhängiges Bilden und Dotieren von Finnen vom p-Typ- und n-Typ gefertigt werden. Durch Hinzufügen von Dotierstoffatomen zu einem intrinsischen Halbleiter kann ein dotierter Bereich gebildet werden. Dies ändert die Elektronen- und Löcherkonzentrationen des intrinsischen Halbleiters im thermischen Gleichgewicht. Ein dotierter Bereich kann vom p-Typ oder n-Typ sein.
  • Gemäß der Verwendung hierin bezeichnet „p-Typ“ den Zusatz von Verunreinigungen zu einem intrinsischen Halbleiter, die ein Defizit an Valenzelektronen hervorrufen. In einem Silizium aufweisenden Substrat umfassen Dotierstoffe vom p-Typ, insbesondere Verunreinigungen, zum Beispiel, jedoch nicht beschränkend auf, Bor, Aluminium, Gallium und Indium. Gemäß der Verwendung hierin bezeichnet „n-Typ“ den Zusatz von Verunreinigungen, die freie Elektronen zu einem intrinsischen Halbleiter beitragen. In einem Silizium aufweisenden Substrat umfassen Dotierstoffe vom n-Typ insbesondere Verunreinigungen, die, jedoch nicht beschränkend auf, Antimon, Arsen und Phosphor umfassen. Ein Dotierstoff vom p-Typ wird zur Herstellung eines PFET verwendet, und ein Dotierstoff vom n-Typ wird zur Herstellung eines NFET verwendet.
  • Nach Verwendung einer Blockmaske 300 zur Festlegung von Flachgrabenisolationsbereichen 400 und einem Entfernen der konformen Dielektrikumsschicht 240 von der Blockmaskenstruktur, wie in dem Prozessfluss zu den 1 bis 8 dargestellt ist, kann als eine alternative Ausführungsform zu der Architektur, die in 9 realisiert ist, und mit Bezug auf 13 ein Abschnitt des Substrats 100 geätzt werden, um eine Mehrzahl von Finnen 140 innerhalb von ersten aktiven Gebieten (I) zu bilden. Insbesondere werden Finnen innerhalb der ersten aktiven Gebiete (I) gebildet, während verbleibende Abschnitte des Substrats durch einen Photolack oder eine Hartmaskenschicht (nicht dargestellt) maskiert werden, so dass keine Finnen innerhalb der zweiten aktiven Gebiete (II) gebildet werden.
  • Es wird dann, wie in 14 dargestellt ist, eine erste Finneninnendotierstoffschicht 601 über der Architektur aus 13 abgeschieden. Die erste Finneninnendotierstoffschicht 601 kann zwischen benachbarten Finnen 140 innerhalb der ersten aktiven Gebiete (I) analog zu der obigen Beschreibung mit Bezug auf die Finneninnenisolationsschicht 500 abgeschieden werden. Anhand eines Beispiels kann die erste Finneninnendotierstoffschicht 601 Dotierstoffe vom p-Typ umfassen, zum Beispiel Borosilikatglas (BPSG).
  • Mit Bezug auf 15 wird ein isotropes Ätzen verwendet, um die erste Finneninnendotierstoffschicht 601 teilweise zu entfernen. In verschiedenen Ausführungsformen legt eine Aussparungsätzung der ersten Finneninnendotierstoffschicht 601 keine Seitenwandoberflächen der Finnen 140 innerhalb von wenigstens einem ersten aktiven Gebiet (I) frei. In diesen Ausführungsformen kann zum Beispiel die ausgesparte Finneninnendotierstoffschicht 601 zu einer oberseitigen Oberfläche der Finnen 140 innerhalb von wenigstens einem ersten aktiven Gebiet (I) koplanar sein. In verschiedenen Ausführungsformen wird die Finneninnendotierstoffschicht 601 ausgespart, um eine oberseitige Oberfläche der aktiven Gebiete 120 innerhalb von zweiten aktiven Gebieten (II) freizulegen.
  • Nach der Bildung einer ersten Finneninnendotierstoffschicht zwischen Finnen innerhalb eines ersten aktiven Gebiets stellt 16 eine Bildung von Finnen innerhalb von wenigstens einem zweiten aktiven Gebiet (II) des Halbleitersubstrats dar. Innerhalb der zweiten aktiven Gebiete (II) werden Finnen gebildet, während wenigstens ein erstes aktives Gebiet (I) durch einen Photolack oder eine Hartmaskenschicht (nicht dargestellt) maskiert wird. Mit Bezug auf 17 wird eine zweite Finneninnendotierstoffschicht 602 über der Architektur aus 16 abgeschieden, insbesondere zwischen benachbarter Finnen 140 innerhalb der zweiten aktiven Gebiete (II). Die zweite Finneninnendotierstoffschicht 602 kann einen Dotierstoff vom n-Typ umfassen, zum Beispiel Phosphorsilikatglas (PSG).
  • Es kann dann mit Bezug auf 18 eine planarisierte Architektur gebildet werden, um eine erste Finneninnendotierstoffschicht innerhalb des ersten aktiven Gebiets (I) und eine zweite Finneninnendotierstoffschicht innerhalb des zweiten aktiven Gebiets (II) zu bilden. In der dargestellten Ausführungsform wird ein CMP-Schritt verwendet, um eine planarisierte Architektur zu verwenden, während dem die strukturierte Hartmaske entfernt wird.
  • Nachfolgend kann eine Aussparungsätzung mit Bezug auf 19 der ersten und zweiten Finneninnendotierstoffschichten 601, 602 und der Flachgrabenisolationsschicht 400 Finnen 140 freilegen. Es kann der Grad der Aussparungsätzung verwendet werden, um die freiliegende Höhe der Finnen, insbesondere die Kanallänge einer FinFET-Vorrichtung, zu steuern.
  • In bestimmten Ausführungsformen kann die Aussparungsätzung der ersten und zweiten Finneninnendotierstoffschichten 601, 602 simultan durchgeführt werden. In diesen Ausführungsformen kann die Ätzrate der ersten Finneninnendotierstoffschicht 601 und die Ätzrate der zweiten Finneninnendotierstoffschicht 602 vergleichbar sein und es können die sich ergebenden Kanallängen innerhalb der ersten und zweiten aktiven Gebiete vergleichbar sein. Alternativ kann sich die Ätzrate der ersten Finneninnendotierstoffschicht 601 von der Ätzrate der zweiten Finneninnendotierstoffschicht 602 unterscheiden. Demgemäß können die Höhen freiliegender Finnen und demzufolge die Kanallängen innerhalb der ersten und zweiten aktiven Gebiete unterschiedlich sein. Die Kanallänge innerhalb des ersten aktiven Gebiets kann größer sein als die Kanallänge innerhalb des zweiten aktiven Gebiets oder umgekehrt.
  • In bestimmten Ausführungsformen können die Aussparungsätzung der ersten Finneninnendotierstoffschicht 601 und die Aussparungsätzung der zweiten Finneninnendotierstoffschicht 602 nacheinander unter Verwendung von zum Beispiel einer Hartmaske oder einer Schicht aus Photolack (nicht dargestellt) durchgeführt werden, um abwechselnd eine Dotierstoffschicht innerhalb eines Gebiets zu maskieren, während eine Aussparungsätzung der freiliegenden Dotierstoffschicht in dem nicht blockierten Gebiet durchgeführt wird. Bei einem solchen Vorgehen kann die Aussparungsätzung und demzufolge die Kanallänge innerhalb von jedem aus den ersten und zweiten aktiven Gebieten unabhängig gesteuert werden.
  • Zur Aktivierung der Dotierstoffe innerhalb der ausgewählten Gebiete der Finnen, zum Beispiel innerhalb der Source/Drain-Bereiche der Finnen, kann ein Aktivierungsausheizen durchgeführt werden. Zum Beispiel kann ein Eintreibungsausheizen (zum Beispiel 600° C bis 1400° C) verwendet werden, um Dotierstoffsorten von innerhalb der ersten und zweiten Finneninnendotierstoffschichten 601, 602 in entsprechende Finnen 140 zu diffundieren und ein gewünschtes Dotierstoffprofil zu erzeugen. Insbesondere kann eine Dotierstoffsorte, die in die erste Finneninnendotierstoffschicht 601 gebildet wird, in Finnen innerhalb des ersten aktiven Gebiets diffundiert werden, und es kann eine Dotierstoffsorte, die in der zweiten Finneninnendotierstoffschicht 602 gebildet wird, in Finnen innerhalb des zweiten aktiven Gebiets diffundiert werden.
  • Das Dotierstoffprofil innerhalb der Finnen 140 kann konstant oder variabel sein. Zum Beispiel kann die Dotierstoffkonzentration innerhalb der Finnen nach dem Ausheizen, insbesondere entlang einer Breitenrichtung der Finnen, entsprechend einer kleinsten Dotierstoffkonzentration (zum Beispiel 1 × 1019 bis < 5× 1022 Atome/cm3) entlang einer Mittelachse der Finnen und eine größte Dotierstoffkonzentration (zum Beispiel > 1 × 1019 bis 5 × 1022 Atome/cm3) an gegenüberliegenden Seitenwandflächen davon seitlich variieren. In weiteren Ausführungsformen kann sich die Dotierstoffkonzentration innerhalb der Finnen entlang einer Längsrichtung der Finnen ändern. Vor oder nach dem Aussparungsätzen der ersten und zweiten Finneninnendotierstoffschichten 601, 602 kann ein Aktivierungsausheizen durchgeführt werden.
  • Gemäß der Verwendung hierin umfassen die Einzahlformen „ein, eine, einer“ und „der, die, das“ mehrere Bezugnahmen, sofern der Zusammenhang es nicht klar anders anzeigt. Demzufolge umfasst zum Beispiel eine Bezugnahme auf eine „Finne“ zum Beispiel zwei oder mehr dieser „Finnen“, sofern der Kontext es nicht klar anderweitig anzeigt.
  • Sofern es nicht anderweitig angemerkt wird, soll ein Verfahren seine Schritte als in einer speziellen Reihenfolge durchgeführt aufweisen. Entsprechend ist für einen Anspruch, sofern er nicht explizit eine Reihenfolge festlegt, keine bestimmte Reihenfolge vorgegeben. Ein einzeln genanntes oder mehrere genannte Merkmal/e oder Aspekt/e in einem Anspruch können kombiniert oder permutiert sein mit anderen genannten Merkmalen oder Aspekten aus jedem anderen Anspruch oder aus anderen Ansprüchen.
  • Wenn ein Element, zum Beispiel eine Schicht, ein Gebiet oder das Substrat als „auf, abgeschieden auf oder angeordnet auf oder über einem anderen Element“ bezeichnet wird, kann es direkt auf dem anderen Element sein oder es können auch dazwischenliegende Elemente vorhanden sein. Wenn ein Element als „direkt auf“ oder „direkt über“ einem anderen Element bezeichnet wird, sind keine dazwischenliegenden Elemente vorhanden.
  • Während verschiedene Merkmale, Elemente oder Schritte spezieller Ausführungsformen unter Verwendung von „umfassend“ beschrieben werden, können alternative Ausführungsformen durch „bestehend aus“ oder „im Wesentlichen bestehend aus“ impliziert angesehen werden. Demzufolge umfassen implizierte alternative Ausführungsformen einen Fin, der ein Halbleitermaterial umfasst, einschließlich Ausführungsformen, in denen ein Fin wesentlich aus einem Halbleitermaterial besteht, und Ausführungsformen, in denen ein Fin aus einem Halbleitermaterial besteht.

Claims (16)

  1. Verfahren zum Bilden einer FinFET-Vorrichtung, umfassend: ein Bilden einer strukturierten Hartmaske (220) über einem Halbleitersubstrat (100), wobei die strukturierte Hartmaske (220) wenigstens zwei Anordnungen von Merkmalen (222, 224) umfasst; ein Bilden einer konformen Dielektrikumsschicht (240) über der strukturierten Hartmaske (220), wobei die konforme Dielektrikumsschicht (240) eine Lücke (270) zwischen benachbarten Merkmalen (222, 224) innerhalb jeder Anordnung komplett füllt; ein Festlegen einer selbstausgerichteten Aktivgebietsblockmaske (300) über dem Halbleitersubstrat (100) durch isotropes Ätzen der konformen Dielektrikumsschicht (240), um eine oberseitige Oberfläche des Halbleitersubstrats (100) zwischen benachbarten Anordnungen freizulegen, wobei die selbstausgerichtete Aktivgebietsblockmaske (300) die strukturierte Hartmaske (220) und verbleibende Abschnitte der konformen Dielektrikumsschicht zwischen benachbarten Merkmalen umfasst; ein Ätzen des Halbleitersubstrats (100), um einen Graben (160) zwischen benachbarten Anordnungen unter Verwendung der Aktivgebietsblockmaske (300) als einer Ätzmaske zu bilden; ein Bilden einer Isolationsdielektrikumsschicht (400) innerhalb des Grabens (160); ein Entfernen der verbleibenden Abschnitte der konformen Dielektrikumsschicht (240); und ein Ätzen des Substrats (100) unter Verwendung der strukturierten Hartmaske (220) als einer Ätzmaske, um eine Mehrzahl von Finnen (140) zu bilden.
  2. Verfahren nach Anspruch 1, ferner umfassend ein Bilden einer Finneninnenisolationsschicht (500) zwischen benachbarten Finnen (140).
  3. Verfahren nach Anspruch 2, ferner umfassend ein Ätzen der Finneninnenisolationsschicht (500), so dass sich eine oberseitige Oberfläche der Finneninnenisolationsschicht unterhalb einer oberseitigen Oberfläche der Finnen befindet.
  4. Verfahren nach Anspruch 2, wobei die Finneninnenisolationsschicht (500) einen Dotierstoff umfasst.
  5. Verfahren nach Anspruch 1, ferner umfassend: ein Bilden einer ersten Finneninnenisolationsschicht (601) zwischen benachbarten Finnen innerhalb eines ersten Gebiets des Substrats und ein Bilden einer zweiten Finneninnenisolationsschicht (602) zwischen benachbarten Finnen innerhalb eines zweiten Gebiets des Substrats.
  6. Verfahren nach Anspruch 5, wobei die erste Finneninnenisolationsschicht (601) einen Dotierstoff vom p-Typ umfasst und die zweite Finneninnenisolationsschicht (602) einen Dotierstoff vom n-Typ umfasst.
  7. Verfahren nach Anspruch 1, wobei die strukturierte Hartmaske (220) Siliziumnitrid umfasst und die konforme Dielektrikumsschicht (240) Siliziumdioxid umfasst.
  8. Verfahren nach Anspruch 1, wobei die verbleibenden Abschnitte der konformen Dielektrikumsschicht (240) die Lücke (270) zwischen benachbarten Merkmalen innerhalb jeder Anordnung vor einem Entfernen der verbleibenden Abschnitte der konformen Dielektrikumsschicht (240) im Wesentlichen füllen.
  9. Verfahren nach Anspruch 1, wobei die Mehrzahl von Finnen (140) eine Mehrzahl von Finnenanordnungen umfasst, wobei jede Finnenanordnung ein Paar von Außenfinnen (144), die eine Seitenwandoberfläche aufweisen, die mit der Isolationsdielektrikumsschicht in Kontakt steht, und eine Mehrzahl von Innenfinnen (142) umfasst, die zwischen den Außenfinnen (144) angeordnet sind.
  10. Verfahren nach Anspruch 9, wobei die Seitenwandflächen der Innenfinnen (142) einen Neigungswinkel aufweisen, der sich von einem Neigungswinkel der Seitenwandoberflächen der Außenfinnen (144) unterscheidet, die mit der Isolationsdielektrikumsschicht (400) in Kontakt stehen.
  11. Verfahren nach Anspruch 1, wobei die konforme Dielektrikumsschicht (240) eine Dicke aufweist, die wenigstens die Hälfte einer Breite der Lücke (270) zwischen zwei benachbarten Merkmalen darstellt.
  12. Verfahren zum Bilden einer Struktur, umfassend: ein Bilden einer ersten Maskenstruktur (220) über einem ersten Gebiet (I) eines Halbleitersubstrats (100); ein Bilden einer zweiten Maskenstruktur (220) über einem zweiten Gebiet (II) des Halbleitersubstrats (100), wobei die erste Maskenstruktur eine Mehrzahl von ersten Maskenmerkmalen (222, 224) aufweist, die erste Merkmalsinnenlücken (270) zwischen benachbarten Merkmalen aufweisen, und die zweite Maskenstruktur eine Mehrzahl von zweiten Maskenmerkmalen (222, 224) aufweist, die zweite Merkmalsinnenlücken (270) zwischen benachbarten Merkmalen festlegen; ein Abscheiden einer konformen Dielektrikumsschicht (240) über der ersten Maskenstruktur und über der zweiten Maskenstruktur, wobei die konforme Dielektrikumsschicht (240) die ersten und zweiten Merkmalsinnenlücken (270) komplett füllt; ein Entfernen der konformen Dielektrikumsschicht (240) von über dem Halbleitersubstrat (100) zwischen der ersten Maskenstruktur und der zweiten Maskenstruktur (220), wobei die erste Maskenstruktur und verbleibende Abschnitte der konformen Dielektrikumsschicht innerhalb der ersten Merkmalsinnenlücken eine erste Blockmaske (300) festlegen, und wobei die zweite Maskenstruktur und verbleibende Abschnitte der konformen Dielektrikumsschicht innerhalb der zweiten Merkmalsinnenlücken eine zweite Blockmaske (300) festlegen; ein Ätzen des Halbleitersubstrats zwischen der ersten Blockmaske und der zweiten Blockmaske, um einen Graben (160) in dem Halbleitersubstrat (100) zu bilden; ein Bilden einer Isolationsdielektrikumsschicht (400) innerhalb des Grabens; ein Entfernen der konformen Dielektrikumsschicht (240) von innerhalb der ersten und zweiten Merkmalsinnenlücken (270); und ein Ätzen des Halbleitersubstrats (100) unter Verwendung der ersten und zweiten Maskenstrukturen als einer Ätzmaske, um eine Mehrzahl von Finnen (140) zu bilden.
  13. Verfahren nach Anspruch 12, ferner umfassend: ein Bilden einer ersten Finneninnenisolationsschicht (500, 601) zwischen benachbarten Finnen (140) innerhalb des ersten Gebiets (I) des Halbleitersubstrats, wobei die erste Finneninnenisolationsschicht (601) einen Dotierstoff vom p-Typ umfasst; und ein Bilden einer zweiten Finneninnenisolationsschicht (500, 602) zwischen benachbarten Finnen (140) innerhalb des zweiten Gebiets (I) des Substrats, wobei die zweite Finneninnenisolationsschicht (602) einen Dotierstoff vom n-Typ umfasst.
  14. Verfahren nach Anspruch 13, ferner umfassend ein Ätzen von ersten und zweiten Finneninnenisolationsschichten (601, 602), um obere Seitenwandoberflächen der Finnen freizulegen.
  15. Verfahren nach Anspruch 12, ferner umfassend ein Entfernen der ersten und zweiten Maskenstrukturen von über den Finnen.
  16. Verfahren nach Anspruch 12, wobei das Entfernen der konformen Dielektrikumsschicht (240) von über dem Halbleitersubstrat (100) zwischen der ersten Maskenstruktur und der zweiten Maskenstruktur ein isotropes Ätzen umfasst.
DE102018206437.7A 2017-06-05 2018-04-26 Fin-Fertigungsprozess mit dualer Flachgrabenisolation und einstellbarem Profil für Innen- und Außenfinnen Expired - Fee Related DE102018206437B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/613,474 2017-06-05
US15/613,474 US10083878B1 (en) 2017-06-05 2017-06-05 Fin fabrication process with dual shallow trench isolation and tunable inner and outer fin profile

Publications (2)

Publication Number Publication Date
DE102018206437A1 DE102018206437A1 (de) 2018-12-06
DE102018206437B4 true DE102018206437B4 (de) 2021-09-30

Family

ID=63556905

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018206437.7A Expired - Fee Related DE102018206437B4 (de) 2017-06-05 2018-04-26 Fin-Fertigungsprozess mit dualer Flachgrabenisolation und einstellbarem Profil für Innen- und Außenfinnen

Country Status (4)

Country Link
US (1) US10083878B1 (de)
CN (1) CN108987345B (de)
DE (1) DE102018206437B4 (de)
TW (1) TWI680539B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732335B (zh) * 2018-11-29 2021-07-01 台灣積體電路製造股份有限公司 積體電路裝置及其製造方法
CN111430241B (zh) * 2019-01-09 2023-06-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111725137B (zh) * 2019-03-20 2023-06-23 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN111834222A (zh) * 2019-04-15 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113539798B (zh) * 2020-04-17 2023-10-17 长鑫存储技术有限公司 有源区阵列的形成方法
CN113707609B (zh) * 2020-05-20 2023-07-18 长鑫存储技术有限公司 半导体结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100015778A1 (en) 2008-07-21 2010-01-21 Advanced Micro Devices, Inc. Method of forming finned semiconductor devices with trench isolation
WO2010150429A1 (ja) 2009-06-23 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
US20170069539A1 (en) 2015-09-04 2017-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4270670B2 (ja) * 1999-08-30 2009-06-03 株式会社東芝 半導体装置及び不揮発性半導体記憶装置の製造方法
KR100555518B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 이중 게이트 전계 효과 트랜지스터 및 그 제조방법
US20120292716A1 (en) * 2011-05-17 2012-11-22 Nanya Technology Corporation Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
US8912606B2 (en) * 2012-04-24 2014-12-16 Globalfoundries Inc. Integrated circuits having protruding source and drain regions and methods for forming integrated circuits
US9105685B2 (en) * 2013-07-12 2015-08-11 United Microelectronics Corp. Method of forming shallow trench isolation structure
US9324790B2 (en) * 2013-11-19 2016-04-26 International Business Machines Corporation Self-aligned dual-height isolation for bulk FinFET
CN104752403B (zh) * 2013-12-26 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种测试结构及其制造方法
US9324799B2 (en) * 2014-09-09 2016-04-26 Globalfoundries Inc. FinFET structures having uniform channel size and methods of fabrication
US9490176B2 (en) * 2014-10-17 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET isolation
US9337050B1 (en) * 2014-12-05 2016-05-10 Globalfoundries Inc. Methods of forming fins for finFET semiconductor devices and the selective removal of such fins
US9805987B2 (en) * 2015-09-04 2017-10-31 International Business Machines Corporation Self-aligned punch through stopper liner for bulk FinFET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100015778A1 (en) 2008-07-21 2010-01-21 Advanced Micro Devices, Inc. Method of forming finned semiconductor devices with trench isolation
WO2010150429A1 (ja) 2009-06-23 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
US20170069539A1 (en) 2015-09-04 2017-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
DE102018206437A1 (de) 2018-12-06
US10083878B1 (en) 2018-09-25
CN108987345A (zh) 2018-12-11
TW201911479A (zh) 2019-03-16
CN108987345B (zh) 2023-02-17
TWI680539B (zh) 2019-12-21

Similar Documents

Publication Publication Date Title
DE102018206437B4 (de) Fin-Fertigungsprozess mit dualer Flachgrabenisolation und einstellbarem Profil für Innen- und Außenfinnen
DE112018005825B4 (de) VFET mit verbesserter Stromansteuerbarkeit und Verfahren zu seiner Herstellung
DE102012217491B4 (de) Transistor, verfahren zur herstellung eines transistors und verfahren zurverringerung der parasitären kapazität in einem multi-gate-feldeffekttransistor
DE102019116395B4 (de) Herstellungsverfahren zum steuern von profilen von ersatz-gates und zugehörige halbleitervorrichtung
DE112013001404B4 (de) Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
DE102020107101B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017117795A1 (de) Fets und verfahren zu deren herstellung
DE102019114240A1 (de) Durch schmelzglühen erzeugte source- und drain-bereiche
DE102020118388A1 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102019204737B4 (de) Hybrid-Gate-Schnitt
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
DE102020106231A1 (de) Vorrichtung mit niedrigem leckstrom
DE102021109107A1 (de) Gatestrukturen und verfahren zu deren ausbildung
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102020134585A1 (de) Eingebettete stressoren in epitaxie-source/drain-bereichen
DE102017126881A1 (de) FinFET-Strukturen und Verfahren zu ihrer Ausbildung
DE102020115408A1 (de) Halbleitervorrichtung und verfahren
DE102019214644B4 (de) Verfahren zu Herstellung einer Finfet-Struktur mit einem einen dielektrischen Streifen umfassenden Gate zur Reduzierung der effektiven Kapazität
DE102021115000A1 (de) Kontaktwiderstandsreduzierung für transistoren
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren
DE102020122407A1 (de) Untere seitliche ausdehnung von kontaktsteckern durch implantierung
DE102021101902A1 (de) Source/drain formation with reduced selective loss defects

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021823400

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee