DE102018100050B4 - Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandhaltern für Gate-Stapel - Google Patents

Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandhaltern für Gate-Stapel Download PDF

Info

Publication number
DE102018100050B4
DE102018100050B4 DE102018100050.2A DE102018100050A DE102018100050B4 DE 102018100050 B4 DE102018100050 B4 DE 102018100050B4 DE 102018100050 A DE102018100050 A DE 102018100050A DE 102018100050 B4 DE102018100050 B4 DE 102018100050B4
Authority
DE
Germany
Prior art keywords
low
spacer
dielectric material
precursor
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018100050.2A
Other languages
English (en)
Other versions
DE102018100050A1 (de
Inventor
Yen-Ting Chen
Wei-Yang Lee
Feng-Cheng Yang
Yen-Ming Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018100050A1 publication Critical patent/DE102018100050A1/de
Application granted granted Critical
Publication of DE102018100050B4 publication Critical patent/DE102018100050B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

Verfahren, umfassend:Empfangen eines Werkstücks, das ein Substrat und einen Gate-Stapel, der auf dem Substrat angeordnet ist, aufweist;Bilden eines Abstandhalters auf einer Seitenoberfläche des Gate-Stapels, wobei der Abstandhalter eine Abstandsschicht mit einem dielektrischen Low-k-Material aufweist;Bilden eines Source-/Drain-Bereichs in dem Substrat, undBilden eines Source-/Drain-Kontakts, der mit dem Source-/Drain-Bereich gekoppelt ist, wobei die Abstandsschicht des Abstandhalters zwischen dem Source-/Drain-Kontakt und dem Gate-Stapel angeordnet ist, wobei das dielektrische Low-k-Material ein poriges dielektrisches Low-k-Material aufweist, das Bilden des Abstandhalters Folgendes aufweist:Abscheiden eines Vorläufers aus dielektrischem Low-k-Material und eines Porenbildners, undAushärten des Vorläufers aus dielektrischem Low-k-Material, um das dielektrische Low-k-Material der Abstandsschicht zu bilden, undwobei das Aushärten bewirkt, dass der Porenbildner Leerräume in dem porigen dielektrischen Low-k-Material schafft und der empfangene Gate-Stapel eine Platzhalter-Gate-Elektrode aufweist, unddas Aushärten des Vorläufers aus dielektrischem Low-k-Material nach dem Entfernen der Platzhalter-Gate-Elektrode und vor dem Bilden einer funktionalen Gate-Elektrode des Stapels ausgeführt wird.

Description

  • STAND DER TECHNIK
  • Die Industrie der integrierten Halbleiterschaltungen (IC) hat ein exponentielles Wachstum erfahren. Im Laufe der IC-Entwicklung, ist die Funktionsdichte (das heißt die Anzahl von verschalteten Vorrichtungen pro Chipfläche) gestiegen, während die Größe der Geometrie (das heißt das kleinste Bauteil (oder die kleinste Leitung), das unter Verwenden eines Herstellungsprozesses geschaffen werden kann) zurückgegangen ist. Dieser Verkleinerungsprozess stellt im Allgemeinen Vorteile durch Erhöhen der Produktionseffizienz und Verringern der damit verbundenen Kosten bereit. Ein solches Verkleinern war jedoch auch von gesteigerter Komplexheit des Designs und der Herstellung von Vorrichtungen, die diese ICs integrieren, begleitet. Parallele Fortschritte in der Herstellung haben es erlaubt, zunehmend komplexe Designs mit Präzision und Zuverlässigkeit herzustellen.
  • Herstellungsfortschritte haben zum Beispiel nicht nur die Größe der Schaltungsmerkmale verringert, sondern auch die Beabstandung zwischen den Merkmalen. Sogar, wenn solche Schaltungen hergestellt werden können, können sich jedoch andere Probleme aufgrund des verringerten Raums zwischen Merkmalen ergeben. Als nur ein Beispiel können Schaltungsmerkmale in unmittelbarer Nähe elektrische Auswirkungen aufeinander, wie Kapazität und Rauschen zeigen, die sich mit der Verringerung der Beabstandung verschlimmern. Bauteile mit niedriger Leistung können erhöhte Empfindlichkeit auf solche Effekte zeigen, die wiederum die Mindestleistung und die maximale Leistungsfähigkeit einschränken können. Verfahren zur Herstellung von Halbleiterschaltungen mit reduzierten Störkapazitäten sind offenbart in US 2006 / 0 220 152 A1 , US 2005 / 0 263 834 A1 , US 6 348 385 B1 und US 2015 / 0 145 073 A1 .
  • Figurenliste
  • Die vorliegende Offenbarung versteht man am besten bei der Lektüre der folgenden ausführlichen Beschreibung unter Heranziehung der begleitenden Figuren. Es wird betont, dass in Übereinstimmung mit der Standardpraxis der Industrie diverse Elemente nicht maßstabgerecht gezeichnet sind und allein zu Veranschaulichungszwecken verwendet werden. Die Maße der diversen Elemente können nämlich zur Klarheit der Besprechung willkürlich vergrößert oder verkleinert werden.
    • Die 1A und 1B sind Ablaufdiagramme eines Verfahrens zum Bilden einer integrierten Schaltung gemäß diversen Aspekten der vorliegenden Offenbarung.
    • Die 2 bis 13B sind Querschnittdiagramme eines Abschnitts eines Werkstücks, das dem Verfahren zum Bilden einer integrierten Schaltung gemäß diversen Aspekten der vorliegenden Offenbarung unterzogen wird.
    • Die 14A und 14B sind Ablaufdiagramme eines Verfahrens zum Bilden einer integrierten Schaltung mit einer dotierten Abstandsschicht gemäß diversen Aspekten der vorliegenden Offenbarung.
    • Die 15 bis 22B sind Querschnittdiagramme eines Abschnitts eines Werkstücks, das dem Verfahren zum Bilden einer integrierten Schaltung mit einer dotierten Abstandsschicht gemäß diversen Aspekten der vorliegenden Offenbarung unterzogen wird.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Umsetzen unterschiedlicher Merkmale der Offenbarung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Es sind dies natürlich nur Beispiele, die nicht bezwecken, einschränkend zu sein. Das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann zum Beispiel Ausführungsformen aufweisen, bei welchen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen aufweisen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal eventuell nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung Bezugszeichen und/oder Bezugsbuchstaben in den diversen Beispielen wiederholen. Diese Wiederholung soll der Einfachheit und der Klarheit dienen und schreibt selbst keine Beziehung zwischen den diversen Ausführungsformen und/oder Konfigurationen über das angegebene Ausmaß hinaus vor.
  • Außerdem kann das Bilden eines Merkmals auf, verbunden mit und/oder gekoppelt mit einem anderen Merkmal bei der vorliegenden Offenbarung, die unten folgt, Ausführungsformen aufweisen, bei welchen die Merkmale in direktem Kontakt gebildet werden, und können auch Ausführungsformen aufweisen, bei welchen zusätzliche Merlanale durch Einfügen der Merkmale, so dass die Merkmale nicht in direktem Kontakt sind, gebildet werden können. Außerdem werden räumliche Bezugsbegriffe, zum Beispiel „unter“, „ober“, „horizontal“, „vertikal“, „oberhalb“, „über“, „unter“, „unterhalb“, „auf“, „ab“, „Oberseite“, „Unterseite“ usw. sowie Ableitungen von diesen (zum Beispiel „in horizontale Richtung“, „abwärts“, „aufwärts“ usw.) zur Erleichterung der vorliegenden Offenbarung der Beziehung eines Merkmals zu einem anderen Merkmal verwendet. Die räumlichen Bezugsbegriffe bezwecken, unterschiedliche Ausrichtungen des Bauteils, das die Merkmale aufweist, zu decken.
  • Bei dem Bestreben nach kleineren und energieeffizienteren integrierten Schaltungen, werden Merkmale in knapperer Nähe gefertigt. Während die Beabstandung zwischen Merkmalen verringert wird, werden nachteilige elektrische Wirkungen, wie Störkapazität zwischen den Merkmalen, ausgeprägter. Darüber hinaus werden individuelle Bauteile für diese Auswirkungen empfindlicher.
  • Ein Beispiel einer Störkapazität tritt zwischen einem Gate-Stapel eines Transistors (zum Beispiel eines CMOS-Transistors) und einem benachbarten Source-/Drain-Kontakt auf. Das kapazitive Koppeln kann das Ansteigen und Fallen der Spannung an dem Gate und an dem Source-/Drain-Kontakt verzögern. Früher war die Auswirkung klein genug, dass diese Kapazität als vernachlässigbar betrachtet wurde. Während jedoch die Bauteilgröße schrumpft, verringert sich auch der Abstand zwischen dem Gate und dem Source-/Drain-Kontakt, was das Ausmaß der Kapazität erhöhen kann. Ebenso nimmt die Empfindlichkeit gegenüber Störkapazitäten mit der Verringerung der Betriebsspannungen des Transistors und anderer Bauteile zu. Die früher vernachlässigbare Gate-Kontakt-Kapazität kann nun folglich die Schaltgeschwindigkeit verringern, den Schaltleistungsverbrauch und das Kopplungsgeräusch erhöhen. Im Interesse des Minderns dieser Auswirkungen, stellt die vorliegende Offenbarung einige Beispiele eines Bauteils mit verringerter Gate-Kontakt-Kapazität und eine Technik zum Fertigen des Bauteils bereit.
  • Bei einigen Ausführungsformen bildet die Technik einen Seitenwandabstandhalter, der zwischen dem Gate-Stapel und einem beliebigen Source-/Drain-Kontakt angeordnet ist. Der Seitenwandabstandhalter kann mehrere Schichten haben, wie eine dielektrische Hartmaskenschicht, die nahe dem Gate-Stapel angeordnet ist, und eine Abstandsschicht, die auf der dielektrischen Hartmaskenschicht angeordnet ist. Bei einigen derartigen Beispielen weist das Seitenwanddielektrikum ein poriges dielektrisches Low-k-Material auf. Das porige dielektrische Low-k-Material kann durch Abscheiden eines Low-k-Vorläufers und eines Porenbildners und im Wesentlichen Aushärten des Vorläufers während eines Gate-Ersatz-Prozesses gebildet werden. Das Aushärten des Vorläufers bewirkt, dass der Porenbildner Leerräume in dem Abstandsschichtmaterial schafft, die die Dielektrizitätskonstante verringern. Teilweise aufgrund der verringerten Dielektrizitätskonstante, verringert die resultierende Abstandsschicht das kapazitive Koppeln zwischen dem Gate-Stapel und dem Source-/Drain-Kontakt.
  • Bei weiteren Ausführungsformen bildet die Technik einen Seitenwandabstandhalter mit einer dielektrischen Hartmaskenschicht, die in der Nähe des Gate-Stapels angeordnet ist, und eine dotierte Abstandsschicht, die auf der dielektrischen Maskenschicht angeordnet ist. Die dotierte Abstandsschicht kann Dotierstoffe wie Bor oder Phosphor aufweisen. Die Dotierstoffe wirken, um die Dielektrizitätskonstante der dotierten Abstandsschicht zu verringern und, im weiteren Sinne, das kapazitive Koppeln zwischen dem Gate-Stapel und dem Source-/Drain-Kontakt zu verringern.
  • Bei diesen Beispielen und anderen, hat der Seitenwandabstandhalter im Vergleich zu einem herkömmlichen Abstandhalter eine verringerte Dielektrizitätskonstante. Die verringerte Dielektrizitätskonstante kann wiederum die Kapazität zwischen dem Gate und dem Source-/Drain-Kontakt verringern. Die niedrigere Kapazität kann die Bauteilschaltgeschwindigkeit erhöhen, die Umschaltleistung verringern, den parasitären Leistungsverlust verringern, und kann, bei einigen Beispielen, vorübergehende Ereignisse, wie Logikpannen, die von Unregelmäßigkeiten im Schaltverhalten verursacht werden, vermeiden. Außer wenn es anders angegeben ist, braucht eine Ausführungsform keinen besonderen Vorteil bereitzustellen.
  • Beispiele der Technik und der resultierenden Struktur sind unter Verweis auf die 1A bis 13 B beschrieben. Insbesondere sind die 1A und 1B Ablaufdiagramme eines Verfahrens 100 zum Bilden einer integrierten Schaltung gemäß diversen Aspekten der vorliegenden Offenbarung. Zusätzliche Schritte können vor, während und nach dem Verfahren 100 vorgesehen sein, und einige der Schritte, die beschrieben sind, können für andere Beispiele des Verfahrens ersetzt oder eliminiert werden. Die 2 bis 13B sind Querschnittdiagramme eines Abschnitts eines Werkstücks 200, das dem Verfahren zum Bilden einer integrierten Schaltung gemäß diversen Aspekten der vorliegenden Offenbarung unterzogen wird. Die 2 bis 13B wurden zur Klarheit und zur besseren Veranschaulichung der Konzepte der vorliegenden Offenbarung vereinfacht. Zusätzliche Merkmale können in das Werkstück 200 aufgenommen werden, und einige der unten beschriebenen Merkmale können für andere Beispiele des Werkstücks 200 ersetzt oder eliminiert werden.
  • Unter Bezugnahme auf Block 102 der 1A und auf 2, wird das Werkstück 200 empfangen. Das Werkstück 200 weist ein Substrat 202 auf, auf dem ein oder mehr Merkmale gebildet sein können. Bei diversen Ausführungsformen, weist das Substrat 202 einen elementaren (Einzelelement) Halbleiter auf, wie Silizium oder Germanium in einer kristallinen Struktur; einen Verbindungshalbleiter, wie Silizium-Germanium, Siliziumkarbid, Galliumsarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; ein Nicht-Halbleiter-Material, wie Kalknatronglas, geschmolzene Kieselsäure, geschmolzenen Quarz und/oder Calciumfluorid (CaF2) und/oder Kombinationen davon.
  • Das Substrat 202 kann in der Zusammensetzung gleichmäßig sein oder kann diverse Schichten aufweisen. Die Schichten können ähnliche oder unterschiedliche Zusammensetzungen haben. Ein Silizium auf Isolator (Semiconductor-On-Insulator - SOI)-Substrat 202 weist zum Beispiel eine Isolatorschicht auf, die ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiteroxinitrid, ein Halbleiterkarbid und/oder andere zweckmäßige Isolatormaterialien zur galvanischen Trennung. Bei weiteren Beispielen weist das Substrat 202 Schichten mit unterschiedlichen Halbleiter-Gitteranordnungen auf, um Bauteilbelastung zu induzieren und dadurch die Bauteilleistung abzustimmen.
  • Einige Elemente eines integrierten Schaltungsbauteils können bereits auf dem Substrat 202 gebildet sein, wenn es bei Block 102 empfangen wird. Das Werkstück 200 kann zum Beispiel einen Gate-Stapel 204 haben, der auf dem Substrat 202 angeordnet ist. Der Gate-Stapel 204 kann eine Grenzflächenschicht 206 aufweisen, wo er auf das Substrat 202 trifft. Die Grenzflächenschicht 206 kann eine Grenzflächenmaterial aufweisen, wie ein Halbleiteroxid, Halbleiternitrid, Halbleiteroxinitrid, andere Halbleiterdielektrika, andere geeignete Grenzflächenmaterialien und/oder Kombinationen davon. Die Grenzflächenschicht 206 kann auf eine beliebige zweckdienliche Stärke unter Verwenden eines beliebigen zweckdienlichen Prozesses gebildet werden, darunter thermisches Wachstum, Atomschichtabscheidung (Atomic Layer Deposition - ALD), chemische Gasphasenabscheidung (Chemical Vapor Deposition - CVD), hochdichte Plasma-CVD (HDP-CVD), physikalische Gasphasenabscheidung (PVD), Spin-On-Abscheidung, und/oder andere zweckdienliche Abscheidungsprozesse.
  • Der Gate-Stapel 204 kann auch ein Gate-Dielektrikum 208 aufweisen, das auf der Grenzflächenschicht 206 angeordnet ist. Das Gate-Dielektrikum 208 kann ein oder mehr dielektrische Materialien aufweisen, die gewöhnlich durch ihre Dielektrizitätskonstante in Bezug auf Siliziumoxid charakterisiert sind. Bei einigen Ausführungsformen weist das Gate-Dielektrikum 208 ein dielektrisches High-k-Material auf, wie HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirkonoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid (HfO2-Al2O3)-Legierung, andere geeignete dielektrische High-k-Materialien und/oder Kombinationen davon. Außerdem oder als Alternative, kann das Gate-Dielektrikum 208 andere Dielektrika aufweisen, wie ein Halbleiteroxid, Halbleiternitrid, Halbleiteroxinitrid, Halbleiterkarbid, amorphen Kohlenstoff, Tetraethylorthosilikat (TEOS), anderes zweckdienliches dielektrisches Material, und/oder Kombinationen davon. Das Gate-Dielektrikum 208 kann auf jede beliebige Stärke unter Verwenden eines beliebigen zweckdienlichen Prozesses gebildet werden, darunter ALD, CVD, HDP-CVD, PVD, Spin-On-Abscheidung und/oder andere zweckdienliche Abscheidungsprozesse.
  • Bei einigen Ausführungsformen weist der Gate-Stapel 204 eine Gate-Elektrode 210, die auf dem Gate-Dielektrikum 208 angeordnet ist, auf. Es wird darauf hingewiesen, dass die Gate-Elektrode 210, das Gate-Dielektrikum 208 und/oder die Grenzflächenschicht 206 Platzhalter sein können. Erfindungsgemäß wird ein vorübergehendes Gate-Elektrodenmaterial als ein Platzhalter während einiger der Fertigungsprozesse verwendet. Das vorübergehende Gate-Elektrodenmaterial wird anschließend im Wesentlichen entfernt und mit einem funktionalen Gate-Elektrodenmaterial, wie Metall, ersetzt. Das kann erfolgen, wenn das funktionale Material (zum Beispiel Gate-Elektrodenmaterial, dielektrisches Gate-Schichtmaterial, Grenzflächenschicht usw.) auf einige Fertigungsprozesse, wie Ausheilen, empfindlich reagiert. Wenn das Werkstück 200 empfangen wird, ist die Gate-Elektrode 210 folglich eine Platzhalter-Gate-Elektrode oder eine funktionale Gate-Elektrode. Eine Platzhalter-Gate-Elektrode 210 kann Polysilizium, dielektrisches Material und/oder andere zweckdienliche Materialien aufweisen. Im Gegensatz dazu kann eine funktionale Elektrode 210 Wolfram, Aluminium, Kupfer, Titan, Tantal, Molybdän, Ruthenium, Tantalnitrid, Nickelsilizid, Cobaltsilizid, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierung, Polysilizium, andere zweckmäßige Materialien und/oder Kombinationen davon aufweisen.
  • Das Werkstück 200 kann auch eine oder mehr Maskierungsschichten aufweisen, die auf der Gate-Elektrode 210 angeordnet sind. Bei den veranschaulichten Ausführungsformen weist das Werkstück 200 eine erste Hartmaskenschicht 212 und eine zweite Hartmaskenschicht 214 auf, die auf der Gate-Elektrode 210 angeordnet sind. Jede der ersten Hartmaskenschicht 212 und der zweiten Hartmaskenschicht 214 kann ein beliebiges zweckdienliches Maskierungsmaterial aufweisen, wie: ein dielektrisches Material (zum Beispiel ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiteroxinitrid, ein Halbleiterkarbid, ein Halbleiteroxicarbonitrid usw.), Polysilizium, Spin-On-Glas (SOG), TEOS, plasmaverstärkte CVD-Oxid (PE-Oxid), High-Aspect-Ratio-Process (HARP)-geformtes Oxid, und/oder andere zweckdienliche Materialien. Die erste Hartmaskenschicht 212 und die zweite Hartmaskenschicht 214 können auf jede beliebige Stärke unter Verwenden eines zweckdienlichen Prozesses gebildet werden, darunter ALD, CVD, HDP-CVD, PVD, Spin-On-Abscheidung und/oder andere zweckdienliche Abscheidungsprozesse. Bei einer Ausführungsform weist die erste Hartmaskenschicht 212 Siliziumoxicarbonitrid auf, und die zweite Hartmaskenschicht 214 weist Polysilizium auf. Obwohl die erste Hartmaskenschicht 212 und die zweite Hartmaskenschicht 214 eine beliebige zweckmäßige Stärke und Form haben können, hat die zweite Hartmaskenschicht 214 bei einigen Beispielen aufgrund diverser Fertigungsprozesse, wie Ätzen einer Schicht eines Materials der Gate-Elektrode 210 und/oder des dielektrischen Gate-Materials 208, ein gerundetes Profil, um den Gate-Stapel 204 zu definieren.
  • Unter Bezugnahme auf Block 104 der 1A und auf 3, kann eine innere Abstandsschicht 302 auf dem Werkstück 200 gebildet werden. Die innere Abstandsschicht 302 kann auf freigelegten Abschnitten des Substrats 202 sowie auf dem Gate-Stapel 204 gebildet werden. Insbesondere kann die innere Abstandsschicht 302 auf den vertikalen Seitenoberflächen des Gate-Stapels 204 gebildet werden (das heißt auf den vertikalen Seitenoberflächen der Grenzflächenschicht 206, des Gate-Dielektrikums 208 und/oder der Gate-Elektrode 210). Auf diese Art beginnt die innere Abstandsschicht 302, einen Seitenwandabstandhalter 304 des Gate-Stapels 204 zu definieren.
  • Die innere Abstandsschicht 302 kann jedes beliebige Maskierungsmaterial aufweisen, wie: ein dielektrisches Material (zum Beispiel ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiteroxinitrid, ein Halbleiterkarbid, ein Halbleiteroxicarbonitrid usw.), Polysilizium, SOG, TEOS, PE-Oxid), HARP-geformtes Oxid, und/oder anderes zweckdienliches Material. Bei einer solchen Ausführungsform weist die innere Abstandsschicht 302 Siliziumoxicarbonitrid auf. Die innere Abstandsschicht 302 kann auf eine beliebige zweckdienliche Stärke unter Verwenden einer beliebigen zweckdienlichen Abscheidungstechnik (zum Beispiel CVD, HDP-CVD, ALD usw.) gebildet werden. Bei diversen Ausführungsformen hat die innere Abstandsschicht 302 eine Stärke zwischen etwa 1 nm und etwa 10 nm und wird durch einen formangeglichenen CVD- und/oder ALD-Prozess abgeschieden.
  • Unter Bezugnahme auf Block 106 der 1A und auf 4, wird ein Low-k-Vorläufer 402 auf dem Werkstück 200 gebildet. In diesem Hinblick kann der Low-k-Vorläufer 402 auf der inneren Abstandsschicht 302 gebildet werden, und insbesondere auf den vertikalen Seitenoberflächen der inneren Abstandsschicht 302 benachbart zu dem Gate-Stapel 204. Auf diese Art definiert der Low-k-Vorläufer 402 ferner den Seitenwandabstandhalter 304 des Gate-Stapels 204. Innerhalb des Seitenwandabstandhalters 304 trennt bei einigen Ausführungsformen ein Abschnitt der inneren Abstandsschicht 302 den Low-k-Vorläufer 402 von dem Substrat 202. Außerdem oder als Alternative, kann der Low-k-Vorläufer 402 das Substrat 202 innerhalb des Seitenwandabstandhalters 304 kontaktieren.
  • Der Low-k-Vorläufer 402 kann ein oder mehr Vorläufermaterialien aufweisen, das/die beim Verarbeiten ein dielektrisches Low-k-Material bilden. Während Siliziumdioxid in diversen Beispielen eine Dielektrizitätskonstante von etwa 3,9 hat, wird der Low-k-Vorläufer 402 verwendet, um ein Material mit einer Dielektrizitätskonstante zwischen etwa 3,9 und etwa 1 zu bilden. Bei einigen Beispielen weist der Low-k-Vorläufer 402 eine Kombination aus einem dielektrischen Vorläufer (zum Beispiel TEOS, Tetramethoxisilan (TMOS), Methyltrimethoxisilan (MTMS), Methyltriethoxisilan (MTES), Diethoximethylsilan (DEMS) usw. und einen Porenbildner (zum Beispiel α-Terpinen (ATRP), Polystyrol usw.) auf. Der Low-k-Vorläufer 402 kann auf eine beliebige zweckdienliche Stärke unter Verwenden einer beliebigen zweckdienlichen Abscheidungstechnik (zum Beispiel CVD, HDP-CVD, ALD usw.) gebildet werden. Bei einigen Beispielen hat der Low-k-Vorläufer 402 eine Stärke zwischen etwa 1 nm und etwa 10 nm und wird durch formangeglichenen CVD- und/oder ALD-Prozess abgeschieden. Das Bilden des Low-k-Vorläufers 402 kann das Einführen eines Porenbildners auf Carbonbasis (zum Beispiel CO2) in den Low-k-Vorläufer 402 aufweisen, nachdem der Vorläufer durch Exponieren des Werkstücks mit einem auf Carbon basierenden Plasma abgeschieden wurde.
  • Unter Bezugnahme auf Block 108 der 1A und auf 5, wird ein Ätzprozess auf dem Werkstück 200 ausgeführt, um Vertiefungen 502 zu schaffen, um darin Source-/Drain-Bereiche zu bilden. Der Ätzprozess kann unter Verwenden eines beliebigen zweckdienlichen Ätzverfahrens ausgeführt werden, wie Nassätzen, Trockenätzen, reaktives Ionenätzen reaktives Ionenätzen (Reactive Ion Etch - RIE), Veraschen, und/oder andere Ätzverfahren, und kann beliebige zweckdienliche Ätzchemien verwenden, wie Carbontetrafluorid (CF4), Difluormethan (CH2F2), Trifluormethan (CHF3), andere zweckdienliche Ätzstoffe und/oder Kombinationen davon. Die Ätzverfahren und die Ätzchemien können variieren, während der Low-k-Vorläufer 402, die innere Abstandsschicht 302 und das Substrat 202 geätzt werden, um auf das spezielle Material, das geätzt wird, abzuzielen, während unbeabsichtigtes Ätzen der Materialien, auf die nicht abgezielt wird, minimiert wird. Bei einem solchen Beispiel ist der Ätzprozess konfiguriert, um anisotrop die Abschnitte des Low-k-Vorläufers 402 und des inneren Abstandhalters 302, der direkt auf dem Substrat 202 liegt, zu ätzen, während die Abschnitte des Low-k-Vorläufers und der inneren Abstandsschicht 302 auf den vertikalen Seitenwänden des Gate-Stapels 204 hinterlassen werden. Der Ätzprozess kann etwas der zweiten Hartmaskenschicht 214 freilegen. Im Allgemeinen schützen jedoch die erste Hartmaskenschicht 212 und die zweite Hartmaskenschicht 214 den Gate-Stapel vor dem Ätzprozess.
  • Unter Bezugnahme auf Block 110 der 1A und auf 6, wird ein Epitaxieprozess auf dem Werkstück 200 ausgeführt, um Source-/Drain-Bereiche 602 innerhalb der Vertiefungen 502 aufzuwachsen. Bei diversen Beispielen weist der Epitaxieprozess eine CVD-Abscheidungstechnik (zum Beispiel Gasphasenepitaxie (Vapor-Phase Epitaxy - VPE) und/oder Ultrahochvakuum (Ultra-High Vacuum CVD - UHV-CVD)), Molekularstrahlepitaxie und/oder andere zweckdienliche Prozesse auf. Der Epitaxieprozess kann gasförmige und/oder flüssige Vorläufer verwenden, die mit einem Bestandteil des Substrats 202 (zum Beispiel Silizium) in Wechselwirkung treten, um die Source-/Drain-Bereiche 602 zu bilden. Die resultierenden Source-/Drain-Bereiche 602 können zum Beispiel in-Situ dotiert werden, um p-Typ-Dotierstoffe, wie Bor oder BF2; n-Typ-Dotierstoffe, wie Phosphor oder Arsen und/oder andere zweckdienliche Dotierstoffe, darunter Kombinationen davon aufzuweisen. Außerdem oder als Alternative, können die Source-/Drain-Bereiche 602 unter Verwenden eines Implantationsprozesses (zum Beispiel eines Junction-Implantationsprozesses) dotiert werden, nachdem die Source-/Drain-Bereiche 602 gebildet wurden. Sobald der/die Dotierstoff(e) eingeführt sind, kann ein Dotierstoff-Aktivierungsprozess ausgeführt werden, wie ein schnelles thermisches Ausheilen (Rapid Thermal Annealing - RTA) und/oder ein Laserausheilprozess, um die Dotierstoffe innerhalb der Source-/Drain-Bereiche 602, wie in Block 112 von 1 angezeigt, zu aktivieren.
  • Die Source-/Drain-Bereiche 602 können jede beliebige zweckdienliche Form haben, und bei einigen Beispielen haben die Source-/Drain-Bereiche 602 ein im Wesentlichen U-förmiges Profil, wobei ein vertikaler Seitenwandabschnitt jedes der Source-/Drain-Bereiche 602, der durch das Bezugszeichen 604 ausgewiesen ist, im Wesentlichen mit einer äußeren vertikalen Oberfläche des Low-k-Vorläufers 402 ausgerichtet ist (und im weiteren Sinne mit der äußeren vertikalen Oberfläche des Seitenwandabstandhalters 304 ausgerichtet ist). Darüber hinaus wird bei einigen Beispielen Halo-/Pocket-Implantation auf dem Substrat 202 ausgeführt, und als ein Resultat erstrecken sich die Source-/Drain-Bereiche 602 unterhalb des Seitenwandabstandhalters 304.
  • Unter erneuter Bezugnahme auf Block 114 der 1A und auf 7, wird eine Kontaktätzstoppschicht (Contact Etch Stop Layer - CESL) 702 auf dem Werkstück 200 gebildet. Die CESL 702 kann auf den Source-/Drain-Bereichen 602 und auf dem Gate-Stapel 204 und insbesondere auf den vertikalen Seitenoberflächen des Low-k-Vorläufers 402 benachbart zu dem Gate-Stapel 204 gebildet werden. Die CESL 702 kann jedes beliebige zweckdienliche Material aufweisen, wie: ein dielektrisches Material (zum Beispiel ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiteroxinitrid, ein Halbleiterkarbid, ein Halbleiteroxicarbonitrid usw.), Polysilizium, SOG, TEOS, PE-Oxid), HARP-geformtes Oxid, und/oder anderes zweckdienliches Material. Bei einigen Beispielen weist die CESL 702 Siliziumoxicarbonitrid auf. Die CESL 702 kann auf eine beliebige zweckdienliche Stärke unter Verwenden einer beliebigen zweckdienlichen Abscheidungstechnik (zum Beispiel CVD, HDP-CVD, ALD usw.) gebildet werden. Bei einigen Beispielen hat die CESL 702 eine Stärke zwischen etwa 1 nm und etwa 10 nm und wird durch einen formangeglichenen CVD- und/oder ALD-Prozess abgeschieden.
  • Unter erneuter Bezugnahme auf Block 116 der 1A und unter weiterer Bezugnahme auf 7, wird eine erste dielektrische Zwischenschicht (ILD) 704 auf dem Werkstück 200 gebildet. Die erste ILD-Schicht 704 wirkt als ein Isolator, der leitfähige Bahnen einer elektrischen Multiniveau-Zwischenverbindungsstruktur trägt und isoliert, die Elemente des Werkstücks 200, wie die Source-/Drain-Bereiche 602 und die Gate-Elektrode 210 elektrisch zusammenschalten. Die erste ILD-Schicht 704 kann ein dielektrisches Material (zum Beispiel ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiteroxinitrid, ein Halbleiterkarbid usw.), SOG, Flur-dotiertes Silikatglas (Fluoride-Doped Silicate Glass - FSG), Phosphorglas (Phosphosilicate Glass - PSG), Bor-Phosphorglas (Borophosphosilicate Glass - BPSG), Black Diamond® (Applied Materials in Santa Clara, California), Xerogel, Aerogel, amorphen fluorierten Kohlenstoff, Parylene, BCB, SiLK® (Dow Chemical in Midland, Michigan) und/oder Kombinationen davon umfassen. Die erste ILD-Schicht 704 kann durch einen beliebigen zweckdienlichen Prozesses gebildet werden, darunter CVD, PVD, Spin-On-Abscheidung und/oder andere zweckdienliche Prozesse.
  • Unter erneuter Bezugnahme auf Block 118 der 1B und auf 8, wird ein chemisch-mechanischer Polier-/Planarisierungsprozess (Chemical Mechanical Polish/Planarization - CMP) auf dem Werkstück 200 ausgeführt. Der CMP-Prozess kann etwas der oder die gesamte erste Hartmaskenschicht 212 und der zweiten Hartmaskenschicht 214 von der Gate-Elektrode 210 entfernen, worauf ein Hartmasken- Rückätzen folgen kann, um beliebiges verbleibendes Material von der Gate-Elektrode 210 zu entfernen. Der Hartmasken-Rückätzprozess kann unter Verwenden eines beliebigen zweckdienlichen Ätzverfahrens ausgeführt werden, wie Nassätzen, Trockenätzen, RIE, Veraschen usw., wobei jede beliebige zweckdienliche Ätzchemie verwendet werden kann, die konfiguriert ist, um selektiv die erste Hartmaskenschicht 212 und/oder die zweite Hartmaskenschicht 214 zu entfernen.
  • Unter Bezugnahme auf Block 120 der 1B und auf 9, werden bei Beispielen, bei welchen irgendwelche Bauteile des Gate-Stapels 204 (zum Beispiel die Gate-Elektrode 210, das Gate-Dielektrikum 208 und/oder die Grenzflächenschicht 206) Platzhalter sind, die Platzhalterbauteile als Teil eines Gate-Ersatz-Prozesses entfernt. Bei dem veranschaulichten Beispiel werden mindestens die Gate-Elektrode 210 und das Gate-Dielektrikum entfernt, um eine Vertiefung 902 innerhalb des Gate-Stapels 204 bereitzustellen. Das Entfernen der Platzhalterbauteile des Gate-Stapels 204 kann ein oder mehr Ätzprozesse (zum Beispiel Nassätzen, Trockenätzen, RIE) unter Verwenden einer Ätzmittelchemie aufweisen, die konfiguriert ist, um selektiv das Material des betreffenden speziellen Platzhalterbauteils zu ersetzen, ohne umgebende Materialien, wie die innere Abstandsschicht 302, den Low-k-Vorläufer 402, die erste ILD-Schicht 704, die CESL 702 usw. signifikant zu ätzen.
  • Unter Bezugnahme auf Block 122 der 1B und unter weiterer Bezugnahme auf 9, wird ein Aushärtprozess auf dem Werkstück 200 ausgeführt. Der Aushärtprozess ist konfiguriert, um den Low-k-Vorläufer 402 in eine Low-k-Abstandsschicht 903 umzuwandeln. Der Aushärtprozess kann zum Beispiel einen Porenbildner aus dem Vorläufer 402 treiben, wobei Leerräume 904 (die zur Klarheit vergrößert sind) in der Low-k-Abstandsschicht 903 verbleiben. Die Leererstellen 904 können die Dielektrizitätskonstante des verbleibenden Materials der Low-k-Abstandsschicht 903 verringern. Das Entfernen der Platzhalter-Gate-Elektrode 210 kann das Entfernen des Porenbildners fördern, indem es ihm erlaubt wird, durch die Seiten der Low-k-Abstandsschicht 903 (durch die innere Abstandsschicht 302) über die Vertiefung 902 zu entweichen. Bei anderen Beispielen bewirkt der Aushärtprozess, dass der Porenbildner die Molekularstruktur des Vorläufers organisiert, um Leererstellen 904 in der Low-k-Abstandsschicht 903 zu schaffen, ohne den Porenbildner auszutreiben.
  • Der Aushärtprozess kann eine beliebige zweckmäßige Technik einsetzen. Der Aushärtprozess kann Wärme und/oder Strahlung, wie Ultraviolettstrahlung, einsetzen, um eine chemische Änderung in dem Low-k-Vorläufer 402 zu bewirken, um die Low-k-Abstandsschicht 903 zu bilden. Bei diversen Beispielen wird das Werkstück 200 in einem Vakuum oder einer Inertgasumgebung auf eine Temperatur zwischen etwa 350 °C und etwa 450 °C erwärmt. Während das Werkstück 200 erwärmt ist, wird es Strahlung während etwa 50 bis etwa 150 Sekunden ausgesetzt, die eine oder mehr Wellenlängen zwischen etwa 150 nm und etwa 200 nm hat. Bei weiteren Beispielen weist das Aushärten das Erwärmen mindestens eines Teils des Werkstücks 200 auf eine Temperatur zwischen etwa 350 °C und etwa 450 °C unter Verwenden eines Mikro-Ausheilprozesses auf.
  • Nach dem Aushärtprozess kann die Low-k-Abstandsschicht 903 eine Dielektrizitätskonstante zwischen 3,9 und etwa 1 haben, und bei einigen Beispielen hat die Low-k-Abstandsschicht 903 eine Dielektrizitätskonstante von etwa 3.
  • Unter Bezugnahme auf Block 124 der 1B und auf 10, werden Ersatzelemente des Gate-Stapels 204, wie ein Ersatz-Gate-Dielektrikum 1002, eine Ersatz-Gate-Elektrode 1004, auf dem Werkstück 200 innerhalb der Vertiefung 902 gebildet. Das Ersatz-Gate-Dielektrikum 1002 und die Ersatz-Gate-Elektrode 1004 können in der Zusammensetzung von dem Gate-Dielektrikum 208 und der Gate-Elektrode 210, die zuvor entfernt wurden, unterschiedlich sein. Das Ersatz-Gate-Dielektrikum 1002 kann zum Beispiel ein dielektrisches High-k-Material wie HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirkonoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid (HfO2-Al2O3)-Legierung, andere geeignete dielektrische High-k-Materialien und/oder Kombinationen davon aufweisen. Das Ersatz-Gate-Dielektrikum 1002 kann sich horizontal entlang des Substrats 202 und vertikal entlang einiger oder aller der inneren Abstandsschichten 302 erstrecken. Das Ersatz-Gate-Dielektrikum 1002 kann auf jede beliebige Stärke unter Verwenden eines zweckdienlichen Prozesses gebildet werden, darunter ALD, CVD, HDP-CVD, PVD, Spin-On-Abscheidung und/oder andere zweckdienliche Abscheidungsprozesse.
  • Was die Ersatz-Gate-Elektrode 1004 betrifft, weist die Ersatz-Gate-Elektrode 1004 eine oder mehr Metall enthaltende Schichten, wie eine Deckschicht, eine Arbeitsfunktionsschicht, eine Sperrschicht und/oder einen Elektrodenfüller auf. Beispiele dieser Schichten sind unten gezeigt und ausführlicher beschrieben.
  • Unter Bezugnahme auf Block 126 der 1B und auf 11, wird eine zweite ILD-Schicht 1102 auf dem Werkstück 200 gebildet. Ähnlich wie die erste ILD-Schicht 704, wirkt die zweite ILD-Schicht 1102 als ein Isolator, der leitfähige Bahnen der Multiniveau-Zwischenverbindungsstruktur trägt und isoliert. Auch ähnlich wie bei der ersten ILD-Schicht 704, kann die zweite ILD-Schicht 1102 ein beliebiges zweckdienliches dielektrisches Material aufweisen und kann durch einen beliebigen zweckdienlichen Prozess, darunter CVD, DVD, Spin-On-Abscheidung und/oder andere zweckdienliche Prozesse, gebildet werden.
  • Unter Bezugnahme auf Block 128 der 1B und auf 12, wird Kontakt-Offen-Ätzen auf dem Werkstück 200 ausgeführt, um die Source-/Drain-Bereiche 602, in welchen Kontakte zu bilden sind, freizulegen. Das Kontakt-Offen-Ätzen kann das Bilden einer Fotolackschicht 1202 auf dem Werkstück aufweisen. Eine beispielhafte Fotolackschicht 1202 weist ein lichtempfindliches Material auf, das bewirkt, dass die Schicht eine Eigenschaftsänderung erfährt, wenn sie Licht ausgesetzt wird. Diese Eigenschaft kann verwendet werden, um selektiv exponierte oder nicht exponierte Abschnitte der Fotolackschicht bei einem Prozess zu entfernen, der lithografische Strukturierung genannt wird. Bei einer solchen Ausführungsform exponiert ein fotolitografisches System die Fotolackschicht 1202 mit Strahlung in einem besonderen Muster, das von einer Maske bestimmt wird. Licht, das durch die Maske durchgeht oder von ihr reflektiert wird, fällt auf die Fotolackschicht 1202 und transferiert dabei ein Muster, das auf der Maske gebildet ist, zu dem Fotolack 1202. Bei anderen solchen Beispielen wird die Fotolackschicht 1202 unter Verwenden direkten Schreibens oder maskenloser lithografischer Technik wie Laserstrukturieren, E-Beam-Strukturieren und/oder Ionenstrahlstrukturieren strukturiert. Sobald die Fotolackschicht 1202 exponiert ist, wird sie entwickelt, was die exponierten Abschnitte des Fotolacks hinterlässt, oder, bei alternativen Beispielen, die nicht exponierten Abschnitte des Fotolacks hinterlässt. Ein beispielhafter Strukturierungsprozess weist Soft-Backen der Fotolackschicht 1202, Maskenausrichten, Exposition, Backen nach Exposition, Entwickeln der Fotolackschicht 1202, Spülen und Trocknen (zum Beispiel Hartbacken) auf.
  • Die strukturierte Fotolackschicht 1202 legt Abschnitte der zweiten ILD-Schicht 1102 frei, die zu ätzen sind. Nach dem Strukturieren der Fotolackschicht 1202, können daher ein oder mehr Ätzprozesse auf dem Werkstück 200 ausgeführt werden, um diese Abschnitte der zweiten ILD-Schicht 1102, der ersten ILD-Schicht 704 und der CESL 702, die nicht von der Fotolackschicht 1202 abgedeckt sind, zu öffnen. Die Ätzprozesse können jede beliebige zweckdienliche Ätztechnik aufweisen, wie Nassätzen, Trockenätzen, RIE, Veraschen und/oder andere Ätzverfahren. Bei einigen Beispielen weist das Ätzen mehrere Ätzschritte mit unterschiedlichen Ätzchemien auf, die jeweils auf ein bestimmtes Material des Werkstücks 200 abzielen. Das Kontakt-Offen-Ätzen des Blocks 128 hinterlässt eine Vertiefung 1204, die den Source-/Drain-Bereich 602, wo ein Kontakt zu bilden ist, freilegt. Die Vertiefung 1204 kann sich in den Source-/Drain-Bereich 602 erstrecken, um die Kontaktoberflächen zwischen dem Source-/Drain-Bereich 602 und dem Kontakt zu vergrößern.
  • Unter Bezugnahme auf Block 130 der 1B und auf 13A, wird der Source-/Drain-Bereich 1302 auf dem Werkstück 200 innerhalb der Vertiefung 1204 gebildet und physisch und elektrisch mit dem Source-/Drain-Bereich 602 gekoppelt. Der Kontakt 1302 kann ein beliebiges zweckdienliches leitfähiges Material aufweisen, wie W, Al, Cu, Ti, Ag, Ru, Mo, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierung, Metallsilizid und/oder andere zweckdienliche Materialien. Das/die Kontaktmaterial(ien) 1302 kann/können unter Verwenden eines beliebigen zweckdienlichen Prozesses abgeschieden werden, wie CVD, PVD, Sputtern, Plattieren und/oder andere zweckdienliche Prozesse. Ein CMP kann nach dem Abscheiden oder dem Entfernen beliebigen überschüssigen Materials zum Beispiel auf der zweiten ILD-Schicht 1102, ausgeführt werden.
  • Der Kontakt 1302 kann sich zwischen den vertikalen Abschnitten der CESL 702 und dem Seitenwandabstandhalter 304 derart erstrecken, dass die CESL 702 und der Seitenwandabstandhalter 304 den Kontakt 1302 von dem/den benachbarten Gate-Stapel(n) 204 trennen. Es wurde bestimmt, dass eine solche Einrichtung ein kapazitives Koppeln zwischen dem Kontakt 1302 und dem Gate-Stapel 204 erzeugt. Bei einigen Beispielen wirkt sich die resultierende Kapazität auf die Schaltgeschwindigkeit und/oder die Schwellenspannung des dazugehörenden Transistors aus. Die Struktur und Zusammensetzung der Low-k-Abstandsschicht 903 können jedoch wirken, um diese Gate-Kontaktkapazität zu verringern. Insbesondere verringern das dielektrische Low-k-Material der Low-k-Abstandsschicht 903, die durch Abscheiden des Vorläufers in Block 106 gebildet wird, und der Aushärtprozess des Blocks 122 diese Kapazität im Vergleich zu anderen Konfigurationen.
  • Unter Bezugnahme auf 13B, sind die innere Abstandsschicht 302, die Low-k-Abstandsschicht 903, die CESL 702, der Gate-Stapel 204 und die umgebenden Strukturen des Werkstücks 200 im Sinne von mehr Einzelheiten vergrößert. Insbesondere sind individuelle Elemente der Ersatz-Gate-Elektrode 1004 gezeigt. Wie oben erwähnt, kann die Ersatz-Gate-Elektrode 1004 Schichten wie eine Deckschicht 1304, eine Sperrschicht 1306, eine oder mehr Arbeitsfunktionsschichten 1308, eine Elektrodenfüllung 1310 usw. aufweisen.
  • Zunächst wird auf die Deckschicht 1304 Bezug genommen, wobei die Deckschicht 1304 auf den horizontalen Oberflächen des Ersatz-Gate-Dielektrikums 1002 sowie auf den vertikalen Oberflächen des Ersatz-Gate-Dielektrikums 1002, die sich vertikal entlang der inneren Abstandhalter 302 erstrecken, angeordnet wird. Die Deckschicht 706 kann ein beliebiges zweckdienliches leitfähiges Material aufweisen, das Metalle (zum Beispiel W, Al, Ta, Ti, Ni, Cu, Co usw.), Metallnitride und/oder Metall-Siliziumnitride aufweist, und kann anhand von CVD, ALD, PE CVD, PEALD, PVD und/oder anhand anderer zweckdienlicher Abscheidungsprozesse abgeschieden werden. Bei diversen Ausführungsformen weist die Deckschicht 1304 TaSiN, TaN oder TiN auf.
  • Eine Sperrschicht 1306 kann auf den horizontalen und vertikalen Oberflächen der Deckschicht 1304 angeordnet werden. Die Sperrschicht 1306 kann ein beliebiges zweckdienliches Material wie W, Ti, TiN, Ru oder Kombinationen davon aufweisen. Materialien für die Sperrschicht 1306 können basierend auf ihrer Widerstandsfähigkeit gegenüber Diffusion in die Deckschicht 1304 ausgewählt werden. Die Sperrschicht 1306 kann durch eine beliebige zweckdienliche Technik abgeschieden werden, darunter ALD, CVD, PE CVD, PEALD, PVD (zum Beispiel Sputtern), und/oder Kombinationen davon.
  • Eine oder mehr Arbeitsfunktionsschichten 1308 werden auf den horizontalen und vertikalen Oberflächen der Deckschicht 1304 angeordnet. Zu zweckdienlichen Materialien der Arbeitsfunktionsschicht 1308 gehören n-Typ- und/oder p-Typ-Arbeitsfunktionsmaterialien basierend auf dem Bauteiltyp, dem der Gate-Stapel 204 entspricht. Zu beispielhaften p-Typ-Arbeitsfunktionsmetallen gehören TiN, TaN, Ru, Mo, Al, WN, ZrSi2, MoSi2, TaSi2, NiSi2, WN, andere zweckdienliche p-Typ-Arbeitsfunktionsmaterialien und/oder Kombinationen davon. Zu beispielhaften n-Typ-Arbeitsfunktionsmetallen gehören Ti, Ag, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, andere zweckdienliche n-Typ-Arbeitsfunktionsmaterialien und/oder Kombinationen davon. Die Arbeitsfunktionsschicht(en) kann/können durch eine beliebige zweckdienliche Technik abgeschieden werden, darunter ALD, CVD, PE CVD, PEALD, PVD und/oder Kombinationen davon.
  • Eine Elektrodenfüllung 1310 wird auf der/den Arbeitsfunktionsschicht(en) 1308 angeordnet. Die Elektrodenfüllung 1310 kann jedes beliebige zweckdienliche Material, Metalle (zum Beispiel W, Al, Ta, Ti, Ni, Cu, Co usw.), Metalloxide, Metallnitride und/oder Kombinationen davon aufweisen, und bei einem Beispiel weist der Elektrodenkern Wolfram (W) auf. Die Elektrodenfüllung 1310 kann durch eine beliebige zweckdienliche Technik abgeschieden werden, darunter ALD, CVD, PE CVD, PEALD, PVD und/oder Kombinationen davon.
  • Wie oben erwähnt, hat die innere Abstandsschicht 302 bei diversen Beispielen eine Breite 1312 zwischen etwa 1 nm und etwa 10 nm, die Low-k-Abstandsschicht 903 hat eine Breite 1314 zwischen etwa 1 nm und etwa 10 nm, und die CESL 702 hat eine Breite 1316 zwischen etwa 1 nm und etwa 10 nm. Die Höhe 1318 des Gate-Stapels 204, der zwischen diesen Schichten angeordnet ist (und im weiteren Sinne die Höhe der inneren Abstandsschicht 302 und der CESL 702) liegt bei diversen Beispielen zwischen etwa 15 nm und etwa 25 nm. Das Höhe-zu-Breite-Verhältnis für die innere Abstandsschicht 302 und CESL 702 kann folglich zwischen etwa 1,5:1 und etwa 25:1 liegen. Da sich die innere Abstandsschicht 302 zwischen der Low-k-Abstandsschicht 903 und dem Substrat 202 erstrecken kann, liegt die Höhe der Low-k-Abstandsschicht 903 bei diversen Ausführungsformen zwischen etwa 5 nm und etwa 25 nm für ein entsprechendes Höhe-zu-Breitenverhältnis zwischen 0,5:1 und etwa 25:1.
  • Unter Bezugnahme auf Block 132 der 1B, wird das Werkstück 200 für weitere Fertigung bereitgestellt.
  • Weitere Beispiele der Technik und die resultierende Struktur, die unterschiedliche Zusammensetzungen für die Abstandsschicht enthalten, sind unter Bezugnahme auf die 14A bis 22B beschrieben. In diesem Hinblick sind die 14A und 14B Ablaufdiagramme eines Verfahrens 1400 zum Bilden einer integrierten Schaltung mit einer dotierten Abstandsschicht gemäß diversen Aspekten der vorliegenden Offenbarung. Zusätzliche Schritte können vor, während und nach dem Verfahren 1400 vorgesehen sein, und einige der Schritte, die beschrieben sind, können für andere Beispiele des Verfahrens 1400 ersetzt oder eliminiert werden. Die 15 bis 22B sind Querschnittdiagramme eines Abschnitts 1500 eines Werkstücks, das dem Verfahren zum Bilden einer integrierten Schaltung mit einer dotierten Abstandsschicht gemäß diversen Aspekten der vorliegenden Offenbarung unterzogen wird. Die 15 bis 22B wurden zur Klarheit und zur besseren Veranschaulichung der Konzepte der vorliegenden Offenbarung vereinfacht. Zusätzliche Merlanale können in das Werkstück 1500 aufgenommen werden, und einige der unten beschriebenen Merkmale können für andere Beispiele des Werkstücks 1500 ersetzt oder eliminiert werden.
  • Unter Bezugnahme auf Block 1402 der 14A und auf 15, wird das Werkstück 1500 empfangen. Das Werkstück 1500 kann im Wesentlichen dem Werkstück 200 ähnlich sein, und kann ein Substrat 202, einen Gate-Stapel 204 (mit einer Grenzflächenschicht 206, Gate-Dielektrikum 208 und/oder einer Gate-Elektrode 210), eine erste Hartmaskenschicht 212 und/oder eine zweite Hartmaskenschicht 214 aufweisen, die jeweils im Wesentlichen wie oben beschrieben sind.
  • Unter Bezugnahme auf Block 1404 der 14A und auf 16, wird eine innere Abstandsschicht 302 auf dem Werkstück 1500 gebildet. Die innere Abstandsschicht 302 kann auf den vertikalen Seitenoberflächen des Gate-Stapels 204 gebildet werden (das heißt auf den vertikalen Seitenoberflächen der Grenzflächenschicht 206, des Gate-Dielektrikums 208 und/oder der Gate-Elektrode 210). Der Abschnitt der inneren Abstandsschicht 302 auf der vertikalen Seitenoberfläche eines Gate-Stapels 204 definiert teilweise einen Seitenwandabstandhalter 304 des Gate-Stapels 204.
  • Der innere Abstandhalter 302 kann im Wesentlichen wie oben zusammengesetzt sein, und bei einem solchen Beispiel weist die innere Abstandsschicht 302 Siliziumoxicarbonitrid auf. Die innere Abstandsschicht 302 kann auf eine beliebige zweckdienliche Stärke unter Verwenden einer beliebigen zweckdienlichen Abscheidungstechnik (zum Beispiel CVD, HDP-CVD, ALD usw.) gebildet werden. Bei diversen Beispielen hat die innere Abstandsschicht 302 eine Stärke zwischen etwa 1 nm und etwa 10 nm und wird durch einen formangeglichenen CVD- und/oder ALD-Prozess abgeschieden.
  • Unter Bezugnahme auf Block 1406 der 14A und unter weiterer Bezugnahme auf 16, wird ein Low-k-Vorläufer 1602 auf dem Werkstück 1500 gebildet. Insbesondere kann der Low-k-Vorläufer 1602 auf den vertikalen Seitenoberflächen der inneren Abstandsschicht 302 benachbart zu dem Gate-Stapel 204 gebildet werden. Auf diese Art definiert der Low-k-Vorläufer 1602 ferner den Seitenwandabstandhalter 304 des Gate-Stapels 204.
  • Der Low-k-Vorläufer 1602 kann ein beliebiges zweckdienliches Material aufweisen, und bei diversen Beispielen weist der Low-k-Vorläufer 1602 ein dielektrisches Material (zum Beispiel ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiteroxinitrid, ein Halbleiterkarbid, ein Halbleiteroxicarbonitrid) dotiert mit einem p-Typ-Dotierstoff, wie Bor oder BF2, oder mit einem n-Typ-Dotierstoff, wie Phosphor oder Arsen, auf, um die Dielektrizitätskonstante des dielektrischen Materials zu modifizieren. Der Dotierstofftyp in dem Low-k-Vorläufer 1602 kann von den Dotierstoffen in dem Kanalbereich und Source-/Drain-Bereichen 602 des Transistors unabhängig sein, und der Low-k-Vorläufer 1602 kann mit demselben Typ oder dem entgegengesetzten Typ des Dotierstoffs in den Source-/Drain-Bereichen 602 dotiert sein. Bei diversen Beispielen weist der Low-k-Vorläufer 1602 Siliziumoxid, Siliziumnitrid und/oder Siliziumoxinitrid auf und ist mit Bor und/oder Phosphor dotiert. Der Low-k-Vorläufer 1602 kann eine beliebige zweckdienliche Konzentration des Dotierstoffs aufweisen, und bei diversen Beispielen liegt die Dotierstoffkonzentration zwischen etwa 1×1016 Atomen/cm3 und etwa 1×1021 Atomen/cm3.
  • Der Dotierstoff verringert das kapazitive Koppeln zwischen dem Gate-Stapel 204 und einem Kontakt, und um das kapazitive Koppeln weiter zu verringern, kann der Dotierstoff in ein poriges Dielektrikum eingeführt werden. Bei einigen solchen Beispielen weist der Low-k-Vorläufer 1602 einen dielektrischen Low-k-Vorläufer (zum Beispiel TEOS, TMOS, MTMS, MTES, DEMS usw.) und einen Porenbildner (zum Beispiel ATRP, Polystyrol usw.) sowie einen p-Typ- oder einen n-Typ-Dotierstoff, wie oben beschrieben, auf.
  • Der Low-k-Vorläufer 1602 kann auf eine beliebige zweckdienliche Stärke unter Verwenden einer beliebigen zweckdienlichen Abscheidungstechnik (zum Beispiel CVD, HDP-CVD, ALD usw.) gebildet werden. Bei einigen Beispielen hat der Low-k-Vorläufer 1602 eine Stärke zwischen etwa 1 nm und etwa 10 nm und wird durch formangeglichenen CVD- und/oder ALD-Prozess abgeschieden. Der Dotierstoff kann während des Abscheidens des Low-k-Vorläufers 1602 anhand eines In-Situ-Dotierprozesses eingeführt werden. Außerdem oder als Alternative, kann der Dotierstoff eingeführt werden, nachdem der Low-k-Vorläufer 1602, unter Verwenden eines Implantationsprozesses (zum Beispiel Ionenimplantation) zum Implantieren des Dotierstoffs abgeschieden wurde.
  • Unter Bezugnahme auf Block 1408 der 14A, wird ein Ätzprozess auf dem Werkstück 1500 ausgeführt, um Vertiefungen zu schaffen, um darin Source-/Drain-Bereiche zu bilden. Das kann im Wesentlichen wie in Block 108 von 1A beschrieben ausgeführt werden.
  • Unter Bezugnahme auf Block 1410 der 14A und auf 17, wird ein Epitaxieprozess auf dem Werkstück 1500 ausgeführt, um Source-/Drain-Bereiche 602 innerhalb der Vertiefungen aufzuwachsen. Das kann im Wesentlichen wie in Block 110 von 1A beschrieben ausgeführt werden. Ein Dotierstoff-Aktivierungsprozess kann ausgeführt werden, um Dotierstoffe innerhalb der Source-/Drain-Bereiche 602 zu aktivieren, wie RTA und/oder ein Laserausheilprozess, wie in Block 1412 der 14A gezeigt. Das kann im Wesentlichen wie in Block 112 von 1A beschrieben ausgeführt werden. Bei einigen Beispielen aktiviert der Ausheilprozess auch den Dotierstoff innerhalb des Low-k-Vorläufers 1602, um eine Low-k-Abstandsschicht 1702 zu bilden. Zusätzlich oder als Alternative, kann ein getrennter Dotierstoffaktivierungsprozess ausgeführt werden, um den Dotierstoff innerhalb des Low-k-Vorläufers 1602 zu aktivieren, um die Low-k-Abstandsschicht 1702, wie unten ausführlicher beschrieben, zu bilden.
  • Unter Bezugnahme auf Block 1414 der 14A und unter weiterer Bezugnahme auf 17, wird eine CESL 702 auf dem Werkstück 1500 gebildet. Unter Bezugnahme auf Block 1416 der 14A, wird eine erste ILD-Schicht 704 auf dem Werkstück 1500 gebildet. Unter Bezugnahme auf Block 1418 der 14B und auf 18, wird ein CMP-Prozess auf dem Werkstück 1500 ausgeführt. Unter Bezugnahme auf Block 1420 der 14B und der 19, werden bei Beispielen, bei welchen irgendwelche Bestandteile des Gate-Stapels 204 Platzhalter sind, die Platzhalterbauteile (wie das Gate-Dielektrikum 208 und/oder die Gate-Elektrode 210) als Teil eines Gate-Ersatzprozesses entfernt, so dass eine Vertiefung 902 innerhalb des Gate-Stapels 204 hinterlassen wird. Diese Prozesse können im Wesentlichen wie in den Blöcken 114 bis 120 der 1A und 1B beschrieben ausgeführt werden.
  • Unter Bezugnahme auf Block 1422 der 14B, wird ein Dotierstoffaktivierungsprozess auf dem Werkstück 1500 ausgeführt, um den Dotierstoff zu aktivieren, um die Low-k-Abstandsschicht 1702 zu bilden, wenn der Ausheilprozess des Blocks 1412 nicht ausreicht. Bei diversen Beispielen kann der Dotierstoffaktivierungsprozess RTA und/oder ein Laserausheilen aufweisen, um das Werkstück 1500 auf eine Temperatur zwischen etwa 450 °C und etwa 1050 °C zu erhitzen. Das Ausheilen kann während einer Sekunde (oder sogar Bruchteilen einer Sekunde) unter Verwenden von Ultra-Sekundenbruchteil-Ausheilen (Ultra Sub-Second Annealing - uSSA), Spike-Ausheilen, Laserausheilen und/oder andere schnelle Ausheiltechniken ausgeführt werden; kann während Stunden unter Verwenden von Ofenausheilen ausgeführt werden oder kann während einer Dauer dazwischen ausgeführt werden.
  • Für Beispiele, bei welchen der Low-k-Vorläufer 1602 einen Vorläufer aus dielektrischem Material oder einen Porenbildner aufweist, wird ein Aushärtprozess auf dem Werkstück 1500 in Block 1424 ausgeführt, um den Low-k-Vorläufer 1602 in die Low-k-Abstandsschicht 1702 umzuwandeln. Das kann im Wesentlichen wie in Block 122 von 1B beschrieben ausgeführt werden. Der Aushärtprozess ist konfiguriert, um den Vorläufer aus dielektrischem Material des Low-k-Vorläufers 1602 in ein dielektrisches Low-k-Material umzuwandeln, und kann den Porenbildner austreiben oder den Porenbildner veranlassen, die Molekularstruktur des Vorläufers zu organisieren, um Leerräume in dem Low-k-Vorläufer 1602 zu bilden, ohne den Porenbildner auszutreiben. Bei diversen Beispielen wendet der Aushärtprozess Strahlung, Hitze und/oder inerte oder reaktive Gase zum Aushärten des Low-k-Vorläufers 1602 an und kann als Teil von und gemeinsam mit der Dotierstoffaktivierung des Blocks 1422 oder davon getrennt ausgeführt werden. Der Dotierstoff und/oder die Leerräume, die durch den Porenbildner geschaffen werden, können die Dielektrizitätskonstante des Low-k-Vorläufers 1602 auf jeden beliebigen zweckdienlichen Wert verringern, und bei diversen Beispielen hat die Low-k-Abstandsschicht 1702 eine Dielektrizitätskonstante zwischen etwa 3,9 und etwa 1. Bei einem solchen Beispiel hat die Low-k-Abstandsschicht 1702 eine Dielektrizitätskonstante von etwa 3.
  • Unter Bezugnahme auf Block 1426 der 14B und auf 20, werden Ersatzelemente des Gate-Stapels 204, wie ein Ersatz-Gate-Dielektrikum 1002 und/oder eine Ersatz-Gate-Elektrode 1004, auf dem Werkstück 200 innerhalb der Vertiefung 902 gebildet. Das kann im Wesentlichen wie in Block 124 von 1B beschrieben ausgeführt werden.
  • Unter Bezugnahme auf Block 1428 der 14B und unter weiterer Bezugnahme auf 20, kann eine zweite ILD-Schicht 1102 auf dem Werkstück 1500 gebildet werden. Unter Bezugnahme auf Block 1430 der 14B und auf 21, wird ein Kontakt-Offen-Ätzen auf dem Werkstück 1500 ausgeführt, um Vertiefungen zu bilden, die die Source-/Drain-Bereiche 602, in welchen Kontakte zu bilden sind, freilegen. Unter Bezugnahme auf Block 1432 der 14B und auf 22A, wird der Source-/Drain-Kontakt 1302 auf dem Werkstück 1500 innerhalb der Vertiefungen gebildet. Diese Prozesse können im Wesentlichen wie in den Blöcken 126 bis 130 der 1B beschrieben ausgeführt werden.
  • Der Kontakt 1302 kann sich zwischen den vertikalen Abschnitten der CESL 702 und dem Seitenwandabstandhalter 304 derart erstrecken, dass die CESL 702 und der Seitenwandabstandhalter 304 den Kontakt 1302 von dem/den benachbarten Gate-Stapel(n) 204 trennen. Die Struktur und Zusammensetzung der Low-k-Abstandsschicht 1702 können wirken, um diese Gate-Kontaktkapazität zu verringern. Insbesondere verringern das dotierte dielektrische Material der Low-k-Abstandsschicht 1702, die bei Block 1406 gebildet wird, und die Dotierstoffaktivierung der Blöcke 1412 und/oder 1422 diese Kapazität im Vergleich zu anderen Konfigurationen. Bei einigen solchen Beispielen weist die Low-k-Abstandsschicht 1702 ein poriges dielektrisches Low-k-Material auf, in dem der Dotierstoff abgeschieden ist, der weiterwirkt, um die Gate-Kontaktkapazität zu verringern.
  • Unter Bezugnahme auf 22B, sind die innere Abstandsschicht 302, die Low-k-Abstandsschicht 1702, die CESL 702, der Gate-Stapel 204 und die umgebenden Strukturen des Werkstücks 200 im Sinne von mehr Einzelheiten vergrößert. Individuelle Elemente der Ersatz-Gate-Elektrode 1004 sind gezeigt, und bei diversen Beispielen weist die Ersatz-Gate-Elektrode 1004 eine Deckschicht 1304, eine Sperrschicht 1306, eine oder mehr Arbeitsfunktionsschichten 1308 und/oder eine Elektrodenfüllung 1310 auf, die jeweils im Wesentlichen wie oben beschrieben sind.
  • Wie oben erwähnt, hat die innere Abstandsschicht 302 bei diversen Beispielen eine Breite 1312 zwischen etwa 1 nm und etwa 10 nm, die Low-k-Abstandsschicht 1702 hat eine Breite 1314 zwischen etwa 1 nm und etwa 10 nm, und die CESL 702 hat eine Breite 1316 zwischen etwa 1 nm und etwa 10 nm. Die Höhe 1318 des Gate-Stapels 204, der zwischen diesen Schichten angeordnet ist (und im weiteren Sinne die Höhe der inneren Abstandsschicht 302 und der CESL 702) liegt bei diversen Beispielen zwischen etwa 15 nm und etwa 25 nm. Das Höhe-zu-Breite-Verhältnis für die innere Abstandsschicht 302 und CESL 702 kann folglich zwischen etwa 1,5:1 und etwa 25:1 liegen. Da sich die innere Abstandsschicht 302 zwischen der Low-k-Abstandsschicht 1702 und dem Substrat 202 erstrecken kann, liegt die Höhe der Low-k-Abstandsschicht 1702 bei diversen Ausführungsformen zwischen etwa 5 nm und etwa 25 nm für ein entsprechendes Höhe-zu-Breitenverhältnis zwischen 0,5:1 und etwa 25:1.
  • Unter Bezugnahme auf Block 1434 der 14B, wird das Werkstück 1500 für weitere Fertigung bereitgestellt.
  • Die vorliegende Offenbarung stellt daher Beispiele einer integrierten Schaltung mit einem Seitenwandabstandhalter und eine Technik zum Bilden einer integrierten Schaltung mit einem solchen Abstandhalter bereit. Bei einigen Beispielen weist ein Verfahren das Empfangen eines Werkstücks auf, das ein Substrat und einen Gate-Stapel, der auf dem Substrat angeordnet ist, aufweist. Ein Abstandhalter wird auf einer Seitenoberfläche des Gate-Stapels, die eine Abstandsschicht mit einem dielektrischen Low-k-Material aufweist, gebildet. Ein Source-/Drain-Bereich wird in dem Substrat gebildet, und ein Source-/Drain-Kontakt wird gekoppelt mit dem Source-/Drain-Bereich derart gebildet, dass die Abstandsschicht des Abstandhalters zwischen dem Source-/Drain-Kontakt und dem Gate-Stapel angeordnet ist. Bei einigen solchen Beispielen weist das dielektrische Low-k-Material ein poriges dielektrisches Low-k-Material auf. Bei einigen solchen Beispielen weist das Bilden des Abstandhalters das Abscheiden eines Vorläufers aus dielektrischem Low-k-Material und eines Porenbildners sowie das Aushärten des Vorläufers aus dielektrischem Low-k-Material auf, um das dielektrische Low-k-Material der Abstandsschicht zu bilden. Das Aushärten bewirkt, dass der Porenbildner Leerräume in dem porigen dielektrischen Low-k-Material schafft. Bei einigen solchen Beispielen weist der empfangene Gate-Stapel eine Platzhalter-Gate-Elektrode auf, und das Aushärten des Vorläufers aus dielektrischem Low-k-Material wird nach dem Entfernen der Platzhalter-Gate-Elektrode und vor dem Bilden einer funktionalen Gate-Elektrode des Gate-Stapels ausgeführt. Bei einigen solchen Beispielen weist das Aushärten des dielektrischen Low-k-Materials auch das Anwenden von Ultraviolettstrahlung auf das Werkstück auf. Bei einigen solchen Beispielen weist das Bilden des Abstandhalters das Bilden einer Hartmaskenschicht direkt auf der Seitenoberfläche des Gate-Stapels und das Bilden der Abstandsschicht direkt auf der Hartmaskenschicht auf. Bei einigen solchen Beispielen weist das dielektrische Low-k-Material ein dielektrisches Material und einen Dotierstoff aus einer Gruppe auf, die aus einem n-Typ-Dotierstoff und einem p-Typ-Dotierstoff besteht. Bei einigen solchen Beispielen weist das Bilden des Abstandhalters das Abscheiden des dielektrischen Materials auf dem Gate-Stapel und das In-Situ-Implantieren des Dotierstoffs während des Abscheidens des dielektrischen Materials auf. Bei einigen solchen Beispielen weist das Bilden des Abstandhalters das Abscheiden des dielektrischen Materials auf dem Gate-Stapel und anschließend das Ausführen eines Ionenimplantationsprozesses auf dem Werkstück zum Implantieren des Dotierstoffs innerhalb des dielektrischen Materials auf.
  • Bei weiteren Beispielen weist ein Verfahren das Empfangen eines Substrats und eines Gate-Stapels, der auf dem Substrat angeordnet ist, auf. Ein Seitenwandabstandhalter wird auf einer vertikalen Seitenoberfläche des Gate-Stapels gebildet. Der Seitenwandabstandhalter weist eine Abstandsschicht auf, die einen dielektrischen Low-k-Vorläufer aufweist. Der dielektrische Low-k-Vorläufer wird ausgehärtet, um ein dielektrisches Low-k-Material der Abstandsschicht zu bilden. Das Aushärten bildet einen Leerraum innerhalb des dielektrischen Low-k-Materials. Ein Source-/Drain-Kontakt wird benachbart zu dem Gate-Stapel derart gebildet, dass der Seitenwandabstandhalter zwischen dem Source-/Drain-Kontakt und dem Gate-Stapel angeordnet ist. Bei einigen solchen Beispielen weist das Aushärten des dielektrischen Low-k-Vorläufers das Anwenden von Ultraviolettstrahlung auf die Abstandsschicht auf. Bei einigen solchen Beispielen weist der empfangene Gate-Stapel eine Platzhalter-Gate-Elektrode auf. Das Verfahren weist ferner das Entfernen der Platzhalter-Gate-Elektrode und das Bilden einer funktionalen Gate-Elektrode des Gate-Stapels auf, und das Aushärten des dielektrischen Low-k-Vorläufers wird nach dem Entfernen der Platzhalter-Gate-Elektrode und vor dem Bilden der funktionalen Gate-Elektrode ausgeführt. Bei einigen solchen Beispielen entfernt das Aushärten des dielektrischen Low-k-Vorläufers einen Porenbildner aus der Abstandsschicht, um den Leerraum innerhalb des dielektrischen Low-k-Materials zu bilden. Bei einigen solchen Beispielen veranlasst das Aushärten des dielektrischen Low-k-Vorläufers einen Porenbildner der Abstandsschicht, den Leerraum innerhalb des dielektrischen Low-k-Materials zu bilden, und der Porenbildner bleibt nach dem Aushärten innerhalb der Abstandsschicht. Bei einigen solchen Beispielen wird eine Hartmaskenschicht des Seitenwandabstandhalters direkt auf der vertikalen Seitenoberfläche des Gate-Stapels gebildet, und die Abstandsschicht wird direkt auf der Hartmaskenschicht angeordnet. Bei einigen solchen Beispielen wird eine Kontaktätzstoppschicht direkt auf der Abstandsschicht gebildet, wobei die Kontaktätzstoppschicht physisch den Source-/Drain-Kontakt berührt.
  • Bei weiteren Beispielen weist ein Bauteil ein Substrat, einen Gate-Stapel, der auf dem Substrat angeordnet ist, einen Seitenwandabstandhalter, der auf einer Seitenoberfläche des Gate-Stapels angeordnet ist, und einen Source-/Drain-Kontakt, der derart angeordnet ist, dass der Seitenwandabstandhalter zwischen dem Source-/Drain-Kontakt und dem Gate-Stapel angeordnet ist, auf. Der Seitenwandabstandhalter weist eine Abstandsschicht mit einem dielektrischen Low-k-Material auf, und das dielektrische Low-k-Material weist einen Leerraum auf. Bei einigen solchen Beispielen weist der Seitenwandabstandhalter eine Hartmaskenschicht auf, die zwischen der Abstandsschicht und der Seitenoberfläche des Gate-Stapels angeordnet ist. Bei einigen solchen Beispielen weist das Bauteil eine Kontaktätzstoppschicht auf, die zwischen dem Source-/Drain-Kontakt und der Abstandsschicht angeordnet ist. Bei einigen solchen Beispielen weist das Bauteil einen Source-/Drain-Bereich auf, mit dem der Source-/Drain-Kontakt gekoppelt ist, und eine vertikale Oberfläche des Source-/Drain-Bereichs ist mit einer vertikalen Oberfläche des Seitenwandabstandhalters ausgerichtet.
  • Bei weiteren Beispielen weist ein Verfahren das Empfangen eines Werkstücks auf, das ein Substrat und einen Gate-Stapel eines Transistors, der auf dem Substrat angeordnet ist, aufweist. Ein dielektrischer Abstandhalter wird auf einer Seitenwand des Gate-Stapels gebildet. Der dielektrische Abstandhalter weist ein dielektrisches Material, das mit einem Dotierstoff dotiert ist, auf. Ein Source-/Drain-Kontakt des Transistors wird auf dem Substrat derart gebildet, dass der dielektrische Abstandhalter zwischen dem Source-/Drain-Kontakt und dem Gate-Stapel angeordnet ist. Bei einigen solchen Beispielen ist der Dotierstoff aus einer Gruppe, die aus einem n-Typ-Dotierstoff und einem p-Typ-Dotierstoff besteht. Bei einigen solchen Beispielen ist der Dotierstoff aus einer Gruppe, die aus Bor und Phosphor besteht. Bei einigen solchen Beispielen weist das Bilden des dielektrischen Abstandshalter das Abscheiden des dielektrischen Materials und das In-Situ-Dotieren des dielektrischen Materials mit dem Dotierstoff während des Abscheidens auf. Bei einigen solchen Beispielen weist das Bilden des dielektrischen Abstandhalters das Abscheiden des dielektrischen Materials und das Ausführen einer Ionenimplantation auf dem dielektrischen Material zum Implantieren des Dotierstoffs auf. Bei einigen solchen Beispielen wird ein Dotierstoffaktivierungsprozess auf dem dielektrischen Material und dem Dotierstoff des dielektrischen Abstandhalters ausgeführt. Bei einigen solchen Beispielen wird der Dotierstoffaktivierungsprozess gemeinsam mit einem Source-/Drain-Dotierstoffaktivierungsprozess eines Source-/Drain-Bereichs, der in dem Substrat angeordnet ist, ausgeführt. Bei einigen solchen Beispielen weist der empfangene Gate-Stapel eine Platzhalter-Gate-Elektrode auf, und der Dotierstoffaktivierungsprozess wird nach dem Entfernen der Platzhalter-Gate-Elektrode und vor dem Bilden einer funktionalen Gate-Elektrode des Gate-Stapels ausgeführt. Bei einigen solchen Beispielen bildet das Bilden des dielektrischen Abstandhalters den dielektrischen Abstandhalter, der einen Porenbildner aufweist, und der Dotierstoffaktivierungsprozess wird gemeinsam mit einem Aushärtprozess ausgeführt, der den Porenbildner veranlasst, einen Leerraum innerhalb des dielektrischen Abstandhalters zu hinterlassen.
  • Bei weiteren Beispielen weist ein Verfahren das Empfangen eines Substrats und eines Gate-Stapels, der auf dem Substrat angeordnet ist, auf. Eine Hartmaskenschicht eines Seitenwandabstandhalters wird auf einer Seitenoberfläche des Gate-Stapels gebildet. Eine Abstandsschicht des Seitenwandabstandhalters wird auf der Hartmaskenschicht gebildet. Die Abstandsschicht weist ein dielektrisches Material und einen Dotierstoff auf. Ein Source-/Drain-Bereich wird in dem Substrat benachbart zu dem Gate-Stapel gebildet. Ein Source-/Drain-Kontakt wird gekoppelt mit dem Source-/Drain-Bereich derart gebildet, dass der Seitenwandabstandhalter zwischen dem Source-/Drain-Kontakt und dem Gate-Stapel angeordnet ist. Bei einigen solchen Beispielen ist der Dotierstoff aus einer Gruppe, die aus einem n-Typ-Dotierstoff und einem p-Typ-Dotierstoff besteht. Bei einigen solchen Beispielen ist das dielektrische Material aus einer Gruppe, die aus Folgendem besteht: Siliziumoxid, Siliziumnitrid und Siliziumoxinitrid. Bei einigen solchen Beispielen wird ein Dotierstoffaktivierungsprozess auf der Abstandsschicht und auf dem Source-/Drain-Bereich gemeinsam ausgeführt. Bei einigen solchen Beispielen weist der empfangene Gate-Stapel eine Platzhalter-Gate-Elektrode auf, und die Platzhalter-Gate-Elektrode wird aus dem Gate-Stapel entfernt. Eine funktionale Gate-Elektrode des Gate-Stapels wird gebildet, und ein Dotierstoffaktivierungsprozess wird auf der Abstandsschicht nach dem Entfernen der Platzhalter-Gate-Elektrode und vor dem Bilden der funktionalen Gate-Elektrode ausgeführt. Bei einigen solchen Beispielen weist das Bilden der Abstandsschicht In-Situ-Dotieren des dielektrischen Materials mit dem Dotierstoff während des Abscheidens des dielektrischen Materials auf.
  • Bei noch weiteren Beispielen weist das Bauteil ein Substrat, einen Gate-Stapel, der auf dem Substrat angeordnet ist, einen Seitenwandabstandhalter, der entlang des Gate-Stapels angeordnet ist, der ein dielektrisches Material und einen Dotierstoff aufweist, und einen Source-/Drain-Kontakt, der entlang des Seitenwandabstandhalters gegenüber dem Gate-Stapel angeordnet ist, auf. Bei einigen solchen Beispielen ist der Dotierstoff aus einer Gruppe, die aus einem n-Typ-Dotierstoff und einem p-Typ-Dotierstoff besteht. Bei einigen solchen Beispielen ist das dielektrische Material aus einer Gruppe, die aus Folgendem besteht: Siliziumoxid, Siliziumnitrid und Siliziumoxinitrid. Bei einigen solchen Beispielen sind das dielektrische Material und der Dotierstoff innerhalb einer ersten Schicht des Seitenwandabstandhalters enthalten, und der Seitenwandabstandhalter weist ferner eine Hartmaskenschicht auf, die zwischen der ersten Schicht des Seitenwandabstandhalters und dem Gate-Stapel angeordnet ist. Bei einigen solchen Beispielen wird ein erster Abschnitt der Hartmaskenschicht zwischen der ersten Schicht und dem Gate-Stapel angeordnet, und ein zweiter Abschnitt der Hartmaskenschicht wird zwischen der ersten Schicht und dem Substrat angeordnet.
  • Oben Stehendes umreißt Merkmale mehrerer Ausführungsformen derart, dass der Fachmann die Aspekte der vorliegenden Offenbarung besser versteht. Der Fachmann sollte zu schätzen wissen, dass er die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Konzipieren oder Ändern anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erzielen derselben Vorteile der Beispiele, die hier eingeführt werden, verwenden kann. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Schutzbereich der vorliegenden Offenbarung abweichen, und dass er diverse Änderungen, Ersetzungen und Abänderungen hier ohne Abweichen vom Geist und Schutzbereich der vorliegenden Offenbarung ausführen kann.

Claims (20)

  1. Verfahren, umfassend: Empfangen eines Werkstücks, das ein Substrat und einen Gate-Stapel, der auf dem Substrat angeordnet ist, aufweist; Bilden eines Abstandhalters auf einer Seitenoberfläche des Gate-Stapels, wobei der Abstandhalter eine Abstandsschicht mit einem dielektrischen Low-k-Material aufweist; Bilden eines Source-/Drain-Bereichs in dem Substrat, und Bilden eines Source-/Drain-Kontakts, der mit dem Source-/Drain-Bereich gekoppelt ist, wobei die Abstandsschicht des Abstandhalters zwischen dem Source-/Drain-Kontakt und dem Gate-Stapel angeordnet ist, wobei das dielektrische Low-k-Material ein poriges dielektrisches Low-k-Material aufweist, das Bilden des Abstandhalters Folgendes aufweist: Abscheiden eines Vorläufers aus dielektrischem Low-k-Material und eines Porenbildners, und Aushärten des Vorläufers aus dielektrischem Low-k-Material, um das dielektrische Low-k-Material der Abstandsschicht zu bilden, und wobei das Aushärten bewirkt, dass der Porenbildner Leerräume in dem porigen dielektrischen Low-k-Material schafft und der empfangene Gate-Stapel eine Platzhalter-Gate-Elektrode aufweist, und das Aushärten des Vorläufers aus dielektrischem Low-k-Material nach dem Entfernen der Platzhalter-Gate-Elektrode und vor dem Bilden einer funktionalen Gate-Elektrode des Stapels ausgeführt wird.
  2. Verfahren nach Anspruch 1, wobei das Aushärten des Vorläufers aus dielektrischem Low-k-Material das Anwenden von Ultraviolettstrahlung auf das Werkstück aufweist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Werkstück in einem Vakuum oder einer Inertgasumgebung auf eine Temperatur zwischen etwa 350° C und 450° C erwärmt wird und das Werkstück für eine Dauer von etwa 50 bis etwa 150 Sekunden einer Strahlung mit einer Wellenlänge zwischen etwa 150 nm und etwa 200 nm ausgesetzt wird, während es erwärmt ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden des Abstandhalters Folgendes aufweist: Bilden einer Hartmaskenschicht direkt auf der Seitenoberfläche des Gate-Stapels, und Bilden der Abstandsschicht direkt auf der Hartmaskenschicht.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das dielektrische Low-k-Material ein dielektrisches Material und einen Dotierstoff aus einer Gruppe aufweist, die aus einem n-Typ-Dotierstoff und einem p-Typ-Dotierstoff besteht.
  6. Verfahren nach Anspruch 5, wobei das Bilden des Abstandhalters Folgendes aufweist: Abscheiden des dielektrischen Materials auf dem Gate-Stapel, und In-Situ-Implantieren des Dotierstoffs während des Abscheidens des dielektrischen Materials.
  7. Verfahren nach Anspruch 5, wobei das Bilden des Abstandhalters Folgendes aufweist: Abscheiden des dielektrischen Materials auf dem Gate-Stapel, und anschließend Ausführen eines Ionenimplantationsprozesses auf dem Werkstück, um den Dotierstoff innerhalb des dielektrischen Materials zu implantieren.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Ätzprozess auf dem Werkstück ausgeführt wird, um Vertiefungen zur Aufnahme von Source-Drain-Bereichen zu schaffen.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass ein Epitaxieprozess auf dem Werkstück ausgeführt wird, um Source-/Drain-Bereiche innerhalb der Vertiefung aufzuwachsen.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Vorläufer aus dielektrischem Low-k-Material mit einer Stärke zwischen etwa 1 nm und etwa 10 nm abgeschieden wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine innere Abstandsschicht auf freigelegten Abschnitten des Substrats sowie auf vertikalen Seitenoberflächen des Gate-Stapels gebildet wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bilden des Low-k-Vorläufers das Einführen eines Porenbildners auf Carbonbasis in den Low-k-Vorläufer aufweist.
  13. Verfahren, umfassend: Empfangen eines Substrats und eines Gate-Stapels, der auf dem Substrat angeordnet ist; Bilden eines Seitenwandabstandhalters auf einer vertikalen Seitenoberfläche des Gate-Stapels, wobei der Seitenwandabstandhalter eine Abstandsschicht aufweist, die einen Vorläufer aus Low-k-Dielektrikum aufweist; Aushärten des dielektrischen Low-k-Vorläufers, um ein dielektrisches Low-k-Material der Abstandsschicht zu bilden, wobei das Aushärten einen Leerraum innerhalb des dielektrischen Low-k-Materials bildet, und Bilden eines Source-/Drain-Kontakts benachbart zu dem Gate-Stapel derart, dass der Seitenwandabstandhalter zwischen dem Source-/Drain-Kontakt und dem Gate-Stapel angeordnet ist, wobei: der empfangene Gate-Stapel eine Platzhalter-Gate-Elektrode aufweist; wobei das Verfahren ferner Folgendes umfasst: Entfernen der Platzhalter-Gate-Elektrode, und Bilden einer funktionalen Gate-Elektrode des Gate-Stapels, und wobei das Aushärten des dielektrischen Low-k-Vorläufers nach dem Entfernen der Platzhalter-Gate-Elektrode und vor dem Bilden einer funktionalen Gate-Elektrode des Stapels ausgeführt wird.
  14. Verfahren nach Anspruch 13, wobei das Aushärten des dielektrischen Low-k-Vorläufers das Anwenden von Ultraviolettstrahlung auf die Abstandsschicht aufweist.
  15. Verfahren nach einem der vorhergehenden Ansprüche 13 oder 14, wobei das Aushärten des dielektrischen Low-k-Vorläufers einen Porenbildner aus der Abstandsschicht entfernt, um den Leerraum innerhalb des dielektrischen Low-k-Materials zu bilden.
  16. Verfahren nach einem der vorhergehenden Ansprüche 13 oder 14, wobei das Aushärten des dielektrischen Low-k-Vorläufers einen Porenbildner der Abstandsschicht veranlasst, den Leerraum innerhalb des dielektrischen Low-k-Materials zu bilden, und der Porenbildner nach dem Aushärten innerhalb der Abstandsschicht verbleibt.
  17. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 16, das ferner das Bilden einer Hartmaskenschicht auf dem Seitenwandabstandhalter direkt auf der vertikalen Seitenoberfläche des Gate-Stapels umfasst, wobei die Abstandsschicht direkt auf der Hartmaskenschicht angeordnet wird.
  18. Verfahren nach Anspruch 11, das ferner das Bilden einer Kontaktätzstoppschicht direkt auf der Abstandsschicht umfasst, wobei die Kontaktätzstoppschicht den Source-/Drain-Kontakt physisch berührt.
  19. Verfahren nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass ein Ätzprozess auf dem Werkstück ausgeführt wird, um Vertiefungen zur Aufnahme von Source- Drain-Bereichen zu schaffen und ein Epitaxieprozess auf dem Werkstück ausgeführt wird, um Source-/Drain-Bereiche innerhalb der Vertiefung aufzuwachsen.
  20. Verfahren nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass der Vorläufer aus dielektrischem Low-k-Material mit einer Stärke zwischen etwa 1 nm und etwa 10 nm abgeschieden wird.
DE102018100050.2A 2017-11-15 2018-01-03 Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandhaltern für Gate-Stapel Active DE102018100050B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/813,742 2017-11-15
US15/813,742 US10770354B2 (en) 2017-11-15 2017-11-15 Method of forming integrated circuit with low-k sidewall spacers for gate stacks

Publications (2)

Publication Number Publication Date
DE102018100050A1 DE102018100050A1 (de) 2019-05-16
DE102018100050B4 true DE102018100050B4 (de) 2020-06-04

Family

ID=66335735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018100050.2A Active DE102018100050B4 (de) 2017-11-15 2018-01-03 Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandhaltern für Gate-Stapel

Country Status (5)

Country Link
US (4) US10770354B2 (de)
KR (1) KR102112641B1 (de)
CN (2) CN109786332A (de)
DE (1) DE102018100050B4 (de)
TW (1) TWI701766B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770354B2 (en) 2017-11-15 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming integrated circuit with low-k sidewall spacers for gate stacks
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10700180B2 (en) 2018-07-27 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
FR3088483B1 (fr) * 2018-11-14 2022-01-14 Commissariat Energie Atomique Transistor a blocs de source et de drain siliciures proches du canal
US11355615B2 (en) * 2020-01-17 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having fluorine-doped gate sidewall spacers
US11244901B2 (en) * 2020-02-12 2022-02-08 Nanya Technology Corporation Semiconductor device with graded porous dielectric structure
TW202201582A (zh) * 2020-05-11 2022-01-01 加拿大商弗瑞爾公司 透過微裝置側壁傳遞信號
US11476347B2 (en) * 2020-05-20 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Processes for removing spikes from gates
US11424187B2 (en) * 2020-08-04 2022-08-23 Nanya Technology Corporation Semiconductor device with porous insulating layers and method for fabricating the same
US11562910B2 (en) * 2021-03-19 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming thereof
US20220310807A1 (en) * 2021-03-25 2022-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348385B1 (en) 2000-11-30 2002-02-19 Chartered Semiconductor Manufacturing Ltd. Method for a short channel CMOS transistor with small overlay capacitance using in-situ doped spacers with a low dielectric constant
US20050263834A1 (en) 2003-10-23 2005-12-01 Yuanning Chen Encapsulated spacer with low dielectric constant material to reduce the parasitic capacitance between gate and drain in CMOS technology
US20060220152A1 (en) 2005-03-31 2006-10-05 International Business Machines Corporation MOSFET structure with ultra-low K spacer
US20150145073A1 (en) 2013-11-26 2015-05-28 Taiwan Semiconductor Manufacturing Company Limited Low-k dielectric sidewall spacer treatment

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW428230B (en) * 1999-09-27 2001-04-01 United Microelectronics Corp Post-treatment procedure for material with low dielectric constant
AR031176A1 (es) 2000-11-22 2003-09-10 Bayer Ag Nuevos derivados de pirazolpiridina sustituidos con piridina
US6583016B1 (en) * 2002-03-26 2003-06-24 Advanced Micro Devices, Inc. Doped spacer liner for improved transistor performance
US7081393B2 (en) 2004-05-20 2006-07-25 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
US7319618B2 (en) 2005-08-16 2008-01-15 Macronic International Co., Ltd. Low-k spacer structure for flash memory
US20070202640A1 (en) * 2006-02-28 2007-08-30 Applied Materials, Inc. Low-k spacer integration into CMOS transistors
US7709910B2 (en) 2007-04-23 2010-05-04 International Business Machines Corporation Semiconductor structure for low parasitic gate capacitance
CN102024744B (zh) * 2009-09-16 2013-02-06 中国科学院微电子研究所 半导体器件及其制造方法
US8232148B2 (en) * 2010-03-04 2012-07-31 International Business Machines Corporation Structure and method to make replacement metal gate and contact metal
US8580646B2 (en) * 2010-11-18 2013-11-12 International Business Machines Corporation Method of fabricating field effect transistors with low k sidewall spacers
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
CN103325684B (zh) * 2012-03-23 2016-03-02 中国科学院微电子研究所 一种半导体结构及其制造方法
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US8603881B1 (en) * 2012-09-20 2013-12-10 International Business Machines Corporation Raised trench metal semiconductor alloy formation
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US9053279B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
FR3013895B1 (fr) * 2013-11-25 2017-04-14 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US9455346B2 (en) * 2013-12-09 2016-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Channel strain inducing architecture and doping technique at replacement poly gate (RPG) stage
US20150228788A1 (en) * 2014-02-13 2015-08-13 United Microelectronics Corp. Stress memorization process and semiconductor structure including contact etch stop layer
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9525048B2 (en) * 2015-03-27 2016-12-20 International Business Machines Corporation Symmetrical extension junction formation with low-k spacer and dual epitaxial process in finFET device
KR102354473B1 (ko) * 2015-06-15 2022-01-24 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9941157B2 (en) 2015-06-26 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Porogen bonded gap filling material in semiconductor manufacturing
KR102293884B1 (ko) * 2015-07-10 2021-08-25 삼성전자주식회사 반도체 소자의 제조 방법
US9385124B1 (en) * 2015-09-04 2016-07-05 Globalfoundries Inc. Methods of forming reduced thickness spacers in CMOS based integrated circuit products
US9779959B2 (en) 2015-09-17 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10141417B2 (en) 2015-10-20 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure, semiconductor device and the method of forming semiconductor device
CN106960875B (zh) * 2016-01-12 2020-06-16 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US10431583B2 (en) * 2016-02-11 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
US9865504B2 (en) * 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
FR3050315B1 (fr) * 2016-04-19 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a overlap des regions d'acces maitrise
US10770354B2 (en) 2017-11-15 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming integrated circuit with low-k sidewall spacers for gate stacks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348385B1 (en) 2000-11-30 2002-02-19 Chartered Semiconductor Manufacturing Ltd. Method for a short channel CMOS transistor with small overlay capacitance using in-situ doped spacers with a low dielectric constant
US20050263834A1 (en) 2003-10-23 2005-12-01 Yuanning Chen Encapsulated spacer with low dielectric constant material to reduce the parasitic capacitance between gate and drain in CMOS technology
US20060220152A1 (en) 2005-03-31 2006-10-05 International Business Machines Corporation MOSFET structure with ultra-low K spacer
US20150145073A1 (en) 2013-11-26 2015-05-28 Taiwan Semiconductor Manufacturing Company Limited Low-k dielectric sidewall spacer treatment

Also Published As

Publication number Publication date
CN115966516A (zh) 2023-04-14
TW201923971A (zh) 2019-06-16
US20230352554A1 (en) 2023-11-02
US11699737B2 (en) 2023-07-11
CN109786332A (zh) 2019-05-21
DE102018100050A1 (de) 2019-05-16
TWI701766B (zh) 2020-08-11
US20210111265A1 (en) 2021-04-15
KR20190055680A (ko) 2019-05-23
US10770354B2 (en) 2020-09-08
US10854726B2 (en) 2020-12-01
US20190148501A1 (en) 2019-05-16
US20200075420A1 (en) 2020-03-05
KR102112641B1 (ko) 2020-05-19

Similar Documents

Publication Publication Date Title
DE102018100050B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandhaltern für Gate-Stapel
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102012025824B4 (de) FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102012106901B4 (de) FinFET-Anordnung und Verfahren zu deren Herstellung
DE102018115909A1 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102017119616A1 (de) Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102017128577B4 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102015116912A1 (de) Halbleiterstruktur und Verfahren zum Herstellen von dieser
DE102019116861A1 (de) Verfahren zum strukturieren von finnenartigen feldeffekttransistoren zum erreichen einer gleichmässigen finnenbreite
DE102014119648B4 (de) METALL-GATE-STAPEL MIT TaAlCN-SCHICHT
DE102021100877B4 (de) Mittellinien-Verbindungsstruktur mit Luftspalt und Verfahren zu deren Herstellung
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102010002411A1 (de) Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE102021108885A1 (de) Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen
DE102021107624A1 (de) Gate-isolation für mehr-gate-vorrichtung
DE102019121750B4 (de) Metallgatestrukturschneidverfahren und damit hergestellte halbleitervorrichtung
DE102019113425A1 (de) Finfet-aufbau und verfahren mit reduzierter finnenknickung
DE102014119644A1 (de) Metalgatestapel mit TiAICN als Arbeitsfunktionsschicht und/oder Sperr/Benetzungsschicht
DE102016114724A1 (de) Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen
DE102021103461A1 (de) Gate-isolation für multigate-vorrichtung
DE102014118948A1 (de) Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final