DE102015216619A1 - Verfahren zum Bearbeiten eines Wafers - Google Patents

Verfahren zum Bearbeiten eines Wafers Download PDF

Info

Publication number
DE102015216619A1
DE102015216619A1 DE102015216619.8A DE102015216619A DE102015216619A1 DE 102015216619 A1 DE102015216619 A1 DE 102015216619A1 DE 102015216619 A DE102015216619 A DE 102015216619A DE 102015216619 A1 DE102015216619 A1 DE 102015216619A1
Authority
DE
Germany
Prior art keywords
wafer
protective film
carrier
resin
curable resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015216619.8A
Other languages
English (en)
Other versions
DE102015216619B4 (de
Inventor
Karl-Heinz Priewasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to DE102015216619.8A priority Critical patent/DE102015216619B4/de
Priority to JP2016163515A priority patent/JP6312343B2/ja
Priority to CN201610730785.7A priority patent/CN106486408B/zh
Priority to US15/251,283 priority patent/US10256148B2/en
Priority to TW105127887A priority patent/TWI654716B/zh
Priority to KR1020160111611A priority patent/KR101860210B1/ko
Publication of DE102015216619A1 publication Critical patent/DE102015216619A1/de
Application granted granted Critical
Publication of DE102015216619B4 publication Critical patent/DE102015216619B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00825—Protect against mechanical threats, e.g. against shocks, or residues
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Bearbeiten eines Wafers (W), der an einer Seite (1) einen Bauelementbereich (2) mit mehreren durch mehrere Trennlinien (11) abgeteilten Bauelementen und einen Umfangsrandbereich (3), der keine Bauelemente aufweist und um den Bauelementbereich (2) herum ausgebildet ist, aufweist, wobei der Bauelementbereich (2) mit mehreren Vorsprüngen (14) ausgebildet ist, die von einer ebenen Oberfläche des Wafers (W) hervorstehen. Das Verfahren umfasst ein Anbringen einer Schutzfolie (4) zum Abdecken der Bauelemente an dem Wafer (W) an die eine Seite (1) des Wafers (W), wobei die Schutzfolie (4) an wenigstens einen Teil der einen Seite (1) des Wafers (W) mit einem Haftmittel angehaftet wird, und ein Bereitstellen eines Trägers (7), auf eine vordere Oberfläche (17) dessen ein härtbaren Harz (13) aufgebracht ist. Das Verfahren umfasst ferner ein Anbringen der einen Seite (1) des Wafers (W), an der die Schutzfolie (4) angebracht ist, an die vordere Oberfläche (17) des Trägers (7), so dass die Vorsprünge (14), die von der ebenen Oberfläche der Wafers (W) hervorstehen, in das härtbare Harz (13) eingebettet werden und eine hintere Oberfläche (18) des Trägers (7), die dessen vorderer Oberfläche (17) gegenüberliegt, im Wesentlichen parallel zu der Seite (6) des Wafers (W) ist, die der einen Seite gegenüberliegt, und ein Schleifen der Seite (6) des Wafers (W), die der einen Seite (1) gegenüberliegt, zum Einstellen der Waferdicke.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Bearbeiten eines Wafers, wie zum Beispiel eines Halbleiterwafers, der an einer Seite einen Bauelementbereich mit mehreren durch mehrere Trennlinien abgeteilten Bauelementen und einen Umfangsrandbereich, der keine Bauelemente aufweist und um den Bauelementbereich herum ausgebildet ist, aufweist, wobei der Bauelementbereich mit mehreren Vorsprüngen ausgebildet ist, die von einer ebenen Oberfläche des Wafers hervorstehen.
  • Technischer Hintergrund
  • Bei einem Halbleiterbauelement-Herstellverfahren wird ein Wafer, der einen Bauelementbereich mit mehreren durch mehrere Trennlinien abgeteilten Bauelementen aufweist, in einzelne Chips geteilt. Dieses Herstellverfahren umfasst üblicherweise einen Schleifschritt zum Einstellen der Waferdicke und einen Schneidschritt zum Schneiden des Wafers entlang der Trennlinien, um die einzelnen Chips zu erhalten. Der Schleifschritt wird von einer Rückseite des Wafers aus durchgeführt, die einer Wafervorderseite, an welcher der Bauelementbereich ausgebildet ist, gegenüberliegt.
  • Bei bekannten Halbleiterbauelement-Herstellverfahren, wie zum Beispiel einer Wafer-Level-Chip-Scale-Packung (WLCSP), ist der Bauelementbereich des Wafers mit mehreren Vorsprüngen, wie zum Beispiel Bumps, die von einer ebenen Oberfläche des Wafers hervorstehen, ausgebildet. Diese Vorsprünge werden zum Beispiel zum Herstellen eines elektrischen Kontakts mit den Bauelementen in den einzelnen Chips verwendet, zum Beispiel wenn die Chips in elektronische Geräte, wie zum Beispiel Mobiltelefone und PCs, aufgenommen werden.
  • Um eine Größenverringerung solcher elektronischer Geräte zu erreichen, muss die Größe der Halbleiterbauelemente verringert werden. Daher werden die Wafer, welche die daran ausgebildeten Bauelemente aufweisen, in dem oben genannten Schleifschritt auf Dicken im μm-Bereich, zum Beispiel in dem Bereich von 30 bis 100 μm, geschliffen.
  • Jedoch können bei bekannten Halbleiterbauelement-Herstellverfahren Probleme in dem Schleifschritt auftreten, falls Vorsprünge, wie zum Beispiel Bumps, die von einer ebenen Oberfläche des Wafers hervorstehen, in dem Bauelementbereich vorliegen. Speziell wird das Bruchrisiko des Wafers während des Schleifens wegen des Vorhandenseins dieser Vorsprünge erheblich erhöht. Ferner können die Vorsprünge des Bauelementbereichs an der Vorderseite des Wafers wegen der verringerten Dicke des Wafers und des in dem Schleifvorgang auf diesen ausgeübten Drucks eine Verformung der Waferrückseite bewirken, falls der Wafer auf eine geringe Dicke, zum Beispiel eine Dicke im μm-Bereich, geschliffen wird. Dieser letztere Effekt wird als ”Musterübertragung” bezeichnet, da das Muster der Vorsprünge an der Wafervorderseite auf die Waferrückseite übertragen wird, und führt zu einer unerwünschten Unebenheit der Rückseitenoberfläche des Wafers, wodurch die Qualität der resultierenden Chips beeinträchtigt wird.
  • Überdies erhöht das Vorhandensein der Vorsprünge in dem Bauelementbereich des Wafers auch erheblich das Beschädigungsrisiko des Wafers in dem oben genannten Schneidschritt. Insbesondere können wegen der verringerten Waferdicke nach dem Schleifen die Seitenwände der Chips in den Schleifvorgang brechen, wodurch die resultierenden Chips erheblich beschädigt werden.
  • Daher besteht weiterhin ein Bedarf nach einem zuverlässigen und effizienten Verfahren zum Bearbeiten eines Wafers, an einer Seite dessen ein Bauelementbereich mit Vorsprüngen ausgebildet ist, das es ermöglicht, ein Beschädigungsrisiko des Wafers zu minimieren.
  • Zusammenfassung der Erfindung
  • Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein zuverlässiges und effizientes Verfahren zum Bearbeiten eines Wafers, an einer Seite dessen ein Bauelementbereich mit Vorsprüngen ausgebildet ist, bereitzustellen, das es ermöglicht, ein Beschädigungsrisiko des Wafers zu minimieren. Dieses Ziel wird durch ein Waferbearbeitungsverfahren mit den technischen Merkmalen des Anspruchs 1 erreicht. Bevorzugte Ausführungsformen der Erfindung folgen aus den abhängigen Ansprüchen.
  • Die Erfindung stellt ein Verfahren zum Bearbeiten eines Wafers bereit, der an einer Seite einen Bauelementbereich mit mehreren durch mehrere Trennlinien abgeteilten Bauelementen und einen Umfangsrandbereich, der keine Bauelemente aufweist und um den Bauelementbereich herum ausgebildet ist, aufweist, wobei der Bauelementbereich mit mehreren Vorsprüngen oder Erhebungen ausgebildet ist, die von einer ebenen Oberfläche des Wafers hervorstehen, sich erstrecken oder vorspringen. Das Verfahren umfasst ein Anbringen einer Schutzfolie zum Abdecken der Bauelemente an dem Wafer an die eine Seite des Wafers, wobei die Schutzfolie an wenigstens einen Teil der einen Seite des Wafers mit einem Haftmittel angehaftet wird, und ein Bereitstellen eines Trägers, auf eine vordere Oberfläche dessen ein härtbares Harz aufgebracht ist. Das Verfahren umfasst ferner ein Anbringen der einen Seite des Wafers, an welche die Schutzfolie angebracht ist, an die vordere Oberfläche des Trägers, so dass die Vorsprünge, die von der ebenen Oberfläche des Wafers hervorstehen, in das härtbare Harz eingebettet oder aufgenommen werden und eine hintere Oberfläche des Trägers, die dessen vorderer Oberfläche gegenüberliegt, im Wesentlichen parallel zu der Seite des Wafers ist, die der einen Seite gegenüberliegt, und ein Schleifen der Seite des Wafers, die der einen Seite gegenüberliegt, zum Einstellen der Waferdicke.
  • Die Vorsprünge oder Erhebungen, wie zum Beispiel Bumps, stehen von einer ebenen Oberfläche des Wafers, die eine im Wesentlichen glatte Oberfläche ist, hervor, erstrecken sich von dieser oder springen von dieser vor. Die Vorsprünge oder Erhebungen definieren eine Oberflächenstruktur oder Topographie der einen Seite des Wafers, wodurch diese eine Seite uneben wird.
  • Die Vorsprünge können unregelmäßig oder in einem regelmäßigen Muster angeordnet sein. Nur einige der Vorsprünge können in einem regelmäßigen Muster angeordnet sein.
  • Die Vorsprünge können eine beliebige Art von Form aufweisen. Zum Beispiel können einige oder alle der Vorsprünge die Form von Kugeln, Halbkugeln, Pfeilern oder Säulen, zum Beispiel Pfeilern oder Säulen mit einem kreisförmigen, elliptischen oder polygonalen, wie zum Beispiel dreieckigen, quadratischen etc. Querschnitt oder einer kreisförmigen, elliptischen oder polygonalen, wie zum Beispiel dreieckigen, quadratischen etc. Grundfläche, Kegeln, Kegelstümpfen oder Stufen aufweisen.
  • Wenigstens einige der Vorsprünge können aus Elementen entstehen, die an der ebenen Oberfläche des Wafers ausgebildet sind. Wenigstens einige der Vorsprünge können aus Elementen entstehen, die den Wafer in dessen Dickenrichtung teilweise oder vollständig durchdringen, zum Beispiel für den Fall einer Silizium-Durchkontaktierung (TSV). Diese letzteren Elemente können sich entlang eines Teils der Waferdicke oder entlang der gesamten Waferdicke erstrecken.
  • Die Vorsprünge können eine Höhe in der Dickenrichtung des Wafers in dem Bereich von 20 bis 300 μm, vorzugsweise 40 bis 250 μm, bevorzugter 50 bis 200 μm und noch bevorzugter 70 bis 150 μm aufweisen.
  • Alle Vorsprünge können im Wesentlichen die gleiche Form und/oder Größe aufweisen. Alternativ können sich wenigstens einige der Vorsprünge hinsichtlich der Form und/oder der Größe voneinander unterscheiden.
  • Gemäß dem Waferbearbeitungsverfahren der vorliegenden Erfindung wird die Schutzfolie an die eine Seite des Wafers, das heißt die Wafervorderseite, angebracht und die eine Seite des Wafers, an welche die Schutzfolie angebracht ist, an die vordere Oberfläche des Trägers angebracht, so dass die in dem Bauelementbereich ausgebildeten Vorsprünge in das härtbare Harz eingebettet werden und die ebene hintere Oberfläche des Trägers im Wesentlichen parallel zu der Seite des Wafers ist, die der einen Seite gegenüberliegt, das heißt zu der Waferrückseite. Auf diese Weise wird eine Wafereinheit ausgebildet, die den Wafer, die Schutzfolie und den Träger mit dem darauf aufgebrachten härtbaren Harz umfasst, wodurch ermöglicht wird, jeden negativen Einfluss der Oberflächenunebenheit, die aus dem Vorhandensein der Vorsprünge in dem Bauelementbereich entsteht, auf nachfolgende Waferbearbeitungsschritte zu beseitigen.
  • Insbesondere werden, indem die Vorsprünge in das auf die vordere Oberfläche des Trägers aufgebrachte Harz eingebettet werden, die Vorsprünge zuverlässig vor einer Beschädigung während der Waferbearbeitung, zum Beispiel in nachfolgenden Schleif- und Schneidschritten, geschützt.
  • Ferner sind die hintere Oberfläche des Trägers, die eine erste Oberfläche der oben genannten Wafereinheit bildet, und die Rückseite des Wafers, die eine zweite Oberfläche der Wafereinheit bildet, im Wesentlichen parallel zueinander.
  • Daher kann, wenn die Rückseite des Wafers zum Einstellen der Waferdicke geschliffen wird, ein geeigneter Gegendruck auf die hintere Oberfläche des Trägers ausgeübt werden, zum Beispiel indem diese hintere Oberfläche auf einem Einspanntisch angeordnet wird.
  • Da die ebene hintere Oberfläche des Trägers im Wesentlichen parallel zu der Rückseite des Wafers ist, wird der Druck, der während des Schleifvorgangs, zum Beispiel durch eine Schleifscheibe einer Schleifvorrichtung, auf den Wafer ausgeübt wird, gleichmäßig und einheitlich über den Wafer verteilt, wodurch jedes Risiko einer Musterübertragung, das heißt einer Übertragung des durch die Vorsprünge in dem Bauelementbereich definierten Musters auf die geschliffene Waferrückseite, und eines Brechens des Wafers minimiert wird. Ferner ermöglicht die im Wesentlichen parallele Ausrichtung der ebenen, gleichmäßigen hinteren Oberfläche des Trägers und der Rückseite des Wafers, den Schleifschritt mit einem hohen Maß an Genauigkeit durchzuführen, wodurch eine besonders gleichmäßige und einheitliche Waferdicke nach dem Schleifen erreicht wird.
  • Die Schutzschicht deckt die in dem Bauelementbereich des Wafers ausgebildeten Bauelemente ab, wodurch die Bauelemente vor Beschädigung und Verunreinigung, zum Beispiel durch Rückstände des härtbaren Harzes, geschützt werden. Außerdem erleichtert die Schutzfolie das Abnehmen des Trägers mit dem härtbaren Harz von dem Wafer nach der Bearbeitung. Des Weiteren wirkt die Schutzfolie als ein Dämpfer oder Puffer zwischen der Wafervorderseite und dem Harz, wodurch diese weiter zu der gleichmäßigen und einheitlichen Verteilung des Drucks während des Schleifens beiträgt. Daher kann eine Musterübertragung oder ein Brechen des Wafers während des Schleifvorgangs besonders zuverlässig verhindert werden.
  • In diesem Zusammenhang wird besonders bevorzugt, dass die Schutzfolie kompressibel, elastisch, biegsam und/oder nachgiebig ist. Auf diese Weise kann der Dämpfer- oder Puffereffekt der Schutzfolie weiter verstärkt werden.
  • Deshalb ermöglicht das Waferbearbeitungsverfahren der vorliegenden Erfindung, das Risiko einer Beschädigung des Wafers, wie zum Beispiel einer Musterübertragung oder eines Waferbruchs, in zuverlässiger und effizienter Weise zu minimieren.
  • Der Wafer kann zum Beispiel ein Halbleiterwafer, ein Glaswafer, ein Saphirwafer, ein Keramikwafer, wie zum Beispiel ein Aluminiumoxid(Al2O3)-Keramikwafer, ein Quarzwafer, ein Zirkonoxidwafer, ein PZT(Bleizirkonattitanat)-Wafer, ein Polycarbonatwafer, ein Wafer aus Metall (zum Beispiel Kupfer, Eisen, Edelstahl, Aluminium oder dergleichen) oder einem metallisierten Material, ein Ferritwafer, ein Wafer aus einem optischen Kristallmaterial, ein Wafer der mit einem Harz, wie zum Beispiel einem Epoxidharz, beschichtet oder aus diesem geformt ist, oder dergleichen sein.
  • Insbesondere kann der Wafer zum Beispiel ein Si-Wafer, ein GaAs-Wafer, ein GaN-Wafer, ein GaP-Wafer, ein InAs-Wafer, ein InP-Wafer, ein SiC-Wafer, ein SiN-Wafer, ein LT(Lithiumtantalat)-Wafer, ein LN(Lithiumniobat)-Wafer oder dergleichen sein.
  • Der Wafer kann aus einem einzelnen Material oder aus einer Kombination unterschiedlicher Materialien, wie zum Beispiel zwei oder mehr der oben genannten Materialien, bestehen. Zum Beispiel kann der Wafer ein Si-und-Glas-Verbundwafer sein, bei dem ein aus Si bestehendes Waferelement mit einem aus Glas bestehenden Waferelement verbunden ist.
  • Das Verfahren kann ferner ein Schneiden des Wafers entlang der Trennlinien umfassen. Der Wafer kann von dessen Vorderseite aus oder von dessen Rückseite aus geschnitten werden.
  • Das Schneiden kann durch mechanisches Schneiden, zum Beispiel durch Klingenzerteilung oder Sägen, und/oder durch Laserschneiden und/oder durch Plasmaschneiden durchgeführt werden. Das Wafer kann in einem einzelnen mechanischen Schneidschritt, einen einzelnen Laserschneidschritt oder einem einzelnen Plasmaschneidschritt geschnitten werden. Alternativ kann der Wafer durch eine Abfolge von mechanischen Schneidschritten und/oder Laserschneidschritten und/oder Plasmaschneidschritten geschnitten werden.
  • Das Schneiden des Wafers kann in einem Zustand durchgeführt werden, in dem die Schutzfolie und der Träger an dem Wafer angebracht sind. Auf diese Weise kann gewährleistet werden, dass der während des Schneidschritts ausgeübte Druck gleichmäßig und einheitlich während des Schneidens über den Wafer verteilt wird, wodurch ein Risiko einer Beschädigung des Wafers, zum Beispiel eines Brechens der Seitenwände der resultierenden Chips, in dem Schneidschritt minimiert wird. In diesem Fall wird besonders bevorzugt, dass der Wafer von dessen Rückseite aus geschnitten wird.
  • Das härtbare Harz kann durch einen äußeren Impuls, wie zum Beispiel UV-Strahlung, Wärme, ein elektrisches Feld und/oder eine chemische Substanz, härtbar sein. In diesem Fall härtet das härtbare Harz beim Aufbringen des äußeren Impulses darauf wenigstens bis zu einem gewissen Grad aus.
  • Das härtbare Harz kann ein Harz sein, das nach dessen Aushärten ein gewisses Maß an Kompressibilität, Elastizität und/oder Biegsamkeit aufweist, das heißt ein Harz, das nach dem Aushärten kompressibel, elastisch und/oder biegsam ist. Zum Beispiel kann das härtbare Harz so beschaffen sein, dass es durch das Aushärten in einen gummiartigen Zustand gebracht wird. Alternativ kann das härtbare Harz ein Harz sein, das nach dem Aushärten einen steifen, harten Zustand erreicht.
  • Bevorzugte Beispiele UV-härtender Harze zur Verwendung in dem Bearbeitungsverfahren der Erfindung sind ResiFlat von DISCO Corporation und TEMPLOC von DENKA.
  • Das Verfahren kann ferner ein Aufbringen des äußeren Impulses auf das härtbare Harz, um so das Harz auszuhärten, bevor die Seite des Wafers, die der einen Seite gegenüberliegt, das heißt die Waferrückseite, geschliffen wird, umfassen. Auf diese Weise können der Schutz des Wafers während des Schleifens und die Schleifgenauigkeit weiter verbessert werden.
  • Das Verfahren kann ferner ein Abnehmen des Trägers mit dem darauf aufgebrachten härtbaren oder ausgehärteten Harz und der Schutzfolie von dem Wafer umfassen. Zum Beispiel können der Träger und die Schutzfolie nach dem Schleifen oder nach dem Schleifen und dem Schneiden von dem Wafer abgenommen werden. Auf diese Weise können die einzelnen Chips in einer einfachen und zuverlässigen Weise getrennt und aufgenommen werden.
  • Wie oben dargelegt wurde, erleichtert die Schutzfolie das Abnehmen des Trägers mit dem darauf aufgebrachten härtbaren oder ausgehärteten Harz von dem Wafer. Insbesondere kann der Träger mit dem Harz wegen des Vorhandenseins der Schutzfolie in einer zuverlässigen und einfachen Weise von dem Wafer abgenommen werden, wobei Harzrückstände in dem Bauelementbereich vermieden werden, so dass eine Verunreinigung der Bauelemente verhindert und das Risiko der Beschädigung der Vorsprünge in dem Abnehmvorgang minimiert wird.
  • Der Träger mit dem ausgehärteten Harz kann nach dem Aushärten in einer besonders zuverlässigen und effizienten Weise abgenommen werden, wenn das härtbare Harz ein Harz ist, das nach dem Aushärten ein Maß an Kompressibilität, Elastizität und/oder Flexibilität aufweist, das heißt kompressibel, elastisch und/oder flexibel, wie zum Beispiel gummiartig, ist.
  • Falls das härtbare Harz ein Harz ist, das beim Aushärten einen steifen, harten Zustand erreicht, kann das Abnehmen des Trägers und des ausgehärteten Harzes von dem Wafer erleichtert werden, indem ein äußerer Impuls auf das ausgehärtete Harz aufgebracht wird, der das Harz wenigstens bis zu einem gewissen Grad erweicht oder entfernt. Zum Beispiel können einige härtbare Harze, wie zum Beispiel TEMPLOC von DENKA, durch Aufbringen von heißem Wasser darauf nach dem Aushärten behandelt werden, um das ausgehärtete Harz zu erweichen und ein besonders einfaches Abnehmen des Trägers und des Harzes von dem Wafer zu ermöglichen.
  • In dem Schritt des Abnehmens des Trägers mit dem darauf aufgebrachten härtbaren oder ausgehärteten Harz und der Schutzfolie von dem Wafer können der Träger, das Harz und die Folie in einem einzelnen Verfahrensschritt zusammen abgenommen werden. Dieser Ansatz ermöglicht einen besonders effizienten Abnehmvorgang.
  • Alternativ können der Träger, das Harz und die Schutzfolie einzeln, das heißt nacheinander, abgenommen werden. Ferner können der Träger und das Harz zuerst zusammen abgenommen werden, gefolgt von dem Abnehmen der Schutzfolie. Bei einer weiteren Ausführungsform kann der Träger zuerst abgenommen werden, gefolgt von einem gemeinsamen Abnehmen des Harzes und der Schutzfolie.
  • Das Schneiden des Wafers kann durchgeführt werden, nachdem der Träger mit dem darauf aufgebrachten härtbaren oder ausgehärteten Harz und die Schutzfolie von dem Wafer abgenommen wurden. Dieser Ansatz ermöglicht, die einzelnen Chips unmittelbar nach dem Schneidschritt zu trennen und aufzunehmen. In diesem Fall wird besonders bevorzugt, den Schneidschritt von der Vorderseite des Wafers aus durchzuführen.
  • Das Haftmittel kann über einen gesamten Kontaktbereich der einen Seite des Wafers und der Schutzfolie vorgesehen sein. Auf diese Weise kann gewährleistet werden, dass die Schutzfolie besonders zuverlässig an der einen Seite des Wafers in Position gehalten wird. Ferner können die resultierenden getrennten Chips nach dem Schneiden des Wafers sicher durch die Schutzfolie gehalten werden, wodurch eine unerwünschte Verschiebung oder Bewegung der Chips verhindert wird.
  • Insbesondere kann das Haftmittel über eine gesamte Oberfläche der Schutzfolie, die mit der einen Seite des Wafers in Kontakt steht, vorgesehen sein.
  • Das Haftmittel kann durch einen äußeren Impuls, wie zum Beispiel Wärme, UV-Strahlung, ein elektrisches Feld und/oder eine chemische Substanz, härtbar sein. Auf diese Weise kann die Schutzfolie nach der Bearbeitung besonders einfach von dem Wafer abgenommen werden. Der äußere Impuls kann auf das Haftmittel aufgebracht werden, um so dessen Haftkraft zu senken, wodurch ein einfaches Abnehmen der Schutzfolie ermöglicht wird.
  • Der Schritt des Anbringens der Schutzfolie an die eine Seite des Wafers kann in einer Vakuumkammer durchgeführt werden. Insbesondere kann die Schutzfolie durch Verwendung einer Vakuumlaminiereinrichtung an die eine Seite des Wafers angebracht werden. Bei einer solchen Vakuumlaminiereinrichtung wird der Wafer auf einem Einspanntisch in einer Vakuumkammer in einem Zustand angeordnet, in dem die Waferrückseite mit einer oberen Oberfläche des Einspanntischs in Kontakt steht und die Wafervorderseite nach oben gerichtet ist. Die an die Wafervorderseite anzubringende Schutzfolie wird an deren Umfangsabschnitt durch einen ringförmigen Rahmen gehalten und oberhalb der Wafervorderseite in der Vakuumkammer angeordnet. Ein oberer Teil der Vakuumkammer, der oberhalb des Einspanntischs und des ringförmigen Rahmens angeordnet ist, ist mit einer Lufteinlassöffnung versehen, die durch eine aufweitbare Gummimembran geschlossen ist.
  • Nachdem der Wafer und die Schutzfolie in die Vakuumkammer geladen wurden, wird die Kammer ausgepumpt und der Gummimembran durch die Lufteinlassöffnung Luft zugeführt, wodurch bewirkt wird, dass sich die Gummimembran in die ausgepumpte Kammer aufweitet. Auf diese Weise wird die Gummimembran nach unten in die Vakuumkammer bewegt, so dass sie die Schutzfolie gegen die Wafervorderseite drückt, den umfänglichen Waferabschnitt mit der Schutzfolie abdichtet und die Folie gegen den Bauelementbereich an der Wafervorderseite drückt. Daher kann die Schutzfolie dicht an die Wafervorderseite angebracht werden, so dass sie dem Profil der Vorsprünge in dem Bauelementbereich folgt.
  • Nachfolgend wird das Vakuum in der Vakuumkammer gelöst und die Schutzfolie an der Wafervorderseite durch das Haftmittel und den Überdruck in der Vakuumkammer in Position gehalten.
  • Alternativ kann die Gummimembran durch einen weichen Stempel oder eine weiche Walze ersetzt werden.
  • Die Schutzfolie kann so an die eine Seite des Wafers angebracht werden, dass die Folie dem Profil der Vorsprünge nur teilweise folgt. Zum Beispiel kann die Schutzfolie nur oberen Abschnitten der Vorsprünge in der Dickenrichtung des Wafers folgen. Eine solche Anordnung der Schutzfolie kann ein besonders einfaches Abnehmen des Trägers mit dem darauf aufgebrachten härtbaren oder ausgehärteten Harz und der Schutzfolie von dem Wafer ermöglichen.
  • Alternativ kann die Schutzfolie so an die Wafervorderseite angebracht werden, dass sie dem Profil der Vorsprünge dicht folgt. Auf diese Weise können die Vorsprünge mit der daran angebrachten Schutzfolie besonders zuverlässig in das härtbare Harz eingebettet werden.
  • Die Schutzfolie kann aufweitbar sein. Die Schutzfolie kann aufgeweitet werden, wenn sie an die eine Seite des Wafers angebracht wird, so dass sie dem Profil der Vorsprünge folgt, die von der ebenen Oberfläche des Wafers hervorstehen.
  • Insbesondere kann die Schutzfolie auf das Zweifache ihrer ursprünglichen Größe oder mehr, vorzugsweise auf das Dreifache ihrer ursprünglichen Größe oder mehr und bevorzugter auf das Vierfache ihrer ursprünglichen Größe oder mehr aufweitbar sein. Auf diese Wise kann, insbesondere für den Fall einer Aufweitung auf das Drei- oder Vierfache deren ursprünglicher Größe oder mehr, zuverlässig gewährleistet werden, dass die Schutzfolie dem Profil der Vorsprünge dicht folgt.
  • Das Verfahren kann ferner ein Abschneiden eines Abschnitts des Trägers mit dem darauf aufgebrachten härtbaren oder ausgehärteten Harz, der sich seitlich über einen Umfang des Wafers hinaus erstreckt, bevor die Seite des Wafers, die der einen Seite gegenüberliegt, geschliffen wird, umfassen. Auf diese Weise, wird die Handhabung der Wafereinheit, die den Wafer, die Schutzfolie und den Träger mit dem darauf aufgebrachten härtbaren oder ausgehärteten Harz umfasst, während des Schleifens und in möglichen nachfolgenden Bearbeitungsschritten weiter erleichtert.
  • Der Wafer kann aus einem steifen oder harten Material, wie zum Beispiel PET und/oder Silizium und/oder Glas und/oder SUS, bestehen. Zum Beispiel kann, wenn der Träger aus PET oder Glas besteht und das Harz durch einen äußeren Impuls härtbar ist, das Harz mit Strahlung ausgehärtet werden, die durch PET oder Glas hindurchtreten kann, wie zum Beispiel UV-Strahlung. Falls der Träger aus Silizium oder SUS besteht, wird ein kosteneffizienter Träger bereitgestellt. Auch eine Kombination der oben genannten Materialien ist möglich.
  • Der Träger kann eine Dicke in dem Bereich von 200 bis 1500 μm, vorzugsweise 400 bis 1200 μm und bevorzugter 500 bis 1000 μm aufweisen.
  • Die Schutzfolie kann eine Dicke in dem Bereich von 5 bis 200 μm, vorzugsweise 5 bis 100 μm, bevorzugter 8 bis 80 μm und noch bevorzugter 10 bis 50 μm aufweisen. Auf diese Weise kann gewährleistet werden, dass die Schutzfolie biegsam und nachgiebig genug ist, um sich ausreichend an das Profil der Vorsprünge in dem Bauelementbereich anzupassen, und gleichzeitig eine ausreichende Dicke aufweist, um zuverlässig und effizient den oben beschriebenen Dämpfer- oder Puffereffekt zu bieten.
  • Die Schutzfolie kann aus einem Polymermaterial, wie zum Beispiel Polyvinylchlorid (PVC) oder Ethylenvinylacetat (EVA), bestehen. Zum Beispiel kann die Schutzfolie ein ”Saran”-Einwickelfolie-ähnliches Material sein.
  • Der Durchmesser der Schutzfolie in deren angebrachtem Zustand kann annähernd der gleiche wie der Durchmesser des Wafers sein.
  • Kurze Beschreibung der Zeichnungen
  • Nachfolgend werden hierin nicht beschränkende Beispiele der Erfindung unter Bezugnahme auf die Zeichnungen erläutert, wobei:
  • 1 eine Querschnittsdarstellung ist, die einen durch das Verfahren der vorliegenden Erfindung zu bearbeitenden Wafer zeigt;
  • 2 eine Querschnittsdarstellung ist, die einen ersten Schritt eines Verfahrens zum Bearbeiten eines Wafers gemäß einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 3 eine perspektivische Ansicht ist, die den ersten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 4 eine Querschnittsdarstellung ist, die das Ergebnis des ersten Schritts des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 5 eine vergrößerte Ansicht der linken Seite der 4 ist;
  • 6 eine Querschnittsdarstellung ist, die einen zweiten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 7 eine Querschnittsdarstellung ist, die einen dritten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 8 eine Querschnittsdarstellung ist, die einen vierten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 9 eine Querschnittsdarstellung ist, die einen fünften Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 10 eine Querschnittsdarstellung ist, die einen sechsten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 11 eine Querschnittsdarstellung ist, die einen siebten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 12 eine perspektivische Ansicht ist, die das Ergebnis des siebten Schritts des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 13 eine Querschnittsdarstellung ist, die einen achten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 14 eine Querschnittsdarstellung ist, die einen sechsten Schritt eines Verfahrens zum Bearbeiten eines Wafers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht; und
  • 15 eine Querschnittsdarstellung ist, die einen siebten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • Ausführliche Beschreibung bevorzugter Ausführungsformen
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die bevorzugten Ausführungsformen betreffen Verfahren zum Bearbeiten eines Wafers W.
  • Der Wafer W kann zum Beispiel ein MEMS-Wafer sein, der MEMS-Bauelemente aufweist, die an einer Vorderseitenoberfläche desselben, die in der folgenden Beschreibung als eine Musterseite 1 bezeichnet wird, ausgebildet sind. Jedoch ist der Wafer W nicht auf einen MEMS-Wafer beschränkt, sondern kann dieser auch ein CMOS-Wafer, der an der Musterseite 1 desselben ausgebildete CMOS-Bauelemente, vorzugsweise als Festkörperabbildeeinrichtungen, aufweist, oder ein Wafer mit anderen Arten von Bauelementen an der Musterseite 1 sein.
  • Der Wafer W kann aus einem Halbleiter, wie zum Beispiel Silizium, bestehen. Ein solcher Siliziumwafer W kann Bauelemente, wie zum Beispiel ICs (integrierte Schaltungen) und LSIs (hohe Integrationsgrade), auf einem Siliziumsubstrat beinhalten. Alternativ kann der Wafer ein Optikbauelementwafer sein, der durch Ausbilden optischer Bauelemente, wie zum Beispiel LEDs (Leuchtdioden), auf einem Substrat aus anorganischem Material, wie zum Beispiel Keramik, Glas oder Saphir, aufgebaut ist. Der Wafer W ist nicht hierauf beschränkt und kann in einer beliebigen anderen Weise ausgebildet sein. Ferner ist auch eine Kombination der oben beschriebenen beispielhaften Waferausgestaltungen möglich.
  • Der Wafer W kann vor dem Schleifen eine Dicke im μm-Bereich, vorzugsweise im Bereich von 625 bis 925 μm, aufweisen.
  • Der Wafer W weist vorzugsweise eine Kreisform auf. Der Wafer W ist mit mehreren, sich kreuzenden, als Straßen bezeichneten Trennlinien 11 (siehe 3) versehen, die an der Musterseite 1 desselben ausgebildet sind, wodurch der Wafer W in mehrere rechteckige Bereiche abgeteilt wird, in denen jeweils Bauelemente, wie zum Beispiel die zuvor beschriebenen, ausgebildet sind. Diese Bauelemente sind in einem Bauelementbereich 2 des Wafers W ausgebildet. In dem Fall eines kreisförmigen Wafers W ist dieser Bauelementbereich 2 vorzugsweise kreisförmig und konzentrisch zu dem äußeren Umfang des Wafers W angeordnet.
  • Der Bauelementbereich 2 ist von einem ringförmigen Umfangsrandbereich 3 umgeben, wie in 1 bis 3 schematisch gezeigt ist. In diesem Umfangsrandbereich 3 sind keine Bauelemente ausgebildet. Der Umfangsrandbereich 3 ist vorzugsweise konzentrisch zu dem Bauelementbereich 2 und/oder dem äußeren Umfang des Wafers W angeordnet. Die radiale Erstreckung der Umfangsrandbereichs 3 kann im mm-Bereich liegen und reicht vorzugsweise von 1 bis 3 mm.
  • Der Bauelementbereich 2 ist mit mehreren Vorsprüngen 14 ausgebildet, die von einer ebenen Oberfläche des Wafers W hervorstehen, wie zum Beispiel in 1 und 2 schematisch gezeigt ist. Die Vorsprünge 14 können zum Beispiel Bumps zum Herstellen eines elektrischen Kontakts mit den Bauelementen des Bauelementbereichs 2 in den getrennten Chips sein. Die Höhe der Vorsprünge 14 in der Dickenrichtung des Wafers W kann in dem Bereich von 70 bis 200 μm liegen.
  • Im Folgenden wird ein Verfahren zum Bearbeiten eines Wafers W gemäß einer ersten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf 1 bis 13 beschrieben.
  • 1 zeigt eine Querschnittsdarstellung des durch das Verfahren gemäß der ersten Ausführungsform der vorliegenden Erfindung zu bearbeitenden Wafers W. 2 und 3 veranschaulichen einen ersten Schritt des Bearbeitungsverfahrens gemäß dieser ersten Ausführungsform. In diesem ersten Schritt wird eine Schutzfolie 4 zum Abdecken der Bauelemente an dem Wafer W an die Musterseite 1 des Wafers W angebracht, wie in 2 durch einen Pfeil angezeigt ist.
  • Vorzugsweise weist die Schutzfolie 4 die gleiche Form wie der Wafer W, das heißt bei der vorliegenden Ausführungsform eine Kreisform, auf und ist diese konzentrisch an diesem angebracht. Der Durchmesser der Schutzfolie 4 ist annähernd der gleiche wie der des Wafers W, wie in 2 und 3 schematisch gezeigt ist.
  • Die Schutzfolie 4 deckt die in dem Bauelementbereich 2 ausgebildeten Bauelemente einschließlich der Vorsprünge 14 ab, wodurch die Bauelemente vor Beschädigung oder Verunreinigung geschützt werden. Ferner wirkt die Schutzfolie 4 als ein zusätzlicher Dämpfer in einem nachfolgenden Schleifschritt, wie später ausführlich dargelegt wird.
  • Die Schutzfolie 4 wird an die Musterseite 1 des Wafers W mit einem Haftmittel (nicht gezeigt) angehaftet. Das Haftmittel ist über einen gesamten Kontaktbereich der Musterseite 1 des Wafers W und der Schutzfolie 4 vorgesehen. Insbesondere ist das Haftmittel über eine gesamte Oberfläche der Schutzfolie 4 vorgesehen, die mit der Musterseite 1 des Wafers W in Kontakt steht.
  • Das Haftmittel kann durch einen äußeren Impuls, wie zum Beispiel Wärme, UV-Strahlung, ein elektrisches Feld und/oder eine chemische Substanz, härtbar sein. Auf diese Weise kann die Schutzfolie 4 nach der Bearbeitung besonders einfach von dem Wafer W abgenommen werden.
  • Insbesondere kann das Haftmittel ein Acrylharz oder ein Epoxidharz sein. Ein bevorzugtes Beispiel eines UV-härtenden Harzes für das Haftmittel ist zum Beispiel Urethan-Acrylat-Oligomer.
  • Ferner kann das Haftmittel zum Beispiel ein wasserlösliches Harz sein.
  • Die Schutzfolie 4 kann eine Dicke in dem Bereich von 5 bis 100 μm, zum Beispiel 80 μm, aufweisen. Die Schutzfolie 4 kann aus einem Polymermaterial, wie zum Beispiel PVC oder EVA, bestehen.
  • Die Schutzfolie 4 ist nachgiebig und auf annähernd das Dreifache ihres ursprünglichen Durchmessers aufweitbar.
  • Zum Beispiel kann der Schritt des Anbringens der Schutzfolie 4 an die Musterseite 1 des Wafers W in einer Vakuumkammer, zum Beispiel durch Verwendung einer Vakuumlaminiereinrichtung, durchgeführt werden, wie oben ausführlich dargelegt wurde.
  • 4 veranschaulicht schematisch das Ergebnis des ersten Schritts des Bearbeitungsverfahrens gemäß der ersten Ausführungsform der vorliegenden Erfindung. 5 zeigt eine vergrößerte Ansicht der linken Seite der 4. In diesem ersten Schritt wird die Schutzfolie 4 auf annähernd das Dreifache ihres ursprünglichen Durchmessers aufgeweitet, wenn sie an die Musterseite 1 des Wafers W angebracht wird, so dass sie dem Profil der Vorsprünge 14 dicht folgt, wie in 4 und 5 schematisch gezeigt ist.
  • 6 veranschaulicht einen zweiten Schritt des Verfahrens zum Bearbeiten eines Wafers gemäß der ersten Ausführungsform der vorliegenden Erfindung. In diesem zweiten Schritt wird ein Träger 7 mit einem härtbaren Harz 13, das auf eine vordere Oberfläche 17 desselben aufgebracht ist, bereitgestellt. Der Träger 7 besteht vorzugsweise aus einem steifen Material, wie zum Beispiel Polyethylen-Terephthalat (PET), Silizium, Glas oder SUS.
  • Vorzugsweise weist der Träger 7 die gleiche Form wie der Wafer W, das heißt bei der vorliegenden Ausführungsform eine Kreisform, auf und ist dieser konzentrisch zu diesem angeordnet, wie in 6 veranschaulicht ist.
  • Der Träger 7 kann zum Beispiel eine Dicke in dem Bereich von 500 bis 1000 μm aufweisen.
  • Das härtbare Harz 13 ist durch einen äußeren Impuls, wie zum Beispiel UV-Strahlung, Wärme, ein elektrisches Feld und/oder eine chemische Substanz, härtbar. Insbesondere kann das härtbare Harz 13 ResiFlat von DISCO Corporation oder TEMPLOC von DENKA sein. Die Schicht des härtbaren Harzes 13, die an der vorderen Oberfläche 17 des Trägers 7 ausgebildet ist, kann eine Höhe in der Dickenrichtung des Trägers 7 von annähernd 50 bis 1000 μm, vorzugsweise 200 bis 1000 μm aufweisen.
  • Ferner wird in dem zweiten Schritt des Bearbeitungsverfahrens gemäß der ersten Ausführungsform der vorliegenden Erfindung die Musterseite 1 des Wafers W, an welche die Schutzfolie 4 angebracht ist, an die vordere Oberfläche 17 des Trägers 7 angebracht, wie in 6 durch einen Pfeil angezeigt ist, so dass die Vorsprünge 14 in das härtbare Harz 13 eingebettet werden und eine hintere Oberfläche 18 des Trägers 7, die dessen vorderer Oberfläche 17 gegenüberliegt, im Wesentlichen parallel zu der Seite des Wafers W, die der Musterseite 1 gegenüberliegt, das heißt dessen Rückseite 6 (zum Beispiel 1 bis 3), ist. Diese im Wesentlichen parallele Ausrichtung der hinteren Trägeroberfläche 18 und der Waferrückseite 6 ist in 7 durch gestrichelte Pfeile angezeigt.
  • Speziell werden der Wafer W, an dem die Schutzfolie 4 angebracht ist, und der Träger 7 mit dem härtbaren Harz 13 zusammengedrückt, indem eine parallele Druckkraft auf die Waferrückseite 6 und die hintere Oberfläche 18 des Trägers 7, zum Beispiel in einer Anbringkammer, ausgeübt wird, so dass die Vorsprünge 14 zuverlässig in das härtbare Harz 13 eingebettet werden und die im Wesentlichen parallele Ausrichtung der hinteren Trägeroberfläche 18 und der Waferrückseite 6 erreicht werden. Einzelheiten von Druckvorrichtungen und Druckvorgängen, die für diesen Zweck geeignet sind, sind für den Fall der Verwendung von ResiFlat von DISCO Corporation als ein Harz in JP 5320058 B2 und JP 5324212 B2 beschrieben.
  • 7 veranschaulicht einen dritten Schritt des Verfahrens gemäß der ersten Ausführungsform der vorliegenden Erfindung. In diesem dritten Schritt wird die Wafereinheit, die aus dem Wafer W, der Schutzfolie 4, dem Harz 13 und dem Träger 17 besteht, auf einem Einspanntisch 20 angeordnet und wird der äußere Impuls auf das härtbare Harz 13 aufgebracht, um so das Harz 13 auszuhärten.
  • Zum Beispiel kann für den Fall eines wärmehärtenden, wie zum Beispiel eines duroplastischen, Harzes 13 das Harz 13 durch Erwärmen in einem Ofen ausgehärtet werden. Für den Fall eines W-härtenden Harzes 13 wird das Harz 13 durch das Aufbringen von UV-Strahlung, zum Beispiel durch den Träger 7, falls ein Trägermaterial verwendet wird, das für diese Art von Strahlung transparent ist, wie zum Beispiel PET oder Glas, ausgehärtet.
  • Daher werden die Vorsprünge 14 fest in dem ausgehärteten Harz 13 gehalten und wird die im Wesentlichen parallele relative Ausrichtung der hinteren Trägeroberfläche 18 und der Waferrückseite 6 zuverlässig aufrechterhalten.
  • Wie in 7 gezeigt ist, ist die Wafereinheit so auf dem Einspanntisch 20 angeordnet, dass die hintere Trägeroberfläche 18 mit einer oberen Oberfläche 21 des Einspanntischs 20 in Kontakt steht. Obwohl der Einspanntisch 20 in 8 und 9 weggelassen wurde, wird die gleiche oder eine ähnliche Einspanntischanordnung wie in 7 gezeigt auch in den in diesen Figuren veranschaulichten Schritten verwendet.
  • 8 veranschaulicht einen optionalen vierten Schritt des Bearbeitungsverfahrens gemäß der ersten Ausführungsform der Erfindung. In diesem vierten Schritt wird ein Abschnitt 23 des Trägers 7 mit dem darauf aufgebrachten ausgehärteten Harz 13, der sich seitlich über den Umfang des Wafers W hinaus erstreckt, abgeschnitten, wie in 8 durch gestrichelte Linien angezeigt ist. Der Abschnitt 23 kann zum Beispiel durch mechanisches Schneiden, zum Beispiel unter Verwendung einer Klinge oder einer Säge, durch Laserschneiden oder durch Plasmaschneiden abgeschnitten werden. Das Abschneiden des Abschnitts 23 erleichtert die Handhabung der Wafereinheit in den nachfolgenden Bearbeitungsschritten.
  • 9 veranschaulicht das Ergebnis eines fünften Schritts des Bearbeitungsverfahrens gemäß der ersten Ausführungsform der Erfindung. In diesem fünften Schritt wird die hintere Oberfläche 18 des Trägers 7, die eine ebene, glatte Oberfläche ist, auf der oberen Oberfläche eines Einspanntischs (nicht gezeigt), der mit dem Einspanntisch 20 in 7 identisch sein kann, angeordnet. Nachfolgend wird die Rückseite 6 des Wafers W zum Einstellen der Waferdicke, zum Beispiel auf einen Wert in dem Bereich von annähernd 30 bis 100 μm, geschliffen. Die Dicke kann die Enddicke der Chips 26 (siehe 13) sein.
  • Dieses Schleifen der Rückseite 6 des Wafers W kann unter Verwendung einer Schleifvorrichtung (nicht gezeigt) durchgeführt werden. Die Schleifvorrichtung kann ein Spindelgehäuse, eine drehbar in dem Spindelgehäuse aufgenommene Spindel und eine an dem unteren Ende der Spindel angebrachte Schleifscheibe umfassen. Mehrere Schleifelemente können an der unteren Oberfläche der Schleifscheibe befestigt sein, wobei jedes Schleifelement aus einem Diamantschleifelement ausgebildet sein kann, das durch Befestigen von Diamantschleifkörnern mit einer Verbindung, wie zum Beispiel einer Metallverbindung oder einer Harzverbindung, aufgebaut ist. Die Schleifscheibe mit den Schleifelementen wird durch Antreiben der Spindel, zum Beispiel unter Verwendung eines Motors, mit hohen Geschwindigkeiten gedreht.
  • In dem Schleifschritt werden der Einspanntisch, der die Wafereinheit hält, und die Schleifscheibe der Schleifvorrichtung gedreht und wird die Schleifscheibe abgesenkt, um so die Schleifelemente der Schleifscheibe mit der Rückseite 6 des Wafers W in Kontakt zu bringen, wodurch die Rückseite 6 geschliffen wird.
  • Da die ebene hintere Oberfläche 18 des Trägers 7, die auf der oberen Oberfläche des Einspanntischs der Schleifvorrichtung angeordnet ist, im Wesentlichen parallel zu der Rückseite 6 des Wafers W ist, wird der während des Schleifvorgangs durch die Schleifscheibe auf den Wafer W ausgeübte Druck gleichmäßig und einheitlich über den Wafer W verteilt. Daher kann ein Risiko einer Musterübertragung oder eines Brechens des Wafers W minimiert werden. Ferner ermöglicht die im Wesentlichen parallele Ausrichtung der glatten, ebenen hinteren Oberfläche 18 des Trägers 7 und der Rückseite 6 des Wafers W, den Schleifschritt mit einem hohen Maß an Genauigkeit durchzuführen, wodurch eine besonders gleichmäßige und einheitliche Waferdicke nach dem Schleifen erreicht wird.
  • Die Schutzfolie 4 deckt die in dem Bauelementbereich 2 des Wafers ausgebildeten Bauelemente ab, wodurch die Bauelemente vor Beschädigung und Verunreinigung, zum Beispiel durch Rückstände des härtbaren Harzes 13, geschützt werden. Außerdem wirkt die Schutzfolie 4 als ein Dämpfer oder Puffer zwischen der Musterseite 1 und dem Harz 13, wodurch diese weiter zu der gleichmäßigen und einheitlichen Verteilung des Drucks während des Schleifens beiträgt. Deshalb kann eine Musterübertragung oder ein Brechen des Wafers W während des Schleifvorgangs besonders zuverlässig verhindert werden.
  • Nachdem die Rückseite 6 des Wafers W geschliffen wurde, wird der Wafer W einem sechsten Schritt des Bearbeitungsverfahrens der ersten Ausführungsform unterzogen, dessen Ergebnis in 10 veranschaulicht ist. In diesem sechsten Schritt wird die Wafereinheit in einer solchen Weise an einem Aufnehmhaftband 24 angeordnet, dass die geschliffene Oberfläche des Wafers W mit dem Aufnehmhaftband 24 in Kontakt steht, wie in 10 gezeigt ist. Ein Umfangsabschnitt des Aufnehmhaftbands 24 ist an einem ringförmigen Rahmen 25 angebracht. Auf diese Weise wird die Wafereinheit, die den Wafer W, die Schutzfolie 4, das ausgehärtete Harz 13 und den Träger 7 umfasst, sicher durch das Aufnehmhaftband 24 und den ringförmigen Rahmen 25 gehalten.
  • 11 veranschaulicht einen siebten Schritt des Bearbeitungsverfahrens gemäß der ersten Ausführungsform. In diesem siebten Schritt werden der Träger 7, das ausgehärtete Harz 13 und die Schutzfolie 4 von dem Wafer W abgenommen.
  • Speziell werden bei der vorliegenden Ausführungsform zuerst der Träger 7 und das ausgehärtete Harz 13 zusammen von dem Wafer W, auf den die Schutzfolie 4 aufgebracht ist, abgenommen, wie in 11 durch einen Pfeil angezeigt ist. Das Vorhandensein der Schutzfolie 4 an der Musterseite 1 des Wafers W erleichtert das Abnehmen des Trägers 7 und des ausgehärteten Harzes 13.
  • Das Harz 13 kann ein Harz sein, das nach dem Aushärten ein Maß an Kompressibilität, Elastizität und/oder Biegsamkeit, zum Beispiel ein gummiartiges Verhalten, aufweist, wodurch ein besonders einfaches Abnehmen desselben von dem Wafer W ermöglicht wird. Alternativ oder zusätzlich kann ein weiterer äußerer Impuls, wie zum Beispiel heißes Wasser, auf das ausgehärtete Harz 13 vor dem Abnehmen desselben aufgebracht werden, um das ausgehärtete Harz 13 zur weiteren Erleichterung des Abnehmvorgangs zu erweichen.
  • Nachfolgend wird nach dem Abnehmen des Trägers 7 und des ausgehärteten Harzes 13 die Schutzfolie 4 von der Musterseite 1 des Wafers W abgenommen. Insbesondere wird, falls das Haftmittel, das über die gesamte Oberfläche der Schutzfolie 4, die mit der Musterseite 1 des Wafers W in Kontakt steht, vorgesehen ist, durch einen äußeren Impuls, wie zum Beispiel W-Strahlung, Wärme, ein elektrisches Feld und/oder eine chemische Substanz, härtbar ist, der äußere Impuls auf das Haftmittel aufgebracht, um so dessen Haftkraft zu senken. Auf diese Weise kann die Schutzfolie 4 in einer besonders einfachen und zuverlässigen Weise von dem Wafer W abgenommen werden.
  • Das Ergebnis des siebten Schritts der vorliegenden Ausführungsform ist in 12 schematisch gezeigt. Speziell zeigt 12 den Wafer W, der durch das Aufnehmhaftband 24 an dem ringförmigen Rahmen 25 angebracht ist und von dem die Schutzfolie 4, das ausgehärtete Harz 13 und der Träger 7 abgenommen wurden.
  • 13 veranschaulicht einen achten Schritt des Bearbeitungsverfahrens gemäß der ersten Ausführungsform der Erfindung. In diesem achten Schritt wird der Wafer W entlang der Trennlinien 11 von dessen Musterseite 1 aus geschnitten, wie in 13 durch gestrichelte Linien angezeigt ist. Auf diese Weise werden die Chips 26 vollständig voneinander getrennt. Das Schneiden des Wafers W kann durch mechanisches Schneiden, zum Beispiel unter Verwendung einer Klinge oder einer Säge, und/oder durch Schneiden durch einen Laser und/oder durch Schneiden durch Plasma durchgeführt werden.
  • Nachdem die Chips 26 in dem Schneidschritt vollständig voneinander getrennt wurden, haften diese jeweils an dem Aufnehmhaftband 24 an. Die einzelnen getrennten Chips 26 können durch eine Aufnehmeinrichtung (nicht gezeigt) von dem Aufnehmhaftband 24 aufgenommen werden. Der Abstand zwischen den einzelnen Chips 26 kann vergrößert werden, indem das Aufnehmband 24, zum Beispiel durch Verwendung einer Aufweittrommel, radial aufgeweitet oder gedehnt wird, um den Aufnehmvorgang zu erleichtern.
  • Im Folgenden wird ein Verfahren zum Bearbeiten eines Wafers W gemäß einer zweiten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf 14 und 15 beschrieben. Das Verfahren der zweiten Ausführungsform unterscheidet sich von dem Verfahren der ersten Ausführungsform bezüglich des in 14 bzw. 15 veranschaulichten sechsten und siebten Verfahrensschritts.
  • Speziell wird ein Schneiden des Wafers W als der sechste Schritt in dem Verfahren der zweiten Ausführungsform in einem Zustand durchgeführt, in dem die Schutzfolie 4, das ausgehärtete Harz 13 und der Träger 7 an dem Wafer W angebracht sind, wie in 14 durch gestrichelte Linien angezeigt ist.
  • Wie in 14 schematisch gezeigt ist, wird dieser Schneidvorgang von der geschliffenen Rückseitenoberfläche des Wafers W aus durchgeführt. Bei diesem Schneidvorgang wird die hintere Oberfläche 18 des Trägers 7 auf der oberen Oberfläche eines Einspanntischs (nicht gezeigt) angeordnet, der identisch zu dem in 7 gezeigten Einspanntisch 20 sein kann. Da die Vorsprünge 14 in dem ausgehärteten Harz 13 eingebettet sind und die hintere Oberfläche 18 des Trägers 7 durch die obere Oberfläche des Einspanntischs gehalten wird, wird das Risiko einer Beschädigung des Wafers W oder der Chips 26, wie zum Beispiel eines Brechens derselben, während des Schneidens minimiert. Der Wafer W kann durch mechanisches Schneiden, zum Beispiel unter Verwendung einer Klinge oder einer Säge, und/oder durch Schneiden durch einen Laser und/oder durch Schneiden durch Plasma geschnitten werden.
  • Indem der Wafer W auf diese Weise geschnitten wird, werden die Chips 26 vollständig voneinander getrennt, das heißt, diese sind nicht mehr durch den Wafer W miteinander verbunden. Jedoch werden die Chips 26 in dem in 14 gezeigten Zustand durch das ausgehärtete Harz 13 fest zusammengehalten.
  • In dem siebten Schritt des Bearbeitungsverfahrens gemäß der zweiten Ausführungsform, dessen Ergebnis in 15 gezeigt ist, wird die Wafereinheit, die den Wafer W, die Schutzfolie 4, das ausgehärtete Harz 13 und den Träger 7 umfasst, an einem Aufnehmhaftband 24 angeordnet, das an einem ringförmigen Rahmen 25 angebracht ist. Die Wafereinheit wird in einer solchen Weise an dem Aufnehmhaftband 24 angeordnet, dass die geschliffene Rückseitenoberfläche des geschnittenen Wafers W mit dem Aufnehmhaftband 24 in Kontakt steht, wie in 15 gezeigt ist.
  • Nachfolgend werden der Träger 7, das ausgehärtete Harz 13 und die Schutzfolie 4 im Wesentlichen in der gleichen Weise von dem Wafer W abgenommen, wie für das Bearbeitungsverfahren gemäß der ersten Ausführungsform oben beschrieben wurde und in 11 veranschaulicht ist.
  • Nachdem der Träger 7, das ausgehärtete Harz 13 und die Schutzfolie 4 von dem Wafer W abgenommen wurden, können die einzelnen getrennten Chips 26 durch eine Aufnehmeinrichtung (nicht gezeigt) von dem Aufnehmhaftband 24 aufgenommen werden. Der Abstand zwischen den einzelnen Chips 26 kann vergrößert werden, indem das Aufnehmband 24, zum Beispiel durch Verwendung einer Aufweittrommel, radial aufgeweitet oder gedehnt wird, um den Aufnehmvorgang zu erleichtern.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5320058 B2 [0098]
    • JP 5324212 B2 [0098]

Claims (12)

  1. Verfahren zum Bearbeiten eines Wafers (W), der an einer Seite (1) einen Bauelementbereich (2) mit mehreren durch mehrere Trennlinien (11) abgeteilten Bauelementen und einen Umfangsrandbereich (3), der keine Bauelemente aufweist und um den Bauelementbereich (2) herum ausgebildet ist, aufweist, wobei der Bauelementbereich (2) mit mehreren Vorsprüngen (14) ausgebildet ist, die von einer ebenen Oberfläche des Wafers (W) hervorstehen, und das Verfahren umfasst: Anbringen einer Schutzfolie (4) zum Abdecken der Bauelemente an dem Wafer (W) an die eine Seite (1) des Wafers (W), wobei die Schutzfolie (4) an wenigstens einen Teil der einen Seite (1) des Wafers (W) mit einem Haftmittel angehaftet wird; Bereitstellen eines Trägers (7), auf eine vordere Oberfläche (17) dessen ein härtbares Harz (13) aufgebracht ist; Anbringen der einen Seite (1) des Wafers (W), an der die Schutzfolie (4) angebracht ist, an die vordere Oberfläche (17) des Trägers (7), so dass die Vorsprünge (14), die von der ebenen Oberfläche der Wafers (W) hervorstehen, in das härtbare Harz (13) eingebettet werden und eine hintere Oberfläche (18) des Trägers (7), die dessen vorderer Oberfläche (17) gegenüberliegt, im Wesentlichen parallel zu der Seite (6) des Wafers (W) ist, die der einen Seite (1) gegenüberliegt; und Schleifen der Seite (6) des Wafers (W), die der einen Seite (1) gegenüberliegt, zum Einstellen der Waferdicke.
  2. Verfahren nach Anspruch 1, das ferner ein Schneiden des Wafers (W) entlang der Trennlinien (11) umfasst.
  3. Verfahren nach Anspruch 1 oder 2, das ferner ein Abnehmen des Trägers (7) mit dem darauf aufgebrachten härtbaren Harz (13) und der Schutzfolie (4) von dem Wafer (W) umfasst.
  4. Verfahren nach Anspruch 3 wie abhängig von Anspruch 2, bei dem das Schneiden des Wafers (W) nach dem Abnehmen des Trägers (7) mit dem darauf aufgebrachten härtbaren Harz (13) und der Schutzfolie (4) von dem Wafer (W) durchgeführt wird.
  5. Verfahren nach Anspruch 2 oder 3, bei dem das Schneiden des Wafers (W) in einem Zustand durchgeführt wird, in dem die Schutzfolie (4) und der Träger (7) an dem Wafer (W) angebracht sind.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Haftmittel über einen gesamten Kontaktbereich der einen Seite (1) des Wafers (W) und der Schutzfolie (4) vorgesehen ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schutzfolie (4) aufweitbar ist und die Schutzfolie (4) aufgeweitet wird, wenn diese an die eine Seite (1) des Wafers (W) angebracht wird, so dass diese dem Profil der Vorsprünge (14) folgt, die von der ebenen Oberfläche des Wafers (W) hervorstehen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das härtbare Harz (13) durch einen äußeren Impuls, wie zum Beispiel UV-Strahlung, Wärme, ein elektrisches Feld und/oder eine chemische Substanz, härtbar ist.
  9. Verfahren nach Anspruch 8, das ferner ein Aufbringen des äußeren Impulses auf das härtbare Harz (13), um so das Harz (13) auszuhärten, bevor die Seite (6) des Wafers (W), die der einen Seite (1) gegenüberliegt, geschliffen wird, umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Abschneiden eines Abschnitts (23) des Trägers (7) mit dem darauf aufgebrachten Harz (13), der sich seitlich über einen Umfang des Wafers (W) hinaus erstreckt, bevor die Seite (6) des Wafers (W), die der einen Seite (1) gegenüberliegt, geschliffen wird, umfasst.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Träger (7) aus einem steifen Material, wie zum Beispiel PET und/oder Silizium und/oder Glas und/oder SUS, besteht.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schutzfolie (4) eine Dicke in dem Bereich von 5 bis 200 μm aufweist.
DE102015216619.8A 2015-08-31 2015-08-31 Verfahren zum Bearbeiten eines Wafers Active DE102015216619B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102015216619.8A DE102015216619B4 (de) 2015-08-31 2015-08-31 Verfahren zum Bearbeiten eines Wafers
JP2016163515A JP6312343B2 (ja) 2015-08-31 2016-08-24 ウェハを処理する方法
CN201610730785.7A CN106486408B (zh) 2015-08-31 2016-08-26 处理晶片的方法
US15/251,283 US10256148B2 (en) 2015-08-31 2016-08-30 Method of processing wafer
TW105127887A TWI654716B (zh) 2015-08-31 2016-08-30 處理晶圓的方法
KR1020160111611A KR101860210B1 (ko) 2015-08-31 2016-08-31 웨이퍼 프로세싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015216619.8A DE102015216619B4 (de) 2015-08-31 2015-08-31 Verfahren zum Bearbeiten eines Wafers

Publications (2)

Publication Number Publication Date
DE102015216619A1 true DE102015216619A1 (de) 2017-03-02
DE102015216619B4 DE102015216619B4 (de) 2017-08-10

Family

ID=58010729

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015216619.8A Active DE102015216619B4 (de) 2015-08-31 2015-08-31 Verfahren zum Bearbeiten eines Wafers

Country Status (6)

Country Link
US (1) US10256148B2 (de)
JP (1) JP6312343B2 (de)
KR (1) KR101860210B1 (de)
CN (1) CN106486408B (de)
DE (1) DE102015216619B4 (de)
TW (1) TWI654716B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208405A1 (de) * 2017-05-18 2018-11-22 Disco Corporation Verfahren zum Bearbeiten eines Wafers
US11515264B2 (en) 2018-05-25 2022-11-29 Infineon Technologies Ag Method for processing a semiconductor wafer, semiconductor composite structure and support structure for semiconductor wafer
DE102018217434B4 (de) 2017-10-12 2024-03-21 Disco Corporation Werkstückschleifverfahren

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102118270B1 (ko) 2015-08-31 2020-06-09 가부시기가이샤 디스코 웨이퍼 프로세싱 방법 및 이 방법에서의 사용을 위한 보호 시팅
JP6500230B2 (ja) * 2015-09-03 2019-04-17 パナソニックＩｐマネジメント株式会社 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
JP6837717B2 (ja) * 2017-05-11 2021-03-03 株式会社ディスコ ウェーハの加工方法
JP6940217B2 (ja) * 2017-05-18 2021-09-22 株式会社ディスコ ウェハ処理に使用する為の保護シーティング、ウェハ、ウェハ及び保護シーティングの組合せの取扱いシステム
JP6914587B2 (ja) * 2017-05-25 2021-08-04 株式会社ディスコ ウェーハの加工方法
JP2019009372A (ja) * 2017-06-28 2019-01-17 株式会社ディスコ ウエーハの研削方法
JP6999322B2 (ja) * 2017-07-31 2022-01-18 株式会社ディスコ ウエーハの研削方法
JP7071782B2 (ja) * 2017-12-28 2022-05-19 株式会社ディスコ ウェーハの加工方法
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP2019149451A (ja) * 2018-02-27 2019-09-05 株式会社ディスコ 板状物の加工方法
JP7034809B2 (ja) * 2018-04-09 2022-03-14 株式会社ディスコ 保護シート配設方法
JP7114176B2 (ja) * 2018-06-01 2022-08-08 株式会社ディスコ 樹脂パッケージ基板の加工方法
JP2019212825A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2020035918A (ja) * 2018-08-30 2020-03-05 株式会社ディスコ 被加工物の加工方法
FR3091621B1 (fr) 2019-01-04 2020-12-11 Commissariat Energie Atomique Procede de mise en courbure collective d’un ensemble de puces electroniques
US20220135848A1 (en) * 2019-02-26 2022-05-05 Disco Corporation Adhesive sheet for backgrinding and production method for semiconductor wafer
SG11202109243WA (en) * 2019-02-26 2021-09-29 Disco Corp Back grinding adhesive sheet, and method for manufacturing semiconductor wafer
FR3099290B1 (fr) 2019-07-26 2021-07-02 Commissariat Energie Atomique Procédé de mise en courbure collective d’un ensemble de puces électroniques
JP7266953B2 (ja) 2019-08-07 2023-05-01 株式会社ディスコ 保護部材形成方法及び保護部材形成装置
JP7286250B2 (ja) 2019-08-07 2023-06-05 株式会社ディスコ 保護部材形成装置
JP7355568B2 (ja) * 2019-09-17 2023-10-03 株式会社ディスコ ウエーハの加工方法
JP7399565B2 (ja) 2019-12-23 2023-12-18 株式会社ディスコ 被加工物の加工方法
CN111900083B (zh) * 2020-07-01 2022-08-16 上海华虹宏力半导体制造有限公司 Igbt晶圆的减薄方法
JP7475232B2 (ja) 2020-07-22 2024-04-26 株式会社ディスコ 保護部材形成装置
DE102020210104A1 (de) * 2020-08-10 2022-02-10 Disco Corporation Verfahren zum bearbeiten eines substrats
JP2022035272A (ja) * 2020-08-20 2022-03-04 株式会社東京精密 フライカット装置
JP2022035860A (ja) 2020-08-21 2022-03-04 株式会社ディスコ 保護部材形成装置
JP2022041447A (ja) * 2020-09-01 2022-03-11 株式会社ディスコ ウェーハの加工方法
JP2022122206A (ja) 2021-02-09 2022-08-22 株式会社ディスコ シート貼着装置
JP2022184107A (ja) 2021-05-31 2022-12-13 株式会社ディスコ 樹脂シート、樹脂シートの製造方法、及び樹脂被覆方法
DE102021209979A1 (de) * 2021-09-09 2023-03-09 Disco Corporation Verfahren zur bearbeitung eines substrats
JP2023119102A (ja) 2022-02-16 2023-08-28 株式会社ディスコ 被覆方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320058B2 (de) 1974-03-25 1978-06-24
JPS5324212B2 (de) 1974-09-13 1978-07-19
US20040147120A1 (en) * 2001-05-03 2004-07-29 Michael Rogalli Process for the back-surface grinding of wafers
US20110281504A1 (en) * 2010-05-11 2011-11-17 Disco Corporation Grinding method for workpiece having a plurality of bumps
JP5320058B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
JP5324212B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777267B2 (en) * 2002-11-01 2004-08-17 Agilent Technologies, Inc. Die singulation using deep silicon etching
JP4279786B2 (ja) * 2002-12-27 2009-06-17 富士通株式会社 バンプの形成方法、半導体装置の製造方法、及び基板処理装置
CN1808692A (zh) * 2004-12-22 2006-07-26 国家淀粉及化学投资控股公司 热熔性底部填充胶组合物及其涂覆方法
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
JP2008060361A (ja) * 2006-08-31 2008-03-13 Nitto Denko Corp 半導体ウェハの加工方法、及びそれに用いる半導体ウェハ加工用粘着シート
JP2008159985A (ja) 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
TWI324802B (en) * 2007-02-16 2010-05-11 Advanced Semiconductor Eng Method of thinning wafer
JP2009212300A (ja) * 2008-03-04 2009-09-17 Hitachi Chem Co Ltd 半導体ウエハのバックグラインド方法、半導体ウエハのダイシング方法、及び半導体チップの実装方法
CN101998358A (zh) * 2009-08-03 2011-03-30 宏达国际电子股份有限公司 图像处理设备、方法和介质
JP2012079910A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
JP2012099622A (ja) * 2010-11-02 2012-05-24 Panasonic Corp 半導体装置の製造方法および製造装置
JP2012119594A (ja) * 2010-12-03 2012-06-21 Disco Abrasive Syst Ltd 板状物の加工方法
JP5482963B2 (ja) * 2011-03-17 2014-05-07 富士通株式会社 画像処理装置、画像処理方法及び画像処理プログラム
JP2013162096A (ja) * 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
JP6061590B2 (ja) 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
US9184083B2 (en) 2013-07-29 2015-11-10 3M Innovative Properties Company Apparatus, hybrid laminated body, method and materials for temporary substrate support

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320058B2 (de) 1974-03-25 1978-06-24
JPS5324212B2 (de) 1974-09-13 1978-07-19
US20040147120A1 (en) * 2001-05-03 2004-07-29 Michael Rogalli Process for the back-surface grinding of wafers
JP5320058B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
JP5324212B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
US20110281504A1 (en) * 2010-05-11 2011-11-17 Disco Corporation Grinding method for workpiece having a plurality of bumps

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208405A1 (de) * 2017-05-18 2018-11-22 Disco Corporation Verfahren zum Bearbeiten eines Wafers
US11637074B2 (en) 2017-05-18 2023-04-25 Disco Corporation Method of processing wafer
US11784138B2 (en) 2017-05-18 2023-10-10 Disco Corporation Wafer processing with a protective film and peripheral adhesive
DE102017208405B4 (de) 2017-05-18 2024-05-02 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzfolie
DE102018217434B4 (de) 2017-10-12 2024-03-21 Disco Corporation Werkstückschleifverfahren
US11515264B2 (en) 2018-05-25 2022-11-29 Infineon Technologies Ag Method for processing a semiconductor wafer, semiconductor composite structure and support structure for semiconductor wafer

Also Published As

Publication number Publication date
JP6312343B2 (ja) 2018-04-18
US20170062278A1 (en) 2017-03-02
TWI654716B (zh) 2019-03-21
KR101860210B1 (ko) 2018-05-21
KR20170026301A (ko) 2017-03-08
CN106486408B (zh) 2019-06-11
TW201719814A (zh) 2017-06-01
US10256148B2 (en) 2019-04-09
JP2017050536A (ja) 2017-03-09
CN106486408A (zh) 2017-03-08
DE102015216619B4 (de) 2017-08-10

Similar Documents

Publication Publication Date Title
DE102015216619B4 (de) Verfahren zum Bearbeiten eines Wafers
DE112015006857B4 (de) Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
DE102017208405B4 (de) Verfahren zum Bearbeiten eines Wafers und Schutzfolie
DE112017003219B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102015002542B4 (de) Waferteilungsverfahren
DE102018202254A1 (de) Verfahren zum Bearbeiten eines Wafers
DE102018200656A1 (de) Verfahren zum Bearbeiten eines Wafers
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102010007769B4 (de) Waferbearbeitungsverfahren
DE112017007552T5 (de) Schutzabdeckung für eine Verwendung bei einer Bearbeitung eines Wafers, Handhabungssystem für einen Wafer und eine Kombination aus einem Wafer und einer Schutzabdeckung
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE102013219271A1 (de) Schutzelement und Bearbeitungsverfahren
DE102018214337A1 (de) Verfahren zum Bearbeiten eines Substrats
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102018207497A1 (de) Waferbearbeitungsverfahren
DE102019201438A1 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE102019208258A1 (de) Waferbearbeitungsverfahren
DE60210910T2 (de) Verfahren zur Bearbeitung einer Halbleiterscheibe, in dem ein laminiertes Substrat als Stütze für diese Scheibe verwendet wird
DE102012205251A1 (de) Halbleiterbearbeitungsverfahren
DE102014227005B4 (de) Verfahren zum Aufteilen eines Wafers in Chips
DE102017100053A1 (de) Rahmenmontage nach Folienexpansion
DE102018217434B4 (de) Werkstückschleifverfahren
US9412637B2 (en) Device wafer processing method
DE102021203911A1 (de) Verfahren zum bearbeiten eines substrats und ein system zum bearbeiten eines substrats
DE102019211540A1 (de) Verfahren zum bearbeiten eines substrats

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final