DE102015215648A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102015215648A1
DE102015215648A1 DE102015215648.6A DE102015215648A DE102015215648A1 DE 102015215648 A1 DE102015215648 A1 DE 102015215648A1 DE 102015215648 A DE102015215648 A DE 102015215648A DE 102015215648 A1 DE102015215648 A1 DE 102015215648A1
Authority
DE
Germany
Prior art keywords
semiconductor
base plate
semiconductor device
guard ring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015215648.6A
Other languages
English (en)
Inventor
Yoichi Nogami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102015215648A1 publication Critical patent/DE102015215648A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Eine Halbleitervorrichtung weist auf: eine Halbleiterbasisplatte, die eine Hauptebene aufweist; ein Halbleiterelement, das auf der Hauptebene der Halbleiterbasisplatte vorgesehen ist; ein Elektroden-Pad, das auf der Hauptebene der Halbleiterbasisplatte vorgesehen und mit dem Halbleiterelement verbunden ist; einen Schutzring, der das Halbleiterelement und das Elektroden-Pad umgibt und auf der Hauptebene der Halbleiterbasisplatte vorgesehen ist; und eine isolierende Folie, die einen gesamten Bereich eines Halbleiters der Hauptebene der Halbleiterbasisplatte bedeckt, der innerhalb des Schutzrings exponiert ist, wobei die isolierende Folie aus einem wasserundurchlässigen Material besteht.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die mit einer hohen Feuchtigkeitsbeständigkeit versehen ist.
  • Stand der Technik
  • Ein rascher Fortschritt wird im allgemeinen Gebrauch von Hochfrequenz-Halbleitervorrichtungen gemacht, die durch Feldeffekttransistorelemente charakterisiert sind und die Verbund-Halbleiter wie GaAs, GaN verwenden. In Bezug auf Hochfrequenz-Halbleitervorrichtungen bestand bisher durch Einhalten eines hohen Maßes an Dichtigkeit innerhalb von Packages, in denen die Halbleitervorrichtungen montiert sind, keine Notwendigkeit, die Einflüsse von Wasser aus einer externen Umgebung in Betracht zu ziehen. In den letzten Jahren allerdings, seit Package-Montage unter Verwendung von kostengünstigen Plastik-Guss-Materialien ausgeführt wird, wird zunehmend eine Kostenreduktion erreicht. Da es schwierig ist, ein Eindringen von Wasser in Plastik-Guss-Materialien zu verhindern, wird die Frage, wie eine Feuchtigkeitsbeständigkeit gesichert werden kann, ein wichtiger Faktor bei der Sicherstellung der Zuverlässigkeit von Produkten.
  • Eine Halbleitervorrichtung wird zur Verfügung gestellt, in der ein Schutzring aus einem leitfähigen Halbleiter in einem Umgebungsbereich einer Halbleitervorrichtung konstruiert wird und ein Teil des Schutzrings von einer isolierenden Folie exponiert wird (siehe z. B. (7 und 8, S. 29 in) offengelegte japanische Patentanmeldung Nr. 2008-227116 ).
  • Zusammenfassung der Erfindung
  • Wenn ein Feldeffekt-Transistor (FET) gemäß der offengelegten japanischen Patentanmeldung Nr. 2008-227116 gefertigt wird, gibt es, obwohl angenommen wird, dass es möglich ist, eine Degeneration einer in einem Umgebungsbereich ausgebildeten Halbleiterschicht zu verhindern und eine Verunreinigung am Eindringen in die Halbleitervorrichtung durch einen Spalt zwischen der Halbleiterschicht und einer schützenden Folie zu hindern und dadurch eine Feuchtigkeitsbeständigkeit zu verbessern, Fälle, in denen der Halbleiter des von der isolierenden Folie exponierten Schutzrings korrodiert. Aus diesem Grund wird fast kein Vorteil bezüglich der Korrosionserscheinung in der Halbleiterschicht des Randbereichs des Chips gegenüber herkömmlichen Halbleitervorrichtungen, die die Konfiguration der offenbarten, japanischen Patentanmeldung Nr. 2008-227116 nicht anwenden, festgestellt. Weiter schreitet eine Korrosion des Halbleiters des Schutzrings allmählich in Richtung eines Drain-Elektroden-Pads fort, was dazu führt, dass sogar ein Metallteil des Elektroden-Pads korrodiert. Dies verursacht zusätzlich auch ein Brechen oder Abblättern der isolierenden Folie, welche die Umgebung des Pads schützt, so dass der Transistorbereich beschädigt wird. Dieses Problem ist auffällig in GaN-Vorrichtungen, für welche ein Hochspannungsbetrieb notwendig ist.
  • Angesichts der vorgehend beschriebenen Probleme ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die mit einer hohen Feuchtigkeitsbeständigkeit versehen ist.
  • Gemäß der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: eine Halbleiterbasisplatte, die eine Hauptebene aufweist; ein Halbleiterelement, das auf der Hauptebene der Halbleiterbasisplatte vorgesehen ist; ein Elektroden-Pad, das auf der Hauptebene der Halbleiterbasisplatte vorgesehen und mit dem Halbleiterelement verbunden ist; ein Schutzring, der das Halbleiterelement und das Elektroden-Pad umgibt und auf der Hauptebene der Halbleiterbasisplatte vorgesehen ist; und eine isolierende Folie, die einen gesamten Bereich eines Halbleiters der Hauptebene der Halbleiterbasisplatte bedeckt, die innerhalb des Schutzrings exponiert ist, wobei die isolierende Folie aus einem wasserundurchlässigen Material besteht.
  • In der vorliegenden Erfindung besteht die isolierende Folie, welche den gesamten Bereich, in dem der Halbleiter der Halbleiterbasisplatte innerhalb des Schutzrings exponiert ist, bedeckt, aus einem wasserundurchlässigen Material. Somit ist es möglich, eine Halbleitervorrichtung zu erhalten, die mit einer hohen Feuchtigkeitsbeständigkeit versehen ist.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung klarer ersichtlich.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 2 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 3 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung in einem Package montiert darstellt.
  • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • 5 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • 6 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung in einem Package montiert darstellt.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Zeichen gekennzeichnet und ihre wiederholte Beschreibung kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt. 2 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. Eine Halbleiterbasisplatte 1 ist entweder eine Si-Basisplatte, eine GaAs-Basisplatte, eine InP-Basisplatte, eine SiC-Basisplatte oder eine GaN-Basisplatte, und weist eine mehrschichtige Halbleiterfolienstruktur zum Ausführen einer vorbestimmten Transistor-Funktion auf.
  • Ein Halbleiterelement 2 ist auf einer Hauptebene der Halbleiterbasisplatte 1 vorgesehen. Das Halbleiterelement 2 ist hier ein Feldeffekt-Transistorelement, das für einen starken Ausgangsverstärker verwendet wird, aber es kann auch ein Bipolar-Transistorelement oder Ähnliches sein. Das Halbleiterelement 2 weist eine Gate-Elektrode 2a, eine Source-Elektrode 2b und eine Drain-Elektrode 2c auf.
  • Ein Gate-Elektroden-Pad 3a, ein Source-Elektroden-Pad 3b und ein Drain-Elektroden-Pad 3c sind auf der Hauptebene der Halbleiterbasisplatte 1 vorgesehen und jeweils mit der Gate-Elektrode 2a, der Source-Elektrode 2b und der Drain-Elektrode 2c des Halbleiterelements 2 verbunden. Eine rückseitige Metallfolie 4 ist auf der Rückseite der Halbleiterbasisplatte 1 vorgesehen, und die rückseitige Metallfolie 4 ist über eine Durchgangsbohrung 5 mit dem Source-Elektroden-Pad 3b verbunden.
  • Ein Schutzring 6, der das Halbleiterelement 2 und die Elektroden-Pads 3a, 3b und 3c umgibt, ist in einem Umgebungsbereich um den Chip auf der Hauptebene der Halbleiterbasisplatte 1 vorgesehen. Eine isolierende Folie 7 bedeckt den gesamten Bereich des Halbleiters der Halbleiterbasisplatte 1, der von den Elektroden 2a, 2b, 2c und den Elektroden-Pads 3a, 3b und 3c innerhalb des Schutzrings exponiert ist. Es ist zu beachten, dass der Bereich, der mit etwas anderem als dem Halbleiter bedeckt ist, wie das Gate-Elektroden-Pad 3a, das Source-Elektroden-Pad 3b und das Drain-Elektroden-Pad 3c, nicht mit der isolierenden Folio 7 bedeckt sein darf. Diese Bereiche müssen elektrisch nach außen verbunden werden.
  • In der vorliegenden Ausführungsform besteht der Schutzring 6 aus einem leitfähigen Halbleiter und die isolierende Folie 7 bedeckt auch den gesamten Schutzring 6. In dem Bereich an der Seite des Chips außerhalb des Schutzrings 6 ist ein Zwischen-Chip-Grenzbereich für das Zerteilen des Wafers in einzelne Chips vorgesehen und die isolierende Folie 7 in dem äußersten umgebenden Bereich des Chips kann geöffnet sein. Die Schnittstelle zwischen dem Metall und dem Halbleiter an der Seite des Chips innerhalb des Schutzrings 6 muss mit der isolierenden Folie bedeckt sein.
  • Hier besteht die isolierende Folie 7 aus einem wasserundurchlässigen Material oder einem Material, das zumindest wasserundurchlässiger ist als eine Harzfolie. Zum Beispiel ist es bevorzugt, eine Silizium-Nitrid-Folie oder Ähnliches, das in der Lage ist, Durchdringung oder Diffusion von Wasser zu verhindern, als die isolierende Folie T zu verwenden. Die Silizium-Nitrid-Folie wird oft unter Verwendung von Plasma-CVD ausgebildet und wird bevorzugt unter einer Bedingung ähnlich wie Si3N4 ausgebildet, was eine stöchiometrische Zusammensetzung ist. Im Allgemeinen schwankt eine Durchdringung oder Diffusion der Silizium-Nitrid-Folie durch Wasser, wenn sie von einer stöchiometrischen Zusammensetzung abweicht. Aus diesem Grund ist es notwendig, eine Folienstärke der Silizium-Nitrid-Folie zu entwickeln, die groß genug ist, eine Wasserdurchdringung bis zu jeglichem Metallmaterial, das die Hauptebene der Halbleiterbasisplatte 1 und des Transistors ausmacht, für die folienbildende Bedingung der Silizium-Nitrid-Folie zu verhindern.
  • 3 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung in einem Package montiert darstellt. Die rückseitige Metallfolie 4 der Halbleitervorrichtung ist über ein Lötmaterial 9 mit einem Package-Basismaterial 8 verbunden. Da das Package-Basismaterial 8 ein Masse-Potential (GND-Potential, 0 V) erhält, welches ein Referenzpotential ist, erhält die Source-Elektrode 2b der Halbleitervorrichtung das Referenzpotential über die Durchgangsbohrung 5 und das Source-Elektroden-Pad 3b. Der Schutzring 6 erhält ebenfalls das Referenzpotential. Es wird keine Potentialdifferenz in der Halbleiterschicht außerhalb des Schutzrings 6 erzeugt, der bei 0 V gehalten wird. Dies verhindert eine Korrosionsreaktion durch eine elektrochemische Reaktion.
  • Obwohl eine Potentialdifferenz zwischen dem Drain-Elektroden-Pad 3c, welches ein positives Potential erhält, und dem Schutzring 6, welcher das Referenzpotential erhält, erzeugt wird, ist es möglich, Einflüsse durch Wasser zu eliminieren, da die Oberfläche des Halbleiters durch die isolierende Folie 7 oder die Metallelektroden-Pads 3a, 3b und 3e geschützt ist. Deshalb ist es auch möglich, eine Korrosion des Metalls der Elektroden-Pads 3a, 3b und 3c, Brechen oder Abblättern der isolierenden Folie 7 oder Fortschreiten einer Beschädigung in Richtung des Transistorbereichs zu verhindern, was Folgen einer Korrosionsreaktion des Halbleiters sind.
  • Die isolierende Folie 7, die den gesamten Bereich bedeckt, in dem der Halbleiter der Halbleiterbasisplatte 1 innerhalb der Schutzrings 6 exponiert ist, besteht aus einem wasserundurchlässigen Material. Somit ist es möglich, eine Halbleitervorrichtung zu erhalten, die mit einer hohen Feuchtigkeitsbeständigkeit versehen ist.
  • Wenn der Schutzring 6 aus einem leitenden Halbleiter besteht, wird der Halbleiter des Schutzrings 6 ebenfalls ein Startpunkt einer Korrosionsreaktion. Die isolierende Folie 7 bedeckt jedoch den gesamten Schutzring 6 und kann dadurch eine Korrosionsreaktion verhindern.
  • Das Halbleiterelement 2 kann auch eine integrierte Schaltung sein, die ein passives Element wie einen Widerstand, einen Kondensator oder eine Induktivität aufweist. Bezüglich des Bereichs, in welchem dieses passive Element ausgebildet ist, ist der Bereich, in dem der Halbleiter der Halbleiterbasisplatte 1 exponiert ist, auch mit der isolierenden Folie 7 bedeckt.
  • Zweite Ausführungsform
  • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. 5 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt. 6 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung in einem Package montiert darstellt.
  • In der vorliegenden Ausführungsform ist der Schutzring 6 metallisch. Das Source-Elektroden-Pad 3b dient auch als Teil der Schutzringschicht. Die isolierende Folie 7 bedeckt den Schutzring 6, und die isolierende Folie 7 auf dem Source-Elektroden-Pad 3b (Teil des Schutzrings 6) ist geöffnet. Der Rest der Anordnung ist ähnlich der in der ersten Ausführungsform.
  • Wenn der Schutzring 6 metallisch ist, ist der Halbleiter, der ein Startpunkt für eine Korrosionsreaktion wird, nicht exponiert, selbst wenn ein Teil des Schutzrings 6 von der isolierenden Folie 7 exponiert ist. Deshalb ist es möglich, eine Halbleitervorrichtung mit einer hohen Feuchtigkeitsbeständigkeit wie in dem Fall der ersten Ausführungsform zu erhalten. Weiter wird, wenn der Schutzring 6 metallisch ist, selbst wenn die isolierende Folie 7 an der Seite des Chips außerhalb des Schutzrings 6 geöffnet ist, keine Potentialdifferenz in dem Bereich erzeugt, von dem der Halbleiter auf der Seite des Chips außerhalb des Schutzrings 6, der bei 0 V gehalten wird, exponiert ist, und eine Feuchtigkeitsbeständigkeit verschlechtert sich nie.
  • Offensichtlich sind angesichts der vorhergehenden Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es soll daher verstanden werden, dass innerhalb des Gültigkeitsbereichs der angehängten Ansprüche die Erfindung anders als ausdrücklich beschrieben praktiziert werden kann.
  • Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 2014-204754 , eingereicht am 3. Oktober 2014, einschließlich Beschreibung, Ansprüchen, Zeichnungen und Zusammenfassung, auf der die Priorität nach Verbandsübereinkunft der vorliegenden Anmeldung basiert, ist hier durch Bezugnahme in ihrer Gesamtheit eingeschlossen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008-227116 [0003, 0004]
    • JP 2014-204754 [0031]

Claims (6)

  1. Halbleitervorrichtung, aufweisend: eine Halbleiterbasisplatte (1), die eine Hauptebene aufweist; ein Halbleiterelement (2), das auf der Hauptebene der Halbleiterbasisplatte (1) vorgesehen ist; ein Elektroden-Pad (3a, 3b, 3e), das auf der Hauptebene der Halbleiterbasisplatte (1) vorgesehen und mit dem Halbleiterelement (2) verbunden ist; ein Schutzring (6), der das Halbleiterelement (2) und das Elektroden-Pad (3a, 3b, 3c) umgibt und auf der Hauptebene der Halbleiterbasisplatte (1) vorgesehen ist; und eine isolierende Folie (7), die einen gesamten Bereich eines Halbleiters der Hauptebene der Halbleiterbasisplatte (1) bedeckt, der innerhalb des Schutzrings (6) exponiert ist, wobei die isolierende Folie (7) aus einem wasserundurchlässigen Material besteht.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei der Schutzring (6) aus einem leitfähigen Halbleiter besteht und die isolierende Folie (7) den gesamten Schutzring (6) bedeckt.
  3. Halbleitervorrichtung gemäß Anspruch 1, wobei der Schutzring (6) metallisch ist.
  4. Halbleitervorrichtung gemäß Anspruch 3, wobei die isolierende Folie (7) den Schutzring (6) bedeckt und ein Teil der isolierenden Folie (7) auf dem Elektroden-Pad (3a, 3b, 3c) geöffnet ist.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei das Halbleiterelement (2) ein passives Element aufweist.
  6. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, wobei die Halbleiterbasisplatte (1) entweder eine Si-Basisplatte, eine GaAs-Basisplatte, eine InP-Basisplatte, eine SiC-Basisplatte oder eine GaN-Basisplatte ist.
DE102015215648.6A 2014-10-03 2015-08-17 Halbleitervorrichtung Pending DE102015215648A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014204754A JP6319028B2 (ja) 2014-10-03 2014-10-03 半導体装置
JP2014-204754 2014-10-03

Publications (1)

Publication Number Publication Date
DE102015215648A1 true DE102015215648A1 (de) 2016-04-07

Family

ID=55531354

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015215648.6A Pending DE102015215648A1 (de) 2014-10-03 2015-08-17 Halbleitervorrichtung

Country Status (5)

Country Link
US (3) US10242928B2 (de)
JP (1) JP6319028B2 (de)
CN (1) CN105489567B (de)
DE (1) DE102015215648A1 (de)
TW (1) TWI567907B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
JP6594770B2 (ja) * 2015-12-25 2019-10-23 スズキ株式会社 車両用シートフレーム構造
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
CN113410214B (zh) * 2021-05-27 2022-04-19 深圳市时代速信科技有限公司 一种半导体器件结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227116A (ja) 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置およびその製造方法
JP2014204754A (ja) 2013-04-10 2014-10-30 ユニ・チャーム株式会社 使い捨ておむつ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275656A (ja) 1989-04-17 1990-11-09 Nec Corp 樹脂封止型半導体装置
JP2558932B2 (ja) * 1990-07-24 1996-11-27 松下電器産業株式会社 化合物半導体集積回路
FR2816113A1 (fr) * 2000-10-31 2002-05-03 St Microelectronics Sa Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky
JP4041660B2 (ja) 2001-05-31 2008-01-30 ユーディナデバイス株式会社 半導体装置及びその製造方法
JP4659355B2 (ja) * 2003-12-11 2011-03-30 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7476918B2 (en) * 2004-11-22 2009-01-13 Panasonic Corporation Semiconductor integrated circuit device and vehicle-mounted radar system using the same
WO2007074530A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4873001B2 (ja) * 2008-12-10 2012-02-08 ソニー株式会社 固体撮像装置とその製造方法、電子機器並びに半導体装置
JP5439901B2 (ja) * 2009-03-31 2014-03-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
WO2011024367A1 (ja) * 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
US8513764B2 (en) * 2011-02-18 2013-08-20 X-Fab Semiconductor Foundries Ag Schottky diode
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
JP6202944B2 (ja) * 2013-08-28 2017-09-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9362198B2 (en) * 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227116A (ja) 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置およびその製造方法
JP2014204754A (ja) 2013-04-10 2014-10-30 ユニ・チャーム株式会社 使い捨ておむつ

Also Published As

Publication number Publication date
JP2016076545A (ja) 2016-05-12
US10242928B2 (en) 2019-03-26
CN105489567B (zh) 2018-07-06
CN105489567A (zh) 2016-04-13
TWI567907B (zh) 2017-01-21
US20160099193A1 (en) 2016-04-07
JP6319028B2 (ja) 2018-05-09
US20170309535A1 (en) 2017-10-26
TW201614790A (en) 2016-04-16
US10147661B2 (en) 2018-12-04
US9741634B2 (en) 2017-08-22
US20160336250A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102009061841B3 (de) Halbleiterchip
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102015215648A1 (de) Halbleitervorrichtung
DE102015212952A1 (de) Schutzschaltungen und Schutzvorrichtungen gegen transiente Spannungen
DE102011087064A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE112015006450T5 (de) Halbleitereinheit
DE102014115099B4 (de) Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls
DE102019201936A1 (de) Halbleitervorrichtung
DE2707843A1 (de) Schutzschaltung fuer eingang eines mos-schaltkreises
DE102013110041B4 (de) Optoelektronischer Halbleiterchip und optoelektronisches Bauelement
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102015212980A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP3113219B1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102017117165A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
DE102015104372B4 (de) Schutzvorrichtungen
DE102017200452A1 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE102015209977A1 (de) Halbleitervorrichtung
DE10014455B4 (de) Pegelschieber
DE1910447C3 (de) Halbleiterbauelement
DE112012003246T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE10251317B4 (de) Halbleiterchip
DE102015104409B4 (de) Halbleiter-Anordnung mit ESD-Schutzschaltung
DE102015215132A1 (de) Halbleitervorrichtung
DE102014116512A1 (de) Optoelektronisches Halbleiterbauelement und Vorrichtung mit einem optoelektronischen Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication