DE102015105856A1 - Vorrichtung und Verfahren zum Herstellen von FinFET-Bauelementen - Google Patents

Vorrichtung und Verfahren zum Herstellen von FinFET-Bauelementen Download PDF

Info

Publication number
DE102015105856A1
DE102015105856A1 DE102015105856.1A DE102015105856A DE102015105856A1 DE 102015105856 A1 DE102015105856 A1 DE 102015105856A1 DE 102015105856 A DE102015105856 A DE 102015105856A DE 102015105856 A1 DE102015105856 A1 DE 102015105856A1
Authority
DE
Germany
Prior art keywords
width
gate
fin
flow rate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015105856.1A
Other languages
English (en)
Other versions
DE102015105856B4 (de
Inventor
Che-Cheng Chang
Chang-Yin Chen
Tung-Wen CHENG
Jr-Jung LIN
Chih-Han Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015105856A1 publication Critical patent/DE102015105856A1/de
Application granted granted Critical
Publication of DE102015105856B4 publication Critical patent/DE102015105856B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ein Verfahren zum Herstellen eines FinFET-Bauelements, welches umfasst: Ausbilden von mehreren Finnen in einem Substrat, wobei das Substrat ein Mittelgebiet und ein das Mittelgebiet umgebendes Randgebiet umfasst. Eine Gatematerialschicht wird über den Finnen abgeschieden, und die Gatematerialschicht wird mit einem Ätzgas geätzt, um Gates auszubilden, wobei das Ätzgas in einem Verhältnis einer Durchflussrate im Mittelgebiet zu einer Durchflussrate im Randgebiet in einem Bereich von 0,33 bis 3 zugeführt wird.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Industrie für integrierte Halbleiterschaltungen (IC) hat ein sehr schnelles Wachstum erfahren. Im Zuge der Entwicklung ist die Funktionsdichte der Halbleiterbauelemente gestiegen, während die Merkmalgröße oder Geometrie der Bauelemente kleiner geworden ist. Dieser Miniaturisierungsprozess (Skalierung) bringt Vorteile, indem die Produktionseffizienz gesteigert, die Kosten gesenkt und/oder die Leistung der Bauelemente verbessert wird, doch er erhöht die Komplexität des IC-Herstellungsverfahrens.
  • Um die Steigerung der Herstellungskomplexität anzugehen, sind ähnliche Fortschritte in der IC-Verarbeitung und -Herstellung erforderlich. Zum Beispiel wurde ein dreidimensionaler Transistor, wie ein finnenförmiger Feldeffekttransistor (FinFET), eingeführt, um einen planaren Transistor zu ersetzen. In dem Herstellungsprozess der FinFET-Bauelemente werden stets weitere Verbesserungen benötigt, um der Leistungsanforderung in dem Miniaturisierungsprozess gerecht zu werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
  • 1 ist eine schematische Ansicht eines FinFET-Bauelements gemäß verschiedenen Ausführungsformen.
  • 2 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen eines FinFET-Bauelements gemäß verschiedenen Ausführungsformen.
  • 3A bis 8A sind Querschnittsansichten des FinFET-Bauelements in 1 entlang der Linie AA bei einer Zwischenstufe der Fertigung gemäß verschiedenen Ausführungsformen.
  • 3B bis 8B sind Querschnittsansichten des FinFET-Bauelements in 1 entlang der Linie BB bei einer Zwischenstufe der Fertigung gemäß verschiedenen Ausführungsformen.
  • 6C und 8C sind Querschnittsansichten des FinFET-Bauelements in 1 entlang der Linie CC bei einer Zwischenstufe der Fertigung gemäß verschiedenen Ausführungsformen.
  • 9A ist eine Querschnittsansicht des FinFET-Bauelements in 1 entlang der Linie AA gemäß verschiedenen Ausführungsformen.
  • 9B ist eine Querschnittsansicht des FinFET-Bauelements in 1 entlang der Linie CC gemäß verschiedenen Ausführungsformen.
  • 10 ist eine Querschnittsansicht einer Trockenätzvorrichtung gemäß verschiedenen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z. B. „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen des verwendeten oder betriebenen Bauelements zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Ein FinFET-Bauelement (oder FinFET-Einrichtung) weist eine Finne in einem Halbleitersubstrat und ein auf einer Oberseite der Finne angeordnetes Gate auf, wobei das Halbleitersubstrat, z. B. ein Wafer, ein Mittelgebiet und ein das Mittelgebiet umgebendes Randgebiet umfasst. Im Allgemeinen umfasst das in dem Mittelgebiet ausgebildete Gate ein Einkerbungsmerkmal, aber das im Randgebiet ausgebildete Gate behält ein Fußmerkmal. Das Fußmerkmal wird leicht durch eine in der Finne gefertigte epitaktische Struktur gelöchert, und die Leistung des FinFET-Bauelements nimmt wesentlich ab. Daher ist es notwendig, ein Verfahren zum Herstellen von eingekerbten Gates im Mittelgebiet und dem Randgebiet bereitzustellen.
  • Unter Bezugnahme auf 1 zeigt 1 ein FinFET-Bauelement gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Ein Fin-Feldeffekttransistor-Bauelement (FinFET-Bauelement) 100 umfasst ein Substrat 110, das ein Mittelgebiet 120 und ein Randgebiet 130 umfasst. In Ausführungsformen ist das Substrat 110 ein Wafer, und das Randgebiet 130 umgibt das Mittelgebiet 120. Mehrere Finnen 122, 132 und 134 sind in dem Substrat 110 gefertigt, und Isolationsstrukturen 140 trennen die benachbarten Finnen. Die Finne 122 befindet sich im Mittelgebiet 120, und die Finnen 132 und 134 liegen im Randgebiet 130. Zudem deckt ein Gateoxid 150 die Isolationsstrukturen 140 und Seitenwände der Finnen 122, 132 und 134 ab.
  • Ein Gate 160 im Mittelgebiet 120 umfasst einen ersten Abschnitt 161 auf der Finne 122 und einen mit den Seitenwänden der Finne 122 überlappenden zweiten Abschnitt 162, wobei der zweite Abschnitt 162 des Gates 160 ein Einkerbungsmerkmal 163 umfasst. Außerdem umfasst ein Gate 170 im Randgebiet 130 einen ersten Abschnitt 171 auf den Finnen 132 und 134 und einen mit den Seitenwänden der Finnen 132 und 134 überlappenden zweiten Abschnitt 172, wobei der zweite Abschnitt 172 des Gates 170 ebenfalls ein Einkerbungsmerkmal 173 umfasst. Zudem umfasst das FinFET-Bauelement mehrere epitaktische Strukturen 180, die in den Finnen 122, 132 und 134 vergraben sind.
  • In Ausführungsformen umfasst das FinFET-Bauelement außerdem Hartmasken 190, die jeweils auf dem Gate 160 bzw. 170 angeordnet sind.
  • Die vorliegende Offenbarung stellt ein Verfahren zum Herstellen von eingekerbten Gates im Randgebiet 130 bereit, und das Gate 160 im Mittelgebiet 122 umfasst weiterhin das Einkerbungsmerkmal 163. Nun wird gleichzeitig auf 2, 3A bis 8A sowie 3B bis 8B Bezug genommen. 2 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen des FinFET-Bauelements gemäß verschiedenen Ausführungsformen. 3A bis 8A sind Querschnittsansichten des FinFET-Bauelements in 1 entlang der Linie AA bei einer Zwischenstufe der Fertigung. 3B bis 8B sind Querschnittsansichten des FinFET-Bauelements in 1 entlang der Linie BB bei einer Zwischenstufe der Fertigung.
  • Das Verfahren 200 beginnt bei Vorgang 210; ein Substrat 110 wird bereitgestellt und mehrere Finnen 122, 132 und 134 werden in dem Substrat 110 ausgebildet. Nun wird gleichzeitig auf 3A und 3B Bezug genommen. Das Substrat 110 umfasst das Mittelgebiet 120 und das Randgebiet 130. In Ausführungsformen ist das Substrat 110 ein Wafer, und das Randgebiet 130 umgibt das Mittelgebiet 120. Das Substrat 110 kann ein Bulk-Siliziumsubstrat sein. Alternativ kann das Substrat 110 einen Elementhalbleiter, das Silizium oder Germanium in kristalliner, polykristalliner und/oder amorpher Struktur umfasst, einen Verbindungshalbleiter, der Siliciumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst, einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP umfasst, ein beliebiges anderes geeignetes Material und/oder Kombinationen davon umfassen.
  • In Ausführungsformen ist das Substrat 110 ein SOI-Substrat (Silizium auf einem Isolator). Das SOI-Substrat wird unter Verwendung von Trennung durch Implantation von Sauerstoff (SIMOX), Waferbonden und/oder anderen geeigneten Verfahren gefertigt, und ein Beispiel einer Isolationsschicht kann eine vergrabene Oxidschicht (buried oxide layer, BOX) sein.
  • Die Finne 122 wird im Mittelgebiet 122 ausgebildet, und die Finnen 132 und 134 werden im Randgebiet 130 ausgebildet. Die Finnen 122, 132 und 134 können unter Verwendung geeigneter Prozesse, einschließlich eines Fotolithografie- oder Ätzprozesses, gefertigt werden. Der fotolithografische Prozess kann umfassen: Ausbilden einer Fotolackschicht (nicht dargestellt), die über dem Substrat 110 liegt, Belichten der Fotolackschicht, um eine Struktur auszubilden, Durchführen eines Backprozesses nach der Belichtung (Post-Exposure Bake), und Entwickeln der Struktur, um ein Maskierungselement auszubilden. Das vorstehend erwähnte Maskierungselement wird verwendet, um Abschnitte des Substrats 110 zu schützen, während Gräben in dem Substrat 110 mithilfe des Ätzprozesses ausgebildet werden, wobei die sich erstreckenden Finnen 122, 132 und 134 verbleiben.
  • Zahlreiche andere Ausführungsformen von Verfahren zum Ausbilden der Finnen 122, 132 und 134 in dem Substrat 110 können geeignet sein. In Ausführungsformen können Source- und Draingebiete an zwei entgegengesetzten Enden der Finnen 122, 132 und 134 ausgebildet werden. Ein Kanalgebiet liegt zwischen dem Source- und dem Draingebiet, wobei das Source- und das Draingebiet mithilfe beliebiger geeigneter Verfahren, wie z. B. Aufwachsen durch selektive Epitaxie, ausgebildet werden können.
  • In Vorgang 220 werden Isolationsstrukturen 140 in dem Substrat 110 ausgebildet. Wie in 4A und 4B dargestellt, trennen die Isolationsstrukturen 140 benachbarte Finnen in dem Substrat 110. Zum Beispiel können die Gräben unter Verwendung eines RIE-Prozesses (reaktives Ionenätzen) oder anderer geeigneter Prozesse ausgebildet werden.
  • Die Isolationsstrukturen 140 können eine Einfachschicht- oder eine Mehrfachschichtstruktur sein. Die Isolationsstrukturen 140 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, mit Fluor dotiertem Silikatglas (FSG), einem Low-k-Dielektrikumsmaterial und/oder anderen geeigneten isolierenden Materialien gebildet werden. Die Isolationsstrukturen 140 können ein STI-Merkmal (flache Grabenisolation) sein. In verschiedenen Ausführungsformen sind die Isolationsstrukturen 140 das STI-Merkmal und werden durch Ätzen von Gräben in dem Substrat 110, Füllen eines isolierenden Materials in die Gräben und Durchführen eines chemisch-mechanisches Polierprozesses (CMP-Prozesses) gebildet. Andere Techniken zum Fertigen der Isolationsstrukturen 140 sind möglich.
  • Unter Bezugnahme auf Vorgang 230 wird eine Gatematerialschicht 310 über den Finnen abgeschieden. In 5A und 5B deckt die Gatematerialschicht 310 eine obere Fläche und Seitenwände der Finnen 122, 132 und 134 ab. Zudem deckt die Gatematerialschicht 310 außerdem die Isolationsstrukturen 140 ab. Die Gatematerialschicht 310 umfasst eine Gateoxidschicht 312, eine Gateschicht 314 und eine Hartmaskenschicht 316. Die Gateoxidschicht 312 ist eine Ätzstoppschicht, die mithilfe einer thermischen Oxidation, einer CVD oder eines Sputterns gefertigt werden könnte. Andere Techniken zum Fertigen der Gateoxidschicht 312 sind möglich. In einigen Ausführungsformen kann die Gateoxidschicht 312 ein dielektrisches Material umfassen, das Hafniumoxid, Titannitrid, Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid oder eine Kombination davon umfasst.
  • Die Gateschicht 314 wird aus polykristallinem Silizium (Poly-Si), polykristallinem Siliziumgermanium (Poly-SiGe), Siliziumnitrid oder anderen geeigneten Materialien gebildet. Die Hartmaskenschicht 316 wird aus Siliziumnitrid, SiON, SiC, SiOC, Spin-on-Glass (SOG), einer Low-k-Schicht, Tetraethylorthosilicat (TEOS), einem durch Plasma-unterstützte CVD gebildeten Oxid (PE-Oxid), einem in einem HARP-Prozess (High Aspect Ratio Prozess) gebildeten Oxid oder einer Kombination davon gebildet. Nach dem Ausbilden der Gatematerialschicht 310 wird die Gatematerialschicht 310 einem CMP-Prozess unterzogen.
  • In verschiedenen Ausführungsformen ist die Gatematerialschicht 310 die Gateschicht 314, die polykristallines Silizium (Poly-Si), polykristallines Siliziumgermanium (Poly-SiGe), Siliziumnitrid oder andere geeignete Materialien umfasst.
  • Fortfahrend mit Vorgang 240 wird die Gatematerialschicht 310 mit einem Ätzgas geätzt, um Gates 160 und 170 auszubilden, und das Ätzgas wird in einem Verhältnis von einer Durchflussrate im Mittelgebiet 120 zu einer Durchflussrate im Randgebiet 140 in einem Bereich von 0,33 bis 3 zugeführt. Wie in 6A und 6B dargestellt, wird die Gateoxidschicht 312, die die Finnen 122, 132 und 134 schützt, nicht geätzt. Die Gates 160 und 170 können unter Verwendung geeigneter Prozesse, einschließlich eines Fotolithografie- oder Ätzprozesses, gefertigt werden. Der fotolithografische Prozess kann umfassen: Ausbilden einer Fotolackschicht (nicht dargestellt), die über der Gatematerialschicht 310 liegt, Belichten der Fotolackschicht, um eine Struktur auszubilden, Durchführen eines Backprozesses nach der Belichtung (Post-Exposure Bake), und Entwickeln der Struktur, um ein Maskierungselement auszubilden. Das Maskierungselement wird verwendet, um Abschnitte der Gatematerialschicht 310 in dem Ätzprozess zu schützen, wodurch die Gates 160 und 170 verbleiben. Der Ätzprozess ist ein Trockenätzprozess bezugnehmend auf die Verwendung von Plasmastrippen, der das Ätzgas, wie Bromwasserstoff oder Sauerstoff, verwendet.
  • In Ausführungsformen verbleiben die Hartmasken 190 jeweils auf den Gates 160 bzw. 170.
  • Da der CMP-Prozess die gleichmäßige Gatematerialschicht 310 nicht ausbilden konnte, ist die Dicke der Gatematerialschicht 310 im Randgebiet 130 größer als eine Dicke der Gatematerialschicht 310 im Mittelgebiet 120. Daher umfasst das im Randgebiet 130 ausgebildete Gate 170 in der Regel einen Fußmerkmal, was bedeutet, dass etwas von dem Gatematerial an der Unterseite des Gates 170 verbleibt. Mithilfe einer Festlegung der Gesamtdurchflussrate und Erhöhung der Durchflussrate des Ätzgases im Randgebiet 130 könnte das an der Unterseite des Gates 170 verbliebene Gatematerial geätzt werden, um das Einkerbungsmerkmal 173 auszubilden. Es ist zu beachten, dass die Gesamtdurchflussrate festgelegt ist, wodurch die Durchflussrate im Randgebiet 130 erhöht wird und die Durchflussrate im Mittelgebiet 120 reduziert wird. Das im Mittelgebiet 120 ausgebildete Gate 160 behält jedoch weiterhin das Einkerbungsmerkmal 163. Insbesondere bildet das durch die vorliegende Offenbarung vorgesehene Verhältnis gleichzeitig das eingekerbte Gate 170 im Randgebiet 130 und das eingekerbte Gate 160 im Mittelgebiet 120 aus.
  • Nun wird auf 6A Bezug genommen, um die vorliegende Offenbarung weiter zu erläutern. Die Gatematerialschicht 310 wird geätzt, damit das Gate 160 im Mittelgebiet 120 ausgebildet wird. Das Gate 160 im Mittelgebiet 120 umfasst den ersten Abschnitt 161 auf der Finne 122 und den mit den Seitenwänden der Finne 122 überlappenden zweiten Abschnitt 162, und der zweite Abschnitt 162 umfasst das Einkerbungsmerkmal 163. Das Einkerbungsmerkmal 163 ist mithilfe des nachstehenden Maßstabs definiert. Der zweite Abschnitt 162 des Gates 160 weist eine erste Breite 164 an einer Grenze des ersten Abschnitts 161 und des zweiten Abschnitts 162 auf, und eine zweite Breite 165 liegt an einer Unterseite des Gates 160 vor. Die zweite Breite 165 ist kleiner als die erste Breite 164, was beweist, dass das Gatematerial nicht an der Unterseite des Gates 160 verblieben ist.
  • Außerdem umfasst der zweite Abschnitt 162 auch eine dritte Breite 166 zwischen der ersten Breite 164 und der zweiten Breite 165, und die dritte Breite 166 ist kleiner als die erste Breite 164 und die zweite Breite 165. Die dritte Breite 166 ist eine schmalste Breite zwischen der ersten Breite 164 und der zweiten Breite 165, was beweist, dass der zweite Abschnitt 162 ein eingekerbtes Profil von der ersten Breite 164 zu der zweiten Breite 165 umfasst. Der zweite Abschnitt 162 des Gates 160 umfasst außerdem einen ersten Abstand 167 von der zweiten Breite 165 zu der dritten Breite 166.
  • Nun wird auf 6C Bezug genommen; 6C ist eine Querschnittsansicht des FinFET-Bauelements in 1 entlang der Linie CC bei einer Zwischenstufe der Fertigung. Während die Gatematerialschicht 310 geätzt wird, um das Gate 160 im Mittelgebiet 120 auszubilden, wird gleichzeitig das Gate 170 im Randgebiet 130 ausgebildet. Das Gate 170 im Randgebiet 130 umfasst den ersten Abschnitt 171 über der Finne 132 und den mit den Seitenwänden der Finne 132 überlappenden zweiten Abschnitt 172, und der zweite Abschnitt 172 umfasst ebenfalls ein Einkerbungsmerkmal 173. Der zweite Abschnitt 172 des Gates 170 weist eine erste Breite 174 an einer Grenze des ersten Abschnitts 171 und des zweiten Abschnitts 172 auf, und eine zweite Breite 175 liegt an einer Unterseite des Gates 170 vor. Die zweite Breite 175 ist kleiner als die erste Breite 174, was beweist, dass das Gatematerial nicht an der Unterseite des Gates 170 verblieben ist. Die dritte Breite 176 liegt zwischen der ersten Breite 174 und der zweiten Breite 175, und die dritte Breite 176 ist kleiner als die erste Breite 174 und die zweite Breite 175. Es konnte bewiesen werden, dass das Gate 170 im Randgebiet 130 auch das eingekerbte Profil von der ersten Breite 174 zu der zweiten Breite 175 umfasst. Zudem umfasst der zweite Abschnitt 172 des Gates 170 außerdem einen ersten Abstand 177 von der zweiten Breite 175 zu der dritten Breite 176.
  • Bei Regelung des Verhältnisses der Durchflussrate des Ätzgases im Mittegebiet 120 zu der Durchflussrate des Ätzgases im Randgebiet 130 umfasst sowohl der zweite Abschnitt 162 des Gates 160 im Mittelgebiet 120 als auch der zweite Abschnitt 172 des Gates 170 im Randgebiet 130 das Einkerbungsmerkmal. Das Verhältnis der Durchflussrate liegt in einem Beriech von 0,33 bis 3.
  • In Ausführungsformen liegt das Verhältnis der Durchflussrate in einem Bereich von 1 bis 1,1, und das im Mittelgebiet 120 ausgebildete Gate 160 und das in dem Randgebiet 130 ausgebildete Gate 170 umfassen gleichartige Einkerbungsmerkmale. Daher ist der erste Abstand 167 des Gates 160 im Mittelgebiet 120 nahe dem ersten Abstand 177 des Gates 170 im Randgebiet 130.
  • In Ausführungsformen befinden sich die Gates 160 und 170 in einem dichten Gebiet. Die erste Breite 164 des Gates 160 und die erste Breite 174 des Gates 170 liegen in einem Bereich von ungefähr 16 nm bis ungefähr 20 nm, und ein Abstand zwischen zwei benachbarten Gates liegt in einem Bereich von ungefähr 80 nm bis ungefähr 100 nm.
  • In Ausführungsformen befinden sich die Gates 160 und 170 in einem isolierten Gebiet. Die erste Breite 164 des Gates 160 und die erste Breite 174 des Gates 170 liegen in einem Bereich von ungefähr 20 nm bis ungefähr 240 nm, und ein Abstand zwischen zwei benachbarten Gates liegt in einem Bereich von ungefähr 300 nm bis ungefähr 400 nm.
  • In Ausführungsformen werden Spacer auf beiden Seiten der Gates 160 und 170 ausgebildet. Zum Beispiel kann ein dielektrisches Material (nicht dargestellt) abgeschieden und anschließend geätzt werden, um die Spacer auf zwei einander gegenüberliegenden Seiten der Gates 160 und 170 auszubilden. Die Spacer können aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Silizium-Kohlenstoff-Nitrid oder anderen geeigneten Materialien gefertigt werden. Übliche Ausbildungsverfahren für die Seitenwandspacer umfassen ein Abscheiden eines dielektrischen Materials über den Gates 160 und 170 und den Finnen 122, 132 und 134 und anschließendes anisotropes Rückätzen des dielektrischen Materials. Der Rückätzprozess kann ein mehrstufiges Ätzen umfassen, um Ätzselektivität, Flexibilität und eine gewünschte Überätzungskontrolle zu erzielen.
  • In Ausführungsformen werden die Gates 160 und 170 später entfernt, und ein leitfähiges Material kann dann abgeschieden werden, um ein Metallgate auszubilden. Das Metallgate wird aus Aluminium, Kupfer, Titan, Tantal, Wolfram, Molybdän, Tantalnitrid, Nickelsilizid, Kobaltsilizid, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierungen, anderen geeigneten Materialien oder Kombinationen davon gebildet.
  • Fortfahrend mit Vorgang 250 werden die Finnen 122, 132 und 134 ausgespart, um Löcher 710 zu bilden. Wie in 7A und 7B dargestellt, ätzt ein Aussparungsprozess die Finnen 122, 132 und 134, um mehrere Löcher 710 auszubilden. Außerdem wird die Gateoxidschicht 312 auf den Finnen 122, 132 und 134 geätzt, um das Gateoxid 150 zu bilden. Der Aussparungsprozess kann einen Trockenätzprozess, einen Nassätzätzprozess und/oder eine Kombination davon umfassen. Der Aussparungsprozess kann außerdem ein selektives Nassätzen oder ein selektives Trockenätzen umfassen. Eine Nassätzlösung umfasst eine Tetramethylammoniumhydroxid- (TMAH), eine HF/HNO3/CH3COOH-Lösung oder eine andere geeignete Lösung. Der Trocken- und der Nassätzprozess weisen Ätzparameter auf, die eingestellt werden könnten, wie z. B. verwendete Ätzmittel, Ätztemperatur, Ätzlösungskonzentration, Ätzdruck, Quellenleistung, RF-Bias-Spannung, RF-Bias-Leistung, Durchflussrate des Ätzmittels und andere geeignete Parameter. Zum Beispiel kann eine Nassätzlösung NH4OH, KOH (Kaliumhydroxid), HF (Flusssäure), TMAH (Tetramethylammoniumhydroxid), andere geeignete Nassätzlösungen oder Kombinationen davon umfassen. Der Trockenätzprozess umfasst einen Biased-Plasma-Ätzprozess, der eine auf Chlor basierende Chemie verwendet. Andere Trockenätzgase umfassen CF4, NF3, SF6 und He. Das Trockenätzen kann auch unter Verwendung solcher Mechanismen wie DRIE (deep reactive-ion etching, reaktives Ionentiefenätzen) anisotrop durchgeführt werden.
  • Unter Bezugnahme auf Vorgang 260 werden epitaktische Strukturen 180 in den Löchern 710 ausgebildet. Die epitaktische Struktur 180 wird durch epitaktisches Aufwachsen eines Halbleitermaterials ausgebildet, das ein Einzelelementhalbleitermaterial, wie z. B. Germanium (Ge) oder Silizium (Si), oder Verbindungshalbleitermaterialien, wie z. B. Galliumarsenid (GaAs), Aluminiumgalliumarsenid (AlGaAs), oder eine Halbleiterlegierung, wie z. B. Siliziumgermanium (SiGe), Galliumarsenidphosphid (GaAsP) umfasst. In Ausführungsformen können die epitaktischen Strukturen 180 mithilfe von CVD-Abscheidungstechniken, z. B. einer Gasphasenepitaxie (VPE) und/oder einer Ultrahochvakuum-CVD (UHV-CVD), einer Molekularstrahlepitaxie und/oder anderen geeigneten Prozessen ausgebildet werden.
  • In Ausführungsformen werden die epitaktischen Strukturen 180 aus SiGe gebildet.
  • Wie in 8A und 8B dargestellt, umfassen die epitaktischen Strukturen 180 eine Rautenform, die einen Winkel 182 aufweist. Wenn der Winkel 182 das Gate 160 berührt oder durchlöchert, bewirkt eine defekte Verbindung zwischen der epitaktischen Struktur 180 und dem Gate 160, dass das FinFET-Bauelement 100 zerstört wird. Das Einkerbungsmerkmal 163 des Gates 160 vergrößert verhältnismäßig einen Näherungsabstand 810 zwischen dem Gate 160 und der epitaktischen Struktur 180. Daher könnte die Möglichkeit der defekten Verbindung zwischen dem Gate 160 und der epitaktischen Struktur 180 reduziert werden. Der Näherungsabstand 810 weist einen Höchstwert auf, wenn sich die dritte Breite 166 und der Winkel 182 auf derselben Linie befinden. In Ausführungsformen liegt der Näherungsabstand 810 in einem Bereich von ungefähr 0,5 nm bis ungefähr 10 nm.
  • Nun wird auf 8C Bezug genommen; 8C ist eine Querschnittsansicht des FinFET-Bauelements in 1 entlang der Linie CC. In ähnlicher Weise umfasst das Gate 170 im Randgebiet 130 ebenfalls einen Näherungsabstand 820 zwischen dem Winkel 182 und der dritten Breite 176. Der Näherungsabstand 820 weist einen Höchstwert auf, wenn sich die dritte Breite 176 und der Winkel 182 auf derselben Linie befinden. In Ausführungsformen liegt der Näherungsabstand 820 in einem Bereich von ungefähr 0,5 nm bis ungefähr 10 nm.
  • Verschiedene epitaktische Strukturen umfassen jedoch verschiedene Formen, und eine Position des Winkels variiert auch je nach Form der epitaktischen Struktur. Um den Höchstwert des Näherungsabstands zu gewährleisten, stellt die vorliegende Offenbarung ein Verfahren zum Regulieren von Positionen der dritten Breiten 166 und 176 bereit, das gewährleistet, dass der Winkel der epitaktischen Struktur mit den dritten Breiten 166 und 176 ausgerichtet ist.
  • Die Gates 160 und 170 werden aus der geätzten Gatematerialschicht 310 in einer vorgegebenen Form ausgebildet, indem das Ätzgas in einem Verhältnis einer Durchflussrate im Mittelgebiet 120 zu einer Durchflussrate im Randgebiet 130 in einem Bereich von 0,33 bis 3 zugeführt wird, wobei die vorgegebene Form durch die Form der epitaktischen Struktur bestimmt wird. Außerdem wird ein erster Abstand von der zweiten Breite zu der dritten Breite ebenfalls durch das Verhältnis bestimmt.
  • Nun wird auf 9A und 9B Bezug genommen; 9A ist eine Querschnittsansicht des FinFET-Bauelements in 1 entlang der Linie AA, und 9B ist eine Querschnittsansicht des FinFET-Bauelements in 1 entlang der Linie CC. In 9B ist die Position eines Winkels 932 der epitaktischen Struktur 930 im Randgebiet 130 viel niedriger. Die vorgegebene Form weist einen ersten Abschnitt 171, der über der Finne 132 angeordnet ist, und einen zweiten Abschnitt 172, der mit den Seitenwänden der Finne 132 überlappt, auf. Der zweite Abschnitt 172 umfasst eine erste Breite 174 an einer Grenze des ersten Abschnitts 171 und des zweiten Abschnitts 172 und eine zweite Breite 175 an einer Unterseite des Gates 170. Die vorgegebene Form weist außerdem eine dritte Breite 176 zwischen der ersten Breite 174 und der zweiten Breite 175, wobei die dritte Breite 176 kleiner ist als die erste Breite 174 und die zweite Breite 175. In Ausführungsformen ist die zweite Breite 175 kleiner als die erste Breite 174.
  • Beim Erhöhen der Durchflussrate des Ätzgases im Randgebiet 130 wird mehr Gatematerial in der Nähe der Unterseite des Gates 170 geätzt. Daher verschiebt sich die dritte Breite 176 nach unten und liegt näher der zweiten Breite 175, und der erste Abstand 177 von der zweiten Breite 175 zu der dritten Breite 176 wird reduziert. Die dritte Breite 176 könnte sich derart nach unten verschieben, dass sie mit dem Winkel 932 der epitaktischen Struktur 930 ausgerichtet ist, und ein Näherungsabstand 940 zwischen dem Gate 170 und der epitaktischen Struktur 930 weist einen Höchstwert auf.
  • In 9A ist die Position eines Winkels 912 der epitaktischen Struktur 910 im Mittelgebiet 120 viel höher. Die vorgegebene Form weist einen ersten Abschnitt 161, der über der Finne 122 angeordnet ist, und einen zweiten Abschnitt 162, der die Seitenwände der Finne 122 überlappt, auf. Der zweite Abschnitt 162 umfasst eine erste Breite 164 an einer Grenze des ersten Abschnitts 161 und des zweiten Abschnitts 162 und eine zweite Breite 165 an einer Unterseite des Gates 160. Die vorgegebene Form weist außerdem eine dritte Breite 166 zwischen der ersten Breite 164 und der zweiten Breite 165, wobei die dritte Breite 166 kleiner ist als die erste Breite 164 und die zweite Breite 165. In Ausführungsformen ist die zweite Breite 165 kleiner als die erste Breite 164.
  • Durch Reduzieren der Durchflussrate des Ätzgases im Mittelgebiet 120 wird mehr Gatematerial an der Unterseite des Gates 160 verbleiben. Daher verschiebt sich die dritte Breite 166 nach oben und liegt näher der ersten Breite 164, und der dritte Abstand 167 von der zweiten Breite 165 zu der dritten Breite 166 wird vergrößert. Die dritte Breite 166 verschiebt sich derart nach oben, dass sie mit dem Winkel 912 der epitaktischen Struktur 910 ausgerichtet ist, und ein Näherungsabstand 920 zwischen dem Gate 170 und der epitaktischen Struktur 910 weist einen Höchstwert auf. Es ist zu beachten, dass das Verhältnis der Durchflussrate in einem Bereich von 0,3 bis 3 liegt, um zu gewährleisten, dass das Gate 160 im Mittelgebiet 120 und das Gate 170 im Randgebiet 130 weiterhin das Einkerbungsmerkmal umfassen.
  • In Ausführungsformen ist die Gesamtdurchflussrate nicht festgelegt. Die Durchflussrate im Mittelgebiet 120 und die Durchflussrate im Randgebiet 130 werden gleichzeitig erhöht oder reduziert, um die Position der dritten Breiten 166 und 176 zu regulieren. Daher könnten der erste Abstand 167 von der dritten Breite 166 zu der zweiten Breite 165 im Mittelgebiet 120 und der erste Abstand 177 von der dritten Breite 176 zu der zweiten Breite 175 im Randgebiet 130 gleichzeitig erhöht oder reduziert werden.
  • 10 ist eine Querschnittsansicht einer Trockenätzvorrichtung 1000 in verschiedenen Ausführungsformen der vorliegenden Erfindung. Die Trockenätzvorrichtung 1000 umfasst eine Vakuumkammer 1100, die derart ausgelegt ist, dass sie ein in 5A und 5B dargestellten Substrat 110 sichert. In Ausführungsformen ist eine Stufe 1120 in der Vakuumkammer 1100 derart ausgelegt, dass sie ein Substrat 110 sichert.
  • Unter gleichzeitiger Bezugnahme auf 5A und 5B umfasst das Substrat 110 das Mittelgebiet 120 und das Randgebiet 130, wobei das Randgebiet 130 das Mittelgebiet 120 umgibt. Mehrere Finnen 122, 132 und 134 werden in dem Substrat 110 ausgebildet, und die Gatematerialschicht 310 deckt die Finnen 122, 132 und 134 ab. Eine Gasversorgungsvorrichtung 1200 führt das Ätzgas der Vakuumkammer 1100 zu, und eine Auslasseinheit 1300 stößt das Ätzgas aus der Vakuumkammer 1100 aus. Daher könnte der Druck der Vakuumkammer 1100 eingestellt werden. In Ausführungsformen ist das Ätzgas Bromwasserstoff oder Sauerstoff.
  • Die Trockenätzvorrichtung 1100 umfasst außerdem eine Steuervorrichtung 1400, die derart ausgelegt ist, dass sie die Durchflussrate des Ätzgases im Mittelgebiet 120 und die Durchflussrate des Ätzgases im Randgebiet 130 steuert. Das Ätzgas wird in einem Verhältnis der Durchflussrate im Mittelgebiet 120 zur Durchflussrate im Randgebiet 130 in einem Bereich von 0,33 bis 3 zugeführt. Die Steuervorrichtung 1400 verteilt das durch die Gasversorgungsvorrichtung 1200 zugeführte Ätzgas auf das Randgebiet 130 und das Mittelgebiet 120 des Substrats 110, und das Verhältnis der Durchflussrate im Mittelgebiet 120 zur Durchflussrate im Randgebiet 130 liegt in einem Bereich von 0,33 bis 3, um zu gewährleisten, dass sowohl das im Mittelgebiet 120 ausgebildete Gate als auch das im Randgebiet 130 ausgebildete Gate das Einkerbungsmerkmal umfassen.
  • Außerdem befindet sich eine Antenne 1500 an Seitenwänden der Vakuumkammer 1100. Eine Plasmaerzeugungsvorrichtung 1600 ist mit der Antenne 1500 verbunden, um aus dem Ätzgas Plasma zu erzeugen, wobei die Plasmaerzeugungsvorrichtung 1600 eine hochfrequente Leistungsquelle ist. Die Frequenz der hochfrequenten Leistungsquelle zur Plasmaerzeugung beträgt von 13,56 MHz bis 60 MHz. Außerdem kann die Plasmaerzeugungsvorrichtung 1600 zur Plasmaerzeugung auch in einem Pulsverfahren betrieben werden.
  • Das aus dem Ätzgas erzeugte Plasma ätzt die Gatematerialschicht 310, und die Gates werden im Mittelgebiet 120 und im Randgebiet 130 ausgebildet. Bei Regulierung des Ätzgases, das im Verhältnis der Durchflussrate im Mittelgebiet 120 zur Durchflussrate im Randgebiet 130 zugeführt wird, umfasst sowohl das im Mittelgebiet 120 ausgebildete Gate als auch das im Randgebiet 130 ausgebildete Gate das Einkerbungsmerkmal. Das Verhältnis der Durchflussrate liegt in einem Bereich von 0,33 bis 3. In Ausführungsformen liegt das Verhältnis der Durchflussrate in einem Bereich von 1 bis 1,1, und das im Mittelgebiet 120 ausgebildete Gate und das im Randgebiet 130 ausgebildete Gate umfassen gleichartige Einkerbungsmerkmale.
  • Außerdem umfasst die Trockenätzvorrichtung 1100 eine RF-Bias-Leistungsversorgung 1700 von 4 MHz, die mit der Stufe 1120 verbunden ist, damit Ionen aus dem Plasma in das Substrat 110 gezogen werden, um die Ionenenergie zu steuern.
  • Die vorstehend besprochenen Ausführungsformen der vorliegenden Offenbarung weisen Vorteile gegenüber existierenden Vorrichtungen und Prozessen auf, und die Vorteile sind nachstehend zusammengefasst. Bei Regulierung des Ätzgases, das im Verhältnis der Durchflussrate im Mittelgebiet zur Durchflussrate im Randgebiet in einem Bereich von 0,33 bis 3 zugeführt wird, umfasst sowohl das im Mittelgebiet ausgebildete Gate als auch das im Randgebiet ausgebildete Gate das Einkerbungsmerkmal. Das Einkerbungsmerkmal vergrößert den Näherungsabstand zwischen dem Gate und der epitaktischen Struktur, und daher wird das Gate durch die epitaktische Struktur nicht gelöchert.
  • Außerdem wird die Position der schmalsten Breite durch das Verhältnis der Durchflussrate bestimmt. Die schmalste Breite könnte mit dem Winkel der epitaktischen Strukturen verschiedener Formen ausgerichtet werden, wodurch sichergestellt wird, dass der Näherungsabstand den Höchstwert aufweist. Um die vorstehenden Punkte zusammenzufassen, umfassen beide Gates des FinFET-Bauelements das Einkerbungsmerkmal, wobei das Einkerbungsmerkmal der Form der epitaktischen Struktur entspricht, um den Näherungsabstand zu vergrößern. Daher wird die Leistung des FinFET-Bauelements stabiler.
  • Gemäß einigen Ausführungsformen offenbart die vorliegende Offenbarung ein Verfahren zum Herstellen eines FinFET-Bauelements. Das Verfahren umfasst ein Ausbilden von mehreren Finnen in einem Substrat, wobei das Substrat ein Mittelgebiet und ein das Mittelgebiet umgebendes Randgebiet umfasst. Eine Gatematerialschicht wird über den Finnen abgeschieden, und die Gatematerialschicht wird mit einem Ätzgas geätzt, um Gates auszubilden. Das Ätzgas wird in einem Verhältnis der Durchflussrate im Mittelgebiet zur Durchflussrate im Randgebiet in einem Bereich von 0,33 bis 3 zugeführt.
  • Gemäß verschiedenen Ausführungsformen offenbart die vorliegende Offenbarung ein Verfahren zum Herstellen eines FinFET-Bauelements oder FinFET-Einrichtung. Das Verfahren umfasst ein Ausbilden von mehreren Finnen in einem Substrat, wobei das Substrat ein Mittelgebiet und ein das Mittelgebiet umgebendes Randgebiet umfasst. Eine Gatematerialschicht wird über den Finnen abgeschieden, und die Gatematerialschicht wird mit einem Ätzgas geätzt. Die Gates werden aus der geätzten Gatematerialschicht in einer vorgegebenen Form ausgebildet, indem das Ätzgas in einem Verhältnis einer Durchflussrate im Mittelgebiet zu einer Durchflussrate im Randgebiet in einem Bereich von 0,33 bis 3 zugeführt wird. Die vorgegebene Form weist einen ersten Abschnitt, der über der Finne angeordnet ist, und einen zweiten Abschnitt, der die Seitenwände der Finne überlappt. Der zweite Abschnitt hat eine erste Breite an einer Grenze des ersten Abschnitts und des zweiten Abschnitts, und eine zweite Breite befindet sich an einer Unterseite des Gates. Der zweite Abschnitt hat außerdem eine dritte Breite zwischen der ersten Breite und der zweiten Breite, wobei die dritte Breite kleiner ist als die erste Breite und die zweite Breite. Ein erster Abstand besteht von der zweiten Breite zu der dritten Breite, der durch das Verhältnis bestimmt wird.
  • Gemäß verschiedenen Ausführungsformen offenbart die vorliegende Offenbarung eine Trockenätzvorrichtung. Die Trockenätzvorrichtung umfasst eine Vakuumkammer, die derart ausgelegt ist, dass sie ein Substrat sichert, wobei das Substrat ein Mittelgebiet und ein das Mittelgebiet umgebendes Randgebiet umfasst. Das Substrat weist mehrere Finnen und eine Gatematerialschicht über den Finnen auf. Eine Gasversorgungsvorrichtung ist derart ausgelegt, dass sie ein Ätzgas der Vakuumkammer zuführt, und eine Steuervorrichtung ist derart ausgelegt, dass sie das Ätzgas, das in einem Verhältnis einer Durchflussrate im Mittelgebiet zu einer Durchflussrate im Randgebiet in einem Bereich von 0,33 bis 3 zugeführt wird, reguliert.
  • Das Vorstehende skizziert Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage für Entwerfen und Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann soll ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zum Herstellen einer FinFET-Einrichtung, umfassend: Ausbilden von mehreren Finnen in einem Substrat, wobei das Substrat ein Mittelgebiet und ein das Mittelgebiet umgebendes Randgebiet umfasst, Abscheiden einer Gatematerialschicht über den Finnen, und Ätzen der Gatematerialschicht mit einem Ätzgas, um Gates auszubilden, wobei das Ätzgas in einem Verhältnis einer Durchflussrate im Mittelgebiet zu einer Durchflussrate im Randgebiet in einem Bereich von 0,33 bis 3 zugeführt wird.
  2. Verfahren nach Anspruch 1, wobei sowohl das im Mittelgebiet ausgebildete Gate als auch das im Randgebiet ausgebildete Gate ein Einkerbungsmerkmal aufweisen.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Gate einen ersten Abschnitt, der über der Finne angeordnet ist, und einen zweiten Abschnitt, der die Seitenwände der Finne überlappt, aufweist.
  4. Verfahren nach Anspruch 3, wobei der zweite Abschnitt aufweist: eine erste Breite an einer Grenze des ersten Abschnitts und des zweiten Abschnitts, und eine zweite Breite an einer Unterseite des Gates, wobei die zweite Breite kleiner als die erste Breite ist.
  5. Verfahren nach Anspruch 4, das ferner eine dritte Breite zwischen der ersten Breite und der zweiten Breite aufweist, wobei die dritte Breite kleiner als die zweite Breite ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ätzgas Bromwasserstoff oder Sauerstoff ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Aufwachsen einer epitaktischen Struktur in der Finne umfasst.
  8. Verfahren nach Anspruch 7, wobei die epitaktische Struktur aus SiGe ausgebildet wird.
  9. Verfahren nach Anspruch 7 oder 8, wobei ein Abstand zwischen der epitaktischen Struktur und dem Gate in einem Bereich von ungefähr 0,5 nm bis 10 nm liegt.
  10. Verfahren zum Herstellen einer FinFET-Einrichtung, umfassend: Ausbilden von mehreren Finnen in einem Substrat, wobei das Substrat ein Mittelgebiet und ein das Mittelgebiet umgebendes Randgebiet umfasst, Abscheiden einer Gatematerialschicht über den Finnen, Ätzen der Gatematerialschicht mit einem Ätzgas, und Ausbilden von Gates aus der geätzten Gatematerialschicht in einer vorgegebenen Form durch Zuführen des Ätzgases in einem Verhältnis einer Durchflussrate im Mittelgebiet zu einer Durchflussrate im Randgebiet in einem Bereich von 0,33 bis 3, wobei die vorgegebene Form einen über der Finne angeordneten ersten Abschnitt und einen die Seitenwände der Finne überlappenden zweiten Abschnitt aufweist, wobei der zweite Abschnitt aufweist: eine erste Breite an einer Grenze des ersten Abschnitts und des zweiten Abschnitts, eine zweite Breite an einer Unterseite des Gates, eine dritte Breite zwischen der ersten Breite und der zweiten Breite, wobei die dritte Breite kleiner ist als die erste Breite und die zweite Breite, und einen ersten Abstand von der zweiten Breite zu der dritten Breite, der durch das Verhältnis bestimmt wird.
  11. Verfahren nach Anspruch 10, wobei das Ätzgas Bromwasserstoff oder Sauerstoff ist.
  12. Verfahren nach Anspruch 10 oder 11, wobei die zweite Breite kleiner als die erste Breite ist.
  13. Verfahren nach Anspruch 10 oder 11, das ferner ein Aufwachsen einer epitaktischen Struktur in der Finne umfasst.
  14. Verfahren nach Anspruch 13, wobei ein Abstand zwischen der epitaktischen Struktur und dem Gate in einem Bereich von ungefähr 0,5 nm bis 10 nm liegt.
  15. Trockenätzvorrichtung, umfassend: eine Vakuumkammer, die derart ausgelegt ist, dass sie ein Substrat sichert, wobei das Substrat ein Mittelgebiet und ein das Mittelgebiet umgebendes Randgebiet aufweist, wobei das Substrat mehrere Finnen und eine Gatematerialschicht über den Finnen umfasst, eine Gasversorgungsvorrichtung, die derart ausgelegt ist, dass sie der Vakuumkammer ein Ätzgas zuführt, eine Steuervorrichtung, die zum Regulieren des Ätzgases ausgelegt ist, das in einem Verhältnis einer Durchflussrate im Mittelgebiet zur Durchflussrate im Randgebiet in einem Bereich von 0,33 bis 3 zugeführt wird, eine Plasmaerzeugungsvorrichtung, die zum Erzeugen eines Plasmas aus dem Ätzgas ausgelegt ist, wobei die Gatematerialschicht durch das Plasma geätzt wird, um Gates auszubilden.
  16. Trockenätzvorrichtung nach Anspruch 15, wobei sowohl das im Mittelgebiet ausgebildete Gate als auch das im Randgebiet ausgebildete Gate ein Einkerbungsmerkmal aufweisen.
  17. Trockenätzvorrichtung nach Anspruch 15 oder 16, wobei das Gate einen ersten Abschnitt, der über der Finne angeordnet ist, und einen zweiten Abschnitt, der die Seitenwände der Finne überlappt, aufweist.
  18. Trockenätzvorrichtung nach Anspruch 17, wobei der zweite Abschnitt aufweist: eine erste Breite an einer Grenze des ersten Abschnitts und des zweiten Abschnitts, und eine zweite Breite an einer Unterseite des Gates, wobei die zweite Breite kleiner als die erste Breite ist.
  19. Trockenätzvorrichtung nach Anspruch 18, die ferner eine dritte Breite zwischen der ersten Breite und der zweiten Breite aufweist, wobei die dritte Breite kleiner als die zweite Breite ist.
  20. Trockenätzvorrichtung nach einem der Ansprüche 15 bis 19, wobei das Ätzgas Bromwasserstoff oder Sauerstoff ist.
DE102015105856.1A 2014-09-30 2015-04-17 Verfahren zum Herstellen von FinFET-Bauelementen Active DE102015105856B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/502,784 US9620417B2 (en) 2014-09-30 2014-09-30 Apparatus and method of manufacturing fin-FET devices
US14/502,784 2014-09-30

Publications (2)

Publication Number Publication Date
DE102015105856A1 true DE102015105856A1 (de) 2016-03-31
DE102015105856B4 DE102015105856B4 (de) 2018-05-24

Family

ID=55485920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105856.1A Active DE102015105856B4 (de) 2014-09-30 2015-04-17 Verfahren zum Herstellen von FinFET-Bauelementen

Country Status (5)

Country Link
US (3) US9620417B2 (de)
KR (1) KR101646850B1 (de)
CN (1) CN106158658B (de)
DE (1) DE102015105856B4 (de)
TW (1) TWI575601B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096712B2 (en) 2015-10-20 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming and monitoring quality of the same
US10262870B2 (en) 2015-07-02 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10269651B2 (en) 2015-07-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160044976A (ko) * 2014-10-16 2016-04-26 삼성전자주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
WO2016105348A1 (en) * 2014-12-22 2016-06-30 Intel Corporation Optimizing gate profile for performance and gate fill
JP2016178222A (ja) * 2015-03-20 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9461043B1 (en) 2015-03-20 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9748394B2 (en) * 2015-05-20 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having a multi-portioned gate stack
TWI691076B (zh) 2016-08-03 2020-04-11 聯華電子股份有限公司 半導體結構及其製作方法
WO2018057493A1 (en) * 2016-09-21 2018-03-29 Tokyo Electron Limited Method of patterning intersecting structures
CN108987395B (zh) * 2017-05-31 2022-12-16 台湾积体电路制造股份有限公司 半导体装置
US10763280B2 (en) * 2017-05-31 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid FinFET structure
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US10749007B2 (en) * 2018-03-14 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with desired profile for semiconductor devices
US10515955B1 (en) * 2018-05-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing transistor gate structures by local thinning of dummy gate stacks using an etch barrier
US10840153B2 (en) * 2018-06-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Notched gate structure fabrication
US11289583B2 (en) * 2018-09-28 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gate structure formation
US11482421B2 (en) * 2019-10-29 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device by a replacement gate process
US11309403B2 (en) 2019-10-31 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
CN111029254B (zh) * 2019-12-26 2023-03-21 苏州科阳光电科技有限公司 一种干法刻蚀方法
US20210343596A1 (en) * 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain epitaxial structures for high voltage transistors
US20220406913A1 (en) * 2021-06-18 2022-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structure and process
CN114093946A (zh) * 2021-09-18 2022-02-25 上海华力集成电路制造有限公司 提升FinFET的交流性能的结构和方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8801772A (nl) * 1988-07-13 1990-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een oppervlak van een halfgeleiderlichaam geisoleerde geleidersporen worden aangebracht.
JPH117167A (ja) 1997-06-16 1999-01-12 Toyobo Co Ltd 電子写真式直描型平版印刷版
JPH1117167A (ja) * 1997-06-25 1999-01-22 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
US6551941B2 (en) 2001-02-22 2003-04-22 Applied Materials, Inc. Method of forming a notched silicon-containing gate structure
US6509219B2 (en) * 2001-03-19 2003-01-21 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
KR100355035B1 (en) * 2001-04-03 2002-10-05 Samsung Electronics Co Ltd Method for fabricating semiconductor device by using notch gate
JP5056011B2 (ja) 2004-06-10 2012-10-24 日本電気株式会社 半導体装置及びその製造方法、ＦｉｎＦＥＴの製造方法
JP4358727B2 (ja) * 2004-12-09 2009-11-04 東京エレクトロン株式会社 ガス供給装置，基板処理装置及び供給ガス設定方法
US20060124169A1 (en) * 2004-12-09 2006-06-15 Tokyo Electron Limited Gas supply unit, substrate processing apparatus, and supply gas setting method
JP5357037B2 (ja) * 2007-03-23 2013-12-04 パナソニック株式会社 プラズマドーピング装置及び方法
JP4994161B2 (ja) 2007-08-30 2012-08-08 株式会社日立ハイテクノロジーズ メタルゲートのドライエッチング方法
JP2010041028A (ja) 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
US8362568B2 (en) * 2009-08-28 2013-01-29 International Business Machines Corporation Recessed contact for multi-gate FET optimizing series resistance
US8900403B2 (en) * 2011-05-10 2014-12-02 Lam Research Corporation Semiconductor processing system having multiple decoupled plasma sources
US8716124B2 (en) * 2011-11-14 2014-05-06 Advanced Micro Devices Trench silicide and gate open with local interconnect with replacement gate process
US8865560B2 (en) 2012-03-02 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design with LDD extensions
KR102125749B1 (ko) * 2013-12-27 2020-07-09 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9196710B2 (en) * 2014-02-11 2015-11-24 GlobalFoundries, Inc. Integrated circuits with relaxed silicon / germanium fins
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
KR20160044976A (ko) * 2014-10-16 2016-04-26 삼성전자주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262870B2 (en) 2015-07-02 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10269651B2 (en) 2015-07-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10741408B2 (en) 2015-07-02 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
DE102016100033B4 (de) 2015-07-02 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET-Vorrichtungsstruktur und Verfahren zu ihrer Herstellung
US11309189B2 (en) 2015-07-02 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US11854825B2 (en) 2015-07-02 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure of semiconductor device and method for forming the same
US10096712B2 (en) 2015-10-20 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming and monitoring quality of the same
US10811536B2 (en) 2015-10-20 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming and monitoring quality of the same
US11522084B2 (en) 2015-10-20 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming and monitoring quality of the same

Also Published As

Publication number Publication date
CN106158658A (zh) 2016-11-23
DE102015105856B4 (de) 2018-05-24
TWI575601B (zh) 2017-03-21
KR20160038669A (ko) 2016-04-07
US20200321196A1 (en) 2020-10-08
US10692701B2 (en) 2020-06-23
US11120974B2 (en) 2021-09-14
US20160093537A1 (en) 2016-03-31
US20170186588A1 (en) 2017-06-29
TW201612972A (en) 2016-04-01
KR101646850B1 (ko) 2016-08-08
CN106158658B (zh) 2019-04-23
US9620417B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
DE102015105856B4 (de) Verfahren zum Herstellen von FinFET-Bauelementen
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102016115984A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102018100114B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102012217491A1 (de) Verringerung der parasitären Kapazität in FinFETs durch Verwendung eines Luftspalts
DE102015108690A1 (de) Halbleitervorrichtung, die gratstrukturen umfasst, und herstellungsverfahren
DE102019101682B4 (de) Verfahren zur herstellung von halbleiter-bauelementen
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102017128567A1 (de) Finfet-isolierungsstruktur und verfahren zu ihrer herstellung
DE102019133935B4 (de) Verfahren zum ausbilden von transistorabstandshal-terstrukturen
DE102018124814A1 (de) Metall-Gate-Struktur und Verfahren zu ihrer Herstellung
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
DE102019118375A1 (de) FinFET-Vorrichtung und Verfahren zum Bilden derselbigen
DE102020108047B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
DE102017127154B4 (de) Finnenstrukturierung für halbleitervorrichtungen
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102021110442A1 (de) Ätzprofilsteuerung der gatekontaktöffnung
DE102021103217A1 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung
DE102018108007A1 (de) Spacerstruktur mit einer hohen plasmabeständigkeit für halbleitervorrichtungen
DE102019009394B4 (de) Isolation von source-drain-regionen zweier muti-gate-transistoren in dichter anordnung
DE102017116224A1 (de) Metall-Gate-Struktur und zugehörige Verfahren
DE102017127354A1 (de) Halbleiter-bauelement und herstellungsverfahren dafür
DE102017127658A1 (de) Halbleitervorrichtung und verfahren
DE102017124223B4 (de) Halbleiterstruktur mit Finnen und Isolationsfinnen und Verfahren zu deren Herstellung
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final