DE102015100963B4 - Verfahren mit selektivem Wachstum für Metallfüllung mit hohem Seitenverhältnis - Google Patents

Verfahren mit selektivem Wachstum für Metallfüllung mit hohem Seitenverhältnis Download PDF

Info

Publication number
DE102015100963B4
DE102015100963B4 DE102015100963.3A DE102015100963A DE102015100963B4 DE 102015100963 B4 DE102015100963 B4 DE 102015100963B4 DE 102015100963 A DE102015100963 A DE 102015100963A DE 102015100963 B4 DE102015100963 B4 DE 102015100963B4
Authority
DE
Germany
Prior art keywords
layer
growth control
metal
trench
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015100963.3A
Other languages
English (en)
Other versions
DE102015100963A1 (de
Inventor
Chih-Nan Wu
Shiu-Ko Jang-Jian
Chun-Che Lin
Wen-Cheng HsuKu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015100963A1 publication Critical patent/DE102015100963A1/de
Application granted granted Critical
Publication of DE102015100963B4 publication Critical patent/DE102015100963B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren, das Folgendes umfasst:
Empfangen (302) eines Substrats (102), auf dem eine Gate-Struktur (212) angeordnet ist, wobei die Gate-Struktur einen Opferabschnitt (402) enthält;
Entfernen (304) des Opferabschnitts, um einen Graben (404) innerhalb der Gate-Struktur zu definieren, wobei der Graben gegenüberliegende Seitenflächen (414) und eine darauf definierte Bodenfläche (416) hat;
selektives Ausbilden (314) einer Materialschicht (412) auf oberen Abschnitten der gegenüberliegenden Seitenflächen, wobei untere Abschnitte der gegenüberliegenden Seitenflächen und die Bodenfläche frei von der Materialschicht sind; und
Abscheiden (316) eines Füllmaterials (418) einer Gate-Elektrode (220) auf der Materialschicht, auf den unteren Abschnitten der gegenüberliegenden Seitenflächen und auf der Bodenfläche innerhalb des Grabens.

Description

  • HINTERGRUND
  • Die Halbleiterindustrie hat sich in dem Bemühen um eine höhere Bauelementdichte, höhere Leistung und geringere Kosten in Nanometertechnologie-Verarbeitungsknoten hinein entwickelt. Trotz bahnbrechender Fortschritte bei Werkstoffen und Fertigung hat sich das Skalieren planarer Bauelemente, wie zum Beispiel des herkömmlichen MOSFET, als eine Herausforderung erwiesen. Beispielsweise funktionieren Abscheidungstechniken, Ätztechniken und andere Prozesse, die Flüssigkeiten, Gase oder Plasmas über Bauelementstrukturen zirkulieren, allgemein gut, wenn die Strukturelemente weit voneinander beabstandet sind und für die umgebenden Reaktionsteilnehmer leicht erreichbar sind. Jedoch beschränken schmale Gräben und Hohlräume mit hohem Seitenverhältnis die Zirkulation und reduzieren die Menge der
    Reaktionsteilnehmer, die innerhalb des Grabens verfügbar sind. Dies kann ein ungleichmäßiges Abscheiden oder Ätzen innerhalb des Grabens hervorrufen.
  • Um die Technologie weiter zu entwickeln, suchen Schaltkreisdesigner derzeit nach neuartigen Strukturen, um die Leistung zu steigern. Eine Forschungsrichtung ist die Entwicklung dreidimensionaler Designs, wie zum Beispiel eines rippenartigen Feldeffekttransistors (Fin-like Field Effect Transistor, FinFET). Einen FinFET kann man sich als ein typisches planares Bauelement vorstellen, das aus einem Substrat heraus und in das Gate hinein extrudiert wurde. Ein typischer FinFET wird mit einer dünnen „Rippe“ (oder Rippenstruktur) hergestellt, die sich von einem Substrat aufwärts erstreckt. Der Kanal des FET wird in dieser vertikalen Rippe ausgebildet, und ein Gate wird über der Kanalregion der Rippe ausgebildet (zum Beispiel um sie herum gelegt). Das Herumlegen des Gates um die Rippe vergrößert die Kontaktfläche zwischen der Kanalregion und dem Gate und erlaubt es dem Gate, den Kanal von mehreren Seiten zu steuern. Dies kann auf verschiedene Weise synergistisch ausgenutzt werden, und in einigen Anwendungen ermöglichen FinFETs reduzierte Kurzkanaleffekte, reduzierte Kriechströme und einen höheren Stromfluss. Oder anders ausgedrückt: Sie können schneller, kleiner und effizienter als planare Bauelemente sein.
  • Jedoch haben FinFETs und andere nicht-planare Bauelemente noch kompliziertere Geometrien und können mehr Gräben mit hohem Seitenverhältnis haben, die auszufüllen sind. Dementsprechend waren herkömmliche Techniken zur Bauelementfertigung zwar in gewisser Hinsicht ausreichend, in anderer Hinsicht hingegen weniger zufriedenstellend. Um die stetig zunehmenden Designanforderungen zu erfüllen, werden weitere Fortschritte in der Bauelementfertigung und anderen Bereichen benötigt. Die vorliegende Offenbarung stellt Verbesserungen bereit, die sich auf die Fertigung planarer Bauelemente sowie FinFETs und anderer nicht-planarer Bauelemente beziehen. Der diesbezüglich nächstkommende Stand der Technik wird beispielsweise durch die US 2012 / 0 256 238 A1 , WO 2013 / 095 433 A1 , US 2010 / 0 255 669 A1 und US 2014 / 0 103 404 A1 gebildet.
  • Figurenliste
  • Die vorliegende Offenbarung wird am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind und allein für Veranschaulichungszwecke verwendet werden. Die Abmessungen der verschiedenen Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden. Des Weiteren sind verschiedene Elemente und Merkmale in den Figuren gezeigt, von denen im Interesse der Übersichtlichkeit nicht alle mit einer Bezugszahl versehen sind. Es versteht sich jedoch, dass symmetrische Strukturelemente und Dinge ähnlich angeordnet sind.
    • 1 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 2A ist eine perspektivische Ansicht eines nicht-planaren Halbleiterbauelements gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 2B ist eine Querschnittsansicht des nicht-planaren Halbleiterbauelements, wobei der Querschnitt durch eine Kanalregion vorgenommen wurde, gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 2C ist eine Querschnittsansicht des nicht-planaren Halbleiterbauelements, wobei der Querschnitt durch eine Source/Drain-Region vorgenommen wurde, gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 3 ist ein Flussdiagramm eines Verfahrens zum Herstellen einer Gate-Elektrode gemäß Ausführungsformen der vorliegenden Offenbarung.
    • Die 4-11 sind Querschnittsansichten eines Abschnitts eines nicht-planaren Bauelements, das dem Verfahren zum Herstellen einer Gate-Elektrode unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung.
    • Die 12-19 sind Querschnittsansichten eines Abschnitts eines planaren Bauelements, das dem Verfahren zum Herstellen einer Gate-Elektrode unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 20 ist ein Flussdiagramm eines Verfahrens zum Ausbilden eines Kontakts oder Durchkontakts gemäß Ausführungsformen der vorliegenden Offenbarung.
    • Die 21-26B sind Querschnittsansichten eines Abschnitts eines planaren Bauelements, das dem Verfahren zum Ausbilden eines Kontakts unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung.
    • Die 27A und 27B sind Querschnittsansichten einer Source/Drain-Region eines nicht-planaren Bauelements, das dem Verfahren zum Herstellen eines Kontakts unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung.
    • Die 28A und 28B sind Querschnittsansichten einer Kanalregion eines nicht-planaren Bauelements, das dem Verfahren zum Herstellen eines Kontakts unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung.
    • Die 29A und 29B sind Querschnittsansichten eines Halbleiterbauelements, das dem Verfahren zum Herstellen eines Durchkontakts unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung betrifft allgemein die Herstellung von IC-Bauelementen, und betrifft insbesondere das Ausbilden leitfähiger Strukturelemente wie zum Beispiel Gates, Kontakte und Durchkontakte von Bauelementen.
  • Es versteht sich, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale verschiedener Ausführungsformen bereitstellt. Konkrete Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele, und sie sollen nicht einschränkend sein. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen. Darüber hinaus kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen enthalten, bei denen weitere Merkmale zwischen den ersten und zweiten Merkmalen ausgebildet sein können, so dass die ersten und zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Wenn zum Beispiel das Bauelement in den Figuren umgedreht wird, so wären Elemente, die als „unter“ oder „unterhalb“ anderer Elemente oder Strukturelemente beschrieben sind, dann „über“ den anderen Elementen oder Strukturelementen ausgerichtet sein. Das heißt, der beispielhafte Begriff „darunter“ kann eine Ausrichtung sowohl darüber als auch darunter umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Es wird ein Prozess zum Herstellen leitfähiger Strukturelemente beschrieben, der ein verbessertes Ausfüllen von Spalten in Gräben mit hohem Seitenverhältnis ermöglicht. Die Technik reduziert (und beseitigt sogar) Verengungen, Leerstellen und Diskontinuitäten, die bei anderen Abscheidungstechniken auftreten können, und ist nützlich zum Ausbilden von Gates, Kontakten, Durchkontakten und anderen Strukturen von Bauelementen. Als Kontext veranschaulichen 1 und die 2A-2C planare und nicht-planare Halbleiterbauelemente, und einige ihrer Strukturelemente können durch die Prozesse der vorliegenden Offenbarung gebildet werden. Natürlich sind diese Strukturelemente lediglich beispielhaft, und die Technik kann dafür verwendet werden, jedes geeignete Strukturelement in jeder beliebigen Art von Bauelementen zu bilden.
  • Wenden wir uns zuerst 1 zu, die eine Querschnittsansicht eines Halbleiterbauelements 100 gemäß Ausführungsformen der vorliegenden Offenbarung veranschaulicht. 1 wurde im Interesse einer besseren Übersichtlichkeit und zu besseren Veranschaulichung des Konzepts der vorliegenden Offenbarung vereinfacht. Das Halbleiterbauelement 100 ist für einen planaren MOSFET typisch und ist sowohl für Metalloxidhalbleiter-Transistorbauelemente vom n-Typ (als NMOS-Bauelemente bezeichnet) als auch für Metalloxidhalbleiter-Transistorbauelemente vom p-Typ (als PMOS-Bauelemente bezeichnet) beispielhaft. Das Bauelement 100 wird auf einem Substrat 102 gebildet, wie zum Beispiel einem Volumensiliziumsubstrat. Alternativ kann das Substrat 102 einen elementaren (aus einem einzigen Element bestehenden) Halbleiter, wie zum Beispiel Silizium oder Germanium in einer kristallinen Struktur; einen Verbundhalbleiter, wie zum Beispiel Silizium-Germanium, Siliziumcarbid, Gallium-Arsen, Gallium-Phosphid, Indium-Phosphid, Indium-Arsenid und/oder Indium-Antimonid; und/oder Kombinationen davon umfassen. Zu möglichen Substraten 102 gehört auch ein Silizium-auf-Isolator (SOI)-Substrat. SOI-Substrate werden mittels Trennung durch Implantierung von Sauerstoff (SIMOX), Waferbondung und/oder andere geeignete Verfahren hergestellt. In anderen Beispielen kann das Substrat 102 eine mehrschichtige Halbleiterstruktur enthalten.
  • Das Substrat 102 kann verschiedene dotierte Regionen (zum Beispiel Mulden vom p-Typ oder Mulden vom n-Typ) enthalten, wie zum Beispiel die veranschaulichten Source/Drain-Regionen 104. Die dotierten Regionen können in Abhängigkeit von den Designanforderungen mit Dotanden vom p-Typ, wie zum Beispiel Phosphor oder Arsen, und/oder mit Dotanden vom n-Typ, wie zum Beispiel Bor oder BF2, dotiert sein. Die dotierten Regionen können direkt auf dem Substrat, in einer P-Muldenstruktur, in einer N-Muldenstruktur, in einer Doppelmuldenstruktur oder mittels einer erhabenen Struktur gebildet werden. Dotierte Regionen können durch Implantierung von Dotandenatomen, in-situdotiertes epitaxiales Wachstum und/oder andere geeignete Techniken gebildet werden. In einigen Ausführungsformen enthalten die dotierten Regionen Halo- oder Taschenregionen, die Kurzkanaleffekte (zum Beispiel Durchstoßeffekte) reduzieren können, und können durch Neigungswinkel-Ionenimplantierung oder eine andere geeignete Technik gebildet werden.
  • Das Halbleiterbauelement 100 kann eine Gate-Struktur 106 enthalten, die auf dem Substrat zwischen den Source/Drain-Regionen 104 angeordnet ist. Der Fluss von Trägern (Elektronen für ein n-Kanal-Bauelement und Löcher für ein p-Kanal-Bauelement) durch eine Kanalregion zwischen den Source/Drain-Regionen 104 wird durch eine Spannung gesteuert, die an die Gate-Struktur 106 angelegt wird. Zu geeigneten Gate-Strukturen 106 gehören sowohl Polysilizium- als auch Metall-Gates. In einer Ausführungsform, die einen Gate-first-Prozess verwendet, ist die Gate-Struktur 106 ein funktionales Gate. Umgekehrt kann in einer Ausführungsform, die einen Gate-last-Prozess verwendet, die Gate-Struktur 106 ein funktionales Gate oder ein Opfer- oder Dummy-Gate sein. In dem beispielhaften Gate-last-Prozess wird ein Abschnitt einer Opfer-Gate-Struktur entfernt und durch ein funktionales Gate-Material, wie zum Beispiel ein Metall, ersetzt, um eine funktionale Gate-Struktur 106 zu bilden. Die Gate-Struktur 106 kann mehrere Schichten enthalten, und in der veranschaulichten Ausführungsform enthält die Gate-Struktur 106 eine Grenzschicht (Interfacial Layer, IL) 108, eine Dielektrikumschicht 110, eine Deckschicht 112 und eine Gate-Elektrode 114. In einigen Ausführungsformen werden Seitenwand-Abstandshalter 116 an einer oder mehreren Seitenflächen der Gate-Struktur gebildet.
  • Um diese Merkmale ausführlicher zu beschreiben, ist die Grenzschicht 108 auf dem Substrat 102 angeordnet und kann ein Grenzflächenmaterial wie zum Beispiel ein Siliziumoxid, ein Siliziumnitrid, ein Siliziumoxynitrid, andere Halbleiteroxide, andere geeignete Grenzflächematerialien und/oder Kombinationen davon enthalten. Die Grenzschicht 108 kann unter Verwendung eines beliebigen geeigneten Prozesses, wie zum Beispiel thermisches Wachstum, Atomschichtabscheidung (ALD), chemisches Aufdampfen (CVD), CVD mit hoch-dichtem Plasma (HDP-CVD), physikalisches Aufdampfen (PVD), Aufschleudern und/oder andere geeignete Abscheidungsprozesse, auf jede geeignete Dicke ausgebildet werden.
  • Die Gate-Dielektrikumschicht 110 ist auf der Grenzschicht 108 angeordnet und kann ein oder mehrere dielektrische Materialien umfassen, die gemeinhin durch ihre Dielektrizitätskonstante relativ zu Siliziumdioxid gekennzeichnet sind. Das heißt, die Gate-Dielektrikumschicht 110 kann ein dielektrisches Material mit hohem K-Wert, wie zum Beispiel HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirkonoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid (HfO2-Al2O3)-Legierung, andere geeignete dielektrische Materialien mit hohem K-Wert und/oder Kombinationen davon enthalten. Außerdem oder alternativ kann die Gate-Dielektrikumschicht 110 andere Dielektrika, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbid, amorpher Kohlenstoff, Tetraethylorthosilikat (TEOS), anderes geeignetes dielektrisches Material und/oder Kombinationen davon enthalten. Die Gate-Dielektrikumschicht 110 kann unter Verwendung eines beliebigen geeigneten Prozesses, wie zum Beispiel ALD, CVD, HDP-CVD, PVD, Aufschleudern und/oder andere geeignete Abscheidungsprozesse, auf jede geeignete Dicke ausgebildet werden.
  • Die beispielhafte Gate-Struktur 106 kann eine Deckschicht 112 enthalten, die auf der Gate-Dielektrikumschicht 110 angeordnet ist. Die Deckschicht 112 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, andere Halbleiteroxide, andere Halbleiternitride, andere geeignete Materialien und/oder Kombinationen davon enthalten.
  • Eine Gate-Elektrode 114 ist über der Gate-Dielektrikumschicht 110 und der Deckschicht 112, sofern vorhanden, angeordnet. Ungeachtet der Benennungskonventionen, wie zum Beispiel MOSFET, enthält das Halbleiterbauelement 100 auch Ausführungsformen mit Polysilizium-haltigen Gate-Elektroden 114 sowie metallhaltigen Elektroden 114. Die Gate-Elektrode 114 kann eine mehrschichtige Struktur aufweisen, die eines oder mehrere von Folgendem enthält: eine Adhäsionsschicht, eine Benetzungsschicht, eine Auskleidungsschicht, und eine metallische Füllschicht. Dementsprechend kann die Gate-Elektrode 114 jedes geeignete Material enthalten, wie zum Beispiel Polysilizium, Aluminium, Kupfer, Titan, Tantal, Wolfram, Molybdän, Tantalnitrid, Nickelsilicid, Cobaltsilicid, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierungen, andere geeignete Materialien und/oder Kombinationen davon.
  • In einigen Ausführungsformen, die einen Gate-last-Prozess verwenden, enthält die Gate-Elektrode 114 einen Opfer- oder Dummy-Abschnitt, der Polysilizium, ein Dielektrikum, ein Maskierungsmaterial und/oder andere geeignete Materialien enthält. In solchen Ausführungsformen kann der Opferabschnitt ganz oder teilweise durch einen geeigneten Nass- und/oder Trockenätzprozess entfernt und durch eine andere Gate-Elektrode, wie zum Beispiel eine metallhaltige Gate-Elektrode 114, ersetzt werden. Wie unten ausführlicher beschrieben, eignet sich die Abscheidungstechnik der vorliegenden Offenbarung zur Verwendung beim Ausbilden eines metallischen Gates in einer Ausnehmung, die durch das Entfernen eines Opfer-Gate-Abschnitts entstanden ist, selbst wenn das hohe Seitenverhältnis (Verhältnis von Tiefe zu Breite) der Ausnehmung Schwierigkeiten für herkömmliche Abscheidungsprozesse mit sich bringen kann.
  • In einigen Ausführungsformen werden Gate-Abstandshalter 116 oder Seitenwand-Abstandshalter auf jeder Seite der Gate-Struktur 106 (an den Seitenwänden der Gate-Struktur 106) gebildet. Die Gate-Abstandshalter 116 können dafür verwendet werden, die Source/Drain-Regionen 104 auszurichten, und können eine steife Oberfläche bereitstellen, um ein Zusammenbrechen der Gräben während eines Gate-Ersetzungsprozesses zu verhindern. Die Gate-Abstandshalter 116 können jedes geeignete dielektrische Material, wie zum Beispiel ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleitercarbid, ein Halbleiteroxynitrid, andere geeignete Materialien und/oder Kombinationen davon enthalten.
  • Um das Halbleiterbauelement 100 in einen Schaltkreis zu integrieren, kann eine Interconnect-Struktur auf dem Bauelement 100 gebildet werden. In der veranschaulichten Ausführungsform enthält die Interconnect-Struktur eine Anzahl von Leiterbahnen 118, die zwischen Schichten eines Zwischenebenen-Dielektrikums (Inter-level Dielectric, ILD) 120 eingefügt sind. Das ILD 120 kann jedes geeignete dielektrische Material umfassen, wie zum Beispiel ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiteroxynitrid, ein Halbleitercarbid, TEOS-Oxid, Phosphosilikatglas (PSG), Borphosphosilikatglas (BPSG), fluoriertes Siliciumdioxidglas (FSG), kohlenstoffdotiertes Siliziumoxid, Black Diamond®, Xerogel, Aerogel, amorpher fluorierter Kohlenstoff, Parylen, BCB (bis-Benzocyclobuten), SiLK (Dow Chemical, Midland, Michigan), Polyimid, andere geeignete Materialien und/oder Kombinationen davon. Die ILD 120-Schichten fungieren als ein Isolator, der die Leiterbahnen 118 stützt und isoliert. Durchkontakte 122 erstrecken sich durch die ILD 120-Schichten, um Leiterbahnen 118 an verschiedenen horizontalen Positionen zu verbinden, und Kontakte 124 erstrecken sich durch die ILD 120-Schichten, um mit Source/Drain-Regionen 104, Gate-Strukturen 106 und anderen Strukturelementen am oder nahe dem Substrat 102 verbunden zu werden. Wie gezeigt werden wird, eignet sich die Technik der vorliegenden Offenbarung zum Ausbilden von Kontakten 124 und Durchkontakten 122. Natürlich sind die Kontakte 124, Durchkontakte 122 und die oben angesprochene Gate-Elektrode 114 lediglich einige Beispiele von Strukturelementen von Bauelementen, die durch diese Technik gebildet werden können.
  • Während 1 beispielhafte Strukturelemente planarer Bauelemente hervorhebt, die durch die hier besprochene Technik gebildet werden können, veranschaulichen 2A-2C beispielhafte Strukturelemente eines nicht-planaren Bauelements, die durch die hier besprochene Technik gebildet werden können. 2A ist eine perspektivische Ansicht eines nicht-planaren Halbleiterbauelements 200 gemäß Ausführungsformen der vorliegenden Offenbarung. 2B ist eine Querschnittsansicht eines Abschnitts des Halbleiterbauelements 200, wobei der Querschnitt durch eine Kanalregion (entlang Ebene 202) verläuft, gemäß Ausführungsformen der vorliegenden Offenbarung. 2C ist eine Querschnittansicht eines Abschnitts des Halbleiterbauelements 200, wobei der Querschnitt durch eine Source/Drain-Region (entlang Ebene 204) vorgenommen wurde, gemäß Ausführungsformen der vorliegenden Offenbarung. Die 2A-2C wurden im Interesse einer besseren Übersichtlichkeit und zur besseren Veranschaulichung des Konzepts der vorliegenden Offenbarung vereinfacht.
  • Wir wenden uns den 2A-2C zu. Das Halbleiterbauelement 200 enthält ein Substrat 102 oder einen Wafer mit einer oder mehreren darauf ausgebildeten Rippenstrukturen 206. Die Rippenstrukturen 206 sind repräsentativ für alle erhabenen Strukturelemente, und obgleich die veranschaulichten Ausführungsformen FinFET-Rippenstrukturen 206 enthalten, enthalten weitere Ausführungsformen andere erhabene aktive und passive Bauelemente, die auf dem Substrat 102 ausgebildet sind. Die veranschaulichten Rippenstrukturen 206 umfassen jeweils ein Paar gegenüberliegender Source/Drain-Regionen 208, die verschiedene dotierte Halbleitermaterialien enthalten können, und eine Kanalregion 210, die zwischen den Source/Drain-Regionen 208 angeordnet ist. Der Fluss von Trägern durch die Kanalregion 210 wird durch eine Spannung gesteuert, die an eine Gate-Struktur 212 angelegt wird, die sich neben der Kanalregion 210 befindet und um diese herum gelegt ist. Eine der Gate-Strukturen 212 ist durchscheinend gezeigt, um die darunterliegende Kanalregion 210 besser zu veranschaulichen. In der veranschaulichten Ausführungsform erhebt sich die Kanalregion 210 über die Ebene des Substrats 102, auf dem sie ausgebildet ist, und dementsprechend kann die Rippenstruktur 206 als ein „nicht-planares“ Bauelement bezeichnet werden. Die erhabene Kanalregion 210 stellt eine größere Oberfläche nahe der Gate-Struktur 212 bereit als in vergleichbaren planaren Bauelemente. Dies verstärkt die Wechselwirkungen elektromagnetischer Felder zwischen der Gate-Struktur 212 und der Kanalregion 210, wodurch Kriechströme und Kurzkanaleffekte, die bei kleineren Bauelementen entstehen, reduziert werden können. Auf diese Weise erbringen in vielen Ausführungsformen FinFETs und andere nicht-planare Bauelemente eine bessere Leistung auf einer kleineren Grundfläche als ihre planaren Gegenstücke.
  • Die Elemente des Halbleiterbauelements 200 werden nun noch etwas ausführlicher beschrieben. Das Substrat 102 kann im Wesentlichen dem Substrat 102 von 1 ähneln und kann jedes geeignete Halbleiter- und/oder Nicht-Halbleitermaterial enthalten. Zum Beispiel kann das Substrat 102 eine oder mehrere Schichten eines elementaren Halbleiters, wie zum Beispiel Silizium oder Germanium; einen Verbundhalbleiter, wie zum Beispiel Silizium-Germanium, Siliziumcarbid, Gallium-Arsen, Gallium-Phosphid, Indium-Phosphid, Indium-Arsenid und/oder Indium-Antimonid; ein Nicht-Halbleitermaterial, wie zum Beispiel Kalknatronglas, Kieselglas, Quarzglas, Kalziumfluorid (CaF2); andere geeignete Materialien; und/oder Kombinationen davon enthalten.
  • Die Rippenstrukturen 206 werden auf dem Substrat 102 gebildet, indem umgebende Abschnitte des Substrats 102 ausgespart werden und die Rippenstrukturen 206 übrig bleiben, und/oder indem Material abgeschieden wird, um die Rippenstrukturen 206 auf dem Substrat 102 aufwachsen zu lassen. Nachdem eine Gate-Struktur 212 gebildet wurde, um die Kanalregionen 210 der Rippenstrukturen zu schützen, kann zusätzliches Halbleitermaterial zu den Source/Drain-Regionen 208 der Rippenstruktur 206 hinzugefügt werden. In vielen Ausführungsformen wird das zusätzliche Material durch einen oder mehrere Epitaxie- oder Epitaxial (epi)-Prozesse abgeschieden, wodurch Si-Strukturelemente, SiGe-Strukturelemente und/oder andere geeignete Strukturelemente in einem kristallinen Zustand auf der Rippenstruktur 206 gezüchtet werden. Zu geeigneten Epitaxie-Prozessen gehören CVD-Abscheidungstechniken (zum Beispiel Dampfphasenepitaxie (VPE) und/oder Ultrahochvakuum-CVD (UHV-CVD)), Molekularstrahlepitaxie und/oder andere geeignete Prozesse. Das Material der Source/Drain-Regionen 208 kann während des Epitaxie-Prozesses in-situ dotiert werden, indem Dotierungsspezies eingearbeitet werden, die Dotanden vom p-Typ, wie zum Beispiel Bor oder BF2; Dotanden vom n-Typ, wie zum Beispiel Phosphor oder Arsen; und/oder andere geeignete Dotanden, einschließlich Kombinationen davon, enthalten. Wenn die Source/Drain-Regionen 208 nicht in-situ dotiert werden, so wird ein Implantierungsprozess (d. h. ein Grenzschicht-Implantierungsprozess) ausgeführt, um die Regionen 208 zu dotieren.
  • Die Gate-Struktur 212 wird auf einer oder mehreren der Rippenstrukturen 206 gebildet und kann eine Grenzschicht 214, eine Gate-Dielektrikumschicht 216, eine Deckschicht 218 und eine Gate-Elektrode 220 enthalten, die auf der Kanalregion 210 der Rippenstrukturen 206 angeordnet und um diese herum gelegt ist. Jedes dieser Elemente kann in seiner Zusammensetzung im Wesentlichen seinen planaren Bauelement-Gegenstücken ähneln. Zum Beispiel kann die Grenzschicht 214 ein Oxid, HfSiO, ein Nitrid, ein Oxynitrid und/oder ein anderes geeignetes Material enthalten und kann durch ein beliebiges geeignetes Verfahren abgeschieden werden, wie zum Beispiel thermische Oxidation, ALD, CVD, Ozonoxidation usw. Die Gate-Dielektrikumschicht 216 kann jedes geeignete Dielektrikum enthalten, wie zum Beispiel ein dielektrisches Material mit hohem K-Wert, einschließlich: LaO, AlO, ZrO, TiO, Ta2O5, Y2O3, SrTiO3 (STO), BaTiO3 (BTO), BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba,Sr)TiO3 (BST), Al2O3, Si3N4, Oxynitride (SiON) und/oder andere geeignete Materialien. Die Deckschicht 218 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, andere Halbleiteroxide, andere Halbleiternitride, andere geeignete Materialien und/oder Kombinationen davon umfassen.
  • Die Gate-Elektrode 220 ist auf der Gate-Dielektrikumschicht 216 und auf der Deckschicht 218, sofern vorhanden, angeordnet und enthält in verschiedenen Beispielen Polysilizium, Metalle, Metalllegierungen, Metallverbindungen und/oder nicht-metallische Leiter. Zu geeigneten Metallen gehören W, Al, Cu, Ti, Ag, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN und/oder sonstige andere geeignete Materialien. In einigen Ausführungsformen werden verschiedene Gate-Materialien für nMOS- und pMOS-Bauelemente verwendet. Die Gate-Elektrode 220 kann eine mehrschichtige Struktur haben, die eines oder mehrere von Folgendem enthält: eine Adhäsionsschicht, eine Benetzungsschicht, eine Auskleidungsschicht und eine metallische Füllschicht. Wie bei dem planaren Bauelement kann die Technik der vorliegenden Offenbarung dafür verwendet werden, die Gate-Elektrode 220 als Teil eines Gate-Ersetzungsprozesses oder einer anderen Gate-Bildungstechnik zu bilden.
  • Die Gate-Struktur 212 kann ebenfalls eine oder mehrere Seitenwandbeabstandungsschichten 222 enthalten, von denen zwei gezeigt sind. Zu geeigneten Materialien für die Seitenwandbeabstandungsschichten 222 gehören Dielektrika, wie zum Beispiel Halbleiteroxide, Halbleiternitride, Halbleiteroxynitride, Halbleitercarbide und/oder andere Dielektrika. In einigen Beispielen enthalten die Seitenwandbeabstandungsschichten 222 abwechselnde Schichten verschiedener Dielektrika, wie zum Beispiel eine erste Halbleiteroxid-Beabstandungsschicht und eine zweite Halbleiternitrid-Beabstandungsschicht. Es kann eine beliebige aus einer Anzahl von Techniken verwendet werden, um die Seitenwandbeabstandungsschichten 222 zu bilden, wie zum Beispiel CVD, PVD, ALD und/oder andere geeignete Abscheidungstechniken.
  • Ähnlich dem beispielhaften planaren Bauelement wird eine Interconnect-Struktur auf dem Substrat 102 und auf der Gate-Struktur 212 angeordnet, die eine Anzahl von Leiterbahnen 118 enthält, die zwischen Schichten eines Zwischenebenen-Dielektrikums (ILD) 120 angeordnet sind. Der besseren Übersichtlichkeit wegen ist die Interconnect-Struktur nicht in 2A veranschaulicht, damit andere Strukturelemente nicht in den Hintergrund treten. Wie in dem planaren Beispiel von 1 eignet sich die Technik der vorliegenden Offenbarung zum Herstellen von Kontakten 124 und Durchkontakten 122 innerhalb der Interconnect-Struktur des nicht-planaren Bauelements 200.
  • Eine Anwendung, die sich der hier besprochenen Technik bedient, um eine Gate-Elektrode zu bilden, wird mit Bezug auf die 3-11 beschrieben. 3 ist ein Flussdiagramm des Verfahrens 300 zum Bilden einer Gate-Elektrode gemäß Ausführungsformen der vorliegenden Offenbarung. Es versteht sich, dass zusätzliche Schritte vor, während und nach dem Verfahren 300 bereitgestellt werden können und dass einige der beschriebenen Schritte in anderen Ausführungsformen des Verfahrens 300 ersetzt oder weggelassen werden können. Die 4-11 sind Querschnittsansichten eines Abschnitts eines nicht-planaren Bauelements 200, das dem Verfahren 300 zum Bilden der Gate-Elektrode unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung. Beispiele, die das Verfahren 300 auf ein planares Bauelement anwenden, werden mit Bezug auf spätere Figuren beschrieben.
  • Wir wenden uns Block 302 von 3 sowie 4 zu, wo ein Substrat 102 empfangen wird, das ein Halbleiterbauelement 200 enthält. Das Substrat 102 und das Halbleiterbauelement 200 können jeweils im Wesentlichen denen der 2A-2C ähneln, und im Interesse der Kürze werden ähnliche Elemente davon nicht erneut beschrieben. In der Ausführungsform von 4 enthält das Halbleiterbauelement 200 einen Abschnitt einer Gate-Struktur 212 im Wesentlichen ähnlich der von 2A. Die Gate-Struktur enthält eine Opfer-Gate-Elektrode 402, die Polysilizium, ein Dielektrikum, ein Maskierungsmaterial und/oder ein anderes geeignetes Material enthalten kann. Wir wenden uns Block 304 von 3 sowie 5 zu, wo die Opfer-Gate-Elektrode 402 entfernt wird, wodurch ein Graben 404 zurückbleibt, der durch die Seitenwandbeabstandungsschichten 222 definiert wird. Teilweise aufgrund der Geometrie des Grabens 404 kann sich das Ausbilden von Schichten innerhalb des Grabens 404 als eine Herausforderung erweisen. Zum Beispiel kann der Graben 404 ein hohes Seitenverhältnis und/oder schmale innere Hohlräume haben, wo die Abscheidungsreaktionsteilnehmer nicht gut zirkulieren.
  • Eine Gate-Dielektrikumschicht 216 der Gate-Struktur 212 kann entweder vor oder nach dem Entfernen der Opfer-Gate-Elektrode 402 gebildet werden. In dem Beispiel von Block 306 von 3 und 6 wird die Gate-Dielektrikumschicht 216 innerhalb des Grabens 404 gebildet, nachdem die Opfer-Gate-Elektrode 402 entfernt wurde. In der veranschaulichten Ausführungsform wird die Gate-Dielektrikumschicht 216 auf der Grenzschicht 214 in dem Graben 404 gebildet und erstreckt sich außerdem entlang der vertikalen Oberflächen der Seitenwandbeabstandungsschichten 222 dergestalt, dass sich die Abschnitte der Gate-Dielektrikumschicht 216 auf den vertikalen Oberflächen über den Abschnitten der Gate-Dielektrikumschicht 216 auf der Grenzschicht 214 erstrecken. Dadurch entsteht eine U-förmige Struktur. In einigen Ausführungsformen wird eine hochkonforme Abscheidungstechnik, wie zum Beispiel CVD oder ALD, verwendet, um die Gate-Dielektrikumschicht 216 in der U-förmigen Konfiguration abzuscheiden, obgleich auch nicht-konforme Abscheidungstechniken verwendet werden können. In diesen und anderen Ausführungsformen gehören zu geeigneten Abscheidungsprozessen CVD, CVD mit hoch-dichtem Plasma (HDP-CVD), ALD, PVD, Aufschleudern und/oder andere geeignete Abscheidungsprozesse. Die Gate-Dielektrikumschicht 216 kann eine ähnliche Zusammensetzung haben wie die in den 1-2C.
  • Eine Austrittsarbeitsschicht 406 der Gate-Struktur 212 kann ebenfalls entweder vor oder nach dem Entfernen der Opfer-Gate-Elektrode 402 ausgebildet werden. In dem Beispiel von Block 308 von 3 und 6 wird die Austrittsarbeitsschicht 406 auf der Gate-Dielektrikumschicht 216 innerhalb des Grabens 404 ausgebildet, nachdem die Opfer-Gate-Elektrode 402 entfernt wurde. Die Austrittsarbeitsschicht 406 kann dafür verwendet werden, die Schwellenspannung des resultierenden Halbleiterbauelement abzustimmen, und kann zu diesem Zweck ein Material enthalten, das für die Art des herzustellenden Bauelements 200 spezifisch ist (zum Beispiel Austrittsarbeitsmaterial vom n-Typ für ein Bauelement vom n-Typ, Austrittsarbeitsmaterial vom p-Typ für ein Bauelement vom p-Typ). Zu beispielhaften Austrittsarbeitsmetallen vom p-Typ gehören TiN, TaN, Ru, Mo, Al, WN, ZrSi2, MoSi2, TaSi2, NiSi2, WN, andere geeignete Austrittsarbeitsmaterialien vom p-Typ und/oder Kombinationen davon. Zu beispielhaften Austrittsarbeitsmetallen vom n-Typ gehören Ti, Ag, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, andere geeignete Austrittsarbeitsmaterialien vom n-Typ und/oder Kombinationen davon. Die Austrittsarbeitsschicht 406 kann mehrere Schichten enthalten und kann durch CVD, PVD und/oder andere geeignete Prozesse auf jede geeignete Dicke abgeschieden werden. In der veranschaulichten Ausführungsform erstreckt sich die Austrittsarbeitsschicht 406 entlang der vertikalen Oberflächen der Gate-Dielektrikumschicht 216, um eine U-förmige Struktur zu bilden.
  • Wir wenden uns Block 310 von 3 sowie 7 zu. Eine Benetzungsschicht 408 kann auf der Gate-Dielektrikumschicht 216 und/oder der Austrittsarbeitsschicht 406 abgeschieden werden. Die Benetzungsschicht 408 verstärkt die Bondung zwischen den Schichten und kann eine gleichmäßige Abscheidung der anschließenden Schichten unterstützen. In verschiedenen Beispielen enthält die Benetzungsschicht 408 Ti, Ta, Ni, Co, andere Metalle und/oder Kombinationen davon. Die Benetzungsschicht 408 kann innerhalb des Grabens 404 unter Verwendung jeder geeigneten Abscheidungstechnik ausgebildet werden, wie zum Beispiel ALD, CVD und/oder Sputtern, und kann auf jede geeignete Dicke ausgebildet werden.
  • Wir wenden uns Block 310 von 3 sowie 8 zu. Eine Sperrschicht 410 kann auf der Benetzungsschicht 408 abgeschieden werden. Die Sperrschicht 410 kann strukturiert werden, um zu verhindern, dass anschließende Abscheidungsprozesse andere Schichten des Bauelements 200 degradieren. Zum Beispiel neigen einige Metalle dazu, während der Abscheidung und selbst nach vollendeter Fertigung in Silizium-haltige Schichten hinein zu diffundieren. Dementsprechend kann die Sperrschicht 410 TiN, TaN und/oder andere geeignete Metalle, Metalloxide und/oder Metallnitride enthalten. Ähnlich der Benetzungsschicht 408 kann die Sperrschicht 410 innerhalb des Grabens 404 unter Verwendung jedes geeigneten Prozesses abgeschieden werden, wie zum Beispiel ALD, CVD und/oder Sputtern, und kann auf jede geeignete Dicke abgeschieden werden. In einigen Ausführungsformen scheidet ein einziger Abscheidungsschritt ein Metall ab, das sowohl der Benetzungsschicht 408 als auch der Sperrschicht 410 gemein ist. Das Metall der Sperrschicht 410 kann dann einer Oxidation, Nitridierung oder sonstigen Prozessen unterzogen werden, um ein Oxid, Nitrid und/oder eine sonstige Metallverbindung in der Sperrschicht 410 zu bilden.
  • Obgleich ein Füllmaterial direkt auf der Sperrschicht 410 abgeschieden werden kann, ist festgestellt worden, dass, wenn das Seitenverhältnis des Grabens 404 größer wird, selbst konforme Abscheidungsprozesse dazu neigen, Material nahe dem oberen Ende des Grabens 404 schneller abzuscheiden. Das kann dazu führen, dass sich der oberste Abschnitt des Grabens 404 schließt, während immer noch Leerstellen im unteren Abschnitt des Grabens 404 vorhanden sind. Diese Tendenz zum Entstehen von Leerstellen wird besonders akut, wenn die Graben-Seitenverhältnisse sich 10:1 (Tiefe:Breite) nähern oder überschreiten, obgleich dies auch bei viel kleineren Seitenverhältnissen zu beobachten ist. Dementsprechend wird in einigen Ausführungsformen eine Wachstumssteuerungsschicht 412 auf den gegenüberliegender Grabenseitenflächen 414 ausgebildet, aber nicht unbedingt auf dem Grabenboden 416. Dies ist in Block 314 von 3 und in den 9A und 9B gezeigt. Die Wachstumssteuerungsschicht 412 beeinflusst die Abscheidungsrate der Technik, die zum anschließenden Abscheiden des Füllmaterials verwendet wird. In einer beispielhaften Ausführungsform reduziert die Wachstumssteuerungsschicht 412 die Abscheidungsrate auf den Grabenseitenflächen 414 relativ zur Rate auf dem Grabenboden 416 dergestalt, dass eine ansonsten konforme Abscheidungstechnik den Boden des Grabens 404 schneller füllt als den oberen Abschnitt. Oder anders ausgedrückt: Die Wachstumssteuerungsschicht 412 bewirkt, dass ein ALD-, CVD-, Sputter- und/oder ein sonstiger konformer Abscheidungsprozess den Graben 404 vom Boden aus aufwärts füllt.
  • Die Wachstumssteuerungsschicht 412 kann jedes geeignete Metall, Metalloxid, Metallcarbid, Metallnitrid und/oder Kombinationen davon enthalten und kann sich in der Zusammensetzung beispielsweise von der Sperrschicht 410 unterscheiden. In verschiedenen Ausführungsformen enthält die Wachstumssteuerungsschicht 412 WC, WN, A1C, A1N und/oder andere geeignete Materialien. In einigen Ausführungsformen werden ein oder mehrere Metallbestandteile der Wachstumssteuerungsschicht 412 so ausgewählt, dass sie mit den Metallkomponenten des anschließend abgeschiedenen Füllmaterials 418 übereinstimmen. In einigen solchen Ausführungsformen wird WC oder WN für die Wachstumssteuerungsschicht 412 auf der Basis eines W-haltigen Füllmaterials 418 ausgewählt. In weiteren solchen Ausführungsformen wird AlC oder AlN für die Wachstumssteuerungsschicht 412 auf der Grundlage eines Al-haltigen Füllmaterials 418 ausgewählt.
  • Die Wachstumssteuerungsschicht 412 kann auf jede beliebige Dicke (senkrecht zu den Seitenflächen 414 gemessen) abgeschieden werden, obgleich für Materialien mit geringerer Leitfähigkeit die Wachstumssteuerungsschicht 412 recht dünn sein kann (zum Beispiel zwischen etwa 0,1 nm (1 Å) und maximal etwa 2nm (20 Ä)). Die Wachstumssteuerungsschicht 412 erstreckt sich mindestens entlang der oberen Abschnitte der Seitenflächen 414 und kann sich den gesamten Weg bis zur Bodenfläche 416 erstrecken, wie in 9B gezeigt. Aufgrund der Wachstumssteuerungsschicht 412 hat die Bodenfläche 416 des Grabens 404 eine andere Zusammensetzung als die Grabenseitenwände, die durch die Wachstumssteuerungsschicht 412 definiert werden. Dieser Unterschied kann dafür verwendet werden, anschließende Abscheidungsprozesse abzustimmen.
  • Jede geeignete konforme oder nicht-konforme Abscheidung kann dafür verwendet werden, die Wachstumssteuerungsschicht 412 zu bilden. In verschiedenen Ausführungsformen werden ALD, CVD, Sputtern und/oder andere geeignete Techniken verwendet, um die Wachstumssteuerungsschicht 412 auf den Seitenflächen 414 zu bilden. In einer solchen Ausführungsform wird eine metallische Komponente der Wachstumssteuerungsschicht 412 mittels ALD abgeschieden, und eine anschließende Plasmabehandlung wird mittels eines Stickstoff-haltigen und/oder Kohlenstoff-haltigen Gases ausgeführt, um ein Metallnitrid und/oder Metallcarbid zu bilden. Auch wenn einige dieser Abscheidungstechniken in den meisten Anwendungen konform sind, kann in solchen Ausführungsformen die Geometrie des Grabens 404 verhindern, dass die Reaktionsteilnehmer den Boden des Grabens 404 erreichen. Das heißt, diese Techniken können Material auf den Seitenflächen 414 schneller abscheiden als auf der Bodenfläche 416, wodurch die Schwierigkeit des Ausfüllens des Grabenbodens 416 zu einem Vorteil wird. Auf die Abscheidung kann ein anisotroper Ätzprozess folgen, um alles abgeschiedene Material von der Bodenfläche 416 des Grabens 404 zu entfernen. Zum Beispiel wird in einer Ausführungsform die Wachstumssteuerungsschicht 412 durch Sputtern abgeschieden, gefolgt von einem anisotropen Trockenätzen, das auf abgeschiedenes Material auf der Bodenfläche 416 zielt.
  • Wir wenden uns Block 316 von 3 sowie den 10 und 11 zu. Ein Füllmaterial 418 der Gate-Elektrode 220 kann innerhalb des Grabens 404 auf der Wachstumssteuerungsschicht 412 abgeschieden werden. 10 entspricht den Ausführungsformen von 9A, wo sich die Wachstumssteuerungsschicht 412 nicht bis zur Bodenfläche 416 erstreckt, während 11 den Ausführungsformen von 9B entspricht, wo sich die Wachstumssteuerungsschicht 412 bis zur Bodenfläche 416 erstreckt. Das Füllmaterial 418 kann jeden geeigneten Leiter enthalten, wie zum Beispiel W, Al, Cu, Ti, Ag, Ru, Mo, andere geeignete Metalle und Legierungen davon. Das Füllmaterial 418 kann unter Verwendung jeder geeigneten Technik ausgebildet werden, wie zum Beispiel ALD, CVD und/oder Sputtern. Teilweise aufgrund der Wachstumssteuerungsschicht 412 kann das Füllmaterial 418 auf der Bodenfläche 416 des Grabens 404 schneller abgeschieden werden, als es auf den Seitenflächen 414 abgeschieden wird. In einer konkreten Anwendung reduziert eine Metallcarbid-Wachstumssteuerungsschicht 412 die Abscheidungsrate auf den Seitenflächen 414 um einen Faktor von 10. Anhand von Experimenten und Analysen wurde festgestellt, dass das Ausfüllen von Gräben mit hohem Seitenverhältnis 404 in dieser Weise deutlich das Auftreten von Leerstellen und anderen Defekten in dem Füllmaterial 418 reduziert.
  • Wir wenden uns Block 318 von 3 zu. Eine Planarisierungstechnik wie zum Beispiel chemisch-mechanisches Planarisieren oder Polieren (CMP) kann auf dem Halbleiterbauelement 200 ausgeführt werden, um überschüssiges Material zu entfernen, das sich über den Graben 404 hinaus erstreckt. Wie in Block 320 von 3 zu sehen, kann das Bauelement 200 einer Weiterverarbeitung zugeführt werden.
  • Das Verfahren 300 kann ebenfalls verwendet werden, um eine Gate-Elektrode in einem planaren Bauelement zu bilden, wie mit Bezug auf die 3 und die 12-19 beschrieben ist. Die 12-19 sind Querschnittsansichten eines Abschnitts eines planaren Bauelements 100, das dem Verfahren 300 des Bildens einer Gate-Elektrode unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung.
  • Wir wenden uns Block 302 von 3 sowie 12 zu, wo ein Substrat 102 empfangen wird, das ein Halbleiterbauelement 100 enthält. Das Substrat 102 und das Halbleiterbauelement 100 können jeweils im Wesentlichen jenen von 1 ähneln, und im Interesse der Kürze werden ähnliche Elemente davon nicht erneut beschrieben. In der Ausführungsform von 12 enthält das Halbleiterbauelement 100 einen Abschnitt einer Gate-Struktur 116 im Wesentlichen ähnlich der von 1, die eine Opfer-Gate-Elektrode 402 enthält. Die Opfer-Gate-Elektrode 402 kann Polysilizium, ein Dielektrikum, ein Maskierungsmaterial und/oder andere geeignete Materialien enthalten. Wir wenden uns Block 304 von 3 sowie 13 zu. Die Opfer-Gate-Elektrode 402 wird entfernt, und ein Graben 404 bleibt zurück, der durch die Seitenwand-Abstandshalter 116 definiert wird. Teilweise aufgrund der Geometrie des Grabens 404 kann das Ausbilden von Schichten darin zu einer Herausforderung werden. Zum Beispiel kann der Graben 404 ein hohes Seitenverhältnis und/oder schmale innere Hohlräume haben, wo die Abscheidungsreaktionsteilnehmer nicht gut zirkulieren.
  • Eine Gate-Dielektrikumschicht 110 kann entweder vor oder nach dem Entfernen der Opfer-Gate-Elektrode 402 ausgebildet werden. Dementsprechend wird in Block 306 von 3 und 14 die Gate-Dielektrikumschicht 110 innerhalb des Grabens 404 ausgebildet, nachdem die Opfer-Gate-Elektrode 402 entfernt wurde. In der veranschaulichten Ausführungsform wird die Gate-Dielektrikumschicht 110 auf der Grenzschicht 108 in dem Graben 404 ausgebildet und erstreckt sich auch entlang der vertikalen Oberflächen der Seitenwand-Abstandshalter 116, um eine U-förmige Schicht zu bilden. Zu geeigneten Abscheidungsprozessen gehören CVD, CVD mit hoch-dichtem Plasma (HDPCVD), ALD, PVD, Aufschleudern und/oder andere geeignete Abscheidungsprozesse, und die Gate-Dielektrikumschicht 110 kann in ihrer Zusammensetzung jenen der 1-2C ähneln.
  • Eine Austrittsarbeitsschicht 406 kann ebenfalls entweder vor oder nach dem Entfernen der Opfer-Gate-Elektrode 402 ausgebildet werden. In dem Beispiel von Block 308 von 3 und 14 wird die Austrittsarbeitsschicht 406 auf der Gate-Dielektrikumschicht 110 innerhalb des Grabens 404 ausgebildet, nachdem die Opfer-Gate-Elektrode 402 entfernt wurde. Die Austrittsarbeitsschicht 406 kann ein Material enthalten, das auf die jeweilige Art des ausgebildeten Bauelements 100 abgestimmt ist, und kann in ihrer Zusammensetzung der Austrittsarbeitsschicht 406 von 4 ähneln. In der veranschaulichten Ausführungsform erstreckt sich die Austrittsarbeitsschicht 406 entlang der vertikalen Oberflächen der Gate-Dielektrikumschicht 110, um eine U-Form zu bilden. Die Austrittsarbeitsschicht 406 kann mehrere Schichten enthalten und kann durch CVD, PVD und/oder andere geeignete Prozesse auf jede geeignete Dicke abgeschieden werden.
  • Wir wenden uns Block 310 von 3 sowie 15 zu. Eine Benetzungsschicht 408 kann auf der Gate-Dielektrikumschicht 110 und/oder der Austrittsarbeitsschicht 406 abgeschieden werden. Die Benetzungsschicht 408 kann Ti, Ta, Ni, Co, andere Metalle und/oder Kombinationen davon enthalten und kann durch jede geeignete Technik ausgebildet werden, wie zum Beispiel ALD, CVD oder Sputtern. Die Benetzungsschicht 408 kann innerhalb des Grabens 404 unter Verwendung einer geeigneten Abscheidungstechnik ausgebildet werden, wie zum Beispiel ALD, CVD und/oder Sputtern, und kann auf jede geeignete Dicke ausgebildet werden.
  • Wir wenden uns Block 312 von 3 sowie 16 zu. Eine Sperrschicht 410 kann auf der Benetzungsschicht 408 abgeschieden werden. Die Sperrschicht 410 kann TiN, TaN und/oder andere geeignete Metalle, Metalloxide und/oder Metallnitride enthalten und kann durch jede geeignete Technik abgeschieden werden, wie zum Beispiel ALD, CVD und/oder Sputtern. In einigen Ausführungsformen scheidet ein einziger Abscheidungsschritt ein Metall ab, das sowohl der Benetzungsschicht 408 als auch der Sperrschicht 410 gemein ist. Das Metall der Sperrschicht 410 kann dann einer Oxidation, Nitridierung oder sonstigen Prozessen unterzogen werden, um ein Oxid, Nitrid und/oder eine sonstige Metallverbindung in der Sperrschicht 410 zu bilden.
  • Wir wenden uns Block 314 von 3 und den 17A und 17B. Eine Wachstumssteuerungsschicht 412 wird auf den Grabensseitenflächen 414 ausgebildet, aber nicht unbedingt auf dem Grabenboden 416. Die Wachstumssteuerungsschicht 412 beeinflusst die Abscheidungsrate der Technik, die verwendet wird, um anschließend das Füllmaterial abzuscheiden. Dementsprechend kann die Wachstumssteuerungsschicht 412 jedes geeignete Metall, Metalloxid, Metallcarbid, Metallnitrid und/oder Kombinationen davon enthalten. Zum Beispiel kann die Wachstumssteuerungsschicht 412 WC, WN, AlC, AlN und/oder andere geeignete Materialien enthalten. In einigen Ausführungsformen werden ein oder mehrere Metallbestandteile der Wachstumssteuerungsschicht 412 so ausgewählt, dass sie mit Metallkomponenten des anschließend abgeschiedenen Füllmaterials 418 übereinstimmen.
  • Die Wachstumssteuerungsschicht 412 kann auf jede beliebige Dicke (senkrecht zu den Seitenflächen 414 gemessen) abgeschieden werden, und für Material mit geringerer Leitfähigkeit kann die Wachstumssteuerungsschicht 412 recht dünn sein (zum Beispiel zwischen etwa 0,1 nm (1 Ä) und maximal etwa 2 nm (20 Ä)). Die Wachstumssteuerungsschicht 412 erstreckt sich mindestens entlang den oberen Abschnitten der Seitenflächen 414 und kann sich den ganzen Weg bis zur Bodenfläche 416 erstrecken, wie in 17B gezeigt. Aufgrund der Wachstumssteuerungsschicht 412 hat die Bodenfläche 416 des Grabens 404 eine andere Zusammensetzung als die Grabenseitenwände, die durch die Wachstumssteuerungsschicht 412 definiert werden. Dieser Unterschied kann dafür verwendet werden, anschließende Abscheidungsprozesse abzustimmen.
  • Jede geeignete konforme oder nicht-konforme Abscheidung kann dafür verwendet werden, die Wachstumssteuerungsschicht 412 zu bilden. In verschiedenen Ausführungsformen werden ALD, CVD, Sputtern und/oder andere geeignete Techniken verwendet, um die Wachstumssteuerungsschicht 412 auf den Seitenflächen 414 zu bilden. In einer solchen Ausführungsform wird eine Metallkomponente der Wachstumssteuerungsschicht 412 mittels ALD abgeschieden, und eine anschließende Plasmabehandlung wird mittels eines Stickstoff-haltigen und/oder Kohlenstoff-haltigen Gases ausgeführt, um ein Metallnitrid und/oder Metallcarbid zu bilden. In einigen Anwendungen stützen sich konforme Abscheidungstechniken auf die Geometrie des Grabens 404, um zu verhindern, dass Reaktionsteilnehmer den Boden 416 des Grabens 404 erreichen. Auf die Abscheidung kann ein anisotroper Ätzprozess folgen, um alles abgeschiedene Material von der Bodenfläche 416 des Grabens 404 zu entfernen. Zum Beispiel wird in einer Ausführungsform die Wachstumssteuerungsschicht 412 durch Sputtern abgeschieden, gefolgt von einem anisotropen Trockenätzen, das auf abgeschiedenes Material auf der Bodenfläche 416 zielt.
  • Wir wenden uns Block 316 von 3 sowie den 18 und 19 zu. Ein Füllmaterial 418 der Gate-Elektrode 116 kann innerhalb des Grabens 404 auf der Wachstumssteuerungsschicht 412 abgeschieden werden. 18 entspricht den Ausführungsformen von 17A, wo sich die Wachstumssteuerungsschicht 412 nicht bis zur Bodenfläche 416 erstreckt, während 19 den Ausführungsformen von 17B entspricht, wo sich die Wachstumssteuerungsschicht 412 bis zur Bodenfläche 416 erstreckt. Das Füllmaterial 418 kann jeden geeigneten Leiter enthalten, wie zum Beispiel W, Al, Cu, Ti, Ag, Ru, Mo, andere geeignete Metalle und Legierungen davon. Das Füllmaterial 418 kann unter Verwendung jeder geeigneten Technik ausgebildet werden, wie zum Beispiel ALD, CVD und/oder Sputtern. Teilweise aufgrund der Wachstumssteuerungsschicht 412 kann das Füllmaterial 418 auf der Bodenfläche 416 des Grabens 404 schneller abgeschieden werden als auf den Seitenflächen 414. Es wurde festgestellt, dass das Ausfüllen von Gräben mit hohem Seitenverhältnis 404 in dieser Weise deutlich das Auftreten von Leerstellen und anderen Defekten in dem Füllmaterial 418 reduziert.
  • Wir wenden uns Block 318 von 3 zu. Eine Planarisierungstechnik, wie zum Beispiel chemisch-mechanisches Planarisieren oder Polieren (CMP), kann auf dem Halbleiterbauelement 100 ausgeführt werden, um überschüssiges Material zu entfernen, das sich über den Graben 404 hinaus erstreckt. Wie in Block 320 von 3 zu sehen, kann das Bauelement 100 zur Weiterverarbeitung bereitgestellt werden.
  • Wie oben beschrieben, können die Techniken der vorliegenden Offenbarung auch dafür verwendet werden, Kontakte und Durchkontakte zu bilden. Beispiele davon werden mit Bezug auf die 20-29B beschrieben. 20 ist ein Flussdiagramm des Verfahrens 2000 zum Ausbilden eines Kontakts oder Durchkontakts gemäß Ausführungsformen der vorliegenden Offenbarung. Es versteht sich, dass zusätzliche Schritte vor, während und nach dem Verfahren 2000 bereitgestellt werden können und dass einige der beschriebenen Schritte für andere Ausführungsformen des Verfahrens 2000 ersetzt oder weggelassen werden können. Die 21-26 sind Querschnittsansichten eines Abschnitts eines Bauelements 100, das dem Verfahren 2000 zum Ausbilden einen Kontakts oder Durchkontakts unterzogen wird, gemäß Ausführungsformen der vorliegenden Offenbarung. Die 27A und 27B sind Querschnittsansichten einer Source/Drain-Region eines nicht-planaren Bauelements 200, das dem Verfahren 2000 unterzogen wurde, gemäß Ausführungsformen der vorliegenden Offenbarung. Die 28A und 28B sind Querschnittsansichten einer Kanalregion eines nicht-planaren Bauelements 200, das dem Verfahren 2000 unterzogen wurde, gemäß Ausführungsformen der vorliegenden Offenbarung. Die 29A und 29B sind Querschnittsansichten eines Halbleiterbauelements 2900, das dem Verfahren unterzogen wurde, gemäß Ausführungsformen der vorliegenden Offenbarung.
  • Wir wenden uns Block 2002 von 20 sowie 21 zu, wo ein Substrat 102 empfangen wird, das ein Halbleiterbauelement 100 enthält. Das Substrat 102 und das Halbleiterbauelement 100 können jeweils im Wesentlichen jenen von 1 ähneln, und im Interesse der Kürze werden ähnliche Elemente davon nicht erneut beschrieben. In der veranschaulichten Ausführungsform enthält das Halbleiterbauelement 100 eine oder mehrere Schichten einer ILD 120, die auf der Source/Drain-Regionen 104 und auf der Gate-Struktur 116 angeordnet ist. Wir wenden uns Block 2004 von 20 zu und bleiben bei 21. Eine strukturierte Schicht 2102, wie zum Beispiel eine Photoresistschicht, wird auf der ILD 120 ausgebildet und strukturiert, um Kontakt- oder Durchkontaktregionen frei zu legen. In der Ausführungsform von 21 entsprechen die frei liegenden Kontakt- oder Durchkontaktregionen Kontaktregionen. Die strukturierte Schicht 2102 kann durch Direktschreibe-, Photolithografie- und/oder andere geeignete Prozesse strukturiert werden, und in einer beispielhaften Ausführungsform werden ausgewählte Regionen der strukturierten Schicht 2102 mit photolithografischer Strahlung belichtet, wodurch bewirkt wird, dass eine photoaktive Chemikalie in der strukturierten Schicht 2102 eine chemische Reaktion durchläuft. Ein Entwicklungsprozess wird ausgeführt, der sich auf das Ergebnis der chemischen Reaktion stützt, um belichtete oder unbelichtete Regionen der strukturierten Schicht 2102 selektiv zu entfernen.
  • Wir wenden uns Block 2006 von 20 sowie 22 zu. Die eine oder die mehreren ILD-Schichten 120 werden unter Verwendung der strukturierten Schicht 2102 geätzt, um selektiv die Kontakt- oder Durchkontakt-Aussparungen zu ätzen, wie zum Beispiel die Kontakt-Aussparungen 2202 von 22. Das Ätzen der ILD-Schicht 120 kann jede geeignete Ätztechnik enthalten, wie zum Beispiel Nassätzen, Trockenätzen, reaktives Ionenätzen (RIE) usw., und kann jede geeignete chemische Ätzzusammensetzung oder Kombination davon verwenden. In einer beispielhaften Ausführungsform enthält das Ätzen von Block 2006 einen ersten Ätzvorgang, der eine direktionale oder anisotrope Ätztechnik verwendet, um eine vertikale Ausnehmung zu bilden, und einen zweiten Ätzvorgang, der eine nicht-direktionale oder isotrope Ätztechnik verwendet, um die Ausnehmung zu verbreitern. Die verbleibende strukturierte Schicht 2102 kann entfernt werden, nachdem die eine oder die mehreren ILD-Schichten 120 geätzt wurden.
  • Wir wenden uns Block 2008 von 20 sowie 23 zu. Eine Adhäsionsschicht 2302 wird auf der ILD und innerhalb der geätzten Abschnitte der strukturierten Schicht 2102 ausgebildet. Wie schon der Name nahelegt, kann die Adhäsionsschicht 2302 dafür verwendet werden, die Qualität der Grenzfläche zwischen den bestehenden Materialien zu verbessern, einschließlich der ILD-Schichten 120, der Source/Drain-Regionen 104 und der Gate-Struktur 116 und anschließend abgeschiedener Materialien, wie zum Beispiel ein Füllmaterial der Kontakte oder Durchkontakte. Dementsprechend kann die Adhäsionsschicht 2302 eine oder mehrere Schichten aus leitfähigen Materialien enthalten, wie zum Beispiel Metalle (zum Beispiel Ti, Ta, W, Al, Ni, Cu, Co usw.) und Metallnitride, die mittels ALD, CVD, EP CVD, PEALD, PVD und/oder anderer geeigneter Abscheidungsprozesse abgeschieden werden können. In der vorliegenden Ausführungsform enthält die Adhäsionsschicht 2302 mehrere abgeschiedene Schichten von Ti und TiN. In anderen Ausführungsformen werden eine oder mehrere zusätzliche Schichten hinzugefügt, wie zum Beispiel Sperrschichten.
  • Obgleich die Kontakte 124 durch Abscheiden eines Füllmaterials direkt auf die Adhäsionsschicht 2302 ausgebildet werden können, ist festgestellt worden, dass, wenn das Seitenverhältnis der Kontakt- oder Durchkontakt-Ausnehmung größer wird, Leerstellen und Diskontinuitäten auftreten können, die denen ähneln, die im Kontext von Metall-Gate-Fülltechniken beschrieben wurden. Dementsprechend wird, wie in Block 2010 von 20 und in den 24A und 24B gezeigt, in einigen Ausführungsformen eine Wachstumssteuerungsschicht 2402 auf den Seitenflächen 2404 der Ausnehmung ausgebildet, aber nicht unbedingt auf der Bodenfläche 2406. Die Wachstumssteuerungsschicht 2402 braucht nur den obersten Abschnitt der Seitenflächen 2404 zu bedecken, wie in 24A gezeigt, oder kann sich bis zur Bodenfläche 2406 erstrecken, wie in 24B gezeigt. Die Wachstumssteuerungsschicht 2402 beeinflusst die Abscheidungsrate der Technik, die verwendet wird, um anschließend das Füllmaterial abzuscheiden, und kann die Abscheidungsrate auf den ausgenommenen Seitenflächen 2404 reduzieren, so dass eine ansonsten konforme Abscheidungstechnik den Boden der Ausnehmung schneller füllt als den oberen Abschnitt.
  • Die Wachstumssteuerungsschicht 2402 kann jedes geeignete Metall, Metalloxid, Metallcarbid, Metallnitrid und/oder Kombinationen davon enthalten und kann sich zum Beispiel in ihrer Zusammensetzung von der Adhäsionsschicht 2303 unterscheiden. In verschiedenen Ausführungsformen enthält die Wachstumssteuerungsschicht 2402 WC, WN, AlC, AlN und/oder andere geeignete Materialien. In einigen Ausführungsformen werden ein oder mehrere Metallbestandteile der Wachstumssteuerungsschicht 2402 so ausgewählt, dass sie mit Metallkomponenten des anschließend abgeschiedenen Füllmaterials übereinstimmen. In einigen solchen Ausführungsformen wird WC oder WN für die Wachstumssteuerungsschicht 2402 auf der Basis eines W-haltigen Füllmaterials ausgewählt. In weiteren solchen Ausführungsformen wird AlC oder AlN für die Wachstumssteuerungsschicht 2402 auf der Grundlage eines Al-haltigen Füllmaterials ausgewählt.
  • Die Wachstumssteuerungsschicht 2402 kann auf jede beliebige Dicke (senkrecht zu den Seitenflächen 2404 gemessen) abgeschieden werden, obgleich für Material mit geringerer Leitfähigkeit die Wachstumssteuerungsschicht 2402 recht dünn sein kann (zum Beispiel zwischen etwa 0,1 nm (1 Ä) und maximal etwa 2 nm (20 Ä)). Im Ergebnis der Wachstumssteuerungsschicht 2402 hat die Bodenfläche 2406 der Ausnehmung eine andere Zusammensetzung als die ausgenommenen Seitenwände, die durch die Wachstumssteuerungsschicht 2402 definiert werden. Dieser Unterschied kann dafür verwendet werden, anschließende Abscheidungsprozesse abzustimmen.
  • Jede geeignete konforme oder nicht-konforme Abscheidung kann dafür verwendet werden, die Wachstumssteuerungsschicht 2402 zu bilden. In verschiedenen Ausführungsformen werden ALD, CVD, Sputtern und/oder andere geeignete Techniken verwendet, um die Wachstumssteuerungsschicht 2402 auf den Seitenflächen 2404 zu bilden. In einer solchen Ausführungsform wird eine Metallkomponente der Wachstumssteuerungsschicht 2402 mittels ALD abgeschieden, und eine anschließende Plasmabehandlung wird mittels eines Stickstoff-haltigen und/oder Kohlenstoff-haltigen Gases ausgeführt, um ein Metallnitrid und/oder Metallcarbid zu bilden. Auf die Abscheidung kann ein anisotroper Ätzprozess folgen, um alles abgeschiedene Material von der Bodenfläche 2406 der Ausnehmung 2202 zu entfernen. Zum Beispiel wird in einer Ausführungsform die Wachstumssteuerungsschicht 2402 durch Sputtern abgeschieden, gefolgt von anisotropem Trockenätzen, das auf das abgeschiedene Material auf der Bodenfläche 2406 zielt.
  • Wir wenden uns Block 2012 von 20 sowie 25 zu. Ein Füllmaterial 2502 des Kontakts oder Durchkontakts kann innerhalb der Ausnehmung auf die Wachstumssteuerungsschicht 2402 abgeschieden werden. Das Füllmaterial 2502 kann jeden geeigneten Leiter enthalten, wie zum Beispiel Metalle (zum Beispiel W, Al, Ta, Ti, Ni, Cu usw.), Metalloxide, Metallnitride und/oder Kombinationen davon. Das Kontaktfüllmaterial kann durch jede geeignete Technik abgeschieden werden, wie zum Beispiel PVD (zum Beispiel Sputtern), CVD, EP CVD, ALD, PEALD und/oder Kombinationen davon. Teilweise aufgrund der Wachstumssteuerungsschicht 2402 kann das Füllmaterial 2502 auf der Bodenfläche 2406 der Ausnehmung 2202 schneller abgeschieden werden als auf den Seitenflächen 2404. Anhand von Experimenten und Analysen ist festgestellt worden, dass das Ausfüllen von Aussparungen mit hohem Seitenverhältnis in dieser Weise deutlich das Auftreten von Leerstellen und anderen Defekten in dem Füllmaterial 2502 reduziert.
  • Wir wenden uns Block 2014 von 20 und den 26A und 26B zu. Eine Planarisierungstechnik, wie zum Beispiel chemisch-mechanisches Planarisieren oder Polieren (CMP), kann auf dem Halbleiterbauelement 100 ausgeführt werden, um überschüssige Materialien zu entfernen, die sich über die Aussparungen hinaus erstrecken. 26A entspricht den Ausführungsformen von 24A, wo sich die Wachstumssteuerungsschicht 2402 nicht bis zur Bodenfläche 2406 erstreckt, während 26B den Ausführungsformen von 24B entspricht, wo sich die Wachstumssteuerungsschicht 2402 bis zur Bodenfläche 2406 erstreckt. Wie in Block 2016 von 20 zu sehen, kann das Bauelement 100 zur Weiterverarbeitung bereitgestellt werden.
  • Weitere Beispiele von Kontakten und Durchkontakten, die durch das Verfahren 2000 ausgebildet werden können, sind in den 27A-29B gezeigt. Wenden wir und zuerst den 27A und 27B zu, wo beispielhafte Kontakte 124 zu Source/Drain-Regionen 208 eines nicht-planaren Bauelements 200, die durch die hier besprochenen Techniken ausgebildet werden, offenbart sind. In vielen Aspekten ist das nicht-planare Bauelement 200 im Wesentlichen den 2A-2C ähnlich, und im Interesse der Kürze kann auf eine Wiederholung ähnlicher Strukturen verzichtet werden.
  • In der veranschaulichten Ausführungsform erstrecken sich die Kontakte 124 in das ILD 120 in der vertikalen Richtung und spannen sich über eine oder mehrere Source/Drain-Regionen 208 in der horizontalen Richtung. Dementsprechend wird eine Adhäsionsschicht 2302 der Kontakte 124, im Wesentlichen ähnlich der von 23, auf mindestens einer Oberfläche mindestens einer Source/Drain-Region 208 mittels einer Technik wie zum Beispiel der von Block 2008 von 20 angeordnet. Die Adhäsionsschicht 2302 kann ebenfalls auf dem Substrat 102 zwischen den Source/Drain-Regionen 208 angeordnet werden.
  • Der Kontakt 124 enthält des Weiteren eine Wachstumssteuerungsschicht 2402, die durch einen Prozess wie zum Beispiel den von Block 2010 von 20 ausgebildet wird. Die Wachstumssteuerungsschicht 2402 wird auf den Seitenflächen 2404 des Grabens angeordnet, aber nicht unbedingt auf dem Substrat 102 bis zur Bodenfläche 2406. In Abhängigkeit von der Anwendung kann die Wachstumssteuerungsschicht 2402 auf den Source/Drain-Regionen 208 angeordnet, wie in 27A gezeigt, oder kann in diesen Regionen weggelassen werden, wie in 27B gezeigt. Ein Füllmaterial 2502, wie zum Beispiel das Füllmaterial 2502 von 25, wird auf der Wachstumssteuerungsschicht 2402 angeordnet, um den Kontakt 124 zu vollenden.
  • Wir wenden uns den 28A und 28B zu, wo beispielhafte Kontakte 124 zu einer Gate-Struktur 212 eines nicht-planaren Bauelements 200, die durch die hier besprochenen Techniken ausgebildet werden, offenbart sind. In vielen Aspekten ähnelt das nicht-planare Bauelement 200 im Wesentlichen dem der 2A-2C, und im Interesse der Kürze kann auf eine Widerholung ähnlicher Strukturen verzichtet werden. Die Kontakte 124 enthalten eine Adhäsionsschicht 2302 im Wesentlichen ähnlich der von 23. Die Adhäsionsschicht 2302 wird innerhalb einer Ausnehmung, die in dem ILD 120 über der Gate-Struktur 212 angeordnet ist, mittels einer Technik wie zum Beispiel der von Block 2008 von 20 ausgebildet wird.
  • Der Kontakt 124 enthält außerdem eine Wachstumssteuerungsschicht 2402, die durch einen Prozess wie zum Beispiel den von Block 2010 von 20 ausgebildet wird. Die Wachstumssteuerungsschicht 2402 wird auf den Seitenflächen 2404 des Grabens, aber nicht unbedingt auf dem Grabenboden angeordnet, so dass die andere Zusammensetzung von resultierenden Seitenwänden dafür verwendet werden kann, anschließende Abscheidungsprozesse abzustimmen. In Abhängigkeit von der Anwendung erstreckt sich die Wachstumssteuerungsschicht 2402 mindestens entlang der oberen Abschnitte der Seitenflächen 2404, wie in 28A gezeigt, und kann sich den ganzen Weg bis zu den Bodenflächen (zum Beispiel der Adhäsionsschicht 2302 auf der Gate-Struktur 212) erstrecken, wie in 28B gezeigt. Ein Füllmaterial 2502, wie zum Beispiel das Füllmaterial 2502 von 25, wird auf der Wachstumssteuerungsschicht 2402 angeordnet, um den Kontakt 124 zu vollenden.
  • Und schließlich kann, wie in den 29A und 29B gezeigt, das Verfahren 2000 dafür verwendet werden, Durchkontakte 122 zu bilden. Die 29A und 29B sind Querschnittsschaubilder einer Interconnect-Struktur eines Halbleiterbauelements 2900, wie zum Beispiel eines planaren oder nicht-planaren Halbleiterbauelements, gemäß Ausführungsformen der vorliegenden Offenbarung. Ähnlich den Kontakten 124 können die Durchkontakte 122 eine Adhäsionsschicht 2302 im Wesentlichen ähnlich der von 23 enthalten. Die Adhäsionsschicht 2302 wird innerhalb einer Ausnehmung, die in dem ILD 120 angeordnet ist, mittels einer Technik wie zum Beispiel der von Block 2008 von 20 ausgebildet. Die Adhäsionsschicht 2302 kann eine darunterliegende Leiterbahn 118 berühren.
  • Die Durchkontakte 122 enthalten eine Wachstumssteuerungsschicht 2402, die durch einen Prozess wie zum Beispiel den von Block 2010 von 20 ausgebildet wird. Die Wachstumssteuerungsschicht 2402 wird auf den Seitenflächen 2404 der Ausnehmung, aber nicht unbedingt auf der Bodenfläche 2406 angeordnet, so dass die andere Zusammensetzung der resultierenden Seitenwänden dafür verwendet werden kann, anschließende Abscheidungsprozesse abzustimmen. In Abhängigkeit von der Anwendung erstreckt sich die Wachstumssteuerungsschicht 2402 mindestens entlang der oberen Abschnitte der Seitenflächen 2404, wie in 29A gezeigt, und kann sich den ganzen Weg bis zur Adhäsionsschicht 2302 auf der Gate-Struktur 212 erstrecken, wie in 29B gezeigt. Ein Füllmaterial 2502, wie zum Beispiel das Füllmaterial 2502 von 25, wird auf der Wachstumssteuerungsschicht 2402 angeordnet, um den Durchkontakt 122 zu vervollständigen und - in einigen Ausführungsformen - um Leiterbahnen 118 zu bilden.
  • Dementsprechend wird eine Technik zum Ausbilden leitfähiger Strukturelemente bereitgestellt, und es werden die durch die Technik erzeugten Strukturen offenbart. In einigen Ausführungsformen enthält das Verfahren das Empfangen eines Substrats mit einer Gate-Struktur. Die Gate-Struktur enthält einen Opferabschnitt, der entfernt wird, um einen Graben innerhalb der Gate-Struktur zu definieren. Der Graben hat gegenüberliegende Seitenflächen und eine darauf definierte Bodenfläche. Eine Materialschicht wird selektiv auf den gegenüberliegenden Seitenflächen ausgebildet, dergestalt, dass die Bodenfläche frei von der Materialschicht ist. Ein Füllmaterial einer Gate-Elektrode wird auf der Materialschicht und auf der Bodenfläche innerhalb des Grabens abgeschieden. In einigen solchen Ausführungsformen enthält das Ausbilden der Materialschicht das Abscheiden eines Metalls unter Verwendung von Atomschichtabscheidung (ALD) und das Ausführen einer Plasmabehandlung des Metalls mittels eines Kohlenstoff-haltigen Gases. In einigen solchen Ausführungsformen enthält das Ausbilden der Materialschicht einen Abscheidungsprozesses und einen Ätzprozess, der dafür konfiguriert ist, abgeschiedenes Material von der Bodenfläche zu entfernen.
  • In weiteren Ausführungsformen enthält das Verfahren das Empfangen eines Substrats mit einer Ausnehmung, die durch mindestens zwei gegenüberliegende Seitenwänden und eine Bodenfläche definiert wird. Ein Wachstumssteuerungsmaterial wird innerhalb der Ausnehmung und auf den mindestens zwei gegenüberliegenden Seitenwänden dergestalt abgeschieden, dass die Bodenfläche frei von Wachstumssteuerungsmaterial ist. Eine Füllmaterialschicht wird innerhalb der Ausnehmung dergestalt abgeschieden, dass sich das Füllmaterial auf dem Wachstumssteuerungsmaterial und auf der Bodenfläche befindet. In einigen solchen Ausführungsformen enthält das Wachstumssteuerungsmaterial ein Metallnitrid und/oder ein Metallcarbid. In einigen solchen Ausführungsformen enthalten das Wachstumssteuerungsmaterial und die Füllmaterialschicht mindestens ein gemeinsames Metall.
  • In weiteren Ausführungsformen umfasst das Halbleiterbauelement ein Substrat, auf dem eine Gate-Struktur ausgebildet ist. Die Gate-Struktur enthält eine Gate-Dielektrikumschicht, die auf dem Substrat angeordnet ist, ein Wachstumssteuerungsmaterial, das auf einer Seitenfläche der Gate-Struktur angeordnet ist, und ein Gate-Elektroden-Füllmaterial, das auf dem Wachstumssteuerungsmaterial und auf einer Bodenfläche angeordnet ist, die frei von dem Wachstumssteuerungsmaterial ist. In einigen Ausführungsformen enthält die Gate-Struktur des Weiteren eine Sperrschicht, die zwischen dem Wachstumssteuerungsmaterial und der Gate-Dielektrikumschicht und zwischen dem Gate-Elektroden-Füllmaterial und der Gate-Dielektrikumschicht angeordnet ist. In einigen dieser Ausführungsformen unterscheidet sich die Sperrschicht in ihrer Zusammensetzung von dem Wachstumssteuerungsmaterial. In einigen Ausführungsformen berührt das Gate-Elektroden-Füllmaterial eine erste Oberfläche und eine zweite Oberfläche, die in ihrer Zusammensetzung verschieden sind.

Claims (15)

  1. Verfahren, das Folgendes umfasst: Empfangen (302) eines Substrats (102), auf dem eine Gate-Struktur (212) angeordnet ist, wobei die Gate-Struktur einen Opferabschnitt (402) enthält; Entfernen (304) des Opferabschnitts, um einen Graben (404) innerhalb der Gate-Struktur zu definieren, wobei der Graben gegenüberliegende Seitenflächen (414) und eine darauf definierte Bodenfläche (416) hat; selektives Ausbilden (314) einer Materialschicht (412) auf oberen Abschnitten der gegenüberliegenden Seitenflächen, wobei untere Abschnitte der gegenüberliegenden Seitenflächen und die Bodenfläche frei von der Materialschicht sind; und Abscheiden (316) eines Füllmaterials (418) einer Gate-Elektrode (220) auf der Materialschicht, auf den unteren Abschnitten der gegenüberliegenden Seitenflächen und auf der Bodenfläche innerhalb des Grabens.
  2. Verfahren nach Anspruch 1, wobei das Ausbilden (314) der Materialschicht das Abscheiden eines Metalls unter Verwendung von Atomschichtabscheidung (ALD) und das Ausführen einer Plasmabehandlung des Metalls mittels eines Kohlenstoff-haltigen Gases enthält.
  3. Verfahren nach Anspruch 1, wobei das Ausbilden (314) der Materialschicht einen Abscheidungsprozess und einen Ätzprozess, der dafür konfiguriert ist, abgeschiedenes Material von der Bodenfläche zu entfernen, enthält.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei die Materialschicht (412) mit einer Dicke von weniger als etwa 2nm (20 Ä) ausgebildet wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: Ausbilden einer Sperrschicht (410) auf den gegenüberliegenden Seitenflächen und auf der Bodenfläche innerhalb des Grabens vor dem Ausbilden (314) der Materialschicht, wobei die Sperrschicht eine andere Zusammensetzung als die Materialschicht hat.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei die Materialschicht (412) ein Metallcarbid enthält.
  7. Verfahren nach einem der vorangehenden Ansprüche 1 bis 5, wobei die Materialschicht (412) ein Metallnitrid enthält.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei die Materialschicht (412) und das Füllmaterial (418) ein gemeinsames Metall enthalten.
  9. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: Ausbilden (306) einer Gate-Dielektrikumschicht (216) innerhalb des Grabens vor dem Ausbilden (314) der Materialschicht.
  10. Verfahren zur Halbleiterfertigung, wobei das Verfahren Folgendes umfasst: Empfangen eines Substrats (102), in dem eine Ausnehmung (404) definiert ist, wobei die Ausnehmung mindestens zwei gegenüberliegende Seitenwände (414) und eine Bodenfläche (416) hat; Abscheiden eines Wachstumssteuerungsmaterials (414) innerhalb der Ausnehmung und auf oberen Abschnitten der mindestens zwei gegenüberliegenden Seitenwänden dergestalt, dass untere Abschnitte der mindestens zwei gegenüberliegenden Seitenwände und die Bodenfläche frei von dem Wachstumssteuerungsmaterial sind; und Anordnen einer Füllmaterialschicht (418) innerhalb der Ausnehmung dergestalt, dass das Füllmaterial auf dem Wachstumssteuerungsmaterial, auf den unteren Abschnitten der mindestens zwei gegenüberliegenden Seitenwänden und auf der Bodenfläche angeordnet wird.
  11. Verfahren nach Anspruch 10, wobei das Wachstumssteuerungsmaterial (412) ein Metallnitrid und/oder ein Metallcarbid enthält.
  12. Verfahren nach Anspruch 11, wobei das Wachstumssteuerungsmaterial (412) und die Füllmaterialschicht (418) mindestens ein Metall gemeinsam enthalten.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Abscheiden des Wachstumssteuerungsmaterials Folgendes enthält: Abscheiden eines Metalls des Wachstumssteuerungsmaterials, und Ausführen einer Plasmabehandlung des Metalls unter Verwendung eines Stickstoff-haltigen Gases oder eines Kohlenstoff-haltigen Gases.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Ausbilden des Wachstumssteuerungsmaterials einen Abscheidungsprozesses und einen Ätzprozess enthält, der dafür konfiguriert ist, abgeschiedenes Material von der Bodenfläche (416) zu entfernen.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei das Wachstumssteuerungsmaterial (412) mit einer Dicke von weniger als etwa 2 nm (20 Ä) ausgebildet wird.
DE102015100963.3A 2014-11-18 2015-01-23 Verfahren mit selektivem Wachstum für Metallfüllung mit hohem Seitenverhältnis Active DE102015100963B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462081357P 2014-11-18 2014-11-18
US62,081,357 2014-11-18
US14/588,223 2014-12-31
US14/588,223 US9466494B2 (en) 2014-11-18 2014-12-31 Selective growth for high-aspect ration metal fill

Publications (2)

Publication Number Publication Date
DE102015100963A1 DE102015100963A1 (de) 2016-05-19
DE102015100963B4 true DE102015100963B4 (de) 2019-08-14

Family

ID=55855089

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015100963.3A Active DE102015100963B4 (de) 2014-11-18 2015-01-23 Verfahren mit selektivem Wachstum für Metallfüllung mit hohem Seitenverhältnis

Country Status (5)

Country Link
US (4) US9466494B2 (de)
KR (1) KR101684772B1 (de)
CN (1) CN105609420B (de)
DE (1) DE102015100963B4 (de)
TW (1) TWI550719B (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9466494B2 (en) 2014-11-18 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Selective growth for high-aspect ration metal fill
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
KR102310080B1 (ko) * 2015-03-02 2021-10-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20160130897A (ko) * 2015-05-04 2016-11-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9929271B2 (en) 2016-08-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP6692258B2 (ja) 2016-08-29 2020-05-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107785420B (zh) * 2016-08-29 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
CN108155235B (zh) * 2016-12-02 2020-12-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
CN108573871B (zh) * 2017-03-07 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
KR102384805B1 (ko) * 2017-03-30 2022-04-08 인텔 코포레이션 랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
TWI711716B (zh) 2017-06-06 2020-12-01 美商應用材料股份有限公司 使用沉積-處理-蝕刻製程之矽的選擇性沉積
CN109037046B (zh) * 2017-06-08 2021-04-02 中芯国际集成电路制造（天津）有限公司 金属栅极、半导体器件及其制造方法
TWI770201B (zh) * 2017-06-23 2022-07-11 德商馬克專利公司 選擇性膜成長之原子層沉積之方法
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10665685B2 (en) * 2017-11-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10910471B2 (en) 2018-07-11 2021-02-02 Globalfoundries Inc. Device with large EPI in FinFETs and method of manufacturing
US10679856B2 (en) * 2018-08-14 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with insulating structure over fin isolation structure and method for forming the same
WO2020037669A1 (zh) * 2018-08-24 2020-02-27 深圳市为通博科技有限责任公司 电熔丝及其制造方法、存储单元
US10535523B1 (en) * 2018-08-30 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Formation and in-situ etching processes for metal layers
US11437284B2 (en) * 2018-08-31 2022-09-06 Applied Materials, Inc. Contact over active gate structure
KR102560695B1 (ko) 2018-09-05 2023-07-27 삼성전자주식회사 집적회로 장치
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11088262B2 (en) * 2018-09-28 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Radical etching in gate formation
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
TWI740465B (zh) * 2019-07-23 2021-09-21 國立清華大學 具超薄結晶性氧化鉿鋯之閘極介電層的鐵電電晶體裝置
US11469139B2 (en) * 2019-09-20 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-up formation of contact plugs
KR20220054482A (ko) * 2020-10-23 2022-05-03 삼성전자주식회사 반도체 장치
CN113506771B (zh) * 2021-07-23 2022-12-09 长江存储科技有限责任公司 半导体结构的制作方法以及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255669A1 (en) 2009-04-07 2010-10-07 Blomiley Eric R Methods Of Forming Transistor Gate Constructions, Methods Of Forming NAND Transistor Gate Constructions, And Methods Forming DRAM Transistor Gate Constructions
US20120256238A1 (en) 2011-04-06 2012-10-11 International Business Machines Corporation Junction Field Effect Transistor With An Epitaxially Grown Gate Structure
WO2013095433A1 (en) 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
US20140103404A1 (en) 2012-10-17 2014-04-17 International Business Machines Corporation Replacement gate with an inner dielectric spacer

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069047A (en) * 1998-09-29 2000-05-30 Wanlass; Frank M. Method of making damascene completely self aligned ultra short channel MOS transistor
DE102004042459B3 (de) * 2004-08-31 2006-02-09 Infineon Technologies Ag Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8294202B2 (en) * 2009-07-08 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8637390B2 (en) 2010-06-04 2014-01-28 Applied Materials, Inc. Metal gate structures and methods for forming thereof
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US20120292720A1 (en) 2011-05-18 2012-11-22 Chih-Chung Chen Metal gate structure and manufacturing method thereof
US8673758B2 (en) * 2011-06-16 2014-03-18 United Microelectronics Corp. Structure of metal gate and fabrication method thereof
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US9368603B2 (en) 2011-09-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
US8546227B2 (en) 2011-09-15 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-K metal gate device
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
KR20130127257A (ko) * 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8836049B2 (en) 2012-06-13 2014-09-16 United Microelectronics Corp. Semiconductor structure and process thereof
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8846477B2 (en) * 2012-09-27 2014-09-30 Globalfoundries Inc. Methods of forming 3-D semiconductor devices using a replacement gate technique and a novel 3-D device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
CN104008974A (zh) * 2013-02-26 2014-08-27 中国科学院微电子研究所 半导体器件及其制造方法
US8927373B2 (en) * 2013-03-13 2015-01-06 Samsung Electronics Co, Ltd. Methods of fabricating non-planar transistors including current enhancing structures
US9099393B2 (en) * 2013-08-05 2015-08-04 International Business Machines Corporation Enabling enhanced reliability and mobility for replacement gate planar and FinFET structures
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products
US9431296B2 (en) * 2014-06-26 2016-08-30 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
US9281372B2 (en) * 2014-07-17 2016-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
US9466494B2 (en) 2014-11-18 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Selective growth for high-aspect ration metal fill

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255669A1 (en) 2009-04-07 2010-10-07 Blomiley Eric R Methods Of Forming Transistor Gate Constructions, Methods Of Forming NAND Transistor Gate Constructions, And Methods Forming DRAM Transistor Gate Constructions
US20120256238A1 (en) 2011-04-06 2012-10-11 International Business Machines Corporation Junction Field Effect Transistor With An Epitaxially Grown Gate Structure
WO2013095433A1 (en) 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
US20140103404A1 (en) 2012-10-17 2014-04-17 International Business Machines Corporation Replacement gate with an inner dielectric spacer

Also Published As

Publication number Publication date
KR101684772B1 (ko) 2016-12-08
US20200066911A1 (en) 2020-02-27
US11257953B2 (en) 2022-02-22
US9466494B2 (en) 2016-10-11
TW201620041A (zh) 2016-06-01
US10797176B2 (en) 2020-10-06
CN105609420A (zh) 2016-05-25
DE102015100963A1 (de) 2016-05-19
US20170033222A1 (en) 2017-02-02
KR20160059397A (ko) 2016-05-26
US10109741B2 (en) 2018-10-23
US20190058063A1 (en) 2019-02-21
TWI550719B (zh) 2016-09-21
US20160141179A1 (en) 2016-05-19
CN105609420B (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
DE102015100963B4 (de) Verfahren mit selektivem Wachstum für Metallfüllung mit hohem Seitenverhältnis
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102017119616B4 (de) Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren
DE102019200725B4 (de) FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht
DE102017113479A1 (de) Metallgates von transistoren mit verringertem widerstand
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102010029527B4 (de) Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
DE102017127206A1 (de) Kontaktstruktur für halbleiter-bauelement
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102017117942A1 (de) Multi-Gate-Vorrichtung und Herstellungsverfahren dafür
DE102015106608A1 (de) FinFET-Wärmeschutzverfahren und verwandte Strukturen
DE102012204516A1 (de) FinFET-Vorrichtung und Herstellungsverfahren für dieselbe
DE102017100394A1 (de) FinFET-Struktur und entsprechende Verfahren
DE102015103264B4 (de) Verfahren zum Ausbilden einer Halbleiterbauelementstrukur mit einem Gate
DE102014119648B4 (de) METALL-GATE-STAPEL MIT TaAlCN-SCHICHT
DE102017126225A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und eine halbleitervorrichtung
DE102019126920A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und eine halbleitervorrichtung
DE102017128233A1 (de) Gate-struktur für halbleitervorrichtung
DE102015106597A1 (de) Struktur und Verfahren für integrierte Schaltung
DE102019118061A1 (de) Selektive doppelsilizidherstellung unter verwendung eines maskenlosen herstellungsprozessablaufs
DE102019113425B4 (de) Finfet-aufbau und verfahren mit reduzierter finnenknickung
DE102019209318B4 (de) Halbleitervorrichtung mit integrierter Einzeldiffusionsunterbrechung und Herstellungsverfahren hierfür
DE102019128758A1 (de) Verfahren zur herstellung von halbleitervorrichtungen undhalbleitervorrichtungen
DE102016113819B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102021100729A1 (de) Kontaktstecker

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017325

Country of ref document: DE

R020 Patent grant now final