DE102014114982A1 - Verfahren zum Bilden einer Chip-Baugruppe und Chip-Baugruppe - Google Patents
Verfahren zum Bilden einer Chip-Baugruppe und Chip-Baugruppe Download PDFInfo
- Publication number
- DE102014114982A1 DE102014114982A1 DE102014114982.3A DE102014114982A DE102014114982A1 DE 102014114982 A1 DE102014114982 A1 DE 102014114982A1 DE 102014114982 A DE102014114982 A DE 102014114982A DE 102014114982 A1 DE102014114982 A1 DE 102014114982A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- chips
- chip
- tin
- cavities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 134
- 239000000463 material Substances 0.000 claims abstract description 270
- 239000007788 liquid Substances 0.000 claims abstract description 144
- 238000001465 metallisation Methods 0.000 claims abstract description 18
- 230000008016 vaporization Effects 0.000 claims abstract description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 104
- 239000010936 titanium Substances 0.000 claims description 100
- 239000011135 tin Substances 0.000 claims description 98
- 239000010410 layer Substances 0.000 claims description 92
- 239000004332 silver Substances 0.000 claims description 74
- 229910052709 silver Inorganic materials 0.000 claims description 73
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 71
- 239000010949 copper Substances 0.000 claims description 70
- 229910052718 tin Inorganic materials 0.000 claims description 70
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 68
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 64
- 229910052719 titanium Inorganic materials 0.000 claims description 64
- 229910052802 copper Inorganic materials 0.000 claims description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 51
- 229910052782 aluminium Inorganic materials 0.000 claims description 46
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 46
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 44
- 229910052759 nickel Inorganic materials 0.000 claims description 43
- 229910000679 solder Inorganic materials 0.000 claims description 35
- 239000011651 chromium Substances 0.000 claims description 33
- 239000011248 coating agent Substances 0.000 claims description 32
- 238000000576 coating method Methods 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 23
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 22
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 22
- 229910052738 indium Inorganic materials 0.000 claims description 22
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 22
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 21
- 229910052804 chromium Inorganic materials 0.000 claims description 21
- 239000000853 adhesive Substances 0.000 claims description 19
- 230000001070 adhesive effect Effects 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000003825 pressing Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 16
- 239000010931 gold Substances 0.000 claims description 16
- 239000011133 lead Substances 0.000 claims description 16
- 239000012298 atmosphere Substances 0.000 claims description 15
- 238000001704 evaporation Methods 0.000 claims description 14
- 238000005245 sintering Methods 0.000 claims description 14
- 230000008020 evaporation Effects 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 13
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 12
- 229910000756 V alloy Inorganic materials 0.000 claims description 10
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 8
- 238000009736 wetting Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 6
- 235000019253 formic acid Nutrition 0.000 claims description 6
- 239000005871 repellent Substances 0.000 claims description 6
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000002313 adhesive film Substances 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 150000003333 secondary alcohols Chemical class 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- JRDVYNLVMWVSFK-UHFFFAOYSA-N aluminum;titanium Chemical compound [Al+3].[Ti].[Ti].[Ti] JRDVYNLVMWVSFK-UHFFFAOYSA-N 0.000 claims 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 1
- 230000002940 repellent Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 35
- 239000004020 conductor Substances 0.000 description 22
- 229910017750 AgSn Inorganic materials 0.000 description 12
- 229920001721 polyimide Polymers 0.000 description 12
- 230000000712 assembly Effects 0.000 description 10
- 238000000429 assembly Methods 0.000 description 10
- 238000009835 boiling Methods 0.000 description 10
- 239000003989 dielectric material Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000003292 glue Substances 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000012530 fluid Substances 0.000 description 6
- 229910000765 intermetallic Inorganic materials 0.000 description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000002689 soil Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229920006254 polymer film Polymers 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910007637 SnAg Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000008213 purified water Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004873 anchoring Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005524 ceramic coating Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- RVZRBWKZFJCCIB-UHFFFAOYSA-N perfluorotributylamine Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)N(C(F)(F)C(F)(F)C(F)(F)C(F)(F)F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F RVZRBWKZFJCCIB-UHFFFAOYSA-N 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- OLXNZDBHNLWCNK-UHFFFAOYSA-N [Pb].[Sn].[Ag] Chemical compound [Pb].[Sn].[Ag] OLXNZDBHNLWCNK-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001914 calming effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 239000011345 viscous material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06183—On contiguous sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29105—Gallium [Ga] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29118—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/2916—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/325—Material
- H01L2224/32501—Material at the bonding interface
- H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
- H01L2224/75101—Chamber
- H01L2224/75102—Vacuum chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75264—Means for applying energy, e.g. heating means by induction heating, i.e. coils
- H01L2224/75265—Means for applying energy, e.g. heating means by induction heating, i.e. coils in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75753—Means for optical alignment, e.g. sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83024—Applying flux to the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83054—Composition of the atmosphere
- H01L2224/83055—Composition of the atmosphere being oxidating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83054—Composition of the atmosphere
- H01L2224/83065—Composition of the atmosphere being reducing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83054—Composition of the atmosphere
- H01L2224/83075—Composition of the atmosphere being inert
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/8309—Vacuum
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83091—Under pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83091—Under pressure
- H01L2224/83092—Atmospheric pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
- H01L2224/83127—Bonding areas outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83208—Compression bonding applying unidirectional static pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/83222—Induction heating, i.e. eddy currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/83424—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83444—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/8346—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/83464—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/83466—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/83469—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0496—6th Group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15157—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/1576—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Die Bonding (AREA)
Abstract
Ein Verfahren zum Bilden einer Chip-Baugruppe kann das Bilden mehrerer Hohlräume in einem Träger enthalten. Das Verfahren kann ferner das Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume; das Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit, wobei jeder Chip eine Rückseitenmetallisierung und ein Rückseiten-Zwischenverbindungsmaterial, das über der Rückseitenmetallisierung angeordnet ist, umfasst, wobei das Rückseiten-Zwischenverbindungsmaterial dem Träger zugewandt ist; das Verdampfen der Die-Befestigungsflüssigkeit; und nach dem Verdampfen der Die-Befestigungsflüssigkeit das Befestigen der mehreren Chips an den Träger enthalten.
Description
- Technisches Gebiet
- Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf ein Verfahren zum Bilden einer Chip-Baugruppe und auf eine Chip-Baugruppe.
- Hintergrund
- Für die Verarbeitung oder/und die Verwendung können einzelne Chips (die außerdem als Dies bezeichnet werden) typischerweise auf einem gemeinsamen Träger, z. B. einem Leiterrahmen, angeordnet und befestigt werden. Dafür kann eine Vorrichtung verwendet werden, die zuerst einen Chip aufnimmt und ihn auf dem Träger anordnet und dann den Chip an dem Träger befestigt. Danach kann die Vorrichtung den nächsten Chip aufnehmen, ihn auf dem Träger anordnen und ihn an dem Träger befestigen. Dies ist ein sehr zeitaufwendiger Prozess, weil jeder Chip einzeln behandelt wird und weil nach dem Befestigen von einem der Chips auf dem Träger das Anordnen des nächsten Chips nicht unmittelbar ausgeführt werden kann: Die Luft, die die Chips und den Träger umgibt, wird durch den Befestigungsprozess erwärmt, wobei zuerst das Beruhigen der Luft abgewartet werden muss, andernfalls wird ein durch ein Bildgebungssystem zum Bestimmen des Zielbereichs aufgenommenes Bild durch die heiße, sich bewegende Luft zu verzerrt, um eine genaue Anordnung des Chips zu ermöglichen.
- In einem alternativen Verfahren zum Befestigen eines Chips an einem Träger kann ein Zwischenträger verwendet werden. Die Chips können mit dem Oberteil nach unten auf dem Zwischenträger, z. B. einem Träger mit einem Klebeband, angeordnet werden. Anschließend kann der Träger, z. B. der Leiterrahmen, auf den Chips angeordnet werden, d. h., auf den Rückseiten der Chips, während die Chips durch das Klebeband auf dem Zwischenträger an der Stelle gehalten werden. Dann können der Stapel (die Baugruppe) aus dem Zwischenträger, dem Klebeband, dem Chip und dem Träger (dem Leiterrahmen) zu einer erwärmten Presse übertragen werden und einem Die-Heißbefestigungsprozess zum Befestigen der Chips auf dem Träger unterworfen werden.
- Während das alternative Verfahren die Befestigung der Chips einen nach dem anderen auf dem Träger vermeiden und folglich Zeit einsparen kann, erfordert es einen Zwischenträger. Das Klebeband, das verwendet wird, um die Träger an der Stelle zu halten, kann nur einmal verwendet werden, um Verunreinigungen zu vermeiden. Dies kann zu relativ hohen Materialkosten pro Träger, z. B. pro Leiterrahmen, führen. Während ein derartiges Verfahren nützlich sein kann, falls eine große Anzahl von Chips auf einem Leiterrahmen angeordnet werden muss, kann das Anordnen einer relativ kleinen Anzahl von Chips auf einem relativ großen Leiterrahmen unter Verwendung dieses Verfahrens unerschwinglich teuer sein.
- Zusammenfassung
- Ein Verfahren zum Bilden einer Chip-Baugruppe kann das Bilden mehrerer Hohlräume in einem Träger enthalten. Das Verfahren kann ferner das Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume; das Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit, wobei jeder Chip eine Rückseitenmetallisierung und ein Rückseiten-Verbindungsmaterial, das über der Rückseitenmetallisierung angeordnet ist, umfasst; das Verdampfen der Die-Befestigungsflüssigkeit; und nach dem Verdampfen der Die-Befestigungsflüssigkeit das Befestigen der mehreren Chips an dem Träger enthalten.
- Kurzbeschreibung der Zeichnungen
- In den Zeichnungen beziehen sich überall in den verschiedenen Ansichten gleiche Bezugszeichen im Allgemeinen auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, wobei stattdessen die Betonung im Allgemeinen auf das Veranschaulichen der Prinzipien der Erfindung gelegt ist. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, worin:
-
1A bis1C eine Chip-Baugruppe in verschiedenen Stufen ihrer Bildung mittels eines Verfahrens zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen zeigen; -
2A bis2E eine Chip-Baugruppe in verschiedenen Stufen ihrer Bildung mittels eines Verfahrens zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen zeigen; -
3A bis3E eine Chip-Baugruppe in verschiedenen Stufen ihrer Bildung mittels eines Verfahrens zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen zeigen; -
4A bis4C jede eine Chip-Baugruppe während einer (Selbst-)Zentrierungsstufe ihrer Bildung mittels eines Verfahrens zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen zeigen; -
5A und5B jede einen Träger mit einem Hohlraum für die Verwendung in einem Verfahren zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen zeigen; -
6 einen Prozessablauf für ein Verfahren zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen zeigt; und -
7 eine graphische Darstellung zeigt, die verschiedene Teile und Prozesse visualisiert, die in einem Verfahren zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen verwendet werden. - Beschreibung
- Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann.
- Das Wort ”beispielhaft” wird hier so verwendet, dass es als ”ein Beispiel, ein Fall oder eine Veranschaulichung dienend” bedeutet. Irgendeine hier als ”beispielhaft” beschriebene Ausführungsform oder Konstruktion ist nicht notwendigerweise als gegenüber anderen Ausführungsformen oder Konstruktionen bevorzugt oder vorteilhaft auszulegen.
- Das Wort ”über”, das hinsichtlich eines abgeschiedenen Materials verwendet wird, das ”über” einer Seite oder Oberfläche ausgebildet ist, kann hier so verwendet werden, dass es bedeutet, dass das abgeschiedene Material ”direkt auf” der, z. B. in direktem Kontakt mit der implizierten Seite oder Oberfläche ausgebildet sein kann. Das Wort ”über”, wie es hinsichtlich eines abgeschiedenen Materials verwendet wird, das ”über” einer Seite oder Oberfläche ausgebildet ist, kann hier so verwendet werden, dass es bedeutet, dass das abgeschiedene Material ”indirekt auf” der implizierten Seite oder Oberfläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind.
- In verschiedenen Ausführungsformen eines Verfahrens zum Bilden einer Chip-Baugruppe folgt der Anordnung mehrerer Chips auf einem gemeinsamen Träger ein gemeinsamer Befestigungsschritt. Das sequentielle Anordnen und Befestigen der einzelnen Chips auf dem Träger wird vermieden, wie der Prozess des Übertragens der Chips auf einen Zwischenträger für die gleichzeitige Anordnung auf dem Träger vermieden wird. Dadurch können die Herstellungskosten verringert werden. Außerdem können ein Prozess zum Positionieren des (endgültigen) Trägers auf dem Zwischenträger mit den Chips und ein Prozess zum Entfernen des Zwischenträgers nach dem Befestigen der Chips an dem Träger vermieden werden. Folglich kann Verarbeitungszeit eingespart werden.
- Mit anderen Worten, das Verfahren zum Bilden einer Chip-Baugruppe kann ein schnelles Bilden der Chip-Baugruppe ermöglichen, während gleichzeitig zusätzliche Kosten vermieden werden, die die Verwendung eines zusätzlichen Zwischenträgers verursachen würde. Dies kann erreicht werden, indem mehrere Chips einzeln direkt auf einem gemeinsamen Träger angeordnet werden und dann die mehreren Chips in wenigstens einem gemeinsamen Prozess an dem Träger befestigt werden.
- In verschiedenen Ausführungsformen kann ein Chip-Fertigungsprozess möglich gemacht werden, bei dem die Die-Anordnung von einer Bildung einer Verbindung zwischen dem Chip und dem Träger (z. B. einem Leiterrahmen oder einem Substrat) getrennt ist, ohne einen Zwischenträger für die Chips zu verwenden.
- In verschiedenen Ausführungsformen kann eine Verschiebung der Chips, die auf dem gemeinsamen Träger angeordnet sind, z. B. während einer Übertragung des Trägers mit den Chips zu einem Bereich, wo die Chips an dem Träger befestigt werden können, mittels einer Haltekraft vermieden werden. Mit anderen Worten, die Haltekraft kann die mehreren Chips im Wesentlichen an ihren jeweiligen Stellen auf dem Träger halten, bis sie mittels einer Befestigungsvorrichtung sicher an dem Träger befestigt sind.
- In verschiedenen Ausführungsformen kann die Haltekraft zwischen dem Träger und dem Chip eine Klebkraft, z. B. eine mechanische Klebkraft, sein, die durch einen auf dem Chip ausgebildeten Klebstoff ausgeübt wird, z. B. durch einen elektrisch leitfähigen Klebstoff, z. B. einen elektrisch leitfähigen Leim.
- In verschiedenen Ausführungsformen kann die Haltekraft eine Adhäsionskraft sein, z. B. eine dispersive Adhäsionskraft, die mittels einer Flüssigkeit ausgeübt wird, die zwischen dem Träger und jedem der Chips angeordnet ist. Die Flüssigkeit kann z. B. als separate Volumina der Flüssigkeit angeordnet werden, die in jedem von mehreren Hohlräumen angeordnet werden können, die in dem Träger ausgebildet sind. Die Flüssigkeit kann entfernt werden, z. B. mittels Verdampfung, bevor die mehreren Chips an dem Träger befestigt werden.
- In verschiedenen Ausführungsformen kann die Befestigung der mehreren Chips an dem Träger eine elektrisch leitfähige Verbindung und/oder eine wärmeleitfähige Verbindung zwischen dem Träger und jedem der Chips herstellen.
- In verschiedenen Ausführungsformen kann jeder Chip der mehreren Chips ein elektrisch leitfähiges Material enthalten. Das elektrisch leitfähige Material kann auf einer Rückseite des Chips angeordnet sein, die außerdem als die Rückseite des Chips bezeichnet werden kann, wobei die Rückseite jedes der Chips die Seite sein kann, die an dem Träger befestigt wird, während eine Vorderseite jedes der Chips der Rückseite gegenüberliegend sein kann. Das elektrisch leitfähige Material kann z. B. ein Lot, z. B. ein Diffusionslot oder eine Lotschicht, eine Sinterpaste, eine Sinterschicht, ein zweistufiges Material, ein Wafer-Rückseitenbeschichtungsleim, ein leitfähiger Die-Befestigungsfilm, ein leitfähiger Klebstoff, z. B. ein elektrisch leitfähiger Leim, oder dergleichen sein oder enthalten. Das elektrisch leitfähige Material kann dafür ausgelegt sein, den jeweiligen Chip an dem Träger zu befestigen, z. B. durch das Erwärmen des elektrisch leitfähigen Materials (und möglicherweise des Trägers und/oder des Chips) und/oder das Ausüben einer Kraft auf die mehreren Chips und/oder auf den Träger, die auf das Pressen jedes der Chips auf den Träger gerichtet ist. Das elektrisch leitfähige Material, das dafür ausgelegt ist, den Chip an dem Träger zu befestigen, kann außerdem als ein Zwischenverbindungsmaterial bezeichnet werden. Das elektrisch leitfähige Material kann auf jedem der Chips, z. B. als eine Schicht, z. B. als eine kontinuierliche Schicht oder als eine strukturierte Schicht, angeordnet sein. In diesem Fall kann das Zwischenverbindungsmaterial als ein Rückseiten-Zwischenverbindungsmaterial bezeichnet werden.
- In verschiedenen Ausführungsformen kann das elektrisch leitfähige Material, das auf der, z. B. direkt auf der Rückseite des Chips angeordnet ist, eine Metallisierung enthalten, die nicht selbst dafür ausgelegt ist, den Chip an dem Träger zu befestigen. Die Metallisierung kann z. B. dafür ausgelegt sein, einen elektrischen und/oder thermischen Kontakt mit einer oder mehreren Komponenten des Chips bereitzustellen und/oder eine Befestigung des Chips an dem Träger zu verbessern, z. B. durch das Bereitstellen einer elektrisch leitfähigen Oberfläche, die für das Verankern eines Zwischenverbindungsmaterials besser als eine Oberfläche des Chips ohne Metallisierung geeignet ist, wobei sie mit der Rückseite des Chips fest verbunden sein kann. Sie kann als eine Rückseitenmetallisierung bezeichnet werden. Mit anderen Worten, jeder Chip kann die Rückseitenmetallisierung und das Rückseiten-Zwischenverbindungsmaterial, das über der Rückseitenmetallisierung ausgebildet ist, enthalten.
- In verschiedenen Ausführungsformen kann zusätzlich oder alternativ ein elektrisch leitfähiges Material auf dem Träger ausgebildet sein. Das elektrisch leitfähige Material kann z. B. ein Lot, z. B. ein Diffusionslot, eine Lotschicht, eine Lotpaste, ein zweistufiges Material, eine Sinterpaste, eine Sinterschicht, ein Wafer-Rückseitenbeschichtungsleim, ein leitfähiger Die-Befestigungsfilm, ein leitfähiger Klebstoff oder dergleichen sein und kann die gleichen Eigenschaften wie das oben beschriebene Zwischenverbindungsmaterial besitzen. Es kann als ein Träger-Zwischenverbindungsmaterial bezeichnet werden.
- Im Folgenden kann das Zwischenverbindungsmaterial, wenn auf das Zwischenverbindungsmaterial Bezug genommen wird, ohne zu spezifizieren, ob es sich auf das Rückseiten-Zwischenverbindungsmaterial oder das Träger-Zwischenverbindungsmaterial bezieht, auf der Rückseite des Chips, auf dem Träger oder auf beiden ausgebildet sein. Mit anderen Worten, in den meisten Fällen kann es irrelevant sein, ob das Zwischenverbindungsmaterial auf der Rückseite des Chips, auf dem Träger (z. B. auf dem Boden des Hohlraums) oder auf beiden ausgebildet ist. Für einige Stapel von Schichten des Zwischenverbindungsmaterials, die z. B. mehrere Materialien enthalten, kann eine Reihenfolge, in der die Schichten mit ihren jeweiligen Materialien gestapelt sind, wichtig sein.
- Das zweistufige Material kann ein Material sein, das flexibel ist, wenn es aufgebracht wird, z. B. auf eine Oberfläche, z. B. auf die Rückseite des Chips oder auf den Träger, aufgebracht wird, und während einer Wärmebehandlung erhärtet. In seinem erhärteten Zustand kann es als ein Lot und/oder als ein Klebstoff wirken und dementsprechend verwendet werden.
- Die Sinterpaste kann eine Paste sein, die Partikel mit einer Größe im Nanometer- oder Mikrometerbereich enthält (wobei sie als eine Nanopaste bzw. eine Mikropaste bezeichnet werden kann). Die Paste kann ferner ein pastenartiges Basismaterial enthalten. Ein Material der Partikel kann z. B. Silber und/oder Kupfer sein oder enthalten. Die Sinterpaste kann eine Silber-, Kupfer- oder Silber/Kupfer-Nanopaste oder eine Silber-, Kupfer- oder Silber/Kupfer-Mikropaste sein. Die Sinterpaste kann zum Bilden einer Sinterschicht verwendet werden. Die Sinterpaste kann z. B. als eine Schicht, z. B. eine kontinuierliche Schicht oder eine strukturierte Schicht, auf eine Oberfläche aufgebracht werden. Die Schicht der Sinterpaste kann dann (möglicherweise nach oder während einer z. B. thermischen Entfernung des Basismaterials) gesintert werden, wobei eine Sinterschicht gebildet wird.
- Das Zwischenverbindungsmaterial (d. h., das Rückseiten-Zwischenverbindungsmaterial, das Träger-Zwischenverbindungsmaterial oder beide) kann wenigstens eines aus einer Gruppe enthalten, die Zinn, Zink, Silber, Indium, Gallium, Wismut, Gold, Blei, Nickel und Kupfer umfasst. Das Zwischenverbindungsmaterial kann z. B. eine Legierung sein, die eines oder mehrere der Materialien enthält. Das Zwischenverbindungsmaterial kann z. B. eine Zinn-Silber-Legierung, eine Nickel-Eisen-Legierung (z. B. eine Legierung, die als Legierung 42 bezeichnet wird, mit einem Nickelgehalt von 42%), eine Gold-Zinn-Legierung oder eine Zinn-Silber-Blei-Legierung sein oder enthalten. Das Zwischenverbindungsmaterial kann als ein Stapel von Schichten der Zwischenverbindungsmaterialien ausgebildet sein.
- Alternativ kann das elektrisch leitfähige Material, das auf dem Träger ausgebildet ist, ein Material sein, das nicht selbst dafür ausgelegt ist, den Chip an dem Träger zu befestigen. Es kann z. B. ein Material sein, das ein Befestigen des Chips an dem Träger fördert, z. B. durch das Bereitstellen einer elektrisch leitfähigen Oberfläche, die für das Verankern des Zwischenverbindungsmaterials besser als eine Oberfläche des Trägers geeignet ist, wobei es fest mit dem Träger verbunden sein kann. Als ein weiteres Beispiel kann das auf dem Träger angeordnete elektrisch leitfähige Material irgendein anderes elektrisch leitfähiges Material enthalten, z. B. ein Metall oder eine Metalllegierung, z. B. Kupfer, Aluminium, Nickel, Gold, Platin, Palladium oder Silber. Dies kann z. B. der Fall sein, falls der Träger ein nicht leitfähiges Material enthält, z. B. ein Polymer oder eine Keramik. Das elektrisch leitfähige Material kann z. B. als eine Schicht, z. B. als eine kontinuierliche Schicht oder als eine strukturierte Schicht, auf dem Träger angeordnet sein.
- In verschiedenen Ausführungsformen können die Oberflächen der Seitenwände des Chips, die die Seiten des Chips sind, die die Vorder- und die Rückseite jedes Chips verbinden, beschichtet sein. Ein Beschichtungsmaterial kann dafür ausgelegt sein, einen elektrischen Kontakt zwischen der Seite des Chips und einer Seitenwand des Hohlraums, in dem der jeweilige Chip angeordnet sein kann, zu verhindern. Alternativ oder zusätzlich kann die Beschichtung dafür ausgelegt sein, eine Benetzung der Seiten des Chips mit der Flüssigkeit, auf der der Chip auf dem Träger angeordnet sein kann, zu verhindern oder zu vermindern. Das Beschichtungsmaterial kann z. B. eine dielektrische Beschichtung sein. Es kann z. B. Polyimid enthalten oder im Wesentlichen aus Polyimid bestehen. In verschiedenen Ausführungsformen kann das Beschichtungsmaterial dafür ausgelegt sein, als eine Barriere zu wirken, z. B. als eine Diffusionsbarriere, die die Diffusion des Zwischenverbindungsmaterials in den Chip oder des Chip-Materials in das Zwischenverbindungsmaterial verhindert oder vermindert. In diesem Fall kann die Beschichtung eines oder mehrere der Materialien enthalten, die typischerweise für Diffusionsbarrieren verwendet werden, z. B. eine Metallbeschichtung, z. B. Nickel, Kupfer, Aluminium oder Wolfram, oder eine leitfähige Keramikbeschichtung, wie z. B. Titannitrid oder Wolframnitrid.
- In verschiedenen Ausführungsformen können eine oder mehrere der Oberflächen der Seitenwände der mehreren Hohlräume, in denen die mehreren Chips angeordnet sein können, beschichtet sein. Ein Beschichtungsmaterial kann dafür ausgelegt sein, einen elektrischen Kontakt zwischen der Seite des Chips und der Seitenwand des Hohlraums, in dem der jeweilige Chip angeordnet sein kann, zu verhindern. Alternativ oder zusätzlich kann die Beschichtung dafür ausgelegt sein, eine Benetzung der Seitenwände des Hohlraums mit der Flüssigkeit, auf der der Chip in dem Hohlraum angeordnet sein kann, zu verhindern oder zu vermindern. Das Beschichtungsmaterial kann z. B. eine dielektrische Beschichtung sein. Es kann z. B. Polyimid enthalten oder im Wesentlichen aus Polyimid bestehen. In verschiedenen Ausführungsformen kann das Beschichtungsmaterial dafür ausgelegt sein, als eine Barriere zu wirken, z. B. als eine Diffusionsbarriere, die die Diffusion des Zwischenverbindungsmaterials in den Chip oder des Chip-Materials in das Zwischenverbindungsmaterial verhindert oder vermindert. In diesem Fall kann die Beschichtung eines oder mehrere der Materialien enthalten, die typischerweise für Diffusionsbarrieren verwendet werden, z. B. eine Metallbeschichtung, z. B. Nickel, Kupfer, Aluminium oder Wolfram, oder eine leitfähige Keramikbeschichtung, wie z. B. Titannitrid oder Wolframnitrid. In verschiedenen Ausführungsformen kann die Beschichtung dafür ausgelegt sein, eine Benetzung und/oder eine Bildung einer intermetallischen Verbindung zu verbessern. Die Beschichtung kann z. B. eine Metallbeschichtung sein. Das Material der Metallbeschichtung kann z. B. wenigstens eines aus einer Gruppe enthalten, die Kupfer, Silber, Nickel, Gold, Platin, Palladium und deren Legierungen umfasst. Die Beschichtung für die Verbesserung der Benetzung und/oder der Bildung einer intermetallischen Verbindung kann außerdem auf dem Boden des Hohlraums oder wenigstens auf einem Teil des Bodens des Hohlraums ausgebildet sein.
- In verschiedenen Ausführungsformen kann das Zwischenverbindungsmaterial (d. h., das Rückseiten-Zwischenverbindungsmaterial, das Träger-Zwischenverbindungsmaterial oder beide) eine Silber- oder Kupfer-Nano- oder Mikropaste, ein einziges Metall (das außerdem als Monometall bezeichnet wird, z. B. Zinn oder Blei), eine Legierung, z. B. eine Silber-Zinn-Legierung oder eine Silber-, Zinn- und Bleilegierung und/oder einen Stapel von Schichten des Zwischenverbindungsmaterials enthalten.
- In verschiedenen Ausführungsformen kann der Stapel von Schichten des Zwischenverbindungsmaterials ein Stapel sein, der nicht nur dafür ausgelegt ist, den Chip an dem Träger zu befestigen, sondern außerdem z. B. eine thermomechanische Pufferfunktion durch das Auswählen einer spezifischen Kombination und/oder Reihenfolge der Schichtmaterialien bereitzustellen. Als ein erstes Beispiel kann in einer Reihenfolge, wie sie von dem Chip gesehen wird, der Stapel von Schichten des Zwischenverbindungsmaterials eine Aluminiumschicht, die dafür ausgelegt ist, sich mit dem Chip in Kontakt zu befinden, eine Titanschicht, eine Silberschicht, eine Schicht aus Gold/Zinn, z. B. eine Gold-Zinn-Legierung, und eine weitere Silberschicht enthalten, wobei die andere Silberschicht dafür ausgelegt sein kann, sich mit dem Träger in Kontakt zu befinden. In einem zweiten Beispiel kann in einer Reihenfolge, wie sie von dem Chip gesehen wird, der Stapel von Schichten einer Aluminiumschicht, die dafür ausgelegt ist, sich mit dem Chip in Kontakt zu befinden, eine Titanschicht, eine Kupferschicht, eine Zinnschicht und eine weitere Kupferschicht enthalten, wobei die andere Kupferschicht dafür ausgelegt sein kann, sich mit dem Träger in Kontakt zu befinden. In einem dritten Beispiel kann in einer Reihenfolge, wie sie von dem Chip gesehen wird, der Stapel von Schichten eine Aluminium- oder Titanschicht, die dafür ausgelegt ist, sich mit dem Chip in Kontakt zu befinden, einen Titan-, Titan-Wolfram- oder Wolframschicht, eine Kupfer- oder Silberschicht, eine Zinnschicht, und optional eine sehr dünne (in der Größenordnung von Nanometern) Silber- oder Goldschicht, die als eine Schutzschicht wirken kann, enthalten. Hier kann die Zinnschicht dafür ausgelegt sein, sich mit dem Träger in Kontakt zu befinden, nachdem die Schutzschicht während der Befestigung des Chips an dem Träger im Wesentlichen verschwunden ist. In einem vierten Beispiel kann der Stapel von Schichten eine Zinnschicht und eine Silberschicht enthalten. In einem fünften Beispiel kann der Stapel von Schichten eine Zinnschicht, eine Silberschicht und eine Bleischicht enthalten. In verschiedenen Ausführungsformen kann der Stapel von Schichten des Zwischenverbindungsmaterials auf der Rückseite des Chips ausgebildet sein, wobei dadurch das Rückseiten-Zwischenverbindungsmaterial ausgebildet ist. In verschiedenen Ausführungsformen kann der Stapel von Schichten des Zwischenverbindungsmaterials auf dem Träger ausgebildet sein, wobei dadurch das Träger-Zwischenverbindungsmaterial ausgebildet ist. In verschiedenen Ausführungsformen kann der Stapel von Schichten teilweise auf der Rückseite des Chips und teilweise auf dem Träger ausgebildet sein. In dem ersten Beispiel können z. B. die Aluminium- und die Titanschicht auf der Rückseite des Chips ausgebildet sein, während der Rest des Stapels der Schichten des Zwischenverbindungsmaterials, d. h., die Silberschicht, die Gold/Zinn-Schicht und die andere Silberschicht, auf dem Träger ausgebildet sein können.
- Ein Verfahren zum Bilden einer Chip-Baugruppe kann das Bilden mehrerer Hohlräume in einem Träger enthalten. Das Verfahren kann ferner das Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume; das Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit, wobei jeder Chip eine Rückseitenmetallisierung und ein Rückseiten-Zwischenverbindungsmaterial, das über der Rückseitenmetallisierung angeordnet ist, enthält; das Verdampfen der Die-Befestigungsflüssigkeit; und nach dem Verdampfen der Die-Befestigungsflüssigkeit das Befestigen der mehreren Chips an dem Träger enthalten.
- Ein Verfahren zum Bilden einer Chip-Baugruppe kann das Bilden mehrerer Hohlräume in einem Träger enthalten. Das Verfahren kann ferner das Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume; das Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit, wobei jeder Chip eine Rückseitenmetallisierung und ein Rückseiten-Zwischenverbindungsmaterial, das über der Rückseitenmetallisierung angeordnet ist, enthält, wobei das Rückseiten-Zwischenverbindungsmaterial dem Träger zugewandt ist; das Verdampfen der Die-Befestigungsflüssigkeit; und nach dem Verdampfen der Die-Befestigungsflüssigkeit das Befestigen der mehreren Chips an dem Träger enthalten.
- In verschiedenen Ausführungsformen kann ein Verfahren zum Bilden einer Chip-Baugruppe das einzelne Anordnen mehrerer Chips an einem gemeinsamen Träger und nach dem Anordnen der Chips das Befestigen der mehreren Chips an dem Träger in wenigstens einem gemeinsamen Prozess enthalten.
- In verschiedenen Ausführungsformen kann das Verfahren ferner das Bilden mehrerer Hohlräume in dem Träger enthalten. Das Anordnen der mehreren Chips auf dem Träger kann das Anordnen jedes der mehreren Chips in einem der Hohlräume enthalten.
- In verschiedenen Ausführungsformen kann das Verfahren ferner vor dem Anordnen der mehreren Chips das Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume und vor dem Befestigen der mehreren Chips an dem Träger das Verdampfen der Die-Befestigungsflüssigkeit enthalten.
- In verschiedenen Ausführungsformen kann jeder der mehreren Chips ein Zwischenverbindungsmaterial enthalten. Jeder Chip der mehreren Chips kann so angeordnet werden, dass das Zwischenverbindungsmaterial dem Träger zugewandt ist. In verschiedenen Ausführungsformen kann das Rückseiten-Zwischenverbindungsmaterial wenigstens eines aus einer Gruppe enthalten, die Folgendes umfasst: ein Lot, z. B. ein Diffusionslot, eine Lotpaste oder eine Lotschicht, ein zweistufiges Material, einen Wafer-Rückseitenbeschichtungsleim, einen leitfähigen Die-Befestigungsfilm, eine Sinterpaste, eine Sinterschicht und einen Klebstoff. In verschiedenen Ausführungsformen kann das Rückseiten-Zwischenverbindungsmaterial wenigstens eines aus einer Gruppe enthalten, die Folgendes umfasst: Zinn, Silber, Indium, Gallium, Wismut, Gold und Kupfer.
- In verschiedenen Ausführungsformen kann das Rückseiten-Zwischenverbindungsmaterial wenigstens ein Material oder mehrere Materialien in einem Stapel von Schichten aus einer Gruppe enthalten, die Zinn (Sn); Zinn und Silber (SnAg); Indium (In); Indium und Zinn (InSn); Indium und Silber (InAg); Gold und Zinn (AuSn); Aluminium (Al); Titan (Ti); Kupfer (Cu); Zinn (Sn) und Silber (Ag); Titan (Ti), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Aluminium (Al), Titan (Ti), Nickel (Ni), Zinn (Sn) und Silber (Ag); Titan (Ti), Nickel (Ni), Zinn (Sn) und Silber (Ag); Aluminium (Al), Chrom (Cr), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Chrom (Cr), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Aluminium (Al), Chrom (Cr), Nickel (Ni), Zinn (Sn) und Silber (Ag); Chrom (Cr), Nickel (Ni), Zinn (Sn) und Silber (Ag); Titan (Ti) und eine Gold-Zinn-Legierung (AuSn); Aluminium (Al), Titan (Ti) und eine Gold-Zinn-Legierung (AuSn); Titan (Ti), eine Nickel-Vanadium-Legierung (NiV) und eine Gold-Zinn-Legierung (AuSn); Aluminium (Al), Titan (Ti), eine Nickel-Vanadium-Legierung (NiV) und eine Gold-Zinn-Legierung (AuSn); Titan (Ti), Kupfer (Cu) und eine Silber-Zinn-Legierung (AgSn); Aluminium (Al), Titan (Ti), Kupfer (Cu) und eine Silber-Zinn-Legierung (AgSn); Titan (Ti), Nickel (Ni) und eine Silber-Zinn-Legierung (AgSn); Aluminium (Al), Titan (Ti), Nickel (Ni) und eine Silber-Zinn-Legierung (AgSn); und Indium-Zinn/Indium umfasst. In einem Fall, in dem das Zwischenverbindungsmaterial mehrere Schichten verschiedener Materialien enthalten kann, können die Schichten über dem Träger in der beschriebenen Reihenfolge gebildet werden.
- In verschiedenen Ausführungsformen kann das Verfahren ferner das Halten der mehreren Chips mittels des Rückseiten-Zwischenverbindungsmaterials in den jeweiligen Positionen, in denen sie angeordnet sind, enthalten.
- In verschiedenen Ausführungsformen kann das Verdampfen der Die-Befestigungsflüssigkeit das Erwärmen der Chip-Baugruppe enthalten. Das Erwärmen der Chip-Baugruppe kann das Erwärmen der Chip-Baugruppe auf eine Temperatur, die wenigstens so hoch wie die Verdampfungstemperatur der Die-Befestigungsflüssigkeit und niedriger als eine Schmelztemperatur des Zwischenverbindungsmaterials ist, enthalten.
- In verschiedenen Ausführungsformen kann die Die-Befestigungsflüssigkeit im Wesentlichen vollständig verdampfen.
- In verschiedenen Ausführungsformen kann die Die-Befestigungsflüssigkeit irgendeine Flüssigkeit enthalten, die mit dem Rückseiten-Zwischenverbindungsmaterial nicht stark reagiert und die bei Temperaturen, die niedriger als Schmelztemperatur des Rückseiten-Zwischenverbindungsmaterial sind, vollständig verdampft. Die Die-Befestigungsflüssigkeit kann z. B. Alkohol, sekundären Alkohol, gereinigtes Wasser, fluororganische Verbindungen wie Perfluorkohlenstoff (PFC) oder Hydrofluorether (HFE) enthalten oder aus Alkohol, sekundärem Alkohol, gereinigtem Wasser, fluororganischen Verbindungen wie Perfluorkohlensoff (PFC) oder Hydrofluorether (HFE) bestehen. In verschiedenen Ausführungsformen kann das Befestigen der mehreren Chips an dem Träger das Erwärmen der Chip-Baugruppe enthalten. Das Erwärmen der Chip-Baugruppe kann das Erwärmen auf eine Temperatur enthalten, die wenigstens so hoch wie die Schmelztemperatur des Rückseiten-Verbindungsmaterials ist.
- In verschiedenen Ausführungsformen kann das Befestigen der mehreren Chips an dem Träger das Diffusionslöten enthalten.
- In verschiedenen Ausführungsformen kann das Befestigen der mehreren Chips an dem Träger das Pressen der mehreren Chips auf den Träger enthalten. Das Befestigen der mehreren Chips an dem Träger kann das Pressen der mehreren Chips auf den Träger enthalten, bis die mehreren Chips mit einer Oberseite des Trägers außerhalb der Hohlräume bündig sind.
- In verschiedenen Ausführungsformen können die mehreren Chips nicht mit einer Oberseite des Trägers außerhalb der Hohlräume bündig sein. Wenigstens einige Chips der mehreren Chips können z. B. wenigstens teilweise von den jeweiligen Hohlräumen, in denen sie angeordnet sind, vorstehen. Alternativ kann eine Dicke des Chips kleiner als eine Tiefe des Hohlraums sein. Mit anderen Worten, nach dem Anordnen der mehreren Chips in den mehreren Hohlräumen können wenigstens einige Chips der mehreren Chips jeder vollständig innerhalb seines jeweiligen Hohlraums angeordnet sein, wobei die Vorderseite des Chips das Niveau der Oberseite des Trägers außerhalb des Hohlraums nicht erreichen kann.
- In verschiedenen Ausführungsformen kann wenigstens das Befestigen der mehreren Chips an dem Träger im Vakuum ausgeführt werden.
- In verschiedenen Ausführungsformen kann wenigstens das Befestigen der mehreren Chips an dem Träger in einer reaktiven Atmosphäre ausgeführt werden. Die reaktive Atmosphäre kann aus irgendeiner Atmosphäre bestehen, die Oxide entfernen kann. Die reaktive Atmosphäre kann z. B. Ameisensäure oder Formiergas enthalten oder im Wesentlichen aus Ameisensäure oder Formiergas bestehen.
- In verschiedenen Ausführungsformen kann das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit Seitenwänden enthalten, die in einer Richtung von einem Boden des Hohlraums zu einem oberen Ende des Hohlraums weg von dem Hohlraum geneigt sind.
- In verschiedenen Ausführungsformen kann das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit einem Kanal an einem Boden jedes der mehreren Hohlräume enthalten.
- In verschiedenen Ausführungsformen kann das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit einer konkaven Form an den Seitenwänden jedes der mehreren Hohlräume enthalten. In verschiedenen Ausführungsformen kann das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit einer konkaven Form an einem Boden jedes der mehreren Hohlräume enthalten.
- In verschiedenen Ausführungsformen kann das Verfahren ferner das Bilden einer das Zwischenverbindungsmaterial abweisenden Beschichtung auf wenigstens einer der Seitenwände der mehreren Hohlräume und der Seitenwände der mehreren Chips enthalten.
- In verschiedenen Ausführungsformen kann das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit einer konkaven Form an den Seitenwänden jedes der mehreren Hohlräume enthalten. In verschiedenen Ausführungsformen kann das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit einer konkaven Form an einem Boden jedes der mehreren Hohlräume enthalten.
- Ein Verfahren zum Bilden einer Chip-Baugruppe kann das Bilden mehrerer Hohlräume in einem Träger; das Anordnen eines Träger-Zwischenverbindungsmaterials über einem Boden jedes der Hohlräume; das Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume; das Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit, wobei jeder Chip eine Rückseitenmetallisierung umfasst; das Verdampfen der Die-Befestigungsflüssigkeit; und nach dem Verdampfen der Die-Befestigungsflüssigkeit das Befestigen der mehreren Chips an dem Träger enthalten.
- In verschiedenen Ausführungsformen kann das Träger-Zwischenverbindungsmaterial wenigstens eines aus einer Gruppe enthalten, die ein Lot; eine Lotschicht; eine Rückseitenbeschichtungs-Lotpaste; einen Wafer-Rückseitenbeschichtungsleim; einen leitfähigen Die-Befestigungsfilm; eine Sinterpaste; eine Sinterschicht; ein zweistufiges Material; einen Klebstoff, eine Klebefolie; eine Klebeschicht; und ein Metall umfasst.
- In verschiedenen Ausführungsformen kann das Metall eines aus einer Gruppe sein, die Silber; Nickel; Vollnickel und Nickelphosphor; Nickelphosphor; Gold; Platin; Palladium und Kupfer umfasst.
- In verschiedenen Ausführungsformen kann das Träger-Zwischenverbindungsmaterial wenigstens ein Material oder mehrere Materialien in einem Stapel von Schichten aus einer Gruppe enthalten, die Zinn (Sn); Zinn und Silber (SnAg); Indium (In); Indium und Zinn (InSn); Indium und Silber (InAg); Gold und Zinn (AuSn); Aluminium (Al); Titan (Ti); Kupfer (Cu); Zinn (Sn) und Silber (Ag); Titan (Ti), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Aluminium (Al), Titan (Ti), Nickel (Ni), Zinn (Sn) und Silber (Ag); Titan (Ti), Nickel (Ni), Zinn (Sn) und Silber (Ag); Aluminium (Al), Chrom (Cr), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Chrom (Cr), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Aluminium (Al), Chrom (Cr), Nickel (Ni), Zinn (Sn) und Silber (Ag); Chrom (Cr), Nickel (Ni), Zinn (Sn) und Silber (Ag); Titan (Ti) und eine Gold-Zinn-Legierung (AuSn); Aluminium (Al), Titan (Ti) und eine Gold-Zinn-Legierung (AuSn); Titan (Ti), eine Nickel-Vanadium-Legierung (NiV) und eine Gold-Zinn-Legierung (AuSn); Aluminium (Al), Titan (Ti), eine Nickel-Vanadium-Legierung (NiV) und eine Gold-Zinn-Legierung (AuSn); Titan (Ti), Kupfer (Cu) und eine Silber-Zinn-Legierung (AgSn); Aluminium (Al), Titan (Ti), Kupfer (Cu) und eine Silber-Zinn-Legierung (AgSn); Titan (Ti), Nickel (Ni) und eine Silber-Zinn-Legierung (AgSn); Aluminium (Al), Titan (Ti), Nickel (Ni) und eine Silber-Zinn-Legierung (AgSn); und Indium-Zinn/Indium umfasst. In einem Fall, in dem das Zwischenverbindungsmaterial mehrere Schichten verschiedener Materialien enthalten kann, können die Schichten über dem Träger in der beschriebenen Reihenfolge gebildet werden.
- In verschiedenen Ausführungsformen kann eine Chip-Baugruppe einen Träger mit einer Oberseite enthalten, die mehrere Hohlräume umfasst, die in der Oberseite des Trägers ausgebildet sind, wobei jeder Hohlraum dafür ausgelegt ist, einen Chip aufzunehmen. Die Chip-Baugruppe kann ferner mehrere Chips enthalten, wobei jeder Chip in einem zugeordneten Hohlraum der mehreren Hohlräume angeordnet ist und wobei jeder Chip einen Chip-Kontakt umfasst, der am Boden des zugeordneten Hohlraums befestigt ist. Die Oberseite des Trägers außerhalb der Hohlräume kann mit den mehreren Chips bündig sein. Alternativ kann die Oberseite des Trägers außerhalb der Hohlräume nicht mit den mehreren Chips bündig sein.
- In verschiedenen Ausführungsformen können die Seitenwände der mehreren Hohlräume in einer Richtung vom Boden des Hohlraums zu einem oberen Ende des Hohlraums weg von dem Hohlraum geneigt sein.
- In verschiedenen Ausführungsformen können die mehreren Hohlräume mit einem Kanal am Boden jedes der mehreren Hohlräume ausgebildet sein.
- In verschiedenen Ausführungsformen, in denen der Träger außerhalb der Hohlräume nicht mit den mehreren Chips bündig sein kann, können wenigstens einige Chips der mehreren Chips von dem jeweiligen Hohlraum, in dem sie angeordnet sind, vorstehen.
- In verschiedenen Ausführungsformen, in denen der Träger außerhalb der Hohlräume nicht mit den mehreren Chips bündig sein kann, können wenigstens einige der Chips eine Dicke besitzen, die kleiner als eine Tiefe des jeweiligen Hohlraums ist, in dem sie angeordnet sind.
-
1A bis1C zeigen eine Chip-Baugruppe100 in verschiedenen Stufen ihrer Bildung mittels eines Verfahrens zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen. - In verschiedenen Ausführungsformen kann, wie in
1A gezeigt ist, ein Träger102 bereitgestellt werden. Der Träger102 kann dafür ausgelegt sein, dass mehrere Chips106 auf ihm angeordnet sind. Der Träger102 kann eine Oberseite101 besitzen (wie in1B gezeigt ist, die ein Querschnitt nach1A entlang der Linie A-A' ist). Ein Bereich der Oberseite101 des Trägers102 kann groß genug sein, um die mehreren Chips106 aufzunehmen. Der Träger102 kann eine Unterseite103 besitzen, die der Oberseite101 gegenüberliegend sein kann. - Ein Material des Trägers
102 kann irgendein Material, das für einen Träger, der dafür ausgelegt ist, dass mehrere Chips106 auf ihm angeordnet sind, sein oder enthalten. Das Material des Trägers kann z. B. ein steifes Material sein. Das Material des Trägers kann z. B. ein leitfähiges Material enthalten oder im Wesentlichen aus einem leitfähigen Material bestehen, wie z. B. ein Metall, z. B. Kupfer, eine Kupferlegierung, eine Eisenlegierung, z. B. eine Eisenlegierung, die Nickel, Kobalt oder Chrom umfasst, Nickel, eine Nickellegierung oder Aluminium, z. B. eine Nickel-Eisen-Legierung, die als Legierung 42 (die 42% Nickel enthält) bezeichnet wird. Der Träger102 kann z. B. ein Leiterrahmen sein. Der Träger102 , der Kupfer enthalten oder im Wesentlichen aus Kupfer bestehen kann, kann z. B. für das direkte Kupfer-Bonden ausgelegt sein. In verschiedenen Ausführungsformen kann das Material des Trägers102 ein dielektrisches oder ein halbleitendes Material sein oder enthalten, z. B. Silicium, Keramik, Glas oder ein Polymer, z. B. ein Harz. In verschiedenen Ausführungsformen, z. B. im Fall eines Grundmaterials des Trägers102 , das das halbleitende oder das dielektrische Material ist oder enthält, aber außerdem in einem Fall, in dem das Grundmaterial des Trägers102 elektrisch leitfähig ist, kann der Träger102 ferner ein (weiteres) leitfähiges Material, z. B. eine leitfähige Schicht, z. B. eine kontinuierliche leitfähige Schicht oder eine strukturierte leitfähige Schicht, z. B. eine Metallschicht, enthalten. In dem Fall des leitfähigen Grundmaterials kann das weitere leitfähige Material z. B. von dem leitfähigen Grundmaterial des Trägers102 verschieden sein. Der Träger102 kann z. B. eine Leiterplatte (PCB) sein. In einem weiteren Beispiel kann das Material des Trägers102 ein flexibles Material sein, z. B. ein Polymer, z. B. Polyimid. Der Träger102 kann z. B. eine flexible PCB sein. - In verschiedenen Ausführungsformen können mehrere Chips
106 auf dem Träger102 angeordnet sein. Mit anderen Worten, der Träger102 kann ein gemeinsamer Träger102 für die mehreren Chips106 sein, die auf ihm angeordnet sind. Jeder Chip106 der mehreren Chips106 kann, wie in1A und in1B gezeigt ist, eine Vorderseite106f und eine Rückseite106b besitzen, die der Vorderseite gegenüberliegt. Die Seiten des Chips106 , die die Vorderseite106f und die Rückseite106b des Chips106 verbinden, können als die Seitenwände106s , die Seiten106s des Chips oder kurz als die Seiten106s bezeichnet werden. Jeder Chip106 der mehreren Chips106 kann eine Breite106w und eine Länge106l besitzen. - In verschiedenen Ausführungsformen können die mehreren Chips
106 zwei oder mehr Chips106 enthalten. Selbst wenn in1A eine Baugruppe gezeigt ist, die vier Chips106 enthält, kann die Chip-Baugruppe100 irgendeine Anzahl von Chips106 enthalten, die zwei oder mehr beträgt. Die mehreren Chips106 können einfach als ”die Chips” bezeichnet werden. Wenn es nicht anders angegeben ist, bezieht sich eine Beschreibung eines einzigen Chips106 (z. B. ”jedes Chips”, ”des Chips”) im Folgenden auf einen Chip106 als ein Element oder einen Repräsentanten der mehreren Chips106 . - In verschiedenen Ausführungsformen können die mehreren Chips
106 auf dem Träger102 angeordnet werden. Die Chips106 können so angeordnet werden, dass ihre Rückseiten106b dem Träger102 zugewandt sind. Die Chips106 können auf der Oberseite101 des Trägers102 angeordnet werden. Die Chips106 können im Wesentlichen nebeneinander auf dem Träger102 mit etwas Zwischenraum zwischen den einzelnen Chips106 angeordnet werden. Die Anordnung der mehreren Chips106 kann eine Linie, ein zweidimensionales regelmäßiges Muster, z. B. ein Gitter, ein zweidimensionales unregelmäßiges Muster oder irgendeine andere Art der Anordnung bilden. - In verschiedenen Ausführungsformen können die mehreren Chips
106 einzeln auf dem Träger102 angeordnet werden. Mit anderen Worten, jeder Chip106 der mehreren Chips106 kann z. B. aus einem (nicht gezeigten) Reservoir der Chips106 einzeln aufgenommen werden, z. B. mittels einer (nicht gezeigten) Bestückungsvorrichtung, und kann dann auf den Träger102 angeordnet werden. Jeder Chip106 der mehreren Chips106 kann in einer jeweiligen Zielposition für den jeweiligen Chip106 angeordnet werden. In einem Fall mehrerer Chips106 , die völlig gleich sind, können ihre jeweiligen Zielpositionen austauschbar sein. Für unterschiedliche Chips106 können ihre jeweiligen Zielpositionen nicht austauschbar sein. - In verschiedenen Ausführungsformen kann das einzelne Anordnen der mehreren Chips
106 direkt auf dem Träger102 , an dem sie befestigt werden sollen, das Verwenden eines Zwischenträgers für eine gemeinsame Übertragung der mehreren Chips106 zu dem Träger102 vermeiden. Ein derartiger Zwischenträger und/oder ein Klebstoff, z. B. ein auf ihm angeordnetes Klebeband, würden typischerweise nur einmal verwendet werden, um Verunreinigungen zu vermeiden. Indem ein derartiger Zwischenträger überflüssig gemacht wird, können deshalb die Verarbeitungskosten verringert werden. Außerdem erfordert die Verwendung eines Zwischenträgers zusätzliche Verarbeitung, z. B. ein Kombinieren der Anordnung der Chips106 mit dem Träger102 und nach dem Befestigen der Chips106 an dem Träger102 die Entfernung des Zwischenträgers. Folglich kann die Verarbeitungszeit in einem Prozess, der die Verwendung eines Zwischenträgers vermeidet, kürzer sein. - In verschiedenen Ausführungsformen kann das Anordnen der mehreren Chips
106 auf dem Träger102 , z. B. das einzelne Anordnen der mehreren Chips106 , im Wesentlichen bei Atmosphärendruck und/oder im Wesentlichen bei Zimmertemperatur ausgeführt werden. Mit anderen Worten, das Anordnen der Chips106 auf dem Träger102 kann in einer Umgebung ausgeführt werden, die nicht evakuiert, erwärmt oder gekühlt werden muss. Das Anordnen der mehreren Chips106 auf dem Träger102 kann von einer Vakuumumgebung nicht profitieren. Folglich kann ein Prozessablauf, der nicht dazu führt, dass die Chips106 im Vakuum auf dem Träger102 angeordnet werden müssen, im Vergleich zu einer Verarbeitung, bei der das Anordnen der Chips106 im Vakuum durchgeführt werden müsste, Verarbeitungskosten einsparen (falls z. B. in dem oben beschriebenen Prozess mit jedem einzelnen Chip, der auf dem Träger angeordnet und an den Träger gelötet wird, bevor der nächste Chip angeordnet wird, das Löten des Chips an den Träger im Vakuum auszuführen wäre, z. B. zum Verbessern der Qualität der Lötverbindung, und aufgrund des verschachtelten Verarbeitungsablaufs des Anordnens und des Befestigen der Chips, müsste das Anordnen außerdem im Vakuum durchgeführt werden, was erfordert, dass ein großes Volumen evakuiert wird). - Das Anordnen der mehreren Chips
106 auf dem gemeinsamen Träger102 bei Zimmertemperatur bei im Wesentlichen Atmosphärendruck kann schneller als ein Anordnen bei erhöhter Temperatur (z. B. bei der Schmelztemperatur des Lots) bei Atmosphärendruck ausgeführt werden, weil heiße Luft zwischen dem Träger102 und einem Bildgebungssystem, das zum Identifizieren des Zielbereichs für den anzuordnenden Chip verwendet wird, von einem erwärmten Element aufsteigen und ein Bild des Zielbereichs verzerren kann. Es kann ein Beruhigen der Bewegung der Luft notwendig sein, bevor das verzerrte Bild scharf und klar genug ist, dass der Chip106 angeordnet wird. Das Anordnen mehrerer Chips106 etwa bei Zimmertemperatur kann bedeuten, dass das Beruhigen der Bewegung der Luft nicht abgewartet werden muss, bevor die Chips106 angeordnet werden. Im Vergleich zu dem Prozess, in dem die Chips106 bei der erhöhten Temperatur angeordnet werden, kann die Verarbeitungszeit folglich verkürzt sein. Falls es so gewünscht wird, kann das Anordnen der mehreren Chips106 auf dem Träger102 dennoch im Vakuum und/oder bei Temperaturen über oder unter der Zimmertemperatur ausgeführt werden. - In verschiedenen Ausführungsformen kann jeder Chip
106 eine (in1C gezeigte) Dicke Dc im Bereich von etwa 40 μm bis etwa 200 μm, z. B. von etwa 50 μm bis etwa 100 μm, besitzen. - In verschiedenen Ausführungsformen können die mehreren Chips
106 irgendeinen Typ der Chips, z. B. irgendeinen Typ der Halbleiterchips106 , enthalten. Die Chips106 können mittels unterschiedlicher Techniken hergestellt werden und können z. B. integrierte elektrische, elektrooptische und/oder elektromechanische Schaltungen enthalten. Die Chips106 können z. B. Dioden und/oder Transistoren, z. B. Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs), Bipolartransistoren mit isoliertem Gate (IGBTs), Sperrschicht-Feldeffekttransistoren (JFETs) oder Bipolartransistoren, enthalten. Die Chips106 können z. B. Leistungshalbleiter-Chips106 enthalten, wobei die Leistungshalbleiter-Chips106 z. B. Leistungsdioden und/oder Leistungstransistoren, z. B. Leistungs-MOSFETs, Leistungs-IGBTs, Leistungs-JFETs oder Leistungsbipolartransistoren, enthalten können. - In verschiedenen Ausführungsformen kann die Chip-Baugruppe
100 mehrere im Wesentlichen völlig gleiche Chips106 enthalten. Alternativ kann die Chip-Baugruppe100 zwei oder mehr unterschiedliche Arten der Chips106 enthalten. In verschiedenen Ausführungsformen können die mehreren Chips106 in der Chip-Baugruppe100 angeordnet und elektrisch verbunden werden, z. B. mittels des elektrisch leitfähigen Materials des Trägers102 , das z. B. ein Grundmaterial des Trägers102 oder eine elektrisch leitfähige Schicht oder Struktur, die auf dem Grundmaterial des Trägers102 auf der Oberseite101 des Trägers102 ausgebildet ist, sein kann, um eine Schaltungskonfiguration, z. B. eine Halbbrücken- oder Vollbrückenschaltung oder eine Dreiphasen-Brückenschaltung, zu bilden. In verschiedenen Ausführungsformen kann die Chip-Baugruppe100 an irgendeinem Punkt nach dem Befestigen der mehreren Chips106 an dem Träger102 in einzelne Chip-Träger-Einheiten getrennt werden, die einzelne Chip-Baugruppen bilden können. - In verschiedenen Ausführungsformen, wie in
1B und in1C gezeigt ist, kann zwischen dem Träger102 und jedem Chip106 der mehreren Chips106 ein Zwischenverbindungsmaterial104 angeordnet werden. In verschiedenen Ausführungsformen kann das Zwischenverbindungsmaterial104 auf dem Chip106 , z. B. auf der Rückseite des Chips106b , angeordnet werden, bevor der Chip106 auf dem Träger102 angeordnet wird. In verschiedenen Ausführungsformen kann das Zwischenverbindungsmaterial104 auf dem Träger102 angeordnet werden, bevor der Chip106 auf dem Träger102 (oder vielmehr auf dem Zwischenverbindungsmaterial104 , das auf dem Träger102 angeordnet ist) angeordnet wird. Das Zwischenverbindungsmaterial104 kann als eine Schicht, z. B. als eine kontinuierliche Schicht oder als eine strukturierte Schicht, gebildet werden. Das Zwischenverbindungsmaterial104 kann eine anfängliche Dicke Db1 (d. h., eine Dicke vor dem Befestigen des Chips106 an dem Träger102 ) in einem Bereich von etwa 500 nm bis etwa 20 μm, z. B. von etwa 1 μm bis etwa 5 μm, besitzen. - Das Zwischenverbindungsmaterial
104 kann ein elektrisch leitfähiges und/oder wärmeleitfähiges Material enthalten oder im Wesentlichen aus einem elektrisch leitfähigen und/oder wärmeleitfähigen Material bestehen. Es kann z. B. ein Metall enthalten oder im Wesentlichen aus einem Metall bestehen, z. B. wenigstens einem aus einer Gruppe, die Folgendes umfasst: Zinn; Silber; Indium; Gallium; Wismut; Gold; und Kupfer. Das elektrisch leitfähige Material kann z. B. ein Lot, z. B. einen Diffusionslot, eine Lotpaste oder eine Lotschicht, ein zweistufiges Material, eine Sinterpaste, einen Wafer-Rückseitenbeschichtungsleim, einen leitfähigen Die-Befestigungsfilm, einen leitfähigen Klebstoff oder dergleichen enthalten oder kann z. B. im Wesentlichen aus einem Lot, z. B. einem Diffusionslot, einer Lotpaste oder einer Lotschicht, einem zweistufigen Material, einer Sinterpaste, einem Wafer-Rückseitenbeschichtungsleim, einem leitfähigen Die-Befestigungsfilm, einem leitfähigen Klebstoff oder dergleichen bestehen. - In verschiedenen Ausführungsformen, wie in
1B gezeigt ist, können die mehreren Chips106 direkt auf dem Träger102 angeordnet werden, z. B. direkt auf der Oberseite101 des Trägers102 . Mit anderen Worten, die Chips106 können auf dem Träger102 angeordnet werden, wobei das Zwischenverbindungsmaterial104 physisch mit dem Träger102 in Kontakt gelangt, z. B. mit der Oberseite101 des Trägers102 physisch in Kontakt gelangt. In diesem Fall kann das Zwischenverbindungsmaterial104 dafür ausgelegt sein, an dem Träger102 anzuhaften, z. B. auf der Oberseite101 des Trägers102 . Mit anderen Worten, eine Haltekraft, die die mehreren Chips106 in ihren jeweiligen Positionen auf dem Träger102 hält, kann durch das Zwischenverbindungsmaterial104 ausgeübt werden, das zwischen jedem der Chips106 und dem Träger102 angeordnet ist. Die Haltekraft kann eine Haftkraft sein, z. B. eine mechanische Haftkraft. Das Zwischenverbindungsmaterial104 kann ein viskoses Material sein. Das Zwischenverbindungsmaterial104 für die Chips106 , die auf einer im Wesentlichen flachen Oberfläche des Trägers102 anzuordnen sind, kann eine relativ hohe Viskosität und eine relativ hohe Viskosität z. B. im Vergleich zu dem im Kontext mit den3A bis3E beschriebenen Zwischenverbindungsmaterial besitzen. Das Zwischenverbindungsmaterial104 kann ein elektrisch leitfähiger Klebstoff, z. B. ein elektrisch leitfähiger Leim, eine Lotpaste oder eine Sinterpaste sein. - In verschiedenen Ausführungsformen kann die Haltekraft, die die mehreren Chips
106 in ihren jeweiligen Positionen auf dem Träger102 hält, hoch genug sein, um eine Verschiebung der Chips106 während einer Übertragung des Trägers102 aus einer Position, z. B. einer Verarbeitungsposition, wo die Chips106 auf dem Träger102 angeordnet werden, zu einer Position, z. B. einer weiteren Verarbeitungsposition, wo die mehreren Chips106 an dem Träger102 befestigt werden, im Wesentlichen zu vermeiden. Mit anderen Worten, eine Bewegung mit regelmäßiger Beschleunigung und/oder konstanter Geschwindigkeit des Trägers102 (d. h., eine Bewegung des Trägers102 , von der erwartet wird, dass sie auf einer regelmäßigen Grundlage stattfindet) kann nicht zu einer Verschiebung der auf dem Träger102 angeordneten Chips106 führen. Außerdem kann die Haltekraft hoch genug sein, so dass außerdem unerwartete Bewegungen des Trägers102 , z. B. Beschleunigungen, z. B. Beschleunigungen in einer beliebigen Richtung, z. B. Beschleunigungen, die durch Zusammenstöße und/oder Ausfälle in einem System, das den Träger102 transportiert, verursacht werden, in einem typischen Fall im Wesentlichen nicht zu einer Verschiebung der mehreren Chips106 führen können. - In verschiedenen Ausführungsformen kann das Zwischenverbindungsmaterial
104 bis zum Befestigen der mehreren Chips106 an dem Träger102 viskos bleiben. In verschiedenen Ausführungsformen kann die durch das Zwischenverbindungsmaterial104 auf den Chip106 bzw. den Träger102 ausgeübte Haltekraft nach dem Anordnen des Chips106 auf dem Träger102 viel niedriger als eine Haltekraft sein, die durch das Zwischenverbindungsmaterial104 auf den Chip106 bzw. den Träger102 nach dem Befestigen des Chips106 an dem Träger102 ausgeübt wird. Die durch das Zwischenverbindungsmaterial104 auf den Chip106 und den Träger102 nach dem Befestigen des Chips106 an dem Träger102 ausgeübte Haltekraft kann außerdem als die Festhaltekraft bezeichnet werden. Als ein Beispiel, um den Unterschied der Stärken der Haltekraft und der Festhaltekraft nach dem Anordnen des Chips106 auf dem Träger102 zu visualisieren, könnte der Chip106 immer noch z. B. manuell oder mittels einer Aufnahmevorrichtung aufgenommen werden und dadurch von dem Träger102 getrennt werden, ohne den Chip106 und/oder den Träger102 zu beschädigen. Ein derartiges Aufnehmen des Chips106 würde jedoch nach dem Befestigen des Chips106 an dem Träger102 ohne das Beschädigen des Chips102 und/oder des Trägers102 im Wesentlichen nicht möglich sein. - In verschiedenen Ausführungsformen können nach dem Anordnen der mehreren Chips
106 auf dem gemeinsamen Träger102 die mehreren Chips106 in wenigstens einem gemeinsamen Prozess an dem Träger102 befestigt werden. Mit anderen Worten, es kann wenigstens ein Prozess ausgeführt werden, der gemeinsam auf die gesamten mehreren Chips106 wirkt, und möglicherweise kombiniert mit anderen Prozessen, die gemeinsam oder einzeln auf die Chips106 wirken, das Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 verursacht. Mit anderen Worten, eine Befestigungsverbindung, die außerdem als eine Zwischenverbindung bezeichnet wird, kann zwischen jedem Chip der mehreren Chips106 und dem gemeinsamen Träger102 gebildet werden. - In verschiedenen Ausführungsformen, falls z. B. das Befestigen der mehreren Chips
106 an dem Träger102 Löten enthält, kann das Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 im Vakuum ausgeführt werden, z. B. in einer Vakuumpresse mit einer Heizvorrichtung112 . Es können Wärme und Druck angewendet werden, z. B. gleichzeitig, um einen guten mechanischen Flächenkontakt zwischen dem Chip106 und dem Träger102 , z. B. zwischen dem Chip106 und einem Leiterrahmen102 , z. B. mittels des Lots, das geschmolzen wird und während des Abkühlens abermals erhärtet, zu erhalten. Falls alternativ das Befestigen der mehreren Chips106 an dem Träger102 z. B. das Kleben der Chips106 mittels eines elektrisch leitfähigen Leims104 an den gemeinsamen Träger102 enthält, kann das Befestigen bei einem Druck ausgeführt werden, der von einem typischen Vakuumdruck verschieden ist, z. B. bei einem Umgebungsdruck oder bei einem Druck über oder unter dem Umgebungsdruck. - In verschiedenen Ausführungsformen kann das Befestigen der mehreren Chips
106 an dem gemeinsamen Träger102 in einer Gasumgebung ausgeführt werden. Das Gas kann Luft enthalten. Alternativ kann das Gas eine von der Luft verschiedene Zusammensetzung besitzen, das Gas kann z. B. im Wesentlichen aus einem Inertgas, z. B. Stickstoff, bestehen. - In verschiedenen Ausführungsformen kann das Befestigen der mehreren Chips
106 an dem gemeinsamen Träger102 in einer reaktiven Atmosphäre ausgeführt werden. Die reaktive Atmosphäre kann aus irgendeiner Atmosphäre bestehen, die Oxide entfernen kann. Die reaktive Atmosphäre kann z. B. Ameisensäure oder Formiergas enthalten oder im Wesentlichen aus Ameisensäure oder Formiergas bestehen. Mit anderen Worten, vor dem und/oder während des Befestigens der mehreren Chips106 an dem gemeinsamen Träger102 können die mehreren Chips106 , der gemeinsame Träger102 und/oder das Zwischenverbindungsmaterial104 der reaktiven Atmosphäre ausgesetzt werden, wobei die reaktive Atmosphäre die Oxide von den Oberflächen der Chips106 , des Trägers102 und/oder des Zwischenverbindungsmaterials104 entfernen kann. - Falls das Zwischenverbindungsmaterial
104 als eine strukturierte Schicht ausgebildet ist, können die Teile, die sich mit dem strukturierten Zwischenverbindungsmaterial104 in physischen Kontakt befinden können oder mit dem strukturierten Zwischenverbindungsmaterial104 in physischen Kontakt kommen können, als eine entsprechende Struktur ausgebildet sein. Falls beispielhaft das Zwischenverbindungsmaterial104 als eine strukturierte Schicht104 auf der Rückseite106b des Chips106 ausgebildet ist, können die (nicht gezeigten) Chip-Kontakte auf der Rückseite106b des Chips106 auf eine artige Weise angeordnet sein, dass sie mit wenigstens einem Abschnitt des strukturierten Zwischenverbindungsmaterials104 elektrisch verbunden sind. Die elektrisch leitfähigen Strukturen auf der Rückseite106b des Chips106 und des Zwischenverbindungsmaterials104 können z. B. ausgebildet sein, um im Wesentlichen zusammenzupassen, d. h., um im Wesentlichen die gleiche Form zu besitzen, wenn sie übereinander angeordnet sind. Der Chip106 mit dem strukturierten Zwischenverbindungsmaterial104 kann anschließend auf dem Träger102 angeordnet werden, wobei der Träger102 eine (nicht gezeigte) elektrisch leitfähige Struktur enthalten kann, z. B. die elektrisch leitfähige strukturierte Schicht auf der Oberseite101 des Trägers102 . Die elektrisch leitfähige Struktur kann auf eine derartige Weise angeordnet sein, dass sie mit wenigstens einem Abschnitt des strukturierten Zwischenverbindungsmaterials104 elektrisch verbunden ist. Die elektrisch leitfähigen Strukturen auf dem Träger102 und des Zwischenverbindungsmaterials104 können z. B. so ausgebildet sein, dass sie im Wesentlichen zusammenpassen, d. h., im Wesentlichen die gleiche Form besitzen, wenn sie übereinander angeordnet sind. - In verschiedenen Ausführungsformen können der Träger
102 mit seiner elektrisch leitfähigen Struktur, das strukturierte Zwischenverbindungsmaterial104 und der Chip106 mit den Chip-Kontakten auf der Rückseite106b des Chips106 auf eine ähnlich zusammenpassende Weise entsprechend angeordnet werden, falls das Zwischenverbindungsmaterial104 zuerst auf dem Träger102 , z. B. auf der Oberseite101 des Trägers102 , angeordnet wird, auf dem dann die mehreren Chips106 angeordnet werden. - Wie in
1C gezeigt ist, kann das Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 ein Erwärmen des Zwischenverbindungsmaterials104 mittels Wärmeenergie114 , die außerdem als Wärme114 bezeichnet wird, enthalten. Die Wärme114 kann z. B. mittels der Heizvorrichtung112 , z. B. einer Heizplatte112 , einer Induktionsvorrichtung112 oder irgendeiner anderen Vorrichtung, die geeignet ist, um das Zwischenverbindungsmaterial104 zu erwärmen, ohne die anderen Teile der Chip-Baugruppe100 zu beschädigen, in den Träger102 eingeleitet werden, wobei von dort wenigstens ein Bruchteil der Wärme114 zu dem Zwischenverbindungsmaterial104 übertragen werden kann. Der die Wärmeenergie114 , die in das System eingeleitet wird, symbolisierende Pfeil ist nicht gemeint, um das Einleiten der Wärme114 auf ein Einleiten vom Boden der Chip-Baugruppe100 und auch nicht auf ein Einleiten von einem einzigen Punkt einzuschränken. Stattdessen kann die Wärmeenergie114 durch irgendwelche Mittel, aus irgendeiner Richtung und durch irgendeine Anzahl von Punkten oder Bereichen, die ein Erwärmen des Zwischenverbindungsmaterials104 auf eine Solltemperatur, z. B. eine Schmelztemperatur des Zwischenverbindungsmaterials104 , ermöglichen, ohne die anderen Teile der Chip-Baugruppe100 zu beschädigen, und die es ermöglichen, das Einleiten der Wärmeenergie114 in das Zwischenverbindungsmaterial104 zu stoppen, falls und wenn es erwünscht und/oder erforderlich ist, eingeleitet werden. - In verschiedenen Ausführungsformen kann es sein, dass das Zwischenverbindungsmaterial
104 geschmolzen werden muss, damit eine Befestigung der mehreren Chips106 an dem gemeinsamen Träger102 stattfindet, z. B. falls das Zwischenverbindungsmaterial104 die Lotpaste oder die Sinterpaste ist. In diesem Fall kann die Menge der Wärme114 auf eine derartige Weise eingestellt werden, dass das Zwischenverbindungsmaterial104 eine Temperatur bei oder über seinem Schmelzpunkt erreichen kann. Wenn das Zwischenverbindungsmaterial104 geschmolzen ist, kann die Erwärmung des Zwischenverbindungsmaterials104 gestoppt werden, z. B. durch das Stoppen der Erwärmung der Heizvorrichtung112 , z. B. durch das Ausschalten der Leistung für die Heizvorrichtung112 . Alternativ kann die Chip-Baugruppe100 z. B. von der Heizvorrichtung112 entfernt werden oder kann die Heizvorrichtung112 entfernt werden. Das geschmolzene Zwischenverbindungsmaterial104 kann erhärten und dadurch die Chips106 an dem Träger102 befestigen. Die Druckkraft108 und/oder die Wärme114 , die entsprechend auf die mehreren Chips106 und/oder den Träger102 angewendet werden, können so lange aufrechterhalten werden, wie es für die Bildung einer Zwischenverbindung, z. B. einer festen Verbindung, z. B. einer elektrisch leitfähigen Verbindung, z. B. einer intermetallischen Verbindung, zwischen dem Zwischenverbindungsmaterial104 und dem Träger102 , z. B. dem Leiterrahmen102 , erforderlich ist. Die mehreren Chips106 können mit ihren Rückseiten106b auf der Oberseite101 des Trägers102 befestigt werden. - Das Zwischenverbindungsmaterial
104 kann jeden der Chips106 z. B. mittels des Strömens in kleine, z. B. mikroskopische, Öffnungen in einer Oberfläche des Chips106 , z. B. in einer Oberfläche der Rückseite106b des Chips106 , bzw. in einer Oberfläche des Trägers102 , z. B. in der Oberseite101 des Trägers102 , und des dortigen Erhärtens an dem Träger102 befestigen. Dadurch kann das erhärtete Zwischenverbindungsmaterial104 einen Verbindungsanker in jedem der beiden jeweiligen aneinander zu befestigenden Teile, d. h., dem Chip106 und dem Träger102 , bilden. - Das Zwischenverbindungsmaterial
104 kann jeden der Chips106 z. B. mittels des Diffundierens in das Material des Chips106 , z. B. in eine Oberfläche, z. B. eine Metalloberfläche, der Rückseite106b des Chips106 , bzw. in eine Oberfläche des Trägers102 , z. B. eine Metalloberfläche des Trägers102 , z. B. in der Oberseite101 des Trägers102 , an dem Träger102 befestigen. Dort kann das Zwischenverbindungsmaterial104 eine intermetallische Verbindung mit dem jeweiligen, z. B. metallischen, Material des Trägers102 und des Chips106 bilden, wobei die intermetallische Verbindung und irgendwelches verbleibendes Zwischenverbindungsmaterial104 erhärten können. Dadurch können die erhärtete intermetallische Verbindung und das erhärtete Zwischenverbindungsmaterial104 einen Verbindungsanker in jedem der beiden jeweiligen Teile, die aneinander zu befestigen sind, d. h., dem Chip106 und dem Träger102 , bilden. Dieser Prozess kann außerdem als Diffusionslöten bezeichnet werden. Für das Diffusionslöten kann das Zwischenverbindungsmaterial104 auf der Rückseite106b des Chips106 oder auf dem Träger102 , z. B. mit einer Dicke in einem Bereich von etwa 1 μm bis etwa 20 μm, gebildet werden. Das Diffusionslöten kann in einer Vakuumumgebung ausgeführt werden, z. B. in einer evakuierten Presse. Die Temperatur, die durch das Zwischenverbindungsmaterial104 zu erreichen ist, z. B. seine Schmelztemperatur, kann in einem Bereich von etwa 250°C bis etwa 400°C liegen, z. B. etwa 350°C betragen. Diese Temperatur des Zwischenverbindungsmaterials104 kann während eines Zeitraums im Bereich von etwa 0,5 Sekunden bis etwa 60 Minuten, z. B. während etwa 1 Sekunde oder während etwa 30 Minuten, aufrechterhalten werden. - Ein Diffusionslot, falls es z. B. mehrere Schichten von Materialien enthält, kann außerdem als ein Lotsystem bezeichnet werden. Ein Diffusionslot oder ein Diffusionslotsystem kann z. B. wenigstens ein Material oder mehrerer Materialien in einem Stapel von Schichten aus einer Gruppe enthalten oder aus wenigstens einem Material oder mehreren Materialien in einem Stapel von Schichten aus einer Gruppe bestehen, die Zinn (Sn); Zinn und Silber (SnAg); Indium (In); Indium und Zinn (InSn); Indium und Silber (InAg); Gold und Zinn (AuSn); Aluminium (Al); Titan (Ti); Kupfer (Cu); Zinn (Sn) und Silber (Ag); Titan (Ti), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Aluminium (Al), Titan (Ti), Nickel (Ni), Zinn (Sn) und Silber (Ag); Titan (Ti), Nickel (Ni), Zinn (Sn) und Silber (Ag); Aluminium (Al), Chrom (Cr), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Chrom (Cr), Kupfer (Cu), Zinn (Sn) und Silber (Ag); Aluminium (Al), Chrom (Cr), Nickel (Ni), Zinn (Sn) und Silber (Ag); Chrom (Cr), Nickel (Ni), Zinn (Sn) und Silber (Ag); Titan (Ti) und eine Gold-Zinn-Legierung (AuSn); Aluminium (Al), Titan (Ti) und eine Gold-Zinn-Legierung (AuSn); Titan (Ti), eine Nickel-Vanadium-Legierung (NiV) und eine Gold-Zinn-Legierung (AuSn); Aluminium (Al), Titan (Ti), eine Nickel-Vanadium-Legierung (NiV) und eine Gold-Zinn-Legierung (AuSn); Titan (Ti), Kupfer (Cu) und eine Silber-Zinn-Legierung (AgSn); Aluminium (Al), Titan (Ti), Kupfer (Cu) und eine Silber-Zinn-Legierung (AgSn); Titan (Ti), Nickel (Ni) und eine Silber-Zinn-Legierung (AgSn); Aluminium (Al), Titan (Ti), Nickel (Ni) und eine Silber-Zinn-Legierung (AgSn); und Indium-Zinn/Indium umfasst.
- Alternativ oder zusätzlich kann das Befestigen der mehreren Chips
106 an dem gemeinsamen Träger102 das Pressen der mehreren Chips106 auf den Träger102 enthalten. In1C ist dies durch einen Pfeil108 symbolisiert, der eine Kraft angibt, die auf die mehreren Chips106 ausgeübt wird, um die Chips106 auf den gemeinsamen Träger102 zu pressen. Mit anderen Worten, die Presskraft108 kann auf eine derartige Weise ausgeübt werden und gerichtet sein, dass die mehreren Chips106 gemeinsam auf den Träger102 gepresst werden. Der Pfeil108 kann die Richtung angeben, in der eine Presse110 bewegt werden kann, um die Chips106 auf den Träger102 zu pressen. Eine durch eine stationäre Stütze, auf der die Chip-Baugruppe100 gestützt sein kann, bereitgestellte Gegenkraft ist nicht gezeigt. Der einzelne Pfeil108 ist nicht gemeint, um ein Ausüben der Kraft108 auf einen einzigen Punkt oder in nur der gezeigten Richtung einzuschränken. Stattdessen kann die Kraft108 an einem einzigen Punkt, an mehreren Punkten und/oder an einem oder mehreren Bereichen ausgeübt werden, solange wie die mehreren Chips106 in einem gemeinsamen Prozess gepresst werden, d. h., eine Presse110 ist auf eine derartige Weise ausgelegt, z. B. geformt, dass die Kraft108 verteilt werden kann, um die mehreren Chips106 gleichzeitig zu pressen. Die Richtung der Kraft108 kann im Wesentlichen zu einer Ebene entlang der Rückseite106b der mehreren Chips106 normal sein. Mit anderen Worten, die Kraft108 kann von oberhalb der mehreren Chips106 oder von unterhalb des gemeinsamen Trägers102 ausgeübt werden, wobei sie in einer Richtung ausgeübt werden kann, die zu der Rückseite106b der Chips106 im Wesentlichen vertikal ist. In einem Fall, in dem die Oberseite101 des Trägers102 im Wesentlichen zur Rückseite106b der Chips106 parallel ist, kann die Kraft108 im Wesentlichen zur Oberseite101 des Trägers102 normal sein. Mit anderen Worten, die mehreren Chips106 und der gemeinsamen Träger102 können mittels der Kraft108 , z. B. mittels einer Presse110 , auf eine derartige Weise zusammengepresst werden, dass sich die Chips106 und der Träger102 im Wesentlichen nur in den jeweiligen Richtungen zueinander bewegen, im Wesentlichen ohne irgendeine seitliche Relativbewegung (d. h., im Wesentlichen parallel zur Oberseite101 des Trägers102 ) zwischen irgendeinem Chip106 der mehreren Chips106 und dem Träger102 . - Falls beispielhaft das Befestigen der mehreren Chips
106 an dem Träger102 das Erwärmen des Zwischenverbindungsmaterials104 nicht enthalten darf, kann das Pressen der Chips106 auf den Träger102 , wobei das Zwischenverbindungsmaterial104 zwischen jedem der Chips106 und dem gemeinsamen Träger102 angeordnet ist, verursachen oder fördern, dass die mehreren Chips106 an dem Träger102 befestigt werden. Falls beispielhaft das Zwischenverbindungsmaterial104 ein elektrisch leitfähiger Klebstoff, z. B. ein elektrisch leitfähiger Leim, z. B. ein Wafer-Rückseitenbeschichtungsleim, ist, kann die auf die mehreren Chips106 ausgeübte Presskraft108 verursachen, dass Teile des Zwischenverbindungsmaterials104 in kleine, z. B. mikroskopische, Öffnungen in der Oberfläche des Chips106 , z. B. in der Oberfläche der Rückseite106b des Chips106 , bzw. in der Oberfläche des Trägers102 , z. B. in der Oberseite101 des Trägers102 , gepresst werden. Es kann dann ermöglicht oder verursacht werden, dass das Zwischenverbindungsmaterial104 erhärtet, z. B. mittels der z. B. erwarteten oder geförderten Verdampfung eines in dem Zwischenverbindungsmaterial enthaltenen Lösungsmittels, durch eine chemische Reaktion, die in dem Zwischenverbindungsmaterial104 stattfindet, oder dergleichen. Dadurch kann das erhärtete Zwischenverbindungsmaterial104 einen Verbindungsanker in jedem der beiden aneinander zu befestigenden jeweiligen Teile, d. h. dem Chip106 und dem Träger102 , bilden. - In verschiedenen Ausführungsformen, z. B. in dem Fall, in dem das Zwischenverbindungsmaterial
104 erwärmt wird, aber außerdem, wenn es nicht erwärmt wird, können das Pressen der mehreren Chips106 auf den Träger102 und die dadurch auf das Zwischenverbindungsmaterial104 ausgeübte Presskraft verursachen, dass Hohlräume, die in dem Zwischenverbindungsmaterial104 oder an einer Grenze zwischen dem Zwischenverbindungsmaterial104 und dem Träger102 oder zwischen dem Zwischenverbindungsmaterial104 und dem Chip106 ausgebildet sind, durch das Zwischenverbindungsmaterial104 gefüllt werden. Dadurch kann die mechanische Stärke einer Verbindung zwischen jedem Chip106 und dem gemeinsamen Träger102 verbessert werden und können die elektrische (und außerdem eine Wärme-)Leitfähigkeit über das Zwischenverbindungsmaterial104 verbessert werden. - In verschiedenen Ausführungsformen kann die auf die Chip-Baugruppe
100 ausgeübte Kraft108 verursachen, dass die mehreren Chips106 mit einem Druck im Bereich von etwa 0,5 bar bis etwa 4 bar, z. B. etwa 3 bar, auf den Träger102 gepresst werden. - Die Kraft
108 auf die mehreren Chips106 kann mittels einer Presse110 ausgeübt werden, die auf die Vorderseiten106f der mehreren Chips106 presst, während der Träger102 , auf dem die mehreren Chips106 angeordnet sind, auf einer Stütze, z. B. einer stationären Stütze, angeordnet sein kann, die eine Gegenkraft zu der Kraft108 ausübt. Mit anderen Worten, die Chip-Baugruppe100 kann für den Prozess des Pressens der Chips106 auf den Träger102 mittels einer Abwärtsverschiebung der Presse110 auf einer Stütze, z. B. einer flachen Oberfläche, z. B. der Heizplatte112 , angeordnet sein, die der Kraft108 nicht nachgibt. Die Presse110 kann unter der Chip-Baugruppe100 angeordnet sein und kann nach oben bewegt werden, um die Chip-Baugruppe100 gegen eine stationäre Stütze, die über den mehreren Chips106 angeordnet ist, zu pressen. In diesem Fall könnte die Kraft108 als von einer Unterseite der Chip-Baugruppe100 , z. B. aus im Wesentlichen der gleichen Richtung wie die Wärme114 , eingeführt visualisiert werden. Die Heizplatte112 könnte z. B. dafür ausgelegt sein, den Träger102 gegen die mehreren Chips106 zu pressen. - Die Presse
110 kann eine Pressplatte110 , z. B. eine Pressplatte110 mit einer flachen Unterseite111 , die den mehreren Chips106 zugewandt ist, enthalten. Die flache Unterseite111 kann im Wesentlichen parallel zur Oberseite101 des Trägers102 angeordnet sein. Als eine Folge können nach dem Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 mittels eines Prozesses, der das gemeinsame Pressen der mehreren Chips106 an den gemeinsamen Träger102 enthält, die Vorderseiten106f der mehreren Chips106 alle im Wesentlichen den gleichen Abstand Dc + Db2 zur Oberseite101 des gemeinsamen Trägers102 besitzen. Mit anderen Worten, nach dem Pressen der Chips106 auf den Träger102 können die Vorderseiten106f der mehreren Chips106 im Wesentlichen bündig miteinander sein. - Eine Form der Presse
110 kann sich von einer Platte und/oder von einer Platte mit einer flachen Unterseite111 unterscheiden. Die Presse110 kann jedoch dafür ausgelegt sein, dass sie z. B. groß genug ist und an ihrer Unterseite111 auf eine derartige Weise geformt ist, dass sie mit den mehreren Chips106 physisch in Kontakt gelangen und sie gleichzeitig zu dem gemeinsamen Träger102 pressen kann. - Das Befestigen der mehreren Chips
106 an dem gemeinsamen Träger102 , z. B. mittels des Anwendens der Wärme114 und/oder durch das Ausüben der Kraft108 , kann verursachen, dass die (anfängliche) Dicke Db1 des Zwischenverbindungsmaterials104 kleiner wird. Eine Dicke des Zwischenverbindungsmaterials104 nach dem Befestigungsprozess kann als die endgültige Dicke Db2 des Zwischenverbindungsmaterials104 bezeichnet werden. Eine Dicke Dc des Chips106 kann durch den Befestigungsprozess im Wesentlichen unverändert bleiben. - Das, was oben bezüglich einer Geometrie der Presse, einer Ausrichtung der Vorderseiten
106f der Chips106 , einer Dicke des Zwischenverbindungsmaterials vor und nach dem Pressen usw. beschrieben worden ist, kann ähnlich für einen Fall gelten, in dem die Kraft108 von unterhalb des Trägers102 oder von oberhalb der mehreren Chips106 und von unterhalb des Trägers102 ausgeübt wird. - Das Befestigen der mehreren Chips
106 an dem gemeinsamen Träger102 , z. B. mittels des Anwendens der Wärme114 und/oder durch das Ausüben der Kraft108 , kann im Vakuum ausgeführt werden. Alternativ kann es in einer Inertatmosphäre, z. B. in einer Stickstoffatmosphäre, ausgeführt werden. - Eine Positionierungsgenauigkeit jedes der Chips
106 der mehreren Chips106 kann von den Werkzeugen abhängig sein, die zum Leiten der Vorrichtung verwendet werden, die zum Anordnen der Chips106 auf dem Träger102 verwendet wird. Es kann z. B. eine Kamera verwendet werden, die einen allgemeinen Zielbereich, möglicherweise zusammen mit einer aktuellen Position der Vorrichtung, die den Chip106 anordnet, zeigt. Die Oberseite101 des Trägers102 kann (z. B. für ihre Funktionalität) auf eine Weise strukturiert sein, die es den Werkzeugen, die die Zielpositionen bestimmen können, ermöglicht, die jeweilige Zielposition aus der Struktur auf der Oberseite101 des Trägers zu identifizieren. Alternativ oder zusätzlich können Ausrichtungsstrukturen bereitgestellt sein, z. B. auf dem Träger102 angeordnete Ausrichtungsstrukturen. - In verschiedenen Ausführungsformen kann, falls z. B. das Zwischenverbindungsmaterial
104 strukturiert ist, kann die Positionierungsgenauigkeit des Chips106 an dem Träger102 hoch genug sein, um die Positionierung des Chips106 mit einer gegebenen Teilung der Struktur zu ermöglichen, ohne einen Kurzschluss oder einen ähnlichen Ausfall der Chip-Baugruppe100 zu erzeugen, der durch eine Fehlpositionierung des Chips106 auf dem Träger102 verursacht wird, (wobei die Teilung einer Struktur so verstanden werden kann, dass ein Abstand zwischen benachbarten elektrisch leitfähigen Strukturen zusammen mit einer Breite der leitfähigen Strukturen gemeint ist). -
2A bis2C zeigen eine Chip-Baugruppe200 in verschiedenen Stufen ihrer Bildung mittels eines Verfahrens zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen. - Das Verfahren zum Bilden einer Chip-Baugruppe
200 gemäß verschiedenen Ausführungsformen, von denen drei Stufen gezeigt sind, kann für einen großen Teil im Wesentlichen das gleiche wie das Verfahren zum Bilden einer Chip-Baugruppe sein, das oben im Kontext der1A bis1C beschrieben worden ist. Mit Ausnahme der im Folgenden dargelegten Unterschiede können die Teile, Prozesse, Merkmale, Parameter usw. im Wesentlichen die gleichen wie jene oder analog zu jenen sein, die oben im Kontext der1A bis1C beschrieben worden sind. - Das Verfahren zum Bilden der Chip-Baugruppe
200 kann sich von dem Verfahren zum Bilden der Chip-Baugruppe100 insofern unterscheiden, als die Oberseite101 des Trägers102 nicht flach sein kann. In dem Träger102 können mehrere Hohlräume220 , die außerdem als ”die Hohlräume” bezeichnet werden, gebildet werden. Falls im Folgenden auf einen einzigen Hohlraum220 Bezug genommen wird, bezieht sich dies auf einen Hohlraum220 der mehreren Hohlräume220 , wenn es nicht anders angegeben ist. Die mehreren Hohlräume220 können z. B. von einer Oberseite101 des Trägers102 in dem Träger102 gebildet werden. Mit anderen Worten, die Hohlräume220 können in dem Träger102 auf eine derartige Weise gebildet werden, dass sich eine Öffnung jedes der Hohlräume auf der Oberseite101 des Trägers102 befindet. - Die mehreren Chips
106 können in den mehreren Hohlräumen102 angeordnet werden. Beispielhaft kann jeder Chip106 der mehreren Chips106 in einem der Hohlräume220 der mehreren Hohlräume220 angeordnet werden. - In verschiedenen Ausführungsformen können die mehreren Hohlräume
220 in dem Träger102 im Wesentlichen nebeneinander mit etwas Zwischenraum zwischen den einzelnen Hohlräumen220 angeordnet werden. Die Anordnung der mehreren Hohlräume220 kann eine Linie, ein zweidimensionales regelmäßiges Muster, z. B. ein Gitter, ein zweidimensionales unregelmäßiges Muster oder irgendeine Art der Anordnung bilden. - Die mehreren Hohlräume
220 können in dem Träger102 mittels Ätzen, Laser-Abtragung, Fräsen und/oder Schleifen und/oder irgendeiner anderen Technik, die für das Bilden mehrerer Hohlräume220 mit der gewünschten Form in dem Träger102 geeignet ist, gebildet werden. - Jeder Hohlraum
220 der mehreren Hohlräume220 kann eine Tiefe Tk besitzen. Die Tiefe jedes Hohlraums220 der mehreren Hohlräume220 kann kleiner als eine Dicke Ht des Trägers102 sein. Jeder Hohlraum220 kann eine Länge Lk und eine Breite Wk (die hier nicht gezeigt sind, aber siehe4C ) besitzen. - In verschiedenen Ausführungsformen kann die Länge Lk jedes der Hohlräume
220 größer als die Länge106l des Chips106 der mehreren Chips106 sein, der in dem jeweiligen Hohlraum220 anzuordnen ist, so dass der Chip106 in der Längenausdehnung in den Hohlraum passen kann. - Jeder der Chips
106 kann in seinem jeweiligen Hohlraum220 auf eine derartige Weise angeordnet werden, dass er mit den Abschnitten des Trägers102 , die die Seitenwände102s des Hohlraums220 bilden, in dem der Chip106 angeordnet ist, nicht in physischen Kontakt kommt. Die Innenflächen der Seitenwände102s der Hohlräume220 können mit einem (nicht hier, aber in4A gezeigten) dielektrischen Film440 beschichtet werden. Die Oberflächen der Seiten106s des Chips106 können mit einem (nicht hier, aber in4A gezeigten) dielektrischen Film442 beschichtet werden. In jenen Fällen, in denen der dielektrische Film440 und/oder442 ausgebildet ist, können die Seiten106s der Chips nicht in einen elektrisch leitfähigen Kontakt mit den Seitenwänden102s der Hohlräume220 kommen, selbst wenn sie sich in physischen Kontakt mit ihnen befinden können. - Die Breite Wk jedes der Hohlräume
220 kann größer als die Breite106w des Chips106 der mehreren Chips106 , der in dem jeweiligen Hohlraum220 anzuordnen ist, sein, so dass der Chip106 in der Breitenausdehnung in den Hohlraum passen kann. - Ein Zwischenraum zwischen der Seite des Chips
106 und den Seitenwänden102s des Hohlraums220 kann als der Zwischenraum222 bezeichnet werden. - Eine Positionierungsgenauigkeit jedes der Chips
106 auf dem Träger102 kann durch das Bilden der mehreren Hohlräume220 mit einem kleinen Zwischenraum222 zwischen jeder der Seitenwände102s jedes der Hohlräume220 und den jeweiligen gegenüberliegenden Seiten106s jedes der mehreren Chips106 , der in dem jeweiligen Hohlraum angeordnet ist, verbessert werden. Mit anderen Worten, die Positionierungsgenauigkeit jedes der Chips106 auf dem Träger102 kann von dem Zwischenraum222 abhängen. Mit anderen Worten, eine Position des Chips106 auf dem Träger102 kann für einen Chip106 , der in einem Hohlraum220 mit einem großen Zwischenraum222 auf jeder seiner Seiten oder auf einem Träger102 ohne einen Hohlraum220 angeordnet ist, weniger gut definiert sein, als sie für einen Chip106 definiert sein kann, der in einem Hohlraum220 mit einem kleineren Zwischenraum222 angeordnet ist. Indem der Zwischenraum222 so klein wie möglich gemacht wird, z. B. durch das Einstellen des Zwischenraums222 , damit er in einem Bereich von etwa 0,5 μm bis etwa 2 μm liegt, kann die Positionierungsgenauigkeit jedes der Chips106 auf dem Träger102 verbessert werden. Als eine Folge können die Chips106 mit einer feineren Teilung auf dem Träger102 angeordnet werden. - Außerdem können, wie oben beschrieben worden ist, die Struktur der Oberseite
101 des Trägers102 und/oder eine oder mehrere Ausrichtungsmarkierungen verwendet werden, um die Zielposition für jeden Chip106 zu bestimmen, der in einem der mehreren Hohlräume220 zu positionieren ist. Derartige Ausrichtungsmarkierungen usw. können nur für eine grobe Bestimmung eines Zielbereichs verwendet werden, wobei für eine Feinpositionierung des Chips106 die Positionierung des Chips106 in dem Hohlraum220 mit einem Zwischenraum222 auf jeder Seite des Chips106 verwendet werden kann. - Die Tiefe Tk jedes der Hohlräume
220 kann kleiner als eine Summe der Dicke Dc des jeweiligen Chips106 , der in dem Hohlraum anzuordnen ist, und der Anfangsdicke Db1 des Zwischenverbindungsmaterials104 , das zwischen dem Chip106 und dem Träger102 in dem Hohlraum220 anzuordnen ist, sein. Mit anderen Worten, nach dem Anordnen jedes der mehreren Chips106 in einem der Hohlräume220 können die Vorderseiten106f der Chips106 von dem jeweiligen Hohlraum220 , in dem sie angeordnet sind, über eine Ebene vorstehen, in der sich die Oberseite101 des Trägers102 außerhalb der mehreren Hohlräume220 befinden kann. - Nach dem Anordnen der mehreren Chips
106 in den jeweiligen Hohlräumen220 können die mehreren Chips106 im Wesentlichen auf die gleiche Weise wie die, die oben im Kontext der1A bis1C beschrieben worden ist, an dem Träger102 befestigt werden. - Ein Pressen der Chips
106 auf den Träger102 kann ausgeführt werden, bis die Anfangsdicke Db1 des Zwischenverbindungsmaterials104 auf die Dicke Db2 nach dem Befestigen abgenommen hat, wobei die Dicke Db2 des Zwischenverbindungsmaterials104 nach dem Befestigen der mehreren Chips106 auf dem gemeinsamen Träger102 gerade groß genug sein kann, so dass eine Summe der Dicke Db2 des Zwischenverbindungsmaterials104 nach dem Befestigen und der Dicke Dc des Chips106 im Wesentlichen gleich der Tiefe Tk des Hohlraums220 sein kann. Mit anderen Worten, das Pressen der Chips106 auf den Träger102 kann fortgesetzt werden, bis die Vorderseiten der Chips106 , die aus den Hohlräumen220 vorstehen können, bevor auf sie gepresst wird, mit der Oberseite101 des Trägers102 außerhalb der Hohlräume220 bündig sind. - In verschiedenen Ausführungsformen können, wie in
2D und2E gezeigt ist, von denen jede als eine zu der Stufe der Bildung der Chip-Baugruppe200 , die in2C gezeigt ist, alternative Stufe betrachtet werden kann, in den Chip-Baugruppen201 und202 die Vorderseiten der Chips106 nicht mit der Oberseite101 des Trägers102 außerhalb der Hohlräume220 bündig sein. - Wie in
2D gezeigt ist, können in einer Chip-Baugruppe201 die Vorderseiten106f der Chips106 von den jeweiligen Hohlräumen220 , in denen die Chips106 angeordnet sind, vorstehen. Die Summe der Dicke Db2 des Zwischenverbindungsmaterials104 nach dem Befestigen und der Dicke Dc des Chips106 kann größer als die Tiefe des Hohlraums Tk sein. Die Vorderseiten106f der Chips106 können miteinander bündig sein, wie in2D gezeigt ist. Alternativ können die Vorderseiten106f von wenigstens zwei Chips106 der mehreren Chips106 nicht miteinander bündig sein (was nicht gezeigt ist). - Wie in
2E gezeigt ist, können in einer Chip-Baugruppe202 die Vorderseiten106f der Chips106 z. B. vollständig innerhalb der jeweiligen Hohlräume220 , in denen die Chips106 angeordnet sind, liegen. Die Summe der Dicke Db2 des Zwischenverbindungsmaterials104 nach dem Befestigen und der Dicke Dc des Chips106 kann kleiner als die Tiefe des Hohlraums Tk sein. Die Vorderseiten106f der Chips106 können miteinander bündig sein, wie in2E gezeigt ist. Alternativ können die Vorderseiten106f von wenigstens zwei Chips106 der mehreren Chips106 nicht miteinander bündig sein (was nicht gezeigt ist). In verschiedenen Ausführungsformen kann die Presse110 , die zum Befestigen der Chips106 an dem Träger102 verwendet werden kann, auf einer Seite, die sich mit den Chips106 in Kontakt befinden kann, geformt sein, um auf die Chips106 , z. B. auf die Vorderseiten106f der Chips106 , zu pressen, selbst wenn sich die Vorderseiten106f der Chips106 innerhalb der jeweiligen Hohlräume220 befinden, d. h., unterhalb einer Ebene der Oberseite101 des Trägers102 . Die Presse110 kann z. B. in den Bereichen, in denen der Druck auf die Chips106 ausgeübt werden soll, Vorsprünge besitzen. - Das Zwischenverbindungsmaterial
104 kann anfangs in einer derartigen dünnen Schicht ausgebildet werden und/oder die Menge des Zwischenverbindungsmaterials104 kann auf eine derartige Weise eingestellt werden, dass sich nach den Befestigen der Chips106 an dem Träger102 , z. B. nach dem Erwärmen und/oder dem Pressen, eine sehr dünne Schicht des Zwischenverbindungsmaterials104 bilden kann. Das Schrumpfen des Zwischenverbindungsmaterials104 von seiner Anfangsdicke Db1 zu seiner endgültigen Dicke Db2 mittels des Pressens der mehreren Chips106 auf den gemeinsamen Träger102 kann verursachen, dass etwas des Zwischenverbindungsmaterials104 zwischen dem Träger102 und dem Chip106 herausgedrückt wird. In diesem Fall kann das (elektrisch leitfähige) Zwischenverbindungsmaterial104 mit einer oder mehreren der Seitenwände102s des Hohlraums220 , z. B. mit den Innenflächen der Seitenwände102s des Hohlraums220 , in physischen Kontakt kommen. Ein elektrisch leitfähiger Kontakt zwischen dem Zwischenverbindungsmaterial104 und der Seitenwand102s des Hohlraums kann mittels einer (nicht hier, aber in4A gezeigten) dielektrischen Beschichtung440 auf den Seitenwänden102s vermieden werden. -
3A bis3E zeigen eine Chip-Baugruppe300 in verschiedenen Stufen ihrer Bildung mittels eines Verfahrens zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen. - Das Verfahren zum Bilden einer Chip-Baugruppe
300 gemäß verschiedenen Ausführungsformen, von denen fünf Stufen gezeigt sind, kann für einen großen Teil im Wesentlichen das gleiche wie das Verfahren zum Bilden einer Chip-Baugruppe sein, das oben im Kontext der1A bis1C und der2A bis2C beschrieben worden ist. Mit Ausnahme der im Folgenden dargelegten Unterschiede können die Teile, Prozesse, Merkmale, Parameter usw. im Wesentlichen die gleichen wie jene oder analog zu jenen sein, die oben im Kontext der1A bis1C und der2A bis2C beschrieben worden sind. - Um der Einfachheit willen ist in
3A bis3E nur ein Chip106 gezeigt, der bestückt wird, um die Chip-Baugruppe300 zu bilden. Dennoch kann die Chip-Baugruppe300 wie die Chip-Baugruppen100 und200 zwei oder mehr Chips106 in irgendeiner Anordnung enthalten, wie oben beschrieben worden ist.3A bis3E können z. B. so betrachtet werden, dass sie einen Querschnitt durch die Chip-Baugruppe300 , die eine Reihe von Chips106 enthält, mit dem Querschnitt vertikal zu der Reihe von Chips106 zeigen. - Nach dem Bilden der mehreren Hohlräume
220 , wie z. B. oben im Kontext der2A bis2C beschrieben worden ist, kann eine Die-Befestigungsflüssigkeit330 in jedem der Hohlräume220 angeordnet werden. Die Die-Befestigungsflüssigkeit330 kann z. B. mittels eines (nicht gezeigten) Die-Befestigungsflüssigkeits-Spenders in den Hohlräumen220 angeordnet werden. Mit anderen Worten, die Die-Befestigungsflüssigkeit330 kann in den in dem Träger102 ausgebildeten Hohlraum220 , z. B. einem Leiterrahmen-Hohlraum200 oder einem Substrathohlraum220 , abgegeben werden. - Eine Menge der Die-Befestigungsflüssigkeit
330 , die in jedem der Hohlräume220 anzuordnen ist, kann so gewählt werden, dass es möglich ist, die Die-Befestigungsflüssigkeit330 in dem jeweiligen Hohlraum220 anzuordnen, ohne dass die Die-Befestigungsflüssigkeit330 die Seitenwände102s des Hohlraums220 berührt. - Eine Position der Die-Befestigungsflüssigkeit
330 auf einem Boden220b , z. B. auf einer Bodenfläche, jedes der Hohlräume220 kann so gewählt werden, dass die Die-Befestigungsflüssigkeit330 in dem jeweiligen Hohlraum220 die Seitenwände102s des Hohlraums220 nicht berühren kann. Beispielhaft kann die Die-Befestigungsflüssigkeit330 im Wesentlichen zentral auf dem Boden220b des Hohlraums220 angeordnet werden. - Die Menge der Die-Befestigungsflüssigkeit
330 und ihre Position auf dem Boden220b des Hohlraums220 können so gewählt werden, dass die Die-Befestigungsflüssigkeit330 in dem jeweiligen Hohlraum220 die Seitenwände102s des Hohlraums220 nicht berühren kann. - Eine Oberflächenspannung der Die-Befestigungsflüssigkeit
330 kann hoch genug sein, dass die Die-Befestigungsflüssigkeit330 , bevor der Chip106 darauf angeordnet wird, einen Teil einer Kugel bildet (z. B. im Gegensatz zum im Wesentlichen flachen Ausbreiten auf dem Boden220b des Hohlraums220 ). - Eine Adhäsion der Die-Befestigungsflüssigkeit
330 an der Bodenfläche des Hohlraums220 kann niedrig genug sein, dass die Die-Befestigungsflüssigkeit330 , bevor der Chip106 darauf angeordnet wird, einen Teil einer Kugel bildet (z. B. im Gegensatz zum im Wesentlichen flachen Ausbreiten auf dem Boden220b des Hohlraums220 ). - Die Die-Befestigungsflüssigkeit
330 kann so gewählt werden, dass ihre Oberflächenspannung hoch genug ist und dass ihre Adhäsion an der Bodenfläche des Hohlraums220 niedrig genug ist, so dass die Die-Befestigungsflüssigkeit330 einen Teil einer Kugel bildet. Die Die-Befestigungsflüssigkeit330 mit der Form des Teils einer Kugel kann im Wesentlichen zentral auf dem Boden220b des Hohlraums220 positioniert werden. - Die Die-Befestigungsflüssigkeit
330 kann einen Siedepunkt besitzen, der bei einer Temperatur unter, z. B. signifikant unter, einem Schmelzpunkt des Zwischenverbindungsmaterials104 liegt. Der Siedepunkt der Die-Befestigungsflüssigkeit330 kann z. B. niedriger als ein Schmelzpunkt des Zwischenverbindungsmaterials104 sein, wenn beide Temperaturen bei einem Druck gemessen werden, bei dem die mehreren Chips106 an dem Träger102 befestigt werden. Der Siedepunkt der Die-Befestigungsflüssigkeit330 kann in einem Bereich von etwa 50°C bis etwa 200°C, z. B. zwischen 95°C und 180°C, liegen. Der Siedepunkt der Die-Befestigungsflüssigkeit330 kann z. B. bei einem Druck von 1 atm bei etwa 174°C liegen. Ein Temperaturunterschied zwischen dem Siedepunkt der Die-Befestigungsflüssigkeit330 und dem Schmelzpunkt des Zwischenverbindungsmaterials104 , wenn beide Temperaturen bei demselben Druck gemessen werden, z. B. bei dem Druck, bei dem die mehreren Chips106 an dem Träger102 befestigt werden, kann in einem Bereich von etwa 20°C bis etwa 150°C, z. B. von etwa 50°C bis etwa 80°C, liegen. Die Die-Befestigungsflüssigkeit330 kann ohne Reste verdampfen. Mit anderen Worten, die Die-Befestigungsflüssigkeit330 kann nur während eines Abschnitts der Prozesse vorhanden sein, die während des Bildens der Chip-Baugruppe300 ausgeführt werden, während während eines weiteren Abschnitts der Prozesse, die während des Bildens der Chip-Baugruppe300 ausgeführt werden, die Die-Befestigungsflüssigkeit330 verschwunden sein kann, z. B. nach dem Erwärmen der Die-Befestigungsflüssigkeit330 auf eine Temperatur ihres oder über ihrem Siedepunkt oder auf oder über einen Punkt, bei dem die Die-Befestigungsflüssigkeit330 verbrennt, ohne Reste zu hinterlassen. Mit anderen Worten, die Die-Befestigungsflüssigkeit330 kann irgendein Material enthalten oder aus irgendeinem Material bestehen, das im Wesentlichen ohne Reste zu hinterlassen bei einer Temperatur, die niedriger als die Schmelztemperatur des Zwischenverbindungsmaterials104 ist, verbrennt oder verdampft. Die Die-Befestigungsflüssigkeit330 kann z. B. ein langkettiges Wachs enthalten. Die Die-Befestigungsflüssigkeit330 kann z. B. ein Perfluorkohlenstoff sein oder einen Perfluorkohlenstoff enthalten, z. B. eine vollfluorierte Flüssigkeit, z. B. eine elektronische Flüssigkeit FluorinertTM, z. B. FC-43. Die Die-Befestigungsflüssigkeit kann z. B. gereinigtes Wasser sein oder enthalten, d. h., Wasser, das verdampfen kann, ohne einen Rest zu hinterlassen. Die Die-Befestigungsflüssigkeit330 kann ein flüssiges Flussmittel330 sein oder enthalten, das das Befestigen des Chips106 mittels des Zwischenverbindungsmaterials104 an dem Träger102 fördern kann, sie kann z. B. die Zwischenverbindungsbildung zwischen dem Chip106 und einem Substrat102 fördern. Das flüssige Flussmittel330 kann z. B. das Befestigen des Chips106 an dem Träger102 durch das Entfernen der Oberflächenoxide von den Oberflächen des Trägers102 und/oder des Chips106 fördern. Alternativ oder zusätzlich kann das flüssige Flussmittel330 eine Benetzbarkeit der Oberflächen des Trägers102 und/oder des Chips106 durch das Zwischenverbindungsmaterial104 (wenn das Zwischenverbindungsmaterial104 geschmolzen ist) verbessern. - Wie in
3B gezeigt ist, können die mehreren Chips106 einzeln auf dem gemeinsamen Träger102 angeordnet werden. Ein Unterschied zu dem im Kontext mit2A bis2C beschriebenen Verfahren kann sein, dass die mehreren Chips106 auf der Die-Befestigungsflüssigkeit330 angeordnet werden können. Mit anderen Worten, jeder der Chips106 , z. B. der Halbleiterchips106 , kann in einem der Hohlräume220 auf der Die-Befestigungsflüssigkeit330 angeordnet werden. - Die Die-Befestigungsflüssigkeit
330 kann durch den Chip106 , z. B. durch das Gewicht des Chips106 , gepresst werden, um eine Schicht der Die-Befestigungsflüssigkeit330 zwischen dem Träger102 , z. B. dem Boden220b des Hohlraums220 , und dem Chip106 zu bilden. Das Zwischenverbindungsmaterial104 kann auf der Rückseite106b des Chips106 gebildet werden. In diesem Fall kann sich die Die-Befestigungsflüssigkeit330 wenigstens mit dem Träger102 und dem auf dem Chip106 ausgebildeten Zwischenverbindungsmaterial104 in direkten physischen Kontakt befinden. Falls alternativ das Zwischenverbindungsmaterial104 auf dem Boden220b des Hohlraums220 gebildet wurde, kann sich die Die-Befestigungsflüssigkeit330 wenigstens mit dem Chip106 und dem auf dem Träger102 ausgebildeten Zwischenverbindungsmaterial104 in direkten physischen Kontakt befinden. - In verschiedenen Ausführungsformen kann der Chip
106 (mit dem oder ohne das Zwischenverbindungsmaterial104 , das auf seiner Rückseite106b ausgebildet ist) auf der Die-Befestigungsflüssigkeit330 schweben. Mit anderen Worten, während die Die-Befestigungsflüssigkeit330 vorhanden ist, kann sich der Chip106 (oder das auf der Rückseite106b des Chips106 ausgebildete Zwischenverbindungsmaterial104 ) nicht mit dem Boden220b des Hohlraums220 in direkten physischen Kontakt befinden. - Eine Adhäsion des Chips
106 (und/oder des auf der Rückseite106b des Chips106 ausgebildeten Zwischenverbindungsmaterials104 ) an der Die-Befestigungsflüssigkeit330 kann eine Haltekraft bereitstellen, die den Chip106 an dem Träger102 hält. Die durch die Die-Befestigungsflüssigkeit330 bereitgestellte Haltekraft kann ausreichend hoch sein, um eine Verschiebung, z. B. eine permanente Verschiebung, des Chips106 während eines Transports des gemeinsamen Trägers102 von einem Ort, wo das (einzelne) Anordnen der mehreren Chips106 auf dem gemeinsamen Träger102 ausgeführt wird, zu einem Ort, wo das Befestigen der mehreren Chips106 an dem Träger102 ausgeführt wird, im Wesentlichen zu verhindern. Die durch die Die-Befestigungsflüssigkeit auf den Chip106 ausgeübte Kraft kann ausreichend sein, um den Beschleunigungs- und/oder Verzögerungskräften, von denen erwartet wird, dass sie während eines regelmäßigen Transports auftreten, und außerdem den Beschleunigungs- und/oder Verzögerungskräften, die während wenigstens einigen unerwarteten Zusammenstößen usw. auftreten, standzuhalten. Die durch die Die-Befestigungsflüssigkeit330 ausgeübte Haltekraft kann z. B. eine Verschiebung des Chips106 aus dem Hohlraum220 verhindern. In den verschiedenen Ausführungsformen, in denen die Haltekraft durch die Die-Befestigungsflüssigkeit330 ausgeübt wird, kann das Zwischenverbindungsmaterial104 ein Zwischenverbindungsmaterial104 sein, das keine Haltekraft bereitstellt, wenn es sich mit dem Träger102 (oder entsprechend mit dem Chip106 , falls das Zwischenverbindungsmaterial104 auf dem Träger102 ausgebildet ist) in physischen Kontakt befindet. Mit anderen Worten, falls die Die-Befestigungsflüssigkeit330 die Haltekraft bereitstellt, die die mehreren Chips106 in ihren jeweiligen Positionen auf dem Träger102 hält, muss das Zwischenverbindungsmaterial104 kein Klebstoff, z. B. kein Leim, sein (wobei es jedoch einer sein kann). - Die Oberflächenspannung der Die-Befestigungsflüssigkeit
330 kann eine Kraft bereitstellen, die zu einer Selbstzentrierung des Chips106 auf der Die-Befestigungsflüssigkeit330 führt. Mit anderen Worten, die Die-Befestigungsflüssigkeit330 kann ihre Oberfläche minimieren, wobei irgendeine Verschiebung des Chips106 , die z. B. den Chip106 horizontal näher zu einer der Seitenwände102s als zu der gegenüberliegenden Seitenwand102s verschieben, den Chip106 bezüglich des Bodens220b des Hohlraums220 neigen (d. h., ihn aus seiner im Wesentlichen horizontalen Position neigen) und/oder den Chip106 innerhalb einer Ebene seiner Rückseite106b drehen würde, zu einer Zunahme der Oberfläche der Die-Befestigungsflüssigkeit330 führen kann. Nach einer derartigen Verschiebung kann eine Rückstellkraft den verschobenen Chip106 zurück in seine Anfangsposition bringen, die im Wesentlichen im Hohlraum220 zentriert sein kann. Die selbstzentrierende Kraft kann ferner durch eine geeignete Form des Bodens220b des Hohlraums220 gefördert werden (siehe4B und die entsprechende Beschreibung). - Wie in
3C durch die sich schlängelnden Pfeile330 , die aus dem Hohlraum220 zeigen, visualisiert ist, kann die Die-Befestigungsflüssigkeit330 aus den mehreren Hohlräumen220 verdampft werden. Mit anderen Worten, die Die-Befestigungsflüssigkeit kann eine nur zwischenzeitlich vorhandene Flüssigkeit330 sein, die als eine Halteflüssigkeit für die Chips106 während des Transports vor dem Befestigen dienen kann. Die Die-Befestigungsflüssigkeit330 kann mittels des Erhöhens ihrer Temperatur wenigstens auf ihren Siedepunkt verdampft werden. Die Temperatur der Die-Befestigungsflüssigkeit330 kann mittels einer Heizvorrichtung112 erhöht werden, die zu der Heizvorrichtung112 völlig gleich sein kann, die gezeigt ist und oben als die Vorrichtung beschrieben worden ist, die für das Befestigen der mehreren Chips106 an dem Träger102 verwendet werden kann. Alternativ kann die Heizvorrichtung112 eine von der Heizvorrichtung112 , die für das Befestigen der Chips106 an dem Träger102 verwendet wird, separate Vorrichtung sein. Die Heizvorrichtung112 kann die Wärme332 der Die-Befestigungsflüssigkeit330 z. B. mittels des Bereitstellens der Wärme für den Träger102 bereitstellen. Die Menge der Wärme332 kann so eingestellt werden, dass die für das Verdampfen der Die-Befestigungsflüssigkeit330 verwendete Temperatur auf oder über der Siedetemperatur der Die-Befestigungsflüssigkeit330 , aber unter der Schmelztemperatur des Zwischenverbindungsmaterials104 liegt. Falls die Die-Befestigungsflüssigkeit im Vakuum abgegeben und/oder verdampft wird, kann ihr Siedepunkt niedriger als bei einem höheren Druck sein. Falls z. B. die Verdampfung der Die-Befestigungsflüssigkeit330 in einer evakuierten, erwärmten Presse ausgeführt wird, die für das Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 verwendet werden kann, kann der niedrigere Siedepunkt (im Vergleich z. B. zum Umgebungsdruck) der Die-Befestigungsflüssigkeit330 bedeuten, dass eine niedrigere Temperatur der Die-Befestigungsflüssigkeit330 für das vollständige Verdampfen, mit anderen Worten für das Austreiben der Die-Befestigungsflüssigkeit330 erforderlich ist. - Die Verdampfung der Die-Befestigungsflüssigkeit
330 kann verursachen, dass jeder Chip106 der mehreren Chips106 auf den Boden220b des jeweiligen Hohlraums220 der mehreren Hohlräume, in dem er angeordnet ist, sinkt. Der Chip106 kann im Wesentlichen vertikal zum Boden220b des Hohlraums220 sinken. Mit anderen Worten, der Chip106 kann seine selbstzentrierte Position in dem Hohlraum220 im Wesentlichen halten, bis im Wesentlichen alles der Die-Befestigungsflüssigkeit330 verdampft ist. Auf diese Weise kann der Chip106 zu dem Boden220b des Hohlraums220 abgesenkt werden, während er im Wesentlichen (bezüglich seiner horizontalen Position) in dem Hohlraum220 zentriert gehalten wird. - Nach der Verdampfung der Die-Befestigungsflüssigkeit
330 , wie in3D gezeigt ist, können die mehreren Chips106 an dem gemeinsamen Träger102 befestigt werden. Die Befestigung der mehreren Chips106 an dem gemeinsamen Träger102 kann ausgeführt werden, wie oben im Kontext mit2B beschrieben worden ist. - Wie in
3E gezeigt ist, kann eine Chip-Baugruppe300 gebildet worden sein, in der die Vorderseiten106f der mehreren Chips106 mit der Oberseite101 des gemeinsamen Trägers102 außerhalb der mehreren Hohlräume220 bündig sein können. Die oben im Kontext mit2C gegebene Beschreibung kann hier außerdem gelten. - Eine flache Oberfläche der Chip-Baugruppe
300 , die durch das Befestigen der mehreren Chips106 auf dem gemeinsamen Substrat102 auf eine derartige Weise erreicht werden kann, dass ihre Vorderseiten106f mit der Oberseite101 des gemeinsamen Trägers102 außerhalb der mehreren Hohlräume220 bündig sind, kann für die weitere Verarbeitung der Chip-Baugruppe300 vorteilhaft sein. Es kann z. B. nicht notwendig sein, Wände oder ein Gehäuse, z. B. für den mechanischen Schutz jedes der Chips106 , um jeden der Chips106 aufzubauen. Stattdessen kann das Bilden einer flachen Schicht oben auf der Chip-Baugruppe300 ausreichend sein, um die mehreren Chips106 unterzubringen. -
4A bis4C zeigen jede eine Chip-Baugruppe400 ,401 bzw.402 während einer (Selbst-)Zentrierungsstufe ihrer Bildung mittels eines Verfahrens zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen. - Um der Einfachheit willen ist in jeder der
4A bis4C nur ein Chip106 gezeigt, der bestückt wird, um die Chip-Baugruppen400 ,401 bzw.402 zu bilden. Dennoch können die Chip-Baugruppen400 ,401 und402 wie die Chip-Baugruppen100 und200 jede zwei oder mehr Chips106 in irgendeiner Anordnung enthalten, wie oben beschrieben worden ist.4A bis4C können z. B. so betrachtet werden, dass sie einen Querschnitt durch die Chip-Baugruppen400 ,401 bzw.402 , wobei jede eine Reihe von Chips106 enthält, mit dem Querschnitt vertikal zu der Reihe von Chips106 zeigen. - Das Verfahren zum Bilden der Chip-Baugruppe
400 ,401 und402 kann im Wesentlichen dem im Zusammenhang mit3A bis3E beschriebenen Verfahren (einschließlich des Anordnens der Die-Befestigungsflüssigkeit330 ) entsprechen. Für4A und4C kann außerdem das Verfahren, wie es im Zusammenhang mit2A bis2C beschrieben worden ist, verwendet werden, (wobei der Prozess des Anordnens der Die-Befestigungsflüssigkeit330 ausgelassen wird). Die Teile, Materialien, Parameter usw. können jenen entsprechen, die im Kontext der1A bis3E beschrieben worden sind. - Auf den Seitenwänden
102s der mehreren Hohlräume220 der Chip-Baugruppe400 kann ein dielektrischer Film440 gebildet werden. Der dielektrische Film440 kann ein dielektrisches Material enthalten oder aus einem dielektrischen Material bestehen. Das dielektrische Material kann irgendein geeignetes dielektrisches Material sein, das eine elektrisch leitfähige Verbindung zwischen den Seitenwänden102s des Hohlraums und den Teilen der Chip-Baugruppe400 , die mit den Seitenwänden102s des Hohlraums von einer Seite des Hohlraums220 in physischen Kontakt kommen können, verhindern kann. Der Chip106 und/oder das Zwischenverbindungsmaterial104 können z. B. mit einer oder mehreren der Seitenwände102s von irgendeinem der mehreren Hohlräume220 in Kontakt kommen. Der dielektrische Film440 kann z. B. ein Polymerfilm440 , z. B. ein Polyimidfilm440 , sein oder einen Polymerfilm440 , z. B. einen Polyimidfilm440 , enthalten. Alternativ kann der dielektrische Film440 z. B. ein Oxidfilm440 , z. B. ein Siliciumdioxidfilm440 , sein. - Der dielektrische Film
440 kann flüssigkeitsabweisende Eigenschaften besitzen. Mit anderen Worten, der dielektrische Film440 kann mit einem derartigen Material und/oder auf eine derartige Weise gebildet werden, dass er die Adhäsion von Flüssigkeiten (z. B. der Die-Befestigungsflüssigkeit330 oder des geschmolzenen Zwischenverbindungsmaterials104 ) an den Seitenwänden102s des Hohlraums220 verringern kann. Ein Ansteigen der Die-Befestigungsflüssigkeit330 und/oder des geschmolzenen Zwischenverbindungsmaterials104 an den Seitenwänden102s des Hohlraums220 mittels der Kapillarkräfte kann folglich abgeschwächt oder verhindert werden. Ein Polymermaterial des dielektrischen Films440 , z. B. ein Polyimid, kann als das flüssigkeitsabweisende Material geeignet sein. - Der dielektrische Film
440 kann nach dem Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 entfernt werden. Alternativ kann der dielektrische Film440 nach dem Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 und während der weiteren Verarbeitung der Chip-Baugruppe400 an der Stelle gelassen werden. Dies kann z. B. der Fall sein, falls es vorgesehen ist, eine durch den Zwischenraum zwischen dem Chip106 und den Seitenwänden102s des Hohlraums220 gebildete Lücke ohnehin zu füllen, z. B. mit einem dielektrischen Material, z. B. mit einem Polymer, z. B. mit Polyimid. - In verschiedenen Ausführungsformen kann der dielektrische Film
440 eine Dicke in einem Bereich von etwa 10 nm bis etwa 10 μm besitzen. - Ein dielektrischer Film
442 kann auf den Seiten106s des Chips106 der Chip-Baugruppe400 gebildet werden. Der dielektrische Film442 kann ein dielektrisches Material enthalten oder aus einem dielektrischen Material bestehen. Das dielektrische Material kann irgendein geeignetes dielektrisches Material sein, das eine elektrisch leitfähige Verbindung zwischen den Seitenwänden102s des Hohlraums und den Seiten106s des Chips106 verhindern kann. Der dielektrische Film442 kann z. B. ein Polymerfilm442 , z. B. ein Polyimid-Film442 , sein oder einen Polymerfilm442 , z. B. einen Polyimid-Film442 , enthalten. Alternativ kann der dielektrische Film442 z. B. ein Oxidfilm442 , z. B. ein Siliciumdioxidfilm442 , sein. - Der dielektrische Film
442 kann nach dem Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 entfernt werden. Alternativ kann der dielektrische Film442 nach dem Befestigen der mehreren Chips106 an dem gemeinsamen Träger102 und während der weiteren Verarbeitung der Chip-Baugruppe400 an der Stelle gelassen werden. - Der dielektrische Film
442 kann flüssigkeitsabweisende Eigenschaften besitzen. Mit anderen Worten, der dielektrische Film442 kann mit einem derartigen Material und/oder auf eine derartige Weise gebildet werden, dass er die Adhäsion von Flüssigkeiten (z. B. der Die-Befestigungsflüssigkeit330 oder des geschmolzenen Zwischenverbindungsmaterials104 ) an den Seitenwänden106s des Chips106 verringern kann. Ein Ansteigen der Die-Befestigungsflüssigkeit330 und/oder des geschmolzenen Zwischenverbindungsmaterials104 entlang den Seitenwänden106s des Chips106 mittels der Kapillarkräfte kann folglich abgeschwächt oder verhindert werden. Ein Polymermaterial des dielektrischen Films440 , z. B. ein Polyimid, kann als das flüssigkeitsabweisende Material geeignet sein. - In verschiedenen Ausführungsformen kann der dielektrische Film
442 eine Dicke in einem Bereich von etwa 10 nm bis etwa 10 μm besitzen. - Wie im Kontext der
3B beschrieben worden ist, kann das Anordnen des Chips106 auf der Die-Befestigungsflüssigkeit330 zu einem Selbstzentrierungseffekt führen, die den Chip106 in dem Hohlraum220 zentriert. Der Selbstzentrierungseffekt kann weiter gefördert werden, wie z. B. in4B gezeigt ist. - Ein Teil des Bodens
102b des Trägers102 , der sich innerhalb des Hohlraums220 befindet, kann eine konvexe Form besitzen, d. h., eine Krümmung, die weg von dem Träger102 zeigt. Beispielhaft kann der Teil des Bodens102b des Trägers102 , der sich innerhalb des Hohlraums220 befindet, als ein Teil einer Kugel ausgebildet sein, wobei sich die Mitte der Kugel außerhalb des Trägers102 unter dem Träger102 und im Wesentlichen zentral unter dem jeweiligen Hohlraum220 der mehreren Hohlräume220 befindet. Oder, als eine andere Weise, um die Geometrie zu beschreiben, kann der Boden220b des Hohlraums220 eine konkave Form besitzen, d. h., eine Krümmung, die zu dem Hohlraum220 zeigt. Ein höchster Punkt (in der vertikalen Richtung) des Bodens102b des Trägers102 innerhalb jedes Hohlraums220 kann innerhalb der horizontalen Ebene, im Wesentlichen zentral in dem jeweiligen Hohlraum220 angeordnet sein. Die beschriebene Form des Bodens220b des Hohlraums220 (und/oder entsprechend des Bodens102b des Trägers102 ) kann verursachen, dass die Oberfläche der Die-Befestigungsflüssigkeit330 noch mehr als bei einem flachem Boden220b des Hohlraums220 zunimmt, wenn der Die106 aus seiner zentralen Position verschoben wird. Folglich kann die Rückstellkraft, die den Chip106 nach einer Verschiebung in seine zentrale Position zurückbewegt, vergrößert werden. - Wie in
4C gezeigt ist, muss eine Form des Hohlraums220 bezüglich seiner Seitenwände102s nicht rechteckig sein. Die Breite Wk des Hohlraums220 , gemessen zwischen zwei gegenüberliegenden Seiten102s des Hohlraums220 , kann z. B. entlang der Länge Lk, gemessen zwischen den anderen beiden gegenüberliegenden Seiten des Hohlraums220 , nicht konstant sein und/oder die Länge Lk des Hohlraums220 kann z. B. entlang der Breite Wk des Hohlraums220 nicht konstant sein. Wie in4C gezeigt ist, können die Länge Lk und die Breite Wk des Hohlraums220 am kleinsten sein, falls sie über die Mitte des Hohlraums220 gemessen werden. Folglich kann der Zwischenraum222 zwischen dem Chip106 und den Seitenwänden102s des Hohlraums220 , gemessen über die Mitte des Chips106 , der kleinste sein. - Alternativ können die Seitenwände
102s des Hohlraums220 auf eine andere Weise geformt sein, so dass der Zwischenraum222 z. B. in der Nähe der Ecken des Chips106 am kleinsten ist. - Die nicht rechteckige Form des Hohlraums
220 kann die Positionierungsgenauigkeit des Chips106 in dem Hohlraum220 verbessern und/oder den Positionierungsprozess des Chips106 in dem Hohlraum220 entsprechend fördern: Für eine gute Positionierungsgenauigkeit des Chips106 in dem Hohlraum220 darf der Hohlraum220 nicht viel größer als der Chip106 sein. Mit anderen Worten, je kleiner der Zwischenraum222 auf den vier Seiten106s des Chips106 ist, desto besser ist die Positionierungsgenauigkeit des Chips106 in dem Hohlraum220 (und folglich auf dem Träger102 ). Falls jedoch der Zwischenraum222 sehr klein ist, kann es sehr schwierig sein, den Chip106 in dem Hohlraum220 anzuordnen. Die nicht rechteckige Form des Hohlraums220 kann es möglich machen, den Zwischenraum222 für wenigstens einen Abschnitt des Umfangs des Hohlraums220 , z. B. für wenigstens einen Abschnitt jeder der Seiten102s des Hohlraums220 , sehr klein zu halten. Folglich kann für das Anordnen der mehreren Chips106 auf dem gemeinsamen Träger102 eine hohe Positionierungsgenauigkeit erreicht werden. - Andererseits kann es die nicht rechteckige Form des Hohlraums
220 möglich machen, für wenigstens irgendeinen Abschnitt eines Umfangs des Hohlraums220 , z. B. für wenigstens einen Abschnitt jeder der Seiten102s des Hohlraums220 , einen relativ großen Zwischenraum222 zu bilden. Folglich kann es leichter sein, den Chip106 in dem Hohlraum220 anzuordnen, z. B. den Hohlraum220 mit dem Chip106 in einem Prozess, z. B. in einem automatischen Prozess, des Anordnens des Chips106 in dem Hohlraum220 zu treffen. Folglich kann das Anordnen der mehreren Chips106 auf dem gemeinsamen Träger102 gefördert werden. -
5A und5B zeigen jede einen Träger102 für eine Chip-Baugruppe500 bzw.501 mit einem Hohlraum220 für die Verwendung in einem Verfahren zum Bilden einer Chip-Baugruppe500 ,501 gemäß verschiedenen Ausführungsformen. - Um der Einfachheit willen ist in jeder der
5A und5C nur ein Hohlraum220 gezeigt. Dennoch können die Chip-Baugruppen500 bzw.501 , die gebildet werden, jede zwei oder mehr Chips106 in irgendeiner Anordnung enthalten, wie oben beschrieben worden ist.5A und5B können z. B. so betrachtet werden, dass sie jede einen Querschnitt durch den Träger102 für die Chip-Baugruppe, wobei die Chip-Baugruppe eine Reihe von Chips106 enthalten kann, mit dem Querschnitt vertikal zu der Reihe von Chips106 zeigen. - Das Verfahren zum Bilden der Chip-Baugruppen
500 ,501 kann im Wesentlichen dem Verfahren zum Bilden der Chip-Baugruppen200 ,300 ,400 ,401 oder402 , wie es im Zusammenhang mit2A bis4C beschrieben worden ist, (einschließlich des Bildens der mehreren Hohlräume220 ) entsprechen. Die Teile, Materialien, Parameter usw. können jenen entsprechen, die im Kontext der1A bis4C beschrieben worden sind. - Wie in den
5A und5B gezeigt ist, können die mehreren Hohlräume220 auf eine derartige Weise gebildet werden, dass ein Benetzen der Seitenwände102s der mehreren Hohlräume220 verhindert oder wenigstens abgeschwächt werden kann. Mit anderen Worten, ein Risiko einer Seitenwand-Benetzung der Seiten106s der Chips und/oder der Hohlraumseiten102s kann durch eine geeignete Konstruktion (z. B. eine Geometrie) der Hohlräume220 verringert werden. - Wie in
5A gezeigt ist, können die mehreren Hohlräume220 mit den Seitenwänden102s der Hohlräume220 gebildet werden, die in einer Richtung vom Boden220b des Hohlraums220 zu einem oberen Ende220t des Hohlraums220 von dem Hohlraum220 weg geneigt sind. Mit anderen Worten, die Länge Lk und die Breite Wk des Hohlraums220 können vom Boden220b des Hohlraums220 bis zum oberen Ende220t des Hohlraums220 aufgrund der Seitenwände102s des Hohlraums, die sich weg von dem Hohlraum220 neigen, zunehmen. - Eine derartige Geometrie der Seitenwände
102s des Hohlraums vorausgesetzt, kann eine in einen Boden des Zwischenraums222 (siehe z. B.2C oder3B ) zwischen den Seiten106s des Chips und den Seitenwänden102s des Hohlraums eintretende Flüssigkeit nicht mittels der Kapillarkräfte in den Zwischenraum222 , z. B. aufwärts in den Zwischenraum222 , gezogen werden, weil ein Ansteigen der Flüssigkeit in dem Zwischenraum222 zu einer Zunahme der Oberfläche der Flüssigkeit führen würde. Wenigstens kann die Flüssigkeit in dem Zwischenraum222 weniger hoch steigen, als sie würde, falls die Seitenwände102s des Hohlraums als vertikale Seitenwände ausgebildet wären. - Dies kann bedeuten, dass die Geometrie der Seitenwände
102s des Hohlraums, die von dem Hohlraum220 weg geneigt sind, ein Benetzen der Seitenwände102s des Hohlraums durch die Flüssigkeiten verhindern oder abschwächen kann, die in dem Verfahren zum Bilden der Chip-Baugruppe verwendet werden, z. B. die Die-Befestigungsflüssigkeit330 oder das Zwischenverbindungsmaterial104 , falls es geschmolzen ist. Es kann unerwünscht sein, dass die Die-Befestigungsflüssigkeit330 in den Zwischenraum222 gezogen wird, weil dies den Selbstzentrierungseffekt stören kann. Die Seitenwände102s des Hohlraums, die von dem Hohlraum220 weg geneigt sind, können es folglich unterstützen, die Positionierungsgenauigkeit bei dem Verfahren zum Bilden der Chip-Baugruppe zu verbessern. Es kann unerwünscht sein, dass das Zwischenverbindungsmaterial104 in den Zwischenraum222 gezogen wird, weil dies das Zwischenverbindungsmaterial104 aus einem Bereich entfernen kann, wo es für das Befestigen des Chips106 an dem Träger102 erforderlich ist, d. h., aus dem Bereich zwischen dem Chip106 und dem Träger102 . Als eine Folge, dass etwas des Zwischenverbindungsmaterials zwischen den Seiten106s der Chips106 und den Seitenwänden102s der Hohlräume angeordnet ist, kann die Zwischenverbindung zwischen dem Chip106 und dem Träger102 fehlerhaft sein, d. h., eine Qualität der Zwischenverbindung kann verschlechtert sein. Die Zwischenverbindung zwischen dem Chip106 und dem Träger102 kann z. B. mechanisch weniger stabil sein oder ihre elektrische Leitfähigkeit kann im Vergleich zu der mit der Sollmenge des Zwischenverbindungsmaterials104 gebildeten Zwischenverbindung verringert sein. Die Seitenwände102s des Hohlraums, die von dem Hohlraum220 weg geneigt sind, können es folglich unterstützen, in dem Verfahren zum Bilden der Chip-Baugruppe die Qualität der Zwischenverbindung zwischen dem Chip106 und dem Träger102 zu verbessern. - In einem Fall, in dem ein großer Überschuss des Zwischenverbindungsmaterials
104 zwischen dem Chip106 und dem Boden220b des Hohlraums220 vorhanden sein kann, kann dieses überschüssige Zwischenverbindungsmaterial104 in den Zwischenraum222 und möglicherweise sogar aus einem oberen Ende des Zwischenraums222 gepresst werden. Dies kann es schwierig oder sogar unmöglich machen, auf die Vorderseiten106f der Chips106 zu pressen, bis sie mit der Oberseite101 des Trägers102 außerhalb der Hohlräume220 bündig sind. Folglich kann eine vertikale Positionierung der Chips106 in den Hohlräumen220 verschlechtert sein. - Die von dem jeweiligen Hohlraum
220 weg geneigten Seitenwände102s der Hohlräume220 können ein Volumen des Zwischenraums222 im Vergleich zu dem Volumen des Zwischenraums, falls die Seitenwände102s mit dem Abstand gebildet wären, den der Chip106 und die Seitenwand102 an dem Boden220b des Hohlraums220 besitzen können, vergrößern. Das vergrößerte Volumen des Zwischenraums222 kann ein zusätzliches Pufferungsvolumen bereitstellen, in das das überschüssige Zwischenverbindungsmaterial104 (durch die Presskraft, die die Kraft überwinden kann, die durch die Oberflächenspannung des Zwischenverbindungsmaterials104 ausgeübt wird) gedrückt werden kann. Es kann folglich verhindert werden, dass das überschüssige Zwischenverbindungsmaterial104 aus dem oberen Ende des Zwischenraums222 herausgepresst wird. Dies kann die Verschlechterung der vertikalen Positionierung des Chips106 in dem Hohlraum220 verhindern. - Wie in
5B gezeigt ist, können die mehreren Hohlräume220 mit einem Kanal550 am Boden220b jedes der Hohlräume220 gebildet werden. Der Kanal550 kann in den Ecken des Hohlraums220 gebildet werden, wo die Seitenwände102s der Hohlräume220 mit dem Boden220b des Hohlraums220 verbunden sein können. Der Kanal550 kann z. B. entlang allen Seiten102s jedes der Hohlräume220 gebildet werden. Der Kanal kann durch irgendwelche bekannten Mittel zum Bilden einer derartigen Struktur gebildet werden, er kann z. B. mittels Ätzen gebildet werden. Eine Größe, z. B. ein Durchmesser, des Kanals kann kleiner als eine Dicke des Trägers102 zwischen dem Boden220b des Hohlraums220 und dem Boden103 des Trägers102 sein, d. h., kleiner als Ht-Tk sein (siehe2C ). - Überschüssige Mengen der Flüssigkeit, z. B. überschüssige Mengen der Die-Befestigungsflüssigkeit
330 und/oder des Zwischenverbindungsmaterials104 , wenn es geschmolzen ist, können in dem Kanal550 aufgenommen werden, der sie von dem Zwischenraum222 entfernt. Ähnlich zu den geneigten Seitenwänden102s kann der Kanal550 folglich die Positionierungsgenauigkeit des Chips106 in dem Hohlraum220 verbessern und/oder die Verschlechterung der vertikalen Positionierung des Chips106 in dem Hohlraum220 verhindern. -
6 zeigt einen Prozessablauf600 für ein Verfahren zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen. - In verschiedenen Ausführungsformen kann ein Verfahren zum Bilden einer Chip-Baugruppe (in
6010 ) das Bilden mehrerer Hohlräume in einem Träger enthalten. - Das Verfahren kann ferner (in
6020 ) das Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume enthalten. - Das Verfahren kann ferner (in
6030 ) das Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit enthalten. - Das Verfahren kann ferner (in
6040 ) das Verdampfen der Die-Befestigungsflüssigkeit enthalten. - Das Verfahren kann ferner nach dem Verdampfen der Die-Befestigungsflüssigkeit (in
6050 ) das Befestigen der mehreren Chips an dem Träger enthalten. - Das Verfahren kann ferner die Prozesse enthalten, die im Kontext der
1A bis1C , der2A bis2C , der3A bis3E , der4A bis4C , der5A und/oder der5B beschrieben worden sein können oder die im Kontext mit7 beschrieben werden. -
7 zeigt eine graphische Darstellung700 , die verschiedene Teile und Prozesse visualisiert, die in einem Verfahren zum Bilden einer Chip-Baugruppe gemäß verschiedenen Ausführungsformen verwendet werden. - Das hier visualisierte Verfahren kann zu dem im Kontext mit
3A bis3E und den in Beziehung stehenden Figuren beschriebenen Verfahren ähnlich sein (d. h., dem Verfahren, bei dem das Die-Befestigungsfluid330 vor dem Anordnen des Chips106 auf dem Träger102 in den Hohlraum220 abgegeben werden kann). Die Prozesse, Materialien, Parameter usw., die im Kontext mit3A bis3E und in den in Beziehung stehenden Figuren beschrieben worden sind, können außerdem hier angewendet werden. - Der Chip (der als ein nackter Die bezeichnet wird)
106 kann entweder verwendet werden, wie er ist, oder er kann (in744 ) seine Seitenwände beschichtet bekommen. Er kann (in782 ) auf dem Hohlraumsubstrat102 angeordnet werden (d. h., dem Substrat102 , in dem mehrere Hohlräume gebildet werden können, wie z. B. im Kontext mit3A beschrieben worden ist). Eine Die-Befestigungsflüssigkeit (z. B. eine im Kontext mit3A beschriebene Die-Befestigungsflüssigkeit) kann (in780 ) in das Hohlraumsubstrat102 abgegeben werden, die Die-Befestigungsflüssigkeit kann, z. B. entweder ohne dass eine Beschichtung auf dem Hohlraumsubstrat102 ausgebildet worden ist, oder nach dem Beschichten des Hohlraumbodens (in776 ) und optional der Seitenwände des Hohlraums (in778 ), z. B. mit einer Beschichtung, wie sie im Kontext mit4A beschrieben worden ist, in die Hohlräume des Hohlraumsubstrats102 abgegeben werden. - Nach dem Anordnen des Chips (in
782 ) kann die Die-Befestigungsflüssigkeit (in784 ) verdampft werden, wie z. B. im Zusammenhang mit3B beschrieben worden ist. - Danach kann (in
786 ) eine Lotschicht-Zwischenverbindung gebildet werden, wie z. B. im Zusammenhang mit3D beschrieben worden ist. - Die Beschichtung des Chips und/oder der Seitenwand des Hohlraums kann (in
790 ) entfernt werden oder die Beschichtung kann an der Stelle gelassen werden. Das Bilden der Chip-Baugruppe kann sein Ende erreicht haben oder die Chip-Baugruppe kann (in788 ) eine weitere Verarbeitung erfordern, z. B. mittels bekannter Prozesse. - Verschiedene Ausführungsformen können unter Bezugnahme auf ein Rückseiten-Zwischenverbindungsmaterial beschrieben worden sein und verschiedene Ausführungsformen können unter Bezugnahme auf ein Träger-Zwischenverbindungsmaterial beschrieben worden sein. Wo immer es geeignet ist, kann die Beschreibung (z. B. unter Bezugnahme auf die Materialien, Verfahren zum Anordnen des Zwischenverbindungsmaterials, die Dicken, die Strukturierung usw.) außerdem für das jeweilige andere Zwischenverbindungsmaterial und außerdem für einen Fall, in dem das Zwischenverbindungsmaterial sowohl auf der Rückseite des Chips als auch auf dem Träger angeordnet sein kann, gelten.
- Während die Erfindung unter Bezugnahme auf spezifische Ausführungsformen speziell gezeigt und beschrieben worden ist, sollte es für die Fachleute auf dem Gebiet selbstverständlich sein, das verschiedene Änderungen an der Form und den Einzelheiten daran vorgenommen werden können, ohne vom Erfindungsgedanken und Schutzumfang der Erfindung abzuweichen, wie sie durch die beigefügten Ansprüche definiert sind. Der Schutzumfang der Erfindung ist folglich durch die beigefügten Ansprüche angegeben, wobei deshalb vorgesehen ist, dass alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, eingeschlossen sind.
Claims (39)
- Verfahren zum Bilden einer Chip-Baugruppe, wobei das Verfahren Folgendes umfasst: Bilden mehrerer Hohlräume in einem Träger; Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume; Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit, wobei jeder Chip eine Rückseitenmetallisierung und ein Rückseiten-Zwischenverbindungsmaterial, das über der Rückseitenmetallisierung angeordnet ist, umfasst, wobei das Rückseiten-Zwischenverbindungsmaterial dem Träger zugewandt ist; Verdampfen der Die-Befestigungsflüssigkeit; und Befestigen der mehreren Chips an dem Träger nach dem Verdampfen der Die-Befestigungsflüssigkeit.
- Verfahren nach Anspruch 1, das ferner Folgendes umfasst: Halten der mehreren Chips durch eine Haltekraft in den jeweiligen Positionen, in denen sie angeordnet sind.
- Verfahren nach Anspruch 2, wobei die Haltekraft durch die Die-Befestigungsflüssigkeit bereitgestellt wird.
- Verfahren nach einem der Ansprüche 1 bis 3, wobei das Rückseiten-Zwischenverbindungsmaterial wenigstens eines aus einer Gruppe umfasst, die Folgendes umfasst: ein Lot; eine Lotschicht; einen Wafer-Rückseitenbeschichtungsleim; einen leitfähigen Die-Befestigungsfilm; eine Sinterpaste; eine Sinterschicht; ein zweistufiges Material; einen Klebstoff; eine Klebefolie; und eine Klebeschicht.
- Verfahren nach einem der Ansprüche 1 bis 4, wobei das Rückseiten-Zwischenverbindungsmaterial wenigstens eines aus einer Gruppe umfasst, die Folgendes umfasst: Zinn; Zink; Silber; Indium; Gallium; Wismut; Gold; Blei; und Kupfer.
- Verfahren nach einem der Ansprüche 1 bis 5, wobei das Rückseiten-Zwischenverbindungsmaterial wenigstens ein Material oder einen Stapel von Materialien aus einer Gruppe umfasst, die Folgendes umfasst: Zinn; Zinn und Silber; Indium; Indium und Zinn; Indium und Silber; Gold und Zinn; Aluminium; Titan; Kupfer; Zinn und Silber; Titan, Kupfer, Zinn und Silber; Aluminium, Titan, Nickel, Zinn und Silber; Titan, Nickel, Zinn und Silber; Aluminium, Chrom, Kupfer, Zinn und Silber; Chrom, Kupfer, Zinn und Silber; Aluminium, Chrom, Nickel, Zinn und Silber; Chrom, Nickel, Zinn und Silber; Titan und eine Gold-Zinn-Legierung; Aluminium, Titan und eine Gold-Zinn-Legierung; Titan, eine Nickel-Vanadium-Legierung und eine Gold-Zinn-Legierung; Aluminium, Titan, eine Nickel-Vanadium-Legierung und eine Gold-Zinn-Legierung; Titan, Kupfer und eine Silber-Zinn-Legierung; Aluminium, Titan, Kupfer und eine Silber-Zinn-Legierung; Titan, Nickel und eine Silber-Zinn-Legierung; Aluminium, Titan, Nickel und eine Silber-Zinn-Legierung; Indium-Zinn.
- Verfahren nach einem der Ansprüche 1 bis 6, wobei das Verdampfen der Die-Befestigungsflüssigkeit das Erwärmen der Chip-Baugruppe umfasst.
- Verfahren nach Anspruch 7, wobei das Erwärmen der Chip-Baugruppe das Erwärmen der Chip-Baugruppe auf eine Temperatur umfasst, die wenigstens so hoch wie die Verdampfungstemperatur der Die-Befestigungsflüssigkeit und niedriger als eine Schmelztemperatur des Rückseiten-Zwischenverbindungsmaterials ist.
- Verfahren nach einem der Ansprüche 1 bis 8, wobei die Die-Befestigungsflüssigkeit im Wesentlichen vollständig verdampft.
- Verfahren nach einem der Ansprüche 1 bis 9, wobei die Die-Befestigungsflüssigkeit verdampft, ohne Reste zu hinterlassen.
- Verfahren nach einem der Ansprüche 1 bis 8, wobei die Die-Befestigungsflüssigkeit vollständig verbrennt.
- Verfahren nach einem der Ansprüche 1 bis 11, wobei die Die-Befestigungsflüssigkeit eine fluororganische Verbindung umfasst.
- Verfahren nach einem der Ansprüche 1 bis 12, wobei die Die-Befestigungsflüssigkeit einen Hydrofluorether umfasst.
- Verfahren nach einem der Ansprüche 1 bis 13, wobei die Die-Befestigungsflüssigkeit einen Alkohol oder einen sekundären Alkohol umfasst.
- Verfahren nach einem der Ansprüche 1 bis 14, wobei das Befestigen der mehreren Chips an dem Träger das Erwärmen der Chip-Baugruppe umfasst.
- Verfahren nach einem der Ansprüche 1 bis 15, wobei das Befestigen der mehreren Chips an dem Träger das Erwärmen der Chip-Baugruppe umfasst.
- Verfahren nach Anspruch 16, wobei das Erwärmen der Chip-Baugruppe das Erwärmen auf eine Temperatur umfasst, die wenigstens so hoch wie die Schmelztemperatur des Rückseiten-Zwischenverbindungsmaterials ist.
- Verfahren nach einem der Ansprüche 1 bis 17, wobei das Befestigen der mehreren Chips an dem Träger das Diffusionslöten umfasst.
- Verfahren nach einem der Ansprüche 1 bis 18, wobei das Befestigen der mehreren Chips an dem Träger das Pressen der mehreren Chips auf den Träger umfasst.
- Verfahren nach einem der Ansprüche 1 bis 19, wobei das Befestigen der mehreren Chips an dem Träger das Pressen der mehreren Chips auf den Träger umfasst, bis die mehreren Chips mit einer Oberseite des Trägers außerhalb der Hohlräume bündig sind.
- Verfahren nach einem der Ansprüche 1 bis 20, wobei wenigstens das Befestigen der mehreren Chips an dem Träger im Vakuum ausgeführt wird.
- Verfahren nach einem der Ansprüche 1 bis 21, wobei wenigstens das Befestigen der mehreren Chips an dem Träger in einer reaktiven Atmosphäre ausgeführt wird.
- Verfahren nach Anspruch 22, wobei die reaktive Atmosphäre Ameisensäure, Formiergas oder irgendeine andere Atmosphäre, die Oxide entfernen kann, enthält oder im Wesentlichen aus Ameisensäure, Formiergas oder irgendeiner anderen Atmosphäre, die Oxide entfernen kann, besteht.
- Verfahren nach einem der Ansprüche 1 bis 23, wobei das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit Seitenwänden, die in einer Richtung von einem Boden des Hohlraums zu einem oberen Ende des Hohlraums weg von dem Hohlraum geneigt sind, umfasst.
- Verfahren nach einem der Ansprüche 1 bis 24, wobei das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit einem Kanal an einem Boden jedes der mehreren Hohlräume umfasst.
- Verfahren nach einem der Ansprüche 1 bis 25, wobei das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit einer konkaven Form an den Seitenwänden jedes der mehreren Hohlräume umfasst.
- Verfahren nach einem der Ansprüche 1 bis 26, wobei das Bilden der mehreren Hohlräume in dem Träger das Bilden der mehreren Hohlräume mit einer konkaven Form an einem Boden jedes der mehreren Hohlräume umfasst.
- Verfahren nach einem der Ansprüche 1 bis 27, das ferner Folgendes umfasst: Bilden einer das Rückseiten-Zwischenverbindungsmaterial abweisenden Beschichtung auf wenigstens einer der Seitenwände der mehreren Hohlräume und der Seitenwände der mehreren Chips.
- Verfahren nach einem der Ansprüche 1 bis 28, das ferner Folgendes umfasst: Bilden einer Barrierenbeschichtung für das Rückseiten-Zwischenverbindungsmaterial auf wenigstens einer der Seitenwände der mehreren Hohlräume und/oder der Seitenwände der mehreren Chips.
- Verfahren nach einem der Ansprüche 1 bis 29, das ferner Folgendes umfasst: Bilden einer Metallbeschichtung für die verbesserte Benetzung oder intermetallische Bildung auf dem Boden oder auf wenigstens einer der Seitenwände der Hohlräume.
- Verfahren zum Bilden einer Chip-Baugruppe, wobei das Verfahren Folgendes umfasst: Bilden mehrerer Hohlräume in einem Träger; Anordnen eines Träger-Zwischenverbindungsmaterials über einem Boden jedes der Hohlräume; Anordnen einer Die-Befestigungsflüssigkeit in jedem der Hohlräume; Anordnen mehrerer Chips auf der Die-Befestigungsflüssigkeit, wobei jeder Chip eine Rückseitenmetallisierung umfasst; Verdampfen der Die-Befestigungsflüssigkeit; und Befestigen der mehreren Chips an dem Träger nach dem Verdampfen der Die-Befestigungsflüssigkeit.
- Verfahren nach Anspruch 31, wobei das Träger-Zwischenverbindungsmaterial wenigstens eines aus einer Gruppe umfasst, die Folgendes umfasst: ein Lot; eine Lotschicht; eine Rückseitenbeschichtungs-Lotpaste; einen Wafer-Rückseitenbeschichtungsleim; einen leitfähigen Die-Befestigungsfilm; eine Sinterpaste; eine Sinterschicht; ein zweistufiges Material; einen Klebstoff; eine Klebefolie; eine Klebeschicht; und ein Metall.
- Verfahren nach Anspruch 32, wobei das Metall eines aus einer Gruppe ist, die Folgendes umfasst: Silber; Nickel; Vollnickel und Nickelphosphor; Nickelphosphor; Gold; Platin; Palladium; und Kupfer.
- Verfahren nach einem der Ansprüche 31 bis 33, wobei das Träger-Zwischenverbindungsmaterial wenigstens ein Material oder einen Stapel von Materialien aus einer Gruppe umfasst, die Folgendes umfasst: Zinn; Zinn und Silber; Indium; Indium und Zinn; Indium und Silber; Gold und Zinn; Aluminium; Titan; Kupfer; Zinn und Silber; Titan, Kupfer, Zinn und Silber; Aluminium, Titan, Nickel, Zinn und Silber; Titan, Nickel, Zinn und Silber; Aluminium, Chrom, Kupfer, Zinn und Silber; Chrom, Kupfer, Zinn und Silber; Aluminium, Chrom, Nickel, Zinn und Silber; Chrom, Nickel, Zinn und Silber; Titan und eine Gold-Zinn-Legierung; Aluminium, Titan und eine Gold-Zinn-Legierung; Titan, eine Nickel-Vanadium-Legierung und eine Gold-Zinn-Legierung; Aluminium, Titan, eine Nickel-Vanadium-Legierung und eine Gold-Zinn-Legierung; Titan, Kupfer und eine Silber-Zinn-Legierung; Aluminium, Titan, Kupfer und eine Silber-Zinn-Legierung; Titan, Nickel und eine Silber-Zinn-Legierung; Aluminium, Titan, Nickel und eine Silber-Zinn-Legierung; Indium-Zinn.
- Chip-Baugruppe, die Folgendes umfasst: einen Träger mit einer Oberseite, der mehrere Hohlräume umfasst, die in der Oberseite des Trägers ausgebildet sind, wobei jeder Hohlraum dafür ausgelegt ist, einen Chip aufzunehmen; mehrere Chips, wobei jeder Chip in einem zugeordneten Hohlraum der mehreren Hohlräume angeordnet ist und wobei jeder Chip einen Chip-Kontakt umfasst, der an dem Boden des zugeordneten Hohlraums befestigt ist; wobei die Oberseite des Trägers außerhalb der Hohlräume nicht mit den mehreren Chips bündig ist.
- Chip-Baugruppe nach Anspruch 35, wobei die Seitenwände der mehreren Hohlräume in einer Richtung von einem Boden des Hohlraums zu einem oberen Ende des Hohlraums weg von dem Hohlraum geneigt sind.
- Chip-Baugruppe nach einem der Ansprüche 35 oder 36, wobei die mehreren Hohlräume mit einem Kanal an einem Boden jedes der mehreren Hohlräume ausgebildet sind.
- Chip-Baugruppe nach einem der Ansprüche 35 bis 37, wobei wenigstens einige Chips der mehreren Chips von dem jeweiligen Hohlraum, in dem sie angeordnet sind, vorstehen.
- Chip-Baugruppe nach einem der Ansprüche 35 bis 38, wobei wenigstens einige Chips der mehreren Chips eine Dicke besitzen, die kleiner als eine Tiefe des jeweiligen Hohlraums, in dem sie angeordnet sind, ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014114982.3A DE102014114982B4 (de) | 2014-10-15 | 2014-10-15 | Verfahren zum Bilden einer Chip-Baugruppe |
US14/870,064 US9837381B2 (en) | 2014-10-15 | 2015-09-30 | Method of forming a chip assembly with a die attach liquid |
US15/800,127 US10636766B2 (en) | 2014-10-15 | 2017-11-01 | Chip assembly |
US16/826,340 US11508694B2 (en) | 2014-10-15 | 2020-03-23 | Chip assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014114982.3A DE102014114982B4 (de) | 2014-10-15 | 2014-10-15 | Verfahren zum Bilden einer Chip-Baugruppe |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014114982A1 true DE102014114982A1 (de) | 2016-04-21 |
DE102014114982B4 DE102014114982B4 (de) | 2023-01-26 |
Family
ID=55637682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014114982.3A Active DE102014114982B4 (de) | 2014-10-15 | 2014-10-15 | Verfahren zum Bilden einer Chip-Baugruppe |
Country Status (2)
Country | Link |
---|---|
US (3) | US9837381B2 (de) |
DE (1) | DE102014114982B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3240027A1 (de) * | 2016-04-25 | 2017-11-01 | Technische Hochschule Ingolstadt | Halbleitergehäuse |
DE102018118251A1 (de) * | 2018-07-27 | 2020-01-30 | Infineon Technologies Ag | Chipanordnung und Verfahren zur Herstellung derselben |
EP3690936A1 (de) * | 2019-01-29 | 2020-08-05 | Heraeus Deutschland GmbH & Co KG | Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083888B2 (en) * | 2015-11-19 | 2018-09-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
JP6716363B2 (ja) | 2016-06-28 | 2020-07-01 | 株式会社アムコー・テクノロジー・ジャパン | 半導体パッケージ及びその製造方法 |
JP6726821B2 (ja) * | 2017-01-10 | 2020-07-22 | 株式会社デンソー | 半導体装置の製造方法 |
DE102018106038A1 (de) | 2017-11-15 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrierte schaltkreis-packages und verfahren zu deren herstellung |
US11410918B2 (en) * | 2017-11-15 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier |
US10937674B2 (en) * | 2018-02-13 | 2021-03-02 | Mikro Mesa Technology Co., Ltd. | Method for transferring micro device |
US10930528B2 (en) * | 2018-02-13 | 2021-02-23 | Mikro Mesa Technology Co., Ltd. | Method for transferring micro device |
DE102018110132B3 (de) * | 2018-04-26 | 2018-11-29 | Semikron Elektronik Gmbh & Co. Kg | Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden |
JP7159626B2 (ja) * | 2018-06-07 | 2022-10-25 | Tdk株式会社 | 超音波接合装置および超音波接合方法 |
NL2021598B1 (en) * | 2018-09-10 | 2020-05-01 | Ampleon Netherlands Bv | Seed layer for electroplating eutectic AuSn solder |
US11024570B2 (en) | 2019-03-19 | 2021-06-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
US11978679B2 (en) * | 2020-05-11 | 2024-05-07 | Kla Corporation | Substrate with cut semiconductor pieces having measurement test structures for semiconductor metrology |
US11610861B2 (en) * | 2020-09-14 | 2023-03-21 | Infineon Technologies Austria Ag | Diffusion soldering with contaminant protection |
KR20220131635A (ko) * | 2021-03-22 | 2022-09-29 | 삼성전자주식회사 | 반도체 패키지 |
EP4064331A1 (de) * | 2021-03-25 | 2022-09-28 | Infineon Technologies AG | Verfahren zur befestigung eines ersten verbindungspartners an einem zweiten verbindungspartner |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7195714B2 (en) * | 2003-06-05 | 2007-03-27 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method and device for producing a system having a component applied to a predetermined location of a surface of a substrate |
WO2008050251A1 (en) * | 2006-10-23 | 2008-05-02 | Nxp B.V. | Backside wafer contact structure and method of forming the same |
JP2012178438A (ja) * | 2011-02-25 | 2012-09-13 | Omron Corp | n型半導体基板にダイボンド用金属層が設けられた構造体およびその製造方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4023997A (en) * | 1967-10-09 | 1977-05-17 | Western Electric Company, Inc. | Method of placing an oriented array of devices on a releasable mounting |
US5121187A (en) * | 1988-10-17 | 1992-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electric device having a leadframe covered with an antioxidation film |
US6108210A (en) * | 1998-04-24 | 2000-08-22 | Amerasia International Technology, Inc. | Flip chip devices with flexible conductive adhesive |
FR2780534B1 (fr) * | 1998-06-25 | 2002-08-16 | Solaic Sa | Procede de realisation d'objets portatifs a composants electroniques et objets portatifs tels qu'obtenus par ledit procede |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
TW406356B (en) * | 1998-08-24 | 2000-09-21 | United Microelectronics Corp | A method of manufacturing shallow trench isolation structure |
US6239484B1 (en) * | 1999-06-09 | 2001-05-29 | International Business Machines Corporation | Underfill of chip-under-chip semiconductor modules |
DE10124141B4 (de) | 2000-09-29 | 2009-11-26 | Infineon Technologies Ag | Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung |
DE10319782B4 (de) | 2003-04-30 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit einem Chipträgerelement |
US20050082654A1 (en) * | 2003-09-26 | 2005-04-21 | Tessera, Inc. | Structure and self-locating method of making capped chips |
KR100594716B1 (ko) * | 2004-07-27 | 2006-06-30 | 삼성전자주식회사 | 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법 |
KR100669778B1 (ko) * | 2004-11-20 | 2007-01-16 | 삼성에스디아이 주식회사 | 기판 및 박막 트랜지스터를 구비한 기판 |
CN100561725C (zh) * | 2005-11-25 | 2009-11-18 | 全懋精密科技股份有限公司 | 半导体芯片的直接电性连接倒装芯片封装结构 |
TWI452661B (zh) * | 2007-01-30 | 2014-09-11 | 線路直接連接晶片之封裝結構 | |
US7759777B2 (en) | 2007-04-16 | 2010-07-20 | Infineon Technologies Ag | Semiconductor module |
US20090230524A1 (en) * | 2008-03-14 | 2009-09-17 | Pao-Huei Chang Chien | Semiconductor chip package having ground and power regions and manufacturing methods thereof |
US9293401B2 (en) * | 2008-12-12 | 2016-03-22 | Stats Chippac, Ltd. | Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP) |
KR101047801B1 (ko) * | 2008-12-29 | 2011-07-07 | 엘지이노텍 주식회사 | 발광 디바이스 패키지 및 그 제조방법 |
KR101947304B1 (ko) * | 2009-10-29 | 2019-02-12 | 니치아 카가쿠 고교 가부시키가이샤 | 발광장치 및 그 제조방법 |
US20120107552A1 (en) * | 2010-11-03 | 2012-05-03 | Texas Instruments Incorporated | Chip Attachment Layer Having Traverse-Aligned Conductive Filler Particles |
US9698563B2 (en) | 2010-11-03 | 2017-07-04 | 3M Innovative Properties Company | Flexible LED device and method of making |
EP2546869A4 (de) * | 2010-12-03 | 2017-01-25 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung |
US9704793B2 (en) * | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
JP5697246B2 (ja) * | 2011-04-13 | 2015-04-08 | イビデン株式会社 | エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法 |
US8569816B2 (en) * | 2011-04-21 | 2013-10-29 | Freescale Semiconductor, Inc. | Isolated capacitors within shallow trench isolation |
US9425116B2 (en) * | 2011-05-09 | 2016-08-23 | Infineon Technologies Ag | Integrated circuit package and a method for manufacturing an integrated circuit package |
US9490193B2 (en) | 2011-12-01 | 2016-11-08 | Infineon Technologies Ag | Electronic device with multi-layer contact |
US9111847B2 (en) * | 2012-06-15 | 2015-08-18 | Infineon Technologies Ag | Method for manufacturing a chip package, a method for manufacturing a wafer level package, a chip package and a wafer level package |
US8815647B2 (en) * | 2012-09-04 | 2014-08-26 | Infineon Technologies Ag | Chip package and a method for manufacturing a chip package |
TWI515852B (zh) * | 2013-05-01 | 2016-01-01 | 友達光電股份有限公司 | 主動元件基板與其之製作方法 |
US9159701B2 (en) * | 2013-09-17 | 2015-10-13 | Infineon Technologies Ag | Method of manufacturing a chip package, chip package, method of manufacturing a chip assembly and chip assembly |
WO2015075552A1 (en) * | 2013-11-19 | 2015-05-28 | Bioflex Devices | Method of patterning a base layer |
US20150262902A1 (en) * | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
-
2014
- 2014-10-15 DE DE102014114982.3A patent/DE102014114982B4/de active Active
-
2015
- 2015-09-30 US US14/870,064 patent/US9837381B2/en active Active
-
2017
- 2017-11-01 US US15/800,127 patent/US10636766B2/en active Active
-
2020
- 2020-03-23 US US16/826,340 patent/US11508694B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7195714B2 (en) * | 2003-06-05 | 2007-03-27 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method and device for producing a system having a component applied to a predetermined location of a surface of a substrate |
WO2008050251A1 (en) * | 2006-10-23 | 2008-05-02 | Nxp B.V. | Backside wafer contact structure and method of forming the same |
JP2012178438A (ja) * | 2011-02-25 | 2012-09-13 | Omron Corp | n型半導体基板にダイボンド用金属層が設けられた構造体およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3240027A1 (de) * | 2016-04-25 | 2017-11-01 | Technische Hochschule Ingolstadt | Halbleitergehäuse |
WO2017186627A1 (en) * | 2016-04-25 | 2017-11-02 | Technische Hochschule Ingolstadt | Semiconductor package |
US10692796B2 (en) | 2016-04-25 | 2020-06-23 | Technische Hochschule Ingolstadt | Semiconductor package having stacked substrates with cavities |
DE102018118251A1 (de) * | 2018-07-27 | 2020-01-30 | Infineon Technologies Ag | Chipanordnung und Verfahren zur Herstellung derselben |
DE102018118251B4 (de) * | 2018-07-27 | 2020-02-06 | Infineon Technologies Ag | Chipanordnung und Verfahren zur Herstellung derselben |
US11004823B2 (en) | 2018-07-27 | 2021-05-11 | Infineon Technologies Ag | Chip assembly and method of manufacturing thereof |
EP3690936A1 (de) * | 2019-01-29 | 2020-08-05 | Heraeus Deutschland GmbH & Co KG | Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern |
Also Published As
Publication number | Publication date |
---|---|
US11508694B2 (en) | 2022-11-22 |
US20200219848A1 (en) | 2020-07-09 |
DE102014114982B4 (de) | 2023-01-26 |
US20180068982A1 (en) | 2018-03-08 |
US9837381B2 (en) | 2017-12-05 |
US20160111395A1 (en) | 2016-04-21 |
US10636766B2 (en) | 2020-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014114982B4 (de) | Verfahren zum Bilden einer Chip-Baugruppe | |
DE102008057817B4 (de) | Vorrichtung und Verfahren mit einem Lötprozess | |
DE102008025451B4 (de) | Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen | |
DE102008064826B3 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE102009018396B4 (de) | Halbleiterbauelement und Herstellung des Halbleiterbauelements | |
DE102012100429B4 (de) | Verfahren zur Montage eines Halbleiterchips auf einem Träger | |
DE102008039389B4 (de) | Bauelement und Verfahren zur Herstellung | |
DE102007010242A1 (de) | Verfahren zum Diffusionslöten | |
DE102009017853B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102009034578A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
DE102009039227B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102010037439B4 (de) | Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren | |
WO2013053419A1 (de) | Verfahren zur schaffung einer verbindung zwischen metallischen formköpern und einem leistungshalbleiterchip, die zur verbindung mit dickdrähten oder bändchen dienen | |
DE102005003477A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Elektroden an Haupt- und Rückseiten eines Halbleiterchips | |
DE102013101258A1 (de) | Halbleiterbauelement unter Verwendung von Diffusionslöten | |
DE102008035911A1 (de) | Verfahren zum Herstellen eines integrierten Schaltungsmoduls | |
DE102007007142A1 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
DE102005058654B4 (de) | Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102016122810A1 (de) | Bauteil mit einem lichtemittierenden halbleiterchip | |
DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102014116030A1 (de) | Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung | |
DE102017113153A1 (de) | Chip mit sinterbarem Oberflächenmaterial | |
WO2018228976A1 (de) | Verfahren zum selbstjustierten bestücken eines anschlussträgers mit einem bauteil, vorrichtung und optoelektronisches bauteil | |
DE102015105666A1 (de) | Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R130 | Divisional application to |
Ref document number: 102014020064 Country of ref document: DE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021673000 Ipc: H01L0021683000 |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |