DE102014019674A1 - Selbstjustierte cut-first-strukturierung durch lithografie und ätzen - Google Patents

Selbstjustierte cut-first-strukturierung durch lithografie und ätzen Download PDF

Info

Publication number
DE102014019674A1
DE102014019674A1 DE102014019674.7A DE102014019674A DE102014019674A1 DE 102014019674 A1 DE102014019674 A1 DE 102014019674A1 DE 102014019674 A DE102014019674 A DE 102014019674A DE 102014019674 A1 DE102014019674 A1 DE 102014019674A1
Authority
DE
Germany
Prior art keywords
layer
cut
openings
hardmask
low temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014019674.7A
Other languages
English (en)
Other versions
DE102014019674B4 (de
Inventor
c/o Taiwan Semiconductor Man. Huang Kuan-Wei
c/o Taiwan Semiconductor Man. Lee Chia-Ying
c/o Taiwan Semiconductor Man Liang Ming-Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019674A1 publication Critical patent/DE102014019674A1/de
Application granted granted Critical
Publication of DE102014019674B4 publication Critical patent/DE102014019674B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses (SALE-Prozesses). Bei einigen Ausführungsformen wird das Verfahren dadurch durchgeführt, dass eine erste Schnittschicht auf einem Substrat hergestellt wird, das eine Mehrschicht-Hartmaske mit einer ersten Schicht und einer darunter liegenden zweiten Schicht hat. Eine erste Vielzahl von Öffnungen, die entsprechend der ersten Schnittschicht geschnitten werden, wird so ausgebildet, dass sie die zweite Schicht an einer ersten Vielzahl von Positionen freilegen, die einer ersten Vielzahl von Formen einer SALE-Design-Schicht entspricht. Ein Abstandshalter-Material wird auf Seitenwände der Mehrschicht-Hartmaske abgeschieden, um eine zweite Schnittschicht herzustellen. Eine zweite Vielzahl von Öffnungen, die entsprechend der zweiten Schnittschicht geschnitten werden, wird so ausgebildet, dass sie die zweite Schicht an einer zweiten Vielzahl von Positionen freilegen, die einer zweiten Vielzahl von Formen der SALE-Design-Schicht entspricht. Die zweite Schicht wird entsprechend der ersten und der zweiten Vielzahl von Öffnungen geätzt.

Description

  • Hintergrund der Erfindung
  • Die Halbleiter-Branche hat die Geschwindigkeit und Leistung von integrierten Schaltungen (ICs) durch Verringern der Größe von Komponenten (z. B. Transistor-Bausteinen) in den ICs ständig verbessert. Zum großen Teil wird das Vermögen, die Größe von Komponenten in einem integrierten Chip zu verringern, von der lithografischen Auflösung angetrieben. Bei der modernen Technologie sind Anbieter von Knotenwerkzeugen jedoch noch nicht in der Lage, die Wellenlänge von fotolithografischen Belichtungsanlagen (z. B. zum erfolgreichen Implementieren der EUV-Lithografie) zu verringern, sodass Entwicklungstechnologieknoten oft minimale Strukturgrößen haben, die kleiner als die Wellenlänge der in den fotolithografischen Anlagen verwendeten Beleuchtung ist.
  • Die Doppelstrukturierungslithografie (double patterning lithography; DPL) ist zu einer der aussichtsreichsten Lithografie-Technologien zum Drucken von Schichten mit kritischen Designs (z. B. Polysilicium, Thin Metal Routing usw.) bei Knoten in der Unter-22-nm-Technologie geworden. Bei einigen Doppelstrukturierungs-Technologien (z. B. Strukturierung durch Lithografie und Ätzen) gibt es jedoch Probleme mit Justierfehlern und der Überdeckung, die die Leistung von integrierten Chips mindern. In den letzten Jahren ist die selbstjustierte Doppelstrukturierung (self-aligned double patterning; SADP) als eine Doppelstrukturierungs-Technologie aufgekommen, die solche Justier- und Überdeckungsfehler vermeiden kann.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt einige Ausführungsformen für ein Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses (SALE-Prozess) in einem Ablaufdiagramm.
  • 2 zeigt einige Ausführungsformen eines integrierten Chips, der nach dem Verfahren zur Durchführung eines selbstjustierten Lithografie- und Ätzprozesses hergestellt wird.
  • 3 zeigt einige Ausführungsformen für ein Verfahren zur Durchführung eines selbstjustierten Lithografie- und Ätzprozesses in einem Ablaufdiagramm.
  • Die 4–11 zeigen einige Ausführungsformen für beispielhafte Substrate, die ein Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses aufzeigen.
  • 12 zeigt einige alternative Ausführungsformen für ein Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses in einem Ablaufdiagramm.
  • Die 13–20 zeigen einige Ausführungsformen für beispielhafte Substrate, die ein Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses aufzeigen.
  • 21 zeigt ein Blockdiagramm einiger Ausführungsformen einer Maskenherstellungsanlage, die so konfiguriert ist, dass sie einen selbstjustierten Lithografie- und Ätzprozess durchführt.
  • Detaillierte Beschreibung
  • Nachstehend erfolgt die Beschreibung unter Bezugnahme auf die Zeichnungen, in denen in der Regel gleiche Bezugssymbole durchgängig zum Bezeichnen von gleichen Elementen verwendet werden und die verschiedenen Strukturen nicht unbedingt maßstabsgetreu gezeichnet sind. In der nachstehenden Beschreibung werden zur Erläuterung zahlreiche spezielle Einzelheiten zum Erleichtern des Verständnisses dargelegt. Fachleuten dürfte jedoch klar sein, dass ein oder mehrere Aspekte, die hier beschrieben werden, auch mit einem geringeren Umfang an diesen speziellen Einzelheiten praktiziert werden können. In anderen Fällen sind bekannte Strukturen und Vorrichtungen in Form eines Blockdiagramms dargestellt, um das Verständnis zu erleichtern.
  • Technologien der selbstjustierten Doppelstrukturierung (SADP) sind bisher bei der Herstellung von Wiederholungsstrukturen zweckmäßig gewesen, wie etwa Speicher-Arrays (z. B. SRAM-Speicher-Arrays). Zum Beispiel kann durch die Wiederholungsstruktur von Bitleitungen von SRAM-Speicher-Arrays und/oder -Steuerleitungen eine Abstandsschicht an Seitenwänden von Öffnungen mit minimalen Abständen in einer strukturierten Fotoresist-Schicht hergestellt werden, die auf einem Substrat in einem ersten fotolithografischen Prozess ausgebildet wird. Nach der Herstellung der Abstandsschicht auf den Seitenwänden kann die strukturierte Fotoresist-Schicht unter Verwendung eines zweiten fotolithografischen Prozesses entfernt werden, wodurch Abstandshalter zurückbleiben, die durch einen Abstand voneinander getrennt sind, der kleiner als der ist, der mit dem ersten fotolithografischen Prozess erzielt werden kann (z. B. da es zwei Abstandshalter in einer Leitung gibt). Das Substrat kann entsprechend der Abstandsschicht selektiv so strukturiert werden, dass ein dichtes Leitungs-Array entsteht.
  • Zum Herstellen von Abständen von einem Leitungsende zu einem anderen in dem dichten Leitungs-Array kann eine Schnittmaske verwendet werden. Gängige SADP-Verfahren sehen jedoch Ende-zu-Ende-Abstände zwischen unter Verwendung des zweiten fotolithografischen Prozesses hergestellten Formen vor, die größer als die Ende-zu-Ende-Abstände zwischen Formen sind, die unter Verwendung des ersten fotolithografischen Prozesses hergestellt werden. Das ist darauf zurückzuführen, dass Schnitte von Formen, die mit dem ersten fotolithografischen Prozess hergestellt werden, durchgeführt werden, bevor die Formen lithografisch hergestellt werden, wodurch ein Abstand ermöglicht wird, der von einem Abstandshalter-Material definiert werden kann. Im Gegensatz dazu werden Schnitte, die mit dem zweiten fotolithografischen Prozess hergestellt werden, von dem fotolithografischen Prozess bestimmt und werden daher von dem Profil des Fotoresists mit dem schlechteren oberen Verlust begrenzt. Um die Größe eines IC-Layouts, wie etwa einer SRAM-Zelle, weiter zu verringern, sollte der Ende-zu-Ende-Abstand verringert werden, der mit dem zweiten fotolithografischen Prozess erzielt wird.
  • Daher betreffen einige Aspekte der vorliegenden Erfindung ein Verfahren und eine Vorrichtung zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses, der einen kleinen Leitungsende-zu-Leitungsende-Abstand ermöglicht. Bei einigen Ausführungsformen weist das Verfahren das Bereitstellen eines Substrats mit einer Mehrschicht-Hartmaske auf, die eine erste Schicht und eine darunter liegende zweite Schicht hat. Auf dem Substrat wird eine erste Schnittschicht hergestellt. Eine erste Vielzahl von Öffnungen, die entsprechend der ersten Schnittschicht geschnitten werden, wird so ausgebildet, dass sie die zweite Schicht an einer ersten Vielzahl von Positionen freilegen, die einer ersten Vielzahl von Formen einer SALE-Design-Schicht entsprechen. Auf Seitenwände der Mehrschicht-Hartmaske wird ein Abstandshalter-Material so abgeschieden, dass eine zweite Schnittschicht entsteht. Eine zweite Vielzahl von Öffnungen, die entsprechend der zweiten Schnittschicht geschnitten werden, wird so ausgebildet, dass sie die zweite Schicht an einer zweiten Vielzahl von Positionen freilegen, die einer zweiten Vielzahl von Formen der SALE-Design-Schicht entsprechen. Die zweite Schicht wird entsprechend der ersten und der zweiten Vielzahl von Öffnungen geätzt. Durch Herstellen der ersten und der zweiten Schnittschicht vor der Durchführung von fotolithografischen Prozessen, mit denen die erste und die zweite Vielzahl von Öffnungen ausgebildet werden, können die Ende-zu-Ende-Abstände der ersten und der zweiten Vielzahl von Formen verringert werden, da die Ende-zu-Ende-Abstände nicht durch die fotolithografische Auflösung begrenzt werden.
  • 1 zeigt einige Ausführungsformen für ein Verfahren 100 zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses (SALE-Prozesses) in einem Ablaufdiagramm. Das Verfahren 100 ist ein „Cut-first”-Verfahren („Schnitt-zuerst”-Verfahren), da es einen Leitungsende-Abstand vergrößert, der von einer ersten Schnittschicht definiert wird, die vor dem Ausbilden von Öffnungen in einer Mehrschicht-Hartmaske hergestellt wird, die einer ersten Vielzahl von Formen einer SALE-Design-Schicht entsprechen.
  • Im Schritt 102 wird ein Substrat bereitgestellt. Bei einigen Ausführungsformen kann das Substrat eine oder mehrere dielektrische Schichten aufweisen, die auf einem Halbleiterkörper angeordnet sind. Bei einigen Ausführungsformen weist das Substrat weiterhin eine Mehrschicht-Hartmaske auf, die auf der einen oder den mehreren dielektrischen Schichten angeordnet ist. Die Mehrschicht-Hartmaske kann eine erste Schicht und eine darunter liegende zweite Schicht aufweisen.
  • Im Schritt 104 wird eine erste Schnittschicht auf dem Substrat selektiv so hergestellt, dass sie eine erste Schnittposition für eine erste Vielzahl von Formen einer Schicht mit einem selbstjustierten Lithografie- und Ätz-Design (SALE-Design-Schicht) definiert. Die erste Schnittschicht ist so konfiguriert, dass sie Abstände oder „Schnitte” in der ersten Vielzahl von Formen entlang einem Leitungsende definiert, um einen Ende-zu-Ende-Abstand zwischen Leitungen zu erzielen, der von der ersten Vielzahl von Formen definiert wird. Bei einigen Ausführungsformen wird die erste Schnittschicht durch Abscheiden einer Sperrschicht auf der Mehrschicht-Hartmaske hergestellt.
  • Im Schritt 106 wird eine erste Vielzahl von Öffnungen, die entsprechend der ersten Schnittschicht geschnitten werden, so hergestellt, dass die zweite Schicht der Mehrschicht-Hartmaske freigelegt wird. Bei einigen Ausführungsformen wird die Mehrschicht-Hartmaske entsprechend einer ersten strukturierten Fotoresist-Schicht und der ersten Schnittschicht geätzt, um die erste Vielzahl von Öffnungen auszubilden.
  • Im Schritt 108 wird ein Abstandshalter-Material selektiv auf dem Substrat abgeschieden, um eine zweite Schnittschicht herzustellen, die eine zweite Schnittposition für eine zweite Vielzahl von Formen der SALE-Design-Schicht definiert. Die zweite Schnittschicht ist so konfiguriert, dass sie die zweite Vielzahl von Formen entlang einem Leitungsende so „schneidet”, dass ein Ende-zu-Ende-Abstand zwischen Leitungen entsteht, der von der zweiten Vielzahl von Formen definiert wird. Bei einigen Ausführungsformen ist die erste Vielzahl von Formen mit der zweiten Vielzahl von Formen verschränkt.
  • Bei einigen Ausführungsformen wird im Schritt 110 die zweite Schnittschicht durch Ausbilden einer Zweite-Schnittschicht-Öffnung in der Mehrschicht-Hartmaske hergestellt. Dann wird im Schritt 112 ein Abstandshalter-Material in der Zweite-Schnittschicht-Öffnung so geformt, dass die zweite Schnittschicht entsteht.
  • Im Schritt 114 wird eine zweite Vielzahl von Öffnungen, die entsprechend der zweiten Schnittschicht geschnitten werden, so ausgebildet, dass sie die zweite Schicht der Mehrschicht-Hartmaske freilegen. Bei einigen Ausführungsformen wird die Mehrschicht-Hartmaske entsprechend einer zweiten strukturierten Fotoresist-Schicht und dem Abstandshalter-Material, das die zweite Schnittschicht bildet, geätzt, um die zweite Vielzahl von Öffnungen auszubilden.
  • Im Schritt 116 kann die zweite Schicht der Mehrschicht-Hartmaske entsprechend der ersten Vielzahl von Öffnungen und der zweiten Vielzahl von Öffnungen selektiv geätzt werden. Bei einigen Ausführungsformen können anschließend eine oder mehrere der dielektrischen Schichten des Substrats entsprechend der zweiten Schicht der Mehrschicht-Hartmaske geätzt werden.
  • Somit werden durch Herstellen einer ersten und einer zweiten Schnittschicht vor dem Durchführen von fotolithografischen Prozessen, mit denen die erste und die zweite Vielzahl von Öffnungen ausgebildet werden, bei dem Verfahren 100 Ende-zu-Ende-Abstände der ersten und der zweiten Vielzahl von Formen bereitgestellt, die nicht durch die fotolithografische Auflösung begrenzt werden.
  • 2 zeigt einige Ausführungsformen eines integrierten Chips 200, der nach dem Verfahren zur Durchführung eines selbstjustierten Lithografie- und Ätzprozesses hergestellt wird.
  • Der integrierte Chip 200 weist eine erste Vielzahl von Formen 204 und eine zweite Vielzahl von Formen 206 auf, die auf einer integrierten Chipmatrize 202 angeordnet sind. Die erste Vielzahl von Formen 204 und die zweite Vielzahl von Formen 206 sind in einer SALE-Design-Schicht (d. h., einer Design-Schicht, die unter Verwendung des lithografischen SALE-Verfahrens hergestellt wird) enthalten. Bei einigen Ausführungsformen kann die erste Vielzahl von Formen 204 unter Verwendung eines ersten fotolithografischen Prozesses eines SALE-Verfahrens hergestellt werden, während die zweite Vielzahl von Formen 206 unter Verwendung eines zweiten fotolithografischen Prozesses des SALE-Verfahrens hergestellt werden kann. Bei einigen Ausführungsformen kann die SALE-Design-Schicht zum Beispiel eine Gate-Schicht oder eine Back-end-of-the-line-Metallisierungsschicht sein.
  • Formen der ersten Vielzahl von Formen 204 und der zweiten Vielzahl von Formen 206 können in einer ersten Richtung 208 durch einen Abstand S voneinander getrennt sein, der kleiner als der kleinste Abstand ist, der unter Verwendung einer einzelnen Fotomaske erzielt werden kann (d. h. ein G0-Abstand). Bei einem integrierten Chip 200 ist zum Beispiel eine Form 204a der ersten Vielzahl von Formen 204 entlang einer ersten Leiterbahn 205 angeordnet, die in einer zweiten Richtung 210 verläuft, und benachbarte Formen 206a und 206b der zweiten Vielzahl von Formen 206 sind entlang einer zweiten Leiterbahn 207 angeordnet, die ebenfalls in der zweiten Richtung 210 verläuft. Die Formen 206a und 206b sind von der Form 204a in der ersten Richtung 208 durch einen Abstand S getrennt, der kleiner als der G0-Abstand ist.
  • Zwei oder mehr der ersten Vielzahl von Formen 204, die in der zweiten Richtung 210 ausgerichtet sind, sind in einer Struktur angeordnet, die einen ersten Ende-zu-Ende-Abstand S1 hat. Zwei oder mehr der zweiten Vielzahl von Formen 206, die in der zweiten Richtung 210 ausgerichtet sind, sind in einer Struktur angeordnet, die einen zweiten Ende-zu-Ende-Abstand S2 hat. Das Verhältnis des ersten zu dem zweiten Ende-zu-Ende-Abstand S1:S2 ist etwa gleich 2,5:1.
  • Bei einigen Ausführungsformen kann der integrierte Chip 200 ein SRAM-Array (SRAM: statischer Speicher mit direktem Zugriff) aufweisen, wobei die erste Vielzahl von Formen 204 und die zweite Vielzahl von Formen 206 eine Vielzahl von Bitleitungen haben. Bei anderen Ausführungsformen kann der integrierte Chip 200 ein SRAM-Array aufweisen, wobei die erste Vielzahl von Formen 204 und die zweite Vielzahl von Formen 206 eine Vielzahl von Steuerleitungen haben. Bei weiteren Ausführungsformen kann der integrierte Chip 200 einen Back-end-of-the-line-Routing-Abschnitt oder einen Transistor-Gate-Abschnitt aufweisen.
  • 3 zeigt einige Ausführungsformen für ein Verfahren 300 zur Durchführung eines selbstjustierten Lithografie- und Ätzprozesses in einem Ablaufdiagramm.
  • Die beschriebenen Verfahren (z. B. die Verfahren 100, 300 und/oder 1200) sind nachstehend zwar als eine Reihe von Schritten oder Ereignissen dargestellt und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Ereignisse nicht in einem beschränkenden Sinn ausgelegt werden soll. Einige Schritte können zum Beispiel in anderen Reihenfolgen als denen, die hier dargestellt und/oder beschrieben sind, durchgeführt werden und/oder sie können gleichzeitig mit anderen Schritten oder Ereignissen ablaufen. Darüber hinaus brauchen hier nicht alle dargestellten Schritte einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung zu implementieren. Außerdem können eine oder mehrere Schritte, die hier beschrieben sind, in einem oder mehreren einzelnen Schritten und/oder Phasen ausgeführt werden.
  • Im Schritt 302 wird ein Substrat mit einer Mehrschicht-Hartmaske auf einem Halbleiterkörper bereitgestellt. Bei einigen Ausführungsformen ist die Mehrschicht-Hartmaske eine Dreischicht-Hartmaske, die eine obere Schicht, eine mittlere Schicht und eine untere Schicht hat.
  • Im Schritt 304 wird eine erste Schnittschicht selektiv so auf der Mehrschicht-Hartmaske hergestellt, dass sie eine erste Schnittposition für eine erste Vielzahl von Formen einer SALE-Design-Schicht definiert, die unter Verwendung eines ersten fotolithografischen Prozesses des SALE-Verfahrens hergestellt wird. Die erste Schnittschicht entspricht einer ersten Schnittschicht, die so konfiguriert ist, dass die erste Vielzahl von Formen entlang einem Leitungsende so geschnitten werden kann, dass ein Ende-zu-Ende-Abstand zwischen Leitungen entsteht, der von der ersten Vielzahl von Formen definiert wird. Bei einigen Ausführungsformen kann die erste Schnittschicht eine Sperrschicht aufweisen, die auf der Mehrschicht-Hartmaske angeordnet ist. Bei einigen Ausführungsformen kann die SALE-Design-Schicht ein SRAM-Array aufweisen.
  • Im Schritt 306 wird eine zweite Schnittschicht selektiv so in der Mehrschicht-Hartmaske hergestellt, dass sie eine zweite Schnittposition für eine zweite Vielzahl von Formen der SALE-Design-Schicht definiert, die unter Verwendung eines zweiten fotolithografischen Prozesses des SALE-Verfahrens hergestellt wird. Die Zweite-Schnittschicht-Öffnung definiert eine Position einer zweiten Schnittschicht, die so konfiguriert ist, dass die zweite Vielzahl von Formen entlang einem Leitungsende so geschnitten werden kann, dass ein Ende-zu-Ende-Abstand zwischen Leiterbahnen entsteht, der von der zweiten Vielzahl von Formen definiert wird. Bei einigen Ausführungsformen kann die Zweite-Schnittschicht-Öffnung eine Öffnung in der oberen Schicht der Mehrschicht-Hartmaske sein.
  • Im Schritt 308 wird eine erste Strukturübertragungsschicht auf der ersten Schnittschicht und der Zweite-Schnittschicht-Öffnung hergestellt.
  • Im Schritt 310 wird eine erste Maskenschicht auf der ersten Strukturübertragungsschicht hergestellt. Bei einigen Ausführungsformen kann die erste Maskenschicht eine erste strukturierte Fotoresist-Schicht sein.
  • Im Schritt 312 wird die Mehrschicht-Hartmaske entsprechend der ersten Maskenschicht und der ersten Schnittschicht selektiv so geätzt, dass eine erste Vielzahl von Öffnungen in der Mehrschicht-Hartmaske entsteht, die der ersten Vielzahl von Formen entspricht. Bei einigen Ausführungsformen wird die obere Schicht der Mehrschicht-Hartmaske entsprechend der ersten Maskenschicht und der ersten Schnittschicht über die erste Strukturübertragungsschicht selektiv geätzt, um die erste Vielzahl von Öffnungen in der oberen Schicht auszubilden.
  • Im Schritt 314 werden die erste Maskenschicht, die erste Strukturübertragungsschicht und die erste Schnittschicht entfernt.
  • Im Schritt 316 wird ein Abstandshalter-Material selektiv so geformt, dass es die Zweite-Schnittschicht-Öffnung in der Mehrschicht-Hartmaske füllt, um eine zweite Schnittschicht herzustellen, und es wird auf die Seitenwände der geätzten Mehrschicht-Hartmaske aufgebracht.
  • Im Schritt 318 wird eine zweite Strukturübertragungsschicht auf dem Abstandshalter-Material hergestellt.
  • Im Schritt 320 wird eine zweite Maskenschicht an einer Position über der zweiten Strukturübertragungsschicht hergestellt. Bei einigen Ausführungsformen kann die zweite Maskenschicht eine zweite strukturierte Fotoresist-Schicht sein.
  • Im Schritt 322 wird die Mehrschicht-Hartmaske entsprechend der zweiten Maskenschicht und dem Abstandshalter-Material, das die zweite Schnittschicht bildet, selektiv geätzt, um eine zweite Vielzahl von Öffnungen auszubilden, die der zweiten Vielzahl von Formen entspricht. Die zweite Vielzahl von Öffnungen wird von der Mehrschicht-Hartmaske und dem Abstandshalter-Material definiert, das sich auf den Seitenwänden der geätzten Mehrschicht-Hartmaske befindet. Bei einigen Ausführungsformen wird die obere Schicht der Mehrschicht-Hartmaske entsprechend der zweiten Maskenschicht über die zweite Strukturübertragungsschicht selektiv geätzt, um die zweite Vielzahl von Öffnungen in der oberen Schicht auszubilden.
  • Im Schritt 324 wird die mittlere Schicht der Mehrschicht-Hartmaske entsprechend der ersten und der zweiten Vielzahl von Öffnungen selektiv geätzt.
  • Bei einigen Ausführungsformen kann die untere Schicht der Mehrschicht-Hartmaske entsprechend der mittleren Schicht der Mehrschicht-Hartmaske selektiv geätzt werden, und das darunter liegende Substrat (z. B. eine oder mehrere dielektrische Schichten) kann entsprechend der unteren Schicht weiter geätzt werden (z. B. um Öffnungen für eine dünne Metallschicht auszubilden).
  • Die 4–11 zeigen einige Ausführungsformen für Substrate, die das Verfahren 300 zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses aufzeigen. Es dürfte wohlverstanden sein, dass die Erläuterungen nicht auf das Verfahren 300 beschränkt sind, auch wenn die 4–11 für das Verfahren 300 dargestellt sind.
  • 4 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 400 (entlang einer Schnittlinie A-A') und in einer entsprechenden Draufsicht 418, die den Schritten 302–308 entsprechen.
  • Wie in der Schnittansicht 400 gezeigt ist, ist eine Dreischicht-Hartmaske 403 auf einem Halbleiterkörper 402 angeordnet. Die Dreischicht-Hartmaske 403 weist eine untere Schicht 404, eine mittlere Schicht 406 und eine obere Schicht 408 auf. Bei einigen Ausführungsformen ist die untere Schicht 404 eine Titannidrid(TiN)-Schicht, die auf dem Halbleiterkörper 402 angeordnet ist. Bei einigen Ausführungsformen ist die mittlere Schicht 406 eine TEOS-Schicht, die auf der TiN-Schicht angeordnet ist. Bei einigen Ausführungsformen ist die obere Schicht 408 eine Siliciumschicht, die auf der TEOS-Schicht angeordnet ist.
  • Eine erste Schnittschicht 410 wird selektiv auf der Dreischicht-Hartmaske 403 hergestellt, um eine erste Schnittposition für eine erste Vielzahl von Formen einer SALE-Design-Schicht zu definieren, die unter Verwendung eines ersten fotolithografischen Prozesses des lithografischen SALE-Verfahrens hergestellt wird. Bei einigen Ausführungsformen wird die erste Schnittschicht 410 dadurch hergestellt, dass eine Schicht aus dem Hartmaskenmaterial auf die obere Schicht 408 der Dreischicht-Hartmaske 403 abgeschieden wird. Die Schicht aus Hartmaskenmaterial wird dann selektiv so geätzt, dass das Hartmaskenmaterial in allen Bereichen außer der ersten Schnittschicht 410 entfernt wird. Bei einigen Ausführungsformen kann das Hartmaskenmaterial unter Verwendung eines Mehrschritt-Ätzverfahrens geätzt werden. Das Hartmaskenmaterial kann zum Beispiel unter Verwendung einer Hauptätzung mit einer ersten Ätzselektivität und einer Überätzung mit einer viel größeren Ätzselektivität geätzt werden. Bei einigen Ausführungsformen kann die erste Schnittschicht 410 durch ein Aufdampfverfahren (z. B. chemische Aufdampfung, physikalische Aufdampfung usw.) abgeschieden werden.
  • Bei einigen Ausführungsformen wird das Hartmaskenmaterial unter Verwendung eines Ätzmittels selektiv geätzt, das eine Ätzselektivität hat, die bewirkt, dass das Hartmaskenmaterial schneller als die obere Schicht 408 der Dreischicht-Hartmaske 403 geätzt wird. Durch die Ätzselektivität kann das Hartmaskenmaterial strukturiert werden, ohne die darunter liegende obere Schicht 408 der Dreischicht-Hartmaske 403 zu entfernen. Bei einigen Ausführungsformen kann die erste Schnittschicht 410 zum Beispiel Titannidrid (TiN) enthalten. Bei einigen Ausführungsformen beträgt bei einem Hauptätzschritt die Ätzselektivität von TiN zu einer darunter liegenden Schicht 2, 3 (d. h., die TiN-Schicht wird 2,3-mal schneller als die Si-Schicht geätzt). Bei anderen Ausführungsformen kann die erste Schnittschicht 410 Titanoxid (TiO) oder eine andere Schicht sein, die eine Ätzselektivität von mehr als 6 für die obere Schicht 408 (z. B. Silicium) der Dreischicht-Hartmaske 403 zeigt (d. h., sie wird 6-mal schneller als die obere Schicht 408 geätzt).
  • In der Dreischicht-Hartmaske 403 wird eine Zweite-Schnittschicht-Öffnung 412 selektiv ausgebildet, um eine zweite Schnittposition für eine zweite Vielzahl von Formen der SALE-Design-Schicht zu definieren, die unter Verwendung eines zweiten fotolithografischen Prozesses des lithografischen SALE-Verfahrens hergestellt wird. Bei einigen Ausführungsformen wird die Zweite-Schnittschicht-Öffnung 412 durch selektives Ätzen der oberen Schicht 408 der Dreischicht-Hartmaske 403 so hergestellt, dass eine Öffnung entsteht, die die darunter liegende mittlere Schicht 406 freilegt.
  • Über der ersten Schnittschicht 410 und der Zweite-Schnittschicht-Öffnung 412 wird eine erste Strukturübertragungsschicht 413 hergestellt. Die erste Strukturübertragungsschicht 413 ist so konfiguriert, dass sie eine Struktur von einer darüber liegenden ersten Fotoresist-Schicht auf die obere Schicht 408 der Dreischicht-Hartmaske 403 überträgt. Bei einigen Ausführungsformen kann die erste Strukturübertragungsschicht 413 eine untere Schicht 414, die über der ersten Schnittschicht 410 und der Zweite-Schnittschicht-Öffnung 412 hergestellt wird, und eine mittlere Schicht 416 umfassen, die auf der unteren Schicht 414 hergestellt wird. Bei einigen Ausführungsformen kann die untere Schicht 414 eine Kohlenstoffschicht oder eine Wasserstoffschicht sein, die unter Verwendung eines Aufdampfverfahren oder eines Aufschleuderverfahrens abgeschieden wird. Bei einigen Ausführungsformen kann die mittlere Schicht 416 Siliciumoxid enthalten.
  • 5 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 500, die dem Schritt 310 entspricht.
  • Wie in der Schnittansicht 500 gezeigt ist, wird auf der ersten Strukturübertragungsschicht 413 eine erste strukturierte Fotoresist-Schicht 502 hergestellt. Die erste strukturierte Fotoresist-Schicht 502 weist Öffnungen 504 auf, die Positionen der ersten Vielzahl von Design-Formen auf der SALE-Design-Schicht entsprechen. Bei einigen Ausführungsformen kann die erste strukturierte Fotoresist-Schicht 502 mit einem Schleuderbeschichtungsverfahren abgeschieden werden. Anschließend wird die erste strukturierte Fotoresist-Schicht 502 mit einem fotolithografischen Verfahren strukturiert, bei dem die erste strukturierte Fotoresist-Schicht 502 selektiv bestrahlt wird, sodass sie eine Struktur hat, die einer Fotomaske entspricht. Dann werden selektive Bereiche der ersten strukturierten Fotoresist-Schicht 502 mit einem Entwickler entfernt, um die Öffnungen 504 auszubilden.
  • 6 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 600 und in einer entsprechenden Draufsicht 606, die dem Schritt 312 entsprechen.
  • Wie in der Schnittansicht 600 gezeigt ist, wird eine obere Schicht 602 der Dreischicht-Hartmaske 403 entsprechend der ersten strukturierten Fotoresist-Schicht 502 und der ersten Schnittschicht 410 geätzt, um eine erste Vielzahl von Öffnungen 604 in der oberen Schicht 602 auszubilden, die der ersten Vielzahl von Formen entspricht. Durch Ätzen der Dreischicht-Hartmaske 403 werden Teile der oberen Schicht 602 der Dreischicht-Hartmaske 403 selektiv entfernt, um die erste Vielzahl von Öffnungen 604 auszubilden, die die mittlere Schicht 406 freilegen. Da die erste Schnittschicht 410 eine Sperrschicht aufweist, die über der oberen Schicht 602 der Dreischicht-Hartmaske 403 angeordnet ist, wird die darunter liegende mittlere Schicht 406 der Dreischicht-Hartmaske 403 in dem Bereich der ersten Schnittschicht 410 nicht belichtet. Da die Zweite-Schnittschicht-Öffnung 412 eine Öffnung in der oberen Schicht 602 ist, wird die darunter liegende mittlere Schicht 406 in dem Bereich der Zweite-Schnittschicht-Öffnung 412 belichtet.
  • Bei einigen Ausführungsformen wird die obere Schicht 602 der Dreischicht-Hartmaske 403 unter Verwendung eines Ätzmittels geätzt, das eine Ätzselektivität hat, die bewirkt, dass die obere Schicht 602 schneller als die erste Schnittschicht 410 geätzt wird. Durch diese Ätzselektivität kann die obere Schicht 602 in Bereichen strukturiert werden, die nicht von der ersten Schnittschicht 410 bedeckt sind. Zum Beispiel kann bei einigen Ausführungsformen die erste Schnittschicht 410 Titannidrid (TiN) enthalten und die obere Schicht 602 kann Silicium enthalten. Bei diesen Ausführungsformen beträgt bei einem Hauptätzschritt die Ätzselektivität des TiN zu dem darunter liegenden Silicium etwa 6 bis 20 (d. h., das Silicium wird 6- bis 20-mal schneller als die TiN-Schicht geätzt). Bei einigen Ausführungsformen kann das Silicium unter Verwendung eines Mehrschritt-Ätzverfahrens geätzt werden (z. B. mit einer Hauptätzung mit einer ersten Ätzselektivität und einem Überätzschritt, bei dem eine viel größere Ätzselektivität verwendet wird).
  • Bei einigen Ausführungsformen kann die obere Schicht 602 über die erste Strukturübertragungsschicht 413 geätzt werden. Zum Beispiel kann die mittlere Schicht 416 entsprechend der ersten strukturierten Fotoresist-Schicht 502 selektiv geätzt werden, um die Struktur der ersten strukturierten Fotoresist-Schicht 502 auf die mittlere Schicht 416 zu übertragen. Ebenso wird die untere Schicht 414 entsprechend der mittleren Schicht 416 selektiv geätzt, um die Struktur der mittleren Schicht 416 auf die untere Schicht 414 zu übertragen. Durch Übertragen der Struktur der ersten strukturierten Fotoresist-Schicht 502 auf die obere Schicht 602 der Dreischicht-Hartmaske 403 verbessert die erste Strukturübertragungsschicht 413 die Kontrolle kritischer Abmessungen der oberen Schicht 602 (z. B. werden Rauheit und Vertikalität der Resiststruktur verringert, die die Einheitlichkeit der kritischen Abmessungen der endgültigen Struktur beeinträchtigen könnten).
  • Wie in der Draufsicht 606 gezeigt ist, schneiden die erste Vielzahl von Öffnungen 604, die durch Ätzen der oberen Schicht 602 der Dreischicht-Hartmaske 403 entsprechend der ersten strukturierten Fotoresist-Schicht 502 ausgebildet werden, und die erste Schnittschicht die Zweite-Schnittschicht-Öffnung 412, sodass eine H-förmige Öffnung in der oberen Schicht 602 der Dreischicht-Hartmaske 403 entsteht. Die erste Vielzahl von Öffnungen 604 grenzt weiterhin so an die erste Schnittschicht 410 an, dass die erste Schnittschicht 410 Öffnungen 604a und 604b voneinander trennt.
  • 7 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 700 und in einer entsprechenden Draufsicht 702, die dem Schritt 314 entsprechen.
  • Wie in der Schnittansicht 700 gezeigt ist, wird die erste Schnittschicht 410 entfernt. Bei einigen Ausführungsformen kann die erste Schnittschicht 410 mit einem Ätzmittel entfernt werden, das eine Ätzselektivität hat, mit der die erste Schnittschicht 410 schneller als die obere Schicht 602 der Mehrschicht-Hartmaske geätzt wird.
  • Wie in der Draufsicht 702 gezeigt ist, führt das Entfernen der ersten Schnittschicht 410 dazu, dass sich die obere Schicht 602 der Dreischicht-Hartmaske 403 zwischen den Öffnungen 604a und 604b erstreckt. Die Breite der oberen Schicht 602 der Dreischicht-Hartmaske 403 zwischen den Öffnungen 604a und 604b ist S0.
  • 8 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 800 und in einer entsprechenden Draufsicht 808, die dem Schritt 314 entsprechen.
  • Wie in der Schnittansicht 800 gezeigt ist, wird ein Abstandshalter-Material 802 auf die Seitenwände der Öffnungen in der geätzten oberen Schicht 602 der Dreischicht-Hartmaske 403 aufgebracht. Das Abstandshalter-Material 802 füllt die Zweite-Schnittschicht-Öffnung 412 der Mehrschicht-Hartmaske 403 so, dass eine zweite Schnittschicht 806 entsteht. Bei einigen Ausführungsformen kann das Abstandshalter-Material 802 durch Abscheiden auf dem Substrat ausgebildet werden. Anschließend wird das Abstandshalter-Material geätzt, um es von den horizontalen Flächen zu entfernen. Das resultierende Abstandshalter-Material 802 verbleibt auf den Seitenwänden der geätzten oberen Schicht 602 der Dreischicht-Hartmaske 403, sodass Öffnungen 804 mit einer verringerten Breite zurückbleiben, die die darunter liegende mittlere Schicht 406 der Dreischicht-Hartmaske 403 an Positionen freilegen, die die erste Vielzahl von Formen definieren.
  • Wie in der Draufsicht 808 gezeigt ist, bildet das Abstandshalter-Material 802 einen Saum um die Öffnungen 804 in der oberen Schicht 602 der Dreischicht-Hartmaske 403, wodurch die Breite der Öffnungen 804 verringert wird, die die mittlere Schicht 406 der Dreischicht-Hartmaske 403 freilegen. Das Abstandshalter-Material 802 bildet einen ersten Ende-zu-Ende-Abstand S1 zwischen Öffnungen 804a und 804b.
  • 9 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 900, die den Schritten 318 bis 320 entspricht.
  • Wie in der Schnittansicht 900 gezeigt ist, wird auf dem Abstandshalter-Material 802 eine zweite Strukturübertragungsschicht 901 hergestellt. Bei einigen Ausführungsformen weist die zweite Strukturübertragungsschicht 901 eine untere Schicht 902, die auf dem Abstandshalter-Material 802 abgeschieden wird, und eine mittlere Schicht 904 auf, die auf der unteren Schicht 902 abgeschieden wird. Auf der zweiten Strukturübertragungsschicht 901 wird eine zweite strukturierte Fotoresist-Schicht 906 hergestellt. Die zweite strukturierte Fotoresist-Schicht 906 hat Öffnungen 908, die Positionen der zweiten Vielzahl von Formen der SALE-Design-Schicht entsprechen.
  • 10 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1000 und in einer entsprechenden Draufsicht 1006, die dem Schritt 322 entsprechen.
  • Wie in der Schnittansicht 1000 gezeigt ist, wird eine obere Schicht 1002 der Dreischicht-Hartmaske 403 entsprechend der zweiten strukturierten Fotoresist-Schicht 906 und dem Abstandshalter-Material 802, das die zweite Schnittschicht 806 bildet, selektiv geätzt, um eine zweite Vielzahl von Öffnungen 1004 auszubilden, die der zweiten Vielzahl von Formen entspricht. Durch Ätzen der oberen Schicht 1002 werden Teile der oberen Schicht 1002 der Dreischicht-Hartmaske 403 entfernt, um die zweite Vielzahl von Öffnungen 1004 auszubilden, die die mittlere Schicht 406 freilegen. Wie in der Draufsicht 1006 gezeigt ist, bildet die zweite Schnittschicht 806 einen zweiten Ende-zu-Ende-Abstand S2 zwischen Öffnungen 1004a und 1004b. Das Verhältnis des ersten Ende-zu-Ende-Abstands S1 zu dem zweiten Ende-zu-Ende-Abstand S2 beträgt etwa 2,5:1.
  • 11 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1100 und in einer entsprechenden Draufsicht 1108, die dem Schritt 324 entsprechen.
  • Wie in der Schnittansicht 1100 und der Draufsicht 1108 gezeigt ist, wird eine mittlere Schicht 1102 der Dreischicht-Hartmaske 403 entsprechend der ersten und der zweiten Vielzahl von Öffnungen 604 und 1004, die von der oberen Schicht 1002 und dem Abstandshalter-Material 802 definiert werden, selektiv geätzt, um Öffnungen 1104 bzw. 1106 in der mittleren Schicht 1102 auszubilden.
  • 12 zeigt einige alternative Ausführungsformen eines Verfahrens 1200 zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses in einem Ablaufdiagramm.
  • Im Schritt 1202 wird ein Substrat bereitgestellt, das eine Schnittdefinitionsschicht aufweist, die auf einer Mehrschicht-Hartmaske über einem Halbleiterkörper angeordnet ist. Bei einigen Ausführungsformen ist die Mehrschicht-Hartmaske eine Dreischicht-Hartmaske mit einer oberen Schicht, einer mittleren Schicht und einer unteren Schicht. Bei einigen Ausführungsformen kann die Schnittdefinitionsschicht eine untere Schicht, eine mittlere Schicht, eine Hartmaskenschicht und eine Sperrschicht haben. Bei einigen Ausführungsformen können die mittlere Schicht und die Sperrschicht eine erste Niedrigtemperaturschicht aufweisen, während die Hartmaskenschicht eine andere, zweite Niedrigtemperaturschicht aufweisen kann.
  • Im Schritt 1204 wird eine erste Schnittschicht auf der Schnittdefinitionsschicht selektiv so hergestellt, dass sie eine erste Schnittposition für eine erste Vielzahl von Formen einer SALE-Design-Schicht definiert, die unter Verwendung eines ersten fotolithografischen Prozesses eines SALE-Verfahrens hergestellt wird. Bei einigen Ausführungsformen kann die erste Schnittschicht eine Sperrschicht aufweisen, die auf die Hartmaskenschicht aufgebracht wird.
  • Im Schritt 1206 wird eine Zweite-Schnittschicht-Öffnung in der Schnittdefinitionsschicht selektiv ausgebildet, um eine zweite Schnittposition für eine zweite Vielzahl von Formen der SALE-Design-Schicht zu definieren, die unter Verwendung eines zweiten fotolithografischen Prozesses des SALE-Verfahrens hergestellt wird. Bei einigen Ausführungsformen kann die Zweite-Schnittschicht-Öffnung eine Öffnung in der Hartmaskenschicht sein.
  • Im Schritt 1208 wird eine erste Strukturübertragungsschicht auf der ersten Schnittschicht und der Zweite-Schnittschicht-Öffnung hergestellt.
  • Im Schritt 1210 wird eine erste Maskenschicht auf der ersten Strukturübertragungsschicht hergestellt. Bei einigen Ausführungsformen kann die erste Maskenschicht eine erste strukturierte Fotoresist-Schicht sein.
  • Im Schritt 1212 wird die Schnittdefinitionsschicht entsprechend der ersten Maskenschicht und der ersten Schnittschicht selektiv geätzt. Bei einigen Ausführungsformen wird die Schnittdefinitionsschicht über die erste Strukturübertragungsschicht selektiv geätzt.
  • Im Schritt 1214 werden die erste Maskenschicht und die erste Strukturübertragungsschicht entfernt.
  • Im Schritt 1216 wird die Mehrschicht-Hartmaske entsprechend der Schnittdefinitionsschicht und der zweiten Schnittschicht selektiv geätzt, um eine erste Vielzahl von Öffnungen in der Mehrschicht-Hartmaske auszubilden, die der ersten Vielzahl von Formen entspricht. Durch Ätzen der Mehrschicht-Hartmaske entsprechend der zweiten Schnittschicht wird eine Zweite-Schnittschicht-Öffnung mit mehreren Schichten in der Mehrschicht-Hartmaske hergestellt.
  • Im Schritt 1218 wird die Schnittdefinitionsschicht entfernt.
  • Im Schritt 1220 wird ein Abstandshalter-Material selektiv ausgebildet, um die mehrschichtige Zweite-Schnittschicht-Öffnung zu füllen, um eine zweite Schnittschicht herzustellen, und es wird auch auf die Seitenwände der geätzten Mehrschicht-Hartmaske aufgebracht.
  • Im Schritt 1222 wird eine zweite Strukturübertragungsschicht auf dem Abstandshalter-Material hergestellt.
  • Im Schritt 1224 wird eine zweite Maskenschicht auf der zweiten Strukturübertragungsschicht hergestellt. Bei einigen Ausführungsformen kann die zweite Maskenschicht eine zweite strukturierte Fotoresist-Schicht sein.
  • Im Schritt 1226 wird die Mehrschicht-Hartmaske entsprechend der zweiten Maskenschicht und dem Abstandshalter-Material, das die zweite Schnittschicht bildet, selektiv geätzt, um eine zweite Vielzahl von Öffnungen auszubilden, die der zweiten Vielzahl von Formen entspricht. Die zweite Vielzahl von Öffnungen wird von der Hartmaskenschicht und dem Abstandshalter-Material definiert, das auf die Seitenwände der geätzten Mehrschicht-Hartmaske aufgebracht wird. Bei einigen Ausführungsformen wird die Mehrschicht-Hartmaske über die zweite Strukturübertragungsschicht selektiv geätzt, um die zweite Vielzahl von Öffnungen in der oberen Schicht herzustellen.
  • Im Schritt 1228 wird die mittlere Schicht der Mehrschicht-Hartmaske entsprechend der ersten und der zweiten Vielzahl von Öffnungen selektiv geätzt.
  • Bei einigen Ausführungsformen kann die untere Schicht der Mehrschicht-Hartmaske entsprechend der mittleren Schicht der Mehrschicht-Hartmaske selektiv geätzt werden. Bei einigen Ausführungsformen kann das darunter liegende Substrat (z. B. eine oder mehrere dielektrische Schichten) weiter entsprechend der unteren Schicht geätzt werden (z. B. um Öffnungen für eine dünne Metallschicht auszubilden).
  • Die 13–20 zeigen einige Ausführungsformen für Substrate, die das Verfahren 1200 zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses erläutern. Es dürfte wohlverstanden sein, dass die Erläuterungen nicht auf das Verfahren 1200 beschränkt sind, auch wenn die 13–20 für das Verfahren 1200 beschrieben werden.
  • 13 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1300 und in einer entsprechenden Draufsicht 1408, die den Schritten 1202–1206 entsprechen.
  • Wie in der Schnittansicht 1300 gezeigt ist, wird eine Dreischicht-Hartmaske 403 auf einem Halbleiterkörper 402 angeordnet. Die Dreischicht-Hartmaske 403 weist eine untere Schicht 404, eine mittlere Schicht 406 und eine obere Schicht 1302 auf. Bei einigen Ausführungsformen ist die untere Schicht 404 eine Titannidrid(TiN)-Schicht, die auf dem Halbleiterkörper 402 angeordnet ist. Bei einigen Ausführungsformen ist die mittlere Schicht 406 eine TEOS-Schicht, die auf der TiN-Schicht angeordnet ist. Bei einigen Ausführungsformen ist die obere Schicht 1302 eine Siliciumschicht, die auf der TEOS-Schicht angeordnet ist.
  • Auf der Dreischicht-Hartmaske 403 wird eine Schnittdefinitionsschicht 1301 angeordnet. Die Schnittdefinitionsschicht 1301 weist eine untere Schicht 1304, eine mittlere Schicht 1306, eine Hartmaskenschicht 1308 und eine Sperrschicht 1310 auf. Bei einigen Ausführungsformen ist die untere Schicht 1304 eine Kohlenstoffschicht. Bei einigen Ausführungsformen können die mittlere Schicht 1306 und die Sperrschicht 1310 eine erste Niedrigtemperaturschicht aufweisen, während die Hartmaskenschicht 1308 eine andere, zweite Niedrigtemperaturschicht aufweist.
  • Bei einigen Ausführungsformen ist die erste Niedrigtemperaturschicht der mittleren Schicht 1306 und der Sperrschicht 1310 eine Niedrigtemperatur-Oxidschicht. Bei einigen Ausführungsformen ist die zweite Niedrigtemperaturschicht der Hartmaskenschicht 1308 eine Niedrigtemperatur-TiN-Schicht. Bei einigen Ausführungsformen werden die Niedrigtemperatur-Oxidschicht und die Niedrigtemperatur-TiN-Schicht bei einer Temperatur in dem Bereich von etwa 100°C bis etwa 200°C hergestellt. Bei anderen Ausführungsformen können die erste Niedrigtemperaturschicht und die zweite Niedrigtemperaturschicht andere Materialien mit einer Ätzselektivität enthalten, die größer als 6 ist (d. h., die erste Niedrigtemperaturschicht wird mehr als 6-mal schneller als die zweite Niedrigtemperaturschicht geätzt).
  • Die Sperrschicht wird selektiv geätzt, um eine erste Schnittschicht auf der Hartmaskenschicht 1308 herzustellen. Die erste Schnittschicht definiert eine erste Schnittposition für eine erste Vielzahl von Formen einer SALE-Design-Schicht, die unter Verwendung eines ersten fotolithografischen Prozesses des SALE-Verfahrens hergestellt wird. Eine Zweite-Schnittschicht-Öffnung 1312 wird in der Hartmaskenschicht 1308 selektiv ausgebildet, um eine zweite Schnittposition für eine zweite Vielzahl von Formen der SALE-Design-Schicht zu definieren, die unter Verwendung eines zweiten fotolithografischen Prozesses des SALE-Verfahrens hergestellt wird. Bei einigen Ausführungsformen wird die Zweite-Schnittschicht-Öffnung 1312 durch selektives Ätzen der Hartmaskenschicht 1308 ausgebildet, um eine Öffnung herzustellen.
  • 14 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1400, die den Schritten 1208–1210 entspricht.
  • Wie in der Schnittansicht 1400 gezeigt ist, wird eine erste Strukturübertragungsschicht 1401 auf der ersten Schnittschicht 1310 und der Zweite-Schnittschicht-Öffnung 1312 hergestellt. Auf der ersten Strukturübertragungsschicht 1401 wird eine erste strukturierte Fotoresist-Schicht 1406 hergestellt. Die erste strukturierte Fotoresist-Schicht 1406 weist Öffnungen 1408 auf, die Positionen der ersten Vielzahl von Formen entsprechen.
  • Die erste Strukturübertragungsschicht 1401 ist so konfiguriert, dass sie eine Struktur von der darüber liegenden ersten strukturierten Fotoresist-Schicht 1406 auf die Hartmaskenschicht 1308 überträgt. Bei einigen Ausführungsformen kann die erste Strukturübertragungsschicht 1401 eine untere Schicht 1402, die über der ersten Schnittschicht 1310 und der Zweite-Schnittschicht-Öffnung 1312 hergestellt wird, und eine mittlere Schicht 1404 umfassen, die auf der unteren Schicht 1402 hergestellt wird. Bei einigen Ausführungsformen kann die untere Schicht 1402 eine Kohlenstoffschicht oder eine Wasserstoffschicht sein, die unter Verwendung eines Aufdampfverfahren oder eines Aufschleuderverfahrens abgeschieden wird. Bei einigen Ausführungsformen kann die mittlere Schicht 1404 eine Siliciumoxidschicht sein.
  • 15 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1500 und in einer entsprechenden Draufsicht 1506, die dem Schritt 1212 entsprechen.
  • Wie in der Schnittansicht 1500 gezeigt ist, wird eine Hartmaskenschicht 1502 (die z. B. 1308 entspricht) entsprechend der ersten strukturierten Fotoresist-Schicht 1406 und der ersten Schnittschicht 1310 geätzt. Durch Ätzen der Hartmaskenschicht 1502 werden Teile der Hartmaskenschicht 1502 selektiv entfernt, um Öffnungen 1504 auszubilden, die die mittlere Schicht 1306 freilegen. Da die erste Schnittschicht 1310 eine Sperrschicht aufweist, die sich auf der Hartmaskenschicht 1308 befindet, wird die mittlere Schicht 1306 in dem Bereich der ersten Schnittschicht 1310 nicht belichtet. Da die Zweite-Schnittschicht-Öffnung 1312 eine Öffnung in der Hartmaskenschicht 1308 aufweist, wird die mittlere Schicht 1306 in dem Bereich der Zweite-Schnittschicht-Öffnung 1312 belichtet.
  • Wie in der Draufsicht 1506 gezeigt ist, schneiden die Öffnungen 1504, die durch Ätzen der Hartmaskenschicht 1308 der Dreischicht-Hartmaske 403 entsprechend der ersten strukturierten Fotoresist-Schicht 1406 ausgebildet werden, die Zweite-Schnittschicht-Öffnung 1312 so, dass eine H-förmige Öffnung in der Hartmaskenschicht 1308 entsteht. Die Öffnungen 1504 grenzen weiterhin so an die erste Schnittschicht 1310 an, dass die erste Schnittschicht 1310 Öffnungen 1504a und 1504b voneinander trennt.
  • 16 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1600 und in einer entsprechenden Draufsicht 1608, die den Schritten 1214–1218 entsprechen.
  • Wie in der Schnittansicht 1600 gezeigt ist, wird die obere Schicht 1602 der Dreischicht-Hartmaske 403 entsprechend der Schnittdefinitionsschicht 1301 selektiv geätzt, sodass Öffnungen in der Hartmaskenschicht 1308 als eine erste Vielzahl von Öffnungen 1604 in der oberen Schicht 1602 übertragen werden, die der ersten Vielzahl von Formen entspricht. Dann wird die Schnittdefinitionsschicht 1301 entfernt. Wie in der Draufsicht 1608 gezeigt ist, erstreckt sich die resultierende obere Schicht 1602 der Dreischicht-Hartmaske 403 zwischen Öffnungen 1604a und 1604b.
  • 17 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1700 und in einer entsprechenden Draufsicht 1704, die dem Schritt 1220 entsprechen.
  • Wie in der Schnittansicht 1700 gezeigt ist, wird ein Abstandshalter-Material 802 auf die Seitenwände der geätzten oberen Schicht 1602 der Dreischicht-Hartmaske 403 aufgebracht. Das Abstandshalter-Material 802 füllt die Zweite-Schnittschicht-Öffnung 1312 in der Mehrschicht-Hartmaske 403 so, dass eine zweite Schnittschicht 1702 entsteht. Bei einigen Ausführungsformen kann das Abstandshalter-Material 802 durch Abscheiden auf dem Substrat ausgebildet werden. Anschließend wird das Abstandshalter-Material geätzt, um es von den horizontalen Flächen zu entfernen. Das resultierende Abstandshalter-Material 802 verbleibt auf den Seitenwänden der geätzten oberen Schicht 1602 der Dreischicht-Hartmaske 403, sodass Öffnungen 804 mit einer verringerten Breite zurückbleiben, die die darunter liegende mittlere Schicht 406 der Dreischicht-Hartmaske 403 an Positionen freilegen, die die erste Vielzahl von Formen definieren.
  • Wie in der Draufsicht 1704 gezeigt ist, bildet das Abstandshalter-Material 802 einen Saum um die Öffnungen 1606 in der oberen Schicht 1602 der Dreischicht-Hartmaske 403, wodurch die Breite der belichteten Bereiche der mittleren Schicht 406 der Dreischicht-Hartmaske 403 verringert wird.
  • 18 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1800, die den Schritten 1222–1224 entspricht.
  • Wie in der Schnittansicht 1800 gezeigt ist, wird eine zweite Strukturübertragungsschicht 1801 an einer Position über dem Abstandshalter-Material 802 hergestellt. Bei einigen Ausführungsformen weist die zweite Strukturübertragungsschicht 1801 eine untere Schicht 1802, die auf dem Abstandshalter-Material 802 abgeschieden wird, und eine mittlere Schicht 1804 auf, die auf der unteren Schicht 1802 abgeschieden wird. Auf der zweiten Strukturübertragungsschicht 1801 wird eine zweite strukturierte Fotoresist-Schicht 1806 hergestellt. Die zweite strukturierte Fotoresist-Schicht 1806 weist Öffnungen 1808 auf, die Positionen der zweiten Vielzahl von Formen entsprechen.
  • 19 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 1900 und in einer entsprechenden Draufsicht 1906, die dem Schritt 1226 entsprechen.
  • Wie in der Schnittansicht 1900 gezeigt ist, wird die obere Schicht 406 der Dreischicht-Hartmaske 403 entsprechend der zweiten strukturierten Fotoresist-Schicht 1806 und dem Abstandshalter-Material 802, das die zweite Schnittschicht 1702 bildet, selektiv geätzt. Durch Ätzen der oberen Schicht 406 der Dreischicht-Hartmaske 403 entsteht eine zweite Vielzahl von Öffnungen 1904, die der zweiten Vielzahl von Formen entspricht. Die zweite Vielzahl von Öffnungen 1904 legt die darunter liegende mittlere Schicht 406 der Dreischicht-Hartmaske 403 frei.
  • 20 zeigt einige Ausführungsformen eines Substrats in einer Schnittansicht 2000 und in einer entsprechenden Draufsicht 2008, die dem Schritt 1228 entsprechen.
  • Wie in der Schnittansicht 2000 und der Draufsicht 2009 gezeigt ist, wird die mittlere Schicht 1102 der Dreischicht-Hartmaske 403 entsprechend der ersten und der zweiten Vielzahl von Öffnungen 804 und 1904, die von der oberen Schicht 1902 der Dreischicht-Hartmaske 403 und dem Abstandshalter-Material 802 definiert werden, selektiv geätzt, um Öffnungen 2004 bzw. 2006 in der mittleren Schicht 2002 auszubilden.
  • 21 zeigt ein Blockdiagramm einiger Ausführungsformen einer Maskenherstellungsanlage 2100, die so konfiguriert ist, dass sie einen selbstjustierten Lithografie- und Ätzprozess durchführt.
  • Die Maskenherstellungsanlage 2100 weist ein Speicherelement 2102 auf. Bei verschiedenen Ausführungsformen kann das Speicherelement 2102 ein interner Speicher oder ein maschinenlesbares Medium sein. Das Speicherelement 2102 ist so konfiguriert, dass es ein Layout 2104 eines integrierten Chips (IC) speichert, das eine grafische Darstellung eines integrierten Chips ist. Das IC-Layout 2104 umfasst eine erste Vielzahl von Formen einer selbstjustierten Lithografie- und Ätz-Design-Schicht (SALE-Design-Schicht), die unter Verwendung eines ersten lithografischen SALE-Verfahrens hergestellt wird, und eine zweite Vielzahl von Formen der Design-Schicht, die unter Verwendung eines zweiten lithografischen SALE-Verfahrens hergestellt wird. Bei einigen Ausführungsformen kann die SALE-Design-Schicht eine Design-Schicht in einer SRAM-Zelle sein. Bei einigen Ausführungsformen kann das IC-Layout 2104 eine GDS- oder GDSII-Datei, eine CIF-Datei, eine OASIS-Datei oder eine andere Datei mit einem ähnlichen Format sein.
  • Das Speicherelement 2102 ist weiterhin so konfiguriert, dass es Erste-Schnittschicht-Daten 2106 und Zweite-Schnittschicht-Daten 2108 speichert. Die Erste-Schnittschicht-Daten 2106 definieren eine erste Schnittposition für die erste Vielzahl von Formen der SALE-Design-Schicht. Die Zweite-Schnittschicht-Daten 2108 definieren eine zweite Schnittposition für die zweite Vielzahl von Formen der SALE-Design-Schicht. Bei einigen Ausführungsformen ist das Speicherelement 2102 weiterhin so konfiguriert, dass es maschinenlesbare Befehle 2110 speichert. Die maschinenlesbaren Befehle 2110 können ein Verfahren zum Betreiben eines oder mehrerer Komponenten der Maskenherstellungsanlage entsprechend einem beschriebenen Verfahren (z. B. dem Verfahren 100, 300 oder 1200) bereitstellen.
  • Ein Maskenschnitt-Positionierungsgerät 2112 ist so konfiguriert, dass es auf das IC-Layout 2104 zugreift und die Positionen der ersten und der zweiten Schnittschicht ermittelt. Bei einigen Ausführungsformen ist das Maskenschnitt-Positionierungsgerät 2112 zum Beispiel so konfiguriert, dass es die Position eines ersten Schnitts in der ersten Vielzahl von Formen aus den Erste-Schnittschicht-Daten 2106 ermittelt und die Position eines zweiten Schnitts in der zweiten Vielzahl von Formen aus den Zweite-Schnittschicht-Daten 2108 ermittelt.
  • Ein Maskenschreibgerät 2114 ist so konfiguriert, dass es auf die Erste-Schnittschicht-Daten 2106 und die Zweite-Schnittschicht-Daten 2108 zugreift. Das Maskenschreibgerät 2114 ist so konfiguriert, dass es auf Grund der Erste-Schnittschicht-Daten 2106 eine erste Schnittmaske herstellt. Das Maskenschreibgerät 2114 ist weiterhin so konfiguriert, dass es auf Grund der Zweite-Schnittschicht-Daten 2108 eine zweite Schnittmaske herstellt. Die erste Schnittmaske ist so konfiguriert, dass sie die erste Vielzahl von Formen schneidet, und die zweite Schnittmaske ist so konfiguriert, dass sie die zweite Vielzahl von Formen schneidet.
  • Es dürfte wohlverstanden sein, dass Fachleuten entsprechende Änderungen und/oder Modifikationen einfallen können, wenn sie die Patentbeschreibung und die beigefügten Zeichnungen lesen und/oder verstehen. Die vorliegende Patentbeschreibung umfasst alle diese Änderungen und Modifikationen und sie soll im Allgemeinen nicht durch diese beschränkt werden. Zum Beispiel sind die offenbarten IC-Layouts zwar so dargestellt, dass sie eine Vielzahl von Design-Formen, unter anderem Quadrate oder Rechtecke, aufweisen, aber es dürfte wohlverstanden sein, dass diese Formen nicht beschränkend sind. Vielmehr können das beschriebene Verfahren und die beschriebene Vorrichtung für Design-Formen mit einer beliebigen Geometrie verwendet werden, die die Design-Regeln zulassen.
  • Darüber hinaus kann zwar ein spezielles Merkmal oder ein spezieller Aspekt für nur eine von mehreren Implementierungen beschrieben worden sein, aber dieses Merkmal oder dieser Aspekt kann bei Bedarf mit einem oder mehreren anderen Merkmalen und/oder Aspekten von anderen Implementierungen kombiniert werden. insofern als hier die Begriffe „enthält”, „hat”, „mit” und/oder Varianten davon verwendet werden, sollen diese Begriffe eine einschließende Bedeutung haben – wie „weist auf”. Außerdem soll „beispielhaft” lediglich ein Beispiel bedeuten und nicht das beste. Es dürfte außerdem wohlverstanden sein, dass der Einfachheit halber und zum leichteren Verständnis Merkmale, Schichten und/oder Elemente, die hier beschrieben sind, mit bestimmten Abmessungen und/oder Orientierungen in Bezug zu einander dargestellt sind und dass die tatsächlichen Abmessungen und/oder Orientierungen wesentlich von den hier dargestellten abweichen können.
  • Die vorliegende Erfindung betrifft also ein Verfahren und eine Vorrichtung zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses, der einen geringen Leitungsende-zu-Leitungsende-Abstand ermöglicht.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses. Das Verfahren weist das Herstellen einer ersten Schnittschicht auf einer Schnittschicht mit einer Mehrschicht-Hartmaske auf, die eine erste Schicht und eine darunter liegende zweite Schicht hat. Das Verfahren weist weiterhin das Herstellen einer ersten Vielzahl von Öffnungen auf, die entsprechend der ersten Schnittschicht geschnitten werden, um die zweite Schicht an einer ersten Vielzahl von Positionen freizulegen, die einer ersten Vielzahl von Formen einer SALE-Design-Schicht entsprechen. Das Verfahren weist weiterhin das selektive Abscheiden eines Abstandshalter-Materials auf Seitenwände der Mehrschicht-Hartmaske auf, um eine zweite Schnittschicht mit dem Abstandshalter-Material herzustellen. Das Verfahren weist weiterhin das Ausbilden einer zweiten Vielzahl von Öffnungen auf, die entsprechend der zweiten Schnittschicht geschnitten werden, um die zweite Schicht an einer zweiten Vielzahl von Positionen freizulegen, die einer zweiten Vielzahl von Formen einer SALE-Design-Schicht entspricht. Das Verfahren weist weiterhin das Ätzen der zweiten Schicht entsprechend der ersten Vielzahl von Öffnungen und der zweiten Vielzahl von Öffnungen auf.
  • Bei anderen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses. Das Verfahren weist das Bereitstellen eines Substrats mit einer Dreischicht-Hartmaske auf, die eine obere Schicht, eine mittlere Schicht und eine untere Schicht hat, die sich auf einem Halbleiterkörper befindet. Das Verfahren weist weiterhin das Herstellen einer ersten Schnittschicht auf der oberen Schicht, um eine erste Schnittposition für eine erste Vielzahl von Formen einer SALE-Design-Schicht zu definieren, und das Herstellen einer Zweite-Schnittschicht-Öffnung in der oberen Schicht auf, um eine zweite Schnittposition für eine zweite Vielzahl von Formen der SALE-Design-Schicht zu definieren. Das Verfahren weist weiterhin das Ätzen der oberen Schicht entsprechend einer ersten strukturierten Fotoresist-Schicht und der ersten Schnittschicht auf, um eine erste Vielzahl von Öffnungen auszubilden, die der ersten Vielzahl von Formen entspricht. Das Verfahren weist weiterhin das Abscheiden eines Abstandshalter-Materials in der Zweite-Schnittschicht-Öffnung, um eine zweite Schnittschicht herzustellen, und auf Seitenwände der oberen Schicht auf. Das Verfahren weist weiterhin das Ätzen der oberen Schicht entsprechend einer zweiten strukturierten Fotoresist-Schicht und dem Abstandshalter-Material, das die zweite Schnittschicht bildet, auf, um eine zweite Vielzahl von Öffnungen zu definieren, die der zweiten Vielzahl von Formen entspricht. Das Verfahren weist weiterhin das Ätzen der mittleren Schicht entsprechend der ersten Vielzahl von Öffnungen und der zweiten Vielzahl von Öffnungen auf.
  • Bei weiteren Ausführungsformen betrifft die vorliegende Erfindung einen integrierten Chip. Der integrierte Chip weist eine erste Vielzahl von Formen einer selbstjustierten Lithografie- und Ätz-Design-Schicht (SALE-Design-Schicht) auf, die einen ersten Ende-zu-Ende-Abstand hat. Der integrierte Chip weist weiterhin eine zweite Vielzahl von Formen der SALE-Design-Schicht auf, die einen zweiten Ende-zu-Ende-Abstand hat. Das Verhältnis des ersten Ende-zu-Ende-Abstands zu dem zweiten Ende-zu-Ende-Abstands beträgt etwa 2,5:1.

Claims (20)

  1. Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses (SALE-Prozesses) mit den folgenden Schritten: Herstellen einer ersten Schnittschicht über einem Substrat mit einer Mehrschicht-Hartmaske, die eine erste Schicht und eine darunter liegende zweite Schicht hat; Herstellen einer ersten Vielzahl von Öffnungen, die entsprechend der ersten Schnittschicht geschnitten werden, um die zweite Schicht an einer ersten Vielzahl von Positionen freizulegen, die einer ersten Vielzahl von Formen einer SALE-Design-Schicht entspricht; selektives Aufbringen eines Abstandshalter-Materials auf Seitenwände der Mehrschicht-Hartmaske, um eine zweite Schnittschicht mit dem Abstandshalter-Material bereitzustellen; Ausbilden einer zweiten Vielzahl von Öffnungen, die entsprechend der zweiten Schnittschicht geschnitten werden, um die zweite Schicht an einer zweiten Vielzahl von Positionen freizulegen, die einer zweiten Vielzahl von Formen einer SALE-Design-Schicht entspricht; und Ätzen der zweiten Schicht entsprechend der ersten Vielzahl von Öffnungen und der zweiten Vielzahl von Öffnungen.
  2. Verfahren nach Anspruch 1, wobei das Herstellen der zweiten Schnittschicht die folgenden Schritte aufweist: Ausbilden einer Zweite-Schnittschicht-Öffnung in der Mehrschicht-Hartmaske und Abscheiden des Abstandshalter-Materials in der Zweite-Schnittschicht-Öffnung.
  3. Verfahren nach Anspruch 2, wobei die erste Schnittschicht eine Sperrschicht aufweist, die auf die erste Schicht der Mehrschicht-Hartmaske abgeschieden wird; und die zweite Schnittschicht das Abstandshalter-Material aufweist, das in der Zweite-Schnittschicht-Öffnung abgeschieden wird, die sich in der ersten Schicht der Mehrschicht-Hartmaske befindet.
  4. Verfahren nach Anspruch 1, wobei die erste Schnittschicht Titannidrid oder Titanoxid enthält.
  5. Verfahren nach Anspruch 3, wobei die erste Schnittschicht eine Ätzselektivität von mehr als 6 in Bezug auf die erste Schicht der Mehrschicht-Hartmaske hat.
  6. Verfahren nach Anspruch 3, das weiterhin die folgenden Schritte aufweist: Herstellen einer ersten Strukturübertragungsschicht auf der ersten Schnittschicht; lithografisches Strukturieren einer ersten Fotoresist-Schicht, die sich auf der ersten Strukturübertragungsschicht befindet; und Ätzen der Mehrschicht-Hartmaske entsprechend der ersten Fotoresist-Schicht und der ersten Schnittschicht, um die erste Vielzahl von Öffnungen auszubilden.
  7. Verfahren nach Anspruch 6, das weiterhin den folgenden Schritt aufweist: Entfernen der ersten Fotoresist-Schicht, der ersten Strukturübertragungsschicht und der ersten Schnittschicht nach dem Ätzen der Mehrschicht-Hartmaske entsprechend der ersten Fotoresist-Schicht und der ersten Schnittschicht.
  8. Verfahren nach Anspruch 7, das weiterhin die folgenden Schritte aufweist: Herstellen einer zweiten Strukturübertragungsschicht auf dem Abstandshalter-Material; lithografisches Strukturieren einer zweiten Fotoresist-Schicht, die sich auf der zweiten Strukturübertragungsschicht befindet; und Ätzen der Mehrschicht-Hartmaske entsprechend der zweiten Fotoresist-Schicht und dem Abstandshalter-Material, das die zweite Schnittschicht bildet, um die zweite Vielzahl von Öffnungen auszubilden.
  9. Verfahren nach Anspruch 1, wobei die erste Schnittschicht eine zweite Niedrigtemperaturschicht aufweist, die auf einer ersten Niedrigtemperaturschicht einer Schnittdefinitionsschicht angeordnet ist, die sich auf der Mehrschicht-Hartmaske befindet, und die zweite Schnittschicht das Abstandshalter-Material aufweist, das sich in einer Öffnung in der ersten Schicht der Mehrschicht-Hartmaske befindet, die von einer Öffnung in der ersten Niedrigtemperaturschicht definiert wird.
  10. Verfahren nach Anspruch 9, wobei die erste Niedrigtemperaturschicht eine Oxidschicht ist, die bei einer Temperatur von weniger als 200°C auf der Mehrschicht-Hartmaske abgeschieden wird, und die zweite Niedrigtemperaturschicht eine Titannidridschicht ist, die bei einer Temperatur von weniger als 200°C auf die erste Niedrigtemperaturschicht abgeschieden wird.
  11. Verfahren nach Anspruch 9, wobei die zweite Niedrigtemperaturschicht eine Ätzselektivität von mehr als 6 in Bezug auf die erste Niedrigtemperaturschicht hat.
  12. Verfahren nach Anspruch 9, das weiterhin die folgenden Schritte aufweist: Herstellen einer ersten Strukturübertragungsschicht auf der ersten Schnittschicht; lithografisches Strukturieren einer ersten Fotoresist-Schicht, die sich auf der ersten Strukturübertragungsschicht befindet; und Ätzen der ersten Niedrigtemperaturschicht entsprechend der ersten Fotoresist-Schicht und der ersten Schnittschicht.
  13. Verfahren nach Anspruch 12, das weiterhin den folgenden Schritt aufweist: Entfernen der ersten Fotoresist-Schicht und der ersten Strukturübertragungsschicht nach dem Ätzen der ersten Niedrigtemperaturschicht entsprechend der ersten Fotoresist-Schicht und der ersten Schnittschicht.
  14. Verfahren nach Anspruch 13, das weiterhin den folgenden Schritt aufweist: Ätzen der Mehrschicht-Hartmaske entsprechend der Schnittdefinitionsschicht, um die erste Vielzahl von Öffnungen auszubilden.
  15. Verfahren nach Anspruch 14, das weiterhin die folgenden Schritte aufweist: Herstellen einer zweiten Strukturübertragungsschicht auf dem Abstandshalter-Material; lithografisches Strukturieren einer zweiten Fotoresist-Schicht, die sich auf der zweiten Strukturübertragungsschicht befindet; und Ätzen der Mehrschicht-Hartmaske entsprechend der zweiten Fotoresist-Schicht und dem Abstandshalter-Material, das die zweite Schnittschicht bildet, um die zweite Vielzahl von Öffnungen auszubilden.
  16. Verfahren zum Durchführen eines selbstjustierten Lithografie- und Ätzprozesses (SALE-Prozesses) mit den folgenden Schritten: Bereitstellen eines Substrats mit einer Dreischicht-Hartmaske, die eine obere Schicht, eine mittlere Schicht und eine untere Schicht hat, die sich auf einem Halbleiterkörper befindet; Herstellen einer ersten Schnittschicht auf der oberen Schicht, um eine erste Schnittposition für eine erste Vielzahl von Formen einer SALE-Design-Schicht zu definieren; Herstellen einer Zweite-Schnittschicht-Öffnung in der oberen Schicht auf, um eine zweite Schnittposition für eine zweite Vielzahl von Formen der SALE-Design-Schicht zu definieren; Ätzen der oberen Schicht entsprechend einer ersten strukturierten Fotoresist-Schicht und der ersten Schnittschicht, um eine erste Vielzahl von Öffnungen auszubilden, die der ersten Vielzahl von Formen entspricht; Abscheiden eines Abstandshalter-Materials in der Zweite-Schnittschicht-Öffnung, um eine zweite Schnittschicht herzustellen, und auf Seitenwände der oberen Schicht; Ätzen der oberen Schicht entsprechend einer zweiten strukturierten Fotoresist-Schicht und dem Abstandshalter-Material, das die zweite Schnittschicht bildet, um eine zweite Vielzahl von Öffnungen zu definieren, die der zweiten Vielzahl von Formen entspricht; und Ätzen der mittleren Schicht entsprechend der ersten Vielzahl von Öffnungen und der zweiten Vielzahl von Öffnungen.
  17. Verfahren nach Anspruch 16, wobei die erste Schnittschicht eine Sperrschicht aufweist, die auf der oberen Schicht der Dreischicht-Hartmaske angeordnet ist, und die zweite Schnittschicht das Abstandshalter-Material aufweist, das sich in der Zweite-Schnittschicht-Öffnung befindet, die in der oberen Schicht der Dreischicht-Hartmaske angeordnet ist.
  18. Verfahren nach Anspruch 16, wobei die erste Schnittschicht eine zweite Niedrigtemperaturschicht aufweist, die sich auf einer ersten Niedrigtemperaturschicht einer Schnittdefinitionsschicht befindet, die auf der Dreischicht-Hartmaske angeordnet ist, und die zweite Schnittschicht das Abstandshalter-Material aufweist, das sich in einer Öffnung in der ersten Schicht der Dreischicht-Hartmaske befindet, die von einer Öffnung in der ersten Niedrigtemperaturschicht definiert wird.
  19. Verfahren nach Anspruch 18, wobei die erste Niedrigtemperaturschicht eine Oxidschicht ist, die bei einer Temperatur von weniger als 200°C auf die Dreischicht-Hartmaske abgeschieden wird, und die zweite Niedrigtemperaturschicht eine Titannidridschicht ist, die bei einer Temperatur von weniger als 200°C auf die erste Niedrigtemperaturschicht abgeschieden wird.
  20. Integrierter Chip mit: einer ersten Vielzahl von Formen einer selbstjustierten Lithografie- und Ätz-Design-Schicht (SALE-Design-Schicht), die einen ersten Ende-zu-Ende-Abstand hat; und einer zweiten Vielzahl von Formen der SALE-Design-Schicht, die einen zweiten Ende-zu-Ende-Abstand hat, wobei das Verhältnis des ersten Ende-zu-Ende-Abstands zu dem zweiten Ende-zu-Ende-Abstands etwa 2,5:1 beträgt.
DE102014019674.7A 2014-01-14 2014-12-22 Selbstjustierte cut-first-strukturierung durch lithografie und ätzen Active DE102014019674B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/154,439 US9425049B2 (en) 2014-01-14 2014-01-14 Cut first self-aligned litho-etch patterning
US14/154,439 2014-01-14

Publications (2)

Publication Number Publication Date
DE102014019674A1 true DE102014019674A1 (de) 2015-08-06
DE102014019674B4 DE102014019674B4 (de) 2024-07-18

Family

ID=53521953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019674.7A Active DE102014019674B4 (de) 2014-01-14 2014-12-22 Selbstjustierte cut-first-strukturierung durch lithografie und ätzen

Country Status (3)

Country Link
US (4) US9425049B2 (de)
DE (1) DE102014019674B4 (de)
TW (1) TWI588620B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425049B2 (en) * 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
US9368349B2 (en) 2014-01-14 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cut last self-aligned litho-etch patterning
US9406511B2 (en) 2014-07-10 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
US9806083B2 (en) * 2014-12-03 2017-10-31 Qualcomm Incorporated Static random access memory (SRAM) bit cells with wordlines on separate metal layers for increased performance, and related methods
US9876017B2 (en) * 2014-12-03 2018-01-23 Qualcomm Incorporated Static random access memory (SRAM) bit cells with wordline landing pads split across boundary edges of the SRAM bit cells
US9490136B1 (en) * 2015-08-31 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trench cut
US10192021B1 (en) * 2017-02-21 2019-01-29 Cadence Design Systems, Inc. Generating and inserting metal and metal etch shapes in a layout to correct design rule errors
US10411020B2 (en) * 2017-08-31 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Using three or more masks to define contact-line-blocking components in FinFET SRAM fabrication
KR102435522B1 (ko) 2018-03-27 2022-08-23 삼성전자주식회사 집적회로 장치 및 그 제조 방법
KR102617139B1 (ko) 2018-04-09 2023-12-26 삼성전자주식회사 반도체 소자 및 그 제조방법
US10446395B1 (en) * 2018-04-11 2019-10-15 Globalfoundries Inc. Self-aligned multiple patterning processes with layered mandrels
KR102572514B1 (ko) * 2018-04-17 2023-08-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10504775B1 (en) * 2018-05-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal layer structures in semiconductor devices
TWI766060B (zh) * 2018-07-03 2022-06-01 聯華電子股份有限公司 圖案化方法
DE102019120765B4 (de) * 2018-09-27 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden eines halbleiterbauelements
US10726187B2 (en) * 2018-09-27 2020-07-28 International Business Machines Corporation Self-aligned double patterning-aware routing in chip manufacturing
KR20200086147A (ko) 2019-01-08 2020-07-16 삼성전자주식회사 집적 회로 및 그것의 레이아웃 설계 방법
US11087993B2 (en) 2019-08-05 2021-08-10 International Business Machines Corporation Double replacement metal line patterning
TWI703619B (zh) * 2020-01-22 2020-09-01 華邦電子股份有限公司 半導體元件及其製造方法
US11915984B2 (en) 2020-07-17 2024-02-27 Synopsys, Inc. Forming a wrap-around contact to connect a source or drain epitaxial growth of a complimentary field effect transistor (CFET) to a buried power rail (BPR) of the CFET
US11742247B2 (en) 2020-07-17 2023-08-29 Synopsys, Inc. Epitaxial growth of source and drain materials in a complementary field effect transistor (CFET)
US11710634B2 (en) 2020-07-17 2023-07-25 Synopsys, Inc. Fabrication technique for forming ultra-high density integrated circuit components
US12080608B2 (en) 2020-07-17 2024-09-03 Synopsys, Inc. Self-limiting manufacturing techniques to prevent electrical shorts in a complementary field effect transistor (CFET)
KR20220150650A (ko) * 2021-05-04 2022-11-11 삼성전자주식회사 반도체 장치의 제조 방법
KR20220154518A (ko) 2021-05-13 2022-11-22 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11798842B2 (en) 2021-09-23 2023-10-24 International Business Machines Corporation Line formation with cut-first tip definition

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207131B4 (de) 2002-02-20 2007-12-20 Infineon Technologies Ag Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US20080181007A1 (en) 2007-01-29 2008-07-31 Qimonda Ag Semiconductor Device with Reduced Structural Pitch and Method of Making the Same
JP4551913B2 (ja) * 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
KR101565796B1 (ko) * 2008-12-24 2015-11-06 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
JP4815519B2 (ja) * 2009-09-14 2011-11-16 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US7871909B1 (en) * 2010-01-19 2011-01-18 Sandisk 3D Llc Methods of using single spacer to triple line/space frequency
US8298943B1 (en) * 2011-05-27 2012-10-30 International Business Machines Corporation Self aligning via patterning
US8921034B2 (en) * 2012-09-28 2014-12-30 Micron Technology, Inc. Patterned bases, and patterning methods
US8930860B2 (en) * 2012-11-14 2015-01-06 United Microelectronics Corp. Layout decomposition method and method for manufacturing semiconductor device applying the same
US9274413B2 (en) * 2013-09-11 2016-03-01 United Microelectronics Corp. Method for forming layout pattern
US9165770B2 (en) * 2013-09-26 2015-10-20 GlobalFoundries, Inc. Methods for fabricating integrated circuits using improved masks
US9177797B2 (en) * 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction
US9425049B2 (en) * 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
US10269576B1 (en) * 2017-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and structures formed thereby

Also Published As

Publication number Publication date
US10109486B2 (en) 2018-10-23
US9425049B2 (en) 2016-08-23
US20170294311A1 (en) 2017-10-12
US9698016B2 (en) 2017-07-04
TW201539147A (zh) 2015-10-16
US20150200095A1 (en) 2015-07-16
TWI588620B (zh) 2017-06-21
DE102014019674B4 (de) 2024-07-18
US20160314972A1 (en) 2016-10-27
US20190051523A1 (en) 2019-02-14
US11521857B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
DE102014019674B4 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
DE102014019374B4 (de) Zuletzt geschnittene selbstadjustierende Litho-Ätz Strukturierung
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE102010000033B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102017120849B4 (de) Layouts für integrierte Schaltkreise mit Leitungsendverlängerungen
DE102011056669B4 (de) Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement
DE102015106581A1 (de) Selbstausrichtende nanodrahtbildung unter verwendung von doppelstrukturierung
DE102014118843A1 (de) Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks
DE102017119151B4 (de) Verfahren zur Herstellung von Leitern und Halbleiter-Bauelement mit Leitern
DE102006024735A1 (de) Hartmaskenschichtstapel und Verfahren zum Strukturieren einer Schicht unter Verwendung des Hartmaskenschichtstapels
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE102007026879A1 (de) Verfahren zum Herstellen einer Struktur auf oder in einem Substrat, Abbildungsschicht zum Erzeugen sublithographischer Strukturen, Verfahren zum Invertieren eines sublithographischen Musters, durch Herstellung einer Struktur erhältliche Einrichtung
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE4418163A1 (de) Verfahren zur Herstellung von mikromechanischen Strukturen
DE19524846A1 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE102006043113B3 (de) Verfahren zur Bearbeitung einer Struktur eines Halbleiter-Bauelements und Struktur in einem Halbleiter-Bauelement
DE19608211B4 (de) Verfahren zur Ausbildung von feinen Metallmustern in Halbleitereinrichtungen
DE102017127390A1 (de) Halbleitervorrichtung und Verfahren
DE112014001430T5 (de) Herstellungsverfahren für Halbleitervorrichtung
DE112014000543T5 (de) Verfahren zum Fertigen eines Halbleiterbauelements
DE10128269A1 (de) Eine Chipflächen-Justierstruktur
EP1446829B1 (de) Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division