DE102014019369B4 - Halbleiterbauelement und herstellungsverfahren - Google Patents

Halbleiterbauelement und herstellungsverfahren Download PDF

Info

Publication number
DE102014019369B4
DE102014019369B4 DE102014019369.1A DE102014019369A DE102014019369B4 DE 102014019369 B4 DE102014019369 B4 DE 102014019369B4 DE 102014019369 A DE102014019369 A DE 102014019369A DE 102014019369 B4 DE102014019369 B4 DE 102014019369B4
Authority
DE
Germany
Prior art keywords
region
dummy
fins
semiconductor device
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019369.1A
Other languages
English (en)
Other versions
DE102014019369A1 (de
Inventor
Chai-Wei Chang
Po-Chi WU
Che-Cheng Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019369A1 publication Critical patent/DE102014019369A1/de
Application granted granted Critical
Publication of DE102014019369B4 publication Critical patent/DE102014019369B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Abstract

Halbleitervorrichtung in einem Herstellungsstadium, umfassend:
ein Halbleitersubstrat (105) mit einer ersten Region (101) und einer zweiten Region (103), wobei die erste Region (101) erste Finnen (107) für ein Bauelement mit kurzer Gatelänge (Lg1) umfasst und die zweite Region (103) zweite Finnen (113) für ein Bauelement mit großer Gatelänge (Lg2) umfasst;
ein erstes Dummy-Material (111), das mit der kurzen Gatelänge (Lg1) strukturiert ist, über der ersten Region (101) zwischen Isolierregionen (102), wobei das erste Dummy-Material (111) sich über eine erste Strecke von dem Halbleitersubstrat (105) weg erstreckt; und
ein zweites Dummy-Material (116), das aus dem gleichen Material wie das erste Dummy-Material (111) ist und mit der großen Gatelänge (Lg2) strukturiert ist, über der zweiten Region (103) zwischen Isolierregionen (104), wobei das zweite Dummy-Material (116) sich über eine zweite Strecke von dem Halbleitersubstrat (105) weg erstreckt, die größer als die erste Strecke ist,
wobei die Isolierregionen (102, 104) eine planarisierte Oberfläche aufweisen, und wobei sowohl das erste Dummy-Material (111) als auch das zweite Dummy-Material (116) unter die Oberfläche der Isolierregionen ausgenommen sind.

Description

  • HINTERGRUND
  • Halbleiterbauelemente finden in zahlreichen elektronischen Geräten Verwendung, wie etwa Rechnern, Mobiltelefonen und anderen. Halbleiterbauelemente umfassen typischerweise integrierte Schaltungen, die auf Halbleiterwafern durch Abscheiden von zahlreichen Arten von Materialdünnfilmen auf den Halbleiterwafern und Strukturieren der Dünnfilmmaterialien zum Ausbilden der integrierten Schaltungen ausgebildet sind. Integrierte Schaltungen enthalten typischerweise Feldeffekttransistoren (FET).
  • Herkömmlicherweise wurden plane FET in integrierten Schaltungen benutzt. Jedoch kann es mit der immer weiter zunehmenden Dichte und dem Wunsch nach abnehmender Kontaktfläche in der modernen Halbleiterverarbeitung bei planen FET im Allgemeinen zu Problemen kommen, wenn sie verkleinert werden. Zu einigen dieser Probleme gehören Unterschwellen-Schwungdegradation (sub-threshold swing degradation), erhebliches Draininduced Barrier Lowering (DIBL), Schwankung von Bauelementeigenschaften und Streuverlust.
  • Zum Bewältigen einiger dieser Probleme wurden FinFET untersucht. FinFET-Transistoren weisen jedoch ihre eigenen Mängel und Probleme während der Herstellungsprozesse auf. Dementsprechend werden derzeit Forschungen zum Verbessern der Herstellung von FinFET betrieben, um Probleme zu bewältigen, wenn sie verkleinert werden. US 2014/0070320 A1 beschreibt eine Halbleitervorrichtung mit zwei MOSFETs. Über dem Kanalbereich der MOSFETs ist jeweils eine Gate-Elektrode angeordnet, wobei die Höhe der Gate-Elektroden unterschiedlich ist. US 2014/0027859 A1 beschreibt ein Herstellungsverfahren einer Halbleitervorrichtung mit zwei MOSFETs, wobei der erste MOSFET drei aufeinander angeordnete Gate-Isolationsschichten umfasst, während der zweite MOSFET zwei aufeinander angeordnete Gate-Isolationsschichten umfasst. DE 10 2009 047 890 Al beschreibt ein Austauschgateverfahren. Eine metallenthaltende Materialschicht wird an Seitenwänden und auf der Unterseite einer Öffnung gebildet, die in einer Gateelektrodenstruktur eines Transistors gebildet ist. Dadurch wird die Breite der Öffnung reduziert. Die Öffnung wird mit einem Opfermaterial gefüllt, und die Breite der Öffnung wird vergrößert. Anschließend wird das Opfermaterial entfernt und die Öffnung mit einem Elektrodenmaterial gefüllt.
  • Die Erfindung ermöglicht eine Verbesserung der Gesamtzuverlässigkeit von FinFETs mit unterschiedlichen Gatelängen.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung gehen am besten aus der folgenden detaillierten Beschreibung in Zusammenhang mit den beiliegenden Figuren hervor. Es ist zu beachten, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Verdeutlichung der Besprechung beliebig vergrößert oder verringert werden.
    • 1 stellt ein leitfähiges Material über Finnen gemäß einigen Ausführungsformen dar.
    • 2 stellt eine Ätzkammer gemäß einigen Ausführungsformen dar.
    • 3 stellt einen Ätzprozess zum Ausnehmen des leitfähigen Materials gemäß einigen Ausführungsformen dar.
    • 4 stellt Nassätzen zum Abtragen eines Rests des leitfähigen Materials gemäß einigen Ausführungsformen dar.
    • 5 stellt eine Abscheidung von Gateelektrodenmaterial gemäß einigen Ausführungsformen dar.
    • 6A bis 6C stellen Diagramme, die die Verbesserung und das Testen von Ausführungsformen zeigen, gemäß einigen Ausführungsformen dar.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht zahlreiche verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des vorgesehenen Erfindungsgegenstands vor. Untenstehend sind zum Vereinfachen der vorliegenden Offenbarung spezifische Beispiele von Komponenten und Anordnungen beschrieben. Beispielsweise kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen beinhalten, in denen das erste und zweite Merkmal in direktem Kontakt ausgebildet sind, und kann außerdem Ausführungsformen beinhalten, in denen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal ausgebildet sind, sodass das erste und zweite Merkmal nicht in direktem Kontakt sind. Zudem kann die vorliegende Offenbarung Bezugszeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Verdeutlichung und diktiert an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können hierin räumlich bezogene Begriffe, wie etwa „unterhalb“, „unter“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen, zur leichteren Beschreibung zum Beschreiben der Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet sein, wie in den Figuren dargestellt. Die räumlich bezogenen Begriffe sollen neben der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen des Bauelements im Gebrauch oder im Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die hierin verwendeten, räumlich bezogenen Beschreiber können gleicherweise entsprechend ausgelegt werden.
  • Es werden nun Ausführungsformen bezüglich eines Abtragens von Polysilizium über mehreren Finnen innerhalb eines Prozesses zum Ausbilden von FinFET-Transistoren beschrieben. Die hierin beschriebenen Ausführungsformen können jedoch in vielerlei alternativen Abtragungsprozessen Anwendung finden.
  • Unter Bezugnahme auf 1A und 1B, wobei 1B eine Querschnittansicht von 1A entlang Linie B-B' ist, stellen 1A und 1B eine erste Region 101 eines Halbleitersubstrats 105 und eine zweite Region 103 des Halbleitersubstrats 105 dar. In einer Ausführungsform kann das Halbleitersubstrat 105 beispielsweise Bulk-Silizium, dotiert oder undotiert, oder eine aktive Schicht aus einem Semiconductor-on-Insulator- (SOI-) Substrat umfassen. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa Silizium, die auf einer Isolierschicht ausgebildet ist. Die Isolierschicht kann beispielsweise eine vergrabene Oxid- (BOX-) Schicht oder eine Siliziumoxidschicht sein. Die Isolierschicht ist auf einem Substrat vorgesehen, typischerweise einem Silizium- oder Glassubstrat. Andere Substrate, wie etwa mehrschichtige oder Gradientsubstrate, können ebenfalls benutzt sein.
  • In der ersten Region 101 des Halbleitersubstrats 105 sind Bauelemente mit einer geringen Gatelänge (Lg) ausgebildet. In einer Ausfuhrungsform können die Halbleiterbauelemente mit einer geringen Gatelänge Halbleiterbauelemente sein, wie etwa mehrfache Gatetransistoren, die eine Gatelänge zwischen ungefähr 5 nm und ungefähr 50 nm, wie etwa ungefähr 16 nm, aufweisen.
  • In der zweiten Region 103 des Halbleitersubstrats 105 sind Halbleiterbauelemente mit einer größeren Gatelänge als jener der Bauelemente in der ersten Region 101 ausgebildet. In einer Ausfuhrungsform können die Halbleiterbauelemente beispielsweise E/A-Bauelemente mit einer größeren Gatelänge sein, die eine Gatelänge beispielsweise zwischen ungefähr 51 nm und ungefähr 500 nm, wie etwa 240 nm, aufweisen können. Es kann jedoch alternativ jegliche geeignete Gatelänge genutzt sein, solange sie länger als die Halbleiterbauelemente ist, die sich innerhalb der ersten Region 101 befinden.
  • Erste Isolierregionen 102 können innerhalb der ersten Region 101 des Halbleitersubstrats 105 zum Trennen der verschiedenen Regionen des Halbleitersubstrats 105 ausgebildet sein, wie etwa zum Trennen der ersten Region 101 von der zweiten Region 103. In einer Ausfuhrungsform können die ersten Isolierregionen 102 durch anfängliches Ätzen des Halbleitersubstrats 105 zum Ausbilden von einem oder mehr Gräben innerhalb des Halbleitersubstrats 105 ausgebildet werden. Sobald sie ausgebildet sind, können die Gräben beispielsweise mit einer dielektrischen Auskleidung 117 ausgekleidet werden. Die dielektrische Auskleidung 117 kann beispielsweise ein dielektrisches Material wie etwa Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, eine Kombination davon oder dergleichen sein, das unter Anwendung eines Prozesses wie etwa thermale Oxidation, chemische Gasphasenabscheidung, physikalische Gasphasenabscheidung, Kombinationen davon oder dergleichen ausgebildet wird, obgleich alternativ jedes geeignete Material und Abscheidungsverfahren genutzt werden kann.
  • Wenn der Graben mit der dielektrischen Auskleidung 117 ausgekleidet wurde, kann der Rest des Grabens zum Ausbilden der ersten Isolierregionen 102 mit einem dielektrischen Material 119 gefüllt werden. In einer Ausführungsform kann das dielektrische Material 119 ein Oxidmaterial, ein Plasma-Oxid mit hoher Dichte (HDP) oder dergleichen sein und unter Anwendung eines Prozesses wie etwa chemischer Gasphasenabscheidung oder physikalischer Gasphasenabscheidung abgeschieden werden, obgleich alternativ jegliches geeignete Material und Herstellungsverfahren ebenfalls genutzt werden kann.
  • In einer Ausführungsform kann das dielektrische Material 119 zum Füllen und Überfüllen der Gräben abgeschieden werden, sodass sich überschüssiges Material des dielektrischen Materials 119 an diesem Punkt im Prozess außerhalb der Gräben und über dem Halbleitersubstrat 105 befinden kann. Zum Abtragen von überschüssigem Material des dielektrischen Materials 119 und Isolieren des dielektrischen Materials 119 innerhalb der Gräben kann ein Schleif- oder chemisch-mechanischer Polierprozess genutzt werden, wobei Ätzmittel und Schleifmittel zum Abtragen des überschüssigen Materials des dielektrischen Materials 119 und Planarisieren des dielektrischen Materials 119 mit dem Halbleitersubstrat 105 genutzt werden.
  • Wenn die ersten Isolierregionen 102 ausgebildet wurden, kann eine erste Vielzahl von Finnen 107 innerhalb der ersten Regionen 101 ausgebildet werden. Die erste Vielzahl von Finnen 107 kann aus dem Halbleitersubstrat 105 durch anfängliches Ausbilden einer strukturierten Maske (in 1 nicht individuell dargestellt) über dem Halbleitersubstrat 105 und den ersten Isolierregionen 102 ausgebildet werden. Die strukturierte Maske kann eine Hartmaske aus einer oder mehr dielektrischen Schichten umfassen. Beispielsweise kann die Hartmaske eine Schicht aus einem Siliziumdioxid oder einem Siliziumnitrid sein, die beispielsweise durch thermische Oxidation, chemische Gasphasenabscheidung (CVD) oder dergleichen ausgebildet wird. Alternativ kann die Hartmaske aus anderen dielektrischen Materialien hergestellt sein, wie etwa Siliziumoxynitrid. Eine mehrschichtige Hartmaske, wie etwa Schichten aus Siliziumdioxid und Siliziumnitrid, kann ebenfalls benutzt sein. Zudem können andere Materialien, wie etwa ein Metall, ein Metallnitrid, ein Metalloxid oder dergleichen benutzt sein. Beispielsweise kann die Hartmaske aus Wolfram ausgebildet sein.
  • Die strukturierte Maske wird im Anschluss beispielsweise unter Benutzung von Fotolithografietechniken strukturiert. Im Allgemeinen beinhalten Fotolithografietechniken das Abscheiden eines Fotoresistmaterials und Bestrahlen des Fotoresistmaterials gemäß einer Struktur. Danach wird das Fotoresistmaterial zum Abtragen eines Abschnitts des Fotoresistmaterials entwickelt. Das restliche Fotoresistmaterial schützt das darunter liegende Material während nachfolgender Verarbeitungsschritten, wie etwa Ätzen. In diesem Fall wird das Fotoresistmaterial zum Schaffen der strukturierten Maske zum Definieren der Struktur der Isoliergräben genutzt. Wenn die strukturierte Maske ausgebildet wurde, kann die erste Vielzahl von Finnen 107 unter Anwendung eines subtraktiven Ätzprozesses zusammen mit der strukturierten Maske ausgebildet werden. Beispielsweise können freiliegende Abschnitte des Halbleitersubstrats 105 zum Ausbilden der ersten Vielzahl von Finnen 107 aus dem Halbleitersubstrat 105 geätzt werden. In einer Ausfuhrungsform kann das Halbleitersubstrat 105 beispielsweise durch HBr/O2-, HBr/Cl2/O2- oder SF6/C12-Plasma geätzt werden. In einer Ausführungsform kann die erste Vielzahl von Finnen 107 derart strukturiert werden, dass sie schließlich für einen Kanal in einem Halbleiterbauelement, wie etwa einem mehrfachen Gatetransistor mit einer geringen Gatelänge, benutzt wird.
  • Wenn die erste Vielzahl von Finnen 107 ausgebildet wurde, kann ein erstes Gatedielektrikum 109 über der ersten Vielzahl von Finnen 107 ausgebildet werden. In einer Ausfuhrungsform kann das erste Gatedielektrikum 109 ein Material wie etwa Siliziumdioxid oder Siliziumoxynitrid mit einer Stärke im Bereich von ungefähr 0,3 nm bis ungefähr 10 nm, wie etwa 1 nm, umfassen. Das erste Gatedielektrikum 109 kann alternativ aus einem Material mit hoher Permittivität (High-k-Material) (beispielsweise mit einer relativen Permittivität über ungefähr 5), wie etwa Lanthanoxid (La2O3), Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Hafniumoxynitrid (HfON) oder Zirkoniumoxid (ZrO2) oder Kombinationen davon, mit einer äquivalenten Oxidstärke von ungefähr 0,05 nm bis ungefähr 10 nm, wie etwa ungefähr 1 nm oder weniger, ausgebildet werden. Zudem kann jegliche Kombination von Siliziumdioxid, Siliziumoxynitrid und/oder High-k-Material ebenfalls für das erste Gatedielektrikum 109 benutzt werden. Das erste Gatedielektrikum 109 kann unter Anwendung eines Prozesses wie etwa thermische Oxidation, chemische Gasphasenabscheidung, Sputtern oder dergleichen ausgebildet werden.
  • Wenn das erste Gatedielektrikum 109 ausgebildet wurde, kann ein erstes Ersatz- oder Dummy-Gatematerial 111 über der ersten Vielzahl von Finnen 107 und dem ersten Gatedielektrikum 109 ausgebildet werden und kann zum Füllen und Überfüllen der Region zwischen den ersten Isolierregionen 102 ausgebildet werden. Das erste Dummy-Gatematerial 111 kann ein Material wie etwa ein dotiertes oder undotiertes Polykristallinsilizium (oder amorphes Silizium), ein Metall (beispielsweise Tantal, Titan, Molybdän, Wolfram, Platin, Aluminium, Hafnium, Ruthenium), ein Metallsilicid (beispielsweise Titansilicid, Kobaltsilicid, Nickelsilicid, Tantalsilicid), ein Metallnitrid (beispielsweise Titannitrid, Tantalnitrid), andere leitfähige Materialien, Kombinationen davon oder dergleichen umfassen. In einer Ausführungsform, in der das erste Dummy-Gatematerial 111 Polysilizium ist, kann das erste Dummy-Gatematerial 111 durch Abscheiden von dotiertem oder undotiertem Polysilizium durch chemische Gasphasenabscheidung auf Niederdruck (LPCVD) auf eine Stärke im Bereich von ungefähr 40 nm bis ungefähr 240 nm, wie etwa ungefähr 140 nm, ausgebildet werden.
  • Wenn das erste Dummy-Gatematerial 111 zum Füllen und überfüllen der Region zwischen den ersten Isolierregionen 102 ausgebildet wurde, kann jegliches überschüssige Material des ersten Dummy-Gatematerials 111 außerhalb der Region zwischen den ersten Isolierregionen 102 abgetragen werden und das erste Dummy-Gatematerial 111 mit einer oberen Oberfläche der ersten Isolierregionen 102 planarisiert werden. In einer Ausführungsform kann das erste Dummy-Gatematerial 111 unter Anwendung eines chemisch/mechanischen Polierprozesses (CMP) abgetragen werden, wobei Ätzmittel und Schleifmittel zusammen mit einem Schleifpad zum Reagieren und Wegschleifen von überschüssigem Material genutzt werden, bis das erste Dummy-Gatematerial 111 mit den ersten Isolierregionen 102 planar ist. Es können alternativ jedoch andere geeignete Planarisierungsverfahren genutzt werden, wie etwa Schleifen oder ein oder mehr Ätzprozesse.
  • Nachdem es planarisiert wurde, kann das erste Dummy-Gatematerial 111 zu einer Form strukturiert werden, die schließlich zum Definieren einer ersten Gateelektrode 501 (in 1A bis 1B nicht dargestellt, jedoch unten unter Bezugnahme auf 5 dargestellt und besprochen) genutzt wird. Anspruchsgemäß ist das erste Dummy-Gatematerial 111 zum Aufweisen einer ersten Gatelänge (Lg1) strukturiert die kleine Gatelänge von zwischen ungefähr 5 nm und ungefähr 50 nm, wie etwa 16 nm, ist. Das erste Dummy-Gatematerial 111 kann beispielsweise unter Benutzung eines photolithographischen Prozesses strukturiert werden, wobei ein Photoresist zum Ausbilden einer Maske aufgebracht, bestrahlt und entwickelt wird und die Maske dann zum Abtragen freiliegender Abschnitte des ersten Dummy-Gatematerials 111 genutzt wird, wodurch das darunterliegende erste Gatedielektrikum 109 freigelegt wird.
  • Optional können an diesem Punkt freiliegende Abschnitte des ersten Gatedielektrikums 109 zum Freilegen der darunterliegenden ersten Vielzahl von Finnen 107 abgetragen werden. In einer Ausführungsform können die freiliegenden Abschnitte des ersten Gatedielektrikums 109 (jene Abschnitte, die nicht durch das erste Dummy-Gatematerial 111 abgedeckt sind) unter Anwendung eines Trockenätzprozesses und des ersten Dummy-Gatematerials 111 als Maske abgetragen werden. Es kann jedoch alternativ jeglicher geeignete Prozess genutzt werden.
  • Wenn das erste Gatedielektrikum 109 strukturiert wurde, können erste Distanzstücke 121 ausgebildet werden. Die ersten Distanzstücke 121 können auf gegenüberliegenden Seiten des ersten Dummy-Gatematerials 111 und des ersten Gatedielektrikums 109 ausgebildet werden. In einer Ausfuhrungsform werden die ersten Distanzstücke 121 durch Deckenabscheidung einer Distanzstückschicht (nicht gezeigt) auf der vorher ausgebildeten Struktur ausgebildet. Die Distanzstückschicht kann SiN, SiC, SiON und dergleichen umfassen und kann durch Verfahren ausgebildet werden, die zum Ausbilden einer derartigen Schicht genutzt werden, wie etwa chemische Gasphasenabscheidung (CVD), plasmaunterstützte CVD, Sputtern und andere Verfahren, die im Fachgebiet bekannt sind. Die ersten Distanzstücke 407 können dann strukturiert werden, wie etwa durch eine oder mehr Ätzungen zum Abtragen der Distanzstückschicht von den horizontalen Flächen der Struktur.
  • In der zweiten Region 103 sind zweite Isolierregionen 104, eine zweite Vielzahl von Finnen 113, ein zweites Gatedielektrikum 115 und ein zweites Dummy-Gatematerial 116 in einem Prozess zum letztendlichen Ausbilden von aktiven Bauelementen, wie etwa mehrfachen Gatetransistoren, die eine große Gatelänge aufweisen, angeordnet. In einer Ausführungsform können die zweiten Isolierregionen 104, die zweite Vielzahl von Finnen 113, das zweite Gatedielektrikum 115 und das zweite Dummy-Gatematerial 116 ähnlich wie die ersten Isolierregionen 102, die erste Vielzahl von Finnen 107, das erste Gatedielektrikum 109 und das erste Dummy-Gatematerial 111 wie oben beschrieben ausgebildet werden. Zudem werden in einigen Ausführungsformen die zweiten Isolierregionen 104, die zweite Vielzahl von Finnen 113, das zweite Gatedielektrikum 115 und das zweite Dummy-Gatematerial 116 gleichzeitig mit den ersten Isolierregionen 102, der ersten Vielzahl von Finnen 107, dem ersten Gatedielektrikum 109 und dem ersten Dummy-Gatematerial 111 ausgebildet, obgleich alternativ jegliches geeignete Verfahren angewendet werden kann.
  • Das zweite Dummy-Gatematerial 116 wird jedoch, wenn das zweite Dummy-Gatematerial 116 ausgebildet und mit den zweiten Isolierregionen 104 planarisiert wurde, zum Ausbilden einer Form die strukturiert, letztendlich zum Definieren von zweiten Gateelektroden 503 (in 1A bis 1B nicht dargestellt, jedoch unten unter Bezugnahme auf 5 dargestellt und besprochen) benutzt wird. Anspruchsgemäß wird das zweite Dummy-Gatematerial 116 zum Aufweisen einer zweiten Gatelänge (Lg2) strukturiert, die größer als die erste Gatelänge (Lg1) ist und die in einer Ausführungsform die große Gatelänge von zwischen ungefähr 51 nm und ungefähr 500 nm, wie etwa ungefähr 240 nm, ist.
  • Wenn das zweite Dummy-Gatematerial 111 strukturiert wurde, können zweite Distanzstücke 123 auf gegenüberliegenden Seiten des zweiten Dummy-Gatematerials 116 ausgebildet werden. In einer Ausfuhrungsform können die zweiten Distanzstücke 123 auf ähnliche Art und Weise und aus ähnlichen Materialien wie die oben beschriebenen ersten Distanzstücke 121 ausgebildet werden. Es kann jedoch alternativ jeder geeignete Prozess genutzt werden.
  • 2 stellt einen Start eines Prozesses zum Abtragen des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 durch Anordnen des Halbleitersubstrats 105 (zusammen mit dem ersten Dummy-Gatematerial 111 und dem zweiten Dummy-Gatematerial 116) in ein Ätzsystem 201 wie jenes, das in 2 dargestellt ist, dar. In einer Ausführungsform kann das Ätzsystem 201 ein Ätzmittelzufuhrsystem 203 umfassen, das einer Ätzkammer 204 ein oder mehr gasförmige Ätzmittel zuführen kann. Das Ätzmittelzufuhrsystem 203 führt die verschiedenen erwünschten Ätzmittel der Ätzkammer 204 durch eine Ätzmittelsteuerung 213 und einen Verteiler 205 zu. Das Ätzmittelzufuhrsystem 203 kann außerdem beim Steuern der Fließgeschwindigkeit des Ätzmittels in die Ätzkammer 204 durch Steuern des Flusses und Drucks eines Trägergases durch das Ätzmittelzufuhrsystem 203 helfen.
  • In einer Ausführungsform kann das Ätzmittelzufuhrsystem 203 mehrere Ätzmittelzufuhrer 211 zusammen mit einer Trägergaszufuhr 207 enthalten. Zudem erfolgt, während nur zwei Ätzmittelzufuhrer 211 in 2 dargestellt sind, dies lediglich der Übersichtlichkeit halber, da jegliche gewünschte geeignete Anzahl von Ätzmittelzuführern 211, wie etwa ein Ätzmittelzuführer 211 für jedes Ätzmittel innerhalb des Ätzmittelzufuhrsystems 201 benutzt werden kann. Beispielsweise können in einer Ausführungsform, in der fünf separate Ätzmittel genutzt werden, fünf separate Ätzmittelzuführer 211 vorliegen.
  • Jeder der individuellen Ätzmittelzuführer 211 kann ein Gefäß sein, wie etwa ein Gasspeichertank, das entweder örtlich zur Ätzkammer 204 oder entfernt von der Ätzkammer 204 angeordnet ist. Alternativ kann der Ätzmittelzufuhrer 211 eine Einrichtung sein, die die Ätzmittel individuell bereitet und zuführt. Jegliche geeignete Quelle für die gewünschten Ätzmittel kann als Ätzmittelzuführer 211 genutzt werden, und es ist beabsichtigt, dass alle derartigen Quellen innerhalb des Anwendungsgebiets der Ausführungsformen beinhaltet sind.
  • In einer Ausführungsform führen die individuellen Ätzmittelzuführer 211 der Ätzmittelsteuerung 213 ein Ätzmittel durch erste Leitungen 202 mit ersten Ventilen 208 zu. Die ersten Ventile 208 werden durch eine Steuerung 227 gesteuert, die die Einleitung der verschiedenen Ätzmittel und Trägergase in die Ätzkammer 204 steuert und reguliert.
  • Eine Trägergaszufuhr 207 kann ein gewünschtes Trägergas oder Verdünnungsgas zuführen, das zum Helfen beim Vorantreiben oder „Tragen“ der verschiedenen gewünschten Ätzmittel zur Ätzkammer 204 benutzt werden kann. Das Trägergas kann ein Inertgas oder anderes Gas sein, das nicht mit dem Ätzmittel selbst oder mit Nebenprodukten aus den Reaktionen des Ätzmittels reagiert. Beispielsweise kann das Trägergas Stickstoff (N2), Helium (He), Argon (Ar), Kombinationen davon oder dergleichen sein, obgleich alternativ andere geeignete Trägergase genutzt werden können.
  • Die Trägergaszufuhr 207 oder Verdünnerzufuhr kann ein Gefäß sein, wie etwa ein Gasspeichertank, das entweder örtlich zur Ätzkammer 204 oder entfernt von der Ätzkammer 204 angeordnet ist. Alternativ kann die Trägergaszufuhr 207 eine Einrichtung sein, die das Trägergas individuell bereitet und der Ätzmittelsteuerung 213 zuführt. Jegliche geeignete Quelle für die gewünschten Ätzmittel kann als Trägergaszufuhr 207 genutzt werden, und es ist völlig beabsichtigt, dass alle derartigen Quellen innerhalb des Anwendungsgebiets der Ausführungsformen beinhaltet sind. Die Trägergaszufuhr 207 kann das gewünschte Trägergas der Ätzmittelsteuerung 213 durch eine zweite Leitung 210 mit einem zweiten Ventil 206 zuführen, das die Trägergaszufuhr 207 mit den ersten Leitungen 202 verbindet. Das zweite Ventil 206 wird ebenfalls durch die Steuerung 227 gesteuert, die die Einleitung der verschiedenen Ätzmittel und Trägergase in die Ätzkammer 204 steuert und reguliert. Wenn sie kombiniert sind, können die Leitungen für einen gesteuerten Eintritt in die Ätzkammer 204 zur Ätzsteuerung 213 hin geleitet werden.
  • Die Ätzkammer 204 kann eine erwünschte Form aufweisen, die zum Dispergieren des Ätzmittels und Kontaktieren des Ätzmittels mit dem Halbleitersubstrat 105 geeignet ist. In der Ausführungsform, die in 2 dargestellt ist, weist die Ätzkammer 204 eine zylindrische Seitenwand und einen Boden auf. Die Ätzkammer 204 ist jedoch nicht auf eine Zylinderform beschränkt, und alternativ kann jegliche andere geeignete Form, wie etwa ein hohles quadratisches Rohr, eine achteckige Form oder dergleichen genutzt sein. Zudem kann die Ätzkammer 204 von einem Ätzkammergehäuse 215 umgeben sein, das aus einem Material hergestellt ist, welches mit den verschiedenen Prozessmaterialien reaktionsunfähig ist. Von daher kann das Ätzkammergehäuse 215, während das Ätzkammergehäuse 215 jegliches geeignete Material sein kann, das den chemischen Eigenschaften und Drücken standhalten kann, die im Ätzprozess beteiligt sind, in einer Ausführungsform Stahl, Edelstahl, Nickel, Aluminium, Legierungen davon, Kombinationen davon und dergleichen sein.
  • Zudem können die Ätzkammer 204 und die Anbringungsplattform 245 Teil eines Cluster-Werkzeugsystems (nicht gezeigt) sein. Das Cluster-Werkzeugsystem kann in Verbindung mit einem automatisierten Handhabungssystem zum Positionieren und Anordnen des Halbleitersubstrats 105 in die Ätzkammer 204 vor dem Ätzprozess, Positionieren und Halten des Halbleitersubstrats 105 während der Ätzprozesse und Entnehmen des Halbleitersubstrats 105 aus der Ätzkammer 204 nach den Ätzprozessen benutzt werden.
  • Innerhalb der Ätzkammer 204 befindet sich eine Anbringungsplattform 245 zum Positionieren und Steuern des Halbleitersubstrats 105 während des Ätzprozesses. Die Anbringungsplattform 245 kann das Halbleitersubstrat 105 unter Benutzung einer Kombination von Klemmen, Vakuumdruck und/oder elektrostatischen Kräften halten und kann außerdem Erhitzungs- und Kühlmechanismen zum Steuern der Temperatur des Halbleitersubstrats 105 während der Prozesse enthalten. In einer besonderen Ausfuhrungsform kann die Anbringungsplattform 245 für Kühlzonen, wie etwa eine innere Temperaturzone, eine innere mittlere Temperaturzone, eine mittlere äußere Temperaturzone und eine äußere Temperaturzone (nicht einzeln dargestellt) zum Erhitzen und Kühlen des Halbleitersubstrats 105 während des Ätzprozesses umfassen. Die verschiedenen Temperaturzonen können gasförmige oder flüssige Wärmeübergangsmaterialien zum präzisen Steuern der Temperatur des Halbleitersubstrats 105 während des Ätzprozesses benutzen, obgleich alternativ jegliche geeignete Anzahl von Erhitzungs- oder Kühlzonen genutzt sein kann.
  • Die Anbringungsplattform 245 kann zudem eine erste Elektrode 220 umfassen, die an einen ersten HF-Generator 222 gekoppelt ist. Die Elektrode 220 kann während des Ätzprozesses durch den HF-Generator 222 (unter Steuerung der Steuerung 227) auf einer HF-Spannung elektrisch vorgespannt sein. Durch die elektrische Vorspannung wird die erste Elektrode 220 zum Vorsehen einer Vorspannung für die ankommenden Ätzmittel und Unterstützen zum Zünden derselben zu einem Plasma benutzt. Zudem wird die erste Elektrode 220 außerdem zum Erhalten des Plasmas während des Ätzprozesses durch Erhalten der Vorspannung genutzt.
  • Zudem ist, während eine einzelne Anbringungsplattform 245 in 2 dargestellt ist, dies lediglich der Übersichtlichkeit halber beabsichtigt und nicht als einschränkend beabsichtigt. Stattdessen kann jegliche Anzahl von Anbringungsplattformen 245 zusätzlich innerhalb der Ätzkammer 204 enthalten sein. Von daher können mehrfache Halbleitersubstrate während eines einzigen Ätzprozesses geätzt werden.
  • Zudem umfasst die Ätzkammer 204 einen Duschkopf 229. In einer Ausführungsform nimmt der Duschkopf 229 die verschiedenen Ätzmittel vom Verteiler 205 auf und hilft beim Dispergieren der verschiedenen Ätzmittel in die Ätzkammer 204. Der Duschkopf 229 kann zum gleichmäßigen Dispergieren der Ätzmittel zum Minimieren von unerwünschten Prozessbedingungen, die aus unregelmäßigem Dispergieren entstehen können, gestaltet sein. In einer Ausführungsform kann der Duschkopf 229 eine kreisförmige Gestaltung mit Öffnungen, die gleichmäßig um den Duschkopf 229 verteilt sind, aufweisen, um das Dispergieren der gewünschten Ätzmittel in die Ätzkammer 204 zu ermöglichen.
  • Die Ätzkammer 204 umfasst außerdem eine obere Elektrode 221 zum Gebrauch als Plasmagenerator. In einer Ausfuhrungsform kann der Plasmagenerator ein transformatorgekoppelter Plasmagenerator sein und beispielsweise eine Spule sein. Die Spule kann an einem zweiten HF-Generator 223 angebracht sein, der zum Zuführen von Leistung an die obere Elektrode 221 (unter Steuerung der Steuerung 227) genutzt wird, um das Plasma während der Einleitung der reaktionsfähigen Ätzmittel zünden.
  • Jedoch ist, während die obere Elektrode 221 oben als transformatorgekoppelter Plasmagenerator beschrieben ist, nicht beabsichtigt, dass Ausführungsformen auf einen transformatorgekoppelten Plasmagenerator beschränkt sind. Stattdessen kann alternativ jegliches geeignete Verfahren zum Erzeugen des Plasmas, wie etwa induktiv gekoppelte Plasmasysteme, magnetisch unterstütztes reaktives Ionenätzen, Elektronenzyklotronresonanz, ein entfernt gelegener Plasmagenerator und dergleichen, genutzt werden. Es ist beabsichtigt, dass alle derartigen Verfahren vollständig innerhalb des Anwendungsgebiets der Ausführungsformen beinhaltet sind.
  • Die Ätzkammer 204 kann außerdem mit einer Vakuumpumpe 225 verbunden sein. In einer Ausfuhrungsform steht die Vakuumpumpe 225 unter der Steuerung der Steuerung 227 und kann zum Steuern des Drucks innerhalb der Ätzkammer 204 auf einen erwünschten Druck genutzt werden. Zudem kann die Vakuumpumpe 225, wenn der Ätzprozess abgeschlossen ist, zum Entleeren der Ätzkammer 204 in Vorbereitung auf die Entnahme des Halbleitersubstrats 105 genutzt werden.
  • Zum Beginnen mit dem Abtragen des ersten Dummy-Gatematerials 111 und zweiten Dummy-Gatematerials 116 kann der Prozess durch Anordnen des Halbleitersubstrats 105 auf der Anbringungsplattform 245 gestartet werden. Wenn es an Ort und Stelle ist, kann ein anfänglicher Reinigungsprozess zum Entfernen jeglicher Rückstände (beispielsweise Siliziumnitrid) und jeglicher unerwünschter Oxidationsmaterialien von den freiliegenden Flächen des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 durchgeführt werden. In einer Ausfuhrungsform kann der anfängliche Reinigungsprozess durch anfängliches Absenken des Drucks der Ätzkammer 204 auf einen Druck von zwischen ungefähr 0,4 Pa und ungefähr 0,9 Pa, wie etwa ungefähr 0,7 Pa, durchgeführt werden. Zudem können die Temperaturzonen innerhalb der Anbringungsplattform 245 derart eingestellt werden, dass die innere Temperaturzone auf zwischen ungefähr 20 °C und ungefähr 60 °C, wie etwa ungefähr 40 °C, liegt, die mittlere innere Temperaturzone auf zwischen ungefähr 20 °C und ungefähr 60 °C, wie etwa ungefähr 40 °C, eingestellt wird, die mittlere äußere Temperaturzone auf zwischen ungefähr 35 °C und ungefähr 75 °C, wie etwa 55 °C, eingestellt wird und die äußere Temperaturzone auf zwischen ungefähr 40 °C und ungefähr 80 °C, wie etwa ungefähr 60 °C, eingestellt wird.
  • Wenn die Temperatur und der Druck eingestellt sind, kann der anfängliche Reinigungsprozess durch die Steuerung 227 begonnen werden, die einen der Ätzmittelzuführer 211 mit der Ätzkammer 204 verbindet und ein erstes Ätzmittel, wie etwa CF4, zum Verteiler 205 und in die Ätzkammer 204 leitet. In einer Ausführungsform kann die Steuerung 227 dem ersten Reinigungsätzmittel zusätzlich einen ersten Verdünner oder ein erstes Trägergas, wie etwa Argon, zusetzen. Das erste Reinigungsätzmittel kann mit einer Rate von zwischen ungefähr 10 sccm und ungefähr 30 sccm, wie etwa ungefähr 20 sccm, eingeleitet werden, während der erste Verdünner mit einer Rate von zwischen ungefähr 30 sccm und ungefähr 50 sccm, wie etwa ungefähr 40 sccm, eingeleitet werden kann.
  • Innerhalb der Ätzkammer 204 kann das erste Reinigungsätzmittel zu einem Plasma für einen reaktiven Ionenätzprozess gezündet werden. In einer Ausführungsform kann das erste Reinigungsätzmittel dadurch gezündet werden, dass die Steuerung 227 dem zweiten HF-Generator 223 ein Signal zum Zuführen einer Leistung zwischen ungefähr 150 W und ungefähr 250 W, wie etwa ungefähr 200 W, an die obere Elektrode 221 sendet. Zudem kann der transformatorgekoppelte kapazitive Abstimmungs- (TCCT-) Parameter zwischen ungefähr 0,1 und ungefähr 1,0,wie etwa ungefähr 0,2, eingestellt werden. Die Steuerung 227 kann außerdem dem ersten HF-Generator 222 ein Signal zum Zuführen einer Vorspannung an die erste Elektrode 220 senden. In einer Ausfuhrungsform führt der erste HF-Generator 222 eine Vorspannung zwischen ungefähr 40 Volt und ungefähr 80 V, wie etwa ungefähr 60 V, zu, und es wird ein gleiches Einspritzverhältnis genutzt.
  • Wenn das Plasma gezündet wurde, werden die Prozessbedingungen wie oben beschrieben beibehalten, um das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 dem Plasma auszusetzen, das innerhalb der Ätzkammer 204 erzeugt wurde. In einer Ausfuhrungsform werden die Prozessbedingungen beibehalten und das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 über einen Zeitraum von zwischen ungefähr 5 Sekunden und ungefähr 20 Sekunden, wie etwa ungefähr 12 Sekunden, ausgesetzt.
  • Nachdem der anfängliche Reinigungsprozess durchgeführt wurde, kann die Ätzmittelsteuerung 213 den Fluss des ersten Reinigungsätzmittels und des ersten Verdünners zum Eintreten in die Ätzkammer 204 anhalten, wodurch der anfängliche Reinigungsprozess angehalten wird. Wenn der anfängliche Reinigungsprozess angehalten wurde, können die Bedingungen innerhalb der Ätzkammer 204 entweder vor oder während der Einleitung einer ersten Ätzkombination von Ätzmitteln modifiziert werden. In einer Ausführungsform können die Bedingungen innerhalb der Ätzkammer 204 auf einen Niederdruck, wie etwa einen Druck zwischen ungefähr 0,7 Pa und ungefähr 2,7 Pa, wie etwa ungefähr 1,5 Pa, modifiziert werden. Zudem können die Temperaturzonen innerhalb der Anbringungsplattform 245 derart eingestellt werden, dass die innere Temperaturzone auf zwischen ungefähr 25 °C und ungefähr 65 °C, wie etwa ungefähr 45 °C, liegt, die mittlere innere Temperaturzone auf zwischen ungefähr 25 °C und ungefähr 65 °C, wie etwa ungefähr 45 °C, eingestellt wird, die mittlere äußere Temperaturzone auf zwischen ungefähr 25 °C und ungefähr 65 °C, wie etwa 45 °C, eingestellt wird und die äußere Temperaturzone auf zwischen ungefähr 25 °C und ungefähr 65 °C, wie etwa ungefähr 45 °C, eingestellt wird.
  • Nachdem die Bedingungen innerhalb der Ätzkammer 204 modifiziert wurden, kann die Steuerung 227 den ersten Ätzprozess durch Verbinden von einem oder mehr der Ätzmittelzuführer 211 und eines anderen der Trägergaszuführer 207 mit der Ätzkammer 204 zum Einleiten der ersten Ätzkombination von Ätzmitteln einleiten. Während die genauen genutzten Ätzmittel zumindest teilweise davon abhängen, welches Material für das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 genutzt ist, kann in einer Ausführungsfbrm, in der das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 Polysilizium ist, die erste Ätzkombination eine Kombination von Bromwasserstoff (HBr) und Sauerstoff zusammen mit einem zweiten Verdünner wie etwa Stickstoff (N2) sein. In einer Ausführungsform wird der Sauerstoff mit einer Rate von zwischen ungefähr 2 sccm und ungefähr 10 sccm, wie etwa ungefähr 5 sccm, eingeleitet und der Stickstoff mit einer Rate von zwischen ungefähr 5 sccm und ungefähr 25 sccm, wie etwa ungefähr 15 sccm, eingeleitet.
  • Zudem kann der Bromwasserstoff mit einer hohen Durchflussrate eingeleitet werden, um beim Abtragen des ersten Dummy-Gatematerials 111 bezüglich des zweiten Dummy-Gatematerials 116 zu unterstützen (wie weiter unten bezüglich 3 beschrieben). In einer Ausführungsform kann der Bromwasserstoff auf der hohen Durchflussrate von zwischen ungefähr 100 sccm und ungefähr 500 sccm, wie etwa ungefähr 300 sccm, eingeleitet werden.
  • Innerhalb der Ätzkammer 204 kann die erste Ätzkombination von Ätzmitteln zu einem Plasma für den reaktiven Ionenätzprozess gezündet werden. In einer Ausführungsform kann die erste Ätzkombination von Ätzmitteln dadurch gezündet werden, dass die Steuerung 227 dem zweiten HF-Generator 223 ein Signal zum Zuführen einer Leistung zwischen ungefähr 150 W und ungefähr 550 W, wie etwa ungefähr 350 W, an die obere Elektrode 221 sendet. Zudem kann der transformatorgekoppelte kapazitive Abstimmungs- (TCCT-) Parameter zwischen ungefähr 0,1 und ungefähr 2,6, wie etwa ungefähr 1,9, eingestellt werden. Die Steuerung 227 kann außerdem dem ersten HF-Generator 222 ein Signal zum Zuführen einer Vorspannung an die erste Elektrode 220 senden. In einer Ausführungsform führt der erste HF-Generator 222 eine Vorspannung zwischen ungefähr 60 Volt und ungefähr 180 V, wie etwa ungefähr 130 V, zu, und es wird ein gleiches Einspritzverhältnis genutzt.
  • Wenn das Plasma gezündet wurde, werden die Prozessbedingungen wie oben beschrieben beibehalten, um das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 dem Plasma, das innerhalb der Ätzkammer 204 erzeugt wurde, auszusetzen und einen freiliegenden Abschnitt des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 abzutragen. In einer Ausführungsform werden das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 über einen Zeitraum von zwischen ungefähr 10 Sekunden und ungefähr 30 Sekunden, wie etwa ungefähr 22 Sekunden, ausgesetzt und geätzt.
  • Wenn der Ätzprozess über eine gewünschte Länge durchgeführt wurde, kann die Steuerung 227 den Fluss der Ätzkombination von Ätzmitteln zum Eintreten in die Ätzkammer 204 anhalten, wodurch der erste Ätzprozess angehalten wird. Wenn der erste Ätzprozess angehalten wurde, können die Bedingungen innerhalb der Ätzkammer 204 entweder vor oder während der Einleitung einer Reinigungsätzkombination von Ätzmitteln modifiziert werden. In einer Ausführungsform können die Bedingungen innerhalb der Ätzkammer 204 auf einen Druck zwischen ungefähr 4,0 Pa und ungefähr 17,3 Pa, wie etwa ungefähr 10,7 Pa, modifiziert werden. Zudem können die Temperaturzonen innerhalb der Anbringungsplattform 245 derart eingestellt werden, dass die innere Temperaturzone auf zwischen ungefähr 30 °C und ungefähr 70 °C, wie etwa ungefähr 50 °C, liegt, die mittlere innere Temperaturzone auf zwischen ungefähr 15 °C und ungefähr 55 °C, wie etwa ungefähr 35 °C, eingestellt wird, die mittlere äußere Temperaturzone auf zwischen ungefähr 15 °C und ungefähr 55 °C, wie etwa 35 °C, eingestellt wird und die äußere Temperaturzone auf zwischen ungefähr 20 °C und ungefähr 60 °C, wie etwa ungefähr 40 °C, eingestellt wird.
  • Nachdem die Bedingungen innerhalb der Ätzkammer 204 modifiziert wurden, kann die Steuerung 227 ein zweites Reinigungsätzen durch Verbinden von einem oder mehr der Ätzmittelzufuhrer 211 und eines anderen der Trägergaszufuhrer 207 mit der Ätzkammer 204 zum Einleiten einer Reinigungskombination von Ätzmitteln einleiten. Während die genauen genutzten Ätzmittel zumindest teilweise davon abhängen, welche Materialien gewählt sind, kann in einer Ausführungsform, in der das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 Polysilizium ist, die Reinigungskombination von Ätzmitteln eine Kombination von Stickstofftrifluorid (NF3) und Chlor (Cl2) zusammen mit einem dritten Verdünner wie etwa Helium sein. In einer Ausführungsform wird das Stickstofftrifluorid mit einer Rate von zwischen ungefähr 2 sccm und ungefähr 10 sccm, wie etwa ungefähr 5 sccm, eingeleitet, das Chlor mit einer Rate von zwischen ungefähr 50 sccm und ungefähr 130 sccm, wie etwa ungefähr 90 sccm, eingeleitet und das Helium mit einer Rate von zwischen ungefähr 100 sccm und ungefähr 300 sccm, wie etwa ungefähr 200 sccm, eingeleitet.
  • Innerhalb der Ätzkammer 204 kann die Reinigungskombination von Ätzmitteln zu einem Plasma für den reaktiven Ionenätzprozess gezündet werden. In einer Ausführungsform kann die Reinigungskombination von Ätzmitteln dadurch gezündet werden, dass die Steuerung 227 dem zweiten HF-Generator 223 ein Signal zum Zuführen einer Leistung zwischen ungefähr 500 W und ungefähr 950 W, wie etwa ungefähr 750 W, an die obere Elektrode 221 sendet. Zudem kann der transformatorgekoppelte kapazitive Abstimmungs- (TCCT-) Parameter zwischen ungefähr 0,1 und ungefähr 1,0, wie etwa ungefähr 0,2, eingestellt werden, und es wird ein gleiches Einspritzverhältnis genutzt.
  • In einer Ausführungsform kann die Steuerung 227 eine Vorspannung von null an die erste Elektrode anlegen, um beim Reinigen von jeglichem Seitenwandrückstand zu unterstützen, der an den Seitenwänden während des Abtragens des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 zurückbleiben kann. Insbesondere kann die Steuerung 227 außerdem ein Signal zum Abschalten der Spannung für die erste Elektrode 220 an den ersten HF-Generator 222 senden, wodurch die Nullvorspannung vorgesehen ist.
  • Wenn das Plasma gezündet wurde, werden die Prozessbedingungen wie oben beschrieben beibehalten, um das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 dem Plasma, das innerhalb der Ätzkammer 204 erzeugt wurde, auszusetzen. In einer Ausführungsform werden die Prozessbedingungen beibehalten und das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 über einen Zeitraum von zwischen ungefähr 5 Sekunden und ungefähr 12 Sekunden, wie etwa ungefähr 7 Sekunden, ausgesetzt und gereinigt.
  • Unter Bezugnahme auf 3 stellt 3 das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 nach dem anfänglichen Reinigungsprozess, dem ersten Ätzprozess und dem zweiten Reinigungsätzen, wie oben bezüglich 2 beschrieben, dar. Aufgrund des ersten Ätzprozesses wurden Abschnitte des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 abgetragen, sodass das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 unterhalb der ersten Isolierregion 102 bzw. der zweiten Isolierregion 104 ausgenommen wurden.
  • Durch Anwendung der Kombination eines Niederdrucks und einer hohen Durchflussrate, die während des ersten Ätzprozesses verwendet wird, kann jedoch die Ladung des Trockenätzprozesses umgekehrt werden. Insbesondere bewirkten vorherige Ätzprozesse einen Unterschied in den Ätzraten zwischen der ersten Region 101 und der zweiten Region 103, sodass das erste Dummy-Gatematerial 111 in der ersten Region 101 eine größere Stärke als das zweite Dummy-Gatematerial 116 in der zweiten Region 103 aufwies, was zu einer negativen Ladung zwischen dem ersten Dummy-Gatematerial 111 und dem zweiten Dummy-Gatematerial 116 führte.
  • Durch Anwendung des Ätzprozesses mit /Niederdruck/hoher Durchflussrate trägt der hierin beschriebene erste Ätzprozess jedoch eine größere Stärke des ersten Dummy-Gatematerials 111 als des zweiten Dummy-Gatematerials 116 ab. Beispielsweise kann in einer Ausführungsform, in der das erste Dummy-Gatematerial 111 eine Anfangshöhe von 66 nm über dem ersten Gatedielektrikum 109 aufweist und das zweite Dummy-Gatematerial 116 eine Anfangshöhe von 70,8 nm über dem zweiten Gatedielektrikum 115 aufweist, das erste Dummy-Gatematerial 111 ungefähr 45,9 nm ausgenommen sein und das zweite Dummy-Gatematerial 116 ungefähr 43,5 nm ausgenommen sein, für eine positive Ladung von ungefähr 2,4 nm. In einer anderen Ausfuhrungsform, in der das erste Dummy-Gatematerial 111 eine Anfangshöhe von 72,7 nm über dem ersten Gatedielektrikum 109 aufweist und das zweite Dummy-Gatematerial 116 eine Anfangshöhe von 75,3 nm über dem zweiten Gatedielektrikum 115 aufweist, kann das erste Dummy-Gatematerial 111 ungefähr 49,6 nm ausgenommen sein und das zweite Dummy-Gatematerial 116 ungefähr 47,5 nm ausgenommen sein, für eine positive Ladung von ungefähr 2,1 nm.
  • Beispielsweise weist in einer Ausführungsform, in der die erste Vielzahl von Finnen 107 und die zweite Vielzahl von Finnen 113 dieselbe Höhe aufweisen, das erste Dummy-Gatematerial 111 eine erste Stärke T1 über dem ersten Gatedielektrikum 109 zwischen ungefähr 1 nm und ungefähr 50 nm, wie ungefähr 19 nm auf. jedoch kann innerhalb der zweiten Region 103 des Halbleitersubstrats 105 das zweite Dummy-Gatematerial 116 eine zweite Stärke T2 aufweisen, die größer als die erste Stärke T1 ist, wie etwa zwischen 1 nm und ungefähr 50 nm, wie etwa ungefähr 21 nm, liegend.
  • 4 stellt einen zweiten Ätzprozess dar, der nach dem ersten Ätzprozess zum Abtragen des Rests des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 von der ersten Vielzahl von Finnen 107 und der zweiten Vielzahl von Finnen 113 genutzt wird. In einer Ausführungsform kann der zweite Ätzprozess ein Nassätzprozess sein, wobei flüssige Ätzmittel auf das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 zum Abtragen des ersten Dummy-Gatematerial 111 und des zweiten Dummy-Gatematerial 116 aufgebracht werden. Das flüssige Ätzmittel kann unter Anwendung eines Eintauchprozesses, eines Aufsprühprozesses, eines Lachenprozesses, Kombinationen davon oder dergleichen aufgebracht werden, die alternativ genutzt werden können.
  • In einer Ausführungsform wird das flüssige Ätzmittel zum Abtragen des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 gewählt. Von daher hängt das genaue flüssige Ätzmittel zumindest teilweise von den Materialien ab, die für das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 gewählt sind. In einer besonderen Ausführungsform, in der das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 Polysilizium umfassen, können die flüssigen Ätzmittel NH4OH:H2O2:H2O (APM), NH2OH, KOH, HNO3:NH4F:H2O und/oder dergleichen beinhalten. Zudem kann das flüssige Ätzmittel auf einer Temperatur von zwischen ungefähr 10 °C und ungefähr 60 °C, wie etwa ungefähr 45 °C, über einen Zeitraum von zwischen ungefähr 50 Sekunden und ungefähr 200 Sekunden, wie etwa ungefähr 140 Sekunden, aufgebracht werden.
  • Da jedoch das zweite Dummy-Gatematerial 116 über der zweiten Vielzahl von Finnen 113 stärker als das erste Dummy-Gatematerial 111 über der ersten Vielzahl von Finnen 107 ist, kann der Nassätzprozess beendet werden, sobald das zweite Dummy-Gatematerial 116 vollständig abgetragen ist, statt den Nassätzprozess fortführen zu müssen, um zu gewährleisten, dass das erste Dummy-Gatematerial 111 unter Umständen, unter denen das erste Dummy-Gatematerial 111 stärker als das zweite Dummy-Gatematerial 116 ist, vollständig abgetragen wurde. Indem man dazu imstande ist, den Nassätzprozess zu diesem Zeitpunkt anzuhalten, kann Beschädigung vermieden werden, die ansonsten während des Nassätzprozesses auftritt. Insbesondere trägt, wenn Ätzprozesse genutzt werden, die bewirken, dass das erste Dummy-Gatematerial 111 über der ersten Vielzahl von Finnen 107 eine größere Stärke als das zweite Dummy-Gatematerial 116 über der zweiten Vielzahl von Finnen 113 aufweist, das Nassätzen, das zum Gewährleisten genutzt wird, dass das gesamte erste Dummy-Gatematerial 111 über der ersten Vielzahl von Finnen 107 abgetragen wird, das gesamte zweite Dummy-Gatematerial 116 über der zweiten Vielzahl von Finnen 113 ab und beschädigt dann das darunterliegende zweite Gatedielektrikum 115.
  • Durch Ausführen des Ätzprozesses wie oben bezüglich 2 beschrieben ist jedoch eine größere Stärke des zweiten Dummy-Gatematerials 116 als das erste Dummy-Gatematerial 111 abzutragen. Von daher besteht kein Bedarf, das Nassätzen über den Punkt hinaus fortzuführen, an dem das zweite Dummy-Gatematerial 116 abgetragen wurde (da das erste Dummy-Gatematerial 111 bereits abgetragen wurde), und der Prozess kann angehalten werden, bevor eine Beschädigung des darunterliegenden zweiten Gatedielektrikums 115 auftritt, wodurch das zweite Gatedielektrikum 115 in einer Bedingung „wie abgeschieden“ verbleibt. Durch Verringern des Beschädigungsgrads, der durch das Abtragen des zweiten Dummy-Gatematerials 116 bewirkt ist, kann der Spannungsausfall besser gesteuert werden, und die Gesamtzuverlässigkeit der FinFET kann verbessert sein. Dies ermöglicht ein größeres Prozessfenster und eine größere Zuverlässigkeit beim Fertigen von beschädigungsfreien Bauelementen für die Massenherstellung.
  • 5 stellt dar, dass, wenn das erste Dummy-Gatematerial 111 und das zweite Dummy-Gatematerial 116 abgetragen wurden, eine erste Gateelektrode 501 und eine zweite Gateelektrode 503 zum Ersetzen des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 ausgebildet sind. In einer Ausführungsform sind die erste Gateelektrode 501 und die zweite Gateelektrode 503 aus einem Material ausgebildet, das für das Bauelement geeignet ist, für das sie genutzt werden. In einer Ausführungsform, in der die erste Gateelektrode 501 und die zweite Gateelektrode 503 für ein NMOS-Bauelement (zusammen mit zugehörigen Source-/Drainregionen innerhalb des Halbleitersubstrats 105) benutzt werden, können die erste Gateelektrode 501 und die zweite Gateelektrode 503 ein Gateelektrodenmaterial umfassen, das für ein NMOS-Bauelement geeignet ist, wobei etwa Aluminium, Titan, Titanaluminium genutzt werden können. Es kann jedoch alternativ jegliches andere geeignete leitfähige Material genutzt werden, wie etwa Aluminiumsiliziumkupfer oder Aluminiumkupfer. In einer Ausführungsform können die erste Gateelektrode 501 und die zweite Gateelektrode 503 beispielsweise unter Anwendung eines Abscheidungsprozesses ausgebildet werden. Der Abscheidungsprozess wird fortgeführt, bis die Öffnungen, die durch das Abtragen des ersten Dummy-Gatematerials 111 und des zweiten Dummy-Gatematerials 116 zurückbleiben, gefüllt und/oder überfüllt wurden.
  • Nach dem Füllen wird ein Planarisierungsprozess durchgeführt, um Überschussmaterial abzutragen, das sich außerhalb der Öffnungen befindet, die vom ersten Dummy-Gatematerial 111 und zweiten Dummy-Gatematerial 116 zurückbleiben. In einer Ausführungsform kann der Planarisierungsprozess ein CMP-Prozess sein, bei dem die Chemikalien und Schleifmittel zum Reagieren und Schleifen des Materials der ersten Gateelektrode 501 und der zweiten Gateelektrode 503 zum Abtragen und Planarisieren der ersten Gateelektrode 501 und der zweiten Gateelektrode 503 mit den ersten Distanzstücken 121 und den zweiten Distanzstücken 123 zum Ausbilden der ersten Gateelektrode 501 und der zweiten Gateelektrode 503 genutzt werden. Es kann jedoch alternativ jeglicher geeignete Planarisierungsprozess genutzt werden.
  • 6A stellt ein Diagramm von Spannungsabfällen unter Nutzung des oben beschriebenen Prozesses und seiner Verbesserungen gegenüber den anderen Arten von Trockenätz-/Nassätzkombinationen dar. Unter Bezugnahme zunächst auf 6A stellt die Horizontalachse verschiedene Testläufe dar, die auf verschiedene Wafer ausgeführt wurden, wobei die Läufe 4 bis 6 Läufe sind, die hierin beschriebene Ausführungsformen nutzen. Die Läufe 1 bis 3 und 7 bis 12 stellen Bauelemente dar, die ohne die hierin beschriebenen Ausführungsformen gefertigt wurden. Entlang der Vertikalachse ist der Spannungsabfall von NMOS IO Bauelementen grafisch dargestellt. Wie aus diesen Tests ersichtlich, ermöglicht der Trockenätzprozess mit Niederdruck und hoher Durchflussrate (in 6A durch den mit 601 bezeichneten Kasten dargestellt) die Ausbildung von Bauelementen mit erheblichen Verbesserungen gegenüber anderen Ätzprozessen. Beispielsweise liegen, während die anderen Ätzprozesse nicht über 6 Volt hinauskommen, Bauelemente, die das Trockenätzen mit Niederdruck und hoher Durchflussrate in Kombination mit dem Nassätzen nutzen, konsistent über 7.
  • 6B stellt ein Diagramm mit zusätzlichen Tests auf Bauelemente dar, die den Trockenätzprozess mit Niederdruck und hoher Durchflussrate nutzen. In diesem Diagramm stellt die Horizontalachse einen Spannungsabfallparameterwert von 1 Volt bis 9 Volt dar, während die Vertikalachse einen Prozentsatz des Bestehens für Bauelemente darstellt, die auf Wafern ausgebildet sind. Jede der Kurven innerhalb des Diagramms stellt einen Wafer dar, der unter Anwendung des hierin beschriebenen Trockenätzprozesses mit Niederdruck und hoher Durchflussrate ausgebildet wurde. Zudem stellt die mit 603 bezeichnete Linie eine Bestehen-Durchfall-Schwelle dar, wobei Wafer, die über der Linie 603 bleiben, bestehen. Wie ersichtlich bestehen die Wafer, die den Trockenätzprozess mit Niederdruck und hoher Durchflussrate nutzen, den Spannungsabfalltest leicht.
  • 6C stellt Testergebnisse dar, die die Verteilung über die Wafer des verbleibenden Poly unter Anwendung des Trockenätzprozesses mit Niederdruck und hoher Durchflussrate darstellen. Wie ersichtlich kann die Poly-Menge, die nach dem Trockenätzprozess mit Niederdruck und hoher Durchflussrate verbleibt, über einen ganzen Wafer hinweg zwischen 34,98 nm und 41,36 nm liegen.
  • Gemäß einem Aspekt der Erfindung umfasst eine Halbleitervorrichtung in einem Herstellungsstadium: ein Halbleitersubstrat (105) mit einer ersten Region (101) und einer zweiten Region (103), wobei die erste Region (101) erste Finnen (107) für ein Bauelement mit kurzer Gatelänge (Lg1) umfasst und die zweite Region (103) zweite Finnen (113) für ein Bauelement mit großer Gatelänge (Lg2) umfasst; ein erstes Dummy-Material (111), das mit der kurzen Gatelänge (Lg1) strukturiert ist, über der ersten Region (101) zwischen Isolierregionen (102), wobei das erste Dummy-Material (111) sich über eine erste Strecke von dem Halbleitersubstrat (105) weg erstreckt; und ein zweites Dummy-Material (116), das aus dem gleichen Material wie das erste Dummy-Material (111) ist und mit der großen Gatelänge (Lg2) strukturiert ist, über der zweiten Region (103) zwischen Isolierregionen (104), wobei das zweite Dummy-Material (116) sich über eine zweite Strecke von dem Halbleitersubstrat (105) weg erstreckt, die größer als die erste Strecke ist, wobei die Isolierregionen (102, 104) eine planarisierte Oberfläche aufweisen, und wobei sowohl das erste Dummy-Material (111) als auch das zweite Dummy-Material (116) unter die Oberfläche der Isolierregionen ausgenommen sind.
  • Gemäß einem anderen Aspekt der Erfindung umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung: Bereitstellen eines Halbleitersubstrates (105) mit einer ersten Region (101) und einer zweiten Region (103), wobei erste Isolierregionen (102) und zweite Isolierregionen (104) zum Trennen der ersten Region (101) und der zweiten Region (103) voneinander ausgebildet sind; Ausbilden einer ersten Vielzahl von Finnen (107) innerhalb der ersten Region (101) und Ausbilden einer zweiten Vielzahl von Finnen (113) innerhalb der zweiten Region (103); Ausbilden eines ersten Dummy-Gatematerials (111) zwischen den ersten Isolierregionen (102) über der ersten Vielzahl von Finnen (107) und Ausbilden eines zweiten Dummy-Gatematerials (116) zwischen den zweiten Isolierregionen (104) über der zweiten Vielzahl von Finnen (113); Strukturieren des ersten Dummy-Gatematerials (111) mit einer ersten Gatelänge (Lg1) und Strukturieren des zweiten Dummy-Gatematerials (116) mit einer zweiten Gatelänge (Lg2) , die größer als die erste Gatelänge (Lg1) ist; und Durchführen eines Ätzprozesses mit unterschiedlichen Ätzraten in der ersten Region (101) und in der zweiten Region (103) derart, dass eine Dicke, um die von dem ersten Dummy-Gatematerial (111) abgetragen wird, größer als eine Dicke ist, um die von dem zweiten Dummy-Gatematerial (116) abgetragen wird.

Claims (19)

  1. Halbleitervorrichtung in einem Herstellungsstadium, umfassend: ein Halbleitersubstrat (105) mit einer ersten Region (101) und einer zweiten Region (103), wobei die erste Region (101) erste Finnen (107) für ein Bauelement mit kurzer Gatelänge (Lg1) umfasst und die zweite Region (103) zweite Finnen (113) für ein Bauelement mit großer Gatelänge (Lg2) umfasst; ein erstes Dummy-Material (111), das mit der kurzen Gatelänge (Lg1) strukturiert ist, über der ersten Region (101) zwischen Isolierregionen (102), wobei das erste Dummy-Material (111) sich über eine erste Strecke von dem Halbleitersubstrat (105) weg erstreckt; und ein zweites Dummy-Material (116), das aus dem gleichen Material wie das erste Dummy-Material (111) ist und mit der großen Gatelänge (Lg2) strukturiert ist, über der zweiten Region (103) zwischen Isolierregionen (104), wobei das zweite Dummy-Material (116) sich über eine zweite Strecke von dem Halbleitersubstrat (105) weg erstreckt, die größer als die erste Strecke ist, wobei die Isolierregionen (102, 104) eine planarisierte Oberfläche aufweisen, und wobei sowohl das erste Dummy-Material (111) als auch das zweite Dummy-Material (116) unter die Oberfläche der Isolierregionen ausgenommen sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine erste der Isolierregionen (102) die erste Region (101) zumindest teilweise abgrenzt.
  3. Halbleitervorrichtung nach Anspruch 2, ferner umfassend ein erstes Distanzstück (121) in physischem Kontakt sowohl mit der ersten Isolierregion (102) als auch mit dem ersten Dummy-Material (111).
  4. Halbleitervorrichtung nach Anspruch 3, wobei eine zweite der Isolierregionen (104) die zweite Region (103) zumindest teilweise eingrenzt.
  5. Halbleitervorrichtung nach Anspruch 4, ferner umfassend ein zweites Distanzstück (123) in physischem Kontakt sowohl mit der zweiten Isolierregion (104) als auch mit dem zweiten Dummy-Material (116).
  6. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Strecke ungefähr 2 nm größer als die erste Strecke sein kann.
  7. Halbleitervorrichtung nach Anspruch 1, wobei das erste Dummy-Material (111) amorphes Silizium umfasst.
  8. Halbleitervorrichtung nach Anspruch 1, wobei das erste Dummy-Material (111) ein Metall umfasst.
  9. Halbleitervorrichtung nach Anspruch 1, wobei das erste Dummy-Material (111) und das zweite Dummy-Material (116) durch ein dielektrisches Material gebildet sind und über den ersten Finnen (107) und über den zweiten Finnen (113) gebildet sind, wobei das dielektrische Material (111) eine erste Dicke über den ersten Finnen (107) aufweist, die geringer als eine zweite Dicke des dielektrischen Materials (116) über den zweiten Finnen (113) ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die erste Dicke zwischen ungefähr 1 nm und ungefähr 50 nm liegt.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die zweite Dicke zwischen ungefähr 1 nm und ungefähr 50 nm liegt.
  12. Halbleitervorrichtung nach Anspruch 9, ferner umfassend ein erstes Gatedielektrikum (109) zwischen dem dielektrischen Material (111) und den ersten Finnen (107).
  13. Halbleitervorrichtung nach Anspruch 12, ferner umfassend ein zweites Gatedielektrikum (115) zwischen dem dielektrischen Material (116) und den zweiten Finnen (113).
  14. Halbleitervorrichtung nach Anspruch 9, ferner umfassend ein Distanzstück (121), das sich über einem Abschnitt der ersten Finnen (107) befindet, der nicht durch das dielektrische Material (111) abgedeckt ist.
  15. Halbleitervorrichtung nach Anspruch 1, wobei die zweiten Finnen (113) dieselbe Höhe wie die ersten Finnen (107) aufweisen.
  16. Halbleitervorrichtung nach Anspruch 15, wobei das Material des ersten Dummy-Materials (111) ein Dielektrikum oder ein Metall ist.
  17. Halbleitervorrichtung nach Anspruch 15, wobei die erste Gatelänge (Lg1) zwischen ungefähr 5 nm und ungefähr 50 nm liegt.
  18. Halbleitervorrichtung nach Anspruch 17, wobei die zweite Gatelänge (Lg2) zwischen ungefähr 51 nm und ungefähr 500 nm liegt.
  19. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Bereitstellen eines Halbleitersubstrates (105) mit einer ersten Region (101) und einer zweiten Region (103), wobei erste Isolierregionen (102) und zweite Isolierregionen (104) zum Trennen der ersten Region (101) und der zweiten Region (103) voneinander ausgebildet sind; Ausbilden einer ersten Vielzahl von Finnen (107) innerhalb der ersten Region (101) und Ausbilden einer zweiten Vielzahl von Finnen (113) innerhalb der zweiten Region (103); Ausbilden eines ersten Dummy-Gatematerials (111) zwischen den ersten Isolierregionen (102) über der ersten Vielzahl von Finnen (107) und Ausbilden eines zweiten Dummy-Gatematerials (116) zwischen den zweiten Isolierregionen (104) über der zweiten Vielzahl von Finnen (113); Strukturieren des ersten Dummy-Gatematerials (111) mit einer ersten Gatelänge (Lg1) und Strukturieren des zweiten Dummy-Gatematerials (116) mit einer zweiten Gatelänge (Lg2) , die größer als die erste Gatelänge (Lg1) ist; und Durchführen eines Ätzprozesses mit unterschiedlichen Ätzraten in der ersten Region (101) und in der zweiten Region (103) derart, dass eine Dicke, um die von dem ersten Dummy-Gatematerial (111) abgetragen wird, größer als eine Dicke ist, um die von dem zweiten Dummy-Gatematerial (116) abgetragen wird.
DE102014019369.1A 2014-08-07 2014-12-22 Halbleiterbauelement und herstellungsverfahren Active DE102014019369B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462034451P 2014-08-07 2014-08-07
US62/034,451 2014-08-07
US14/578,188 US9793269B2 (en) 2014-08-07 2014-12-19 Semiconductor device and method of manufacture
US14/578,188 2014-12-19

Publications (2)

Publication Number Publication Date
DE102014019369A1 DE102014019369A1 (de) 2016-02-11
DE102014019369B4 true DE102014019369B4 (de) 2021-04-29

Family

ID=55134574

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019369.1A Active DE102014019369B4 (de) 2014-08-07 2014-12-22 Halbleiterbauelement und herstellungsverfahren

Country Status (5)

Country Link
US (2) US9793269B2 (de)
KR (2) KR101745773B1 (de)
CN (1) CN105576028B (de)
DE (1) DE102014019369B4 (de)
TW (1) TWI556431B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530772B1 (en) * 2015-08-06 2016-12-27 International Business Machines Corporation Methods of manufacturing devices including gates with multiple lengths
US10096712B2 (en) * 2015-10-20 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming and monitoring quality of the same
US9601492B1 (en) * 2015-11-16 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET devices and methods of forming the same
CN107680938B (zh) * 2016-08-01 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
KR102573407B1 (ko) 2016-08-24 2023-08-30 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9754798B1 (en) 2016-09-28 2017-09-05 International Business Machines Corporation Hybridization fin reveal for uniform fin reveal depth across different fin pitches

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009047890A1 (de) * 2009-09-30 2011-03-31 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verbessertes Füllverhalten in einem Austauschgateverfahren durch Eckenverrundung auf der Grundlage eines Opferfüllmaterials
US20120086055A1 (en) * 2010-10-12 2012-04-12 International Business Machines Corporation Devices with gate-to-gate isolation structures and methods of manufacture
US20140027859A1 (en) * 2012-07-30 2014-01-30 Globalfoundries Inc. Methods of forming transistor devices with high-k insulation layers and the resulting devices
US20140070320A1 (en) * 2012-09-07 2014-03-13 Srijit Mukherjee Integrated circuits with selective gate electrode recess

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909147B2 (en) 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
KR100584776B1 (ko) 2004-03-05 2006-05-29 삼성전자주식회사 반도체 장치의 액티브 구조물 형성 방법, 소자 분리 방법및 트랜지스터 형성 방법
JP4778689B2 (ja) 2004-06-16 2011-09-21 パナソニック株式会社 標準セル、標準セルライブラリおよび半導体集積回路
US7279429B1 (en) 2004-10-01 2007-10-09 Advanced Micro Devices, Inc. Method to improve ignition in plasma etching or plasma deposition steps
JP4718908B2 (ja) * 2005-06-14 2011-07-06 株式会社東芝 半導体装置および半導体装置の製造方法
JP2007207837A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 半導体装置および半導体装置の製造方法
KR20070101058A (ko) 2006-04-10 2007-10-16 삼성전자주식회사 핀 전계 효과 트랜지스터의 형성 방법
US8002946B2 (en) 2006-10-30 2011-08-23 Applied Materials, Inc. Mask etch plasma reactor with cathode providing a uniform distribution of etch rate
US7560785B2 (en) 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights
KR101038315B1 (ko) 2008-12-30 2011-06-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8941153B2 (en) 2009-11-20 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin heights
US8268184B2 (en) 2010-06-29 2012-09-18 Tokyo Electron Limited Etch process for reducing silicon recess
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8629007B2 (en) * 2011-07-14 2014-01-14 International Business Machines Corporation Method of improving replacement metal gate fill
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US9318367B2 (en) * 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US20150287743A1 (en) * 2014-04-02 2015-10-08 International Business Machines Corporation Multi-height fin field effect transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009047890A1 (de) * 2009-09-30 2011-03-31 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verbessertes Füllverhalten in einem Austauschgateverfahren durch Eckenverrundung auf der Grundlage eines Opferfüllmaterials
US20120086055A1 (en) * 2010-10-12 2012-04-12 International Business Machines Corporation Devices with gate-to-gate isolation structures and methods of manufacture
US20140027859A1 (en) * 2012-07-30 2014-01-30 Globalfoundries Inc. Methods of forming transistor devices with high-k insulation layers and the resulting devices
US20140070320A1 (en) * 2012-09-07 2014-03-13 Srijit Mukherjee Integrated circuits with selective gate electrode recess

Also Published As

Publication number Publication date
TW201607027A (zh) 2016-02-16
DE102014019369A1 (de) 2016-02-11
KR101727433B1 (ko) 2017-04-14
TWI556431B (zh) 2016-11-01
KR20160018327A (ko) 2016-02-17
KR101745773B1 (ko) 2017-06-12
US20160043079A1 (en) 2016-02-11
US9793269B2 (en) 2017-10-17
US10269794B2 (en) 2019-04-23
US20180138173A1 (en) 2018-05-17
CN105576028A (zh) 2016-05-11
KR20160075474A (ko) 2016-06-29
CN105576028B (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
DE102014019369B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102018104654B4 (de) Doppelte metalldurchkontaktierung für übergangswiderstand
DE102018108798B4 (de) Elektrodenstruktur und Verfahren zum Verbessern von RRAM-Leistung
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE102012101875B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit hoher Gatedichte
DE112005002397B4 (de) Nicht-planare Halbleitereinrichtung mit verjüngtem unteren Körperabschnitt und Verfahren zur Herstellung
DE102016119017B4 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102013105608B3 (de) FinFET mit Metallgate und Gate-Kontaktstruktur und Herstellungsverfahren dafür
DE102015106047B4 (de) Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102015213529A1 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE102009047891B4 (de) Verfahren zur Herstellung eines Transistors mit verbesserten Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
DE102009043628B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials
DE112006001589T5 (de) Halbleiterbauelementstrukturen und Verfahren zur Bildung von Halbleiterstrukturen
DE112012001220T5 (de) Lokale, zu einer Gate-Struktur selbstjustierte Zwischenverbindungsstruktur
DE102011090163A1 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind
DE102017118465A1 (de) Halbleitervorrichtung und Verfahren
DE102017117798A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102017120571A1 (de) Verfahren zum reduzieren der kontakttiefenschwankung bei der halbleiterherstellung
DE102016114517B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102019009394B4 (de) Isolation von source-drain-regionen zweier muti-gate-transistoren in dichter anordnung
DE102020114001A1 (de) Spaltstrukturierung für metall-source-/drain-stifte in einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final