DE102012217863B4

DE102012217863B4 - Masse-bezogene asymmetrische Signalübertragung

Info

Publication number: DE102012217863B4
Application number: DE102012217863.5A
Authority: DE
Inventors: John W. Poulton; Thomas Hastings Greer; William J. Dally
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2012-01-26
Filing date: 2012-09-28
Publication date: 2021-05-12
Anticipated expiration: 2032-09-29
Also published as: US8611437B2; US9071244B2; CN103227648B; DE102012217863A1; TWI516031B; US20140044159A1; US20130195165A1; CN103227648A; TW201332291A

Abstract

Transmitterschaltkreis aufweisend:
einen Vorlade-mit-fliegendem-Kondensator-Subschaltkreis, der einen ersten fliegenden Kondensator und einen zweiten fliegenden Kondensator aufweist, wobei der erste Kondensator dazu konfiguriert ist, während einer positiven Phase eines Takts auf eine Versorgungsspannung vorgeladen zu werden, und der zweite Kondensator dazu konfiguriert ist, während einer negativen Phase des Takts auf die Versorgungsspannung vorgeladen zu werden;
einen Entlade-und-Multiplexer-Subschaltkreis, der dazu konfiguriert ist, den ersten fliegenden Kondensator während der negativen Phase des Takts an eine asymmetrische Signalleitung zu koppeln, um die Signalleitung zu treiben, und dazu konfiguriert ist, den zweiten fliegenden Kondensator während der positiven Phase des Takts an die asymmetrische Signalleitung zu koppeln, um die Signalleitung zu treiben, und
einen Reglerschleifeschaltkreis, der zum Bereitstellen einer geregelten Versorgungsspannung für den Vorlade-mit-fliegendem-Kondensator-Subschaltkreis und den Entlade-und-Multiplexer-Subschaltkreis, wobei die Versorgungsspannung niedriger als die niedrigste erwartete Spannung von einer Energieversorgungsspannung einer Transmittervorrichtung ist, die den Transmitterschaltkreis enthält.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich generell auf das Transmittieren von Signalen zwischen diskreten integrierten Schaltungsvorrichtungen und spezifischer auf asymmetrische Signalübertragungstechniken.
Beschreibung der verwandten Technik
Systeme für asymmetrische Signalübertragung („single-ended signaling systems“) verwenden einen einzigen Signalleiter pro Bitstrom, der von einer integrierten Schaltungsvorrichtung (Chip) zu einem anderen Chip transmittiert werden soll. Demgegenüber benötigen Systeme für differenzielle Signalübertragung explizit zwei Signalleiter, weshalb es oft angenommen wird, dass asymmetrische Datenübertragung in solchen Fällen ein Vorteil ist, in denen die Anzahl von ab-Chip-Pins („off-chip pins“) und Signalleitern durch Häusungsbeschränkungen („packaging constraints“) limitiert ist.
Systeme für asymmetrische Signalübertragung benötigen aber pro Kanal tatsächlich mehr Schaltungstechnik als nur einen einfachen Signalleiter. Der Strom, der von dem Transmitter zu dem Empfänger fließt, muss zu dem Transmitter zurückgeleitet werden, um einen kompletten elektrischen Kreislauf zu bilden, und in Systeme für asymmetrische Signalübertragung fließt der Strom, der zurückgeleitet wird, über einen Satz von gemeinsam genutzten Leitern („shared conductors“), typischerweise den Energieversorgungsanschlüssen. Um den Rückstromfluss körperlich („physically“) nahe an dem Signalleiter zu halten, sind die gemeinsam genutzten Rückflussanschlüsse normalerweise körperliche bzw. physische Ebenen in der Häusung („packaging“), zum Beispiel Chip-Package oder gedruckter Leiterplatte, was erlaubt, dass die Signalleiter als Streifenlinien („strip-lines“) oder Mikrostreifen („micro-strips“) konstruiert werden. Deswegen benötigen Systeme für asymmetrische Signalübertragung immer >N Pins und Leiter, um N Bitströme zwischen Chips zu führen, und dieses Overhead („overhead“) ist normalerweise in dem Bereich von 10-50%.
Systeme für asymmetrische Signalübertragung benötigen eine Referenzspannung bei dem Empfänger, damit der Empfänger zwischen den (typischerweise) zwei Signalpegeln unterscheiden kann, die eine „0“ und eine „1“ darstellen. Demgegenüber benötigen Systeme für differenzielle Signalübertragung keine Referenzspannung: der Empfänger muss nur die Spannungen auf den zwei symmetrischen Leitern des Systems für differenzielle Signalübertragung vergleichen, um den Datenwert zu erkennen. Es gibt viele Wege, eine Referenzspannung für ein System für asymmetrische Signalübertragung bereitzustellen. Es ist aber grundsätzlich schwierig, Übereinstimmung der Werte der Referenzspannung zwischen Transmitter und Empfänger zu sichern, und Übereinstimmung wird benötigt, um eine konsistente Interpretation der Signale zu sichern, die von dem Transmitter zu dem Empfänger gesendet werden.
Systeme für asymmetrische Signalübertragung verbrauchen mehr Energie bei einem gegebenen Signal-zu-Rausch-Verhältnis im Vergleich mit äquivalenten Systemen für differenzielle Signalübertragung. Im Falle von mit Widerständen abgeschlossenen bzw. terminierten („resistively terminated“) Transmissionsleitungen muss ein System für asymmetrische Signalübertragung einen Strom von +V/R0 treiben, um bei dem Empfänger eine Spannung V über der Referenzspannung für eine transmittierte „1“ zu etablieren, und es muss einen Strom von -V/R0 ziehen, um bei dem Empfänger eine Spannung V unter der Referenzspannung für eine „0“ zu etablieren, wobei R0 der Abschluss- bzw. Terminierungswiderstand („termination resistance“) ist. Das System konsumiert folglich einen Strom von 2V/R0, um das benötigte Signal bei dem Empfänger zu etablieren. Im Vergleich muss der Empfänger, wenn differenzielle Signalübertragung benutzt wird, nur einen Strom von ±V/2R0 treiben, um die gleiche Spannung (V) zwischen den Empfängeranschlüssen zu etablieren, dank des symmetrischen Paares von Signalleitungen. Ein System für differenzielle Signalübertragung braucht nur einen Strom in Höhe von V/R0 von der elektrischen Energieversorgung zu ziehen. Folglich sind Systeme für asymmetrische Signalübertragung, selbst unter der Annahme, dass eine Referenzspannung bei dem Empfänger mit dem Transmitter perfekt abgestimmt („perfectly matched“) ist, grundsätzlich halb so Energieeffizient wie Systeme für differenzielle Signalübertragung.
Schließlich sind asymmetrische Systeme im Vergleich mit differenziellen Systemen empfindlicher gegen („more susceptible to“) extern gekoppelte Rausch- bzw. Störquellen („noise sources“). Zum Beispiel, wenn Rauschen in einen Signalleiter eines asymmetrischen Systems elektromagnetisch gekoppelt wird, gelangt die durch diese Kopplung entstandene Spannung zu dem Empfänger in Form nicht-annulliertes Rauschens („un-cancelled noise“). Das Rausch-Budget („noise budget“) für das Signalübertragungssystem muss folglich alle solche Rauschquellen berücksichtigen. Unglücklicherweise ist solche Rausch-Kopplung oft von benachbarten Leitungen in einem Bündel von asymmetrischen Signalen, Nebensprechen („cross-talk“) genannt, und diese Rauschquelle ist proportional zu dem Spannungspegel des Signals und kann demzufolge nicht durch Erhöhung des Signalpegels überwunden werden. Bei der differenziellen Signalübertragung können die zwei symmetrischen Signalleitern körperlich nahe an einander zwischen einem Transmitter und einem Empfänger geführt werden, so dass Rauschen symmetrisch in den beiden Leitern hinein gekoppelt wird. Folglich beeinflussen viele externe Rauschquellen die beiden Linien in etwa gleich, und diese Gleichtaktstörung („common-mode noise“) kann bei einem Empfänger, der eine größere differenzielle Verstärkung als Gleichtaktverstärkung hat, abgewiesen bzw. unterdrückt („rejected“) werden.
Folglich ist das, was in der Technik benötigt wird, eine Technik zum Bereitstellen asymmetrischer Signalübertragung, wobei die Probleme bezüglich Etablierung einer Referenzspannung reduziert werden, wobei die gemeinsame Impedanz („shared impedance“) des Signalrückkehrpfades („signal return path“) und das von dem Signalrückkehrpfad verursachten Nebensprechen reduziert werden und wobei der Energieverbrauch des Systems für asymmetrische Signalübertragung reduziert wird.
1A zeigt ein beispielhaftes System 100 für asymmetrischen Signalübertragung aus dem Stand der Technik, manchmal ein „Pseudo-Offener-Drain“-(PODL)-System genannt, das das Problem bezüglich der Referenzspannung illustriert. Das System 100 für asymmetrische Signalübertragung weist eine Transmittervorrichtung 101 und eine Empfängervorrichtung 102 auf. Die Transmittervorrichtung 101 funktioniert dadurch, dass sie beim Senden einer „0“ den Strom Is von der elektrischen Energieversorgung zieht und beim Senden einer „1“ keinen Strom zieht (erlaubt die Abschlusswiderstände R0 und R1 den Signal auf Vdd hochzuziehen). Um ein Signal mit der Größe |V| bei der Empfängervorrichtung 102 zu entwickeln, muss der Signalschwing („signal swing“) 2V betragen, so dass der Strom Is = 2V/(R0/2) wenn bei „0“ getrieben wird und sonst 0. Wird der Durchschnitt über eine gleiche Anzahl von „0“s und „1“ er ermittelt, konsumiert das System 2V/R0 von der elektrischen Energieversorgung.
Das Signal am Eingang („input“) der Empfängervorrichtung 102 schwingt von Vdd („1“) nach unten zu Vdd-2V („0“). Um die empfangenen Daten erkennen zu können, braucht die Empfängervorrichtung 102 eine Referenzspannung von Vref = Vdd-V. Es gibt drei Wege, die Referenzspannung zu erzeugen, wie es in den 1A, 1B und 1C gezeigt ist.
Wie in 1A gezeigt, wird eine externe Referenzspannung Vref mittels eines Widerstandnetzwerkes erzeugt, das nahe an der Empfängervorrichtung angebracht ist. Die externe Referenzspannung wird in die Empfängervorrichtung mittels eines dedizierten Pins 103 eingeleitet und an irgendeine Anzahl von Empfängern verteilt, die die externe Referenzspannung teilen. Ein erstes Problem mit der externen Referenzspannungstechnik, die in 1A gezeigt ist, ist, dass die externe Referenzspannung über („across“) externe Widerstände R2a und R2b zwischen den Anschlüssen Vdd und GND der elektrischen Energieversorgung entwickelt („developed“) wird, und dass die erzeugte externe Referenzspannung nicht mit der Spannung, die von den Stromquellen in der Transmittervorrichtung 101 entwickelt wird, abgestimmt werden kann, da die Stromquellen mit den externen Widerständen R2a und R2b völlig unkorreliert sind.
Ein zweites Problem ist, dass die Spannung der elektrischen Energieversorgung bei der Empfängervorrichtung 102 unterschiedlich von der Spannung der elektrischen Energieversorgung bei der Transmittervorrichtung 101 sein mag, da die Versorgungsnetzwerke an den zwei kommunizierenden Chips unterschiedliche Impedanzen aufweisen, und die zwei Chips ziehen unterschiedliche, und variable, Ströme. Ein drittes Problem ist, dass Rauschen, das in irgendeine der Signalübertragungsleitungen 105 hinein injiziert wird, die die Transmittervorrichtung 101 an die Empfängervorrichtung koppeln, nicht in die Referenzspannung hinein injiziert wird, und deswegen muss das Signalübertragungssystem für den schlimmsten Fall der Rauschspannung budgetieren, welche in die Signalübertragungsleitungen 105 hinein introduziert werden mag. Ein viertes Problem ist, dass der Spannungspegel zwischen den Anschlüssen Vdd und GND der externen elektrischen Energieversorgung sich von dem internen elektrischen Energieversorgungsnetzwerk innerhalb der Empfängervorrichtung unterscheidet, nochmals wegen der Versorgungsimpedanz. Die Konfiguration des Systems 100 für asymmetrische Signalübertragung führt des Weiteren dazu, dass die Ströme in den gemeinsamen Versorgungsanschlüssen datenabhängig sind. Folglich unterscheidet sich jedes datenabhängiges Rauschen, das an die Eingänge der internen Empfängerverstärker innerhalb der Empfängervorrichtung 102 eingeführt wird, von dem Rauschen der externen Versorgung, das an die gemeinsame externe Referenzspannung eingeführt wird, welche auch in die internen Empfängerverstärker eingegeben wird.
1B zeigt ein beispielhaftes System 120 für asymmetrische Datenübertragung aus dem Stand der Technik, das eine interne Referenzspannung verwendet. Die interne Referenzspannung Vref versucht die Rauschprobleme im Vergleich mit dem System 100 für asymmetrische Signalübertragung, das eine externe Referenzspannung verwendet, zu verbessern. Das System 120 für asymmetrische Datenübertragung verfolgt („tracks“) auch den Referenzspannungspegel der Transmittervorrichtung 121 genauer im Vergleich mit dem System 100 für asymmetrische Datenübertragung. Ein skalierter („scaled“) Transmitter ist in dem Empfängerschaltkreis der Empfängervorrichtung 122 inkludiert, der eine interne Vref erzeugt, die mit dem Terminierungswiderstand und dem Transmitterstrom Is verbunden ist. Da die interne Referenzspannung relativ zu dem internen Energieversorgungsnetzwerk erzeugt wird, leidet die interne Referenzspannung nicht von den Versorgungsrauschproblemen der in 1A gezeigten externen Spannungsreferenz. Die Rauschkopplungsprobleme des Ansatzes mit externer Referenzspannung, der in Verbindung mit 1A beschrieben wurde, verbleiben aber. Des Weiteren mag die Stromquelle in der Empfängervorrichtung 122 die Stromquellen in der Transmittervorrichtung 121 nicht verfolgen („track“), weil die Stromquelle (Is/2), die zum Erzeugen der internen Referenzspannung verwendet wird, sich in einem anderen Chip befindet als die Stromquellen in der Transmittervorrichtung 121.
1C zeigt ein beispielhaftes System 130 für asymmetrische Datenübertragung aus dem Stand der Technik, das eine gebündelte Referenzspannung Vref verwendet. Das Verfolgen zwischen der gebündelten Referenzspannung und der Signalspannungen ist verbessert, weil die gebündelte Referenzspannung in der Transmittervorrichtung 131 mittels eines skalierten Transmitters erzeugt wird und die gebündelte Referenzspannung an das gleiche interne Versorgungsnetzwerk als die Datentransmitter in der Transmittervorrichtung 131 gekoppelt ist. Deswegen kann die Referenzspannung dazu gebracht werden, die Prozess-Spannung-TemperaturVariationen der Transmittervorrichtung 131 ziemlich gut zu verfolgen. Die gebündelte Referenzspannung wird von der Transmittervorrichtung 131 über eine Leitung, die parallel zu und so identisch wie möglich mit den Signalleitern 135 ist, die die Daten transmittieren, zu der Empfängervorrichtung 132 transmittiert.
Externes Rauschen, das in das System hinein gekoppelt werden mag, einschließlich einiger Komponente von Energieversorgungsrauschen, kann unterdrückt werden („cancelled“), da das externe Rauschen als Gleichtaktrauschen zwischen der gebündelten Referenzspannung und einem jeden gegebenen Signal der Signalleitungen 135 auftritt. Unterdrückung („cancellation“) des Gleichtaktrauschens kann aber nicht perfekt effektiv sein, weil die gebündelte Referenzspannung eine Terminierungsimpedanz bei der Empfängervorrichtung 132 hat, die unterschiedlich von einem Datensignal ist; da die gebündelte Referenzspannung an eine große Anzahl von Empfängern ausgefächert werden muss, ist die Kapazitanz an dem Vref empfangenden Pin immer größer als an einem typischen Signal-Pin, so dass Rauschen tiefgepasst wird, relativ zu einem Datensignal.
2A zeigt den Stromfluss in einem System 200 für asymmetrische Signalübertragung aus dem Stand der Technik, in welchem die Masseebene bzw. Massefläche dazu beabsichtigt ist, die gemeinsame Signalrückleitungsleiter zu sein. Das System 200 für asymmetrische Signalübertragung illustriert das früher beschriebene Rückleitungsimpedanz-Problem. Wie es in 2A gezeigt ist, transmittiert das System 200 für asymmetrische Signalübertragung eine „0“ durch Ziehen eines Stroms bei der Transmittervorrichtung 201. Die Hälfte des Stroms fließt heraus über den Signalleiter (der Signalstromfluss 204) und die andere Hälfte, der TransmitterStromfluss 203, fließt durch die Terminierung („terminator“) der Transmittervorrichtung 201. In diesem Beispiel ist es beabsichtigt, dass der Rückstrom in der Masse-(GND)-Ebene fließt, und falls die Signalleiter an die Masseebene, und keine andere Versorgung, verwiesen sind, wird elektromagnetische Kopplung zwischen Signal- und Masseebene bewirken, dass Bildströme („image currents“) in der Masseebene unmittelbar unter der Signalleiter fließen. Um ein 50/50-Stromsplit („current split“) bei dem Transmitter zu erreichen, ist ein Pfad für den lokalen Strom der Transmitter, der Transmitterstromfluss 203 durch den terminierenden Widerstand 206, um zu der Masseebene zurückzukehren, von einem internen Bypasskondensator 205 in der Transmittervorrichtung 201 vorgesehen. Der Signalstrom 204 wird zu der Empfängervorrichtung 202 durch die Masseebene zurückgeleitet und es ist beabsichtigt, dass er in die Empfängervorrichtung 202 durch deren Bypasskondensator 207 und internen terminierenden Widerstand 208 hinein fließt.
2B zeigt den Stromfluss in dem System 200 für asymmetrischen Signalübertragung gemäß dem Stand der Technik, in welchem die Masseebene dazu vorgesehen ist, der gemeinsame Signalrückleitungsleiter zu sein, wenn eine „1“ von der Transmittervorrichtung 201 zu der Empfängervorrichtung 202 transmittiert wird. Die Stromquelle in der Transmittervorrichtung 201 ist ausgeschaltet (und ist nicht gezeigt), und der abschließende Widerstand 206 innerhalb der Transmittervorrichtung 201 zieht die Linie HI. Es ist nochmals beabsichtigt, dass der Rückstrom in der Masseebene fließt, so der Bypasskondensator 215 in der Transmittervorrichtung 201 muss den Signalstromfluss 214 tragen. Der Strompfad in der Empfängervorrichtung 202 ist der gleiche wie zum Transmittieren einer „0“, wie es in 2A gezeigt ist, abgesehen von der Richtung des transmittieren Stromflusses.
Es gibt mehrere Probleme mit dem Szenario („scenario“), das in den 2A und 2B gezeigt ist. Erstens, falls die Impedanz der Bypasskondensatoren 205 und 215 nicht niedrig genug ist, wird ein Teil des Signalstroms in der Vdd-Netzwerk fließen. Jeder umgeleitete Strom, der durch das Vdd-Netzwerk fließt, muss sich irgendwie dem Bildstrom in dem Massenetzwerk wieder anschließen, und um die Masseebene zu erreichen, muss der umgeleitete Strom durch externe Bypasskondensatoren und andere Shunt-Impedanzen der Energieversorgung fließen.
Der Rückstrom fließt zweitens durch die Impedanz des gemeinsamen Massenetzwerks 211 bei der Transmittervorrichtung 201 und die gemeinsame Masseimpedanz 212 bei der Empfängervorrichtung. Da Masse ein gemeinsamer Rückleitungspfad ist, erzeugt der Signalstrom eine Spannung über die Massenetzwerkimpedanzen 211 und 212. Die Spannung über die Massenetzwerkimpedanzen 211 und 212 bei der Empfängervorrichtung 202 erzeugt Rauschen in benachbarten Signalpfaden, und stellt folglich eine direkte Quelle des Nebensprechens bereit.
Drittens, falls der gemeinsame Masserücklaufpin in einem gewissen Abstand von dem Signalpin ist, für welchen der Massepin einen Rücklaufpfad bereitstellt, gibt es eine mit der gebildeten Stromschleife zusammengehörende Induktanz, was die effektive Masseimpedanz erhöht und das Nebensprechen zwischen Signalen, die den Massepin teilen, verschlimmert. Die Induktanz ist des Weiteren mit dem Abschluss („terminator“) in Reihe geschaltet und wird Reflektionen in die Signalübertragungskanäle verursachen, also noch eine Quelle des Rauschens.
Der in den 2A und 2B gezeigte Stromfluss ist zuletzt derjenige transiente Fluss, der entsteht, wenn eine Datenflanke transmittiert wird. Der stationäre Fluss („steady-state flow“) ist in beiden Fällen ziemlich anders, da der Strom durch die elektrische Energieversorgung über sowohl das Vdd- als auch das Masse-Netzwerk fließen muss. Da der stationäre Strompfad sich von dem transienten Strompfad unterscheidet, gibt es einen Übergang („transition“) zwischen den beiden Zuständen, bei dem transienter Strom in sowohl dem Vdd- als auch in dem Masse-Netzwerk fließt und dabei Spannungsabfälle über den Versorgungsimpedanzen und verursacht zusätzliches Rauschen erzeugt.
Es mag angenommen werden, dass es vorzuziehen ist, das Vdd-Netzwerk zum Tragen der Rückströme zu verwenden, da die Terminierungswiderstände mit diesem Netzwerk verbunden sind. Diese Wahl würde aber das grundlegende Problem nicht lösen. Die Bypass-Kondensatoren 205 und 215 werden immer noch benötigt, um die transiente Signalströme zu leiten, und die Bedingungen in den transienten und stationären Zuständen unterscheiden sich immer noch, so dass es immer noch Nebensprechen von den gemeinsamen Versorgungsimpedanzen und Spannungsrauschen bzw-Spannungsstörungen („voltage noise“) von Datenübergängen („data transitions“) gibt. Die fundamentale Probleme sind zweifältig: Erstens sind die gemeinsamen Versorgungsimpedanzen eine Quelle des Nebensprechens und Versorgungsrauschens. Zweitens macht die Aufteilung bzw. das Splitten des Signalstroms zwischen den zwei Versorgungen es schwierig, den Rückstrom körperlich („physically“) benachbart zu dem Signalstrom durch den Kanal zu halten, was zur schlechten Terminierung und Reflektionen führt.
In dem System 200 für asymmetrische Signalübertragung ist der von der elektrischen Energieversorgung gezogenen Strom datenabhängig. Beim Transmitteren einer „0“ zieht der Transmitter einen Strom Is. Die Hälfte des Stroms fließt von der elektrischen Energieversorgung in die Empfängervorrichtung 202 hinein, durch die Terminierung, zurück über die Signalleitung, dann durch die Stromquelle in der Transmittervorrichtung 201 zu Masse hin und von dort zurück zu der elektrischen Energieversorgung. Die andere Hälfte des Stroms fließt von der elektrischen Energieversorgung in das Vdd-Netzwerk der Transmittervorrichtung 201 hinein, durch die Terminierung der Transmittervorrichtung 201, dann durch die Stromquelle und zurück durch das Massenetzwerk.
Beim Transmittieren einer „1“ ist der stationäre Zustand ein solcher Zustand, in dem überhaupt kein Strom durch das Energieversorgungsnetzwerk fließt. Deswegen, wenn die Daten zwischen „1“ und „0“ geschaltet werden, ist der Spitze-Spitze-Strom („peak-to-peak current“) in dem Vdd- und dem Masse-Netzwerk der Transmittervorrichtung 201 das Zweifache des Signalübertragungsstroms, und in der Empfängervorrichtung 202 das Einfache; durch Abfallen über die Versorgungsimpedanzen erzeugt der variierende Strom Spannungsrauschen auf den jeweiligen internen elektrischen Energieversorgungen der Transmittervorrichtung 201 und der Empfängervorrichtung 202. Wenn alle die Datenpins umschalten, die einen gemeinsamen Satz von Vdd/Masse-Anschlüssen teilen, ist das Rauschen in den gemeinsamen Impedanzen additiv und der Größe des Rauschens wird direkt aus dem Rauschbudget genommen. Es ist schwierig und teuer dieses Rauschen zu bekämpfen: die Versorgungsimpedanzen zu reduzieren erfordert im Allgemeinen, dass mehr Versorgungs- und Masse-Pins bereitgestellt werden und/oder dass mehr Metallquellen („metal resources“) auf dem Chip hinzugefügt wird, um die Impedanzen zu reduzieren. Das Verbessern des Bypasses auf dem Chip („onchip bypass“) ist mit Kosten hinsichtlich Oberfläche verbunden, zum Beispiel für große Dünn-Oxid-Kondensatoren („thin-oxide capacitors“).
In diesem Zusammenhang offenbart die US 2007/0210835 A1 eine Abtast- und Halteschaltungsarchitektur mit zwei Kondensatoren, die zyklisch zwischen Lade- und Entlademodus umgeschaltet werden. Die Abtast- und Halteschaltung enthält einen Puffer zum Empfang eines abzutastenden Eingangssignals, einen ersten Abtastkondensator, einen zweiten Abtastkondensator und einen Verstärker. Der erste Abtastkondensator ist während der positiven Phase eines Taktes mit dem Ausgang des Puffers und während der Nullphase des Taktes über den Rückkopplungspfad des Verstärkers verbunden. Der zweite Abtastkondensator ist mit dem Ausgang des Puffers während der Nullphase des Taktes und über den Rückkopplungspfad des Verstärkers während der positiven Phase des Taktes verbunden.
Eine Lösung zum Angehen aller drei Probleme bezüglich der Referenzspannung, der Rücklaufimpedanz und des Rauschens der elektrischen Energieversorgung ist es, differenzielle Signalübertragung zu verwenden. Das Referenzproblem ist nicht vorhanden, wenn differenzielle Signalübertragung verwendet wird. Dank der symmetrischen zweiten Signalleitung, die den ganzen Rückstrom trägt, ist das Rücklaufimpedanz-Problem weg. Die Spannung der elektrischen Energieversorgung ist nahezu konstant und unabhängig von den Daten, die übermittelt werden. Differenzielle Signalübertragung erfordert aber zweimal so viele Signalpins wie die asymmetrische Signalübertragung, und dazu das Overhead von einer Anzahl von Energie/Masse-Pins.
Demzufolge ist das, was in der Technik benötigt wird, eine Technik zum Bereitstellen von asymmetrischer Signalübertragung, wobei die Probleme bezüglich Etablierung einer Referenzspannung reduziert werden, wobei die Impedanz des Signalrückkehrpfades und das Rauschen der elektrischen Energieversorgung reduziert werden.
ZUSAMMENFASSUNG DER ERFINDUNG
Eine Ausführungsform der vorliegenden Erfindung stellt eine Technik zum Transmittieren und Empfangen von massebezogenen asymmetrischen Signalen. Ein Transmitter kombiniert einen Gleichstrom-(DC)-zu-DC-Wandler bzw. einen Gleichspannungswandler, der einen fliegenden Kondensator aufweist, mit einem 2:1-getakteten Multiplexer, um eine asymmetrische Signalübertragungsleitung zu treiben. Der Transmitter treibt ein Paar von Spannungen, die um die Masseebene der Energieversorgung symmetrisch sind. Signalübertragungsströme werden direkt an die Masseebene oder an eine Ebene mit einer anderen Spannungspegel zurückgeführt, um das Erzeugen von Rauschen in der Versorgungsimpedanz, das eine Quelle des Nebensprechens zwischen verschiedenen Signalübertragungsleitungen ist, zu reduzieren.
Verschiedene Ausführungsformen der Erfindung weisen einen Transmitterschaltkreis auf, der einen Vorlade-mit-fliegendem-Kondensator-Subschaltkreis und einen Entlade-und-Multiplexer-Subschaltkreis aufweist. Der Vorlade-mit-fliegendem-Kondensator-Subschaltkreis weist einen ersten fliegenden Kondensator, der dazu konfiguriert ist, während einer positiven Phase eines Takts auf eine Versorgungsspannung vorgeladen zu werden, und einen zweiten fliegenden Kondensator, der dazu konfiguriert ist, während einer negativen Phase des Takts auf die Versorgungsspannung vorgeladen zu werden, auf. Der Entlade-und-Multiplexer-Subschaltkreis ist dazu konfiguriert, den ersten fliegenden Kondensator während der negativen Phase des Takts an eine asymmetrische Signalleitung zu koppeln, um die Signalleitung zu treiben, und dazu konfiguriert, den zweiten fliegenden Kondensator während der positiven Phase des Takts an die Signalleitung zu koppeln, um die Signalleitung zu treiben. Der Transmitterschaltkreis umfasst ferner einen Reglerschleifeschaltkreis, der zum Bereitstellen einer geregelten Versorgungsspannung für den Vorlade-mit-fliegendem-Kondensator-Subschaltkreis und den Entlade-und-Multiplexer-Subschaltkreis, wobei die Versorgungsspannung niedriger als die niedrigste erwartete Spannung von einer Energieversorgungsspannung einer Transmittervorrichtung ist, die den Transmitterschaltkreis enthält.
Verschiedene Verfahren der Erfindung für massebezogene asymmetrische Signalübertragung mittels eines Transmitterschaltkreises enthalten Vorladen eines ersten fliegenden Kondensators auf eine Versorgungsspannung während einer positiven Phase eines Takts, Entladen eines zweiten fliegenden Kondensators und Treiben einer asymmetrischen Signalleitung während der positiven Phase des Takts, Vorladen eines zweiten fliegenden Kondensators auf die Versorgungsspannung während einer negativen Phase des Takts, Entladen des ersten fliegenden Kondensators und Treiben der asymmetrischen Signalleitung während der negativen Phase des Takts, und Bereitstellen einer geregelten Versorgungsspannung für den Vorlade-mit-fliegendem-Kondensator-Subschaltkreis und den Entlade-und-Multiplexer-Subschaltkreis, wobei die Versorgungsspannung niedriger als die niedrigste erwartete Spannung von einer Energieversorgungsspannung einer Transmittervorrichtung ist, die den Transmitterschaltkreis enthält.
Vorteile des offenbarten Mechanismus sind die Etablierung einer Versorgungsspannung als eine Referenzspannung, die Reduktion der Impedanz des Signalstromrücklaufpfads sowie die Reduktion des Rauschens, das durch die elektrischen Energieversorgungen eingeführt wird.
Figurenliste
Damit die Art und Weise, in welcher die oben beschriebenen Merkmale der vorliegenden Erfindung im Detail verstanden werden können, mag eine spezifischere Beschreibung der oben kurz zusammengefassten Erfindung unter Bezugnahme auf Ausführungsformen, von denen einige in den angehängten Zeichnungen illustriert ist, geboten werden. Es ist aber zu beachten, dass die angehängten Zeichnungen nur typische Ausführungsformen dieser Erfindung illustrieren und deshalb nicht einschränkend für den Umfang der Erfindung aufzufassen sind, da die Erfindung andere gleich effektive Ausführungsformen zulassen mag.

1A zeigt ein beispielhaftes System für asymmetrische Signalübertragung gemäß dem Stand der Technik, das ein Referenzspannungsproblem veranschaulicht;
1B zeigt ein beispielhaftes System für asymmetrische Signalübertragung gemäß dem Stand der Technik, das eine interne Referenzspannung verwendet;
1C zeigt ein beispielhaftes System für asymmetrische Signalübertragung gemäß dem Stand der Technik, das eine gebündelte Referenzspannung verwendet;
2A zeigt den Stromfluss in einem System für asymmetrische Signalübertragung gemäß dem Stand der Technik, in welchem die Masseebene dazu vorgesehen ist, mit dem Signalrücklaufleiter geteilt zu werden;
2B zeigt den Stromfluss in dem in 2A gezeigten System für asymmetrische Signalübertragung, wenn eine „1“ von der Transmittervorrichtung zu der Empfängervorrichtung übertragen wird, gemäß dem Stand der Technik;
3A zeigt ein massebezogenes System für asymmetrische Signalübertragung, gemäß dem Stand der Technik;
3B zeigt einen Schaltkondensator-DC-DC-Wandler, der zum Erzeugen von +Vs konfiguriert ist, gemäß dem Stand der Technik;
3C zeigt einen Schaltkondensator-DC-DC-Wandler, der zum Erzeugen von -Vs konfiguriert ist, gemäß dem Stand der Technik;
3D zeigt ein Paar von abstrakten Steuerungsschleifen („control loops“) für die zwei Schaltkondensator-DC-DC-Wandler der 3B und 3C, gemäß dem Stand der Technik;
4A zeigt einen datengetriebenen Ladungspumpe-Transmitter gemäß einer Ausführungsform der vorliegenden Offenbarung;
4B zeigt einen datengetriebenen Ladungspumpe-Transmitter, welcher mit CMOS-Transistoren implementiert und im Vergleich mit dem in 4A gezeigten datengetriebenen Ladungspumpe-Transmitter vereinfacht ist, gemäß einer Ausführungsform der vorliegenden Offenbarung;
4C zeigt einen datengetriebenen Ladungspumpe-Transmitter, welcher mit CMOS-Gattern und -Transistoren implementiert ist, gemäß einer Ausführungsform der vorliegenden Offenbarung;
4D zeigt einen datengetriebenen Ladungspumpe-Transmitter, welcher einen Equalizer aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung;
4E zeigt einen Equalizer, der die Signalleitungsspannung ohne eine zusätzliche Gatterverzögerung („gate delay“) verstärkt („boosts“), gemäß einer Ausführungsform der vorliegenden Offenbarung;
4F zeigt noch einen anderen Equalizer, der fliegende Kondensatoren verwendet, die eher von den Datenbits als von dem Takt manipuliert werden, um bei Datenübergängen („data transitions“) zusätzlichen Strom in die Signalleitung hinein zu treiben;
5A zeigt einen Schaltkondensator-Transmitter, welcher Rückstrom in das Massenetzwerk hinein leitet, gemäß einer Ausführungsform der vorliegenden Offenbarung;
5B zeigt eine Equalizerschaltung, die den Vorladestrom aus dem GND-Netzwerk heraushält, gemäß einer Ausführungsform der vorliegenden Offenbarung;
5C zeigt einen „Brücken“-Ladungspumpe-Trarismitter („„bridge‟ charge pump transmitter‟), in welchem der Ausgabestrom nur in dem GND-Netzwerk fließt, gemäß einer Ausführungsform der vorliegenden Offenbarung;
5D zeigt einen Brücken-Transmitter („bridge transmitter“) mit vorrechnenden Gattern („pre-computing gates“), gemäß einer Ausführungsform der vorliegenden Offenbarung;
5E zeigt eine Regelschleife („regulator loop“) zum Steuern der Spannung auf der Signalübertragungsleitung, gemäß einer Ausführungsform der vorliegenden Offenbarung;
5F zeigt ein Verfahren zum Vorladen eines einen fliegenden Kondensator aufweisenden Subschaltkreises und zum Treiben der Signalübertragungsleitung auf unterschiedlichen Phasen des Takts, gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung;
6A veranschaulicht einen Brückentransmitter mit digital justierbarem Offset und Equalisierung, gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung;
6B zeigt einen Equalisierungs-Segmentschaltkreis aus 6A, gemäß einer Ausführungsform der vorliegenden Offenbarung;
6C zeigt einen Equalisierungs-Segmentschaltkreis aus 6A, gemäß einer Ausführungsform der vorliegenden Offenbarung;
6D veranschaulicht einen Brückentransmitter mit digital justierbarem Offset und 2-Tap-FIR-Equalisierung, gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung;
6E zeigt einen Equalisierungs-Segmentschaltkreis aus 6D, gemäß einer Ausführungsform der vorliegenden Offenbarung;
7A zeigt einen Verstärker mit geerdetem Gate („groundedgate amplifier“), gemäß einer Ausführungsform der vorliegenden Offenbarung;
7B zeigt einen Justierbaren-Bias-Generator, gemäß einer Ausführungsform der vorliegenden Offenbarung;
7C zeigt ein Verfahren zum Justieren eines Offset-TrimmMechanismus („offset trim mechanism“), gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung;
8A ist ein Blockdiagramm, das einen Prozessor/Chip zeigt, der die Transmitter- und Empfänger-Schaltkreise für massebezogene asymmetrische Signalübertragung aufweist, gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung; und
8B ist ein Blockdiagramm, das ein Computersystem zeigt, das zum Implementieren eines oder mehrerer Aspekte der vorliegenden Offenbarung konfiguriert ist.

DETAILLIERTE BESCHREIBUNG
In der nachfolgenden Beschreibung werden zahlreiche spezifische Details dargelegt, um ein genaueres Verständnis der vorliegenden Erfindung bereitzustellen. Es wird aber für den Fachmann ersichtlich sein, dass die vorliegende Erfindung ohne ein oder mehrerer dieser spezifischen Details ausgeübt werden kann. In anderen Fällen sind wohlbekannte Merkmale nicht beschrieben worden, um eine Verschleierung der vorliegenden Erfindung zu vermeiden.
Ein System für asymmetrische Signalübertragung mag konstruiert werden, das ein von den Netzwerken der elektrischen Energieversorgung als den gemeinsamen Signalrückleitungsleiter sowie als die gemeinsame Referenzspannung verwendet. Während jede der elektrischen Energieversorgungen, oder sogar ein Netzwerk auf einer Spannungsstufe, die nicht als eine elektrische Energieversorgung verwendet wird, dazu gebracht werden kann, als den gemeinsamen Signalrückleitungsleiter und die gemeinsame Referenzspannung zu funktionieren, wird der Masseanschluss, wie hierin weiter beschrieben, bevorzugt. Obwohl massebezogene („ground referenced“) Signalübertragung in den folgenden Paragraphen beschrieben wird und in den Zeichnungen dargestellt ist, gelten die gleichen Techniken demzufolge auch für ein Signalübertragungssystem, das auf das positive Versorgungsnetzwerk (Vdd) oder auf irgendeinen neu eingeführten gemeinsamen Anschluss bezogen ist.
3A zeigt ein massebezogenes System 300 für asymmetrische Signalübertragung, gemäß dem Stand der Technik. Damit das massebezogene System 300 für asymmetrische Signalübertragung ordnungsgemäß funktioniert, muss die Transmittervorrichtung 301 ein Paar von Spannungen ±Vline treiben, die um Masse symmetrisch und als das symmetrische Spannungspaar 305 dargestellt ist. Ein Schaltkondensator-DC-DC-Wandler wird zum Erzeugen der zwei Signalspannungen +/-Vs verwendet, und ein konventioneller Transmitter treibt dann ±Vline in die Signalleitung 307 hinein. +/-Vs werden von der „richtigen“ („real“) elektrischen Energieversorgung zu der Vorrichtung erzeugt, die eine viel höhere Spannung zu sein vermutet wird. Die Versorgungsspannung für die Vorrichtung mag beispielsweise um etwa 1 Volt sein, wobei die +/-Vs-Spannungen um etwa +/- 200 mV sein mögen.
In dem massebezogenen Signalübertragungssystem 300 ist die Masse-(GND)-Ebene 304 die einzige Referenzebene, auf die die Signalübertragungsleitungen bezogen sind. Bei der Empfängervorrichtung 302 ist der Terminierungswiederstand Rt zu einer gemeinsamen Verbindung an der GND-Ebene zurückgeführt, so dass Signalübertragungsströme nicht über irgendeinen anderen Leiter zurück zu der Transmittervorrichtung 301 fließen können, wodurch das oben in Verbindung mit den 2A und 2B beschriebenes Problem des Stromsplittens vermieden werden kann.
Mit Rückbezug auf 3A ist die Größe |Vline| der Linienspannung normalerweise größer als die Signalübertragungs-Versorgungsspannung |Vs|. Wenn die Transmittervorrichtung 301 zum Beispiel einen mit eigener Quelle terminierten Spannungsmodus-Transmitter („self-source terminated voltage-mode transmitter) benutzt, besteht der Transmitter (begrifflich) aus einem Paar datengetriebenen Switches, die mit einem Terminierungswiderstand in Reihe geschaltet sind. Wenn der Transmitter an die Impedanz der Signalübertragungsleitung 307 angepasst („impedance-matched“) ist, dann ist |Vline| = 0,5|Vs|.
Die GND-Ebene 304 und das Netzwerk (nicht gezeigt) definieren auch die Signalreferenzspannung. Das GND-Netzwerk ist vorteilhafterweise die niedrigste Impedanz und robustestes Netzwerk in einem System, insbesondere einem mit mehreren elektrischen Energieversorgungen. Folglich sind die Spannungsunterschiede zwischen verschiedenen Punkten in dem GND-Netzwerk so gering wie es innerhalb der Kostenbeschränkungen möglich ist. Demzufolge wird das Referenzrauschen auf die kleinstmögliche Amplitude reduziert. Da die Referenzspannung ein Versorgungsanschluss (GND) ist, und nicht intern oder extern erzeugt wird, gibt es keine Anpassungsproblematik zwischen Signal und Referenzspannung, die gelöst werden muss. Um es kurz zu fassen, werden die meisten von den in Verbindung mit den 2A, 2B und 2C skizzierten Problemen dadurch vermieden, dass GND 304 als die Referenzspannung ausgewählt wird.
Das GND-Netzwerk ist auch eine gute Wahl für den gemeinsamen Signalrückleiter (oder Netzwerk) sowie für die gemeinsame Referenzspannung, da es das Energieversorgungs-Sequenzierungsproblem („power supply sequencing problem“) vermeidet, das, wenn die zwei Kommunikationsvorrichtungen von unterschiedlichen positiven elektrischen Energieversorgungen versorgt werden, auftritt.
Die Probleme bezüglich Referenzspannung und Signalrückpfad werden begrifflich gelöst auf Kosten der Einführung von zwei neuen elektrischen Energieversorgungen zum Erzeugen der ±Vs-Spannungen (innerhalb der Transmittervorrichtung 301), die für symmetrische Signalübertragung auf der Signalleitung 307 benötigt werden. Die ingenieurmäßige Hauptherausforderung ist demzufolge, wie die ±Vs-Spannungen unter Verwendung der Versorgungsspannung effizient erzeugt werden können.
Unter der Annahme, dass eine Eingangsoffsetspannung der Empfängervorrichtung 302 annulliert werden kann, und dass das eingangsbezogene thermische Rauschen in dem Bereich um 1mV Effektivwert („root-mean-square“) ist, muss etwa 50mV von Signal bei der Eingang zu der Empfängervorrichtung 302 entwickelt werden, um nicht-kompensierte Offsets, Nebensprechen, begrenzte Verstärkung, andere begrenzte Störquellen und thermisches Rauschen (nicht begrenzte Störquellen) zu überwinden. Unter der Annahme, dass die Signalleitung 307 bei dem Transmitter (wie hierin weiter beschrieben wird) ausgeglichen („equalized“) wird, muss um etwa ±Vs = ±200mV auf den zwei Signalübertragungsenergieversorgungen (+Vs und -Vs) entwickelt werden, unter Annahme der Terminierung mit eigener Quelle („self-source termination“).
Energieversorgungsspannungen für CMOS werden relativ langsam skaliert, so für die nächsten Generationen der Technologie wird es erwartet, dass die Vdd-Versorgung für Kernvorrichtungen in dem Bereich von 0,75 bis 1 Volt sein wird. Die symmetrischen Vss-Spannungen sind folglich ein kleiner Anteil der Versorgungsspannung. Die effizientesten Spannungsregler zum Wandeln einer relativ hohen Spannung in eine niedrige Spannung sind Schaltkondensator-DC-DC-Wandler.
3B zeigt einen Schaltkondensator-DC-DC-Wandler 310, der zum Erzeugen +Vs konfiguriert ist, gemäß dem Stand der Technik. Der Schaltkondensator-DC-DC-Wandler 310 ist zum Erzeugen +Vs aus einer viel höheren Vdd-Energieversorgungsspannung konfiguriert. Beim Erzeugen der positiven Energieversorgung +Vs arbeitet der Wandler 310 in zwei Phasen. Während φ1 wird der „fliegende“ Kondensator Cf entladen und beide Anschlüsse von Cf werden zu GND getrieben. Ein fliegender Kondensator hat zwei Anschlüsse und keiner von den zwei Anschlüssen ist direkt an einer elektrischen Energieversorgung gekoppelt, zum Beispiel Vdd oder GND. Während φ2 wird Cf auf Vdd-Vs aufgeladen; der Ladestrom fließt durch Cf und dann in die Last, Rload, hinein. Ein Bypass-/Filter-Kondensator Cb, der eine viel größere Kapazität als Cf hat, speichert die Versorgungsspannung +Vs und stellt während der φ1-Intervalle Strom für die Rload bereit.
3C zeigt einen Schaltkondensator-DC-DC-Wandler 315, der zum Erzeugen -Vs konfiguriert ist, gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie der Schaltkondensator-DC-DC-Wandler 310 ist der Schaltkondensator-DC-DC-Wandler 315 zum Erzeugen -Vs aus einer viel höheren Vdd konfiguriert. Der Schaltkondensator-DC-DC-Wandler 315, der die negative Versorgungsspannung -Vs erzeugt, ist topologisch identisch mit dem Schaltkondensator-DC-DC-Wandler 310, aber die Ladeschalter („charging switches“) sind umgestellt. Während φ1 wird Cf auf Vdd geladen. Während φ2 wird Cf in die Last, Rload, hinein entladen. Da der linke Anschluss von Cf positiver als der rechte Anschluss ist, wird die Spannung auf Rload für jeden Zyklus mehr negativ getrieben.
Der Strom, der von einem der Schaltkondensator-DC-DC-Wandler 310 oder 315 an die Last geliefert wird, ist proportional zu der Kapazität Cf, der Frequenz des φ1/φ2-Takts und der Differenz zwischen Vdd und Vs. Wenn die zwei Versorgungen, +Vs und -Vs, für das asymmetrische massebezogene Signalübertragungssystem 300 unter Verwendung der Schaltkondensator-DC-DC-Wandler 310 und 315 erzeugt wird, hängt der Strom, der von jedem der Schaltkondensator-DC-DC-Wandler 310 und 315 gezogen wird, von den zu transmittierenden Daten ab. Wenn Data = 1, wird Strom von +Vs an die Signalübertragungsleitung 307 durch die Transmittervorrichtung 301 geliefert, und die -Vs-Versorgung wird entlastet („unloaded“). Wenn Data = 0, wird Strom von der -Vs-Versorgung geliefert und die +Vs-Versorgung wird entlastet.
Es gibt mindestens zwei signifikante Merkmale des massebezogenen asymmetrischen Signalübertragungssystem 300. Erstens, wenn die zwei Wandler die gleiche Effizienz haben, ist der von der Vdd-Versorgung gezogene Strom unabhängig von dem Datenwert, und diese Eigenschaft („characteristic“) vermeidet das Problem bzgl. simultaner Schaltung („simultaneous switching problem“), das in den meisten asymmetrischen Signalübertragungssystemen innewohnend („inherent“) ist. Insbesondere wird das in Zusammenhang mit den 2A und 2B beschriebene Problem bzgl. simultaner Schaltung vermeidet. Zweitens benötigen die zwei Schaltkondensator-DC-DC-Wandler 310 und 315 ein Steuersystem, um beim Begegnen variierender Lasten die jeweiligen Ausgangsspannungen +Vs und -Vs konstant zu halten. Es ist typischerweise nicht praktisch, den Wert des fliegenden Kondensators Cf und Vdd und Vs zu variieren, weswegen die Werte von Cf, Vdd und Vs nominell festgelegt worden sind. Die Frequenz des Schalttakts ist aber als Steuervariabel verfügbar.
3D zeigt ein Paar abstrakter Steuerungsschleifen für die zwei Schaltkondensator-DC-DC-Wandler 310 und 315 der jeweiligen 3B und 3C, gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Steuerungsschleife 322 vergleicht +Vs mit einer Energieversorgungsreferenzspannung Vr, und falls V(Vs) < V(Vr), dann wird die Frequenz von φ1 und φ2 erhöht, um mehr Strom in die Last hinein zu pumpen. Die Steuerungsschleife 324 funktioniert dadurch, dass sie eine Spannung halbwegs zwischen +Vs und -Vs mit GND vergleicht und dadurch versucht, die Versorgungsspannungen +Vs und -Vs symmetrisch um GND herum zu halten.
Während die Steuerungsschleifen und Wandler 320 System wie in 3D gebaut werden könnte, würden die zwei Steuerungsschleifen 322 und 324 wahrscheinlich ziemlich komplex sein, da die Steuerungsschleifen 322 und 324 eine 100%-Variation in der Last, Rload, handhaben müssen mögen. Steuern der Welligkeit („ripple“) auf +Vs und -Vs erfordert das Betreiben der Schaltkondensatoren Cf bei einer hohen Frequenz und das Verwenden eines großen Speicherkondensator Cb. In der Praxis müssten die Takte φ1, φ2, ψ0 und ψ1 wahrscheinlich mehrfache Phasen ausgeben und eine Bank mehrfacher Schaltkondensatoren treiben, die jeweils auf einer anderen Phase arbeiten. Kurz gesagt erfordert eine solche Lösung eine signifikante Komplexität und verbraucht eine große Oberfläche in Form von Schaltkreisen auf einem Silizium-Die.
Das Erzeugen eines Spannungspegels für das asymmetrische Signal mag durch Kombinieren eines Transmitters und der Schaltkondensator-DC-DC-Energieversorgung in einer einzigen Einheit, die auch einen 2:1-Taktgesteuerten-Datenmultiplexer aufweist, wobei die Komplexität und große Oberfläche von gesteuerten Schaltkondensatorwandlern vermieden werden können. Statt einer Schaltkondensator-Energieversorgung bei einer mittels einer Steuerungsschleife gesteuerten Frequenz, werden die Schaltkondensatoren bei der Datentaktrate getrieben. Daten werden auf die Linie getrieben, durch Steuern des Ladens/Entladens von fliegenden Kondensatoren gemäß dem zu transmittierenden Datenwert.
4A zeigt einen datengetriebenen Ladungspumpe-Transmitter 400 gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Struktur des datengetriebenen Ladungspumpe-Transmitters 400 kombiniert einen 2:1-Datenmultiplexer mit einem Ladungspumpe-DC-DC-Wandler. Der datengetriebenen Ladungspumpe-Transmitter 400 multiplext einen Halbrate-di-Datenbitstrom (half-rate di-bit data stream‟), dat{1,0}, in einen Vollrate-Bitstrom in einer solchen Weise, dass dat1 transmittiert wird, wenn clk = HI, und dat0 transmittiert wird, wenn clk = LO. Das Verhältnis zwischen den clkP- und Datensignalen ist in den Takt- und Datensignalen 407 gezeigt.
Die obere Hälfte der Struktur, welche die Subschaltkreise 401 und 402 enthält, ist die dat1-Hälfte des Multiplexers, wobei dat1P = HI und dat1N = LO, when dat1 = HI. Während clk = LO (clkP = LO und clkN = HI), wird Cf1p auf Masse der Versorgungsspannung entladen und beide Anschlüsse des Cflp kehrt auf GND zurück. Während Cflp entladen wird, wird Cf1n auf die Versorgungsspannung aufgeladen. Mit anderen Worten wird während einer negativen Phase des Takts (als clkN = HI) jeder der Kondensatoren Cflp und Cf1n mittels Vorlade- und fliegender-Kondensator-Schaltkreise, die in den Subschaltkreisen 401 und 402 enthalten sind, auf eine Versorgungsspannung vorgeladen. Cflp und Cf1n werden jeweils auf der Versorgungsspannung entladen und geladen.
Während einer positiven Phase des Takts, wenn clk auf HI geht (clkP = HI und clkN = LO), gibt ein der zwei Kondensatoren Cflp und Cf1n in Abhängigkeit von dem Wert von dat1 Ladung in die Signalübertragungsleitung 405 hinein. Wenn zum Beispiel dat1 = HI, wird Cflp auf Vdd-Vline aufgeladen und der Ladestrom treibt die Signalübertragungsleitung 405. Der Spannungspegel, auf den die Signalübertragungsleitung 405 getrieben wird, hängt zumindest von den Werten der Cf1p, CfOp, Cf1n und Cf0n, dem Wert der Vdd, der Impedanz R0 und der Frequenz des Takts ab. In einer Ausführungsform der vorliegenden Offenbarung werden die Werte von Cflp, CfOp, Cf1n, Cf0n, Vdd, R0 und der Taktfrequenz zur Designzeit („design time“) festgelegt, um die Signalübertragungsleitung 405 auf einen Spannungspegel im Bereich von etwa 100mV zu treiben. Cf1n ist unverändert und verbleibt aufgeladen. Demzufolge wird Cf1n auf der nächsten clk=LO-Phase keinen Strom konsumieren. Falls, auf der anderen Seite, dat1 = LO, dann verbleibt Cflp entladen und Cf1n entlädt in die Signalübertragungsleitung 405 hinein, wodurch die Spannung auf der Signalübertragungsleitung 405 tief auf -Vline getrieben wird. Während der positiven Phase des Takts wird einen 2:1-Multiplexervorgang von Multiplexer- und Entlade-Schaltkreisen, die in den Subschaltkreisen 401 und 402 enthalten sind, ausgeführt, um einen der zwei Kondensatoren dafür auszuwählen, die Signalübertragungsleitung 405 zu treiben, um dat1 zu transmittieren.
Die untere Hälfte des datengetriebenen Ladungspumpe-Transmitters 400, welche die Subschaltkreise 403 und 404 enthält, führt die gleichen Funktionen aus, aber auf der entgegengesetzten Phase („opposite phase“) von clk, und wird von dat0 gesteuert.
Da keiner Ladungsspeicherkondensator (außer der mit dem Output assoziierten parasitären Kapazität, die möglicherweise eine Schutzvorrichtung gegen elektrostatische Entladung enthält) vorhanden ist, wird es wahrscheinlich signifikante Welligkeit („ripple“) in dem Spannungspegel auf der Signalübertragungsleitung 405 geben. Die Welligkeit in dem Spannungspegel wird, was wichtig ist, bei der Bitrate sein, mit welcher die Daten auf die Signalübertragungsleitung 405 getrieben werden. Wenn es signifikante Dämpfung der Symbolrate („symbol-rate attenuation“) in dem Kanal zwischen der transmittierende Vorrichtung und der empfangenden Vorrichtung gibt, wobei der Kanal hauptsächlich aus der Signalübertragungsleitung 405 und der mit der der Signalübertragungsleitung 405 assoziierten Masseebene („ground plane“) besteht, die typischerweise Package- und Leiterplattenleitungen aufweisen, wird die Welligkeit in dem Spannungspegel stark gedämpft.
Es gibt eine Anzahl von redundanten Elementen in dem datengetriebenen Ladungspumpe-Transmitter 400. Figure 4B zeigt einen mit CMOS-Transistoren implementierten datengetriebenen Ladungspumpe-Transmitter 410, der im Vergleich mit dem datengetriebenen Ladungspumpe-Transmitter 400, der in 4A gezeigt ist, gemäß einer Ausführungsform der vorliegenden Offenbarung.
Die Vorlade-mit-fliegenden-Kondensator-Subschaltkreise 413 und 414 laden während der negativen Phase des Takts die Kondensatoren Cflp und Cf1n vor, und laden während der positiven Phase des Takts die Kondensatoren CfOp und Cf0n vor. Die Transistoren, die nicht mit in den Vorlade-mit-fliegenden-Kondensator-Subschaltkreisen 413 und 414 enthalten sind, bilden den Multiplexer-und-Entlade-Subschaltkreis, der die Signalübertragungsleitung 415 basierend auf dat1 und dat0 treibt.
Da das Ausgangssignal auf Spannungen, die unterhalb der niedrigste Versorgungsspannung (Masse) sind, getrieben wird, werden einige der Vorrichtungen in dem datengetriebenen Ladungspumpe-Transmitter 410 bei ungewöhnlichen Bedingungen betrieben. Zum Beispiel, wenn die Signalübertragungsleitung 415 auf -Vs getrieben wird, werden die Ausgangs-Source/Drain-Anschlüsse der Multiplex-Transistoren 416 und 417 unter Masse getrieben, so dass deren assoziierten N+/P-Übergänge („N+/P junctions“) in Durchlassrichtung vorgespannt („forward biased“) sind. Diese Bedingung wird keine große Schwierigkeit darstellen, vorausgesetzt, dass der Signalswing auf wenigen 100 Millivolt begrenzt ist. In Fällen, bei denen in Durchlassrichtung vorgespannte Übergänge zu einem Problem werden, mögen die negativgetriebenen NMOS-Transistoren, die für den datengetriebenen Ladungspumpe-Transmitter 410 benötigt werden, in einem isolierten P-Substrat innerhalb eines tiefen N-Brunnens („NWell“) implementiert werden, unter der Voraussetzung, dass solche Strukturen in der betroffenen Herstellungsprozesstechnologie verfügbar sind. Die isolierten P-Substrate können unter Verwendung einer zusätzlichen Ladungspumpe, welche aber keine großen Ströme liefern muss, auf eine sich unter Masse befindende Spannung vorgespannt werden. Negativ vorgespannte P-Substrate verhindern Vorwärtsleiten („forward conduction“) in den Source/Drain-Übergängen der Vorrichtung(en).
Es gibt ein zusätzliches Problem, das von Negativ-Übergang-Signalen („negative-transitioning signals“) bereitet wird. Nimmt an, dass die Signalübertragungsleitung 415 auf -Vs während clkP = 1 getrieben wird, wenn der Multiplextransistor 416 aktiviert wird. Die Gates von sowohl dem Vorladetransistor 418 als auch dem Multiplextransistor 417 werden auf 0 Volt (Masse) getrieben. Eine der Source/Drain-Anschlüsse von jedem der Vorladetransistor 418 und Multiplextransistor 417 ist aber jetzt auf einer negativen Spannung, und werden demzufolge die Source-Anschlüsse der jeweiligen Vorrichtungen. Da die Gate-zu-Source-Spannungen jetzt positiv sind, werden die Vorladetransistor 418 und Multiplextransistor 417 eingeschaltet und werden dazu neigen, das Negativ-Gehende-Ausgangssignal dadurch festzuhalten, dass sie Strom an Masse leiten und den verfügbaren negativen Schwing begrenzen. Dieses Leiten von Strom wird aber nicht signifikant, vor die negativgehende Spannung sich die Spannungsschwelle des Vorladetransistors 418 und Multiplextransistors nähert, und in der Praxis ist der Festhaltestrom („clamp current“) gering, vorausgesetzt, dass -Vs nicht mehr als 100 mV oder so unter Masse abfällt. In Prozessen, die mehrere Spannungsschwellen bereitstellen, mag es vorteilhaft sein, Transistoren mit hohen Spannungsschwellen zu benutzen, um Elemente eines jeden der datengetriebenen Ladungspumpe-Transmitter 410, die auf Spannungen unterhalb Masse getrieben werden mögen, zu implementieren.
4C zeigt einen datengetriebenen Ladungspumpe-Transmitter 420, der mit CMOS-Gattern und -Transistoren implementiert ist, gemäß einer Ausführungsform der vorliegenden Offenbarung. Der datengetriebenen Ladungspumpe-Transmitter 420 vermeidet den Bedarf an reihengeschaltete Vorrichtungen („series devices“) in dem Datenmultiplexing-Bereich des Ladungspumpe-Transmitters. Die NOR-Gatter, die !clkN*!dat1P und !clkP•!dat0P vorberechnen, mögen in der Praxis durch NANDs und Inverter ersetzt werden, da Reihen-PFETs in den meisten modernen Prozessen langsam sind. Die extra Verzögerung durch den Inverter kann in gewissem Maßen mittels Dimensionierung („sizing“) der Transistoren ausgeglichen („balanced“) werden.
Die Kondensatoren Cf1p und Cf1n werden während der negativen Phase des Takts vorgeladen und die Kondensatoren Cf0p und Cf0n werden während der positiven Phase des Takts vorgeladen. Ein 2:1-Multiplexer- und Entlade-Subschaltkreis treibt die Signalübertragungsleitung 425 basierend auf dat1 während der positiven Phase des Takts und basierend auf dat0 während des negativen Phase des Takts.
Falls es starke frequenzabhängige Dämpfung in dem Kanal gibt, mögen die jeweils in den 4B und 4C gezeigten datengetriebenen Ladungspumpe-Transmitter 410 und 420 einen Equalizer benötigen.
4D zeigt einen datengetriebenen Ladungspumpe-Transmitter 430, der einen Equalizer aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Vorlade-mit-fliegenden-Kondensator-Subschaltkreise 433 und 434 laden jeweils während der negativen Phase des Takts die Kondensatoren Cflp und Cf1n vor, und laden während der positiven Phase des Takts die Kondensatoren CfOp und Cf0n vor. Die Transistoren, die nicht mit in den Vorlade-mit-fliegenden-Kondensator-Subschaltkreisen 413 und 414 oder dem Equalizer 435 enthalten sind, bilden einen Multiplexer-und-Entlade-Subschaltkreis, der die Signalübertragungsleitung 432 während der positiven Phase des Takts basierend auf dat1 und während der negativen Phase des Takts basierend auf dat0 treibt. Die Schaltkreise zum Vorladen der fliegenden Kondensatoren und zum Multiplexen der di-Bit-Daten auf der Signalübertragungsleitung funktionieren in genau der gleichen Art und Weise wie der Transmitter 410 in 4B.
Ein kapazitiv gekoppelter Pulsmodus-Transmitter-Equalizer 435 („pulse-mode transmitter equalizer“) ist parallel mit dem datengetriebenen Ladungspumpe-Transmitter 430 verdrahtet. Wenn die Ausgabedaten ihre Werte ändern, schiebt oder zieht der Equalizer zusätzlichen Strom zu/aus der Signalübertragungsleitung 432, wodurch er während des Übergangs die Spannung der Signalübertragungsleitung 432 verstärkt. Die Equalizierungskonstante kann durch Ändern des Verhältnisses zwischen Ceq und Cf variiert werden. Der Equalizer 435 mag in einen Satz von Segmenten geteilt werden, wobei jedes Segment ein „Einschalten“ („„enable‟‟) haben würde. Durch Einschalten irgendeinen Anteil der Segmente kann Ceq in der Tat variiert werden, wodurch die Equalizierungskonstante variiert wird. Der Schaltkreis des datengetriebenen Ladungspumpe-Transmitters 430 mag als ein Array von identischen Segmenten ausgelegt werden, und das Hinzufügen von Einschaltungen zu jedem Segment ermöglicht, dass die Spannung des Signalübertragungsleitung 432 in Übereinstimmung mit Betriebsbedingungen justiert wird.
Es ist zu bemerken, dass das in 4D gezeigte Equalisierungsschema das Problem hat, dass der Equalizer 435 eine zusätzliche Gatter-Verzögerung („gate delay“) (den Inverter) nach der Multiplexerfunktion hat, weshalb die von dem Equalizer bereitgestellte Spannungsverstärkung relativ zu dem Übergang, der von dem datengetriebenen Ladungspumpe-Transmitter 430 heraus getrieben wird, ein bisschen verzögert sein wird. Falls notwendig, mögen die Takte, die den datengetriebenen Ladungspumpe-Transmitter 430 treiben, mittels einer Inverter-Verzögerung („inverter delay“) verzögert werden, oder der Equalizer 435 mag in einer dem datengetriebenen Ladungspumpe-Transmitter 430 identischen Bauweise implementiert werden. 4E zeigt einen Equalizer 440, der die Signalübertragungsleitungsspannung verstärkt, ohne eine zusätzliche Gatter-Verzögerung, gemäß einer Ausführungsform der vorliegenden Offenbarung. 4F zeigt noch einen anderen Equalizer, der fliegende Kondensatoren benutzt, die eher von Datenbits dat{1,0} als von dem Takt manipuliert wird, um bei Datenübergängen zusätzlichen Strom in die Signalübertragungsleitung zu treiben.
Die in den 4B, 4C und 4D gezeigten datengetriebenen Ladungspumpe-Transmitter 410, 420 und 430 befassen sich nicht mit dem Problem des Rücklaufstroms in dem Transmitter. Es wird erwünscht, das Splitten des Rücklaufstroms, das in konventionellen asymmetrischen Signalübertragungssystemen problematisch ist, zu vermeiden. Wenn aber die Signalübertragungsleitung in den datengetriebenen Ladungspumpe-Transmitter 410, 420 und 430 positivgetrieben wird, fließt Strom von der elektrischen Energieversorgung in die Signalübertragungsleitung hinein, so dass der Rücklaufstrom durch die Energieversorgung bei dem Transmitter fließen muss.
Der Stromfluss von der elektrischen Energieversorgung in die Signalübertragungsleitung hinein mag ziemlich effektiv dadurch abgeschwächt werden, dass ein Bypasskondensator zwischen der Versorgung und Signalerde („signal ground“) bereitgestellt wird, so dass das Meiste des Signalübertragungsstroms von dem Bypasskondensator gezogen wird, wodurch es dem Rücklaufstrom erlaubt wird, lokal an den Transmitter zu fließen. Hinzufügen eines kleinen Reihenwiderstands zwischen der elektrischen Energieversorgung und dem positiven Versorgungsanschluss des Transmitters wird die Wirkung dessen, dass der Rücklaufstrom dazu gezwungen wird, lokal zu dem Transmitter zu fließen, weiter steigern. Der kleine Reihenwiderstand isoliert zusammen mit dem Bypasskondensator die Versorgung von dem Wellenstrom, der zum Laden der fliegenden Kondensatoren benötigt wird, und isoliert auch den hochfrequenten Anteil des Signalrücklaufstroms.
5A zeigt einen Schaltkondensator-Transmitter 500, welcher Rücklaufstrom in das Massenetzwerk hinein leitet, gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Positivstrom-Wandlerabschnitte („positive-current converter portions“) des Schaltkondensator-Transmitters 500, die positive Wandler 512 und 514, sind im Vergleich mit den datengetriebenen Ladungspumpe-Transmittern 410, 420 und 430 derart modifiziert, dass der Strom, der von den positiven Wandlern 512 und 514 in die Signalübertragungsleitung 502 hinein fließt, nur in dem Massenetzwerk fließt. Cflp und CfOp werden erst auf die elektrische Versorgungsspannung vorgeladen und dann in die Signalübertragungsleitung 502 hinein entladen. Die negativen Wandlerabschnitte des Schaltkondensator-Transmitters 500 verbleiben im Vergleich mit den datengetriebenen Ladungspumpe-Transmittern 410, 420 und 430 unverändert, da die Ausgabeströme der negativen Wandler nur in dem GND-Netzwerk fließen. Der Schaltkondensator-Transmitter 500 enthält einen Equalizer 510, der unter Verwendung des Schaltkreises für Equalizer 435 oder 440 implementiert werden mag.
Durch Hinzufügen noch einiger Schalttransistoren zu dem Schaltkondensator-Transmitter 500 ist es möglich, das Massenetzwerk in zwei Teilen zu separieren: Ein internes Netzwerk zum Vorladen der fliegenden Kondensatoren und das externe Netzwerk, das Teil des Signalübertragungssystems ist. 5B zeigt einen Schaltkondensator-Transmitter, der separate Masserücklaufpfade für Vorlade- und Signalübertragungs-Ströme implementiert. Die Bauteile des Schaltkreises für die Negativantrieb-fliegenden-Kondensatoren („negative-drive flying capacitors“) Cf0n und Cf1n verbleiben die gleichen wie in der 5A. Die positive Wandler 522 und 523 wurden mit dem Hinzufügen von jeweils zwei Transistoren verändert. In dem positiven Wandler 522 trägt ein NMOSfet, der von clkN getrieben wird, Vorladestrom an das interne Energieversorgungsmassenetzwerk, das mit dem Bezugszeichen 524 gekennzeichnet ist. Wenn Daten aus diesem Wandler auf dat1P = 1 heraus getrieben wird, trägt ein zweiter NMOSfet, der von dat1P getrieben wird, den Signalrücklaufstrom an das Signalstromrücklaufnetzwerk, das mit Bezugszeichen 524 gekennzeichnet ist. Diese Anordnung verhindert, dass die Vorladeströme in den Wandlern 522 und 523 Rauschen in das Signalstromrücklaufnetzwerk hinein injizieren.
Ein praktisches Problem, das angegangen werden sollte, ist, dass Kondensatoren normalerweise auf-dem-Chip („on-chip“) unter Verwendung von Dünn-Oxid („thin oxide“) realisiert werden. Die Kondensatoren sind mit anderen Worten MOS-Transistoren, oft Varaktors (NMOS Caps). Diese Kondensatorstrukturen haben parasitäre Kapazitäten zwischen ihren Anschlüssen und dem Substrat und umgebenden Leitern, und sind normalerweise etwas asymmetrisch. Ein NMOS-Varaktor hat zum Beispiel ein Gatter mit meistens vorteilhaften Überlappungskapazitäten mit den Source- und Drain-Anschlüssen des NMOS-Varaktors, aber der NWell-Körper, der mit den Source- und Drain-Anschlüssen ohmsch verbunden ist, hat eine Kapazität zu dem P-Substrat. Im Falle von fliegenden Kondensatoren muss die parasitäre Kapazität (die optimal auf der signalübertragenden Seite des Kondensators angeordnet ist) aufgeladen und entladen werden bei jedem Zyklus. Der Strom, der die parasitäre Kapazität auflädt, ist nicht zum Treiben der Signalübertragungsleitung verfügbar. Die parasitäre Kapazität reduziert zusammen mit Schaltverlusten die Effizienz des Schaltkondensator-Transmitters 500.
Die Ceqa-Kondensatoren in dem Equalizer 510 der 5B sind geerdet, so dass die Wandlerschaltkreise, die die Ceqa-Kondensatoren verwenden, wahrscheinlich effizienter sind als die Wandler, die fliegende Kondensatoren Ceqb verwenden. Die bessere Effizienz der Ceqa-Kondensatoren relativ zu den Ceqb-Kondensatoren mag durch unterschiedliches Dimensionieren von Ceqa und Ceqb kompensiert werden.
5C zeigt einen „Brücken“-Ladungspumpe-Transmitter 540 („„bridge‟ charge pump transmitter‟), in welchem der Ausgabestrom nur in dem Signalstromrücklaufnetzwerk 547 fließt, während der Vorladestrom nur in dem internen Massenetzwerk der Energieversorgung fließt, gemäß einer Ausführungsform der vorliegenden Offenbarung. Während das interne Massenetzwerk der Energieversorgung und das Signalstromrücklaufnetzwerk 547 zwecks Rauschisolation separate Netzwerke sind, verbleiben sie nominell auf dem gleichen Potential, da der Teil des Signalstromrücklaufnetzwerks, der außerhalb des Chips in dem „Kanal“ ist, mit dem Masse bzw. Erde der elektrischen Energieversorgung geteilt („shared“) wird. In dem „Brücken“-Ladungspumpe-Transmitter 540 wird ein einziger fliegender Kondensator Cf1 und Cf0 für jede Phase des Takts (clk, wobei clkN der invertierte clk ist) verwendet. Mit Bezug auf den Schaltkondensator-Wandler 542 wird der fliegende Kondensator Cf1 in dem Vorlade-mit-fliegendem-Kondensator-Subschaltkreis 541 auf die Versorgungsspannung vorgeladen, wenn clk=LO. Bei clk=HI gibt der fliegende Kondensator Cf1 die Ladung in die Signalübertragungsleitung 545 hinein, wobei die Signalübertragungsleitung 545 auf HI gezogen wird, wenn dat1=HI, und wobei die Signalübertragungsleitung 545 auf LO gezogen wird, wenn dat1=LO.
Der Schaltkondensator-Wandler 544 führt bei der entgegengesetzten Phase des Takts den gleichen Vorgang aus und wird von dat0 gesteuert. Genauer gesagt wird der fliegende Kondensator Cf0 in dem Vorlade-mit-fliegendem-Kondensator-Subschaltkreis 543 auf der Versorgungsspannung vorgeladen, wenn clk=HI. Bei clk=LO gibt der fliegende Kondensator Cf0 die Ladung in die Signalübertragungsleitung 545 hinein, wobei die Signalübertragungsleitung 545 auf HI gezogen wird, wenn dat0=HI, und wobei die Signalübertragungsleitung 545 auf LO gezogen wird, wenn dat0=LO. Die Transistoren innerhalb der Schaltkondensator-Wandler 542 und 544, die nicht in den Vorlade-mit-fliegendem-Kondensator-Subschaltkreisen 541 und 543 angeordnet sind, bilden einen 2:1-Multiplexer-und-Entlade-Subschaltkreis.
In dem „Brücken“-Ladungspumpe-Transmitter 540 mag der Vorladestrom von dem Strom in dem Signalstromrücklaufnetzwerk 547 separiert werden. Wenn zum Beispiel der Signalstromrücklaufnetzwerk 547 von den anderen Masseversorgungen isoliert ist, dann fließt der Vorladestrom nicht in die Signal-Masse 547 hinein und erzeugt folglich kein Rauschen in dem Netzwerk, das an das Signalstromrücklaufnetzwerk 547 gekoppelt ist. Es wird darauf hingewiesen, dass die vier getakteten NFETs in jeder der „Brücken“-Verbindungen in 2 Vorrichtungen „logisch“ heruntergebracht („collapsed“) werden mögen. Während der fliegenden Kondensator Cf1 (oder Cf0) aber vorgeladen wird, schaltet („is toggling“) das dazugehörende Datenbit und es bestehen gute Möglichkeiten, dass beide datP- und datN-getriebenen NFETs zur gleichen Zeit während der Kommunikation eingeschaltet werden mögen, wodurch Strom von dem Vorladen weggezogen wird. In der Praxis solten die vier getakteten NFETs folglich nicht heruntergebracht werden.
Um zu vermeiden, dass die vier NFETs, die in jedem der Signalstrompfade in Reihe geschaltet sind, vergrößert („size-up“) werden müssen, Vorrichtungen in dem „Brücken“-Ladungspumpe-Transmitter 540, mögen vorberechnende Gatter („pre-computing gates“) verwendet werden. 5D zeigt einen Brückentransmitter mit vorberechnenden Gattern 550, gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Verzögerung („delay“) in den Taktsignalen wird durch Gattern („gating“) der Taktsignale clkN und clkP mit den Datensignalen dat1N, dat1P, dat0P und dat0N ausgeglichen. Das Gattern erlaubt, dass die Verzögerung der Signale in dem Transmitter 550 eng an Verzögerungen in dem Equalizer 553 angepasst wird, da beide die gleiche Anzahl von logischen Stufen aufweisen. Die Verzögerung durch den Multiplexer und durch den ersten Inverter in dem Equalizer 553 entspricht ungefähr der Verzögerung der NAND-Gatter und der mit den NAND-Gattern assoziierten Invertern in den vorberechnenden Gattern, die d1N, clkP und so weiter erzeugen. Die Verzögerung durch den Inverter, der den Equalizierungskondensator Ceq direkt antreibt, kann in ähnlicher Weise so gemacht werden, dass sie an die Verzögerung durch den zwei Sätze von vier „Brücken“-Transistoren, die Ausgangsstrom in die Signalübertragungsleitung 557 hinein treiben, angepasst wird.
Abhängig von Details bezüglich Herstellungsprozesse, mag der Brückentransmitter mit vorberechnenden Gattern 550 weniger Gesamtleistung („overall power“) bereitstellen, aber auf Kosten von etwas zusätzlichem Jitter, der durch Energieversorgungsrauschen induziert wird, im Vergleich mit dem „Brücken“-Ladungspumpe-Transmitter 540 und dem Schaltkondensator-Transmitter 500.
Die Schaltkreise des Brückentransmitters mit vorberechnenden Gattern 550 mag auf signifikant weniger Platz als der Schaltkondensator-Transmitter 500 ausgelegt („laid out“) werden, da die fliegenden Kondensatoren in dem Vorlade-mit-fliegendem-Kondensator-Subschaltkreis 555 in jedem Zyklus verwendet werden, so dass es nur halb so viele fliegende Kondensatoren in Vergleich mit dem Schaltkondensator-Transmitter 500 der 5A und den datengetriebenen Ladungspumpe-Transmittern 400, 410, 420 und 430 der jeweiligen 4A, 4B, 4C und 4D.
Der Brückentransmitter mit vorberechnenden Gattern 550, der „Brücken“-Ladungspumpe-Transmitter 540 und der Schaltkondensator-Transmitter 500 enthalten jeweils einen Abschlusswiderstand R0 auf der Signalübertragungsleitung. Falls ein Transmitter rückseitig abgeschlossen („back-terminated“) ist, sollte der Abschlusswiderstand größer als die Kennimpedanz der Signalübertragungsleitung dimensioniert werden, da die Ladungspumpen keine ideellen Stromgeneratoren sind. In einigen Fällen mag rückseitiges Abschließen nicht notwendig sein, und wenn dem so ist, dann müssen die Ladungspumpen nur ½ des Stroms bereitstellen im Vergleich mit einer Signalübertragungsleitung, die abgeschlossen ist. Die Eliminierung des rückseitigen Abschließens ist eine Möglichkeit für signifikante Energieeinsparungen.
Eine Ermittlung („determination“) mag diesbezüglich gemacht werden, in wie fern die benötigten fliegenden Kondensatoren in der Praxis in einer CMOS-Herstellungstechnologie realisiert werden mögen. Nimmt an, dass ±100mV in eine rückseitig abgeschlossene 50Ω Signalübertragungsleitung hinein geliefert werden soll. Die Ladungspumpen müssen jeweils 100mV/25Ω = 4mA an Strom lagern („source“). Unter Verwendung von I = CdV/dt, wobei dV = V(Vdd)-V(line) und dt = 1 UI, mag die erforderliche Kapazität berechnet werden, sobald die Bitrate der Daten bekannt ist. Nimmt an, dass V(Vdd)=0,9V und 1 UI = 50psek, dann ist C = 250fF. Ein 250fF-Kondensator ist einfach realisierbar in einem CMOS-Herstellungsprozess. Die Kapazität von einem NMOS-Varaktor in einem typischen 28 Mikron CMOS-Prozess ist um etwa 50fF/µ2, so die fliegenden Kondensatoren werden wenige µ2 von Oberfläche ausmachen. Im Allgemeinen müssen die fliegenden Kondensatoren wegen Schaltverluste und parasitärer Kapazitäten größer dimensioniert werden als es für den benötigten berechneten Wert notwendig ist.
Die Transmitter, Brückentransmitter mit vorberechnenden Gattern 550, der „Brücken“-Ladungspumpe-Transmitter 540 und der Schaltkondensator-Transmitter 500 treiben der Spannung der Signalübertragungsleitung auf einen festen Anteil („fraction“) der Versorgungsspannung, wobei der Anteil von der Betriebsfrequenz (Bitrate der Daten) und von der Größe der fliegenden Kondensatoren abhängt. Die Versorgungsspannung ist normalerweise zum Variieren mit ±10% spezifiziert, so eine direkte Implementierung des Brückentransmitters mit vorberechnenden Gattern 550, des „Brücken“-Ladungspumpe-Transmitters 540 und des Schaltkondensator-Transmitters 500 wird die Signalspannung bei einer Variation mit einem ähnlichen Anteil belassen.
Falls es notwendig ist, den Spannungsschwing der Signalübertragungsleitung auf eine engere Toleranz als die Energieversorgungsvariation zu halten, mögen die Transmitter (und der Equalizer) in einer Steuerungsschleif enthalten werden. 5E zeigt eine Reglerschleife 560 zum Steuern der Spannung auf der Signalübertragungsleitung 565, gemäß einer Ausführungsform der vorliegenden Offenbarung. In der Reglerschleife 560 funktionieren der Schaltkondensator-Transmitter 570 und einen Equalizer (nicht gezeigt) nicht von Vdd, sondern von einer geregelten Spannung Vreg, welche nominell niedriger als die niedrigste erwartete Spannung auf der Chip-Spannungsversorgung Vdd gesetzt ist. Das Hauptregelelement ist ein Durchgangstransistor Ppass, der einen großen Filterkondensator Cfilt auflädt. Der Durchgangstransistor wird von einem Komparator getrieben, der eine Referenzspannung Vref, die auf die gewünschte Leitungsspannung gesetzt ist, und Vrep, die Ausgabe eines Schaltkondensator-Wandler-Replikats 572, vergleicht.
Das Schaltkondensator-Wandler-Replikat 572 ist eine vielleicht skalierte Kopie von einem der datengetriebenen Schaltkondensator-Wandler in dem Transmitter 570. Das Schaltkondensator-Wandler-Replikat 572 taktet („cycles“) auf jedem clk (jeder Polarität von clk kann verwendet werden), und treibt dadurch einen (vielleicht skalierten) Widerstand 574, der einen Widerstandswert hat, der entweder gleich der Impedanz der Signalübertragungsleitung 565 (in dem Fall, wo der Transmitter 570 keinen rückseitigen Abschluss hat) oder gleich der Hälfte der Impedanz der Signalübertragungsleitung 565 (in dem Fall, wo der Transmitter 570 einen rückseitigen Abschluss hat). Die Last des Schaltkondensator-Wandler-Replikats 572 enthält einen großen Kondensator Crep, um Welligkeit von dem Vrep-Ausgang zu entfernen. Regler, wie zum Beispiel die Reglerschleife 560, sind normalerweise so ausgelegt, dass der Ausgangsfilter („output filter“) (Cfilt) die dominante Polstelle in der Übertragungsfunktion des geschlossenen Regelkreises bildet. Zusätzliche Elemente (nicht gezeigt) mögen in dem Schaltkreis enthalten sein, um die Schleife zu stabilisieren.
5F zeigt ein Verfahren zum Vorladen eines Subschaltkreises mit fliegendem Kondensator und zum Treiben der Signalübertragungsleitung auf verschiedenen Phasen des Takts, gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung. Obwohl die Verfahrensschritte in Verbindung mit den datengetriebenen Ladungspumpe-Transmittern 400, 410, 420 und 430 von den 4A, 4B, 4C und 4D, dem Schaltkondensator-Transmitter 500 von der 5A, dem Brücken-Ladungspumpe-Transmitter 540 von der 5C und dem Brücken-Transmitter 550 von der 5D beschrieben wird, werden normale Fachleute verstehen, dass jedes System, das zum Ausführen der Verfahrensschritte, in beliebiger Reihenfolge, konfiguriert ist, im Umfang der Offenbarung liegt.
Die zwei unterschiedlichen Taktphasen enthält eine positive Phase, während clkP auf HI ist, und eine negative Phase, während clkN auf HI ist. Die Daten werden in zwei Signale geteilt, dat0 und dat1, wobei dat0 gültig ist, wenn clkN auf HI ist, und dat1 gültig ist, wenn clkP auf HI ist. Beim Schritt 585 wird ein erster fliegender Kondensator Cf während der positiven Phase des Takts von einem Vorlade-mit-fliegendem-Kondensator-Subschaltkreis vorgeladen. Beim Schritt 587 wird während der positiven Phase des Takts ein zweiter fliegender Kondensator von einem Multiplexer-Entlade-Subschaltkreis entladen und die Signalübertragungsleitung (auf HI oder auf LO) von dem Multiplexer-Entlade-Subschaltkreis getrieben. Beim Schritt 590 wird der zweite fliegende Kondensator Cf während der negativen Phase des Takts von dem Vorlade-mit-fliegendem-Kondensator-Subschaltkreis vorgeladen. Beim Schritt 592 wird während der positiven Phase des Takts der erste fliegender Kondensator Cf von dem Multiplexer-Entlade-Subschaltkreis entladen und die Signalübertragungsleitung wird (auf HI oder auf LO) von dem Multiplexer-Entlade-Subschaltkreis getrieben.
Zurückkehrend zu dem Problem, dass die Ladungspumpe mit fliegendem Kondensator unterschiedliche effizienzen für das Treiben auf HI und das Treiben auf LO, zeigt 6A einen equalisierten datengetriebenen Ladungspumpe-Transmitter, Brückentransmitter mit digital justierbarem Offset und Equalisierung 600, gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung. Dieser Brückentransmitter mit digital justierbarem Offset und Equalisierung 600 besteht aus zwei Teilen: ein Array von Equalisierungssegmenten 601 und ein Array von Transmittersegmenten 602. Der Brücketransmitter with digital justierbarem Offset und Equalisierung 600 treibt die Signalübertragungsleitung 603.
Die individuelle Equalisierungssegmente EQ[0] bis EQ[n] von dem Array von Equalisierungssegmenten 601 mögen separat eingeschaltet bzw. aktiviert („enabled“) mittels der Steuersignale eq_en[n..0] werden, und die Equalisierungssegmente mögen gleich groß, binär gewichtet oder auf anderer Weise dimensionert sein, um zu erlauben, dass die effektive Equalisierung ständig („constant“) durch Verändern des digitalen Codes auf eq_en[n..0] variiert wird. Jedes Transmittersegment TX[0] bis TX[m] in dem Array von Transmittersegmenten 602 mag separat eingeschaltet bzw. aktiviert werden für Treiben auf HI oder LO durch Einstellen der digitale Werte von hi_en[m..0] und lo_en[m..0].
6B zeigt einen Equalisierungssegment-Schaltkreis 605 von dem Array von Equalisierungssegmenten 601, das in 6A gezeigt ist, gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Equalisierungssegment 601 ist designmäßig ähnlich dem in 4D gezeigten Equalizer 435, abgesehen von dem Ausgangstreiberinverter, der mittels des Steuersignals eq_en ein- oder ausgeschaltet werden kann. Wenn er ausgeschaltet ist, wird das Antrieb-Ende des Equalisierungskondensators Ceq nicht getrieben, so dass die Ausgangskapazität eines ausgeschalteten Equalisierungssegment keine Last für den gesamten Transmitter darstellt.
6C zeigt einen Transmittersegmentschaltkreis 610 aus dem Array von Transmittersegmenten 602, das in 6A gezeigt ist, gemäß einer Ausführungsform der vorliegenden Offenbarung. Das datengetriebene Ladungspumpe-Transmittersegment 602 is designmäßig ähnlich dem Brückentransmitter mit vorrechnenden Gattern 550, der in 5D gezeigt ist. Die vorrechnenden Gatter wurden aber mit Aktivierungssteuerungen lo_en und hi_en erweitert, die separat den Teil des Treibers, der das Ausgangssignal jeweils auf LO und HI treibt, aktiviert. In ähnlicher Weise wurden die internen Vorladetaktgeber angebunden („gated“), so dass wenn entweder lo_en oder hi_en kontrolliert („asserted“) wird, wird es den Vorladetaktgeber erlaubt eclkP und eclkN hin und her zu schalten („toggle“). Jedes Transmittersegment 610 in dem Array von Transmittersegmenten 602 mögen separat für das Treiben auf HI oder LO dadurch aktiviert werden, dass die digitalen Werte von hi-en[m..0] und lo_en[m..0] eingestellt werden. Da die Aktivierungssteuerungen individuell eingestellt werden mögen, kann der Treiber für asymmetrisches Treiben kompensiert werden, wobei der Ausgangsspannungsoffset des Brückentransmitters mit digital justierbarem Offset und Equalisierung 600 unterdrückt („cancelled“) werden. Falls ferner die maximale Spannung, die in die Signalübertragungsleitung 603 hinein getrieben werden muss, kleiner als die maximale Spannung, die das Array von Transmittersegmenten 602 bereitstellen kann, können ein oder mehr Transmittersegmente 610 in dem Array von Transmittersegmenten komplett deaktiviert („disabled“) werden, wodurch Betriebsenergie eingespart wird. Die Transmittersegmente 610 in dem Array von Transmittersegmenten 602 können gleich groß sein, können größenmäßig binärgewichtet sein oder können auf jeder anderen zweckmäßigen Weise größenmäßig gestaltet sein, um zu erlauben, dass die Ausgangs-Antriebstärken für HI und LO unabhängig voneinander justiert werden. Die Anzahl der Equalisierungssegmenten 605, die aktiviert sind, im Verhältnis zu der Anzahl von Transmittersegmenten 605, die aktiviert sind, legt endlich die Equalisierungsstärke für den Brückentransmitter mit digital justierbarem Offset und Equalisierung 600 fest, und erlaubt somit der Equalisierungskonstante des Brückentransmitters mit digital justierbarem Offset und Equalisierung 600 an die Dämpfung in dem in der Signalübertragungsleitung 603 enthaltenen Kanal abgestimmt zu werden.
6D veranschaulicht einen Brückentransmitter mit digital justierbarem Offset und 2-Tap-FIR-Equalisierung 620, gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung. Der Brückentransmitter mit digital justierbarem Offset und 2-Tap-FIR-Equalisierung 620 besteht aus einem Array von Equalisierungssegmenten 621 und einem Array von Transmittersegmenten 622. Jedes Transmittersegment TX[0] bis TX[m] in dem Array von Transmittersegmenten 622 ist identisch mit dem in 6C gezeigten Transmittersegment 610, und das Aktivieren des Treiben auf HI und LO funktioniert in der gleichen Weise. Die Equalisierungssegmente EQ[0] bis EQ[n] in dem Array von Equalisierungssegmenten 621 ist ähnlich dem in 6b gezeigten Equalisierungssegment 605, mit der Ausnahme, dass die Equalisierungssegmente in dem Array von Equalisierungssegmenten 621 durch Hinzufügen logischer Elemente an deren Dateneingange modifiziert wurden.
6E zeigt ein Equalisierungssegment-Schaltkreis aus 6D, gemäß einer Ausführungsform der vorliegenden Offenbarung. Die obere Hälfte der Equalisierungssegmente treibt die Signalübertragungsleitung 623, wenn clkN = 1, gemäß den Werten auf edat0N und edat1N. edat0N wird kontrolliert („asserted“), wenn dat0N = 1 UND das vorausgehende dat1N = 0, und in diesem Fall treibt die obere Hälfte des Equalisierungssegments 625 den Output der Signalübertragungsleitung 623 auf HI, wenn clkN = 1. In ähnlicher Weise wird edat0P kontrolliert, wenn dat0P = 1 UND das vorausgehende dat1P = 0, und in diesem Fall treibt die obere Hälfte des Equalisierungssegments 625 den Output der Signalübertragungsleitung 623 auf LO, wenn clkN = 1. Anderenfalls wird keins von edat0{P,N} kontrolliert und die obere Hälfte der Schaltkreise in dem Equalisierungssegment 625 gibt keinen Strom aus. Die untere Hälfte der Schaltkreise in dem Equalisierungssegment 625 funktioniert in der gleichen Art und Weise, aber durch Vergleichen des gegenwärtigen Werts von dat0 mit dem vorherigen Wert von dat1 und Strom auf die Leitung hinein zu takten („clocking current onto the line“) bei clkP = 1. Kurz gefasst geben die Equalisierungselemente 625 immer dann einen Strompuls ab, wenn es eine Änderung in dem Datenwert gibt, ansonsten wird kein Strom abgegeben. Dies implementiert einen einfachen 2-Tap-Preemphasis-FIR-Filter.
Während die vorhergehende Diskussion bzgl. 6D einen 2-Tap-FIR-Filter beschreibt, kann die Technik auf zusätzlichen Taps dadurch erweitert werden, dass zusätzliche Gruppen von Equalisierungssegmente 625 hinzugefügt werden, und dass eine Bit-Geschichte verglichen wird, die sich über mehr als 2 aufeinander folgende Bits erstreckt. Während die vorherigen Beispiele von datengetriebenen Ladungspumpe-Transmittern in Bezug auf Ausführungsbeispiele mit 2:1 Multiplexing beschrieben wurden, ist auch ferner höhere Multiplexing möglich, wie zum Beispiel 4:1 Multiplexing, unter der Voraussetzung, dass zweckmäßige Taktphasen und parallele Datenbits verfügbar sind.
Empfängerschaltkreise für asymmetrische Signalübertragung
Zurückkehrend zu dem massebezogene System 300 für asymmetrische Signalübertragung, werden die datengetriebenen Ladungspumpe-Transmitter 400, 410, 420 und 430, der Schaltkondensator-Transmitter 500m der „Brücken“-Ladungspumpe-Transmitter 540 und die vorrechnenden Gattern 550 mit einem Empfänger gepaart, der effizient Signale empfangen kann, die symmetrisch um GND (0V) schwingen. Der Empfänger verstärkt und pegelverschiebt („level-shifts“) die Signale auf CMOS-Pegeln (logische Pegeln bzw. Ebene, die etwa zwischen Vdd und GND hin- und herschalten).
Obwohl ein konventioneller PMOS-Differenzverstärker als Empfänger verwendet werden könnte, ist ein Verstärker mit geerdetem Gate (oder mit Gateschaltung) („grounded-gate (or common gate) amplifier“) eine energieverbrauchsärmere und einfachere Alternative. 7A zeigt einen Verstärker 700 mit geerdetem Gate, gemäß einer Ausführungsform der vorliegenden Offenbarung. Falls p0/p1 und n0/n1 gleich groß gezeichnet sind, dann erzeugt p0/n0, ein verkürzter Inverter, der den Biasgenerator 702 bildet, die Vorspannung bzw. Biasspannung Vbias, die an der Umschaltschwelle des Inverters sitzt. Der Eingangsverstärker 705, der p1/n1 enthält, sitzt, in Abwesenheit eines Signals auf der Signalübertragungsleitung 707, an dem gleichen Arbeitspunkt, insbesondere der Umschaltschwelle des Inverters, so dass der Ausgang des Eingangsverstärkers 705 auch bei V(Vbias) ruht. Der Eingangsverstärker gibt („sources“) den Strom Iamp in die Signalübertragungsleitung 707 hinein. Folglich schwingt die Spannung auf der Signalübertragungsleitung 707 nicht um 0v (GND) herum, sondern eher um den Offsetspannung Voff = Iamp • R0, in dem Fall wo nur der Empfänger abgeschlossen ist. Wenn beide Enden der Signalübertragungsleitung 707 abgeschlossen sind, Voff = 0,5 Iamp • R0 und der Biaswiderstand Rbias, der am Source von n0 angebracht ist, auf R0/2 gesetzt ist. In der Praxis wird die Offsetspannung in Vergleich mit dem Signalschwing Vs klein sein. Beachte, dass der Biasschaltkreis p0/n0 und der Biaswiderstand des Biasgenerators 702 unterskaliert werden können, um Energie zu sparen.
Falls die MOSFETs des Verstärkers 700 mit geerdetem Gate in einer konventionellen Prozesstechnologie unter Verwendung von Vorrichtungen mit niedrigen Schwellen implementiert werden, weist der Eingangsverstärker 705 eine Verstärkung von etwa 5 auf, so dass, wenn die Signalübertragungsleitung 707 eine Amplitude von 100 mV aufweist, kann der Eingangsverstärker 705 einen Ausgangsspannungspegel erzeugen, der fast einen ausreichend großen Schwing aufweist, um einen CMOS-Sampler direkt anzutreiben. Falls mehr Verstärkung benötigt wird, kann ein Verstärker 710 zweiter Stufe („second stage amplifier“) hinzugefügt werden. Sowohl der Output des Eingangsverstärkers 705 als auch der Output eines nachfolgenden Verstärkers, wie zum Beispiel des Verstärkers 710 zweiter Stufe, schwingt annäherungsweise symmetrisch um V(Vbias) herum, die Umschaltschwelle des Inverters, annäherungsweise halbwegs zwischen Vdd und GND.
Die vorhergehende Erläuterung ignoriert eine Wirkung, die inhärent in Verstärkern mit geerdetem Gate. Da ein Verstärker mit geerdetem Gate Strom in den Eingang, zum Beispiel die Signalübertragungsleitung, hinein treibt, hat der Verstärker mit geerdetem Gate eine endliche Eingangsimpedanz, die annäherungsweise 1/gm von dem Eingangstransistor n1 beträgt. Die Impedanz tritt parallel zu dem Abschlusswiderstand R0 auf, so dass die Eingang unterabgeschlossen („under-terminated“) sein wird, es sei denn, der Abschlusswiderstand nach oben justiert wird. In der Praxis kann der Eingangsverstärker 705 so klein gezeichnet werden, dass die Wirkung relativ gering ist.
Die vorhergehende Beschreibung des Verstärkers 700 mit geerdetem Gate nimmt implizit an, dass p0 und p1 angepasst sind, und dass n0 und n1 angepasst sind. Prozessvariationen und Differenzen in den Eingangswiderständen Rbias und R0 wird unweigerlich verursachen, dass Vbias sich von der tatsächlichen Umschaltschwelle von p1/n1 weg bewegt, und dadurch einen Offset in der Spannung am Ausgang des Eingangsverstärkers 705 introduziert. Der Ausgang des Eingangsverstärkers 705 wird, statt symmetrisch um Vbias herum zu schwingen, wie in 7A gezeigt, über oder unter dem idealen Schwing verlagert sein.
Eine Offsettrimmmechanismus mag verwendet werden, um den introduzierten Offset zu entfernen, und ein Verfahren zum Justieren der Mechanismus mag eingesetzt werden. Ein von mehreren möglichen Wegen zum Implementieren der Offsettrimmmechanismus ist der Biasgenerator zu modifizieren. 7B zeigt einen justierbaren Biasgenerator 720, gemäß einer Ausführungsform der vorliegenden Offenbarung.
Der justierbare Biasgenerator 720 mag den Biasgenerator 702 in dem Verstärker 700 mit geerdetem Gate. Der einzige Source-Widerstand Rbias in dem Biasgenerator 702 innerhalb des Verstärkers 700 mit geerdetem Gate wird durch einen justierbaren Widerstand ersetzt, der durch Ändern des Werts des Radj[n]-Signalbusses („Radj[n] bus of signals“) digital getrimmt werden kann. Ein fester Widerstand Rfixed legt den maximalen Widerstandswert des justierbaren Widerstands sowie einen Satz von binärgewichteten Widerstände Ra, 2Ra, ... (n-1)Ra fest, die wahlweise mit Rfixed parallelgeschaltet werden können, um den effektiven Widerstand zu reduzieren. Diese Widerstände würde typisch so ausgewählt werden, dass wenn Radj[n] im Mittenbereich („at mid-range“) ist, der Gesamtwiderstand dem Abschlusswiderstand angepasst ist. Alternativ, statt Rbias zu justieren, könnte ein oder beide der Transistoren p0/n0 in ähnlicher Weise dadurch justiert werden, dass eine Mehrzahl von Biastransistoren, die in Reihe mit Steuertransistoren geschaltet sind, bereitgestellt werden, um ein digitales Justieren der effektiven Breiten der Biastransistoren zu erlauben.
Nachdem eine digitale Trimmmechanismus etabliert worden ist, wird ein Verfahren zum Justieren der Mechanismus, um den introduzierten Offset zu entferne, benötigt. Das hierin beschriebene Verfahren benötigt keine zusätzliche Hardware über derjenige hinaus, die für den Verstärker 700 mit geerdetem Gate benötigt wird, um die Empfängerfunktionen auszuführen, abgesehen von einer Zustandsmaschine („finite state machine“) zum Analysieren der Daten von den Empfängersamplern und zum Festlegen des Trimmwertes auf dem Justierbus Radj[n].
7C zeigt ein Verfahren 740 zum Justieren einer Offsettrimmmechanismus, gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung. Obwohl die Verfahrensschritte im Zusammenhang mit dem System der 7B beschrieben wird, werden normale Fachleute verstehen, dass jedes System, das zum Ausführen der Verfahrensschritte, in beliebiger Reihenfolge, im Umfang der Offenbarung liegt.
Das Verfahren 740 wird ausgeführt, um den justierbaren Biasgenerator 720 zu justieren. Im Schritt 745 wird die Transmittervorrichtung, die die Signalübertragungsleitung treibt, ausgeschaltet, so dass die Signalübertragungsleitung sich auf ihrem Mittelpunktspannung Voff ansiedelt („settles“). Im Schritt 750 wird der Radj-Code festgelegt, welcher den Widerstand Rbias variiert. Im Schritt 755 zeichnet die Zustandsmachine, die Radj steuert, mehrere auf einander folgenden Samples von dem Empfänger-Sampler bzw. von den EmpfängerSamplern, die an dem Eingangsverstärker angebracht sind, mit hin- und herschaltendem Empfängertakt. Als nächstes werden diese Werte im Schritt 760 gefiltert, um zu bestimmen, ob der Durchschnittswert größer oder kleiner 0,5 ist. Im Schritt 765 wird der Radj-Code geändert, um den Offset gegen den Punkt zu treiben, bei dem die eine Hälfte der Samplewerte „1“ und die andere Hälfte „0“ sind. Bis zum Erreichen dieses Punkts, geht das Verfahren zu Schritt 750 zurück und justiert den Radj-Code neu. Wenn es festgestellt wird, dass der Durchschnittswert von den Samplern in der Nähe von 0,5 „zittert“ („dithering“), wird es angenommen, dass der Empfänger getrimmt worden ist, und das Verfahren endet im Schritt 770.
Im Schritt 750 beginnt die Zustandsmaschine mit dem Radj-Code auf einem Extrem und marschiert den Code auf Radj („code on Radj“) gegen das andere Extrem. An dem Anfangspunkt sollten alle Sampler entweder „1“ oder „0“ ausgeben, abhängig von den Details des Empfängers. Während der Code auf Radj sich in Richtung des anderen Extrems ändert, wird es ein Punkt geben, bei dem die digitalen Werte von den Samplern fangen an, zu dem entgegengesetzten digitalen Werte hin und her zu schalten.
Im Schritt 760 filtert die Zustandsmaschine die Werte von den Samplern dadurch, dass sie über eine Anzahl von Taktzyklen den Durchschnitt ermittelt. Wenn die Werte von den vier Samplern, gemittelt über irgendeine Anzahl von Sampletaktperioden, zur Hälfte „1'er“ und zur Hälfte „0's“ sind, kann es angenommen werden, dass der Empfänger getrimmt worden ist. Die Zustandsmaschine mag in Hardware, Software oder einer Kombination von Hardware und Software, die auf einem Steuerprozessor läuft, implementiert werden.
Variationen in diesem Schema mag gleiche Gewichtung der Ra-Widerstände sowie Thermometer-Kodierung des Radj-Busses enthalten. Diese Implementierung mag hilfreich sein, falls es notwendig wird, einen Trimmvorgang während des Empfangens von Livedaten durchzuführen, unter Verwendung irgendeines anderen Verfahrens als das oben beschriebene. Eine andere mögliche Variation: Falls die mehrfache Sampler in dem Empfänger individuelles Offsettrimmen benötigen, könnten vier Kopien des Eingangsverstärkers (obwohl sie einen gemeinsamen Abschlusswiderstanden teilen) bereitgestellt und vier trimmbare („trim-able“) Vbias-Generatoren, jeder mit seinem eigenen Radj-Bus, inkludiert werden. Das Trimmverfahren würde sehr ähnlich dem oben beschriebenen sein, mit der Ausnahme, dass entweder mehrere Zustandsmaschinen oder ein Zeitmultiplex-Verfahren benötigt würden, um die Justierung durchzuführen.
Systemübersicht
8A ist ein Blockdiagramm , das einen Prozessor/Chip 840 zeigt, der einen massebezogenen Transmitter für asymmetrische Signalübertragung aufweist, wie zum Beispiel den datengetriebenen Ladungspumpe-Transmitter 410 aus 4B, 420 aus 4C, 430 aus 4D, den Schaltkondensator-Transmitter 500 aus 5A, den Brücken-Ladungspumpe-Transmitter 540 aus 5C oder den Brücken-Transmitter mit vorberechnenden Gattern 550 aus 5D, gemäß einem oder mehreren Aspekten der vorliegenden Erfindung. Empfängerschaltkreise 865 mögen Empfänger aufweisen, die zum Empfangen asymmetrischer Eingangssignale von anderen Vorrichtungen in einem System konfiguriert sind, wie zum Beispiel dem Verstärker 700 mit geerdetem Gate aus der 6A. Asymmetrische Ausgangssignale 866 werden mittels der Transmitterschaltkreise erzeugt. Die Empfängerschaltkreise 865 liefern Inputs an die Kernschaltkreise 870. Die Kernschaltkreise 870 mögen zum Verarbeiten der Eingangssignale und zum Erzeugen der Outputs konfiguriert sein. Die Outputs von den Kernschaltkreisen 870 werden von den Transmitterschaltkreisen 875 empfangen und zum Erzeugen der asymmetrischen Ausgangssignale 855 verwendet.
8B ist ein Blockdiagramm, das ein Computersystem 800 zeigt, das zum Implementieren eines oder mehrerer Aspekte der vorliegenden Erfindung konfiguriert ist. Das Computersystem 800 weist eine zentrale Verarbeitungseinheit („central processing unit“) (CPU) 802 und einen Systemspeicher 804 auf, die mittels eines Verbindungspfades („interconnection path“), der eine Speicherbrücke 805 aufweisen mag, miteinander in Verbindung stehen bzw. kommunizieren. Die Speicherbrücke 805, die zum Beispiel ein Northbridge-Chip sein mag, ist mittels eines Busses oder eines anderen Kommunikationspfades 806 (zum Beispiel eines HyperTransport-Links) mit einer I/O-(Input/Output)-Brücke 807 verbunden. Die I/O-Brücke 807, welche zum Beispiel ein Southbridge-Chip sein mag, erhält User-Input von einer oder mehreren User-Input-Vorrichtungen 808 (zum Beispiel Tastatur, Maus) und leitet den Input über den Kommunikationspfad 806 und die Speicherbrücke 805 an die CPU 702 weiter. Ein Parallelverarbeitungssubsystem 812 ist über einen Bus oder einen anderen Kommunikationspfad 813 (zum Beispiel einen Peripheral-Component-Interconnect-(PCI)-Express, einen beschleunigten Graphikport („Accelerated Graphics Port“), oder einen HyperTransport-Link) mit der Speicherbrücke 805 gekoppelt; in einer Ausführungsform ist das Parallelverarbeitungssubsystem 812 ein Graphiksubsystem, das Pixel zu einer Displayvorrichtung 810 (zum Beispiel einem konventionellen auf Kathodenstrahlröhre oder Flüssigkristalldisplay basierten Monitor) liefert. Eine Systemdisk 814 ist auch mit der I/O-Brücke 807 verbunden. Ein Switch 816 stellt Verbindungen zwischen der I/O-Brücke 807 und anderen Bauteilen, wie zum Beispiel einem Netzwerkadapter 818 und verschiedenen Erweiterungskarten („add-in cards“) 820 und 821, bereit. Andere (nicht explizit dargestellte) Bauteile, einschließlich „Universal Serial Bus“ (USB) oder anderer Portanschlüsse („port connections“), Compact-Disk-(CD)-Laufwerke, Digital-Video-Disk-(DVD)-Laufwerke, Filmaufzeichnungsvorrichtungen und ähnliches, mögen auch mit der I/O-Brücke 807 verbunden sein. Die verschiedenen Verbindungspfade, die in 8B gezeigt sind, einschließlich der spezifisch benannten Verbindungspfade 806 und 813, mögen unter Verwendung von jeden geeigneten Protokollen, wie zum Beispiel PCI (Peripheral Component Interconnect), PCI-Express, AGP (Accelerated Graphics Port), HyperTransport oder jedem anderen Bus oder Punkt-zu-Punkt-Kommunikationsprotokoll(en) („Point-to-Point Communication Protocol(s)“) implementiert sein, und Verbindungen zwischen verschiedenen Vorrichtungen mögen verschiedene Protokolle benutzen, wie es aus dem Stand der Technik bekannt ist.
Eine oder mehrere von den in 8B gezeigten Vorrichtungen mögen Signale empfangen oder transmittieren unter Verwendung von asymmetrischer Signalübertragung. Die Transmittervorrichtungen mögen insbesondere dazu konfiguriert sein, einen massebezogenen Transmitter für asymmetrische Signalübertragung, wie zum Beispiel den datengetriebenen Ladungspumpe-Transmitter 410 aus 4B, 420 aus 4C, 430 aus 4D, den Schaltkondensator-Transmitter 500 aus 5A, den Brücken-Ladungspumpe-Transmitter 540 aus 5C oder den Brücken-Transmitter mit vorberechnenden Gattern 550 aus 5D, zu enthalten. Empfängervorrichtungen mögen dazu konfiguriert sein, den Verstärker 700 mit geerdetem Gate aus 7A zu enthalten.
Das Parallelverarbeitungssubsystem 812 weist in einer Ausführungsform Schaltkreise auf, die für Graphik- und Videoverarbeitung optimiert sind, einschließlich zum Beispiel Videoausgabeschaltungen, und stellt eine Graphikverarbeitungseinheit (GPU) dar. In einer anderen Ausführungsform weist das Parallelverarbeitungssubsystem 812 Schaltkreise auf, die für Universalverarbeitung („general purpose processing“) optimiert sind, während die unterliegende rechnerische Architektur, wie es hierin detaillierter beschrieben wird, aufrechterhalten wird. In noch einer anderen Ausführungsform mag das Parallelverarbeitungssubsystem 812 mit einem oder mehreren anderen Systemelementen in einem einzigen Systemelement integriert sein, wie zum Beispiel der Speicherbrücke 805, CPU 802 und I/O-Brücke 807 zusammenzufügen, um ein System-auf-Chip („System on Chip“) (SoC) zu bilden.
Es wird verstanden werden, dass das hierin gezeigte System illustrativ ist und dass Variationen und Modifikationen möglich sind. Die Verbindungstopologie, einschließlich der Anzahl und Anordnung von Brücken, der Anzahl von CPUs 802 und der Anzahl von Parallelverarbeitungssubsystemen 812, mag wie gewünscht variiert werden. In einigen Ausführungsformen ist der Systemspeicher 804 zum Beispiel direkt mit der CPU 802 verbunden, statt durch eine Brücke, und andere Vorrichtungen stehen über die Speicherbrücke 805 und CPU 802 mit dem Systemspeicher 804 in Verbindung. In anderen alternativen Topologien ist das Parallelverarbeitungssubsystem 812 mit der I/O-Brücke 807 oder direkt mit der CPU 802 verbunden, statt mit der Speicherbrücke 805. In noch anderen Ausführungsformen mögen die I/O-Brücke 807 und Speicherbrücke 805 auf einem einzigen Chip integriert sein, statt als eine oder mehrere diskrete Vorrichtungen zu existieren. Große Ausführungsformen mögen zwei oder mehr CPUs 802 und zwei oder mehr Parallelverarbeitungssysteme 812 aufweisen. Die jeweiligen hierin gezeigten Bauteile sind optional; zum Beispiel mag jede Anzahl von Erweiterungskarten oder Peripherievorrichtungen unterstützt werden. In einigen Ausführungsformen ist der Switch 816 entfernt und der Netzwerkadapter 818 und die Erweiterungskarten 820, 821 sind direkt mit der I/O-Brücke 807 verbunden.
Zusammenfassend kombiniert ein Mechanismus zum Transmitteren und Empfangen von massebezogenen asymmetrischen Signalen einen DC-DC-Wandler, der einen fliegenden Kondensator aufweist, mit einem 2:1-Multiplexer, um eine asymmetrische Signalübertragungsleitung bzw. -linie zu treiben. Der Transmitter treibt ein Spannungspaar, die symmetrisch um die Masseebene der Energieversorgung. Signalübertragungsströme werden zu der Masseebene, zu einer Ebene bei der Versorgungsspannung oder zu einer Ebene, die einen Spannungspegel aufweist, der keine Versorgungsspannung ist, zurückgeleitet, um die Erzeugung von Rauschen, das eine Quelle des Nebensprechens zwischen unterschiedlichen asymmetrischen Signalübertragungsleitungen ist, zu minimieren. Rauschen, das über die Energieversorgung zugeführt wird, ist mit der Schaltrate der Daten korreliert und mag mittels Verwendung eines Equalizerschaltkreises reduziert werden. Der Transmitter stellt einen Mechanismus für asymmetrische Signalübertragung bereit und reduziert gleichzeitig die Probleme bezüglich des Etablierens einer Referenzspannung, des Reduzierens der Impedanz des Signalrücklaufpfads und des Reduzierens des Energieversorgungsrauschens, die in konventionellen asymmetrischen Signalübertragungssystemen bestehen.
Eine Ausführungsform der Erfindung mag als ein Programmprodukt zum Benutzen mit einem Computersystem implementiert sein. Das Programm bzw. die Programme des Programmprodukts definiert bzw. definieren Funktionen der Ausführungsformen (einschließlich der hierin beschriebenen Verfahren) und kann bzw. können auf einer Vielfalt von computerlesbaren Speichermedien enthalten werden. Beispielhafte computerlesbare Speichermedien umfassen, sind aber nicht daraf begrenzt: (i) nicht-schreibbare Speichermedien (zum Beispiel schreibgeschützte („readonly“) Speichervorrichtungen in einem Computer, wie zum Beispiel CD-ROM-Discs („CD-ROM Discs“), die mittels eines CD-ROM-Laufwerks lesbar sind, Flash-Speicher, ROM-Chips oder jede andere Art von nicht-flüchtigem Festkörper-Halbleiterspeicher („solid-state non-volatile semiconductor memory“)), auf welchen Informationen permanent gespeichert werden; und (ii) schreibbare Speichermedien (zum Beispiel Floppy-Disks in einem Diskettenlaufwerk oder Festplattenlaufwerk oder jeder Art Festkörper-Halbleiterspeicher mit wahlfreiem Zugriff („solid-state random-access semiconductor memory“)), auf welchem veränderbare Informationen gespeichert sind.
Die Erfindung ist mit Bezug auf spezifische Ausführungsformen oben beschrieben worden. Fachleute werden aber verstehen, dass verschiedene Modifikationen und Änderungen davon gemacht werden können, ohne von dem breiteren Geist und Umfang der Erfindung, wie er in den angehängten Patentansprüchen dargestellt ist, abzuweichen. Die vorhergehende Beschreibung und Zeichnungen sind folglich eher in einer illustrativen wie in einer restriktiven Bedeutung zu beachten.

Claims

Transmitterschaltkreis aufweisend: einen Vorlade-mit-fliegendem-Kondensator-Subschaltkreis, der einen ersten fliegenden Kondensator und einen zweiten fliegenden Kondensator aufweist, wobei der erste Kondensator dazu konfiguriert ist, während einer positiven Phase eines Takts auf eine Versorgungsspannung vorgeladen zu werden, und der zweite Kondensator dazu konfiguriert ist, während einer negativen Phase des Takts auf die Versorgungsspannung vorgeladen zu werden; einen Entlade-und-Multiplexer-Subschaltkreis, der dazu konfiguriert ist, den ersten fliegenden Kondensator während der negativen Phase des Takts an eine asymmetrische Signalleitung zu koppeln, um die Signalleitung zu treiben, und dazu konfiguriert ist, den zweiten fliegenden Kondensator während der positiven Phase des Takts an die asymmetrische Signalleitung zu koppeln, um die Signalleitung zu treiben, und einen Reglerschleifeschaltkreis, der zum Bereitstellen einer geregelten Versorgungsspannung für den Vorlade-mit-fliegendem-Kondensator-Subschaltkreis und den Entlade-und-Multiplexer-Subschaltkreis, wobei die Versorgungsspannung niedriger als die niedrigste erwartete Spannung von einer Energieversorgungsspannung einer Transmittervorrichtung ist, die den Transmitterschaltkreis enthält.
Der Transmitterschaltkreis gemäß Anspruch 1, wobei der Vorlade-mit-fliegenden-Kondensator-Subschaltkreis Folgendes aufweist: der erste fliegende Kondensator aufweisend einen ersten Terminal, der an eine Energieversorgungsspannung über einen ersten taktgesteuerten Transistor gekoppelt ist, der während der positiven Phase des Takts aktiviert ist, und aufweisend einen zweiten Terminal, der an eine Masseversorgungsspannung über einen zweiten taktgesteuerten Transistor gekoppelt ist, der ebenso während der positiven Phase des Takts aktiviert ist; und der zweite fliegende Kondensator aufweisend einen ersten Terminal, der an eine Masseversorgungsspannung über einen ersten taktgesteuerten Transistor gekoppelt ist, der während der negativen Phase des Takts aktiviert ist, und aufweisend einen zweiten Terminal, der an eine Energieversorgungsspannung über einen zweiten taktgesteuerten Transistor gekoppelt ist, der ebenso während der negativen Phase des Takts aktiviert ist.
Der Transmitterschaltkreis gemäß Anspruch 1, ferner aufweisend einen Equalizer, der an die asymmetrische Signalleitung gekoppelt und dazu konfiguriert ist, zusätzlicher Strom nach der asymmetrischen Signalleitung zu schieben oder aus der asymmetrischen Signalleitung zu ziehen, die Spannung der asymmetrischen Signalleitung ankurbelnd, wenn ein in der asymmetrischen Signalleitung transmittiertes Datensignal von niedrig zu hoch oder von hoch zu niedrig wechselt.
Der Transmitterschaltkreis gemäß Anspruch 1, ferner aufweisend vorrechnende Gatter, die dazu konfiguriert sind, positive und negative Versionen eines Datensignals und positive und negative Versionen des Takts zu kombinieren, um Ausgaben zu erzeugen, die an die Entlade-und-Multiplexer-Subschaltkreis gekoppelt werden.
Der Transmitterschaltkreis gemäß Anspruch 1, wobei der Reglerschleifeschaltkreis aufweist: einen Komparator, der zum Vergleichen der geregelten Spannungsversorgung mit einem Spannungsreplikat, das von einem Schaltkondensator-Wandlerschaltkreis ausgegeben wird; und einen Durchlasstransistor, der von dem Komparator getrieben wird und zum Aufladen eines großen Filterkondensators und zum Erzeugen der geregelten Versorgungsspannung konfiguriert ist.
System mit einem Transmitterschaltkreis gemäß Anspruch 1 und einem Empfängerschaltkreis, wobei die asymmetrische Signalleitung an den Empfängerschaltkreis gekoppelt ist und der Empfängerschaltkreis aufweist: einen Eingangsverstärker, der an die asymmetrische Signalleitung gekoppelt ist; und einen Biasgenerator, der an den Eingangsverstärker gekoppelt ist und eine Inverterschaltung aufweist, die einen Eingang, der an einen Ausgang der Inverterschaltung gekoppelt ist, und einen Biaswiderstand, der zwischen die Inverterschaltung und eine Versorgungsmasse gekoppelt ist, aufweist.
Verfahren zur massebezogenen asymmetrischen Signalübertragung mittels eines Transmitterschaltkreises, das Verfahren aufweisend: Vorladen eines ersten fliegenden Kondensators auf eine Versorgungsspannung während einer positiven Phase eines Takts; Entladen eines zweiten fliegenden Kondensators und Treiben einer asymmetrischen Signalleitung während der positiven Phase des Takts; Vorladen eines zweiten fliegenden Kondensators auf die Versorgungsspannung während einer negativen Phase des Takts; Entladen des ersten fliegenden Kondensators und Treiben der asymmetrischen Signalleitung während der negativen Phase des Takts, und Bereitstellen einer geregelten Versorgungsspannung für den Vorlade-mit-fliegendem-Kondensator-Subschaltkreis und den Entlade-und-Multiplexer-Subschaltkreis, wobei die Versorgungsspannung niedriger als die niedrigste erwartete Spannung von einer Energieversorgungsspannung einer Transmittervorrichtung ist, die den Transmitterschaltkreis enthält.
Das Verfahren gemäß Anspruch 7, wobei Rücklaufstrom von einer Empfängervorrichtung, die an die asymmetrische Signalleitung gekoppelt ist, zu einem Signalstromrücklaufnetzwerk zurückgeleitet wird.