CN103227648B

CN103227648B - 参考接地的单端信令

Info

Publication number: CN103227648B
Application number: CN201210457686.8A
Authority: CN
Inventors: 约翰·W·波尔顿; 托马斯·黑斯廷斯·格里尔; 威廉姆·J·达利
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2012-01-26
Filing date: 2012-11-14
Publication date: 2015-07-01
Anticipated expiration: 2032-11-14
Also published as: US20130195165A1; CN103227648A; US8611437B2; DE102012217863A1; DE102012217863B4; US20140044159A1; TW201332291A; TWI516031B; US9071244B2

Abstract

本发明的一个实施例阐述了用于发射和接收参考接地的单端信号的机制。发射器将包括飞跨电容器的直流（DC）至DC转换器和2：1钟控多路复用器进行组合来驱动单端信令线。发射器驱动关于接地电源电平对称的一对电压。信令电流返回接地层，以使作为不同信令线间串扰源的噪声的生成最小化。通过电源引入的噪声与数据的开关速率相关，并且可使用均衡器电路来减小。

Description

参考接地的单端信令

技术领域

本发明总体上涉及在分立的集成电路装置之间发射信号，并且更具体地涉及单端信令技术。

背景技术

单端信令系统对于将要从一个集成电路装置（芯片）发射至另一个芯片的每个比特流采用单条信号导线。作为对比，差分信令系统明确要求两条信号导线，因此在片外引脚和信号导线的数目由封装约束所限制的情况下，通常认为单端信令具有优势。

然而，单端信令系统实际上要求每通道更多电子线路，而不仅仅是一条信号导线。从发射器流至接收器的电流必须返回到发射器以形成完整的电路，并且在单端信令系统中所返回的电流流过一组共享导线，典型的是电源端子。为了保持返回电流物理上靠近信号导线，共享返回端子通常是例如芯片封装或印刷电路板的封装中的物理层，以允许信号导线构造为带线或微带。因此，单端信令系统总是要求＞N个管脚和导线，来在芯片之间运载N个比特流，并且典型地这一开销大约为10-50%。

单端信令系统在接收器处要求为了让接收器在（典型地）表示“0”和“1”的两个信号电平之间进行区分的参考电压。相比之下，差分信令系统不要求参考电压：接收器只需要对差分信令系统的两条对称导线上的电压进行比较来区分数据值。有很多方式来为单端信令系统建立参考电压。然而，要确保发射器和接收器之间参考电压的值一致从根本上是困难的，并且需要一致来确保由发射器发送至接收器的信号的一致性解释。

与等价的差分信令系统相比，对于给定的信噪比，单端信令系统浪费更多功率。在电阻性端接（resistively terminated）传输线的情况下，单端系统必须驱动+V/R₀的电流以在接收器处建立高于参考电压的电压V用于所发射的“1”，并且驱动吸收电流（sink current）－V/R₀以在接收器处建立低于参考电压的电压V用于“0”，其中R₀是端接电阻。因此，系统消耗2V/R₀的电流来在接收器处建立所要求的信号。相比较之下，当使用差分信令时，因为信号导线的对称对，所以发射器只需要驱动±V/2R₀的电流来建立跨接收器端子的相同电压（V）。差分信令系统只需要从电源引出V/R₀的电流。因此，即使假设接收器处的参考电压与发射器完美地匹配，根本上单端信令系统也只有差分系统的一半节能。

最后，与差分系统相比较，单端系统更容易受外部耦合噪声源的影响。例如，如果噪声电磁地耦合至单端系统的信号导线，那么这一耦合所引起的电压作为不可消除的噪声到达接收器处。因此针对信令系统的噪声预算必须考虑所有这样的噪声源。不幸的是，这样的噪声耦合通常来自一束单端信号中的邻近电线，称为串扰，并且该噪声源与信号电压电平成比例，因此不能通过增加信号电平来克服。在差分信令中，两条对称的信号导线可在发射器和接收器之间物理地彼此靠近，使得噪声对称地耦合到两条导线。因此很多外部噪声源近似完全相同地影响两条线，并且可在具有比共模增益更高的差分增益的接收器处抵制该共模噪声。

因此，本领域所需要的是用于提供单端信令，同时减小建立参考电压的问题、减小信号返回路径的共享阻抗以及由信号返回路径所造成的串扰、并减小单端信令系统的功耗的技术。

图1A显示示范性的现有技术单端信令系统100，有时称为“伪漏极开路（pseudo-open-drain）”（PODL）系统，其示出参考电压问题。单端信令系统100包括发射装置101和接收装置102。发射装置101当发送“0”时通过从电源引出电流Is来操作，并且当发送“1”时不引出电流（允许端接电阻器R0和R1牵拉（pull）信号直到Vdd）。为了在接收装置102处形成量值为|V|的信号，信号摆幅必须是2V，因此当驱动“0”时电流Is=2V/（R0/2），否则为0。通过对相等数目的“1”和“0”进行平均，系统从电源消耗2V/R0。

在接收装置102的输入处的信号从Vdd（“1”）向下摆动至Vdd-2V（“0”）。为了区分所接收的数据，接收装置102需要参考电压Vref=Vdd-V。如图1A、1B和1C所示，有三种方式生成参考电压。

如图1A所示，由位于靠近接收装置处的电阻器网络来生成外部参考电压Vref。外部参考电压通过专用引脚103传递至接收装置，并且分配至共享外部参考电压的一定数目的接收器。采用图1A中所示外部参考电压技术的第一个问题是，在电源端子Vdd和GND之间跨外部电阻器R2a和R2b来形成外部参考电压，并且由于电流源与外部电阻器R2a和R2b完全不相关，因此所生成的外部参考电压不能与由电流源在发射装置101中所形成的电压相匹配。

第二个问题是，由于至两个通信芯片的供电网络具有不同的阻抗，以及两个芯片引出不同的并且可变的电流，因此接收装置102处的电源电压可能与发射装置101处的电源电压不同。第三个问题是，注入到将发射装置101耦合至接收装置102的任何一条信令线105中的噪声并不会注入到参考电压中，并且因此信令系统必须针对可能引入至信令线105的最坏情况噪声电压进行预算。第四个问题是，又是因为供电阻抗的原因，所以外部电源端子Vdd和GND之间的电压电平与接收装置102中的内部电源网络不同。此外，单端信令系统100的配置使得在共享供电端子中的电流是数据依赖性的。因此，引入至接收装置102中内部接收器放大器的输入的任何数据依赖性噪声与引入至共享外部参考电压的外部供电噪声不同，其中共享外部参考电压也输入至内部接收器放大器。

图1B显示示范性的现有技术单端信令系统120，其使用内部参考电压。与使用外部参考电压的单端信令系统100相比，内部参考电压Vref试图改善噪声问题。与单端信令系统100相比，单端信令系统120还更加接近地跟踪发射装置121的参考电压电平。生成与端接电阻和发射器电流Is相关的内部Vref的接收装置122的接收器电子线路中包括同比（scaled）发射器。因为相对于内部电源网络来生成内部参考电压，所以内部参考电压不经受如图1A中所示的外部参考电压的供电噪声问题。然而，保留了结合图1A所描述的外部参考电压方法的噪声耦合问题。此外，因为用于生成内部参考电压的电流源（Is/2）与发射装置121中的电流源在不同的芯片中，因此接收装置122中的电流源可以不跟踪发射装置121中的电流源。

图1C显示示范性的现有技术单端信令系统130，其使用捆绑参考电压Vref。因为使用同比发射器在发射装置131中生成捆绑参考电压，并且捆绑参考电压耦合至与发射装置131中数据发射器相同的内部供电网络，所以改善了捆绑参考电压和信号电压之间的跟踪。因此，可以使得捆绑参考电压更合理地跟踪发射装置131的过程-电压-温度变化。通过与发射数据的信令线135并行并且尽可能完全相同的电线来将捆绑参考电压从发射装置131发射至接收装置132。

由于外部噪声表现为捆绑参考电压和信令线135的任何给定信号之间的共模噪声，因此耦合至系统中的外部噪声可被消除，包括电源的一些组件的噪声。然而，因为捆绑参考电压在接收装置132处具有与数据信号不同的端接阻抗，所以不可能完全有效地消除共模噪声；由于捆绑参考电压必须散开至大量的接收器，所以在接收Vref的管脚上的电容总是大于典型信号管脚上的电容，因此相对于数据信号，噪声是低通的。

图2A显示在现有技术单端信令系统200中的电流，其中接地层意图作为共享信号返回导线。单端信令系统200示出了之前所描述的返回阻抗问题。如图2A中所示，单端信令系统200在发射装置201处通过吸收电流来发射“0”。电流的一半通过信号导线流出（信号电流204），而另一半即发射器电流203则流过发射装置201的端接器（terminator）。在该示例中，返回电流意图在接地（GND）层中流动，并且如果信号导线参考接地层并且没有其他供电，那么在信号和接地层之间的电磁耦合将使得镜像电流立即在信号导线下面的接地层中流动。为了在发射器处获得50/50的电流分裂，由发射装置201中的内部旁路电容器205提供用于发射器局部电流即发射器电流203的通过端接电阻器206以返回接地的路径。信号电流204通过接地层返回至接收装置202，并意图通过接收装置202的旁路电容器207和内部端接电阻器208流入接收装置202中。

图2B显示在现有技术单端信令系统200中的电流，其中接地层意图作为当从发射装置201发射“1”至接收装置202时的共享信号返回导线。发射装置201中的电流源关闭（并且未示出），并且发射装置201中的端接电阻器206将线牵拉为HI。此外，返回电流意图在接地层中流动，因此要求发射装置201中的旁路电容器215运载信号电流214。除了所发射电流的方向之外，接收装置202中的电流路径与如图2A中所示的用于发射“0”的相同。

图2A和2B所示的场景存在几个问题。首先，如果旁路电容器205和215的阻抗不是足够低，那么一些信号电流将在Vdd网络中流动。流经Vdd网络的任何重定向电流均将必须以某种方式重新结合到接地网络中的镜像电流中，并且重定向的电流将必须流经外部旁路电容器和其他电源分流器阻抗，以到达接地层。

第二，返回电流流经发射装置201处的共享接地网络的阻抗211和接收装置202处的共享接地阻抗212。由于接地是共享返回路径，信号电流产生跨接地网络阻抗211和212的电压。在接收装置202处，跨接地网络阻抗211和212的电压在邻近信号路径中产生噪声，提供了串扰的直接来源。

第三，如果共享接地返回引脚离开接地引脚为其提供返回路径的信号引脚一定的距离，那么存在与所形成的电流环相关联的电感，其增加了有效的接地阻抗并且使得共享接地引脚的信号之间的串扰恶化。此外，电感与端接器串联并且将造成信令通道中的回声，即另一个噪声源。

最后，图2A和2B中所示的电流是当发射数据沿时发生的瞬态流。由于电流必须通过Vdd和接地网络二者来流过电源，因此在所述两种情况下稳态流都是非常不同的。由于稳态电流路径与瞬态电流路径不同，因此在瞬态电流在Vdd和接地网络二者中流动的两种情况之间存在转变（transition），跨供电阻抗的电压下降并且生成更多的噪声。

可以假设，由于端接电阻连接至Vdd网络，因此优选使用该网络来运载返回电流。然而，这一选择将不能解决根本问题。仍然需要旁路电容器205和215以路由瞬态信号电流，并且瞬态和稳态条件仍然不同，因此仍然存在来自共享供电阻抗的串扰和来自数据转变的电压噪声。根本问题是双重的：首先，共享供电阻抗是串扰源和供电噪声。其次，在两个供电之间的信号电流的分裂使得难以保持返回电流与通过通道的信号电流物理地邻近，这导致差的端接和回声。

在单端信令系统200中，从电源引出的电流是数据依赖的。当发射“0”时，发射器吸收电流Is。一半电流从电源流入接收装置202，通过端接器，经信号线返回，然后通过发射装置201中的电流源至接地，并且从那里回到电源。另一半电流从电源流入发射装置201的Vdd网络，通过发射装置201的端接器，然后通过电流源并通过接地网络返回。

当发射“1”时，稳态的情况是其中完全没有电流流过电源网络。因此，当数据正在“1”和“0”之间切换（toggle）时，发射装置201的Vdd和接地网络中的峰间值电流为2x的信令电流，并且接收装置202中为1x；变化的电流通过降低跨供电阻抗而在发射装置201和接收装置202的每一个的内部电源上造成电压噪声。当共享Vdd/接地端子共用组的所有数据引脚开关（switch）时，共享阻抗中的噪声累加，并且噪声的量值直接超出信令噪声预算。对抗这一噪声是困难且昂贵的：减小供电阻抗通常要求提供更多电源和接地引脚和/或在芯片上增加更多金属资源以减小阻抗。改善片上旁路的开销与面积有关，例如，用于大的薄氧化电容器的面积。

解决参考电压、返回阻抗和电源噪声所有这三个问题的解决方案是，采用差分信令。当使用差分信令时不存在参考问题。因为运载所有返回电流的对称的第二信令线，所以返回阻抗问题消失。电源电流几乎是恒定的并且不依赖于正发射的数据。然而，差分信令要求两倍于单端信令的信号引脚，以及一定数目的电源/接地引脚开销。

因此，本领域所需要的是用于提供单端信令，同时减小建立参考电压的问题、减小信号返回路径阻抗并且减小电源噪声的技术。

发明内容

本发明的一个实施例阐述了用于发射和接收参考接地的单端信号的技术。发射器将包括飞跨电容器的直流（DC）至DC转换器和2:1钟控多路复用器组合以驱动单端信令线。发射器驱动关于接地电源电平对称的一对电压。信令电流直接返回接地层或处于不同电压电平的层，以最小化在作为不同信令线间串扰源的供电阻抗中的噪声的生成。

本发明的各种实施例包括发射器电路，其包括采用飞跨电容器预充电子电路以及放电和多路复用器子电路。所述采用飞跨电容器预充电子电路包括配置为在时钟的正相位期间预充电至供电电压的第一飞跨电容器，和配置为在所述时钟的负相位期间预充电至所述供电电压的第二飞跨电容器。所述放电和多路复用器子电路配置为，在所述时钟的所述负相位期间耦合所述第一飞跨电容器至单端信令线以驱动所述信令线，并且配置为在所述时钟的所述正相位期间耦合所述第二飞跨电容器至所述单端信令线以驱动所述信令线。

用于参考接地的单端信令的本发明的各种方法包括，在时钟的正相位期间预充电第一飞跨电容器至电源电压，在所述时钟的所述正相期间放电第二飞跨电容器并且驱动单端信号线，在所述时钟的负相位期间预充电第二飞跨电容器至供电电压，以及在所述时钟的所述负相位期间放电所述第一飞跨电容器并且驱动所述单端信号线。

所公开机制的优点是，建立了作为参考电压的供电电压，减小了信号电流返回路径的阻抗，并且减小了通过电源所引入的噪声。

附图说明

为了能够详细理解本发明的上述特征，以上简要概述的本发明的更具体的描述可参考实施例，其中一些在附图中示意出。然而，注意的是，附图仅例示出本发明的典型实施例，并且因此不视为对其范围的限制，对于本发明允许其他等效的实施例。

图1A显示根据现有技术的示范性单端信令系统，其示出参考电压问题；

图1B显示根据现有技术的示范性单端信令系统，其使用内部参考电压；

图1C显示根据现有技术的示范性单端信令系统，其使用捆绑参考电压；

图2A显示根据现有技术的单端信令系统中的电流，其中接地层意图作为共享信号返回导线；

图2B显示根据现有技术的，当从发射装置发射“1”至接收装置时，图2A中所示的单端信令中的电流；

图3A示出根据现有技术的参考接地的单端信令系统；

图3B示出根据现有技术的配置为生成+Vs的开关电容器DC-DC转换器；

图3C示出根据现有技术的配置为生成－Vs的开关电容器DC-DC转换器；

图3D示出根据现有技术的，用于图3B和3C的两个开关电容器DC-DC转换器的一对抽象控制环；

图4A示出根据本公开一个实施例的，数据驱动的电荷泵发射器；

图4B示出根据本公开的一个实施例的，相比于图4A中所示的数据驱动的电荷泵发射器进行了简化的采用CMOS晶体管所实现的数据驱动的电荷泵发射器；

图4C示出根据本公开的一个实施例的，采用CMOS门和晶体管实现的数据驱动的电荷泵发射器；

图4D示出根据本公开的一个实施例的，包括均衡器的数据驱动的电荷泵发射器；

图4Ｅ示出根据本公开的一个实施例的，提升信号线电压而没有附加门延迟的均衡器；

图4F示出使用由数据比特而非时钟操控的飞跨电容器（flying capacitor）来针对数据转变将附加电流驱动到信令线中的另一个均衡器。

图5A示出根据本公开的一个实施例的，指引返回电流进入接地网络中的开关电容器发射器；

图5B示出根据本公开的一个实施例的，将预充电电流保持在GND网络之外的均衡器电路；

图5C示出根据本公开的一个实施例的，其中输出电流仅在GND网络中流动的“桥”电荷泵发射器；

图5D示出根据本公开的一个实施例的具有预计算门（pre-computinggate）的桥发射器；

图5E示出根据本公开的一个实施例的，用于控制信令线上的电压的调节器环；

图5F示出根据本公开的一个示范性实施例的，用于在时钟的不同相位期间预充电飞跨电容器子电路并驱动信令线的方法；

图6A概括出根据本公开的另一个实施例的，具有可数字调节偏移和均衡的桥发射器；

图6B示出根据本公开的一个实施例的，图6A的均衡段电路；

图6C示出根据本公开的一个实施例的，图6A的发射段电路；

图6D概括出根据本公开的另一个实施例的，具有可数字调节偏移和2抽头FIR均衡器的桥发射器；

图6E示出根据本公开的一个实施例的，图6D的均衡段电路；

图7A示出根据本公开的一个实施例的栅极接地放大器；

图7B示出根据本公开的一个实施例的可调节的偏压（bias）发生器；

图7C示出根据本公开的一个示范性实施例的用于调节偏移调整机制的方法；

图8A是示出了根据本公开的一个或多个方面的处理器/芯片的框图，所述处理器/芯片包括用于参考接地的单端信令的发射器和接收器电路；以及

图8B是示出了配置为实现本公开的一个或多个方面的计算机系统的框图。

具体实施方式

在以下描述中阐述众多具体的细节来提供对本发明更彻底的理解。然而，本领域的技术人员将理解，可在没有这些具体细节的一个或多个的情况下实践本发明。在其他实例中，为了避免对本发明的混淆，没有对公知的特征进行描述。

可以构造使用电源网络之一既作为共用信号返回导线又作为共用参考电压的单端信令系统。如本文所进一步解释的，当可以使电源或者甚至处于没用作电源的电压电平上的网络作为共用信号返回导线和共用参考电压时，接地端子是优选的。因此，虽然在以下段落中描述并在图中示出了参考接地的（ground-referenced）信令，但相同的技术也应用于参考正供电网络（Vdd）或某一新近引入的共用端子的信令系统。

图3A示出根据现有技术的参考接地的单端信令系统300。为了参考接地的单端信令系统300正常运行，发射装置301必须驱动关于接地对称的一对电压±Vline，示出为对称电压对305。开关电容器DC-DC转换器用于生成两个信号电压+/－Vs，并且随后常规发射器驱动±Vline进入信令线307。从“实际的”电源生成+/－Vs到装置，假设为非常高的电压。例如，给装置的供电电压可以为大约1伏特，然而+/－Vs电压可以为大约+/－200mV。

在参考接地的信令系统300中，接地（GND）层304是信令导线所参考的唯一的参考层。在接收装置302处，端接电阻器Rt返回至到GND层的共享连接，因此信令电流不会流回至在任意其他导线上的发射装置301，从而避免之前结合图2A和2B所描述的电流分裂的问题。

回顾图3A，线电压量值|Vline|通常小于信令供电电压|Vs|。例如，如果发射装置301使用自源的端接电压模式发射器，那么发射器包括（概念地）与端接电阻器串联的一对数据驱动的开关。当发射器与信令线307阻抗匹配时，那么|Vline|=0.5|Vs|。

GND层304和网络（未示出）还定义了信号参考电压。有利地，GND网络通常是系统中阻抗最小并且鲁棒性最好的网络，尤其是在具有多个电源的系统中。因此，在GND网络中的各个点之间的电压差在成本限制内尽可能小。从而，参考噪声减小至最小的可能幅度。由于参考电压为供电端子（GND）并且并非内部或外部生成，因此在信号和参考电压之间不存在匹配问题需要解决。简而言之，选择GND 304作为参考电压避免了结合图2A、2B和2C所概述的大多数问题。

因为GND网络避免了当两个通信装置从不同的正电源供电时发生的电源排序问题，所以它对于共用信号返回导线（或网络）和共用参考电压来说也是好的选择。

概念上，以引入两个新的电源来生成信令线307上的对称信令所要求的±Vs电压（在发射装置301内）为代价来解决参考电压和信号返回路径问题。因此，主要的工程挑战是如何使用电源电压有效率地生成±Vs电压。

假设可以消除接收装置302的输入偏移电压，并且假设输入相关热噪声大约为1mV均方根，那么在至接收装置302的输入处需要产生约50mV的信号以克服未补偿的偏移、串扰、有限的增益、其他有界的噪声源和热噪声（无界的噪声源）。假设信令线307将在发射器处被均衡（如本文所进一步描述的），那么在两个信令电源（+Vs和–Vs）处需要产生大约±Vs=±200mV，假设为自源端接。

用于CMOS的电源电压正在相对缓慢地扩展，所以对于未来几代技术来说，用于核心装置的Vdd供电预期在0.75至1伏特的范围内。因此对称Vs电压是电源电压的一小部分。将相对高的电压转换至低电压的最有效率的调节器是开关电容器DC-DC转换器。

图3B示出根据现有技术的，配置为生成+Vs的开关电容器DC-DC转换器310。开关电容器DC-DC转换器310配置为从高得多的Vdd电源电压生成+Vs。生成正电源+Vs的转换器310操作在两个相位中。在期间，“飞跨”电容器Cf放电，并且Cf的两个端子均驱动至GND。飞跨电容器有两个端子，并且两个端子中均不直接耦合至电源，例如Vdd或GND。在期间，Cf被充电至Vdd－Vs；充电电流流过Cf并且随后流入负载Rload。具有比Cf大得多的电容量的旁路/滤波电容器Cb存储供电电压+Vs，并在间隔期间提供电流给Rload。

图3C示出根据本公开的一个实施例的，配置为生成－Vs的开关电容器DC-DC转换器315。和开关电容器DC-DC转换器310类似，开关电容器DC-DC转换器315配置为从高得多的Vdd生成－Vs。生成负供电－Vs的开关电容器DC-DC转换器315与开关电容器DC-DC转换器310拓扑相同，但是充电开关被重新布置。在期间，Cf被充电至Vdd。在期间，Cf放电到负载Rload中。由于Cf的左侧端子相比于右侧端子较正，因此在每个操作周期Rload上的电压均被驱动为较负。

由开关电容器DC-DC转换器310或者315之一提供给负载的电流与电容量Cf、时钟频率以及Vdd和Vs之间的差成比例。当使用开关电容器DC-DC转换器310和315生成用于单端的参考接地信令系统300的两个供电+Vs和－Vs时，取决于将要发射的数据而从开关电容器DC-DC转换器310和315的每一个引出电流。当数据=1时，通过发射装置301从+Vs向信令线307供应电流，并且没有加载－Vs供电。当数据=0时，从－Vs供电来供应电流，并且没有加载+Vs供电。

单端的参考接地信令系统300至少有两个显著的特征。第一，如果两个转换器具有相同的效率，那么从Vdd供电所引出的电流不独立于数据值，并且这一特性避免了在大多数单端信令方案中固有的同时开关问题。具体地，避免了结合图2A和2B所描述的同时开关问题。第二，两个开关电容器DC-DC转换器310和315要求控制系统在面临变化的负载时分别保持输出电压+Vs和－Vs为恒定的。典型地，变化飞跨电容器Cf、Vdd和Vs的值是不可行的，因此Cf、Vdd和Vs的值是标称固定的。但是，开关时钟的频率可用作控制变量。

图3D示出根据本公开的一个实施例的，分别用于图3B和3C的两个开关电容器DC-DC转换器310和315的一对抽象控制环。控制环322将+Vs与电源参考电压Vr相比较，并且如果V（Vs）＜V（Vr）那么和的频率增大，以将更多电流泵到负载中。控制环324通过将介于+Vs和－Vs之间的电压与GND相比较来操作，从而试图保持两个供电电压+Vs和－Vs以GND为对称的。

当控制环和转换器320系统可构建为如图3D中所示时，由于控制环322和324可能需要对负载Rload中的100%变化进行处理，因此两个控制环322和324将可能是非常复杂的。控制+Vs和－Vs上的波动（ripple）要求在高频率下操作开关电容器Cf并采用大的存储电容器Cb。在实践中，时钟ψ0和ψ1将可能必须输出多个相位，并且驱动多个开关电容器的堆，每个开关电容器操作在不同相位。总而言之，这样的解决方案要求显著的复杂性，并且根据硅片上的电子线路而消耗大量的面积。

可通过将发射器和开关电容器DC-DC电源组合到单个实体中来实施用于单端信号的电压电平的生成，该单个实体还包括2:1的时钟控制的数据多路复用器，从而避免了经调节的开关电容器转换器的复杂性和大的面积。代替以由控制环所控制的频率来操作开关电容器电源，以数据时钟速率来驱动开关电容器转换器。通过根据将要发射的数据值来控制飞跨电容器的充电/放电而在线上驱动数据。

图4A示出根据本公开的一个实施例的，数据驱动的电荷泵发射器400。数据驱动的电荷泵发射器400的结构将电荷泵DC-DC转换器和钟控（clocked）2:1数据多路复用器进行组合。按照这样的方式：当clk=HI时发射dat1而当clk=LO时发射dat0，数据驱动的电荷泵发射器400将半速率的两比特（di-bit）数据流dat{1,0}多路复用到单个全速率比特流中。clkP和数据信号之间的关系在时钟和数据信号407中示出。

包括子电路401和402的上半部分结构是多路复用器的dat1一半，其中当dat1=HI时dat1P=HI并且dat1N=LO。当clk=LO（clkP=CL并且clkN=HI）时，将Cf1p放电至接地供电电压，并且Cf1p的两个端子均返回至GND。当对Cf1p进行放电时，将Cf1n充电至电源电压。换言之，在时钟的负相位期间（当clkN=HI时）每个电容器Cf1p和Cf1n均通过子电路401和402中的预充电和飞跨电容器电子线路预充电至供电电压。Cf1p和Cf1n被分别放电和充电至电源电压。

在clk的正相位期间，当clk进行到HI（clkP=HI并且clkN=LO）时，两个电容器中的一个，Cf1p或者Cf1n，将电荷释放到信令线405中，这取决于dat1的值。例如，当dat1=HI时，将Cf1p充电至Vdd－Vline，并且充电电流驱动信令线405。信令线405被驱动到达的电压电平至少取决于Cf1p、CfOp、Cf1n和CfOn的值、Vdd的值、阻抗R0和时钟的频率。在本公开的一个实施例中，Cf1p、CfOp、Cf1n、CfOn、Vdd、R0和时钟频率在设计时被固定，以驱动信令线405至大约100mV的电压电平。Cf1n是不变的并且保持为充电的。因此，Cf1n在下一个clk=LO相位期间将不消耗电流。另一方面，如果dat1=LO，那么Cf1p保持为放电的，并且Cf1n放电至信令线405，驱动信令线405上的电压低至－Vline。在clk的正相位期间，通过子电路401和402中的多路复用器和放电电子线路来实施2：1多路复用器操作，以选择两个电容器中的一个来驱动信令线405发射dat1。

包括子电路403和404的数据驱动的电荷泵发射器400的下半部分实施相同的动作，但是在clk的相反相位上，并且由dat0控制。

由于没有电荷存储电容器（除了可能包括静电放电保护装置的与输出相关联的寄生电容以外），因此信令线405的电压电平上将可能存在显著的波动。重要的是，电压电平中的波动将采用将数据驱动至信令线405上的比特速率（bit-rate）。如果发射装置和接收装置之间的信道中存在显著的符号速率（symbol-rate）衰减，其中信道主要由信令线405和与信令线405相关联的接地层构成，且典型地包括封装和印刷电路板导线，那么电压电平中的波动将很强地衰减。但是，即使电压电平中的波动并未衰减，当信令线405上的数据值发生改变时，波动也会首先在远离（在时间上）所最佳检测到的数据值的时间点处影响信号的幅度。可使用均衡器来校正信令线的数据依赖衰落，如结合图4C所述的。

数据驱动的电荷泵发射器400中存在很多冗余元件。根据本公开的一个实施例，图4B示出与图4A中所示的数据驱动的电荷泵发射器400相比简化了的采用CMOS晶体管的数据驱动的电荷泵发射器。

采用飞跨电容器预充电子电路413和414在时钟的负相位期间对电容器Cf1p和Cf1n进行预充电，并且在时钟的正相位期间对电容器CfOp和CfOn进行预充电。没有包括在采用飞跨电容器预充电子电路413和414中的晶体管形成多路复用器和放电子电路，其基于dat1和dat0来驱动信令线415。

因为输出信号被驱动至低于最低供电电压（接地）的电压，数据驱动的电荷泵发射器410中的一些装置将在非正常的条件下操作。例如，当信令线415被驱动至Vs时，多路复用晶体管416和417的输出源/漏极端子被驱动为低于接地，使得它们的相关联的N+/P接头被正向偏压。假设信号摆幅被限制在几百毫伏，则这一条件不会呈现出任何大的困难。在正向偏压的接头成为问题的情况下，可在深NWell内的隔离P基板中实现数据驱动的电荷泵发射器410所需的负驱动的NMOS晶体管，假设这样的结构在目标制造工艺技术中是可用的。可使用另一个电荷泵来将隔离的P基板偏压至低于接地的电压，但是该电荷泵不需要提供大的电流。负偏压的P-基板避免了装置源/漏接头中的正向传导。

存在由负-转变（negative-transitioning）信号所提出的附加问题。假设当多路复用晶体管416被使能时，在clkP=1期间信令线415正在被驱动至－Vs。预充电晶体管418和多路复用晶体管417两者的栅极均被驱动至0伏特（接地）。但是，预充电晶体管418和多路复用晶体管417的每一个的源/漏极端子之一现在正处于负电压，因此成为各自装置的源极端子。由于栅-源极电压现在是正的，因此预充电晶体管418和多路复用晶体管417导通，并倾向于通过传导电流至接地和限制可用的负摆幅来钳制负向的输出信号。但是，这种传导直到负向电压到达预充电晶体管418和多路复用晶体管417的阈值电压以后才会变得显著，并且在实践中，假设－Vs下降不超过低于接地的100mV左右，则钳制电流很小。在提供多个阈值电压的工艺中，可能有利的是使用高阈值电压晶体管来实现任意的数据驱动的电荷泵发射器410的元件，其可被驱动至低于接地的电压。

图4C示出根据本公开的一个实施例的，采用CMOS门和晶体管实现的数据驱动的电荷泵发射器420。数据驱动的电荷泵发射器420避免了在电荷泵发射器的数据多路复用部分中对串行装置的需要。由于在大多数现代工艺中串行PFET是慢的，因此在实践中可用NAND和反相器来代替对!clkN·!dat1P和!clkP·!dat0P进行预计算的NOR门。可通过控制晶体管的大小来在一定程度上平衡通过反相器的额外延迟。

在时钟的负相位期间电容器Cf1p和Cf1n被预充电，并且在时钟的正相位期间电容器CfOp和CfOn被预充电。2:1多路复用器和放电子电路在时钟的正相位期间基于dat1并且在时钟的负相位期间基于dat0来驱动信令线425。

如果在通道中存在强的依赖频率的衰减，那么分别在图4B和4C中所示的数据驱动的电荷泵发射器410和420可能要求均衡器。

图4D示出根据本公开的一个实施例的，包括均衡器的数据驱动的电荷泵发射器430。采用飞跨电容器预充电子电路433和434分别在时钟的负相位期间对电容器Cf1p和Cf1n进行预充电、以及在时钟的正相位期间对电容器CfOp和CfOn进行预充电。不包括在采用飞跨电容器预充电子电路413和414或者均衡器435中的晶体管形成多路复用器和放电子电路，其在时钟的正相位期间基于dat1并且在时钟的负相位期间基于dat0来驱动信令线432。用于对飞跨电容器进行预充电并且将di-bit数据多路复用至信令线上的电路的操作与图4B中的发射器410完全相同。

电容性耦合的脉冲模式发射器均衡器435，与数据驱动的电荷泵发射器430并行有线连接。当输出数据改变值时，均衡器435堆送附加的电流至信令线432或从信令线432牵拉附加的电流，在转变期间提升信令线432的电压。可通过改变Ceq与Cf的比率来使均衡常数变化。可将均衡器435分成一组段（segment），每一段均具有“使能位”。通过接通某一部分段，Ceq可有效地变化，从而使均衡常数变化。数据驱动的电荷泵发射器430电路可布置为同样的段的阵列，并且根据操作需要来对每个段增加使能位以调整信令线432的电压。

注意到，图4D中所示的均衡器方案具有这样的问题：均衡器435在多路复用功能之后具有附加的门延迟（反相器），因此由均衡器435所产生的升压相对于从数据驱动的电荷泵发射器430驱动出的转变将稍微延迟。如果需要，可由一个反相器延迟来对驱动数据驱动的电荷泵发射器430的时钟进行延迟，或者可以按照与数据驱动的电荷泵发射器430同样的方式来实现均衡器435。图4E示出根据本公开的一个实施例，对信号线电压进行提升并且没有附加门延迟的均衡器440。图4F示出使用由数据比特dat{1,0}而不是由时钟来操控的飞跨电容器来在数据转变期间将附加电流驱动至信令线的另一个均衡器。

图4B、4C和4D中所示的数据驱动的电荷泵发射器410、420和430没有解决发射器中返回电流的问题。期望的是避免在常规单端信令系统中存在问题的返回电流分裂。然而，当在数据驱动的电荷泵发射器410、420和430中的信令线被驱动为正时，电流从电源流入信令线，因此使得在发射器处返回电流必须流过电源。

从电源至信令线中的电流可通过在供电和信号接地之间提供旁路电容器来非常有效地缓解，使得大多数信令电流从旁路电容器引出，允许返回电流局部地流至发射器。在电源和发射器的正极供电端子之间增加小的串行电阻将进一步增强迫使返回电流局部地流至发射器的效果。小的串联电阻和旁路电容器一起将供电从对飞跨电容器进行充电所要求的波动电流隔离开，并且还对信号返回电流的高频部分进行隔离。

图5A示出根据本公开的一个实施例的，指引返回电流进入接地网络的开关电容器发射器500。与数据驱动的电荷泵发射器410、420和430相比较修改了开关电容器发射器500的正电流转换器部分，即正转换器512和514，使得从正转换器512和514流入信令线502的电流只在接地网络中流动。Cf1p和CfOp首先被预充电至电源电压，并且随后放电至信令线502中。由于负转换器的输出电流只在GND网络中流动，因此与数据驱动的电荷泵发射器410、420和430相比较，开关电容器发射器500的负转换器部分保持为相同的。开关电容器发射器500包括均衡器510，其可使用用于均衡器435或440的电路来实现。

通过增加更多开关晶体管至开关电容器发射器500，将接地网络分开为两部分是可能的：用于对飞跨电容器进行预充电的内部网络和作为信令系统的一部分的外部网络。图5B示出开关电容器发射器，其实现针对预充电和信号电流的分开的接地返回路径。用于负驱动飞跨电容器CfOn和Cf1n的电路部件保持与图5A中相同。正转换器522和523已经修改，每者增加两个晶体管。在正转换器522中，由clkN驱动的NMOSfet运载预充电电流至由符号524标识的内部电源接地网络。在dat1P=1期间将数据驱动出该转换器时，由dat1P驱动的第二NMOSfet运载信号返回电流至由符号525标识的信号电流返回网络。这一布置防止转换器522和523中的预充电电流将噪声注入至信号电流返回网络中。

应该解决的实际问题是，通常使用薄氧化物在片上实现电容器。也就是说，电容器是MOS晶体管，通常是变容管（NMOS电容器）。这些电容器结构存在从它们的端子至基板和至周围导线的寄生电容，通常不太不对称。例如，NMOS变容管具有栅极，其具有与NMOS变容管的源极和漏极端子的大多为有益的叠加电容，但欧姆连接至源极和漏极端子的NWell体有至P基板的电容。在飞跨电容器的情况下，在每周期将不得不对寄生电容（最好放置于电容器的信令线侧）充电和放电。对寄生电容进行充电的电流不可用于驱动信令线。寄生电容伴随开关损耗一起降低了开关电容器发射器500的效率。

图5B的均衡器510中的Ceqa电容器是接地的，因此使用Ceqa电容器的转换器电子线路有可能比使用飞跨电容器Ceqb的转换器效率更高。可通过对Ceqa和Ceqb的不同大小控制来对Ceqa电容器相对Ceqb电容器的较好的功效加以补偿。

图5C示出根据本公开的一个实施例的“桥”电荷泵发射器540，在该“桥”电荷泵发射器540中输出电流只在信号电流返回网络547中流动，而预充电电流只在内部电源接地网络中流动。当出于噪声隔离的目的内部电源接地网络和信号电流返回网络547是分开的网络时，标称上它们保持在相同的电位，这是由于在“通道”中芯片外的信号电流返回网络部分与电源接地共享。在“桥”电荷泵发射器540中，将单个飞跨电容器Cf1和Cf0用于时钟（clk，其中clkN是反相的clkP）的每个相位。参考开关电容器转换器524，当clk=LO时，在采用飞跨电容器预充电子电路541中的飞跨电容器Cf1被预充电至电源电压。在clk=HI期间，飞跨电容器Cf1将电荷释放至信令线545，如果dat1=HI则牵拉信令线545为HI，而如果dat1=LO则牵拉信令线545为LO。

开关电容器转换器544在时钟的反相期间实施相同的操作并且由dat0所控制。具体地，当clk=HI时，在采用飞跨电容器预充电子电路543中的飞跨电容器Cf0被预充电至电源电压。在clk=LO期间，飞跨电容器Cf0将电荷释放至信令线545中，如果dat0=HI则牵拉信令线545为HI，如果dat0=LO则牵拉信令线545为LO。不在采用飞跨电容器预充电子电路541和544中的开关电容器转换器542和544内的晶体管形成2:1多路复用器和放电子电路。

在“桥”电荷泵发射器540中，预充电电流可以和信号电流返回网络547中的电流分开。例如，当信号电流返回网络547与其他接地供电隔离时，预充电电流不流入信令接地547，因此不会在耦合至信号接地547的网络中产生噪声。注意，在每个“桥”连接中的四个钟控NFET可以“逻辑地”瓦解到两个装置。然而，在飞跨电容器Cf1（或Cf0）正被预充电的同时，相关联的数据比特正在切换，并且在整流期间存在datP-和datN-驱动的NFET可同时接通的好机会，将电流从预充电引离。因此，在实践中，四个钟控NFET不应该被瓦解。

为了避免必须对“桥”电荷泵发射器540中串联在每个信号电流路径中的四个NFET的大小进行估计，可使用预计算门。图5D示出根据本公开的一个实施例的，具有预计算门的桥发射器550。通过采用数据信号dat1N、dat1P、datOP和datON对时钟信号clkN和clkP进行门控来平衡时钟信号中的延迟。门控允许发射器550中的信号的延迟与均衡器553中的延迟紧密匹配，这是由于两者均包含相同数目的逻辑级。通过多路复用器和均衡器553中的第一反相器的延迟，与NAND门以及与生成d1NclkP的预计算门中的NAND门相关联的反相器的延迟大致相匹配，诸如此类。类似地，可以使得通过直接驱动均衡电容器Ceq的反相器的延迟与通过两组4“桥”晶体管的延迟相匹配，其中所述两组4“桥”晶体管将输出电流驱动至信令线557中。

取决于制作工艺细节，具有预计算门的桥发射器550可提供较低的整体功率，虽然和“桥”电荷泵发射器540以及开关电容器发射器500相比较这是以一些附加的电源噪声感应抖动为代价的。

与开关电容器发射器500相比，具有预计算门的桥发射器550的电子线路可以布置于明显较小的面积上，这是因为在每周期均使用采用飞跨电容器预充电子电路555中的飞跨电容器，因此与图5A的开关电容器发射器550和图4A、4B、4C和4D的数据驱动的电荷泵发射器400、410、420和430分别相比，只有一半的飞跨电容器。

具有预计算门的桥发射器550、“桥”电荷泵发射器540，和开关电容器发射器500每者均包括在信令线上的端接电阻器R0。由于电荷泵不是理想的电流源，因此如果发射器被背向端接（back terminated），那么端接电阻大小应该大于信令线的特性阻抗。在一些情况下，背向端接是不必要的，并且如果这样的话，与被端接的信令线相比，电荷泵仅需要提供1/2的电流。消除背向端接有机会显著节省功率。

可做出关于所要求的飞跨电容器是否可在CMOS制造工艺中实际地实现的决定。假设应该传送±100mV给背向端接的50Ω传输线。电荷泵必须每个均发起100mV/25Ω=4mA的电流。使用I=CdV/dt，其中dV=V（Vdd）-V（line）并且dt=1UI，一旦供电电压和数据的比特速率已知则可计算所要求的电容。假设V（Vdd）=0.9V并且1UI=50psec,那么C=250fF。在CMOS制造工艺中250fF电容器是容易实现的。在典型的28微米CMOS工艺中的NMOS变容管的电容大约为50fF/μ2，因此飞跨电容器将占用几个μ2的面积。通常，由于开关损耗和寄生电容，将不得不控制飞跨电容器的大小大于所要求的计算值所需的大小。

发射器，即具有预计算门的桥发射器550、“桥”电荷泵发射器540和开关电容器发射器500，驱动信令线的电压固定至电源电压的几成，其中成数取决于操作的频率（数据的比特速率）和飞跨电容器的大小。电源电压通常指定为在±10%内变化，因此具有预计算门的桥发射器550、“桥”电荷泵发射器540和开关电容器发射器500的直接实现将使信号电压以类似的成数变化。

如果有必要保持信令线的电压摆幅为比电源变化更严格的公差，那么可在控制环中包含发射器（和均衡器）。图5E示出根据本公开的一个实施例的，用于控制信令线565上的电压的调节器环560。在调节器环560中，开关电容器发射器570和均衡器（未示出）没有从Vdd操作而是从经调节的电压Vreg操作，标称上设置为比在芯片电源Vdd上最低的预期电压更低。主要的调节元件是对大的滤波电容器Cfit进行充电的传输晶体管Ppass。传输晶体管由比较器驱动，所述比较器对设置为期望的线电压的参考电压Vref和复制开关电容器转换器572的输出Vrep进行比较。

复制开关电容器转换器572是发射器570中的一个数据驱动的开关电容器转换器的拷贝，可能按比例缩放。复制开关电容器转换器572在每个clk循环（可使用clk的两极之一），驱动（可能按比例缩放的）电阻器574，所述电阻器具有与信令线565的阻抗相等（在发射器570没有背向端接的情况下）或为信令线565的阻抗的一半（在发射器570具有背向端接的情况下）的电阻。复制开关电容器转换器572的负载包括大的电容器Crep以消除来自Vrep输出的波动。通常诸如调节器环560的调节器设计为使得输出滤波器（Cflt）在闭环传递函数中建立主极点。可在电路中包括附加的元件（未示出）来使环稳定。

图5F示出根据本公开的一个示范性实施例的，用于在时钟的不同相位期间对飞跨电容器子电路进行预充电和驱动信令线的方法。虽然结合图4A、4B、4C和4D的数据驱动的电荷泵发射器400、410、420和430、图5A的开关电容器发射器500、图5C的桥电荷泵发射器540和图5D的具有预计算门的桥发射器550来描述方法步骤，但本领域普通技术人员将理解，配置为以任意顺序实施方法步骤的任意系统均在本公开的范围内。

两个不同的时钟相位包括当clkP为HI时的正相位和当clkN为HI时的负相位。数据被分裂为两个信号dat0和dat1，其中当clkN为HI时dat0有效，并且当clkP为HI时dat0有效。在步骤585，在时钟的正相位期间由采用飞跨电容器预充电子电路来对第一飞跨电容器Cf进行预充电。在步骤587，在时钟的正相位期间，由多路复用器放电子电路来对第二飞跨电容器Cf进行放电并且驱动信令线（HI或LO）。在步骤590，在时钟的负相位期间由采用飞跨电容器预充电子电路来对第二飞跨电容器Cf进行预充电。在步骤592，在时钟的正相位期间，由多路复用器放电子电路来对第一飞跨电容器Cf进行放电并且驱动信令线（HI或LO）。

回到飞跨电容器电荷泵针对驱动HI和驱动LO可能具有不同效率的问题，图6A示出根据本公开的另一个实施例的，均衡数据驱动的电荷泵发射器，即具有可数字调节偏移和均衡的桥发射器600。该具有可数字调节偏移和均衡的桥发射器600包括两部分：均衡段阵列601和发射段阵列602。具有可数字调节偏移和均衡的桥发射器600驱动信令线603。

均衡段601阵列的单独均衡段EQ[0]至EQ[n]可通过控制信号eq_en[n…0]来分别使能，并且均衡段可大小相等、二进制加权或者控制其大小以允许通过改变eq_en[n…0]上的数字编码来使有效的均衡常数发生变化。可分别使能发射段阵列602中的每个发射段TX[0]至TX[m]，以通过设置hi_en[m…0]和lo_en[m…0]的数字值来驱动HI或LO。

图6B示出根据本公开的一个实施例的，图6A中所示的均衡段阵列601的均衡段电路605。除了输出驱动器反相器以外，均衡段605在设计上与图4D中所示的均衡器435类似，可经由控制信号eq en使能或禁用。当禁用时，均衡电容器Ceq的驱动端不被驱动，使得所禁用的均衡段的输出电容对于整个发射器而言不表现为负载。

图6C示出根据本公开的一个实施例的，图6A中所示的发射段阵列602的发射段电路610。数据驱动的电荷泵发射段602在设计上与图5D中所示的具有预计算门的桥发射器550类似。但是，预计算门已经采用使能控制lo_en和hi_en来增强，其各自使能分别驱动输出信号为LO和HI的驱动器部分。同样，对内部预充电时钟进行门控，使得如果lo_en或hi_ei中的一者被置位，则允许预充电时钟eclkP和eclkN切换。可各自使能发射段阵列602中的每个发射段610，用于通过设置hi_en[m…0]和lo_en[m…0]的数字值来驱动HI或LO。因为可独立地设置使能控制，因此可就非对称驱动对驱动器进行补偿，从而消除具有可数字调节偏移和均衡的桥发射器600的输出电压偏移。此外，如果所要求驱动至信令线603中的最大电压小于发射段阵列602可供应的最大电压，那么可完全禁用发射段阵列602中的一个或多个发射段610，从而节省运行功率。发射段阵列602中的发射段610可以大小相等，可在大小上进行二进制加权，或者以其他任何方便的方式控制大小以允许独立地调节用于HI和LO的输出驱动强度。最后，相对于使能的发射段610的数目所使能的均衡段605的数目设置了用于具有可数字调节偏移和均衡的桥发射器600的均衡强度，允许将具有可数字调节偏移和均衡的桥发射器600的均衡常数调整为与在包括信令线603的通道中的衰落相匹配。

图6D概括出根据本公开的另一个实施例的，具有可数字调节偏移和2抽头有限脉冲响应（FIR）均衡的桥发射器620。具有可数字调节偏移和2抽头FIR均衡的桥发射器620包括均衡段阵列621和发射段阵列622。发射段阵列622中的每个发射段TX[0]至TX[m]均与图6C中所示的发射段610是同样的，并且HI和LO驱动使能以相同的方式来工作。除了在其数据输入处采用附加逻辑元件来修改均衡段阵列621中的均衡段之外，均衡段阵列621中的均衡段EQ[0]至EQ[n]与图6B中所示的均衡段605类似。

图6E示出根据本公开的一个实施例的图6D的均衡段电路。根据edat0N和edat1N上的值，当clkN=1时，均衡段625的上半部分驱动信令线623。当dat0N=1与（AND）在先的dat1N=0时，edat0N被置位，并且在这一情况下，当clkN=1时均衡段625的上半部分驱动信令线623输出HI。同样，当dat0P=1与（AND）在先的dat1P=0时，edat0P被置位，并且在这一情况下，当clkN=1时，均衡段625的上半部分驱动信令线623输出LO。否则edat0{P，N}两者均不被置位，并且均衡段625中的上半部分电子线路不输出电流。均衡段625中的下半部分电子线路以相同的方式操作，但是通过将dat0的当前值与dat1的在先的值相比较，并且在clkP=1期间将电流钟控至线上。简而言之，每当数据值有改变，均衡段625便输出电流脉冲，否则没有电流输出。这实现了简单的2抽头预加强FIR滤波器。

然而关于图6D的前述讨论描述了2抽头FIR滤波器，该技术可通过增加均衡段625的附加组并对持续2个以上连续比特的比特历史进行比较，来扩展至附加抽头。此外，虽然依据2：1多路复用实施例来描述数据驱动的电荷泵发射器的上述示例，但加入合适的时钟相位和并行数据比特是可用的，那么诸如4：1多路复用的较高复用也是有可能的。

用于单端信令的接收器电子线路

回到参考接地的单端信令系统300，数据驱动的电荷泵发射器400、410、420和430、开关电容器发射器500、“桥”电荷泵发射器540和预计算门550均与接收器配对，该接收器可高效接收关于GND（0V）对称地摆动的信号。接收器将信号放大并且电平移动至CMOS电平（大致在Vdd和GND之间切换的逻辑电平）。

虽然常规PMOS差分放大器可用作接收器，但较低功率和更简化的替代是栅极接地（或共栅极）放大器。图7A示出根据本公开的一个实施例的，栅极接地放大器700。如果p0/p1和n0/n1按相同的大小制作，那么形成偏压发生器702的短路反相器p0/n0产生位于反相器开关阈值处的偏置电压Vbias。在信令线707上不存在信号的情况下，包括p1/n1的输入放大器705位于相同的操作点特别是反相器开关阈值处，因此输入放大器705的输出也位于V（Vbias）。输入放大器705发起电流Iamp至信令线707。因此，在只有接收器被端接的情况下，信令线707上的电压不是围绕0V（GND）而是围绕偏移电压Voff＝Iamp·R0摆动。当信令线707的两端均被端接时，Voff＝0.5Iamp·R0并且附加于n0的源的偏压电阻器Rbias被设置为R0/2。在实践中，与信号摆幅Vs相比，偏移电压将是小的。注意，偏压电路p0/n0和偏压发射器702的偏压电阻器均可被缩小以节省功率。

在常规工艺技术中，如果使用低阈值装置来实现栅极接地放大器700的MOSFET，那么输入放大器705有大约为5的增益，因此当信令线707有100mV的幅度时，输入放大器705可以产生几乎足够大的摆幅以直接驱动CMOS采样器的输出电压电平。如果要求更大的增益，可增加第二级放大器710。输入放大器705的输出以及诸如第二级放大器的连续的放大器的输出均围绕大致在Vdd和GND之间的中点的反相器开关阈值V（Vbias）大致对称地摆动。

前述说明忽略了栅极接地放大器所固有的影响。因为栅极接地放大器驱动电流至输入，例如信令线，所以栅极接地放大器具有大致为输入晶体管n1的1/gm的有限的输入阻抗。由于阻抗表现为与端接电阻器R0并联，因此输入将向下端接（under-terminated），除非将端接电阻器向上调节。在实践中，输入放大器705可制作为足够小，使得影响相对小。

前述的栅极接地放大器700隐含假设p0和p1相匹配，以及n0和n1相匹配。不可避免地，工艺的偏差、输入源电阻器Rbias和R0的差将造成Vbias离开p1/n1的实际的开关阈值，从而在输入放大器705的输出处引入电压的偏移。不是如图7A所示的关于Vbias对称地摆动，输入放大器705的输出将由高于或低于理想摆幅所取代。

为了移除所引入的偏移，可使用偏移调整机制并且可采用用于调节该机制的过程。实现偏移调整机制的几个可能的方式之一是修改偏压发生器。图7B示出根据本公开的一个实施例的可调偏压发生器720。

可调偏压发生器720可代替栅极接地放大器700中的偏压发生器702。栅极接地放大器700中的偏压发生器702的单源电阻器Rbias可以由可调电阻器来代替，该可调电阻器可通过改变信号的Radj[n]总线的值来被数字地调整。固定电阻器Rfixed设置可调电阻器的最大电阻，并且一组二进制加权的电阻器Ra、2Ra…（n-1）Ra可选择性地与Rfixed并联以减小有效电阻。典型地选择这些电阻器，使得当Radj[n]在中点值时总体电阻与端接电阻R0相匹配。可替代地，代替对Rbias进行调节，通过提供与控制晶体管串联的多个偏压晶体管来允许数字地变化偏压晶体管的有效宽度，从而可以以类似方式调节晶体管p0/n0的一者或两者。

随着数字调整机制的建立，需要用于调节该机制以移除所引入的偏移的过程。本文所描述的方法除了要求有限状态机（finite-state machine）来分析来自接收器采样器的数据并设置调节总线Radj[n]的调整值以外，不要求超出需要用于栅极接地放大器700以实现接收操作的附加硬件。

图7C示出根据本公开的一个示范性实施例的，用于调节偏移调整机制的方法740。虽然结合图7B的系统来描述方法步骤，但本领域普通技术人员将理解，配置为以任意顺序实施该方法步骤的任意系统均在本公开的范围内。

实施方法740以对可调偏压发生器720进行调节。在步骤745，驱动信令线的发射装置关闭，使得信令线停留在它的中点电压Voff。在步骤750，设置使电阻器Rbias变化的Radj代码。在步骤755，控制Radj的有限状态机随着接收器时钟切换，对来自接收器采样器或附连到输入放大器的采样器的几个连续的采样进行记录。接下来，在步骤760，对这些值进行滤波以确定平均值是否大于或小于0.5。在步骤765，改变Radj代码来朝着采样器值的一半为“1”并且一半是“0”的点驱动偏移。直到达到该点，过程返回至步骤750并且重新调节Radj代码。当确定来自采样器的平均值在0.5附近“抖动”时，接收器被假设为被调整，并且在步骤770退出过程。

在步骤750，有限状态机开始于一个极端处的Radj代码，并使Radj上的代码朝另一个极端进行。在开始点，取决于接收器的细节所有采样器均应该输出“1”或者“0”之一。随着Radj上的代码的朝着另一个极端改变，将存在这样一个点：在该点处来自采样器的数字值开始切换至相反的数字值。

在步骤760，有限状态机通过在很多个时钟周期上进行平均来对来自采样器的值进行滤波。当经过在一定数目的采样时钟周期上的平均后，来自4个采样器的值一半为“1’s”并且一半为“0’s”时，接收器可被假设为被调整。可以在运行于控制处理器上的硬件、软件或硬件和软件的组合来实现有限状态机。

针对这一方案的变化可能包括Ra电阻器的同量加权以及温度计编码Radj总线。如果有必要使用某一其他过程而不是上述过程来在接受实时数据期间实施调整操作，那么这一实现方案可能是有帮助的。另一个可能的变化：如果接收器中的多个采样器要求各自的偏移调整，那么可提供输入放大器的四个拷贝（但是共享共同端接电阻器），并且包括四个可调整Vbias发生器，每个可调整Vbias发生器均具有自己的Radj总线。除了需要多个有限状态机或者分时多工过程来实施调节之外，调整过程将和上述过程非常类似。

系统概述

图8A是示出根据本公开的一个或多个方面的，包括参考接地的单端信号信令发射器的处理器/芯片840的框图，其中参考接地的单端信号信令发射器诸如，来自图4B的数据驱动的电荷泵发射器410、来自图4C的420、来自图4D的430、来自图5A的开关电容器发射器500、来自图5C的桥电荷泵发射器540或来自图5D的具有预计算门的桥发射器550。接收器电路865可包括配置为从系统中的其他装置接收单端输入信号的接收器，所述系统中的其他装置诸如来自图7A的栅极接地放大器700。由发射器电路875产生单端输出信号855。接收器电路865提供至核心电路870的输入。核心电路870可配置为处理输入信号并生成输出。由发射器电路875接收核心电路870的输出并用于生成单端输出信号855。

图8B是示出配置为实现本发明的一个或多个方面的计算机系统800的框图。计算机系统800包括中央处理单元（CPU）802和系统存储器804，两者经由可包括存储器桥805的互连路径通信。存储器桥805例如可以是北桥芯片，经由总线或其他通信路径806（例如，超传输链接）连接到I/O（输入/输出）桥807。I/O桥807例如可以是南桥芯片，从一个或多个用户输入装置808（例如，键盘、鼠标）接收用户输入，并将该输入经由通信路径806和存储器桥805转发至CPU 802。并行处理子系统812经由总线或第二通信路径813（例如，外围部件互连（PCI）Express、加速图形端口或超传输链接）耦合至存储器桥805；在一个实施例中，并行处理子系统812是将像素传送到显示装置810（例如，常规的基于阴极射线管或液晶显示的监视器）的图形子系统。系统盘814还连接到I/O桥807。开关816为I/O桥807和诸如网络适配器818以及各种外插卡（add-in card）820和821的其他部件之间提供了连接。其他部件（未明确示出）也可以连接到I/O桥807，包括通用串联总线（USB）或其他端口连接、光盘（CD）驱动器、数字视频盘（DVD）驱动器、胶片记录装置等。图8B中所示的包括具体命名为通信路径806和813的各种通信路径均可以使用任何合适的协议来实现，诸如PCI Express、AGP（加速图形端口）、超传输或任何其他总线或点对点通信协议，并且不同装置之间的连接可以使用本领域已知的不同协议。

图8B中所示的一个或多个装置可使用单端信令来接收或发射信号。具体地，发射装置可配置为包括参考接地的单端信令发射器，诸如来自图4B的数据驱动的电荷泵发射器410、来自图4C的420、来自图4D的430、来自图5A的开关电容器发射器500、来自图5C的桥电荷泵发射器540或来自图5D的具有预计算门的桥发射器550。接收装置可配置为包括来自图7A的栅极接地放大器700。

在一个实施例中，并行处理子系统812包含被优化用于图形和视频处理的电子线路，例如包括视频输出电子线路，并且构成图形处理单元（GPU）。在另一个实施例中，并行处理子系统812包含被优化用于通用处理的电子线路，同时保留底层的（underlying）计算架构，如本文所更为详细的描述的。在又一个实施例中，并行处理子系统812可与一个或多个其他系统元件集成在单个子系统中，诸如连接存储器桥805、CPU 802和I/O桥807以形成片上系统（SoC）。

应予以理解的是，本文所示系统是示意性的，可以对其进行变形和修改。可根据需要修改连接拓扑结构，包括桥的数目和布置、CPU 802的数目以及并行处理子系统812的数目。例如，在一些实施例中，系统存储器804直接连接到CPU 802而非通过桥，并且其他装置经由存储器桥805和CPU 802与系统存储器804通信。在其他替代拓扑结构中，并行处理子系统812连接到I/O桥807或者直接连接到CPU 802，而非连接到存储器桥805。而在其他的实施例中，I/O桥807和存储器桥805可能被集成到单个芯片中，而不是作为一个或多个分立的装置存在。多数实施例可包括两个或更多CPU 802以及包括两个或更多并行处理子系统812。本文所示特定部件是可选的；例如，任何数目的外插卡或外围装置都可能得到支持。在一些实施例中，开关816被省去，并且网络适配器818和外插卡820、821直接连接到I/O桥807。

总而言之，用于发射和接收参考接地的单端信号的机制，将包括飞跨电容器的DC至DC转换器和2：1多路复用器进行组合来驱动单端信令线。发射器驱动关于接地电源电平对称的一对电压。信令电流返回接地层，即处于正供电电压的层或处于非供电电压的电压电平的层，以使作为不同单端信令线之间串扰源的噪声的生成最小化。通过电源引入的噪声与数据的开关速率相关，并且可使用均衡器电路来减小。发射器提供用于单端信令的机制，同时减小建立参考电压的问题、减小信号返回路径的阻抗并且减小出现在常规单端信令电路中的电源噪声。

本发明的一个实施例可被实施为与计算机系统一起使用的程序产品。该程序产品的程序定义实施例的功能（包括本文中描述的方法）并且可以被包含在各种计算机可读存储介质上。示出的计算机可读存储介质包括但不限于：（i）不可写的存储介质（例如，计算机内的只读存储器装置，例如可由CD-ROM驱动器读取的CD-ROM盘、闪存、ROM芯片或任何类型的固态非易失性半导体存储器），在其上永久性存储信息；和（ii）可写的存储介质（例如，磁盘驱动器或硬盘驱动器内的软盘或者任何类型的固态随机存取半导体存储器），在其上存储可更改的信息。

以上已参照具体实施例对本发明进行了描述。然而，本领域技术人员将理解的是，在不脱离如随附权利要求书中所阐释的本发明的较宽精神和范围的情况下，可对此做出各种修改和变化。因此，之前的描述以及附图应被视为是例示性而非限制性的。

Claims

1.一种发射器电路，包括：

采用飞跨电容器预充电子电路，其包括配置为在时钟的正相位期间预充电至供电电压的第一飞跨电容器，和配置为在所述时钟的负相位期间预充电至所述供电电压的第二飞跨电容器；

所述第一飞跨电容器，其具有通过在所述时钟的所述正相位期间激活的第一时钟使能晶体管而耦合至电源电压的第一端子，和通过也是在所述时钟的所述正相位期间激活的第二时钟使能晶体管而耦合至接地供电电压的第二端子；以及

所述第二飞跨电容器，其具有通过在所述时钟的所述负相位期间激活的第一时钟使能晶体管而耦合至接地供电电压的第一端子，和通过也是在所述时钟的所述负相位期间激活的第二时钟使能晶体管而耦合至电源电压的第二端子；以及

放电和多路复用器子电路，其配置为在所述时钟的所述负相位期间耦合所述第一飞跨电容器至单端信令线以驱动所述信令线，并且配置为在所述时钟的所述正相位期间耦合所述第二飞跨电容器至所述单端信令线以驱动所述信令线。

2.根据权利要求1所述的发射器电路，进一步包括均衡器，其耦合至所述单端信令线，并且配置为当在所述单端信令线上发射的数据信号从低到高或从高到低转变时，推送附加电流到所述单端信令线或从所述单端信令线牵拉附加电流，提升所述单端信令线的电压。

3.根据权利要求1所述的发射器电路，进一步包括预计算门，其配置为将正负形式的数据信号和正负形式的所述时钟进行组合来生成耦合至所述放电和多路复用器子电路的输出。

4.根据权利要求1所述的发射器电路，进一步包括调节器环电路，其配置为提供经调节的电源电压给所述采用飞跨电容器预充电子电路和所述放电和多路复用器子电路，其中所述电源电压低于包括所述发射器电路的发射装置的电源电压的最低预期电压。

5.根据权利要求4所述的发射器电路，其中所述调节器环电路包括：

比较器，其配置为将所述经调节的电源电压与由开关电容器转换器电路输出的复制电压相比较；以及

传输晶体管，其由所述比较器驱动并且配置为对大的滤波电容器进行充电并生成所述经调节的电源电压。

6.根据权利要求1所述的发射器电路，其中所述单端信令线耦合至接收器电路并且所述接收器电路包括：

输入放大器，其耦合至所述单端信令线；以及

偏压发生器，其耦合至所述输入放大器并且包括反相器电路，所述反相器电路具有耦合至所述反相器电路的输出的输入和耦合在所述反相器电路和接地电源之间的偏压电阻器。

7.根据权利要求1所述的发射器电路，其中所述采用飞跨电容器预充电子电路进一步包括第三飞跨电容器，其耦合至所述第一飞跨电容器并配置为在时钟的所述正相位期间预充电至供电电压。

8.一种用于参考接地的单端信令的方法，所述方法包括：

在时钟的正相位期间，预充电第一飞跨电容器至供电电压；

在所述时钟的所述正相位期间，放电第二飞跨电容器并且驱动单端信号线；

在所述时钟的负相位期间，预充电第二飞跨电容器至所述供电电压；以及

在所述时钟的所述负相位期间，放电所述第一飞跨电容器并且驱动所述单端信号线

其中，所述第一飞跨电容器，其具有通过在所述时钟的所述正相位期间激活的第一时钟使能晶体管而耦合至电源电压的第一端子，和通过也是在所述时钟的所述正相位期间激活的第二时钟使能晶体管而耦合至接地供电电压的第二端子；以及

所述第二飞跨电容器，其具有通过在所述时钟的所述负相位期间激活的第一时钟使能晶体管而耦合至接地供电电压的第一端子，和通过也是在所述时钟的所述负相位期间激活的第二时钟使能晶体管而耦合至电源电压的第二端子。

9.根据权利要求8所述的方法，其中来自耦合至所述单端信令线的接收装置的返回电流返回至信号电流返回网络。