JP2012059991A - 半導体集積回路 - Google Patents

Abstract

【課題】低消費電力で動作し、かつ、端子数を減らすことが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の回路と、第２の回路と、信号伝播制御回路と、を備える。第２の回路は、前記第１の回路の電源端子とは独立の電源端子を有する。信号伝播制御回路は、前記第２の回路に電源が投入されてから所定期間、所定の固定値を前記第２の回路へ入力し、前記所定期間経過後、前記第１の回路からの出力信号および前記所定の固定値のいずれを前記第２の回路へ入力するかを制御する。
【選択図】図１

Description

本発明の実施形態は、半導体集積回路に関する。

近年、半導体デバイスの微細化に伴い、半導体集積回路上に多くの機能が搭載されるようになっている。半導体集積回路に汎用性を持たせるため、ある用途では使用するが、別の用途では使用しない回路が搭載されていることも珍しくない。

例えば省電力を目的として、ある用途では使用しない回路に電源を供給しない場合、その回路の出力信号は不定値、あるいは、高インピーダンス状態となるが、この回路に接続されている、使用中の別の回路に不定値、高インピーダンス状態の信号が入力されると、リーク電流が流れて消費電力が大きくなってしまったり、回路が誤動作をしてしまったりすることがある。これを防止するために、回路間に信号伝播制御回路を設け、不定値や高インピーダンス信号が使用中の回路へ入力されないようにすることが考えられる。この場合、特定の機能回路の使用・不使用を定義するための機能選択信号は電源投入と同時に有効となる必要があるので、信号伝播制御回路を制御するための機能選択端子を半導体集積回路に設けなければならず、端子数が増加してしまうという問題がある。

一方、端子数を減らすために信号伝播制御回路を設けない場合、先に述べた誤動作を防止するためには、その用途では使用しない回路にも電源を供給しなければならず、消費電力が大きくなってしまうという問題がある。

特開２００８−９８７７４号公報

低消費電力で動作し、かつ、端子数を減らすことが可能な半導体集積回路を提供する。

本実施形態によれば、半導体集積回路は、第１の回路と、第２の回路と、信号伝播制御回路と、を備える。第２の回路は、前記第１の回路の電源端子とは独立の電源端子を有する。信号伝播制御回路は、前記第２の回路に電源が投入されてから所定期間、所定の固定値を前記第２の回路へ入力し、前記所定期間経過後、前記第１の回路からの出力信号および前記所定の固定値のいずれを前記第２の回路へ入力するかを制御する。

第１の実施形態に係る半導体集積回路１００の概略ブロック図。 信号伝播制御回路３の内部構成の一例を示す回路図。 第１の回路１を使用する場合の半導体集積回路１００の接続関係の一例を示す図。 第１の回路１を使用する場合の半導体集積回路１００の処理動作の一例を示すフローチャート。 第１の回路１を使用しない場合の半導体集積回路１００の接続関係の一例を示す図。 第１の回路１を使用しない場合の半導体集積回路１００の処理動作の一例を示すフローチャート。 信号伝播制御回路３ａの内部構成の一例を示す回路図。 外部メモリ４４にファームウェアが格納される場合の、半導体集積回路１００の接続関係の一例を示す図。 半導体集積回路１００内の不揮発性メモリ６にファームウェアが格納される場合の、半導体集積回路１００の接続関係の一例を示す図。

以下、半導体集積回路の実施形態について、図面を参照しながら具体的に説明する。

（第１の実施形態）
図１は、第１の実施形態に係る半導体集積回路１００の概略ブロック図である。図１の半導体集積回路１００は、第１の回路１と、第２の回路２と、信号伝播制御回路３と、制御回路４と、インターフェース回路５とを備えている。同図の半導体集積回路１００は例えば無線通信機能を提供する半導体集積回路である。

第１の回路１は、例えばＵＳＢ（Universal Serial Bus）インターフェース回路、またはSDカードインターフェース回路等である。第１の回路１は電源端子ＶＤＤ１および接地端子ＧＮＤ１の間に外部から電源が供給されることによって動作する。第１の回路１は用途によって使用されることもあるし、使用されないこともある。使用される場合、第１の回路１は第２の回路２と信号の送受を行う。

第２の回路２は例えば無線通信プロトコル処理回路である。第２の回路２は電源端子ＶＤＤ２および接地端子ＧＮＤ２の間に外部から電源が供給されることによって動作する。電源端子ＶＤＤ１および電源端子ＶＤＤ２は電気的に分離されている。また、第２の回路２に供給される電源電圧は、第１の回路１に供給される電源電圧とは異なっていても良い。第２の回路２は、この半導体集積回路が使われる限り、用途に関わらず使用されるものとする。

例えば、図１の半導体集積回路１００が携帯電話に搭載される場合は、第１の回路１は使用されず第２の回路２のみ使用される。一方、半導体集積回路１００がパーソナルコンピュータに搭載される場合は、第１の回路１および第２の回路２の両方が使用される。

信号伝播制御回路３は、第１の回路１から第２の回路２へ信号を伝播するか否かを制御する。より具体的には、第１の回路１を使用する場合は第１の回路１からの出力信号を第２の回路２へ入力し、使用しない場合は電源電位または接地電位のいずれかの固定値を第２の回路２へ入力する。第２の回路２に不定値、あるいは高インピーダンス状態の信号が入力されると第２の回路２内にリーク電流が流れてしまうことがあるが、信号伝播制御回路３を設けることにより、第１の回路１の電源を遮断した場合でも、第２の回路２に不定値が入力されるのを防ぐことができる。なお、本実施形態では、信号伝播制御回路３は、第１の回路を使用するか否かに関わらず、第２の回路２から第１の回路１へ信号を伝播するものとする。

制御回路４は、第１の回路１から第２の回路２へ信号を伝播させるか否かを示す制御信号（第１の制御信号）を信号伝播制御回路３に供給する。より具体的には、制御信号が電源電位であれば、信号伝播制御回路３に、第１の回路１からの出力信号を第２の回路２へ入力させ、接地電位であれば、第１の回路１からの出力信号を第２の回路２へ入力させず、電源電位または接地電位の固定値を第２の回路２へ入力させる。制御回路４は、例えばマイクロプロセッサを含む回路で構成され、一般には、信号伝播制御回路3以外の回路ブロックの制御も行うものである。

後述するが、本実施形態の特徴の１つは、第１の回路１および第２の回路２を起動してから所定期間、第１の回路１から第２の回路２へ信号を伝播しないよう、制御回路４が信号伝播制御回路３を制御する点である。さらに、制御回路４からの制御信号により信号伝播制御回路３を制御するため、信号伝播制御回路３を制御するための信号を入力する機能選択端子を半導体集積回路１００に設ける必要もない。

インターフェース回路５は、半導体集積回路１００の外部に接続される外部装置（不図示）との通信を行うためのインターフェースである。外部装置は、半導体集積回路１００の起動後にコマンドを送るホスト装置、あるいは、半導体集積回路１００が実行するファームウェアを格納しているメモリである。

図２は、信号伝播制御回路３の内部構成の一例を示す回路図である。信号伝播制御回路３は、例えば論理積回路３１と論理和回路３２とを有する。

論理積回路３１には、制御信号および第１の回路１の出力端子１１からの出力信号が入力され、論理積回路３１の出力信号は第２の回路２の入力端子２１に入力される。制御信号が電源電位に設定されると、出力端子１１からの出力信号と等しい信号値が論理積回路３１から出力される。これにより、第１の回路１から第２の回路２へ信号が伝播される。一方、制御信号が接地電位に設定されると、出力端子１１からの出力信号の値に関わらず、また、仮に出力端子１１からの出力信号が不定値、あるいは、高インピーダンス状態であったとしても、論理積回路３１は接地電位を出力する。よって、第２の回路２の入力端子２１への入力を接地電位に固定できる。

論理和回路３２には、制御信号の反転信号および第１の回路１の出力端子１２からの出力信号が入力され、論理和回路３２の出力信号は第２の回路２の入力端子２２に入力される。制御信号が電源電位に設定されると、出力端子１２からの出力信号と等しい信号値が論理和回路３２から出力される。これにより、第１の回路１から第２の回路２へ信号が伝播される。一方、制御信号が接地電位に設定されると、出力端子１２からの出力信号の値に関わらず、また、仮に出力端子１２からの出力信号が不定値、あるいは、高インピーダンス状態であったとしても、論理和回路３２は電源電位を出力する。よって、第２の回路２の入力端子２２への入力を電源電位に固定できる。

このように、入力を接地電位に固定したい第２の回路２への入力端子へは、論理積回路を設ければよい。また、入力を電源電位に固定したい第２の回路２への入力端子へは、論理和回路を設ければよい。もちろん、第２の回路２の全入力端子を接地電位に固定したい場合は論理積回路のみ、全入力端子を電源電位に固定したい場合は論理和回路のみを設ければよく、信号伝播制御回路３はこれらのうちの少なくとも一方を有していればよい。第２の回路２への各端子を接地電位に固定するか電源電位に固定するかは、第２の回路２の入力信号の仕様に応じて定めればよい。

なお、この本実施形態においては、第２の回路の出力端子２３からの出力信号は、そのまま第１の回路の入力端子１３へ入力される。

また、第１の回路１および第２の回路２で使用する電圧値が異なる場合は、上記、論理積回路３１および論理和回路３２は、必要に応じて、電圧変換機能を有するものとする。例えば、本実施形態で電源電位ＶＤＤ１と電源電位ＶＤＤ２が異なる場合、論理積回路３１および論理和回路３２の入力端子は、接地電位と電源電位ＶＤＤ１のいずれかの電圧であるが、出力端子は接地電位と電源電位ＶＤＤ２のいずれかの電圧となるように、かつ、余計なリーク電流が発生しないように、回路を設計する。

図３は、第１の回路１を使用する場合の半導体集積回路１００の接続関係の一例を示す図である。同図に示すように、第１の回路１の電源端子ＶＤＤ１と接地端子ＧＮＤ１との間には電源４１が接続される。また、第２の回路２の電源端子ＶＤＤ２と接地端子ＧＮＤ２との間には、電源４１とは異なる電源４２が接続される。さらに、インターフェース回路５を介して、外部機器４３が制御回路４と接続される。外部機器４３は、例えばホストプロセッサである。このホストプロセッサは、半導体集積回路１００の動作を制御するためのコマンドを送信したり、あるいは、半導体集積回路１００の状態などのデータを受信したりするもので、本実施形態の適用、非適用に関わらず必要な機器である。

図４は、第１の回路１を使用する場合の半導体集積回路１００の処理動作の一例を示すフローチャートである。まず、電源４１，４２が投入される（ステップＳ１）。電源投入直後は、制御回路４は第１の回路１を使用するか否かを判別できない。そのため、制御回路４は初期状態では制御信号が接地電位となるように設計されている。これにより、信号伝播制御回路３は第１の回路１からの出力信号を遮断して、第２の回路２へ入力しないよう制御する（ステップＳ２）。このとき、上述のように、第２の回路２には不定値、あるいは高インピーダンス状態の信号ではなく、電源電位または接地電位の固定値が入力される。

第１の回路１に電源４１が投入された直後は第１の回路１からの出力が安定せず、誤った値が出力されたり、不定値が出力されたりすることがある。仮に、電源４１の投入直後に、信号伝播制御回路３が第１の回路１からの出力信号を第２の回路２へ入力してしまうと、誤った値や不定値が第２の回路２へ入力されてしまう。誤った値が入力されると、第２の回路２が誤動作をしてしまい、第２の回路２に電源が投入されない不具合が発生することもある。また、不定値が入力されると、第２の回路２にリーク電流が流れ、消費電力が大きくなってしまう。

これに対し、本実施形態では、電源投入した直後では第１の回路１から第２の回路２への信号を遮断するため、半導体集積回路１００の立ち上げ時の消費電力を抑制できるとともに、第２の回路２の誤動作を防止できる。

その後、制御回路４は、インターフェース回路５を介して、外部機器４３からのコマンドを受信する。図３では第１の回路１を使用することを念頭に置いているが、この場合、第１の回路１を使用する旨が少なくとも1つのコマンドに含まれている。（ステップＳ３）。

制御回路４はこのコマンドを解釈すると、第１の回路１を使用すべく、制御信号を電源電位に設定する。これにより、信号伝播制御回路３は第１の回路１から第２の回路２へ信号を伝播させる（ステップＳ４）。

以上により、電源４１，４２が投入された後に、第１の回路１からの出力信号が第２の回路２へ入力されることになり、半導体集積回路１００は通常の動作を行うことができる。

なお、制御回路４は、第１の回路１および第２の回路２の動作が安定した後に、制御信号を電源電位に設定するのがよい。その理由は、第１の回路１および第２の回路２は、時間差を持って電源が投入されることもあり、一方の回路が電源未投入の状態で信号を伝播すると、電源未投入の回路が誤動作をしてしまうおそれがあるためである。制御回路４は第１の回路１および第２の回路２が通常動作になったことを検出して制御信号を電源電位に設定してもよいし、予め定めた期間が経過した後に制御信号を電源電位に設定してもよい。

図５は、第１の回路１を使用しない場合の半導体集積回路１００の接続関係の一例を示す図である。この場合、図３と異なり、第１の回路１には電源が接続されない。

図６は、第１の回路１を使用しない場合の半導体集積回路１００の処理動作の一例を示すフローチャートである。まず電源４２が投入されるが（ステップＳ１１）、初期状態では制御回路４の制御信号が接地電位となるように設計されているので、信号伝播制御回路３が第１の回路１からの出力を遮断して、第２の回路２へ入力しないよう制御する（ステップＳ１２）。このとき、第１の回路１には電源が供給されていないため、第１の回路１からは不定値、あるいは、高インピーダンス状態の信号が出力されている可能性があるが、この不定値は第２の回路２へは伝播されず、接地電位または電源電位の固定値が第２の回路２へ入力される。

続いて、外部機器４３からコマンドを受け付ける（ステップＳ１３）。第１の回路１を使用しない場合、第１の回路１を使用する旨のコマンドは含まれない。そのため、制御回路４は制御信号を接地電位に設定したままであり、信号伝播制御回路３は第１の回路１からの出力を第２の回路２へ伝播しない（ステップＳ１４）。

以上により、半導体集積回路１００は第２の回路２のみが動作するようになる。なお、電源投入時に制御回路４は制御信号を接地電位に設定しているため、特に、外部機器４３から第１の回路１を使用しないことを示すコマンドを発行する必要はない。

このように、第１の実施形態では、半導体集積回路１００の内部に設けられる制御回路４により信号伝播制御回路３を制御する。そのため、信号伝播制御回路３を制御するための信号が入力される機能選択端子が不要となる。また、第１の回路１を使用しない場合、制御回路４は、第１の回路１からの出力信号が第２の回路２へ入力されないように、信号伝播制御回路３を制御する。そのため、第１の回路１に電源を供給しなくてもよく、かつ、第２の回路２に不定値や高インピーダンス状態の信号が入力されることによるリーク電流を抑制でき、消費電力を低減できる。さらに、第１の回路１を使用するか否かに関わらず、電源投入時に第１の回路１からの出力信号が第２の回路２へ入力されないように、信号伝播制御回路３は制御される。そのため、電源投入時の消費電力を低減できるとともに、第２の回路２の誤動作を防げる。

（第２の実施形態）
上述した第１の実施形態は、第１の回路１からの出力信号を第２の回路２へ入力するか否かを制御するものであった。これに対し、以下に説明する第２の実施形態では、さらに、第２の回路２からの出力信号を第１の回路１へ入力するか否かも制御するものである。

本実施形態では、半導体集積回路１００の概略構成は図１と同様だが、信号伝播制御回路３の内部構成が異なる。図７は、信号伝播制御回路３ａの内部構成の一例を示す回路図である。図７では、図２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。

図７の信号伝播制御回路３ａは、図２の信号伝播制御回路３に加え、さらに論理積回路３３と論理和回路３４とを有する。この信号伝播制御回路３ａは、第１の回路１から第２の回路２へ信号を伝播するか否かを制御するだけでなく、第２の回路２から第１の回路１への信号を伝播するか否かをも制御する。そして、第２の回路２から第１の回路１へ信号を伝播しない場合は、電源電位または接地電位のいずれかの固定値を第１の回路１へ入力する。また、制御回路４は、第２の回路２から第１の回路１へ信号を伝播させるか否かを示す制御信号（第２の制御信号）を信号伝播制御回路３ａ内の論理積回路３３および論理和回路３４に供給する。

論理積回路３３には、制御信号および第２の回路２の出力端子２３からの出力信号が入力され、論理積回路３３の出力信号は第１の回路１の入力端子１３に入力される。論理積回路３３は、論理積回路３１とは逆に、第２の回路２からの出力信号を第１の回路１へ入力するか、接地電位に固定するか、を制御する。

論理和回路３４には、制御信号の反転信号および第２の回路２の出力端子２４からの出力信号が入力され、論理和回路３４の出力信号は第１の回路１の入力端子１４に入力される。論理和回路３４は、論理和回路３２とは逆に、第２の回路２からの出力信号を第１の回路１へ入力するか、電源電位に固定するか、を制御する。

第１の実施形態の場合と同様、第１の回路１および第２の回路２で使用する電圧値が異なる場合は、上記、論理積回路３３および論理和回路３４も、必要に応じて、電圧変換機能を有するものとする。例えば、本実施形態で電源電位ＶＤＤ１と電源電位ＶＤＤ２が異なる場合、論理積回路３３および論理和回路３４の入力端子は、接地電位と電源電位ＶＤＤ２のいずれかの電圧であるが、出力端子は接地電位と電源電位ＶＤＤ１のいずれかの電圧となるように、かつ、余計なリーク電流が発生しないように、回路を設計する。

図７の信号伝播制御回路３aを搭載した半導体集積回路１００も、図４または図６と同様の処理動作を行うが、図４のステップＳ２および図６のステップＳ１２では、第１の回路１の入出力の両方を遮断する。また、図４のステップＳ４では、第１の回路１の入出力の両方を伝播するようにする。

第１の回路１を使用する場合に、電源投入時に第２の回路２からの出力を遮断する（図４のステップＳ２に相当）ことにより、一時的に第１の回路１内に過大な電流が流れたり、第１の回路１が誤動作したりするのを抑制できる。

また、第１の回路１を使用しない場合に、第２の回路２からの出力を遮断する（図６のステップＳ１２に相当）ことにより、第１の回路１内にリーク電流が流れるのを抑制できる。第１の回路１に電源が供給されない場合、第１の回路１の入力端子がＭＯＳトランジスタのゲートに接続されている場合などは、入力端子に任意の信号が入力されても第１の回路１内にリーク電流はほとんど流れない。ところが、入力端子がＰＭＯＳトランジスタのドレインに接続されるような回路が存在する場合には、仮に、この入力端子に電源電位が入力されると、ドレインから基板にリーク電流が流れてしまう。これに対し、信号伝播制御回路３ａ内に論理積回路３３を設けて、この入力端子への入力を接地電位に固定することにより、リーク電流を抑制できる。

このように、第２の実施形態では、制御回路４は、第２の回路２からの出力信号が第１の回路１へ入力されないように、信号伝播制御回路３aを制御することもできる。そのため、さらに消費電力を低減できるとともに、第１の回路１の誤動作を防げる。

図３では、外部機器４３により半導体集積回路１００が制御される例を示した。この場合、信号伝播制御回路３用に、信号を伝播するコマンドおよび信号を遮断するコマンドを予めインターフェース回路５上で定義しておけば、外部機器４３からそのコマンドを発行することにより、第１の回路１の入出力信号の伝播および遮断を動的に行うこともできる。

一方、第１の回路１の信号の入出力信号の伝播および遮断を動的に行わない場合、種々の変形例が考えられる。図８は、外部メモリ４４に半導体集積回路１００を制御するためのファームウェアが格納されている場合の、半導体集積回路１００の接続関係の一例を示す図である。この場合のインターフェース回路５は、外部メモリ４４との通信を行うことが可能なメモリインターフェースである。

制御回路４はインターフェース回路５を経由して外部メモリ４４から実行すべきコマンドを取得するが、少なくとも一つのコマンドに第１の回路１を使用する旨の指示が含まれていれば、既に述べた動作と同様に、信号伝播制御回路３を制御して、第1の回路１と第２の回路２との間で接続されている信号の伝播を許可する。逆に、いずれのコマンドにも第１の回路１を使用する旨の指示が含まれていなければ、制御回路４は信号伝播制御回路３を初期状態のまま保持し、第１の回路１と第２の回路２の間の信号伝播をさせずに、それぞれの回路の入力を所定の信号値に固定する。

図９は、半導体集積回路１００内の不揮発性メモリ６にファームウェアが格納されている場合の、半導体集積回路１００の接続関係の一例を示す図である。図９の場合、インターフェース回路５を搭載してもよいし省いてもよい。

また、図１等では、半導体集積回路１００が第１の回路１と第２の回路２の２つの回路のみを備える例を示しているが、同図の第１の回路１のように用途に応じて使用または不使用を選択できる回路、および、第２の回路２のように用途に関わらず使用される回路を、それぞれ２つ以上備えていてもよい。特に、半導体集積回路１００が多機能であるほど各回路の消費電力が大きいため、使用しない回路の入出力信号の伝播を制御し、電源を遮断することの効果が大きくなる。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態には限定されるものではない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１ 第１の回路
２ 第２の回路
３，３ａ 信号伝播制御回路
４ 制御回路
５ インターフェース回路
６ 不揮発性メモリ
３１，３３ 論理積回路
３２，３４ 論理和回路
４１，４２ 電源
４３ 外部機器
４４ 外部メモリ
１００ 半導体集積回路

Claims (6)

1. 第１の回路と、
   前記第１の回路の電源端子とは独立の電源端子を有する第２の回路と、
   前記第２の回路に電源が投入されてから所定期間、所定の固定値を前記第２の回路へ入力し、前記所定期間経過後、前記第１の回路からの出力信号および前記所定の固定値のいずれを前記第２の回路へ入力するかを制御する信号伝播制御回路と、を備えることを特徴とする半導体集積回路。
2. 外部装置とのインターフェースとなるインターフェース回路と、
   前記インターフェース回路を介して、前記外部装置から前記第１の回路の動作を要求する信号を受信すると、前記第１の回路からの出力信号が前記第２の回路へ入力されるよう前記信号伝播制御回路を制御する制御回路と、を備えることを特徴とする請求項１に記載の半導体集積回路。
3. 不揮発性メモリと、
   前記不揮発性メモリから、前記第１の回路の動作を要求する信号を受信すると、前記第１の回路からの出力信号が前記第２の回路へ入力されるよう前記信号伝播制御回路を制御する制御回路を備えることを特徴とする請求項１に記載の半導体集積回路。
4. 前記制御回路は、前記第１の回路からの出力信号および前記所定の固定値のいずれを前記第２の回路へ入力するかを示す第１の制御信号を前記信号伝播制御回路に供給し、
   前記信号伝播制御回路は、
   前記第１の制御信号および前記第１の回路からの出力信号が入力され、出力が前記第２の回路へ入力される論理積回路と、
   前記第１の制御信号の反転信号および前記第１の回路からの出力信号が入力され、出力が前記第２の回路へ入力される論理和回路と、のうち少なくとも１つを有することを特徴とする請求項２または３に記載の半導体集積回路。
5. 前記信号伝播制御回路は、前記第２の回路に電源が投入されてから前記所定期間、前記所定の固定値を前記第１の回路へ入力し、前記所定期間経過後、前記第２の回路からの出力信号および前記所定の固定値のいずれを前記第１の回路へ入力するかを制御することを特徴とする請求項２乃至４のいずれかに記載の半導体集積回路。
6. 前記制御回路は、前記第２の回路からの出力信号および前記所定の固定値のいずれを前記第１の回路へ入力するかを示す第２の制御信号を前記信号伝播制御回路に供給し、
   前記信号伝播制御回路は、
   前記第２の制御信号および前記第２の回路からの出力信号が入力され、出力が前記第１の回路へ入力される論理積回路と、
   前記第２の制御信号の反転信号および前記第２の回路からの出力信号が入力され、出力が前記第１の回路へ入力される論理和回路と、のうち少なくとも１つを有することを特徴とする請求項５に記載の半導体集積回路。

Images