CN111865290B - 驱动器装置 - Google Patents
驱动器装置 Download PDFInfo
- Publication number
- CN111865290B CN111865290B CN201910363104.1A CN201910363104A CN111865290B CN 111865290 B CN111865290 B CN 111865290B CN 201910363104 A CN201910363104 A CN 201910363104A CN 111865290 B CN111865290 B CN 111865290B
- Authority
- CN
- China
- Prior art keywords
- driver
- signal
- circuit
- data signal
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Abstract
驱动器装置包含T型线圈电路与多个驱动器电路系统。多个驱动器电路系统平均设定为第一驱动器组与第二驱动器组。在第一驱动器组中的多个驱动器电路系统根据等化信号的一第一部分位元放大第一数据信号与第二数据信号中的一者,以产生第一输出信号至T型线圈电路的第一节点。在第二驱动器组中的多个驱动器电路系统根据等化信号的第二部分位元放大第一数据信号与第二数据信号中的一者,以产生第二输出信号至T型线圈电路的第二节点。T型线圈电路更组合第一与第二输出信号为第三数据信号,并传输第三数据信号至一通道。本案实施例提供的驱动器装置可通过T型线圈电路来改善传输频宽,并通过平均设定多组驱动器电路系统来达到更高的信号完整度。
Description
技术领域
本案是有关于一种驱动器装置,且特别是有关于具有信号等化功能的驱动器装置。
背景技术
随着数据传输速度越来越高,信号完整性(signal integrity)为当前应用上需要考量的因素之一。一般而言,通道会造成数据信号的高频衰减,导致数据信号的信号完整性降低。在传输数据信号前,数据信号通常会透过驱动器进行放大,以提高其信号完整性。然而,驱动器与其相关的其他电路(电压保护电路、偏压电路等等)会引入过多额外负载,造成系统的频宽下降而无法支援高速的数据应用。
发明内容
为解决上述问题,本案的一些态样提供一种驱动器装置,其包含T型线圈电路以及多个驱动器电路系统。多个驱动器电路系统平均设定为一第一驱动器组与一第二驱动器组,其中在该第一驱动器组中的该些驱动器电路系统用以根据一等化信号的一第一部分位元放大一第一数据信号与一第二数据信号中的一者,以产生一第一输出信号至该T型线圈电路的一第一节点。在该第二驱动器组中的该些驱动器电路系统用以根据该等化信号的一第二部分位元放大该第一数据信号与该第二数据信号中的一者,以产生一第二输出信号至该T型线圈电路的一第二节点。该T型线圈电路更用以组合该第一输出信号与该第二输出信号为一第三数据信号,并传输该第三数据信号至一通道。
于一些实施例中,所述多个驱动器电路系统每一者包含多工器电路与驱动器电路。多工器电路用以根据该等化信号中一对应位元选择该第一数据信号与该第二数据信号中的一者,以输出为一第三输出信号。驱动器电路,用以放大该第三输出信号,并输出为该第一输出信号或该第二输出信号中的一对应者。
于一些实施例中,该第一部分位元为该等化信号的多个奇数位元,且该第二部分位元为该等化信号的多个偶数位元。
于一些实施例中,该第一部分位元为该等化信号的一半位元,且该第二部分位元为该等化信号的剩余一半位元。
于一些实施例中,该第一部分位元为该等化信号的多个高权重位元,且该第二部分位元为该等化信号的多个低权重位元。
于一些实施例中,在该第一驱动器组或该第二驱动器组中,该些驱动器电路系统分为一第一子群组与一第二子群组。在该第一子群组中,该些驱动器电路系统每一者的该驱动器电路为一电压模式驱动器电路。在该第二子群组中,该些驱动器电路系统每一者的该驱动器电路为一电流模式驱动器电路。
于一些实施例中,所述多个驱动器电路系统每一者的该驱动器电路为一电压模式驱动器电路或一电流模式驱动器电路。
于一些实施例中,该第二数据信号为该第一数据信号的一前一笔数据信号的一反相信号。
于一些实施例中,该第二数据信号为该第一数据信号的一先前数据信号的一反相信号或为该第一数据信号的一后续数据信号的一反相信号。
于一些实施例中,其中该等化信号用于设定一信号等化功能的一调整位准。
于一些实施例中,驱动器装置还包含一静电电放电防护电路。静电放电防护电路耦接于该T型线圈电路与该通道。
于一些实施例中,该T型线圈电路包含一电容、一第一电感与一第二电感。电容耦接于该第一节点与该第二节点之间。第一电感耦接于该第一节点。第二电感耦接于该第二节点与该第一电感之间。
综上所述,本案一些实施例提供的驱动器装置可通过T型线圈电路来改善传输频宽,并通过平均设定多组驱动器电路系统来达到更高的信号完整度。
附图说明
本案所附附图的说明如下:
图1为根据本案一些实施例所绘制的驱动器装置的应用示意图;
图2为根据本案一些实施例所绘制的驱动器装置的电路示意图;
图3为根据本案一些实施例所绘制的驱动器装置的电路示意图;
图4为根据本案一些实施例所绘制的驱动器电路的电路示意图;以及
图5为根据本案一些实施例所绘制的驱动器电路的电路示意图。
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述的词汇在普遍常用的字典中的定义,在本说明书的内容中包含任一于此讨论的词汇的使用例子仅为示例,不应限制到本案的范围与意涵。同样地,本案亦不仅以于此说明书所示出的各种实施例为限。
在本文中,使用第一、第二与第三等等的词汇,是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此,在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块,而不脱离本案的本意。本文中所使用的“与/或”包含一或多个相关联的项目中的任一者以及所有组合。
关于本文中所使用的“耦接”或“连接”,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指二或多个元件相互操作或动作。
于本文中,用语“电路系统(circuitry)”泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”泛指由一或多个电晶体与/或一或多个主被动元件按一定方式连接以处理信号的物件。
参照图1,图1为根据本案一些实施例所绘制的驱动器装置100的应用示意图。于一些实施例中,驱动器装置100可应用于数据传输。例如,驱动器装置100耦接于发射器电路100A以及接收器电路100B之间,其中驱动器装置100经由通道100C耦接至接收器电路100B。于一些实施例中,驱动器装置100可用于提高传输频宽并提供信号等化(equalization)功能,以改善通道100C引起的衰减。
于一些实施例中,前述的信号等化功能可为预加重(pre-emphasis)。于一些实施例中,前述的信号等化功能可为去加重(de-emphasis)。发射器电路100A输出数据信号d[n]至驱动器装置100。驱动器装置100可根据数据信号d[n]执行等化操作,以输出数据信号d2至接收器电路100B。以预加重为例说明,通道100C对数据信号d[n]的高频成份将造成一定的衰减,其中数据信号d[n]的高频成份通常为由逻辑值1转态至逻辑值0的下降边缘,或为由逻辑值0转态至逻辑值1的上升边缘。因此,驱动器装置100可提高数据信号d[n]的下降/上升边缘的信号位准(例如调整位准VA),以补偿通道100C引起的衰减。
参照图2,图2为根据本案一些实施例所绘制的驱动器装置100的电路示意图。为易于理解,图1~2中的类似元件将被指定为相同标号。
驱动器装置100包含T型线圈电路210、静电放电(electrostatic discharge,ESD)防护电路220与多个驱动器电路系统230。T型线圈电路210接收来自多个驱动器电路系统230传送的输出信号d1,并组合多个输出信号d1为数据信号d2。T型线圈电路210输出数据信号d2至前述的通道100C。
T型线圈电路210包含电感L1、电感L2以及电容C1。电感L1的第一端耦接至部分的驱动器电路系统230以及电容C1的第一端(标示为节点N1)。电感L1的第二端耦接至ESD防护电路220、电感L2的第一端以及图1的通道100C,以输出数据信号d2。电感L2的第二端耦接至电容C1的第二端(标示为节点N2)以及剩余的驱动器电路系统230。
利用电感L1~L2的互感特性以及电感L1~L2与电容C1的元件特性,T型线圈电路210可降低ESD防护电路220的负载的影响,以提升系统的传输频宽。例如,当数据信号d[n]为低频时,电感L1~L2相当于短路而直接耦接至通道100C。当数据信号d[n]为高频时,电容C1相当于短路。换句话说,T型线圈电路210的两个输入端(即节点N1与节点N2)的等效输入阻抗大致相同。如此,ESD防护电路220的负载与/或其他电路上的负载可被忽略,且T型线圈电路210可向驱动器电路系统230提供较为匹配的传输阻抗(如为前述的终端电阻),以提高数据信号d2的信号完整度。
ESD防护电路220用以对接收器电路100B与/或通道100C提供ESD防护,以避免上述元件在数据传输过程中被静电损坏。于一些实施例中,ESD防护电路200可由串接于两个电源轨之间的二极体串(未绘示)实施,但本案并不以此为限。各种类型的ESD防护电路220皆为本案所涵盖的范围。
每一驱动器电路系统230包含多工器电路232与驱动器电路234。多个多工器电路232中每一者耦接至发射器电路110以接收数据信号d[n]。多个多工器电路232中每一者根据等化信号eq[31:0]中的一对应位元选择数据信号d[n]与数据信号!d[n-1]中一者,并将之输出为输出信号d0至驱动器电路234。驱动器电路234用以放大输出信号d0以产生输出信号d1至T型线圈电路210。例如,在后述的驱动器组230A中,第1个多工器电路232根据等化信号eq的第31个位元进行上述操作,且第2个多工器电路232根据等化信号eq的第29个位元进行上述操作。依此类推,可理解多个多工器电路232与等化信号eq的多个位元之间的对应关系。
于一些实施例中,数据信号!d[n-1]为数据信号d[n]的前一笔数据信号所对应的反相信号。例如,若数据信号d[n]的前一笔数据信号为逻辑值1,数据信号!d[n-1]为逻辑值0。于一些实施例中,驱动器装置100可还包含一信号处理电路(未绘示),其包含延迟电路与反相器电路,以根据数据信号d[n]产生数据信号!d[n-1]。于一些实施例中,等化信号eq[31:0]用于设定信号等化功能的调整位准(如图1所示的调整位准VA),但本案并不以此为限。举例而言,当等化信号eq[31:0]中被设定为逻辑值1的位元数越多,将数据信号!d[n-1]输出为输出信号d0的多工器电路232的数量就越多,调整位准VA就越大;反之,当等化信号eq[31:0]中被设定为逻辑值0的位元数越多,调整位准VA就越小。
于此例中,多个驱动器电路系统230被平均地设定为驱动器组230A与驱动器组230B。驱动器组230A耦接至T型线圈电路210的第一输入端(即节点N1),且驱动器组230B耦接至T型线圈电路210的第二输入端(即节点N2)。
在驱动器组230A中,多个驱动器电路系统230被设定为根据等化信号eq[31:0]中一半的位元产生输出信号d0。例如,在驱动器组230A中,多个多工器电路232分别根据等化信号eq的多个奇数位元(即第31个位元、…、第5个位元、第3个位元与第1个位元,其标示为eq[31,…,5,3,1])选择数据信号d[n]与数据信号!d[n-1]中一者为输出信号d0。
同样地,在驱动器组230B中,多个驱动器电路系统230被设定为根据等化信号eq[31:0]中另一半的位元产生输出信号d0。例如,在驱动器组230B中,多个多工器电路232分别根据等化信号eq的多个偶数位元(即第30个位元、…、第4个位元、第2个位元与第0个位元,其标示为eq[30,…,4,2,0])选择数据信号d[n]与数据信号!d[n-1]中一者为输出信号d0。
于一些实施例中,驱动器组230A中的多个驱动器电路系统230平均地被设定为子群组A-1与子群组A-2。于一些实施例中,对应于子群组A-1的驱动器电路234的类型设定为不同于对应于子群组A-2的驱动器电路234的类型。例如,对应于子群组A-1的驱动器电路234可由后述图4所示的电压模式驱动器电路所实施,且对应于子群组A-2的驱动器电路234可由后述图5所示的电流模式驱动器电路所实施。相对于电流模式驱动器电路,电压模式驱动器电路具有较低的功耗,并较易对前述的调整位准VA设定多段粗调。此外,电流模式驱动器电路具有较高的增益,并较易对前述的调整位准VA设定多段细调。因此,通过混用两种模式的驱动器电路234,可得到较好控制的信号等化,并可让数据信号d2具有良好的信号完整度。
同样地,于一些实施例中,驱动器组230B中的多个驱动器电路系统230平均地被设定为子群组B-1与子群组B-2。于一些实施例中,对应于子群组B-1的驱动器电路234的类型设定为不同于对应于子群组B-2的驱动器电路234的类型。例如,例如,对应于子群组B-1的驱动器电路234可由后述图4所示的电压模式驱动器电路所实施,且对应于子群组B-2的驱动器电路234可由后述图5所示的电流模式驱动器电路所实施。
或者,于其他实施例中,对应于子群组A-1的驱动器电路234的类型设定为可相同于对应于子群组A-2的驱动器电路234的类型,且对应于子群组B-1的驱动器电路234的类型设定为可相同于对应于子群组B-2的驱动器电路234的类型。各种驱动器电路234的设定方式皆为本案所欲涵盖的范围。
参照图3,图3为根据本案一些实施例所绘制的驱动器装置100的电路示意图。为易于理解,图1~3中的类似元件将被指定为相同标号。
相较于图2,于此例中,在驱动器组230A中,多个驱动器电路系统230被设定为根据等化信号eq[31:0]中的高权重位元产生输出信号d0。例如,在驱动器组230A中,多个多工器电路232分别根据等化信号eq的第31个位元至第16个位元(标示为eq[31:16])选择数据信号d[n]与数据信号!d[n-1]中一者为输出信号d0。同样地,在驱动器组230B中,多个驱动器电路系统230被设定为根据等化信号eq[31:0]中的低权重位元产生输出信号d0。例如,在驱动器组230B中,多个多工器电路232分别根据等化信号eq的第15个位元至第0个位元(标示为eq[15:0])选择数据信号d[n]与数据信号!d[n-1]中一者为输出信号d0。
其余电路设定与/或操作类似于前述图2的实施例,故于此不再重复赘述。
于一些实施例中,等化信号eq可被编码为温度计码(thermometer code)。于一些实施例中,等化信号eq可被编码为二进位码(binary code)。随着等化信号eq的编码方式不同,上述各实施例的电路设定方式可被相应地调整。因此,等化信号eq的各种编码方式皆为本案所涵盖的范围。此外,在上述各实施例中,以具有32个位元的等化信号eq为例,但本案并不以此为限。
于一些实施例中,数据信号!d[n-1]可为相关于数据信号d[n]的各种信号。例如,当应用于PCI-E时,数据信号!d[n-1]可为数据信号d[n]的先前数据信号的反相信号(例如为!d[n-2]、!d[n-3]…(未绘示))与/或数据信号d[n]的后续数据信号的反相信号(例如为为!d[n+1]、!d[n+2]…(未绘示))。上述关于数据信号!d[n-1]的设定方式用于示例,且数据信号!d[n-1]的各种设定方式皆为本案所涵盖的范围。
参照图4,图4为根据本案一些实施例所绘制的驱动器电路234的电路示意图。为易于理解,图1~4中的类似元件将被指定为相同标号。
于此例中,驱动器电路234被设定为电压模式驱动器电路。驱动器电路234包含电压模式驱动器400以及电阻R。电压模式驱动器400耦接至图2或图3中的多工器电路232,以接收输出信号d0。电压模式驱动器400放大输出信号d0,并将放大后的输出信号d0传送至电阻R。电阻R将放大后的输出信号d0转换为电压形式的输出信号d1至T型线圈电路210(即节点N1或节点N2)。
于一些实施例中,电压模式驱动器400可由输入级电路(未绘示)、输出级电路(未绘示)以及阻抗控制电路(未绘示)实施。输入级电路与输出级电路根据输出信号d0产生一对应电压摆幅(即放大后的输出信号d0),且阻抗控制电路用以设定输出级电路的阻值(相当于前述的终端电阻)。上述仅用于示例,各种电压模式驱动器400的设定方式皆为本案所涵盖的范围。
参照图5,图5为根据本案一些实施例所绘制的驱动器电路234的电路示意图。为易于理解,图1~5中的类似元件将被指定为相同标号。
于此例中,驱动器电路234被设定为电流模式驱动器电路。驱动器电路234包含电流模式驱动器500。电流模式驱动器500耦接至图2或图3中的多工器电路232,以接收输出信号d0。电流模式驱动器500放大输出信号d0,以产生电流形式的输出信号d1至T型线圈电路210(即节点N1或节点N2)。
于一些实施例中,电流模式驱动器500可由输入对电路(未绘示)、电流源电路(未绘示)以及前述的终端电阻实施,其中输入对电路用以根据输出信号d0导向电流源电路所提供的电流,以产生输出信号d1。上述仅用于示例,各种电流模式驱动器500的设定方式皆为本案所涵盖的范围。
综上所述,本案一些实施例提供的驱动器装置可通过T型线圈电路来改善传输频宽,并通过平均设定多组驱动器电路系统来达到更高的信号完整度。
虽然本案已以实施方式揭露如上,然其并非限定本案,任何熟悉此技艺者,在不脱离本案的精神和范围内,当可作各种更动与润饰,因此本案的保护范围当视所附的权利要求书所界定的范围为准。
Claims (11)
1.一种驱动器装置,其特征在于,包含:
一T型线圈电路;以及
多个驱动器电路系统,平均设定为一第一驱动器组与一第二驱动器组,该第一驱动器组耦接该T型线圈电路的一第一节点,该第二驱动器组耦接该T型线圈电路的一第二节点,
其中在该第一驱动器组中的该些驱动器电路系统用以根据一等化信号的一第一部分位元放大一第一数据信号与一第二数据信号中的一者,以产生一第一输出信号至该T型线圈电路的该第一节点,
在该第二驱动器组中的该些驱动器电路系统用以根据该等化信号的一第二部分位元放大该第一数据信号与该第二数据信号中的一者,以产生一第二输出信号至该T型线圈电路的该第二节点,且
该T型线圈电路更用以组合该第一输出信号与该第二输出信号为一第三数据信号,并传输该第三数据信号经该T型线圈电路的一第三节点至一通道,
该T型线圈电路包含:
一电容,耦接于该第一节点与该第二节点之间;
一第一电感,耦接于该第一节点与该第三节点之间;以及
一第二电感,耦接于该第二节点与该第三节点之间。
2.根据权利要求1所述的驱动器装置,其特征在于,所述多个驱动器电路系统每一者包含:
一多工器电路,用以根据该等化信号中一对应位元选择该第一数据信号与该第二数据信号中的一者,以输出为一第三输出信号;以及
一驱动器电路,用以放大该第三输出信号,并输出为该第一输出信号或该第二输出信号中的一对应者。
3.根据权利要求1或2所述的驱动器装置,其特征在于,该第一部分位元为该等化信号的多个奇数位元,且该第二部分位元为该等化信号的多个偶数位元。
4.根据权利要求1或2所述的驱动器装置,其特征在于,该第一部分位元为该等化信号的一半位元,且该第二部分位元为该等化信号的剩余一半位元。
5.根据权利要求1或2所述的驱动器装置,其中该第一部分位元为该等化信号的多个高权重位元,且该第二部分位元为该等化信号的多个低权重位元。
6.根据权利要求2所述的驱动器装置,其特征在于,在该第一驱动器组或该第二驱动器组中,该些驱动器电路系统分为一第一子群组与一第二子群组,
其中在该第一子群组中,该些驱动器电路系统每一者的该驱动器电路为一电压模式驱动器电路,且
在该第二子群组中,该些驱动器电路系统每一者的该驱动器电路为一电流模式驱动器电路。
7.根据权利要求2所述的驱动器装置,其特征在于,所述多个驱动器电路系统每一者的该驱动器电路为一电压模式驱动器电路或一电流模式驱动器电路。
8.根据权利要求1所述的驱动器装置,其特征在于,该第二数据信号为该第一数据信号的一前一笔数据信号的一反相信号。
9.根据权利要求1所述的驱动器装置,其特征在于,该第二数据信号为该第一数据信号的一先前数据信号的一反相信号或为该第一数据信号的一后续数据信号的一反相信号。
10.根据权利要求1所述的驱动器装置,其特征在于,该等化信号用于设定一信号等化功能的一调整位准。
11.根据权利要求1所述的驱动器装置,其特征在于,还包含:
一静电放电防护电路,耦接于该T型线圈电路与该通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910363104.1A CN111865290B (zh) | 2019-04-30 | 2019-04-30 | 驱动器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910363104.1A CN111865290B (zh) | 2019-04-30 | 2019-04-30 | 驱动器装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111865290A CN111865290A (zh) | 2020-10-30 |
CN111865290B true CN111865290B (zh) | 2023-10-13 |
Family
ID=72965795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910363104.1A Active CN111865290B (zh) | 2019-04-30 | 2019-04-30 | 驱动器装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111865290B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115098419B (zh) * | 2022-06-17 | 2023-04-07 | 锐宸微(上海)科技有限公司 | 具有过电压保护的电压模式发射器电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103227648A (zh) * | 2012-01-26 | 2013-07-31 | 辉达公司 | 参考接地的单端信令 |
CN106936740A (zh) * | 2015-12-29 | 2017-07-07 | 恩智浦美国有限公司 | 用于高数据速率应用的发射器输出驱动器电路及其操作方法 |
CN109391257A (zh) * | 2017-08-03 | 2019-02-26 | 恩智浦美国有限公司 | 接口电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7508236B2 (en) * | 2006-08-18 | 2009-03-24 | Infineon Technologies Ag | Line driver device |
-
2019
- 2019-04-30 CN CN201910363104.1A patent/CN111865290B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103227648A (zh) * | 2012-01-26 | 2013-07-31 | 辉达公司 | 参考接地的单端信令 |
CN106936740A (zh) * | 2015-12-29 | 2017-07-07 | 恩智浦美国有限公司 | 用于高数据速率应用的发射器输出驱动器电路及其操作方法 |
CN109391257A (zh) * | 2017-08-03 | 2019-02-26 | 恩智浦美国有限公司 | 接口电路 |
Also Published As
Publication number | Publication date |
---|---|
CN111865290A (zh) | 2020-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103026624B (zh) | 具有宽共模输入范围的差分比较器电路 | |
US9887710B1 (en) | Impedance and swing control for voltage-mode driver | |
JP7074744B2 (ja) | 電圧モードドライバのインピーダンスおよびスイング制御 | |
US7595645B2 (en) | Calibration circuit and semiconductor device incorporating the same | |
US7504859B2 (en) | Level converter and semiconductor device | |
US9853842B2 (en) | Continuous time linear equalization for current-mode logic with transformer | |
US9923809B2 (en) | Data transmission apparatus, data reception apparatus, data transmission and reception system | |
US9853642B1 (en) | Data-dependent current compensation in a voltage-mode driver | |
KR102674036B1 (ko) | 멀티비트 데이터를 송신하는 송신기 | |
US7974304B2 (en) | Out of band signaling enhancement for high speed serial driver | |
US6784749B1 (en) | Limiting amplifier with active inductor | |
US8674725B2 (en) | Transmitter circuit | |
CN111865290B (zh) | 驱动器装置 | |
US7505520B2 (en) | Communication system between integrated circuit devices for propagating data in serial | |
US20100079216A1 (en) | Adaptive equalizer circuit | |
CN116961644A (zh) | 驱动器电路和电子设备 | |
KR102509941B1 (ko) | 송신 장치 및 이를 포함하는 시스템 | |
TWI692942B (zh) | 驅動器裝置 | |
CN115426000B (zh) | 模拟接收前端电路 | |
JP5001385B2 (ja) | プリエンファシス回路 | |
US20180359121A1 (en) | Transmitter performing an equalizing operation | |
JP2024017878A (ja) | イコライザ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |