CN103026624B - 具有宽共模输入范围的差分比较器电路 - Google Patents

Abstract

本发明提了一种电路布置。所述电路布置包括并联耦合的多个差分放大器（702），其中至少包括第一差分放大器和第二差分放大器。每个差分放大器包括可调电流控制电路（704），此电路经耦合以限制流经所述差分放大器的尾电流。

Description

具有宽共模输入范围的差分比较器电路

技术领域

本发明实施例大体涉及晶体管放大，且更确切地说，涉及差分比较器。

背景技术

差分比较器是一种接受多个输入并确定它们之间的差的电路。典型差分比较器接纳两个输入，并且返回一个信号以指示哪个信号更高。多种电路使用差分比较器，例如模数转换器（ADC）电路或收发器电路。

差分比较器通常用于通信系统以传达不同电路之间的信号。由于抗噪声方面的原因，大部分通信标准使用差分信令。在差分信令中，数据以差分电压的形式传输于两个节点间。

理想的差分比较器仅放大两个输入端之间的电压差。在理想情况下，两输入端间的相同电压被排除。然而，为区别通信标准，多种发射器所用的共模电压在不同发射器之间可在很宽范围内变化。例如，一些标准采用高共模电压范围，例如，700mV与1300mV之间。另一方面，一些标准采用低共模电压范围，例如，145mV与350mV之间。根据其他标准操作的收发器电路在AC耦合环境中操作时所输出的共模电压在500mV与700mV之间。为了使这些不同差分传输电路能够适应，灵活接收器的设计需要能够接受接地电压（0mV）与终端电压（约1200mV）之间的任一共模电压。

一项或多项实施例可解决一个或多个以上问题。

发明内容

在一项实施例中，本发明提供了一种电路布置。所述电路布置可包括并联耦合的多个差分放大器，其中至少包括第一差分放大器和第二差分放大器。每个差分放大器可包括可调电流控制电路，此电路经耦合以限制通过所述差分放大器的尾电流。

在此实施例中，所述电路布置可进一步包含耦合至所述可调电流控制电路的增益控制电路，所述增益控制电路可经配置以响应于微调控制信号而调节通过所述可调电流控制电路的电流。所述增益控制电路可经进一步配置以响应于指示所述尾电流即将增大的微调控制信号而调节一个或多个可调电流控制电路，从而增大流经相应差分放大器的所述尾电流。或者，所述增益控制电路可经进一步配置以响应于指示所述尾电流即将减小的微调控制信号而调节一个或多个可调电流控制电路，从而减小流经相应差分放大器的所述尾电流。

所述可调电流控制电路可经配置以在状态离散集中的一个状态下操作，所述状态离散集由完全接通、完全断开和部分接通组成；并且所述可调电流控制电路可经调节以使多个相应电流控制电路中仅有一个电流控制电路在给定时刻且在部分接通状态下操作。所述可调电流控制电路可在部分接通状态下操作的同时调节至多个离散电流电平。所述多个差分放大器中的每一个差分放大器可包括两个互补差分晶体管对。

在此实施例中，所述电路布置可进一步包含电流累加电路，所述电流累加电路耦合至所述多个差分放大器的所述差分晶体管对中的每一对的第一电流输出端及第二电流输出端。所述可调电流控制电路可为可调电流源。所述可调电流控制电路可为MOSFET晶体管。所述MOSFET晶体管的栅极尺寸可基本相同。每个差分放大器中的所述互补差分晶体管对的栅极尺寸可基本相同。

在另一项实施例中，本发明提供了一种具有宽带共模输入范围的差分比较器电路。所述差分比较器电路可包括分别用于接收第一及第二输入信号的第一及第二差分输入终端。所述输入信号之间的差可提供差分输入信号。所述差分比较器电路可包括具有第一及第二输入端的多个互补差分对电路，所述第一及第二输入端耦合至第一及第二差分输入终端。所述多个互补差分对电路可至少包括第一及第二互补差分晶体管对电路。电流累加电路可耦合至所述互补差分对电路中每一者的第一、第二、第三及第四电流输出端。增益控制电路可耦合至所述互补差分对电路，并且可经配置以独立地对所述多个互补差分晶体管对电路中每一者的尾电流进行调节。

在此实施例中，所述互补差分对电路中每一者可包括具有重叠共模输入范围的NMOS差分对与PMOS差分对，并且所述增益控制电路可经配置以通过对所述尾电流进行调节而减小所述差分比较器电路的增益，以作为对所述差分比较器电路在所述重叠共模输入范围内操作的响应。所述多个互补差分对电路可经配置以通过对所述尾电流进行调节而在状态离散集中的一个状态下操作，所述状态离散集由完全接通、完全断开和部分接通组成。所述增益控制电路可经配置以通过特定方式来调节所述尾电流，使得在给定时刻，所述多个对应电流控制电路中仅有一个电流控制电路在部分接通状态下操作。

在此实施例中，所述增益控制电路可经配置以对所述多个互补差分晶体管对电路中每一者的尾电流进行调节，调节方法是，对所述多个互补差分晶体管对电路中每一者所包括的电流控制电路进行调节。所述可调电流控制电路可为可调电流源。所述可调电流控制电路可为MOSFET晶体管。所述MOSFET晶体管的栅极尺寸可基本相同。

在又一项实施例中，本发明提供了输入缓冲器电路。所述输入缓冲器电路包括具有输入端的第一静电放电电路，其输入端用于从传输介质接收差分信号。终端电阻器耦合至所述第一静电放电电路的差分输出端，并且其经配置以使得所述输入缓冲器的阻抗与所述传输介质的阻抗相匹配。差分比较器电路耦合至所述终端电阻器的差分输出端。所述差分比较器电路包括分别用于接收第一输入信号及第二输入信号的第一差分输入终端及第二差分输入终端。所述输入信号之间的差提供差分输入信号。所述差分比较器电路包括并联耦合的两个或两个以上的互补差分对电路。电流累加电路耦合至所述两个或两个以上的互补差分对电路的输出端。增益控制电路经耦合及配置以独立地对所述两个或两个以上的互补差分对电路中每一者的尾电流进行调节。

在另一项实施例中，一种方法可包含：由并联耦合的多个差分放大器来接收共模输入；通过所述多个差分放大器产生多个尾电流，所述多个尾电流基于所述共模输入而线性地变化；以及响应于微调控制信号而限制所述多个尾电流。在此实施例中，所述限制所述多个尾电流的步骤可包含对晶体管的偏置栅极电压进行调节，从而对通过所述多个差分放大器中的特定差分放大器的电流进行限制。所述调节所述偏置栅极电压的步骤可包含启用特定数目的1×电流单元，并且其中源自增益控制逻辑的所述微调控制信号可指定所启用的特定数目的1×电流单元。所述限制所述多个尾电流的步骤可包含将各尾电流调节至处于状态离散集中的一个状态中，所述状态离散集包括完全接通、完全断开和部分接通状态，因此在给定时刻，所述多个尾电流中仅有一个尾电流在部分接通状态下操作。

应了解，各种其他实施例在具体实施方式和权利要求书中有详细描述。

附图说明

在查看以下具体实施方式和参考各图之后，将容易了解各个方面和优点，在图中：

图1所示为示例性互补差分对区段的方框图；

图2所示为共模电压范围内的典型互补差分对的增益响应图；

图3所示为通过微调尾电流而产生的互补差分对输出；

图4所示为以各种组合方式耦合的分段差分对的示例性输出增益传递曲线；

图5所示为采用并联差分对区段来实施的示例性比较器电路的电路图；

图6所示为分段差分对的示例性增益调节；

图7所示为示例性分段差分对及增益控制电路的电路图；

图8所示为弱化状态下的操作被限制在一个特定区段上的示例性增益调节；

图9所示为根据若干实施例来实施的示例性输入缓冲器电路的电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。在此，本发明的示意性实施例及说明用于解释本发明，但是不能认为是对本发明的限定。

互补差分对放大器（简称差分对）通常用于执行差分比较操作。当在共模电压范围内进行使用时，典型互补差分对的增益可上升至50%。因此，必须根据所用共模来调节所述增益。然而，这种增益调节是不理想的，这是因为它会影响所述差分比较器输出的线性度。一项或多项实施例提供了一种用于进行几乎线性的差分比较的方法及电路，所述几乎线性的差分比较可在宽共模输入范围内操作。

在一项实施例中，互补差分对以并联区段形式实施以获得宽共模电压输入范围。图1所示为示例性互补差分对区段的方框图。所述互补差分对区段包括NMOS差分对120及PMOS差分对102。所述NMOS差分对120和PMOS差分对102分别包括NMOS晶体管124、126和PMOS晶体管104、106，这些晶体管用于接收差分输入并产生尾电流110、112、130和132。从每个差分对输出的尾电流之间的差表示所接收的差分输入的电压差。

所述差分对电路通过共模输入电压偏置的作用而被晶体管108、128偏置，从而将输入信号集中在晶体管110、112、130及132的线性操作范围内。所述NMOS差分对120需要高共模偏置。如果使用低共模电压，晶体管128的栅极电压将会接近接地电压。因此，允许通过晶体管128的尾电流将接近零。所述PMOS差分对具有相反的限制并且需要低共模电压。如果使用高共模电压，晶体管108的栅极电压将会接近源级电压。因此，允许通过晶体管108的尾电流将接近零。

NMOS及PMOS差分对具有重叠的共模操作范围，它们被同时使用以形成具有宽共模输入范围的互补差分对。每个差分对的尾电流将根据所述输入共模电压而线性地变化。如果输入为低共模电压，那么所述PMOS差分对的尾电流将产生差分。如果输入为高共模电压，那么所述NMOS尾电流将产生差分运算。在此方式下，共模电压的整个范围内产生了差分尾电流。尾电流110、112与相应尾电流130、132相累加，从而产生整个范围内的差分。

由于共模操作范围内有部分重叠，因此所述互补差分对在所述共模电压重叠范围内的增益减少。图2所示为共模电压范围内的互补差分对的示例性增益响应图。当差分电路在低共模电压下操作时，所述PMOS差分对产生尾电流。当所述共模电压增大至阈值202时，所述NMOS差分对开始产生尾电流。当两个差分对均产生尾电流时，增益翻倍。这种较高增益随着所述共模电压的增加而保持，直到增加至达到阈值204为止，并且所述PMOS尾电流停止产生尾电流。

阈值202与阈值204之间的2比1（2-to-1）增益增加并非是因过程、电压及温度变化而引起的任一增益变化。为避免差分输出中出现可由所述重叠增益响应引发的失真或噪声，所述差分对中的每一者的增益可由监控电路进行自动调节以保持一个稳定总增益。

这可采用数字反馈回路来实现。数字信号产生人们所说的信号眼。信号眼是由符号间干扰分隔的区域并且是由波特间隔中的所有信号波形的集合所界定的。所述信号眼可用于确定输出的增益。增益变化致使信号振幅变化，这改变了均衡后信号眼的垂直大小。输出信号眼大小在均衡后与所需目标信号眼相对比。对比结果随后通过数字滤波而确定增益调节的必需量。随后，产生控制信号以调节所述差分对的增益。这种回路通常称作自动增益控制（AGC）回路或可变增益放大器（VGA）回路。所属领域的技术人员将认识到，所属领域已知的其他AGC方法可适用于一项或多项实施例中。

在一项实施例中，根据所述控制信号所指示，通过微调尾电流来调节增益。所述尾电流的微调方式为，调节图1中所示的晶体管108、128的栅极电压。晶体管108、128经调节以限制通过N及P差分对的电流。在此方式下，可实现宽共模输入范围内的均匀增益。所属领域的技术人员将认识到，可使用所属领域已知的其他电路来替代晶体管108、128以微调尾电流，例如可变电流源可调电阻器等等。

对比较器电路增益的微调可影响输出的线性度。图3所示为尾电流微调前后的互补差分对的输出。输出302表示具有最大尾电流的互补差分对的传递曲线。在本文中这称为“满（full）”状态。输出304表示尾电流微调后的差分对的传递曲线。这称为“弱化”情况。弱化差分对的增益较小。随着尾电流进一步减小，所述差分对最终将完全断开。这称为“断开”状态且由输出传递曲线306表示。在断开状态中，输出为零并且传递曲线将与x轴重叠。

使用为减少增益而弱化的尾电流的缺点在于此过程会缩小所述差分对的线性输入范围。如图3所示，与满输出传递曲线302的线性输入范围310相比，弱化输出传递曲线304具有较小的线性范围308。可观察到，在弱化过程的半途中，弱化差分对的非线性度达到最大值。在弱化过程开始时（满状态），差分对基本上是线性的。随着增益趋近于零（断开状态），所述差分对产生线性（尽管很小）增益输出。因此，处于弱化状态时，差分对仅经受线性度损失。

为最小化线性度损失，一项或多项实施例使用若干并联的互补差分对区段来实施所述差分比较。通过以可选择的方式个别地启用和/或微调每个差分对区段的增益，多个差分对区段的增益以某种方式受控制，以减少任意给定时刻处于弱化状态中的区段的数目，从而增加线性度。

图4所示为以多种组合方式耦合的差分对区段的输出增益传递曲线图。在此实例中，四个相同的互补差分对以多种组合的方式进行操作以产生四种不同的输出。满状态或启用状态中的第一差分对区段的操作产生1×增益传递曲线402。当两个差分对并联操作时，累加输出产生2×增益输出传递曲线404。三个或四个差分对电路的操作分别产生3×增益输出传递曲线406和4×增益输出传递曲线408。

在此实例中，每个已启用差分对均是在满状态中操作。由于各差分对未执行增益减少，因此所述四条输出传递曲线402、404、406和408中每条都具有线性输入范围410。通过这种方式，可在不引入非线性度的情况下调节总增益。

这些区段中的一小部分可在弱化状态下操作，以获得如图4所示的满状态区段所提供的增益值中的增益值。与非弱化区段的总栅极面积相比，所产生的非线性度与所述弱化区段的总栅极面积是成比例的。弱化状态下操作的区段越多，所引入的非线性度就越大。

图5所示为在并联差分对区段中实施的比较器电路的一项实例。在此实例中，使用图1所示及讨论的互补差分对502来实施所述电路。每个差分对502的输入端并联耦合至差分输入端504、506。这三个区段的输出端并联耦合至尾电流输出端510、512、530和532。

为便于论述，此实例限制于三个互补差分对区段。所属领域的技术人员将认识到，可使用任意数目的区段来实现所需级别线性度的增益调节。如果实施更多区段，弱化差分对区段的非线性度将比总增益小。根据增益微调的分辨率要求，可能需要使用十个或十个以上的区段来实施所述差分对。

在一项实施例中，增益以某种方式进行调节，从而使得在给定时刻、在弱化状态下操作的差分对区段仅有一个。尽管一个差分对区段可引入一些非线性度，然而与满状态或断开状态下操作的大部分区段所提供的强线性度相比，所述非线性度并无显著影响。

图6所示为示例性分段差分对的增益调节操作。在此实例中，使用八个差分对区段来实施所述差分对。各行604、606、608、610和612表示在特定总增益设定下的差分对区段602的尾电流状态。

在第一行604中，增益设定为最大值。所有的八个区段均设定为满尾电流状态。减少增益使得区段处于较低的下一行606中所示的状态中。在这一行中，增益设定为低于最大值的一个级别。最末区段S8的尾电流经微调以使得区段处于部分弱化状态中。余下七个区段S1-S7在操作时无需对它们的尾电流进行微调。为将电路的增益减少至另一个级别，进一步微调所述最末区段（未图示）。如行608所示，随着增益减少，将重复进行上述过程，直到所述最末区段尾电流降至零为止。如行610所示，在区段S8达到断开状态后，增益通过区段S7的微调而减少。所述增益可以此方式减少直到所有区段602处于断开状态为止。

图7所示为示例性分段差分对及增益控制电路的电路图。尽管需要互补差分对提供宽共模范围，但是为便于图示，此实例仅示出每个互补差分对区段的N-差分对部分。应理解，可用类似方式来控制每个区段中如图1中102所示的P-差分对部分。

每个差分对702的增益调节的执行方法是上文所述的弱化尾电流的方法。在此实例中，通过对每个差分对中的可调电流控制电路704的偏置电压进行调节来弱化尾电流。所述可调电流控制电路704由增益控制电路710调节。在此示例性实施方案中，所述增益控制电路710包括增益控制逻辑电路708和若干微调控制电路706。每个微调控制电路706根据从增益控制逻辑708输出的控制信号来调节偏置电压。在此实例中，所述增益控制逻辑708调节1×电流单元的数目，所述电流单元接通并反映为差分对尾电流（diff-pairtail）。此操作根据所启用1×电流单元的数目而将偏置电压设定为离散电压。所述微调控制电路706所包括的可选择电流单元的数目决定了弱化状态内增益调节的间隔尺寸（granularity）。例如，如果每个微调控制电路706包括N个可选择电流单元，那么在满状态中启用了N个可选择电流单元。处于弱化状态时，可采用多种组合的方式启用所述可选择电流单元以产生N-1个间隔均匀的离散偏置电压。每个微调控制电路706所包括的大量可选择电流单元将实现对增益的更精密的调节。所属领域的技术人员将认识到，可使用所属领域已知的其他电路，以便响应于源自所述增益控制逻辑708的信号而产生离散或非离散偏置电压。

在一项示例性实施方案中，输出至所述微调控制电路706的信号可由配置用于温度计编码的数模转换器产生。在温度计编码方案中，比特字符串包括若干相邻比特。所述字符串中的比特数目表示编码值。例如，在四比特温度计码中，可能值包括‘0001’、‘0011’、‘0111’和‘1111’。为实施图7所示的电路，可使用24比特（8×3）温度计码来控制具有3比特值的八个微调控制电路706。

参看图6，最末区段S8由首三个最重要比特23-21来控制。下一区段S7由接下来的三个最重要比特20-18控制，以此类推。当增益设定为最大值时，如第一行604所示，温度计码的所有24个比特均很高。当增益减少至一个级别606时，比特23设定为1而比特22-0设定为0。当增益设定为低于最大值的两个级别时，比特23-22设定为1而比特21-0设定为0，以此类推。由于所述温度计码中设定值较高的比特彼此相邻，因此在给定时刻、在弱化状态中仅有一个区段将得到操作。

在另一种示例性实施方案中，弱化状态中的操作可限制在一个特定的差分对区段。其他区段的操作限制在满状态或断开状态。图8所示为图6所示增益调节在实施时使得弱化状态下的操作限制在一个特定区段上的情况。

如图8所示，各行604、606、608、610和612图示出特定总增益设定下差分对区段602的尾电流状态。在第一行604中，增益设定为最大值。所有的八个区段均设定为满尾电流状态。减少增益使得区段处于较低的下一行606中所示的状态中。在这一行中，增益设定为低于最大值的一个级别。最末区段S8的尾电流经微调以使得区段处于部分弱化状态中。余下七个区段S1-S7在操作时无需对它们的尾电流进行微调。为了将电路的增益减少至另一级别，进一步微调所述最末区段（未图示）。随着增益减少将重复进行上述过程，直到所述最末区段的尾电流处于最低弱化状态。如行608所示，当增益进一步弱化时，区段S7从满状态切换至断开状态，而区段S8设定为满状态。随着增益被向下调节，区段S8发生弱化，直到S8再次处于最低弱化状态为止（未图示）。如行612所示，当增益进一步弱化时，区段S6从满状态切换至断开状态，而区段S8设定为满状态。所述增益可以此方式减少直到所有区段602处于断开状态为止。

将弱化状态中的操作限制在一个特定区段上的好处为，减少了实施图7所示的每个区段的微调控制电路704所需的硬件，然而这增加了所述增益控制逻辑708的复杂度。所属领域的技术人员将认识到，根据用于减少增益调节非线性度的若干不同命令，可通过微调区段的尾电流来调节增益。

图9所示为根据若干实施例来实施的示例性输入缓冲器电路的方框图。在此实例中，差分信号由主静电放电（ESD）电路904接收并处理。所述ESD电路904在传输介质产生突发意外电流的情况下防止输入缓冲器受到损坏。在主ESD电路904后面包括有终端电阻器906。终端电阻器906使得输入缓冲器的阻抗与传输介质的阻抗相匹配，并且最小化信号反射。副有源ESD电路908耦合在终端电阻器后面以进一步保护电路免受静电脉冲的影响。

采用差分比较器电路912来实施的均衡器前端从副有源ESD908接收信号，并对之进行处理。所述差分比较器电路912产生所接收差分输入的差分，其中所述差分与输入共模电压无关。如上所述，所述差分比较器912包括并联耦合的多个互补差分对区段910。所述互补差分对的使用使得均衡器可处理接地电压与电源电压之间的任何共模电压。每个区段910的尾电流经微调以提供整个模式范围内的线性响应及均匀增益。所得尾电流由累加电路914进行累加从而提供最终差分。

一项或多项实施例被认为可应用于使用差分对放大器电路的各种应用中。通过考虑本文所披露的本发明的说明书和实践，所属领域的技术人员将轻易了解其他方面和实施例。本说明书以及所说明的实施例希望仅被视作实例，而本发明的实际范围和精神由上述权利要求书指示。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种电路布置，包含：

并联耦合的多个差分放大器，其接收共模输入，所述多个差分放大器至少包括第一差分放大器和第二差分放大器，所述多个差分放大器各者经配置以显示尾电流，所述尾电流基于所述共模输入而线性地变化；

多个可调电流控制电路，对于各个差分放大器有相应的可调电流控制电路经耦合以限制流经所述差分放大器的尾电流，所述多个可调电流控制电路经配置以在状态离散集中的一个状态下操作，所述状态离散集包括完全接通、完全断开和部分接通；以及

耦合至所述多个可调电流控制电路的增益控制电路，所述增益控制电路经配置以调节所述多个可调电流控制电路，以使所述多个可调电流控制电路中仅有一个可调电流控制电路在给定时刻且在所述部分接通的状态下操作。

2.根据权利要求1所述的电路布置，其中所述增益控制电路经配置以响应于微调控制信号而调节流经所述多个可调电流控制电路中各个的电流。

3.根据权利要求2所述的电路布置，其中：

所述增益控制电路经进一步配置以响应于指示所述尾电流即将增大的所述微调控制信号而调节所述多个可调电流控制电路中的一个或多个，从而增大流经相应差分放大器的所述尾电流；并且

所述增益控制电路经进一步配置以响应于指示所述尾电流即将减小的所述微调控制信号而调节所述多个可调电流控制电路中的一个或多个，从而减小流经所述相应差分放大器的所述尾电流。

4.根据权利要求3所述的电路布置，其中所述可调电流控制电路在所述部分接通状态下操作的同时可调节至多个离散电流电平。

5.根据权利要求1所述的电路布置，其中所述多个差分放大器中的每一个差分放大器包括两个互补差分晶体管对。

6.根据权利要求5所述的电路布置，其进一步包含电流累加电路，所述电流累加电路耦合至所述多个差分放大器的所述互补差分晶体管对中的每一对的第一电流输出端及第二电流输出端。

7.根据权利要求1所述的电路布置，其中所述多个可调电流控制电路为可调电流源。

8.根据权利要求1所述的电路布置，其中所述多个可调电流控制电路为MOSFET晶体管。

9.根据权利要求8所述的电路布置，其中所述MOSFET晶体管的栅极尺寸基本上是相同的。

10.根据权利要求5所述的电路布置，其中每个差分放大器中的所述互补差分晶体管对的栅极尺寸基本上是相同的。

11.一种操作差分放大器的方法，包含：

由并联耦合的多个差分放大器接收共模输入；

通过所述多个差分放大器产生多个尾电流，所述多个尾电流基于所述共模输入而线性地变化；以及

响应于微调控制信号，限制所述多个尾电流，其中限制所述多个尾电流包含将各尾电流调节至处于包括完全接通状态、完全断开状态和部分接通状态的状态离散集其中的一个状态，以使所述多个尾电流中仅有一个尾电流在给定时刻且在所述部分接通状态下操作。

12.根据权利要求11所述的方法，其中限制所述多个尾电流的步骤包含对晶体管的偏置栅极电压进行调节，从而对通过所述多个差分放大器中的特定差分放大器的电流进行限制。

13.根据权利要求12所述的方法，其中调节所述偏置栅极电压的步骤包含启用特定数目的1×电流单元，并且其中源自增益控制逻辑的所述微调控制信号指定所启用的特定数目的1×电流单元。