-
- Priorität: 23. Dezember 2008 Republik Korea (KR) 10-2008-0132250
-
Die
Erfindung betrifft LCDs (Flüssigkristalldisplays), genauer
gesagt, eine Vorrichtung und Verfahren zum Ansteuern derartiger
Displays.
-
Ein
LCD zeigt Bilder unter Verwendung elektrooptischer Eigenschaften
eines Flüssigkristalls, wie unterschiedlicher Brechungsindizes
und unterschiedlicher Dielektrizitätskonstanten abhängig
von den Richtungen der langen und der kurzen Achse von Molekülen
sowie der Molekülanordnung, an, und zugehörige
optische Eigenschaften können leicht kontrolliert werden.
Ein LCD unter Verwendung eines Flüssigkristalls stellt
die Transmission von durch einen Polarisator laufendem Licht durch
Verändern der Orientierung von Flüssigkristallmolekülen
abhängig von der Stärke eines angelegten elektrischen
Felds ein, um dadurch Bilder anzuzeigen.
-
Ein
LCD verfügt über eine Flüssigkristalltafel mit
einer Vielzahl von in einer Matrix angeordneten Pixeln, einen Gatetreiber
zum Ansteuern von Gateleitungen der Flüssigkristalltafel
sowie einen Datentreiber zum Ansteuern von Datenleitungen der Flüssigkristalltafel.
-
Jedes
Pixel der Flüssigkristalltafel gibt eine gewünschte
Farbe durch Kombination von Unterpixeln für Rot, Grün
und Blau, die die Lichttransmission abhängig von einem
Datensignal steuern, wieder. Jedes Unterpixel verfügt über
einen mit einer Gateleitung und einer Datenleitung verbundenen Dünnschichttransistor
(TFT) sowie einen mit diesem verbundenen Flüssigkristallkondensator.
Der Flüssigkristallkondensator wird auf Grund der Spannungsdifferenz
zwischen einem über den TFT an eine Pixelelektrode gelieferten
Datensignal und einer an eine gemeinsame Elektrode gelieferten gemeinsamen Spannung
geladen, und er steu ert den Flüssigkristall entsprechend
der geladenen Spannung, um dadurch die Lichttransmission zu steuern.
-
Der
Gatetreiber verfügt über eine Anzahl von Gate-ICs
(IC = integrierter Schaltkreis), die die Gateleitungen der Flüssigkristalltafel
sequenziell ansteuern.
-
Der
Datentreiber verfügt über eine Anzahl von Daten-ICs,
die immer dann, wenn die Gateleitungen angesteuert werden, ein digitales
Datensignal in ein analoges Datensignal wandeln und das Letztere an
die Datenleitungen der Flüssigkristalltafel liefern.
-
Die
Daten-ICs weisen eine komplizierte Schaltungsstruktur, wie einen
Digital/Analog-Wandler auf, wodurch die Herstellkosten erhöht
sind. Ferner sind mehr Daten-ICs als Gate-ICs erforderlich, da die
Anzahl der Datenleitungen einer Flüssigkristalltafel größer
als die Anzahl der Gateleitungen derselben ist. Um die Herstellkosten
für ein LCD zu senken, wurde eine Vorgehensweise zum Verringern
der Anzahl von Daten-ICs unter Aufrechterhaltung der Auflösung
der Flüssigkristalltafel in Betracht gezogen.
-
Beispielsweise
wurde zum Verringern der Anzahl der Daten-ICs eine Flüssigkristalltafel
vorgeschlagen, bei der die Anzahl der Datenleitungen unter Verwendung
einer Struktur halbiert ist, bei der ungeradzahlige und geradzahlige
Unterpixel, die an den beiden Seiten einer Datenleitung liegen,
sequenziell unter Verwendung dieser einen Datenleitung angesteuert
werden.
-
Jedoch
ist beim Halbieren der Anzahl der Daten-ICs durch Positionieren
der ungeradzahligen und der geradzahligen Unterpixel zu den beiden
Seiten einer Datenleitung auf Grund einer Ansteuerung im Zeitmultiplex
die Datenladung halbiert. Daher entstehen Bilddefekte, wie Punkte
in horizontalen oder vertikalen Li nien. Es besteht aber andauernder
Bedarf an noch immer größeren LCDs, die auch dann keine
Mängel der Bildqualität zeigen, wenn die Anzahl
der Daten-ICs unter die bei einer herkömmlichen Struktur,
bei der die Anzahl der Daten-ICs halbiert ist, gesenkt wird.
-
Der
Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung und ein Verfahren
zum Ansteuern eines LCD zu schaffen, die bei kleiner Anzahl von
Daten-ICs für eine gute Bildqualität sorgen können.
-
Diese
Aufgabe ist durch die Vorrichtung gemäß dem beigefügten
Anspruch 1 und das Verfahren gemäß dem beigefügten
Anspruch 7 gelöst. Bei der Vorrichtung und beim Verfahren
gemäß der Erfindung wird für eine Kompensation
der Datenladungsmenge bei verringerter Anzahl von Daten-ICs gesorgt.
Die bei der Ansteuerung umgesetzte Energie ist verringert.
-
Die
Erfindung wird nachfolgend anhand von durch Figuren veranschaulichten
Ausführungsformen näher erläutert.
-
1 zeigt
den Aufbau eines LCD gemäß einer ersten Ausführungsform
der Erfindung;
-
2 zeigt
Signalverläufe zum Erläutern eines Ansteuerungsverfahrens
während ungeradzahliger Rahmenperioden;
-
3 zeigt
Unterpixel, wie sie während ungeradzahligen Rahmenperioden
geladen werden;
-
4 zeigt
Signalverläufe zum Erläutern eines Ansteuerungsverfahrens
während geradzahliger Rahmenperioden;
-
5 zeigt
Unterpixel, wie sie während geradzahligen Rahmenperioden
geladen werden;
-
6 zeigt
den Aufbau eines LCD gemäß einer zweiten Ausführungsform
der Erfindung;
-
7 zeigt
Unterpixel, wie sie während ungeradzahligen Rahmenperioden
geladen werden gemäß der zweiten Ausführungsform;
und
-
8 zeigt
Unterpixel, wie sie während geradzahligen Rahmenperioden
geladen werden gemäß der zweiten Ausführungsform.
-
Gemäß der 1 verfügt
das LCD bei der ersten Ausführungsform der Erfindung über
eine Flüssigkristalltafel 2, einen Datentreiber 4,
einen ersten Gatetreiber 6, einen zweiten Gatetreiber 8 sowie eine
Timingsteuerungseinheit 10. Bei dieser Flüssigkristalltafel 2 sind
Unterpixel für R, G und B so angeordnet, dass in den Richtungen
einer Anzahl von Gateleitungen G_4n – 3, G_4n – 1,
G_4n – 2 und G_4n dieselben Farben angeordnet sind, in
den Richtungen mehrerer Datenleitungen D_1 bis D_m drei Farben abwechselnd
angeordnet sind, und in einer ungeradzahligen Spalte angeordnete
Unterpixel sowie Unterpixel, die in einer dieser ungeradzahligen Spalte
angeordneten geradzahligen Spalte angeordnet sind, gemeinsam mit
einer Datenleitung verbunden sind. Der Datentreiber 4 steuert
die Anzahl der in der Flüssigkristalltafel 2 vorhandenen
Datenleitungen D_1 bis D_m an. Der erste Gatetreiber 6 steuert während
ungeradzahliger Rahmenperioden sequenziell die Gateleitungen G_4n – 3
und G_4n unter den Gateleitungen G_4n – 3, G_4n – 2,
G_4n – 1 und G_4n an. Der zweite Gatetreiber 8 steuert
während geradzahliger Rahmenperioden sequenziell die Gateleitungen
G_4n – 2 und G_4n – 1 unter den Gateleitungen
G_4n – 3, G_4n – 2, G_4n – 1 und G_4n
an. Die Timingsteuerungseinheit 10 ordnet von außen
eingegeben Bilddaten I_Data entsprechend ungeradzahligen und geradzahligen
Rahmenperioden an, um die umgeordneten Daten an den Datentreiber 4 zu
liefern, und sie erzeugt verschiedene erste und zweite Gatesteuersignale
GCS1 und GCS2 sowie ein Datensteuersignal DCS, um diese Gatesteuersignale
GCS1 und GCS2 sowie dieses Datensteuersignal DCS an den ersten und
zweiten Gatetreiber 6 und 8 bzw. den Datentreiber 4 zu
liefern.
-
Eine
Anzahl von Unterpixeln, die eine Pixelmatrix der Flüssigkristalltafel 2 aufbauen,
sind in Unterpixel R, G und B für Rot, Grün und
Blau unterteilt, und sie sind in Bereichen ausgebildet, die durch
die Anzahl von Datenleitungen D_1 bis D_m und die Anzahl von Gateleitungen
G_4n – 3, G_4n – 2, G_4n – 1 und G_4n
bestimmt sind.
-
Bei
der ersten Ausführungsform der Erfindung bilden die (4n – 3)-te
und die (4n – 2)-te Gateleitung, d. h. die Gateleitungen
G_4n – 3 und G_4n – 2, ein Paar, und die (4n – 1)-te
und die 4n-te Gateleitung, d. h. die Gateleitungen G_4n – 1
und G_4n, bilden ein anderes Paar. So ist die Anzahl von Unterpixeln
R, G und B zwischen den Gateleitungen G_4n – 3 und G_4n – 2
sowie zwischen den Gateleitungen G_4n – 1 und G_4n angeordnet.
Hierbei ist n eine natürliche Zahl vom Wert 1 oder größer.
-
Unterpixel
ungeradzahliger Spalten, die in ungeradzahligen Zeilen liegen, sind
mit der (4n – 3)-ten Gateleitung G_4n – 3 verbunden,
und Unterpixel ungeradzahliger Spalten, die in geradzahligen Zeilen
liegen, sind mit der (4n – 1)-ten Gateleitung G_4n – 1
verbunden. Unterpixel geradzahliger Spalten, die in ungeradzahligen
Zeilen liegen, sind mit der (4n – 2)-ten Gateleitung G_4n – 2
verbunden, und Unterpixel geradzahliger Spalten, die in geradzahligen
Zeilen liegen, sind mit der 4n-ten Gateleitung G_4n verbunden.
-
Jede
der Datenleitungen D_1 bis D_m ist gemeinsam mit Unterpixeln einer
ungeradzahligen Spalte und einer geradzahligen Spalte, die zu ihren beiden
Seiten liegen, verbunden. Genauer gesagt, ist jede der Datenleitungen
D_1 bis D_m über entsprechen de TFTs mit Unterpixeln einer
unmittelbar links von ihr liegenden ungeradzahligen Spalte verbunden,
und sie ist über entsprechende TFTs mit Unterpixeln einer
unmittelbar an ihrer rechten Seite liegenden geradzahligen Spalte
verbunden. Die Unterpixel der drei Farben R, G und B sind wiederholt
in den Richtungen der Datenleitungen D_1 bis D_m angeordnet und
in den Richtungen der Gateleitungen G_4n – 3, G_4n – 2,
G_4n – 1 und G_4n sind dieselben Farben angeordnet. Daher
sind Unterpixel einer ungeradzahligen Spalte, die mit einer Datenleitung verbunden
sind, über entsprechende TFTs mit den ungeradzahligen Gateleitungen
G_4n – 3 und G_4n – 1 verbunden. Unterpixel einer
geradzahligen Spalte, die mit einer Datenleitung verbunden sind,
sind über entsprechende TFTs mit den geradzahligen Gateleitungen
G_4n – 2 und G_4n verbunden. Das heißt, dass die
mit einer Datenleitung verbundenen Unterpixel der ungeradzahligen
und der geradzahligen Spalte in Einheiten eines ungeradzahligen
oder eines geradzahligen Rahmens angesteuert werden. Das Paar von
mit derselben Datenleitung verbundenen Unterpixeln in einer horizontalen
Zeile mit derselben Farbe, d. h. ein Unterpixel einer ungeradzahligen Spalte
und ein Unterpixel einer geradzahligen Spalte in einer horizontalen
Zeile mit derselben Farbe, sind mit einem Paar von Gateleitungen
G_4n – 3 und G_4n – 2 oder einem Paar von Gateleitungen
G_4n – 1 und G_4n verbunden, und sie werden sequenziell in
Einheiten eines geradzahligen oder eines ungeradzahligen Rahmens
angesteuert.
-
Um
den Energieverbrauch zu senken, wird die in der 1 dargestellte
Flüssigkristalltafel 2 in einem Spannungsumkehr-Ansteuerungsmodus
für ungeradzahligen und geradzahligen Rahmen betrieben,
in dem die Polarität von Daten in Einheiten ungeradzahliger
und geradzahliger Rahmen verschieden invertiert wird. Dann laden
mit den ungeradzahligen Gateleitungen G_4n – 3 und G_4n – 1
verbundene Unterpixel während ungeradzahliger Rahmenperioden
Daten derselben Polarität, und mit den geradzahligen Gateleitungen
G_4n – 2 und G_4n verbundene Unterpixel laden während geradzahliger
Rahmenperioden Daten derselben Polarität. Die Polarität der
Daten wird entsprechend jeder Rahmenperiode während ungeradzahliger
und geradzahliger Rahmenperioden invertiert. Wie oben beschrieben,
wird bei der Erfindung die Flüssigkristalltafel 2,
obwohl der Energieverbrauch durch Invertieren der Datenpolarität
mit der Einheit eines Rahmens entsprechend ungeradzahligen und geradzahligen
Rahmen gesenkt werden kann, visuell so erkannt, als würde
es entsprechend der Anordnung der Unterpixel R, G und B und der
Gateleitungen G_4n – 3, G_4n – 2, G_4n – 1 und
G_4n mit punktweiser Invertierung betrieben. Daher sind bei der
Flüssigkristalltafel 2 und dem zugehörigen
Ansteuerungsverfahren gemäß der Erfindung die
Bildqualität verbessert und der Energieverbrauch gesenkt.
-
Der
Datentreiber 4 wandelt Bilddaten Daten die von der Timingsteuerungseinheit 10 in
Einheiten ungeradzahliger und geradzahliger Rahmen angeordnet werden,
in eine analoge Spannung, d. h. ein Bildsignal, wozu er das von
der Timingsteuerungseinheit 10 empfangene Datensteuersignal
DCS verwendet, d. h., es wird ein Sourcestartpuls (SSP), ein Sourceverschiebetaktsignal
(SSC), ein Sourceausgangssignal-Aktiviersignal (SOE-Signal) usw.
verwendet.
-
Genauer
gesagt, führt der Datentreiber 4 eine Zwischenspeicherung
der Bilddaten Daten für einen ungeradzahligen oder einen
geradzahligen Rahmen, wie entsprechend dem Signal SSC eingegeben,
aus, und er liefert auf das SOE-Signal hin das einer Horizontalzeile
entsprechende Bildsignal in einer Horizontalperiode, während
der ein Scanpuls zugeführt wird, an die Datenleitungen
D_1 bis D_m. In diesem Fall wählt der Datentreiber 4 eine
Gammaspannung positiver (+) oder negativer (–) Polarität
mit einem vorgegebenen Pegel entsprechend dem Graupegel der angeordneten
Bilddaten auf ein Polaritätssteuersignal von der Timingsteuerungseinheit 10 hin
aus, und er liefert die ausgewählte Gammaspannung als Bilddaten
an die Datenleitungen D_1 bis D_m. Wie oben beschrieben, liefert
der Datentreiber 4 das Bilddaten positiver (+) oder negativer
(–) Polarität an die Datenleitungen D_1 bis D_m,
so dass die Datenpolarität für die Unterpixel
R, G und B der Flüssigkristalltafel 2 während
jeder Rahmenperiode der ungeradzahligen und geradzahligen Rahmenperioden
invertiert wird.
-
Der
erste Gatetreiber 6 erzeugt in Reaktion auf das erste Gatesteuersignal
GCS1 einen Scanpuls, der in jeder ungeradzahligen Rahmenperiode von
der Timingsteuerungseinheit 10 eingegeben wird, was beispielsweise
in Reaktion auf einen Gatestartpuls (GSP), ein Gateverschiebetaktsignal
(GSC) und ein Gateausgangssignal-Aktiviersignal (GOE-Signal) erfolgt.
Der erste Gatetreiber 6 liefert die sequenziell erzeugten
Scanpulse sequenziell an die mit ihm verbundenen Gateleitungen G_4n – 3
und G_4n. Anders gesagt, wird das erste Gatesteuersignal GCS1 innerhalb
der Rahmenperioden nur während der ungeradzahligen Rahmenperioden
an den ersten Gatetreiber 6 geliefert. Der erste Gatetreiber 6 verschiebt
das Signal GSP entsprechend dem Signal GSC während jeder
ungeradzahligen Rahmenperiode auf das erste Gatesteuersignal GCS1
hin, und er liefert sequenziell einen Scanpuls, beispielsweise eine
Gateeinschaltspannung an die Gateleitungen G_4n – 3 und
G_4n. Während Perioden, in denen keine Gateeinschaltspannung
an die Gateleitungen G_4n – 3 und G_4n geliefert wird,
liefert der Gatetreiber 6 eine Gateausschaltspannung. Dabei
steuert der Gatetreiber 6 die Breite des Scanpulses entsprechend
dem GOE-Signal.
-
Der
zweite Gatetreiber 8 erzeugt sequenziell auf das zweite
Gatesteuersignal GCS2 hin, das mit jeder geradzahligen Rahmenperiode
von der Timingsteuerungseinheit 10 eingegeben wird, einen
Scanpuls, was beispielsweise in Reaktion auf Signale GSP, GSC und
GOE erfolgt. Der zweite Gatetreiber 8 liefert die sequenziell
erzeugten Scanpulse, beispielsweise eine Gateeinschaltspannung,
sequenziell an die mit ihm verbundenen Gatelei tungen G_4n – 2
und G_4n – 1. Genauer gesagt, wird das zweite Gatesteuersignal
GCS2 nur während geradzahliger Rahmenperioden an den zweiten
Gatetreiber 8 geliefert. Der zweite Gatetreiber 8 verschiebt
das Signal GSP entsprechend dem Signal GSC während jeder geradzahligen
Rahmenperiode auf das zweite Gatesteuersignal GCS2 hin, und er liefert
die Gateeinschaltspannung sequenziell an die Gatesteuersignalen
G_4n – 2 und G_4n – 1. In Perioden, in denen die Gateeinschaltspannung
nicht an die Gateleitungen G_4n – 2 und G_4n – 1
geliefert wird, liefert der Gatetreiber 8 eine Gateausschaltspannung.
Dabei steuert der Gatetreiber 8 die Breite des Scanpulses
entsprechend dem GOE-Signal.
-
Die
Timingsteuerungseinheit 10 ordnet die von außen
eingegebenen Bilddaten I Data in solcher Weise an, dass die Anordnung
zum Ansteuern der Flüssigkristalltafel 2 geeignet
ist, und sie liefert diese Bilddaten I Data entsprechend ungeradzahligen
und geradzahligen Rahmen an den Datentreiber 4. Genauer
gesagt, ordnet die Timingsteuerungseinheit 10 die Bilddaten,
wie sie innerhalb der eingegebenen Bilddaten I_Data während
ungeradzahliger Rahmen anzuzeigen sind, d. h. Bilddaten, wie sie
während ungeradzahliger Rahmen mittels der Unterpixel angezeigt
werden, die mit den Gateleitungen G_4n – 3 und G_4n verbunden
sind, um, und sie liefert die umgeordneten Daten an den Datentreiber 4,
damit sie während der ungeradzahligen Rahmen angezeigt werden
können. Darüber hinaus ordnet die Timingsteuerungseinheit 10 Bilddaten,
wie sie innerhalb der Bilddaten I_Data während geradzahliger
Rahmen anzuzeigen sind, d. h. Bilddaten, die während geradzahliger
Rahmen mittels der mit den Gateleitungen G_4n – 2 und G_4n – 1
verbundenen Unterpixel angezeigt werden, um, und sie liefert die
umgeordneten Daten an den Datentreiber 4, damit sie während
der geradzahligen Rahmen angezeigt werden können.
-
Die
Timingsteuerungseinheit 10 erzeugt gemeinsam mit dem ersten
und dem zweiten Gatesteuersignal GCS1 und GCS2 das Datensteuersignal DCS,
wozu sie mindestens ein von außen eingegebenes Syn chronisiersignal
verwendet, d. h. ein Punkttaktsignal DCLK, ein Datenaktiviersignal
DE, ein Horizontalsynchronisiersignal Hsync und ein Vertikalsynchronisiersignal
Vsync. Danach liefert die Timingsteuerungseinheit 10 das
Datensteuersignal DCS gemeinsam mit dem ersten und zweiten Gatesteuersignal
GCS1 und GCS2 an den Datentreiber 4 sowie den ersten und
zweiten Gatetreiber 6 und 8, und sie steuert den
Datentreiber 4 gemeinsam mit diesen beiden Gatetreibern.
-
Genauer
gesagt, erzeugt die Timingsteuerungseinheit 10 während
ungeradzahliger Rahmenperioden das Datensteuersignal DCS gemeinsam
mit dem ersten Gatesteuersignal G1, und sie liefert diese beiden
Signale an den Datentreiber 4 bzw. den ersten Gatetreiber 6.
Dabei wird mindestens ein zweites Gatesteuersignal GCS2, beispielsweise
das Signal GSP, nicht an den zweiten Gatetreiber 8 geliefert,
so dass dieser in einen Bereitschaftszustand übergeht. Indessen
erzeugt die Timingsteuerungseinheit 10 während
geradzahliger Rahmenperioden das Datensteuersignal DCS gemeinsam
mit dem zweiten Gatesteuersignal GCS2, und sie liefert diese beiden
Signale an den Datentreiber 4 bzw. den zweiten Gatetreiber 8.
Dabei wird mindestens ein erstes Gatesteuersignal GCS1, beispielsweise
das Signal GSP, nicht an den ersten Gatetreiber 6 geliefert,
so dass dieser in einem Bereitschaftszustand übergeht.
-
Anhand
der 2 und 3 wird nun ein Ansteuerungsverfahren
erläutert, wie es während ungeradzahliger Rahmenperioden
ausgeführt wird.
-
Um
während ungeradzahliger Rahmenperioden Bilder anzuzeigen,
ordnet die Timingsteuerungseinheit 10 während
derartiger Rahmenperioden anzuzeigende Bilddaten an und liefert
sie dann in Einheiten mindestens einer Horizontalzeile an den Datentreiber 4,
wie es durch die 2 und 3 veranschaulicht
ist. Die Timingsteuerungseinheit 10 erzeugt das erste Gatesteuersignal GCS1
sowie das Datensteuersignal DCS, und sie liefert diese Signale an
den ersten Gatetreiber 6 bzw. den Datentreiber 4.
-
Der
Datentreiber 4 wandelt die während ungeradzahliger
Rahmenperioden anzuzeigenden Bilddaten in analoge Bildsignale und
liefert diese in der Einheit jeder Horizontalperiode an die Datenleitungen
D_1 bis D_m. Der erste Gatetreiber 6 liefert während
ungeradzahliger Rahmenperioden auch das erste Gatesteuersignal GCS1
hin sequenziell eine Gateeinschaltspannung an die (4n – 3)-te
und die 4n-te Gateleitung, d. h. die Gateleitungen G_4n – 3 und
G_4n. Der Gatetreiber 6 liefert in Perioden, in denen die
Gateeinschaltspannung nicht geliefert wird, sequenziell eine Gateabschaltspannung
an diese Gateleitungen G_4n – 3 und G_4n.
-
Dann
speichern, wie es in der 3 dargestellt ist, Unterpixel,
an die die Gateeinschaltspannung über die Gateleitung G_4n – 3
geliefert wird, wobei sie zu in einer Horizontalzeile der obersten Stufe
angeordneten Unterpixeln R gehören, ein an die Datenleitungen
D_1 bis D_m geliefertes Signal O_R für ein rotes Bild.
Als Nächstes laden ungeradzahlige, an die die Gateeinschaltspannung über
die Gateleitung G_4n geliefert wird, wobei diese Pixel zu in einer
Horizontalzeile der zweiten Stufe angeordneten Unterpixeln gehören,
ein an die Datenleitungen D_1 bis D_m geliefertes Signal O_G für
ein grünes Bild. Danach speichern Unterpixel, an die die
Gateeinschaltspannung über die Gateleitung G_4n – 3
geliefert wird, wobei diese Unterpixel zu in einer Horizontalzeile
der dritten Stufe angeordneten Unterpixeln B gehören, ein
an die Datenleitungen D_1 bis D_m geliefertes Signal O_B für
blau. Auf diese Weise laden, während ungeradzahliger Rahmenperioden, Unterpixel,
die mit den Gateleitungen G_4n – 3 und G_4n verbunden sind,
an die die Gateinschaltspannung sequenziell geliefert wird, sequenziell
die Bildsignale O_R, O_G und O_B, um dadurch Bilder anzuzeigen.
-
Anhand
der 4 und 5 wird nun der entsprechende
Ablauf für Unterpixel erläutert, die während
geradzahliger Rahmenperioden mit Daten geladen werden.
-
Um
Bilder während geradzahliger Rahmenperioden anzuzeigen,
ordnet die Timingsteuerungseinheit 10 die während
derartiger Rahmenperioden angezeigten Bilddaten und liefert sie
dann in Einheiten mindestens einer Horizontalzeile an den Datentreiber 4,
wie es in den 4 und 5 dargestellt ist.
Die Timingsteuerungseinheit 10 erzeugt das zweite Gatesteuersignal
GCS2 sowie das Datensteuersignal DOS, und sie liefert diese Signale
an den zweiten Gatetreiber 8 bzw. den Datentreiber 4.
-
Der
Datentreiber 4 wandelt die während geradzahliger
Rahmenperioden anzuzeigenden Bilddaten E_R, E_G und E_B in analoge
Bildsignale und liefert diese in Einheiten jeweils einer Horizontalperiode an
die Datenleitungen D_1 bis D_m. Der zweite Gatetreiber 8 liefert
während geradzahliger Rahmenperioden auf das zweite Gatesteuersignal
GCS2 hin sequenziell eine Gateeinschaltspannung an die Gateleitungen
G_4n – 2 und G_4n – 1. Der zweite Gatetreiber 8 liefert
während Perioden, in denen keine Gateeinschaltspannung
geliefert wird, sequenziell eine Gateausschaltspannung an die Gateleitungen G_4n – 2
und G_4n – 1.
-
Dann
laden, wie es in der 5 dargestellt ist, Unterpixel,
an die die Gateeinschaltspannung über die Gateleitung G_4n – 2
geliefert wird, wobei diese Unterpixel zu den in einer Horizontalzeile
der obersten Stufe angeordneten Unterpixeln R gehören, ein
an die Datenleitungen D_1 bis D_m geliefertes Signal E_R für
ein rotes Bild. Als Nächstes speichern Unterpixel, an die
die Gateeinschaltspannungen über die Gateleitung G_4n – 1
geliefert wird, wobei diese Unterpixel zu in einer Horizontalzeile
der zweiten Stufe angeordneten Unterpixeln G gehören, ein
an die Datenleitungen D_1 bis D_m geliefertes Signal E_G für
ein grünes Bild. Danach speichern Unterpixel, an die die
Gateein schaltspannungen über die Gateleitung G_4n – 2
geliefert wird, wobei diese Unterpixel zu in einer Horizontalzeile
der dritten Stufe angeordneten Unterpixeln B gehören, ein
an die Datenleitungen D_1 bis D_m geliefertes Signal E_B für
ein blaues Bild. Auf diese Weise laden, während geradzahliger
Rahmenperioden, Unterpixel, die mit den Gateleitungen G_4n – 2
und G_4n – 1 verbunden sind, an die die Gateeinschaltspannung
sequenziell geliefert wird, sequenziell die Bildsignale E_R, E_G
und E_B für geradzahligen Rahmen, um dadurch Bilder anzuzeigen.
-
Wie
oben beschrieben, ist das LCD gemäß der ersten
Ausführungsform der Erfindung so aufgebaut, dass die in
der Flüssigkristalltafel 2 vorhandenen Unterpixel
R, G und B in den Richtungen der Gateleitungen G_4n – 3,
G_4n – 2, G_4n – 1 und G_4n dieselbe Farbe aufweisen,
wobei die drei Farben in den Richtungen der Datenleitungen D_1 bis D_m
abwechselnd angeordnet sind, und wobei in einer ungeradzahligen
Spalte angeordnete Unterpixel und in einer dieser Spalte entsprechenden
geradzahligen Spalte angeordnete Unterpixel eine Datenleitung gemeinsam
haben. Demgemäß kann die Anzahl der den Datentreiber 4 aufbauenden
Datentreiber-ICs auf ein Drittel bis ein Sechstel derjenigen bei einer
herkömmlichen Flüssigkristalltafel verringert werden.
Außerdem ist der Energieverbrauch verringert und die Anzeigequalität
stark verbessert, da trotz Ausführung eines Rahmeninvertiermodus
derselbe Effekt wie beim Ausführen eines Punktinvertiermodus
entsteht.
-
Anhand
der 6 wird nun der Aufbau eines LCDs gemäß einer
zweiten Ausführungsform der Erfindung erläutert.
-
Das
LCD der 6 verfügt über
eine Flüssigkristalltafel 12, einen Datentreiber 14,
einen ersten Gatetreiber 16, einen zweiten Gatetreiber 18 und eine
Timingsteuerungseinheit 20. Bei dieser Flüssigkristalltafel 12 sind
drei Unterpixel R, G und B so konfiguriert, dass dieselben Farben
in den Richtungen unge radzahliger Gateleitungen G_1, G_3, G_5, ..., G_n – 1
sowie geradzahligen Gateleitungen G_2, G_4, G_6, ..., G_n angeordnet
sind, wobei drei Farben in den Richtungen einer Anzahl von Datenleitungen
D_1 bis D_m abwechselnd angeordnet sind und Unterpixel, die in einer
ungeradzahlige angeordnet sind, und Bilddaten, die in einer dieser
Spalte entsprechenden geradzahligen Spalte angeordnet sind, gemeinsam
mit einer Datenleitung verbunden sind. Der Datentreiber 14 steuert
die Anzahl von in der Flüssigkristalltafel 12 vorhandenen
Datenleitungen D_1 bis D_m an. Der erste Gatetreiber 16 steuert während
ungeradzahliger Rahmenperioden sequenziell die ungeradzahligen Gateleitungen
G_1, G_3, G_5, ..., G_n – 1 innerhalb der Gateleitungen
G_1 bis G_n an. Der zweite Gatetreiber 18 steuert während geradzahliger
Rahmenperioden sequenziell die geradzahligen Gateleitungen G_2,
G_4, G_6, ..., G_n innerhalb der Gateleitungen G_1 bis G_n an. Die
Timingsteuerungseinheit 20 ordnet von außen eingegebene
Bilddaten I_Data entsprechend ungeradzahligen und geradzahligen
Rahmenperioden an, um die umgeordneten Daten an den Datentreiber 14 zu
liefern, und sie erzeugt ein erstes und ein zweites Gatesteuersignal
G_1, G_3, G_5, ..., G_n – 1 und GCS2, die voneinander verschieden
sind, sowie ein Datensteuersignal DCS, was entsprechend ungeradzahligen
und geradzahligen Rahmenperioden erfolgt, um die genannten Gatesteuersignale
und das Datensteuersignal an den ersten und zweiten Gatetreiber 16 und 18 und
bzw. den Datentreiber 14 zu liefern.
-
Eine
Vielzahl von Unterpixeln, die eine Pixelmatrix der Flüssigkristalltafel 12 bilden,
sind im Unterpixel R, G und B für Rot, Grün und
Blau unterteilt, und sie sind in Bereichen ausgebildet, die durch
die Anzahl von Datenleitungen D_1 bis D_m und die Anzahl von Gateleitungen
G_4n – 3, G_4n – 2, G_4n – 1 und G_4n
bestimmt sind.
-
Bei
der zweiten Ausführungsform der Erfindung bilden die ungeradzahligen
Gateleitungen G_1, G_3, G_5, ..., G_n – 1 und die ge radzahligen
Gateleitungen G_2, G_4, G_6, ..., G_n jeweilige Paare. So sind Unterpixel
derselben Farbe, die eine Horizontalzeile aufbauen, zwischen ein
Paar bildenden Gateleitungen angeordnet, d. h. zwischen jeweils
einer ungeradzahligen und einer geradzahligen Gateleitung, also
G_1 und G_2, G_3 und G_4, G_5 und G_6, ..., G_n – 1 und
G_n, und sie sind mit jeweils einer dieser Gateleitungen verbunden.
-
Jedes
Paar von Unterpixeln, die mit derselben Datenleitung in der Horizontalzeile
derselben Farbe verbunden sind, d. h. ein Unterpixel einer ungeradzahligen
Spalte und ein Unterpixel einer geradzahligen Spalte, die mit derselben
Datenleitung verbunden sind, sind mit verschiedenen Gateleitungen der
Paare, also der Gateleitungen G_1 und G_3, G_3 und G_4, G_5 und
G_6, ..., G_n – 1 und G_n verbunden, und sie werden sequenziell
in Einheiten geradzahliger und ungeradzahliger Rahmen angesteuert. Genauer
gesagt, sind die Unterpixel ungeradzahliger Spalten, die in ungeradzahligen
Zeilen liegen, mit den ungeradzahligen Gateleitungen G_1, G_5, ..., G_n – 3
verbunden, und Unterpixel geradzahliger Spalten, die in ungeradzahligen
Zeilen liegen, sind mit den geradzahligen Gateleitungen G_2, G_6,
..., G_n – 2 verbunden. Unterpixel geradzahliger Spalten,
die in geradzahligen Zeilen liegen, sind mit den ungeradzahligen
Gateleitungen G_3, G_7, ..., G_n – 1 verbunden, und Unterpixel
ungeradzahliger Spalten, die in geradzahligen Zeilen liegen, sind
mit den ungeradzahligen Gateleitungen G_4, G_8, ..., G_n verbunden.
-
Jede
der Datenleitungen D_1 bis D_m ist gemeinsam mit Unterpixeln einer
ungeradzahligen Spalte und einer geradzahligen Spalte, die zu den
zugehörigen beiden Seiten liegen, verbunden. Anders gesagt,
ist jede der Datenleitungen D_1 bis D_m über entsprechende
TFTs mit Unterpixeln einer ungeradzahligen Spalte unmittelbar links
von ihr verbunden, und sie ist über entsprechende TFTs
mit Unterpixeln einer geradzahligen Spalte unmittelbar rechts von
ihr verbunden.
-
Unterpixel
einer ungeradzahligen Spalte sowie solche einer geradzahligen Spalte,
die mit einer Datenleitung verbunden sind, sind jeweils mit verschiedenen
Gateleitungen, d. h. ungeradzahligen und geradzahligen Gateleitungen
G_1 bis G_n, über entsprechende TFTs verbunden, und sie
werden in Einheiten eines ungeradzahligen oder eines geradzahligen
Rahmens angesteuert.
-
Um
wie bei der Flüssigkristalltafel 2 der ersten
Ausführungsform den Energieverbrauch zu senken, wird auch
die Flüssigkristalltafel 12 der zweiten Ausführungsform
in einem invertierenden Ansteuerungsmodus für ungeradzahlige
und geradzahlige Rahmen betrieben, bei dem die Polarität
der Daten in Einheiten ungeradzahliger und geradzahliger Rahmen
invertiert wird. Dann laden mit den ungeradzahligen Gateleitungen
G_1, G_3, G_5, ..., G_n – 1 verbundene Unterpixel während
ungeradzahliger Rahmenperioden Daten derselben Polarität,
und mit den geradzahligen Gateleitungen G_2, G_4, G_6, ..., G_n
verbundene Unterpixel laden während geradzahliger Rahmenperioden
Daten derselben Polarität. Die Polarität der Daten
wird entsprechend jeder Rahmenperiode während ungeradzahliger
und geradzahliger Rahmenperioden invertiert.
-
Der
Datentreiber 14 der zweiten Ausführungsform ist
derselbe wie der Datentreiber 4 der ersten Ausführungsform.
Demgemäß wird für eine detaillierte Beschreibung
des Datentreibers 14 auf die Beschreibung zum Datentreiber 4 verwiesen.
-
Der
erste Gatetreiber 16 erzeugt auf das erste Gatesteuersignal
G_1, G_3, G_5, ..., G_n – 1, das mit jeder ungeradzahligen
Rahmenperiode von der Timingsteuerungseinheit 20 eingegeben
wird, sequenziell einen Scanpuls. Der erste Gatetreiber 16 liefert
diese sequenziell erzeugten Scanpulse sequenziell an die mit ihm
verbundenen ungeradzahligen Gateleitungen G_1, G_3, G_5, ..., G_n – 1.
-
Der
zweite Gatetreiber 18 erzeugt auf das zweite Gatesteuersignal
GCS2 hin, wie es mit jeder geradzahligen Rahmenperiode von der Timingsteuerungseinheit 20 eingegeben
wird, sequenziell einen Scanpuls. Der zweite Gatetreiber 18 liefert
diese sequenziell erzeugten Scanpulse an die mit ihm verbundenen
geradzahligen Gateleitungen G_2, G_4, G_6, ..., G_n.
-
Die
Timingsteuerungseinheit 20 ordnet innerhalb der von außen
eingegebenen Bilddaten I_Data diejenigen Bilddaten an, die während
ungeradzahliger Rahmen anzuzeigen sind, d. h. diejenigen Bilddaten,
die während ungeradzahliger Rahmen mittels derjenigen Unterpixel
anzuzeigen sind, die mit den ungeradzahligen Gateleitungen G_1, G_3,
G_5, ..., G_n – 1 verbunden sind, und sie liefert die angeordneten
Daten an den Datentreiber 14, damit sie während
der ungeradzahligen Rahmen angezeigt werden können. Darüber
hinaus ordnet die Timingsteuerungseinheit 20 die innerhalb
der eingegebenen Bilddaten I_Data vorhandenen Bilddaten, die während
geradzahliger Rahmen anzuzeigen sind, an, d. h. diejenigen Bilddaten,
die während geradzahliger Rahmen durch die mit den geradzahligen
Gateleitungen G_2, G_4, G_6, ..., G_n verbundenen Unterpixel anzuzeigen
sind, und sie liefert die angeordneten Daten an den Datentreiber 14,
damit sie während der geradzahligen Rahmen angezeigt werden können.
Die Timingsteuerungseinheit 20 erzeugt das Datensteuersignal
DCS gemeinsam mit dem ersten und dem zweiten Gatesteuersignal G_1,
G_3, G_5, ..., G_n – 1 und GCS2, wozu sie mindestens ein
von außen eingegebenen Synchronisiersignal verwendet. Danach
liefert die Flüssigkristalltafel 12 das Datensteuersignal
DCS gemeinsam mit dem ersten und dem zweiten Gatesteuersignal G_1,
G_3, G_5, ..., G_n – 1 und GCS2 an den Datentreiber 14 sowie
den ersten und den zweiten Gatetreiber 16 und 18,
und sie steuert alle diese Treiber gemeinsam. Zu einer detaillierten
Beschreibung der Timingsteuerungseinheit 20 sei auf die
Beschreibung zur Timingsteuerungseinheit 10 der ersten
Ausführungsform verwiesen.
-
Die 7 zeigt
Unterpixel, wie sie während ungeradzahliger Rahmenperioden
bei der zweiten Ausführungsform mit Daten geladen werden.
-
Wie
es in der 7 dargestellt ist, laden Unterpixel,
an die über die erste Gateleitung G_1 eine Gateeinschaltspannung
geliefert wird, wobei diese Unterpixel zu in einer Horizontalzeile
der obersten Stufe angeordneten Unterpixeln R gehören,
ein an die Datenleitungen D_1 bis D_m geliefertes Signal für
ein rotes Bild. Als Nächstes laden Unterpixel, an die die
Gateeinschaltspannung über die dritte Gateleitung G_3 geliefert
wird, wobei diese Unterpixel in den in einer Horizontalzeile der
zweiten Stufe angeordneten Unterpixel G enthalten sind, ein an die
Datenleitungen D_1 bis D_m geliefertes Signal für ein grünes
Bild. Danach laden Unterpixel, an die die Gateeinschaltspannung über
die fünfte Gateleitung G_5 geliefert wird, wobei diese
Unterpixel zu in einer Horizontalzeile der dritten Stufe angeordneten
Unterpixeln B gehören, ein an die Datenleitungen D_1 bis D_m
geliefertes Signal für ein blaues Bild. Auf diese Weise
laden, während ungeradzahliger Rahmenperioden, Unterpixel,
die mit den ungeradzahligen Gateleitungen G_1, G_3, G_5, ..., G_n – 1
verbunden sind, an die die Gateeinschaltspannung sequenziell geliefert
wird, auf sequenzielle Weise die Bildantenne für ungeradzahligen
Rahmen, um dadurch Bilder anzuzeigen.
-
Die 8 zeigt
Unterpixel, wie sie während geradzahliger Rahmenperioden
bei der zweiten Ausführungsform mit Daten geladen werden.
-
Wie
es in der 8 dargestellt ist, laden Unterpixel,
an die über die zweite Gateleitung G_2 eine Gateeinschaltspannung
geliefert wird, wobei diese Unterpixel zu den in einer Horizontalziele
der obersten Stufe angeordneten Unterpixeln R gehören, ein an
die Datenleitungen D_1 bis D_m geliefertes Signal für ein
rotes Bild.
-
Als
Nächstes speichert die Unterpixel, an die die Gateeinschaltspannung über
die vierte Gateleitung G_4 geliefert wird, wobei diese Unterpixel
zu in einer Horizontalzeile der zweiten Stufe angeordneten Unterpixel
G gehören, ein an die Datenleitungen D_1 bis D_m geliefertes
Signal für ein grünes Bild. Danach speichern Unterpixel,
an die die Gateeinschaltspannung über die sechste Gateleitung
G_6 geliefert wird, wobei diese Unterpixel zu in einer Horizontalzeile
der dritten Stufe angeordneten Unterpixeln B gehören, ein
an die Datenleitungen D_1 bis Dm geliefertes Signal für
ein blaues Bild. Auf diese Weise laden, während geradzahliger
Rahmenperioden, Unterpixel, die mit den geradzahligen Gateleitungen
G_2, G_4, G_6, ..., G_n verbunden sind, an die die Gateeinschaltspannung
sequenziell geliefert wird, auf sequenzielle Weise die Bilddaten
E geradzahliger Rahmen, um dadurch Bilder anzuzeigen.
-
Wie
oben beschrieben, ist das LCD gemäß der zweiten
Ausführungsform der Erfindung so aufgebaut, dass die in
der Flüssigkristalltafel 12 enthaltenen Unterpixel
R, G und B in den Richtungen der Gateleitungen G_1 bis G_n dieselbe
Farbe aufweisen, wohingegen die drei Farben in den Richtungen der
Datenleitungen D_1 bis D_m abwechselnd angeordnet sind und in einer
ungeradzahligen Spalte angeordnete Unterpixel sowie solche Unterpixel,
die in einer dieser ungeradzahligen Spalte entsprechenden geradzahligen
Spalte angeordnet sind, eine Datenleitung gemeinsam nutzen. Demgemäß kann
die Anzahl der den Datentreiber 14 aufbauenden Datentreiber-ICs
auf ein Drittel bis ein Sechstel derjenigen bei einer herkömmlichen
Flüssigkristalltafel verringert werden. Außerdem
ist der Energieverbrauch verringert und die Anzeigequalität
ist stark verbessert, da trotz des Ausführens eines Rahmeninvertiermodus ein
Effekt erzielt wird, wie er sich sonst beim Ausführen eines
Punktinvertiermodus ergibt.
-
Diese
eben genannten Effekte sind also dieselben, wie sie auch mit dem
LCD gemäß der ersten beschriebenen Ausführungsform
der Erfindung erzielt werden. Bei der Ansteuerungsvorrichtung und beim
Ansteuerungsverfahren für ein LCD gemäß der Erfindung
erfolgt also eine Kompensation der Datenladungsmenge in der Flüssigkristalltafel,
wodurch die Anzeigequalität verbessert ist und auf Grund
einer Änderung des Invertiermodus eine Senkung des Energieverbrauchs
realisierbar ist.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- - KR 10-2008-0132250 [0001]