-
Hintergrund
-
Technisches Gebiet
-
Die Ausführungsformen dieser Schrift sind auf eine Flüssigkristallanzeige gerichtet.
-
Diskussion des Standes der Technik
-
Mit Bezug auf 1, welche den Aufbau einer Pixelmatrix in einer herkömmlichen TRD-Flüssigkristallanzeige (TRD = Triple Rate Driving = Ansteuern mit dreifacher Rate) veranschaulicht, weist ein Pixel ein rotes Subpixel R, ein grünes Subpixel G und ein blaues Subpixel B auf, die parallel längs der Spaltenrichtung (y-Achsenrichtung) angeordnet sind. Rote Subpixel R, grüne Subpixel G und blaue Subpixel B sind an 3N + 1ten Leitungen, bzw. 3N + 2ten Leitungen, bzw. 3N + 3ten Leitungen längs der Zeilenrichtung (x-Achsenrichtung) angeordnet, wobei N eine positive ganze Zahl ist. Wie in 1 gezeigt, ist in der herkömmlichen TRD-Flüssigkristallanzeige die Länge jedes Subpixels in Zeilenrichtung größer als die Länge des Subpixels in Spaltenrichtung. Die herkömmliche TRD-Flüssigkristallanzeige, bei der eine solche Subpixelstruktur verwendet wird, leidet an schlechter Lesbarkeit, welche beispielhaft in 2 gezeigt ist, welche beispielhafte Anzeigeergebnisse veranschaulicht, die durch Anwenden eines Klartyp-Modus (Cleartype-Modus = Modus mit Schriftenglättung) auf die herkömmliche TRD-Flüssigkristallanzeige erhalten werden.
-
EP 1973093 A2 beschreibt eine Anzeigevorrichtung, aufweisend ein Paneel mit einer Mehrzahl von Pixelzellen zum Anzeigen von Bildern, einem Gate-Treiber und einem Datentreiber zum Ansteuern des Paneels und einer ersten und einer zweiten Datenleitung, die senkrecht zu der ersten bis dritten Gate-Leitung angeordnet sind, wobei eine erste Pixelzelle mit der ersten Gate-Leitung und der ersten Datenleitung verbunden ist, eine zweite Pixelzelle mit der ersten Gate-Leitung und der zweiten Datenleitung verbunden ist, eine dritte Pixelzelle mit der zweiten Gate-Leitung und der ersten Datenleitung verbunden ist, eine vierte Pixelzelle mit der zweiten Gate-Leitung und der zweiten Datenleitung verbunden ist, eine fünfte Pixelzelle mit der dritten Gate-Leitung und der ersten Datenleitung verbunden ist und eine sechste Pixelzelle mit der dritten Gate-Leitung und der zweiten Datenleitung verbunden ist, wobei die erste bis dritte Pixelzellen ein erstes Einheitspixel bilden und die vierte bis sechste Pixelzellen ein zweites Einheitspixel bilden.
-
DE 10 2009 058 554 A1 beschreibt eine Flüssigkristallanzeigevorrichtung und ein Ansteuerungsverfahren dafür, in der die Subpixel R, G bzw. B derselben Farbe in einer Richtung entlang einer Gate-Leitung angeordnet sind und die drei Farben in einer Richtung entlang einer Datenleitung abwechselnd angeordnet sind.
-
DE 19811022 A1 beschreibt eine Flüssigkristallanzeigevorrichtung mit aktiver Matrix, die Pixel aufweist, die in Reihen und Spalten einer Matrix angeordnet sind, wobei jedes Pixel in drei Sub-Pixel unterteilt ist, die in einer Richtung entlang einer Datenleitung angeordnet sind, derart dass rote, grüne und blaue Farbstreifen abwechselnd in Reihen dargestellt werden und dass drei Sub-Pixel, die in drei aufeinanderfolgenden Reihen angeordnet sind, einen Pixel bilden.
-
EP 0293048 A2 beschreibt eine Flüssigkristallanzeigevorrichtung, die eine Spalten-und-Reihen-Matrix aus Bildelementen mit dazugehörigen Schaltelementen aufweist, die mittels Schaltsignalen selektiv betrieben werden können, die via Reihen-Leitern zum Anlegen von via Spalten-Leitern den Bildelementen zugeführten Datensignalen zugeführt werden, wobei die Bildelemente in Gruppen von mindestens zwei angeordnet sind. Dabei werden die Bildelemente jeder Gruppe via eines Reihen-Leiters und eines Spalten-Leiters und ihres dazugehörigen Schaltelements angesteuert, die für ein selektives Ansteuern auf entsprechenden unterschiedlichen Pegeln der Schaltsignale betrieben werden können.
-
US 2008/0218647 A1 beschreibt eine Flüssigkristallanzeigevorrichtung, die ein Anzeigepaneel mit einer Mehrzahl von Pixelzellen, einem Einbau-Gate-Schaltkreis, der in dem Flüssigkristallpaneel zum Zuführen von Gate-Ein-Spannungen zu den Gate-Leitungen eingebaut ist, einem Ansteuerungs-integrierten Schaltkreis zum Ansteuern des Einbau-Gate-Schaltkreises und zum Zuführen von Videosignalen zu den Datenleitung, und einem Pad-Bereich, der eine Mehrzahl von Eingangs/Ausgangs-Anschlüssen, die mit Eingangs/Ausgangs-Höckern des Ansteuerungs-ICs auf dem Flüssigkristallpaneel elektrisch verbunden sind, aufweist.
-
US 2010/0265225 A1 beschreibt eine Flüssigkristallanzeigevorrichtung, die in der Lage ist, mittels Reduzierens der Anzahl von integrierten Schaltkreisen die Größe einer Leiterplatte zu reduzieren und das Auftreten von fehlerhafter Orientierung der Flüssigkristalle zu verhindern.
-
US 2008/0106535 A1 beschreibt eine Flüssigkristallanzeigevorrichtung, die ein Flüssigkristallpaneel mit einer Mehrzahl von Datenleitungen, die entlang einer Längsachsenrichtung eines Substrats gebildet sind, einer Mehrzahl von Gate-Leitungen, die entlang einer Querachsenrichtung des Substrats gebildet sind, wobei jede Gate-Leitung senkrecht zu jeder Datenleitung liegt, einen Daten-Ansteuerungsschaltkreis, der den Datenleitungen Datenspannungen zuführt, einen Gate-Ansteuerungsschaltkreis, der den Gate-Leitungen Abtast-Pulse zuführt, eine Zeitsteuerung, die dem Daten-Ansteuerungsschaltkreis digitale Videodaten zuführt und den Daten-Ansteuerungsschaltkreis und den Gate-Ansteuerungsschaltkreis steuert, aufweist, wobei zwei Sub-Pixel mit einer dazwischen eingefügten Gate-Leitung eine Gate-Leitung gemeinsam verwenden.
-
US 2008/0068516 A1 beschreibt eine Flüssigkristallanzeigevorrichtung, die ein Flüssigkristallanzeigepaneel aufweist, die ein Doppel-Scan-Linien-Verfahren zum Durchführen von Punkt-Inversions-Ansteuerung mittels Absenkens eines Wärmewertes der mit dem Flüssigkristallpaneel verbundenen Daten-Ansteuerung anwendet, um eine Verschlechterung der Bildqualität zu verhindern.
-
Übersicht
-
Gemäß den Ausführungsformen dieser Schrift ist eine Flüssigkristallanzeige geschaffen, mit der die Zahl der Source-Treiber-ICs, die für das Ansteuern von Datenleitungen notwendig sind, reduziert werden können sowie eine verbesserte Lesbarkeit erreicht werden kann.
-
Gemäß einer Ausführungsform dieser Schrift ist eine Flüssigkristallanzeige geschaffen, die ein LCD-Paneel aufweist, das längs der Spaltenrichtung ausgebildete Datenleitungen, längs der Zeilenrichtung senkrecht zur Spaltenrichtung ausgebildete Gate-Leitungen und eine Vielzahl von in einer Matrixstruktur an Schnittpunkten der Datenleitungen und der Gate-Leitungen angeordneten Pixeln, einen Datentreiber, der die Datenleitungen mit Spannungen versorgt, und einen Gate-Treiber aufweist, der den Gate-Leitungen Gate-Impulse sequentiell zuführt.
-
Subpixel jedes der Pixel teilen eine Datenleitung, durch welche eine Datenspannung an die Subpixel in zeitversetzter Weise sequentiell angelegt wird.
-
Die Länge jedes Subpixels in Spaltenrichtung ist größer als die Länge jedes Subpixels in Zeilenrichtung.
-
Kurzbeschreibung der Zeichnung
-
Die begleitende Zeichnung, welche einbezogen ist, um ein tieferes Verständnis dieser Schrift zu gewährleisten, und einbezogen in diese Patentanmeldungsschrift ist und einen Teil dieser Patentanmeldungsschrift darstellt, veranschaulicht Ausführungsformen dieser Schrift und dient gemeinsam mit der Beschreibung dazu, die Prinzipien dieser Schrift zu erklären.
-
In der Zeichnung:
-
1 ist eine Ansicht, die einen Teil einer Pixelmatrix einer herkömmlichen TRD-Flüssigkristallanzeige veranschaulicht.
-
2 ist eine Ansicht, die ein experimentelles Ergebnis des Anzeigens von Buchstaben auf den Pixeln der 1 in Klartyp (clear type) zeigt.
-
3 ist ein Blockschaltbild, das eine Flüssigkristallanzeige gemäß einer Ausführungsform dieser Schrift veranschaulicht.
-
4 ist ein Ersatzschaltbild, das einen Teil einer Pixelmatrix gemäß einer Ausführungsform dieser Schrift veranschaulicht.
-
5 ist eine Ansicht, die ein experimentelles Ergebnis des Anzeigens von Buchstaben auf einer Flüssigkristallanzeige mit der Pixelmatrix der 4 in Klartyp (clear type) veranschaulicht.
-
6 ist ein Ersatzschaltbild, das ein Beispiel veranschaulicht, wobei für eine Flüssigkristallanzeige ein horizontaler Dreipunktinversionsmodus gemäß einer Ausführungsform dieser Schrift verwendet wird.
-
7 ist ein Wellenformschaubild, das Datenspannungen und Gate-Impulse zum Realisieren des in 6 gezeigten Punktinversionsmodus veranschaulicht.
-
8 ist ein Ersatzschaltbild, das eine Pixelmatrix gemäß einer Ausführungsform dieser Schrift veranschaulicht, wobei ein horizontaler Zweipunktinversionsmodus für die Pixelmatrix verwendet wird; und
-
9 ist ein Wellenformschaubild, das Datenspannungen und Gate-Impulse zum Realisieren des in 8 gezeigten Punktinversionsmodus veranschaulicht.
-
Ausführliche Beschreibung der Ausführungsformen
-
Nachstehend werden beispielhafte Ausführungsformen dieser Schrift mit Bezug auf die begleitende Zeichnung beschrieben, wobei gleiche Bezugszeichen verwendet werden können, um die gleichen oder im Wesentlichen die gleichen Elemente überall in der Zeichnung und der Beschreibung zu kennzeichnen. Die Beschreibung von gutbekannten Funktionen oder Strukturen, welche den Hauptinhalt dieser Schrift unnötig unklar oder mehrdeutig machen würden, wird weggelassen.
-
Mit Bezug auf 3 weist eine Flüssigkristallanzeige gemäß einer Ausführungsform ein Flüssigkristallanzeigepaneel (LCD-Paneel) 100, einen Takt-Kontroller 101, einen Datentreiber 102 und einen Gate-Treiber 103 auf. Der Datentreiber 102 weist eine Vielzahl von Source-Treiber-ICs auf.
-
Das LCD-Paneel 100 weist eine Flüssigkristallschicht zwischen zwei Glassubstraten auf. Das LCD-Paneel 100 weist Pixel auf, die in einer Matrixstruktur an Schnittpunkten von Datenleitungen 105 und Gate-Leitungen 106 angeordnet sind. Die Pixel des LCD-Paneels 100 können, wie in den 4, 6 und 8 gezeigt, angeordnet sein.
-
Auf einem TFT-Matrixsubstrat des LCD-Paneels 100 sind Datenleitungen 105, Gate-Leitungen 106, TFTs, Pixelelektroden 1 von Flüssigkristallzellen Clc und Speicherkondensatoren Cst ausgebildet. Die Gate-Leitungen 106 kreuzen die Datenleitungen 105. Die TFTs sind an Schnittpunkten der Datenleitungen 105 und der Gate-Leitungen 106 bereitgestellt. Die Pixelelektroden 1 sind mit den jeweiligen TFTs verbunden. Die Speicherkondensatoren Cst sind mit den jeweiligen Pixelelektroden 1 verbunden. Die Datenleitungen 105 sind in Spaltenrichtung (y-Achsenrichtung) ausgebildet und die Gate-Leitungen 106 sind in Zeilenrichtung (x-Achsenrichtung) senkrecht zur Spaltenrichtung ausgebildet.
-
Die Flüssigkristallzellen Clc sind mit den jeweiligen TFTs verbunden und werden von elektrischen Feldern zwischen den Pixelelektroden 1 und einer gemeinsamen Elektrode 2 angesteuert. Die gemeinsame Elektrode 2 ist an dem TFT-Matrixsubstrat und/oder einem Farbfiltermatrixsubstrat ausgebildet. Auf dem Farbfilter des LCD-Paneels 100 sind schwarze Matrizen und Farbfilter ausgebildet. Eine Polarisationsplatte ist sowohl auf dem TFT-Matrixsubstrat als auch auf dem Farbfiltermatrixsubstrat des LCD-Paneels 100 ausgebildet. Eine Ausrichtungsschicht ist sowohl auf der Oberfläche des TFT-Matrixsubstrats als auch auf der des Farbfiltermatrixsubstrats ausgebildet, welches an die LCD-Schicht angrenzt, um einen voreingestellten Neigungswinkel der Flüssigkristallmoleküle festzulegen.
-
Das LCD-Paneel 100 wird mit einem Ansteuerverfahren mit einem vertikalen elektrischen Feld, wie zum Beispiel einem TN-Modus (TN = twisted nematic = nematische Drehzelle) oder einem VA-Modus (VA = vertical alignment = vertikale Ausrichtung (Kristalle sind im Ruhezustand vertikal zur Substratoberfläche ausgerichtet)) angesteuert, oder mit einem Ansteuerverfahren mit einem horizontalen elektrischen Feld, wie zum Beispiel einem IPS-Modus (IPS = in plane switching = in der Ebene schaltend) oder einem FES-Modus (FFS = fringe field switching = Streufeldschaltung) angesteuert. Gemäß Ausführungsformen wird die Flüssigkristallanzeige als transmissives LCD, als transflexives LCD oder als reflexives LCD realisiert. Ein transmissives LCD oder ein transflexives LCD erfordern eine Hintergrundbeleuchtungseinheit. Die Hintergrundbeleuchtungseinheit ist als Direkttyp-Hintergrundbeleuchtungseinheit oder als Kantentyp-Hintergrundbeleuchtungseinheit realisiert.
-
Der Taktkontroller 101 führt dem Datentreiber 102 digitale Videodaten für Bilder, die von dem Hostsystem 104 eingegeben werden, zu. Der Taktkontroller 101 empfängt Taktsignale, die ein vertikales Synchronisationssignal Vsync, ein horizontales Synchronisationssignal Hsync, ein Dateneinschaltsignal DE und einen Punkttakt aufweisen, und erzeugt Taktsteuersignale zum Steuern des Taktens des Betriebs des Datentreibers 102 und des Gate-Treibers 103. Die Taktsteuersignale weisen ein Gate-Taktsteuersignal zum Steuern des Vorgangs des Taktens des Gate-Treibers 103 und ein Datentaktsteuersignal zum Steuern des Taktens des Betriebs des Datentreibers 102 und der Polarität der Datenspannung auf.
-
Das Gate-Taktsteuersignal weist einen Gate-Startimpuls GSP, einen Gate-Wechseltakt GSC, und ein Gate-Ausgangseinschaltsignal GOE auf. Der Gate-Startimpuls GSP wird an einen Gate-Treiber-IC angelegt, der einen ersten Gate-Impuls erzeugt, und steuert den Gate-Treiber-IC, um den ersten Gate-Impuls zu erzeugen. Der Gate-Wechseltakt GSC wird gemeinsam damit den Gate-Treiber-ICs eingegeben und ändert den Gate-Startimpuls GSP. Das Gate-Ausgangseinschaltsignal GOE steuert den Ausgang der Gate-Treiber-ICs.
-
Das Datentaktsteuersignal weist einen Source-Startimpuls SSP, einen Source-Abtasttakt SSC, ein Polaritätssteuersignal POL und ein Source-Ausgangeinschaltsignal SOE auf. Der Source-Startimpuls SSP steuert das zeitliche Abstimmen des Startens des Datenabtastens des Datentreibers 102. Der Source-Abtasttakt SSC steuert den Takt des Datenabtastens von jedem der Source-Treiber-ICs basierend auf einer ansteigenden oder fallenden Flanke. Das Source-Ausgangseinschaltsignal SOE steuert den Takt des Ausgangs des Datentreibers 102. Das Polaritätssteuersignal POL zeigt das zeitliche Abstimmen dafür an, dass ein Datenspannungsausgang von dem Datentreiber 102 seine Polarität invertiert.
-
Der Datentreiber 102 speichert in Antwort auf ein Datentaktsteuersignal digitale Videodaten RGB, die von dem Takt-Kontroller 101 eingegeben werden. Der Datentreiber 102 wandelt die digitalen Videodaten RGB in analoge positive/negative Gamma-Kompensationsspannungen in Antwort auf das Polaritätssteuersignal POS, wodurch positive/negative-Datenspannungen erzeugt werden. Die positiven/negativen Datenspannungen, die von dem Datentreiber 102 ausgegeben werden, werden den Datenleitungen 105 zugeführt. Die Source-Treiber-ÍCs des Datentreibers 102 werden an die Datenleitungen 105 des LCD-Paneels durch einen COG-Prozess (COG = chip on glass = Chip auf Glas) oder durch einen TAB-Prozess (TAB = Tape Automated Bonding = Bandautomatisiertes Bonden) angeschlossen.
-
Der Gate-Treiber 103 führt den Gate-Leitungen 106 sequentiell Gate-Impulse synchron mit den Datenspannungen in Antwort auf die Gate-Taktsteuersignale zu. Der Gate-Treiber 103 wird direkt auf dem TFT-Matrixsubstrat des LCD-Paneels 100 durch einen GIP-Prozess (GIP = Gate In Panel = gate in Paneel) ausgebildet oder wird an die Gate-Leitungen 106 des LCD-Paneels 100 durch einen TAB-Prozess angeschlossen.
-
4 ist ein Ersatzschaltbild, das einen Teil der Pixelmatrix des in 3 gezeigten LCD-Paneels veranschaulicht, wobei sich D1 bis D3 auf Datenleitungen beziehen und G1 bis G9 sich auf Gate-Leitungen beziehen.
-
Mit Bezug auf 4 weist ein Pixel ein rotes Subpixel R, ein grünes Subpixel G und ein blaues Subpixel B auf, die längs der Zeilenrichtung (oder in X-Achsenrichtung) parallel angeordnet sind. Rote Subpixel R der Pixel sind alle 3N + 1te Spalte längs der Spaltenrichtung (oder Y-Achsenrichtung) parallel angeordnet. Grüne Subpixel G der Pixel sind alle 3N + 2te Spalte längs der Spaltenrichtung parallel angeordnet. Blaue Subpixel R der Pixel sind alle 3N + 3te Spalte parallel längs der Spaltenrichtung angeordnet.
-
In der in 4 gezeigten Pixelmatrix teilen Subpixel RGB eines einzigen Pixels dieselbe Datenleitung, durch welche Datenspannungen den Subpixeln in einer zeitlich versetzten Art und Weise zugeführt werden und an die Subpixel sequentiell angelegt werden. Folglich kann bei dem LCD gemäß den Ausführungsformen die Anzahl der Datenleitungen 105 und die Anzahl der Source-Treiber-ICs verglichen mit einem herkömmlichen LCD, in dem Subpixel jeweils an getrennte Datenleitungen angeschlossen sind, um 1/3 reduziert werden.
-
Nachstehend wird die Struktur der in 4 dargestellten Pixelmatrix ausführlicher beschrieben.
-
Eine Pixelelektrode und ein TFT für ein rotes Subpixel R sind als eine erste Pixelelektrode P1 bzw. als ein erster TFT T1 definiert. Eine Pixelelektrode und ein TFT für ein grünes Subpixel G sind als zweite Pixelelektrode P2 bzw. als zweiter TFT T2 definiert. Eine Pixelelektrode und ein TFT für ein blaues Subpixel B sind als eine dritte Pixelelektrode P3 bzw. als ein dritter TFT T3 definiert. Um die Subpixel des ersten Pixels in einer zeitversetzten Weise anzusteuern, werden die Gate-Impulse an die erste bis dritte Gate-Leitung G1 bis G3 sequentiell angelegt.
-
Der erste TFT T1 führt eine rote Datenspannung von der ersten Datenleitung D1 der ersten Pixelelektrode P1 in Antwort auf einen ersten Gate-Impuls von der ersten Gate-Leitung G1 zu. Die Gate-Elektrode des ersten TFT T1 ist an die erste Gate-Leitung G1 angeschlossen und die Drain-Elektrode des ersten TFT T1 ist an die erste Datenleitung D1 angeschlossen. Die Source-Elektrode des ersten TFT T1 ist an die erste Pixelelektrode P1 angeschlossen. Der zweite TFT T2 führt eine Datenspannung von der ersten Datenleitung D1 der zweiten Pixelelektrode P2 in Antwort auf einen zweiten Gate-Impuls von der zweiten Gate-Leitung G2 zu. Die Gate-Elektrode des zweiten TFT T2 ist an die zweiten Gate-Leitung G2 angeschlossen und die Drain-Elektrode des zweiten TFT T2 ist an die erste Datenleitung D1 angeschlossen. Die Source-Elektrode des zweiten TFT T2 ist an die zweite Pixelelektrode P2 angeschlossen. Der dritte TFT T3 führt eine Datenspannung von der ersten Datenleitung D1 der dritten Pixelelektrode P3 in Antwort auf einen dritten Gate-Impuls von der dritten Gate-Leitung G3 zu. Die Gate-Elektrode des dritten TFT T3 ist an die dritte Gate-Leitung G3 angeschlossen und die Drain-Elektrode des dritten TFT T3 ist an die erste Datenleitung D1 angeschlossen. Die Source-Elektrode des dritten TFTs T3 ist an die dritte Pixelelektrode P3 angeschlossen.
-
Mit Bezug auf 4 ist die erste Gate-Leitung G1 oberhalb der Pixel angeordnet und die zweite und die dritte Gate-Leitung G2 und G3 sind unterhalb der Pixel angeordnet. Jedoch sind die Ausführungsformen dieser Schrift nicht darauf beschränkt. Zum Beispiel sind gemäß einer Ausführungsform alle der ersten bis dritten Gate-Leitungen G1, G2 und G3 unterhalb der Pixel angeordnet.
-
Wie in 4 gezeigt, ist die Länge jedes Subpixels in Spaltenrichtung größer als die Länge des Subpixels in Zeilenrichtung. Solch eine Subpixelstruktur erlaubt eine verbesserte Lesbarkeit, wenn die in 4 gezeigte Pixelmatrix kleingeschriebenen Text anzeigt, wie es anhand eines Vergleichs zwischen der 1 und der 5 ersichtlich ist.
-
Bei Flüssigkristallanzeigen, werden die Polaritäten der Datenspannungen in einem N-Punktinversionsmodus (N ist eine natürliche Zahl) angesteuert, um den Verschleiß der Flüssigkristallschicht und Nachbilder zu vermindern. Die 6 bis 9 zeigen einen beispielhaften Punkt-Inversionsmodus gemäß einer Ausführungsform dieser Schrift, der in einer Flüssigkristallanzeige durchgeführt wird.
-
6 ist ein Ersatzschaltbild, das ein Beispiel veranschaulicht, wobei ein horizontaler Dreipunkt-Inversionsmodus auf eine Flüssigkristallanzeige gemäß einer Ausführungsform dieser Schrift angewandt wird. 7 ist ein Wellenformschaubild, das Datenspannungen und Gate-Impulse zum Realisieren des in 6 gezeigten Punkt-Inversionsmodus veranschaulicht.
-
Mit Bezug auf die 6 und 7 wird ein Polaritätssteuersignal POL mit einer horizontalen Periode invertiert. Die eine horizontale Periode bezieht sich auf eine Leitungsabtastzeit, während der Daten in Pixel einer einzigen Anzeigeleitung in dem LCD-Paneel geschrieben werden. Das Polaritätssteuersignal POL invertiert seine Phase bei jedem Frame, um die Polaritäten der an die Pixel angelegten Datenspannungen bei jeder Frame-Periode zu invertieren. Die Source-Treiber-ICs invertieren in Antwort auf das Polaritätssteuersignal POL Polaritäten der Datenspannungen, die den Datenleitungen D1 bis D3 zugeführt werden. Jede Datenspannung wird der Datenleitung während etwa 1/3 einer horizontalen Periode zugeführt.
-
Um eine relativ unzureichende Pixelladezeit auszugleichen, führt der Gate-Treiber 103 sequentiell Gate-Impulse, wobei jeder eine Impulsbreite von im Wesentlichen einer horizontalen Periode aufweist, den Gate-Leitungen G1 bis G9 zu. Ein n-ter Gate-Impuls (n ist eine natürliche Zahl) überlappt mit einem n-1ten Gate-Impuls um etwa eine 2/3 Impulsbreite und der n-te Gate-Impuls überlappt mit einem n + 1ten Gate-Impuls um etwa eine 2/3 Impulsbreite.
-
Nachdem sie mit zwei Datenspannungen vorgeladen wurden, werden die Pixel, welche angezeigt werden sollen, mit einer Datenspannung geladen und die geladene Datenspannung wird während einer Frame-Periode beibehalten. Zum Beispiel wird in 6 das blaue Subpixel B des ersten Pixels mit roten und grünen Datenspannungen R+ und G+ vorgeladen, welche positive Datenspannungen sind, und wird dann mit einer blauen Datenspannungen B+ geladen, welche eine positive Datenspannung, wie sie angezeigt werden soll, ist, und wird die blaue Datenspannung B+ für im Wesentlichen eine Frame-Periode aufrechterhalten.
-
In 6 haben die den ungeradzahligen Datenleitungen D1 und D3 zugeführten Datenspannungen und eine der geradzahligen Datenleitung D2 zugeführte Datenspannung unterschiedliche Polaritäten. Die Polaritäten der Datenspannungen, die den ungeradzahligen Datenleitungen D1 und D3 und der geradzahligen Datenleitung D2 zugeführt werden, werden bei jeder horizontalen Periode invertiert. Folglich sind Datenspannungen, die an die Subpixel des ersten Pixels angelegt werden, positive Datenspannungen und Datenspannungen, die an die Subpixel eines zweiten Pixels neben dem ersten Pixel entlang der gleichen Anzeigeleitung wie die des ersten Pixels angelegt werden, negative Datenspannungen. Folglich wird die in 6 gezeigte Pixelmatrix in einem horizontalen Dreipunkt- und einem vertikalen Einpunktinversionsmodus betrieben. Zum Beispiel führt die in 6 gezeigte Pixelmatrix längs der horizontalen Richtung eine Inversion alle drei Punkte und längs der vertikalen Richtung bei jedem Punkt durch.
-
Der Strom von dem Source-Treiber-IC steigt an, wenn ein Übergang von einer positiven Datenspannung zu einer negativen Datenspannung oder von einer negativen Datenspannung zu einer positiven Datenspannung auftritt. Folglich steigt der Energieverbrauch des Source-Treiber-ICs, wenn die Anzahl der Übergangsereignisse zwischen Spannungen mit unterschiedlichen Polaritäten steigt. Da wie in 7 gezeigt, drei aufeinanderfolgende Datenspannungen dieselbe Polarität aufweisen, kann bei der Flüssigkristallanzeige gemäß den Ausführungsformen dieser Schrift der Energieverbrauch auf weniger als 1/3 des Energieverbrauchs einer herkömmlichen Flüssigkristallanzeige reduziert werden.
-
8 ist ein Ersatzschaltbild, das eine Pixelmatrix gemäß einer Ausführungsform dieser Schrift veranschaulicht, wobei ein horizontaler Zweipunktinversionsmodus auf die Pixelmatrix angewandt wird. In 8 beziehen sich D1 und D2 auf Datenleitungen und G1 bis G9 auf Gate-Leitungen. 9 ist ein Wellenformschaubild, das Datenspannungen und Gate-Impulse zum Realisieren des in 8 gezeigten Punktinversionsmodus veranschaulicht.
-
Mit Bezug auf 8 weist ein Pixel ein rotes Subpixel R, ein grünes Subpixel G und ein blaues Subpixel B auf, die parallel längs der Zeilenrichtung (X-Achsenrichtung) angeordnet sind. Die roten Subpixel R der Pixel sind alle 3N + 1te Spalte parallel längs der Spaltenrichtung (oder Y-Achsenrichtung) angeordnet. Die grünen Subpixel G der Pixel sind alle 3N + 2te Spalte längs der Spaltenrichtung parallel angeordnet. Die blauen Subpixel B der Pixel sind alle 3N + 3te Spalte parallel längs der Spaltenrichtung angeordnet.
-
In der in 8 gezeigten Pixelmatrix teilen sich die Subpixel RGB eines Pixels dieselbe Datenleitung, durch welche Datenspannungen den Subpixeln auf zeitversetzte Weise zugeführt werden und die Subpixel damit sequentiell geladen werden. Folglich, kann bei dem LCD gemäß den Ausführungsformen die Anzahl der Datenleitungen 105 und die Anzahl der Source-Treiber-ICs verglichen mit einem herkömmlichen LCD, in dem die Subpixel an jeweils voneinander getrennte Datenleitungen angeschlossen sind, um 1/3 reduziert werden.
-
Nachstehend wird der Aufbau der in 8 gezeigten Pixelmatrix ausführlicher beschrieben.
-
Mit Bezug auf einen Datenladebefehl in dem ersten Pixel pix1 sind eine Pixelelektrode und ein TFT für ein blaues Subpixel B als eine erste Pixelelektrode P81 bzw. ein erster TFT T81 definiert, sind eine Pixelelektrode und ein TFT für einen roten Subpixel R als zweite Pixelelektrode P82 bzw. als zweiter TFT T82 definiert und sind eine Pixelelektrode und ein TFT für ein grünes Subpixel G als eine dritte Pixelelektrode P83 bzw. ein dritter TFT T83 definiert. Mit Bezug auf einen Datenladebefehl in das zweite Pixel pix2, sind eine Pixelelektrode und ein TFT für ein rotes Subpixel R als vierte Pixelelektrode P84 bzw. als vierter TFT T84 definiert, sind eine Pixelelektrode und ein TFT für ein blaues Subpixel B als fünfte Pixelelektrode P85 bzw. als fünfter TFT T85 definiert und sind eine Pixelelektrode und ein TFT für ein grünes Subpixel G als eine sechste Pixelelektrode P86 bzw. als ein sechster TFT T86 definiert.
-
Der erste TFT T81 führt eine negative Datenspannung B– von der ersten Datenleitung D1 der ersten Pixelelektrode P81 in Antwort auf einen ersten Gate-Impuls von der ersten Gate-Leitung G1 zu. Die Gate-Elektrode des ersten TFT T81 ist an die erste Gate-Leitung G1 angeschlossen und die Drain-Elektrode des ersten TFT T81 ist an die erste Datenleitung D1 angeschlossen. Die Source-Elektrode des ersten TFT T81 ist an die erste Pixelelektrode P81 angeschlossen. Der zweite TFT T82 führt eine positive Datenspannung R+ von der ersten Datenleitung D1 der zweiten Pixelelektrode P82 in Antwort auf einen zweiten Gate-Impuls von der zweiten Gate-Leitung G2 zu. Die Gate-Elektrode des zweiten TFT T82 ist an die zweite Gate-Leitung G2 angeschlossen und die Drain-Elektrode des zweiten TFT T82 ist an die erste Datenleitung D1 angeschlossen. Die Source-Elektrode des zweiten TFT 82 ist an die zweite Pixelelektrode P82 angeschlossen. Der dritte TFT T83 führt eine positive Datenspannung G+ von der ersten Datenleitung D1 der dritten Pixelelektrode P83 in Antwort auf einen dritten Gate-Impuls von der dritten Gate-Leitung G3 zu. Die Gate-Elektrode des dritten TFT T83 ist an die dritte Gate-Leitung G3 angeschlossen und die Drain-Elektrode des dritten TFT T83 ist an die erste Datenleitung D1 angeschlossen. Die Source-Elektrode des dritten TFT T83 ist an die dritte Pixel-Elektrode P83 angeschlossen.
-
Der vierte TFT T84 führt eine negative Datenspannung R– von der zweiten Datenleitung D2 der vierten Pixelelektrode P84 in Antwort auf den ersten Gate-Impuls von der ersten Gate-Leitung G1 zu. Die Gate-Elektrode des vierten TFT T84 ist an die erste Gate-Leitung G1 angeschlossen und die Drain-Elektrode des vierten TFT T84 ist an die zweite Datenleitung D2 angeschlossen. Die Source-Elektrode des vierten TFT T84 ist an die vierte Pixelelektrode P84 angeschlossen. Der fünfte TFT T85 führt eine positive Datenspannung B+ von der zweiten Datenleitung D2 der fünften Pixelelektrode P85 in Antwort auf den zweiten Gate-Impuls von der zweiten Gate-Leitung G2 zu. Die Gate-Elektrode des fünften TFT T85 ist an die zweite Gate-Leitung G2 angeschlossen und die Drain-Elektrode des fünften TFT T85 ist an die zweite Datenleitung D2 angeschlossen. Die Source-Elektrode des fünften TFT T85 ist an die fünfte Pixel-Elektrode P85 angeschlossen. Der sechste TFT T86 führt eine positive Datenspannung G+ von der zweiten Datenleitung D2 der sechsten Pixelelektrode P86 in Antwort auf den dritten Gate-Impuls von der dritten Gate-Leitung G3 zu. Die Gate-Elektrode des sechsten TFT T86 ist an die dritte Gate-Leitung G3 angeschlossen und die Drain-Elektrode des sechsten TFT T86 ist an die zweite Datenleitung D2 angeschlossen. Die Source-Elektrode des sechsten TFT T86 ist an die zweite Pixelelektrode P86 angeschlossen.
-
Mit Bezug auf 8 sind die erste und die zweite Gate-Leitung G1 und G2 oberhalb der Pixel und die dritte Gate-Leitung G3 ist unterhalb der Pixel angeordnet. Jedoch sind die Ausführungsformen dieser Schrift nicht darauf beschränkt. Zum Beispiel sind gemäß einer Ausführungsform die Gate-Leitungen wie in 4 gezeigt oder alle der ersten bis dritten Gate-Leitungen G1, G2 und G3 oberhalb oder unterhalb der Pixel angeordnet.
-
Wie in 8 gezeigt ist die Länge jedes Subpixels in Spaltenrichtung größer als die Länge des Subpixels in Zeilenrichtung. So eine Subpixelstruktur erlaubt eine verbesserte Lesbarkeit, wenn die in 4 gezeigte Pixelmatrix klein geschriebenen Text anzeigt, wie es anhand eines Vergleichs zwischen den 1 und 5 ersichtlich ist.
-
Um einen horizontalen Zweipunktinversionsmodus zu realisieren, werden das Polaritätssteuersignal POL, die Datenspannungen und die Gate-Impulse wie in 9 gezeigt erzeugt.
-
Mit Bezug auf die 8 und 9 wird das Polaritätssteuersignal POL bei einer horizontalen Periode invertiert. Das Polaritätssteuersignal POL invertiert seine Phase jeden Frame, um die Polaritäten der auf die Pixel geladenen Datenspannungen bei jeder Frame-Periode zu invertieren. Die Source-Treiber-ICs invertieren Polaritäten der Datenspannungen, die den Datenleitungen D1 bis D3 zugeführt werden, in Antwort auf das Polaritätssteuersignal POL. Jede Datenspannung wird der Datenleitung während etwa 1/3 horizontaler Periode zugeführt.
-
Um eine relativ unzureichende Pixelladezeit auszugleichen, legt der Gate-Treiber 103 sequentiell Gate-Impulse, wobei jeder eine Impulsbreite von im Wesentlichen einer horizontalen Periode aufweist, an die Gate-Leitungen G1 bis G9 an. Ein n-ter Gate-Impuls (n ist eine natürliche Zahl) überlappt mit einem n-1ten Gate-Impuls um etwa 2/3 Impulsbreite und der n-te Gate-Impuls überlappt mit einem n + 1-ten Gate-Impuls um etwa 2/3 Pulsbreite.
-
Nachdem sie mit zwei Datenspannungen vorgeladen wurden, werden die Pixel mit einer Datenspannung geladen, welche angezeigt werden soll und die geladene Datenspannung wird während einer Frame-Periode aufrechterhalten. Zum Beispiel wird in 8 das grüne Subpixel G des ersten Pixels PIX1 mit einer blauen Datenspannung B–, welche eine negative Datenspannung ist, und einer roten Datenspannung R+, welche eine positive Datenspannung ist, vorgeladen, und wird dann mit einer grünen Datenspannung G+ geladen, welche eine positive Datenspannung ist, wie sie angezeigt werden soll, und es wird die grüne Datenspannung G+ für im Wesentlichen eine Frame-Periode aufrechterhalten.
-
In 8 weist unter den Datenspannungen, mit denen das erste Pixel pix1 geladen wird, die erste Datenspannung eine unterschiedliche Polarität von den Polaritäten der zweiten und der dritten Datenspannung auf, und unter den Datenspannungen, die an das zweite Pixel pix2 angelegt werden, weist die erste Datenspannung eine von den Polaritäten der zweiten und der dritten Datenspannung verschiedene Polarität auf. Die Datenspannungen, die der ersten und der zweiten Datenleitung D1 und D2 zugeführt werden, weisen die gleiche Polarität auf, welche jeden einzelnen Frame invertiert wird. Folglich wird die in 8 gezeigte Pixelmatrix in einem horizontalen Zweipunktinversionsmodus und einem vertikalen Einpunktinversionsmodus betrieben. Zum Beispiel führt die in 8 gezeigte Pixelmatrix längs der horizontalen Richtung eine Inversion alle zwei Punkte und längs der vertikalen Richtung bei jedem Punkt durch.
-
Da wie in 9 gezeigt, drei aufeinanderfolgende Datenspannungen die gleiche Polarität aufweisen, kann bei der Flüssigkristallanzeige gemäß den Ausführungsformen dieser Schrift der Energieverbrauch auf weniger als etwa 1/3 des Energieverbrauchs der herkömmlichen Flüssigkristallanzeige reduziert werden.
-
Wie oben beschrieben teilen gemäß den Ausführungsformen dieser Schrift Subpixel jedes Pixels eine Datenleitung, durch welche Datenspannungen auf zeitversetzte Weise an die Subpixel angelegt werden. In jedem Subpixel ist die Länge in Spaltenrichtung größer als die Länge in Zeilenrichtung. Folglich kann bei Ausführungsformen dieser Schrift die Anzahl von Source-Treiber-ICs, die für das Ansteuern der Datenleitungen auf dem LCD-Paneel erforderlich sind, reduziert werden und die Lesbarkeit verbessert werden.
