DE102009036930A1 - Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102009036930A1
DE102009036930A1 DE102009036930A DE102009036930A DE102009036930A1 DE 102009036930 A1 DE102009036930 A1 DE 102009036930A1 DE 102009036930 A DE102009036930 A DE 102009036930A DE 102009036930 A DE102009036930 A DE 102009036930A DE 102009036930 A1 DE102009036930 A1 DE 102009036930A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor
vld
lateral
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009036930A
Other languages
English (en)
Other versions
DE102009036930B4 (de
Inventor
Gerhard Dr. Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102009036930A1 publication Critical patent/DE102009036930A1/de
Application granted granted Critical
Publication of DE102009036930B4 publication Critical patent/DE102009036930B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

In einem Halbleiterkörper besitzt ein Halbleiterbauelement einen aktiven Bereich mit einer vertikalen Driftstrecke eines ersten Leitungsbereichs und mit einer oberflächennahen lateralen Wanne eines zweiten komplementären Leitungstyps. Ein Randbereich umgibt diesen aktiven Bereich und weist eine variabel lateral dotierte Dotierstoffzone (VLD-Zone) auf. Diese VLD-Zone weist ebenfalls den zweiten komplementären Leitungstyp auf und schließt sich an die Wanne an. Die Dotierstoffkonzentration der VLD-Zone fällt auf die Dotierstoffkonzentration der Driftstrecke entlang der VLD-Zone in Richtung auf eine Halbleiterchipkante hin ab. Zwischen der lateralen Wanne und der VLD-Zone ist ein Übergangsbereich angeordnet, in dem mindestens eine komplementär dotierte Zone vorhanden ist, die in dem Halbleiterkörper vertikal tiefer als die Wanne angeordnet ist.

Description

  • Hintergrund
  • Zum Erreichen einer ausreichend hohen Sperrfähigkeit bei Leistungs-Halbleiterbauelementen aus Si oder SiC ist es erforderlich, geeignete Maßnahmen zur Beherrschung der hohen elektrischen Feldstärken im Bereich des Randbereichs zu ergreifen. An den Stellen, an denen die sperrenden pn-Übergänge an die Oberfläche treten, kann es bei ungünstiger Dimensionierung zu einem sehr frühen Einsetzen der Avalanche-Generation kommen und die Sperrfähigkeit des Bauelements dadurch weit unter den Wert der Volumendurchbruchsspannung herabgesetzt werden.
  • Aufgabe der Erfindung ist es, ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements anzugeben, die die genannten Nachteile überwinden.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
  • In einer Ausführungsform beinhaltet ein Halbleiterbauelement einen Halbleiterkörper mit einem aktiven Bereich mit einer vertikalen Driftstrecke eines ersten Leitungstyps und mit einer oberflächennahen lateralen Wanne eines zweiten komplementären Leitungstyps. Ein Randbereich umgibt diesen aktiven Bereich und beinhaltet eine variabel lateral dotierte Dotierstoffzone (VLD-Zone). Diese VLD-Zone weist ebenfalls den zweiten komplementären Leitungstyp auf und schließt sich an die Wanne an. Die Dotierstoffkonzentration der VLD-Zone fällt auf die Dotierstoffkonzentration der Driftstrecke entlang der VLD-Zone in Richtung auf eine Halbleiterchipkante hin ab. In einem Übergangsbereich von der lateralen Wanne zu der VLD-Zone ist mindestens eine komplementär dotierte Zone vorhanden, die in dem Halbleiterkörper vertikal tiefer als die Wanne angeordnet ist.
  • Ausführungsformen werden nun mit Bezug auf die beigefügten Figuren beschrieben. Die einzelnen Elemente der Figuren müssen nicht notwendigerweise maßstäblich zueinander sein. Komponenten mit ähnlichen Funktionen werden mit den gleichen Bezugszeichen versehen.
  • Kurze Figurenbeschreibung
  • 1 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements.
  • 2 zeigt schematische Diagramme des lateralen Feldstärke- und Potentialverlaufs eines Halbleiterbauelements gemäß 1.
  • 3 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements.
  • 4 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements.
  • 5 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements.
  • 6A bis 6E zeigen ein Verfahren zur Herstellung des Randbereichs eines Halbleiterbauelements gemäß 1.
  • 7A bis 7D zeigen ein Verfahren zur Herstellung des Randbereichs eines Halbleiterbauelements gemäß 4.
  • Detaillierte Beschreibung
  • 1 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 1. In dieser Ausführungsform beinhaltet das Halbleiterbauelement 1 einen Halbleiterkörper 4 mit einer Oberseite 15, die eine erste Oberfläche bildet. Der Halbleiterkörper 4 besitzt einen aktiven Bereich 5 mit einer vertikalen Driftstrecke 6 eines ersten Leitungstyps, welcher in dieser Ausführungsform ein n-Leitungstyp ist, und mit einer oberflächennahen lateralen Wanne 8 eines zweiten komplementären Leitungstyps, der in dieser Ausführungsform als p+-Leitungstyp gezeigt ist. Die laterale Wanne 8 ist nahe der Oberseite 15 des Halbleiterkörpers 4 angeordnet. Ein Randbereich 10 umgibt diesen aktiven Bereich 5 und beinhaltet eine variabel lateral dotierte Dotierstoffzone 11, die im Folgenden als VLD-Zone bezeichnet wird. Diese VLD-Zone 11 weist ebenfalls den zweiten komplementären p-Leitungstyp auf und schließt sich an die laterale Wanne 8 an. Die Dotierstoffkonzentration der VLD-Zone 11 fällt auf die Dotierstoffkonzentration der Driftstrecke 6 entlang der VLD-Zone 11 in Richtung auf eine Halbleiterchip kante hin ab. An der Grenze von der lateralen Wanne 8 zu der VLD-Zone 11 ist ein Übergangsbereich 13 angeordnet, in dem mindestens eine komplementär dotierte Zone 14 vorhanden ist, die in dem Halbleiterkörper 4 und vertikal tiefer als die laterale Wanne 8 bezogen auf die Oberseite 15 angeordnet ist. In der gezeigten Ausführungsform ist dazu eine p-dotierte Zone 14 vorgesehen.
  • In einer in 1 nicht gezeigten Ausführungsform ist der erste Leitungstyp ein p-Leitungstyp und der zweite Leitungstyp ein n-Leitungstyp.
  • An die vertikale Driftstrecke 6 schließt sich eine Schicht 12 mit einer im Vergleich zu der Driftstrecke 6 höheren Dotierstoffkonzentration des ersten Leitungstyps, der hier als n+-Leitungstyp gezeigt ist, an. Dadurch wird der Kontaktwiderstand zu einer Elektrode 21, die hier eine Kathode ist, erniedrigt.
  • In dem Randbereich 10 beinhaltet das Halbleiterbauelement in einem oberflächennahen Bereich der Oberseite 15 in Richtung auf die Halbleiterchipkante hin einen Bereich 9 mit dem ersten Leitungstyp, wobei dieser Bereich 9 eine höhere Dotierung als die der Driftstrecke 6 besitzt. Dazu weist der in 1 gezeigte Bereich 9 eine n+-Dotierung auf. Dieser Bereich 9 dient dabei als Kanalstopper zur Begrenzung der Raumladungszone am äußeren Rand des Halbleiterbauelements 1 bei sperrend gepoltem pn-Übergang.
  • Die komplementär dotierte Zone 14 kann so in dem Übergangsbereich 13 zwischen der lateralen Wanne 8 und der VLD-Zone 11 angeordnet sein, dass sie von der Oberseite 15 des Halblei terkörpers 4 aus tiefer in den Halbleiterkörper 4 hineinragt als die komplementär leitende Wanne 8.
  • Ferner ist es möglich, dass die komplementär dotierte Zone 14 im Übergangsbereich 13 eine Dotierstoffdosis DÜ aufweist, die kleiner als die Durchbruchsladung DH des Halbleiterkörpers 4 ist und diese dabei in einem Bereich von 0,005 DH ≤ DÜ ≤ 0,8 DH liegt.
  • In einigen Ausführungsformen besitzt die komplementär dotierte Zone 14 eine Dotierstoffkonzentration, die in lateraler Richtung von dem aktiven Bereich 5 zu dem Randbereich 10 hin abnimmt.
  • In einigen Ausführungsformen besitzt die komplementär dotierte Zone 14 eine Dotierstoffkonzentration, die in vertikaler Richtung von der Oberseite 15 des Halbleiterkörpers 4 zu einer der Oberseite 15 gegenüber liegenden Seite hin abnimmt.
  • Für die vertikale Tiefe lV der komplementär dotierten Zone 14, gemessen von der Oberseite 15 des Halbleiterkörpers 4 aus und bezogen auf die vertikale Länge lD der Driftstrecke 6, ist dabei beispielsweise ein Bereich von 0,05 ≤ lv/lD ≤ 0,95 vorgesehen.
  • Typischerweise kann das Verhältnis der lateralen Breite bÜ der komplementär dotierten Zone 14 zu der vertikalen Länge lD der Driftstrecke 6 in einigen Ausführungsformen zwischen 0,05 ≤ bÜ/lD ≤ 0,2 liegen.
  • Ferner ist es möglich, dass die komplementär dotierte Zone 14 sowohl mit der Wanne 8 als auch mit der VLD-Zone 11 in Kontakt steht.
  • Der Randbereich 10 des Halbleiterbauelements 1 kann in einigen Ausführungsformen von einer semiisolierenden Passivierungsschicht 16 bedeckt sein. Diese semiisolierende Passivierungsschicht 16 beinhaltet eine diamantartige Kohlenstoffschicht (DLC-Schicht) oder eine amorphe wasserstoffhaltige Silziumcarbidschicht.
  • Das Halbleiterbauelement 1 ist beispielsweise ein Hochspannungsleistungshalbleiterbauelement mit einer kompensationszonenfreien Diodenstruktur. Dazu beinhaltet das Halbleiterbauelement 1 eine Anode 20 sowie eine Kathode 21.
  • In einigen Ausführungsformen ist das Halbleiterbauelement 1 ein Hochspannungsleistungshalbleiterbauelement mit einer kompensationszonenfreie IGBT-Struktur oder einer HGÜ-Thyristoren-Struktur im aktiven Bereich 5.
  • In einigen Ausführungsformen ist das Halbleiterbauelement 1 ein Hochspannungsleistungshalbleiterbauelement mit einer MOS-FET-Struktur mit vertikalen Kompensationszonen im aktiven Bereich 5.
  • 2 zeigt schematische Diagramme des lateralen Feldstärke- und Potentialverlaufs eines Halbleiterbauelements 1 gemäß 1. Dazu ist auf der Abszisse die laterale Ausdehnung des Halbleiterbauelements 1 gezeigt. Auf der in 2 links angeordneten Ordinate ist das Potential und auf der rechts angeordneten Ordinate der Betrag der elektrischen Feldstärke aufgetragen, wobei beide Größen durch eine Simulation ermittelt wurden. Der Übergangsbereich 13 zwischen der lateralen Wanne 8 und der VLD-Zone 11 ist in 2 durch die gestrichelte vertikale Linie angedeutet und erstreckt sich dabei sowohl 100 μm links und rechts dieser Linie. Die Position des Übergangs zwischen der VLD-Zone 11 und der Driftstrecke 6 in lateraler Richtung wird durch die punktierte vertikale Linie verdeutlicht. Der Bereich 9, der in dem Randbereich 10 des Halbleiterbauelements 1 in einem oberflächennahen Bereich der Oberseite 15 in Richtung auf die Halbleiterchipkante hin angeordnet ist und dabei als Kanalstopper dient, befindet sich in dem durch die strichpunktierte vertikale Linie angedeuteten Abschnitt.
  • Wie in 2 zu sehen ist, weist das Potential an der Oberseite 15 des Halbleiterkörpers 4, welches durch die strichpunktierte Line dargestellt ist, einen linearen Verlauf bis zum Erreichen des Sperrspannungswertes am lateralen Übergang der VLD-Zone 11 zu der Driftstrecke 6 auf. Der in 2 nicht dargestellte Potentialverlauf in der semiisolierenden Passivierungsschicht 16 ist dabei praktisch identisch mit der Potentialverteilung an der Oberseite 15 des Halbleiterkörpers 4.
  • Die durchgezogene Linie in 2 stellt den Verlauf der elektrischen Feldstärke am Übergang der Wanne 8 bzw. der VLD-Zone 11 zu der Driftstrecke 6 und die gestrichelte Linie den Verlauf der elektrischen Feldstärke an der Oberseite 15 des Halbleiterkörpers 4 dar.
  • Bestimmend für die Sperrspannung des Halbleiterbauelements 1 ist dabei das Maximum der elektrischen Feldstärke, welches sich am Übergang zwischen der oberflächennahen lateralen Wanne 8 zu der VLD-Zone 11 befindet. Durch das Einbringen einer komplementär dotierten Zone 14 werden dabei die Feldverhältnisse optimiert und somit hohe Sperrspannungen erzielt. Mit Hilfe dieser Optimierungs-Maßnahme kann die Sperrfähigkeit bis zur Volumendurchbruchsspannung gesteigert werden.
  • Eine weitere Eigenschaft der gezeigten Ausführungsform liegt in der aufgrund der Optimierung der Feldverteilung erhöhten Robustheit des Halbleiterbauelements 1 im Hinblick auf Höhenstrahlungsausfälle sowohl an der Oberfläche als auch im Volumen des Halbleiterkörpers 4.
  • Das Ausführungsbeispiel gemäß 1 ist eine Diode, die für einen Einsatz bei 6,5 kV dimensioniert wurde. Die offenbarte Vorrichtung lässt sich aber auf sämtliche Spannungsklassen und Bauelementtypen anwenden. Das Konzept ist anwendbar bei Halbleiterbauelementen, für die eine maximale Sperrfähigkeit des Randes erforderlich ist, wie beispielsweise bei einem IGBT mit Dynamic Clamping-Festigkeit oder bei HGÜ-Thyristoren (Hochspannungs-Gleichstrom-Thyristoren) mit integriertem Überspannungsschutz.
  • Durch die konstante Oberflächenfeldstärke, wie sie in 2 gezeigt ist, lässt sich die Randbreite des Halbleiterbauelements 1 minimieren. Dies kann bei kleinen Bauelementen nützlich sein, bei denen mittlerweile mehr als fünfzig Prozent der Chipfläche für den Randabschluss benötigt werden.
  • 3 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 2. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und im Folgenden nicht extra erörtert.
  • Die komplementär dotierte Zone 14 erstreckt sich in der gezeigten Ausführungsform über den gesamten Bereich der ober flächennahen lateralen Wanne 8. Die komplementär dotierte Zone 14 ist dabei schwächer dotiert als die oberflächennahe laterale Wanne 8, was durch die entsprechende p-Dotierung der Zone 14 im Vergleich zu einer p+-Dotierung der Wanne 8 zum Ausdruck kommt.
  • Wenn sich die Zone 14 über den gesamten Bereich der Wanne 8 erstreckt, wird das elektrische Feld im eindimensionalen Bereich am Boden der Wanne 8 abgeschwächt. Dies führt zu einer Verbesserung der Höhenstrahlungsfestigkeit im gesamten Halbleiterbauelement 2.
  • Die komplementär dotierte Zone 14 kann so in dem Übergangsbereich 13 angeordnet sein, dass sie bezogen auf die Oberseite 15 des Halbleiterkörpers 4 tiefer in den Halbleiterkörper 4 hineinragt als die komplementär leitende Wanne 8.
  • Wie bereits oben beschrieben, besteht die Möglichkeit, dass die komplementär dotierte Zone 14 eine Dotierstoffdosis DÜ aufweist, die kleiner als die Durchbruchsladung DH des umgebenden Halbleiterkörpers 4 ist und dabei beispielsweise in einem Bereich von 0,005 DH ≤ DÜ ≤ 0,8 DH liegt.
  • Zudem ist weiterhin vorgesehen, die vertikale Tiefe lV der komplementär dotierten Zone 14 in Bezug auf die vertikale Länge lD der Driftstrecke 6 in einigen Ausführungsformen zwischen 0,05 ≤ lv/lD ≤ 0,95 auszugestalten.
  • Darüber hinaus kann das Verhältnis der lateralen Breite bÜ der komplementär dotierten Zone 14 zu der vertikalen Länge lD der Driftstrecke 6 wie bereits bei dem oben beschriebenen Halbleiterbauelement 1 zwischen 0,05 ≤ bÜ/lD ≤ 0,2 liegen.
  • Ferner ist es möglich, den Randbereich 10 des Halbleiterbauelements 2 mit einer semiisolierenden Passivierungsschicht 16 zu bedecken. Diese Passivierungsschicht 16 beinhaltet in einigen Ausführungsformen eine diamantartige Kohlenstoffschicht (DLC-Schicht) oder eine amorphe wasserstoffhaltige Silziumcarbidschicht.
  • In einigen Ausführungsformen besitzt die komplementär dotierte Zone 14 eine Dotierstoffkonzentration, die in lateraler Richtung von dem aktiven Bereich 5 zu dem Randbereich 10 hin abnimmt.
  • In einigen Ausführungsformen besitzt die komplementär dotierte Zone 14 eine Dotierstoffkonzentration, die in vertikaler Richtung von der Oberseite 15 des Halbleiterkörpers 4 zu einer der Oberseite 15 gegenüber liegenden Seite hin abnimmt.
  • Ferner ist es möglich, dass die komplementär dotierte Zone 14 sowohl mit der Wanne 8 als auch mit der VLD-Zone 11 in Kontakt steht.
  • Das in 3 gezeigte Halbleiterbauelement 2 ist ein Hochspannungsleistungshalbleiterbauelement mit kompensationszonenfreier Diodenstruktur. Dazu beinhaltet das Halbleiterbauelement 2 eine Anode 20 sowie eine Kathode 21.
  • In einigen Ausführungsformen ist das Halbleiterbauelement 2 ein Hochspannungsleistungshalbleiterbauelement mit einer kompensationszonenfreie IGBT-Struktur oder einer HGÜ-Thyristoren-Struktur im aktiven Bereich 5.
  • In einigen Ausführungsformen ist das Halbleiterbauelement 2 ein Hochspannungsleistungshalbleiterbauelement mit einer MOS- FET-Struktur mit vertikalen Kompensationszonen im aktiven Bereich 5.
  • Das Halbleiterbauelement 2 zeigt aufgrund der in dem Übergangsbereich 13 eingebrachten komplementär dotierten Zone 14 eine hohe Sperrfähigkeit, wie dies bereits für Halbleiterbauelement 1 in Bezug auf die in 2 dargestellten Feldstärke- und Potentialverläufe erläutert wurde. Die genannten Eigenschaften des Halbleiterbauelements 1 gelten dabei entsprechend und werden zur Vermeidung von Wiederholungen an dieser Stelle nicht nochmals aufgeführt.
  • 4 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 3. Komponenten mit gleichen Funktionen wie in den 1 und 3 werden mit gleichen Bezugszeichen gekennzeichnet und im Folgenden nicht extra erörtert.
  • Der Unterschied zu den Halbleiterbauelementen 1 und 2 besteht dabei darin, dass die komplementär dotierte Zone 14 unterhalb des Übergangsbereichs 13 in dem Halbleiterkörper 4 angeordnet ist und weder mit der Wanne 8 noch mit der VLD-Zone 11 in Kontakt steht. Die komplementär dotierte Zone 14 ist also in dieser Ausführungsform floatend in dem Halbleiterkörper 4 angeordnet.
  • Wie bereits oben beschrieben, kann die komplementär dotierte floatende Zone 14 eine Dotierstoffdosis DÜ besitzen, die kleiner als die Durchbruchsladung DH des umgebenden Halbleiterkörpers 4 ist und dabei beispielsweise in einem Bereich von 0,005 DH ≤ DÜ ≤ 0,8 DH liegt.
  • Zudem ist weiterhin vorgesehen, die vertikale Tiefe lV der komplementär dotierten floatenden Zone 14 in Bezug auf die vertikale Länge lD der Driftstrecke 6 in einigen Ausführungsformen zwischen 0,05 ≤ lv/lD ≤ 0,95 auszugestalten.
  • Darüber hinaus kann das Verhältnis der lateralen Breite bÜ der komplementär dotierten floatenden Zone 14 zu der vertikalen Länge lD der Driftstrecke 6 wie bereits bei den oben beschriebenen Halbleiterbauelementen 1 und 2 zwischen 0,05 ≤ bÜ/lD ≤ 0,2 liegen.
  • Ferner ist es möglich, den Randbereich 10 des Halbleiterbauelements 3 mit einer semiisolierenden Passivierungsschicht 16 zu bedecken. Diese Passivierungsschicht 16 beinhaltet eine diamantartige Kohlenstoffschicht (DLC-Schicht) oder eine amorphe wasserstoffhaltige Silziumcarbidschicht.
  • 5 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 7. Komponenten mit gleichen Funktionen wie in den 1, 3 und 4 werden mit gleichen Bezugszeichen gekennzeichnet und im Folgenden nicht extra erörtert.
  • Das Halbleiterbauelement 7 beinhaltet neben der komplementär dotierten, floatenden Zone 14, wie sie das Halbleiterbauelement 3 zeigt, weitere floatende, komplementär dotierte Zonen 14.
  • Dabei besteht die Möglichkeit, mindestens zwei komplementär dotierte floatende Zonen 14 neben- oder untereinander unterhalb des Übergangsbereichs 13 anzuordnen.
  • In einigen Ausführungsformen können die Halbleiterbauelemente 3 bzw. 7 dahingehend modifiziert werden, dass die komplementär dotierten Zonen 14 eine Dotierstoffkonzentration besitzt, die in lateraler Richtung von dem aktiven Bereich 5 zu dem Randbereich 10 hin abnimmt. Dazu beinhalten die Halbleiterbauelemente 3 bzw. 7 mindestens drei komplementär dotierte floatende Zonen 14, die nebeneinander unterhalb des Übergangsbereichs 13 angeordnet sind, wobei der Abstand zwischen zwei benachbart angeordneten Zonen 14 in lateraler Richtung von dem aktiven Bereich 5 zu dem Randbereich 10 hin zunimmt.
  • In Ausführungsformen der Halbleiterbauelemente 3 bzw. 7 besitzen die komplementär dotierten Zonen 14 eine Dotierstoffkonzentration, die in vertikaler Richtung von der Oberseite 15 des Halbleiterkörpers 4 zu einer der Oberseite 15 gegenüberliegenden Seite hin abnimmt. Dazu sind mindestens drei komplementär dotierte floatende Zonen 14 untereinander unterhalb des Übergangsbereichs 13 angeordnet, wobei der Abstand zwischen zwei benachbart angeordneten Zonen 14 in vertikaler Richtung von der Oberseite 15 des Halbleiterkörpers 4 zu einer der Oberseite 15 gegenüber liegenden Seite hin zunimmt.
  • Ferner ist es möglich, mindestens zwei erste komplementär dotierte floatende Zonen 14 nebeneinander unterhalb des Übergangsbereichs 13 und mindestens eine dritte komplementär dotierte floatende Zone 14 unterhalb der ersten Zonen 14 anzuordnen.
  • Die in den 4 und 5 gezeigten Halbleiterbauelemente 3 bzw. 7 sind Hochspannungsleistungshalbleiterbauelementen mit kompensationszonenfreier Diodenstruktur.
  • In einigen Ausführungsformen sind die Halbleiterbauelemente 3 bzw. 7 Hochspannungsleistungshalbleiterbauelemente mit einer MOSFET-Struktur mit vertikalen Kompensationszonen im aktiven Bereich 5.
  • Sowohl das in 4 dargestellt Halbleiterbauelement 3 als auch das in 5 dargestellte Halbleiterbauelement 7 zeigen aufgrund der in dem Übergangsbereich 13 der lateralen Wanne 8 zu der VLD-Zone 11 eingebrachten, mindestens einen komplementär dotierten Zone 14 eine hohe Sperrfähigkeit, wie dies bereits für Halbleiterbauelement 1 in Bezug auf die in 2 dargestellten Feldstärke- und Potentialverläufe erläutert wurde. Die genannten Eigenschaften des Halbleiterbauelements 1 gelten dabei entsprechend und werden zur Vermeidung von Wiederholungen an dieser Stelle nicht nochmals aufgeführt.
  • 6A bis 6E zeigen ein Beispiel eines Verfahrens zur Herstellung des Randbereichs 10 eines Halbleiterbauelements 1 gemäß 1. Dazu zeigt 6A einen Halbleiterwafer, der einen Halbleiterkörper 4 eines ersten Leitungstyps, welcher in der gezeigten Ausführungsform ein n-Leitungstyp ist, aufweist. Auf die Oberseite 15 des Halbleiterkörpers 4 wird eine Photolackmaske 17 unter Abdeckung des Randbereichs 10 und Freilassens des aktiven Bereichs 5 aufgebracht. Dies ermöglicht das spätere Einbringen einer komplementär leitenden Wanne 8 im Übergangsbereich 13 zum Randbereich 10 in den Halbleiterkörper 4. Die Photolackmaske 17 weist dabei Lochstrukturen für die VLD-Zone 11 auf, die zum aktiven Bereich 5 hin dichter angeordnet sind als zur Chipkante hin.
  • Anschließend erfolgt eine Ionenimplantation eines zum ersten Leitungstyp komplementären zweiten Leitungstyps, welcher in dem gezeigten Beispiel ein p-Leitungstyp ist, in die Halbleiteroberfläche unter Bildung von Dotierstoffinseln 18 unterhalb der Lochstrukturen der Photolackmaske 17, wie in 6B dargestellt.
  • In einem weiteren Prozess wird die Photolackmaske 17 entfernt und eine zweite Photolackmaske 19 auf die Oberseite 15 des Halbleiterkörpers 4 aufgebracht, wobei der Übergangsbereich 13 zwischen der Wanne und VLD-Zone freigelegt wird, wie in 6C gezeigt.
  • Der nächste Prozess ist eine Ionenimplantation eines komplementär leitenden Dotierstoffs, in diesem Ausführungsbeispiel eines p-Dotierstoffs, in den Übergangsbereich 13 mit einer höheren Ionenstrahlenergie als bei der Bildung der Wanne. Dabei werden Dotierstoffinseln 22 in dem Übergangsbereich 13 ausgebildet, welche tiefer in den Halbleiterkörper 4 reichen als die Dotierstoffinseln 18, die im ersten Ionenimplantationsprozess gebildet wurden, wie dies in 6D zu sehen ist.
  • Anschließend wird die Photolackmaske 19 entfernt und der eingebrachte komplementäre Dotierstoff zu einer komplementär leitenden Wanne 8 in dem aktiven Bereich 5 und einer VLD-Zone 11 im Randbereich 10 sowie einer komplementär dotierten Zone 14, die in den Halbleiterkörper 4 vertikal tiefer als die Wanne 8 reicht, diffundiert. Die auf diese Weise erhaltene Randstruktur des Halbleiterkörpers 4 ist in 6E gezeigt. Dabei kann die komplementär dotierte Zone 14 in dem Übergangsbereich 13 der lateralen Wanne 8 zu der VLD-Zone 11 mittels Aluminiumimplantation mit anschließender Aluminiumdiffusion hergestellt werden.
  • Um ein Halbleiterbauelement 2 gemäß 3 herzustellen wird die in 6C gezeigte zweite Photolackmaske 19 dergestalt auf die Oberseite 15 des Halbleiterkörpers 4 aufgebracht, dass sich der Übergangsbereich 13 über den gesamten Bereich der Wanne 8 erstreckt. Alle anderen Prozesse können dabei unverändert bleiben.
  • 7A bis 7D zeigen ein Beispiel eines Verfahrens zur Herstellung des Randbereichs eines Halbleiterbauelements 3 gemäß 4. Dazu zeigt 7A die lokale Dotierung einer einzelnen Epitaxieschicht 24 eines in einer Multiepitaxietechnologie hergestellten Halbleiterkörpers 4, die in der dargestellten Ausführungsform als lokale p-Dotierung innerhalb der ansonsten n-dotierten Epitaxieschicht 24 in einem Bereich 23 erfolgt.
  • Anschließend werden weitere Epitaxieschichten aufgebracht und so der Halbleiterkörper 4 vollendet. Dadurch entsteht eine tiefliegende, komplementär dotierte, floatende Zone 14 in dem Halbleiterkörper 4, wie sie in 7B dargestellt ist. In einem nächsten Verfahrensschritt wird eine Photolackmaske 17 unter Abdeckung des Randbereichs 10 und Freilassens des aktiven Bereichs 5 aufgebracht. Die Photolackmaske 17 weist dabei Lochstrukturen für die VLD-Zone auf, die zum aktiven Bereich 5 hin dichter angeordnet sind als zur Chipkante hin.
  • Anschließend erfolgt eine Ionenimplantation eines zum ersten Leitungstyp komplementären zweiten Leitungstyps, welcher in dem gezeigten Beispiel ein p-Leitungstyp ist, in die Halbleiteroberfläche unter Bildung von Dotierstoffinseln 18 unter den Lochstrukturen der Photolackmaske 17, wie in 7C dargestellt.
  • In einem weiteren Schritt wird die Photolackmaske 17 entfernt und der eingebrachte komplementäre Dotierstoff zu einer komplementär leitenden Wanne 8 in dem aktiven Bereich 5 und einer VLD-Zone 11 im Randbereich 10 diffundiert. Die auf diese Weise erhaltene Randstruktur des Halbleiterkörpers 4 mit einer tiefliegenden, komplementär dotierten, floatenden Zone 14 unterhalb des Übergangsbereichs 13 der lateralen Wanne 8 zu der VLD-Zone 11 ist in 7D gezeigt.
  • Das gezeigte Verfahren eignet sich dabei auch für Halbleiterbauelemente mit Kompensationszonen.
  • Das Verfahren gemäß den 7A bis 7D lässt sich darüber hinaus zur Herstellung eines Halbleiterbauelements 7 gemäß 5 dahingehend modifizieren, dass innerhalb einer über der Epitaxieschicht 24 angeordneten Epitaxieschicht mindestens zwei nebeneinander liegende Bereiche 23 lokal mit einer p-Dotierung versehen werden. Darüber hinaus können weitere Epitaxieschichten lokal p-dotiert werden und somit weitere komplementär dotierte, floatende Zonen 14 in den Halbleiterkörper 4 eingebracht werden. Durch eine Verringerung des Abstands zwischen zwei benachbarten Zonen 14 in lateraler Richtung von dem aktiven Bereich 5 zu dem Randbereich 10 hin bzw. in vertikaler Richtung von der Oberseite 15 des Halbleiterkörpers 4 zu einer der Oberseite 15 gegenüber liegenden Seite hin lässt sich dabei eine in laterale bzw. vertikale Richtung abnehmende Dotierstoffkonzentration der floatenden Zonen 14 erreichen.

Claims (25)

  1. Halbleiterbauelement mit Halbleiterkörper, aufweisend: – einen aktiven Bereich mit einer vertikalen Driftstrecke eines ersten Leitungstyps und mit einer oberflächennahen lateralen Wanne eines zweiten komplementären Leitungstyps; – einen den aktiven Bereich umgebenden Randbereich, mit einer variabel lateral dotierten Dotierstoffzone (VLD-Zone) des zweiten Leitungstyps, die sich an die laterale Wanne anschließt und deren Dotierstoffkonzentration auf die Dotierstoffkonzentration der Driftstrecke entlang der VLD-Zone in Richtung auf eine Halbeiterchipkante hin abfällt; und wobei in einem Übergangsbereich von der lateralen Wanne zu der VLD-Zone mindestens eine komplementär dotierte Zone vorhanden ist, die in dem Halbleiterkörper vertikal tiefer als die laterale Wanne angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei die komplementär dotierte Zone von der Oberseite des Halbleiterkörpers aus tiefer in den Halbleiterkörper hineinragt als die Tiefe der komplementär leitenden lateralen Wanne.
  3. Halbleiterbauelement nach Anspruch 1 oder Anspruch 2, wobei die komplementär dotierte Zone im Übergangsbereich eine Dotierstoffdosis DÜ aufweist, die kleiner als die Durchbruchsladung DH des Halbleiterkörpers mit 0,005 DH ≤ DÜ ≤ 0,8 DH ist.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die komplementär dotierte Zone eine Do tierstoffkonzentration aufweist, die in lateraler Richtung von dem aktiven Bereich zu dem Randbereich hin abnimmt.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die komplementär dotierte Zone eine Dotierstoffkonzentration aufweist, die in vertikaler Richtung von der Oberseite des Halbleiterkörpers zu einer der Oberseite gegenüberliegenden Seite hin abnimmt.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die komplementär dotierte Zone von der Oberseite des Halbleiterkörpers eine vertikale Tiefe lV im Verhältnis zu einer vertikalen Länge lD der Driftstrecke zwischen 0,05 ≤ lv/lD ≤ 0,95 aufweist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Verhältnis der lateralen Breite bÜ der komplementär dotierten Zone zu einer vertikalen Länge lD der Driftstrecke zwischen 0,05 ≤ bÜ/lD ≤ 0,2 ist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die komplementär dotierte Zone sowohl mit der Wanne als auch mit der VLD-Zone in Kontakt steht.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Randbereich von einer semiisolierenden Passivierungsschicht, die eine diamantartige Kohlenstoffschicht (DLC-Schicht) oder eine amorphe wasserstoffhaltige Silziumcarbidschicht aufweist, bedeckt ist.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement ein Hochspan nungsleistungshalbleiterbauelement ist, das ein kompensationszonenfreie IGBT-Struktur oder eine HGÜ-Thyristoren-Struktur im aktiven Bereich aufweist.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei das Halbleiterbauelement ein Hochspannungsleistungshalbleiterbauelement ist, das eine kompensationszonenfreie Dioden-Struktur oder eine MOSFET-Struktur mit vertikalen Kompensationszonen im aktiven Bereich aufweist.
  12. Halbleiterbauelement mit Halbleiterkörper, aufweisend: – einen aktiven Bereich mit einer vertikalen Driftstrecke eines ersten Leitungstyps und mit einer oberflächennahen lateralen Wanne eines zweiten komplementären Leitungstyps; – einen den aktiven Bereich umgebenden Randbereich, mit einer variabel lateral dotierten Dotierstoffzone (VLD-Zone) des zweiten Leitungstyps, die sich an die laterale Wanne anschließt und deren Dotierstoffkonzentration auf die Dotierstoffkonzentration der Driftstrecke entlang der VLD-Zone in Richtung auf eine Halbeiterchipkante hin abfällt; und wobei in einem Übergangsbereich von der lateralen Wanne zu der VLD-Zone mindestens eine komplementär dotierte floatende Zone vorhanden ist, die unterhalb des Übergangsbereichs in dem Halbleiterkörper angeordnet ist und weder mit der lateralen Wanne noch mit der VLD-Zone in Kontakt steht.
  13. Halbleiterbauelement nach Anspruch 12, wobei die komplementär dotierte floatende Zone unterhalb des Übergangsbereichs eine Dotierstoffdosis DÜ aufweist, die kleiner als die Durchbruchsladung DH des umgebenden Halbleiterkörpers mit 0,005 DH ≤ DÜ ≤ 0,8 DH ist.
  14. Halbleiterbauelement nach Anspruch 12 oder Anspruch 13, wobei die komplementär dotierte floatende Zone eine vertikale Tiefe lV aufweist, die zu einer vertikalen Länge lD der Driftstrecke in einem Verhältnis zwischen 0,05 ≤ lv/lD ≤ 0,95 steht.
  15. Halbleiterbauelement nach einem der Ansprüche 12 bis 14, wobei das Verhältnis der lateralen Breite bÜ der komplementär dotierten floatenden Zone zu einer vertikalen Länge lD der Driftstrecke zwischen 0,05 ≤ bÜ/lD ≤ 0,2 ist.
  16. Halbleiterbauelement nach einem der Ansprüche 12 bis 15, wobei der Randbereich von einer semiisolierenden Passivierungsschicht, die eine diamantartige Kohlenstoffschicht (DLC-Schicht) oder eine amorphe wasserstoffhaltige Silziumcarbidschicht aufweist, bedeckt ist.
  17. Halbleiterbauelement nach einem der Ansprüche 12 bis 16, wobei mindestens zwei komplementär dotierte floatende Zonen nebeneinander unterhalb des Übergangsbereichs angeordnet sind.
  18. Halbleiterbauelement nach einem der Ansprüche 12 bis 17, wobei mindestens zwei komplementär dotierte floatende Zonen untereinander unterhalb des Übergangsbereichs angeordnet sind.
  19. Halbleiterbauelement nach einem der Ansprüche 12 bis 18, wobei mindestens drei komplementär dotierte floatende Zonen nebeneinander unterhalb des Übergangsbereichs angeordnet sind und der Abstand zwischen zwei benachbart angeordneten Zonen in lateraler Richtung von dem aktiven Bereich zu dem Randbereich hin zunimmt.
  20. Halbleiterbauelement nach einem der Ansprüche 12 bis 19, wobei mindestens drei komplementär dotierte floatende Zonen untereinander unterhalb des Übergangsbereichs angeordnet sind und der Abstand zwischen zwei benachbart angeordneten Zonen in vertikaler Richtung von der Oberseite des Halbleiterkörpers zu einer der Oberseite gegenüberliegenden Seite hin zunimmt.
  21. Halbleiterbauelement nach einem der Ansprüche 12 bis 16, wobei mindestens zwei erste komplementär dotierte floatende Zonen nebeneinander unterhalb des Übergangsbereichs und mindestens eine dritte komplementär dotierte floatende Zone unterhalb der ersten Zonen angeordnet sind.
  22. Halbleiterbauelement nach einem der Ansprüche 12 bis 21, wobei das Halbleiterbauelement ein Hochspannungsleistungshalbleiterbauelement ist, das eine kompensationszonenfreie Dioden-Struktur oder eine MOSFET-Struktur mit vertikalen Kompensationszonen im aktiven Bereich aufweist.
  23. Verfahren zur Herstellung eines Halbleiterbauelements mit Halbleiterkörper, der einen aktiven Bereich und einen Randbereich aufweist, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterwafers mit einem ersten Leitungstyp; – Aufbringen einer Photolackmaske unter Abdeckung des Randbereichs und Freilassens des aktiven Bereichs zum Einbringen einer komplementär leitenden lateralen Wanne in einem Übergangsbereich zum Randbereich in den Halbleiterkörper, wobei die Photolackmaske für eine variabel lateral dotierte Dotierstoffzone (VLD-Zone) Lochstrukturen aufweist, die zum aktiven Bereich hin dichter angeordnet sind als zu einer Halbleiter-Chipkante hin; – Ionenimplantation eines zum ersten Leitungstyp komplementären zweiten Leitungstyps in die Halbleiteroberfläche unter Bildung von Dotierstoffinseln unter den Lochstrukturen der Photolackmaske; – Freilegen eines Übergangsbereichs zwischen lateraler Wanne und VLD-Zone; – Ionenimplantation eines Dotierstoffs des zweiten Leitungstyps in den Übergangsbereich mit höherer Ionenstrahlenergie als zur Bildung der lateralen Wanne; – Diffundieren des eingebrachten komplementären Dotierstoffs zu einer komplementär leitenden lateralen Wanne in dem aktiven Bereich und einer VLD-Zone im Randbereich sowie einer komplementär dotierten Zone in dem Übergangsbereich zwischen der lateralen Wanne und der VLD-Zone, wobei die komplementär dotierte Zone in dem Halbleiterkörper vertikal tiefer als die laterale Wanne reicht.
  24. Verfahren nach Anspruch 23, wobei die komplementär dotierte Zone in dem Übergangsbereich zwischen der lateralen Wanne und der VLD-Zone mittels Aluminiumimplantation mit anschließender Aluminiumdiffusion hergestellt wird.
  25. Verfahren nach Anspruch 23 oder Anspruch 24, wobei mindestens eine tiefliegende komplementär dotierte floatende Zone unterhalb des Übergangsbereichs der lateralen Wanne zu der VLD-Zone mittels lokaler Dotierung einer einzelnen tiefliegenden Epitaxieschicht einer Multiepitaxietechnologie für Halbleiterbauelemente mit Kompensationszonen vor dem Herstellen des Übergangs von der komplementär dotierten lateralen Wanne zu der VLD-Zone eingebracht wird.
DE102009036930.9A 2008-08-19 2009-08-11 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE102009036930B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/194,249 2008-08-19
US12/194,249 US8564088B2 (en) 2008-08-19 2008-08-19 Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region

Publications (2)

Publication Number Publication Date
DE102009036930A1 true DE102009036930A1 (de) 2010-03-11
DE102009036930B4 DE102009036930B4 (de) 2020-07-09

Family

ID=41650953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009036930.9A Expired - Fee Related DE102009036930B4 (de) 2008-08-19 2009-08-11 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (2)

Country Link
US (2) US8564088B2 (de)
DE (1) DE102009036930B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10516065B2 (en) 2016-07-07 2019-12-24 Infineon Technologies Ag Semiconductor devices and methods for forming semiconductor devices
US11018249B2 (en) 2018-02-01 2021-05-25 Infineon Technologies Ag Semiconductor component with edge termination region
DE102015110484B4 (de) 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US8716792B2 (en) * 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
US8884378B2 (en) 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
JP5765251B2 (ja) * 2012-01-24 2015-08-19 三菱電機株式会社 半導体装置及びその製造方法
CN104221151B (zh) * 2012-03-16 2017-02-22 三菱电机株式会社 半导体装置及其制造方法
CN103021864B (zh) * 2012-12-11 2015-07-01 中国科学院上海微系统与信息技术研究所 一种soi resurf超结器件结构及其制作方法
JP6129117B2 (ja) * 2013-05-29 2017-05-17 三菱電機株式会社 半導体装置及びその製造方法
US9287165B2 (en) * 2013-06-26 2016-03-15 Infineon Technologies Ag Semiconductor device and method for producing the same
US9245944B2 (en) * 2013-07-02 2016-01-26 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US10347489B2 (en) * 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
US9240444B2 (en) * 2014-05-26 2016-01-19 Nuvoton Technology Corporation High-voltage semiconductor device with a termination structure
CN105390397A (zh) * 2014-09-04 2016-03-09 北大方正集团有限公司 变掺杂器件制作方法及变掺杂器件
US10403711B2 (en) 2016-02-24 2019-09-03 General Electric Company Designing and fabricating semiconductor devices with specific terrestrial cosmic ray (TCR) ratings
JP6855700B2 (ja) * 2016-08-05 2021-04-07 富士電機株式会社 半導体装置およびその製造方法
TWI604619B (zh) * 2016-09-02 2017-11-01 新唐科技股份有限公司 二極體、接面場效電晶體以及半導體元件
CN107331704B (zh) * 2017-08-17 2019-08-23 电子科技大学 一种栅压控制晶闸管器件
CN108598150B (zh) * 2018-04-25 2021-06-15 西安理工大学 一种横向变掺杂-结终端延伸复合终端结构及其制造方法
DE102018132237A1 (de) * 2018-12-14 2020-06-18 Infineon Technologies Ag Leistungshalbleitervorrichtung
CN112310188A (zh) * 2019-07-23 2021-02-02 珠海格力电器股份有限公司 横向变掺杂终端结构及其制造方法
CN110491779B (zh) * 2019-08-22 2022-05-20 吉林华微电子股份有限公司 Vld终端的制造方法及vld终端
US20220157951A1 (en) 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof
CN113314599B (zh) * 2021-06-22 2022-04-15 珠海市浩辰半导体有限公司 复合终端结构及其制备方法
CN113658996B (zh) * 2021-08-20 2023-09-29 电子科技大学 一种横向变掺杂终端结构及其设计方法
JP2023035433A (ja) * 2021-09-01 2023-03-13 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
CN115579382A (zh) * 2022-12-12 2023-01-06 深圳市森国科科技股份有限公司 半导体器件的终端结构及其半导体器件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
EP0996981A1 (de) * 1998-04-08 2000-05-03 Siemens Aktiengesellschaft Hochvolt-randabschluss für planarstrukturen
JP3751463B2 (ja) * 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
US6215168B1 (en) * 1999-07-21 2001-04-10 Intersil Corporation Doubly graded junction termination extension for edge passivation of semiconductor devices
DE10324100B4 (de) 2003-05-27 2008-09-25 Infineon Technologies Ag Verfahren zur Herstellung eines robusten Halbleiterbauelements
DE10358985B3 (de) 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
KR100621431B1 (ko) * 2004-07-07 2006-09-08 삼성전자주식회사 단축키를 이용한 호 발신 장치 및 방법
DE102005004355B4 (de) * 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
EP1710843B1 (de) * 2005-04-04 2012-09-19 STMicroelectronics Srl Integriertes Leistungsbauelement
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102006011697B4 (de) * 2006-03-14 2012-01-26 Infineon Technologies Austria Ag Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
US7541660B2 (en) 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
US7951676B2 (en) * 2008-08-29 2011-05-31 Infineon Technologies Ag Semiconductor device and method for the production of a semiconductor device
US8013340B2 (en) * 2008-09-30 2011-09-06 Infineon Technologies Ag Semiconductor device with semiconductor body and method for the production of a semiconductor device
JP2011009595A (ja) * 2009-06-29 2011-01-13 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP5537996B2 (ja) * 2010-03-03 2014-07-02 株式会社東芝 半導体装置
KR20120089128A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 반도체 소자

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9935193B2 (en) 2012-02-09 2018-04-03 Siliconix Technology C. V. MOSFET termination trench
DE112013002722B4 (de) 2012-05-30 2018-10-25 Vishay-Siliconix Halbleiterbauelement, MOSFET-Bauelement und Verfahren
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US10229988B2 (en) 2012-05-30 2019-03-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
DE102015110484B4 (de) 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US10516065B2 (en) 2016-07-07 2019-12-24 Infineon Technologies Ag Semiconductor devices and methods for forming semiconductor devices
US11018249B2 (en) 2018-02-01 2021-05-25 Infineon Technologies Ag Semiconductor component with edge termination region
US11848377B2 (en) 2018-02-01 2023-12-19 Infineon Technologies Ag Semiconductor component with edge termination region

Also Published As

Publication number Publication date
US20130334649A1 (en) 2013-12-19
US8564088B2 (en) 2013-10-22
DE102009036930B4 (de) 2020-07-09
US20100044825A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102006011697B4 (de) Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102005004355B4 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102011089452B4 (de) Halbleitervorrichtung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE112016001611T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102010064573B3 (de) Halbleitervorrichtung
DE102013107632A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation und Halbleitervorrichtung
DE102015202121A1 (de) SiC-basierte Supersperrschicht-Halbleitervorrichtung
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE19644504B4 (de) Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE102014101859A1 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen
DE102007005347A1 (de) Halbleitervorrichtung
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee