DE102007059181A1 - Struktur und Verfahren für WL-CSP mit Metalldeckschicht - Google Patents

Struktur und Verfahren für WL-CSP mit Metalldeckschicht Download PDF

Info

Publication number
DE102007059181A1
DE102007059181A1 DE102007059181A DE102007059181A DE102007059181A1 DE 102007059181 A1 DE102007059181 A1 DE 102007059181A1 DE 102007059181 A DE102007059181 A DE 102007059181A DE 102007059181 A DE102007059181 A DE 102007059181A DE 102007059181 A1 DE102007059181 A1 DE 102007059181A1
Authority
DE
Germany
Prior art keywords
wafer
dielectric layer
trench
package according
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007059181A
Other languages
English (en)
Inventor
Wen-Kun Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of DE102007059181A1 publication Critical patent/DE102007059181A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

Eine Waferebenenpackung umfasst einen Wafer mit einer Vielzahl von darauf gebildeten Platten; eine durch ein Klebstoffmaterial auf dem Wafer befestigte dünnere Metalldeckschicht mit einem darin gebildeten Hohlraum, um die thermische Leitfähigkeit der Packung zu verbessern. Ein Schutzfilm ist auf der Rückseite der Metalldeckschicht gebildet und in den Hohlraum gefüllt, wodurch ein Lasermarkieren ermöglicht und eine bessere Sägequalität der Packung erhalten wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleiterpackung, und insbesondere auf eine ebene Waferpackung mit einer Metalldeckschicht und einem auf der Rückseite des Siliciumwafers gebildeten Schutzfilm, um dabei die thermische Leitfähigkeit und Sägequalität der Packung und dadurch die Packungsleistung und Lebensdauer während der Zuverlässigkeitsprüfung zu verbessern.
  • 2. Beschreibung des Standes der Technik
  • In letzter Zeit, seit Schaltkreisbausteine in einem Chip mit hoher Packungsdichte hergestellt werden, ist es eine Tendenz geworden, Halbleiterbausteine mit kleiner Größe herzustellen. IC (integrierte Schaltkreise)-Designer sind versucht, die Größe von jedem Baustein zu verkleinern und die Chipintegrierung pro Einheitsgebiet zu erhöhen. Die Halbleiterbausteine erfordern typischerweise Schutz vor Feuchtigkeit und mechanischer Beschädigung. Die Struktur betrifft die Technologie der Packung. Die Halbleiterplatten oder -chips werden in der Technologie normalerweise individuell in einer Kunstoff- oder Keramikpackung verpackt. Die Packung muss die Platte schützen und die von den Bausteinen erzeugte Wärme verteilen. Die Wärmeableitung ist daher sehr wichtig bei Halbleiterbausteinen, insbesondere wenn sich die Leistung und die Leistungsfähigkeit des Bausteins erhöhen.
  • Darüber hinaus wird die herkömmliche Packung weiterhin benutzt, um ein vollständiges Funktionalitätsprüfen des Chips durchzuführen. Es ist wichtig, jeden Baustein so klein wie möglich zu halten. In letzter Zeit hat ein großes Interesse an der Entwicklung einer Packung mit einer größeren Anzahl von Eingängen und Ausgängen bestanden. Es ist eine der Lösungen, Bausteine mit Kugelrasteranordnung (BGA – ball grid array) und Zusammensetzungstechnologie zu entwickeln. Wegen des erneuten Wunsches nach Hybriden mit hoher Dichte durch das Erfordernis von größeren Anzahlen von elektrischen Anschlüssen erhöht sich die Taktfrequenz von digitalen Systemen.
  • Egal welche Packungsart benutzt wird, die meisten Packungen werden in individuelle Chips aufgeteilt, bevor sie verpackt werden. Die Packung auf der Waferebene ist jedoch eine Tendenz in der Halbleiterpackung. Die Waferebenenpackung benutzt typischerweise den ganzen Wafer als Gegenstand, sie benutzt nicht einen einzelnen Chip oder eine Platte. Daher muss die Packung und das Testen vervollständigt werden, bevor ein Ritzprozess durchgeführt wird. Dieses ist eine fortgeschrittene Technik, so dass das Verfahren eines Leiteranschlusses, einer Formung, einer Plattenanbringung und einer Zusammensetzung, wie auch eines Anschlussrahmens und Substrats, ausgelassen werden kann. Die Kosten und Herstellungszeiten werden daher verringert. Andererseits schließt das Verfahren einer traditionellen Packung ein Plattensägen, ein Plattenanbringen, ein Leiteranschließen, ein Formen, ein Trimmen, ein Markieren, ein Plattieren und eine Inspektion usw. ein.
  • Die frühere Anschlussrahmenpackungstechnologie ist für die fortschrittlichen Halbleiterplatten schon nicht mehr geeignet, da die Dichte ihrer Anschlüsse zu hoch ist. Deswegen ist eine neue Packungstechnologie einer BGA (Kugelrasteranordnung) entwickelt worden, um die Packungsanforderungen an die fortschrittlichen Halbleiterplatten zu erfüllen. Die BGA-Packung hat den Vorteil, dass die sphärischen Anschlüsse einen kürzeren Abstand als die der Anschlussrahmenpackung haben, und es ist unwahrscheinlich, dass die Anschlüsse einer BGA beschädigt werden und sich verformen. Der kürzere Signalsendeabstand begünstigt zusätzlich, die Betriebsfrequenz zu erhöhen, um sich an die Anforderung einer schnelleren Leistungsfähigkeit anzupassen. Die meisten Packungstechnologien teilen die Platten auf einem Wafer in entsprechende Platten und verpacken und testen dann jeweils die Platte. Eine andere Packungstechnologie, die „Waferebenenpackung (WLP – Wafer Level Package)" genannt wird, kann die Platten auf einem Wafer verpacken, bevor die Platten in jeweilige individuelle Platten aufgeteilt werden. Die WLP-Technologie hat einige Vorteile, wie eine kürzere Herstellungsablaufszeit, geringere Kosten und keinen Bedarf an Unterfüllen oder Formung.
  • Die vorliegende Erfindung liefert daher eine Waferebenenpackung, um die Ausbeute und die Zuverlässigkeit der Platten der Waferebenenpackung zu verbessern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Angesichts der Nachteile des Standes der Technik liefert die vorliegende Erfindung eine Packungstruktur mit einem Schutzfilm, um den Siliciumchip vor Beschädigung zu schützen und die Packungsleistung und Lebensdauer während eines Zuverlässigkeitstests zu verbessern.
  • Es ist ein Vorteil der vorliegenden Erfindung, eine Packung mit einer besseren thermischen Leitfähigkeit und einem besseren mechanischen Schutz durch Verwendung eines Metalls zu liefern, dessen bevorzugtes Material eine Legierung 42 ist (Ni 42% und Fe 58%), um als Schutzschicht der Packung wegen des CTE (coefficient of thermal expansion-thermischer Ausdehnungskoeffizient) nahe dem des Siliciumwafers zu wirken.
  • Es ist ein weiterer Vorteil der vorliegenden Erfindung, eine Packung mit einer dünneren Packung zu liefern, die herstellbar ist, und es ist der Zweck der vorliegenden Erfindung, die Waferebenenpackung und des Verfahren dafür zu offenbaren.
  • Noch ein Vorteil der vorliegenden Erfindung ist, eine Packung herzustellen, die an den Waferebeneneinbrandtest und die Endprüfung angepasst ist.
  • Die vorliegende Erfindung schließt eine Waferebenenpackung ein, die einen Wafer mit einer Vielzahl von darauf gebildeten Platten umfasst, wobei der Wafer einen darin gebildeten Graben hat; eine dielektrische Schicht, die über der Vielzahl von Platten gebildet und in den Graben angefüllt ist, um Bahnen der Vielzahl von Platten freizulegen; eine durch ein Klebstoffmaterial auf dem Wafer befestigte Metallschicht; einen auf der Rückseite der Metallschicht gebildeten Schutzfilm; eine Leitungsbahn, die auf der dielektrischen Schicht gebildet und mit den Bahnen verbunden ist; eine auf der Leitungsbahn und der dielektrischen Schicht aufgebrachte Lötmaske, um einen Teil der Leitungsbahn freizulegen, und Unterstoßmetallisierung (UBM – Under Bump Metallization), Lötmetall, das auf dem freigelegten Teil (UBM) gebildet und mit der Leitungsbahn verbunden ist.
  • Die vorliegende Erfindung schließt in einer anderen Ausführungsform eine Waferebenenpackung ein, die einen Wafer mit einer Vielzahl von darauf gebildeten Platten umfasst, wobei der Wafer einen darin gebildeten Graben hat; ein dickeres Substrat mit einem darin gebildeten Graben auf der Ritzlinie, das durch ein Klebstoffmaterial auf dem Wafer befestigt ist (der Graben auf der Ritzlinie kann nach der Befestigung auf dem Wafer gebildet werden); einen Schutzfilm, der auf der Rückseite des Substrats gebildet und in den Graben angefüllt ist; eine dielektrische Schicht, die über der Vielzahl von Platten gebildet und in den Graben auf dem Wafer angefüllt ist, um Bahnen der Vielzahl von Platten freizulegen; eine Leitungsbahn, die auf der dielektrischen Schicht gebildet und mit den Bahnen verbunden ist; eine auf der Leitungsbahn und der dielektrischen Schicht aufgebrachte Lötmaske, um einen Teil der Leitungsbahn freizulegen; und UBM, Lötmetall, das auf dem freigelegten Teil (UBM) gebildet und mit der Leitungsbahn verbunden ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Darstellung einer auf einem Wafer durch ein Klebstoffmaterial befestigten Metallschicht nach der vorliegenden Erfindung.
  • 2 ist eine schematische Darstellung einer über einer Vielzahl von Platten gebildeten und in einen Graben angefüllten dielektrischen Schicht nach der vorliegenden Erfindung.
  • 3 ist eine schematische Darstellung einer über einer Vielzahl von Platten gebildeten dielektrischen Schicht, um Bahnen der Vielzahl von Platten freizulegen, nach der vorliegenden Erfindung.
  • 4 ist eine schematische Darstellung einer auf der Leitungsbahn aufgebrachten Lötmaske und von auf dem freigelegten Teil der Leitungsbahn gebildeten Lötkugeln nach der vorliegenden Erfindung.
  • 5 ist eine schematische Darstellung eines auf der Rückseite der Metalldeckschicht gebildeten Schutzfilms nach der vorliegenden Erfindung.
  • 6 ist eine schematische Darstellung eines auf der Rückseite der Metalldeckschicht gebildeten Schutzfilms nach der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Einige Ausführungsbeispiele der Erfindung werden nun genauer beschrieben. Es sollte trotzdem klar sein, dass die vorliegende Erfindung in einem weiten Bereich von anderen außer den besonders beschriebenen Ausführungsformen benutzt werden kann, und der Umfang der vorliegenden Erfindung ist ausdrücklich nicht beschränkt, außer wie in den begleitenden Ansprüchen bestimmt. Die Komponenten der verschiedenen Elemente sind nicht maßstabsgetreu gezeigt. Einige Abmessungen der verwandten Komponenten sind übertrieben, und bedeutungslose Teile sind nicht gezeigt, um eine deutlichere Beschreibung und ein besseres Verständnis der vorliegenden Erfindung zu liefern.
  • Die vorliegende Erfindung beschreibt ein neues Verfahren zum Bilden einer Waferebenenpackung und die Struktur der Waferebenenpackung. Die genaue Beschreibung ist wie folgt beschrieben. Die Beschreibung und die Zeichnung stellen die Ausführungsform der vorliegenden Erfindung dar, die Erfindung ist aber nicht durch die Ausführungsform beschränkt. Zunächst wird eine verarbeitete Waferrückseite (oder erste Seite) anfangs poliert oder durch ein Schleifmittel oder dergleichen geschliffen. Die Dicke des verarbeiteten Wafers mit einer Vielzahl von Platten wird vorzugsweise auf die gewünschte Dicke poliert, wie ungefähr 50-150 μm. Danach wird eine Klebstoffmaterialschicht 3 auf der Rückseite des Wafers 5 oder einem Substrat 1 gebildet. Das Bildungsverfahren der Klebstoffmaterialschicht 3 wird zum Beispiel durch ein Druck- oder Beschichtungsverfahren gemacht. Das Klebstoffmaterial umfasst Epoxidharz, Dichtungsklebstoff, wasserlöslichen UV- Klebstoff, wieder bearbeitbaren UV-Klebstoff, Silikonharz, Silikonkautschuk, elastisches PU, poröses PU, Acrylgummi, Blauband oder UV-Band. Das Material des Substrats 1 umfasst ein Metall wie Legierung 42 (Kombination von 42% Ni, 58% Fe) in der bevorzugten Ausführungsform. Danach wird ein Verbinden des verarbeiteten Wafers 5 und des Substrats 1 aus Legierung 42 durch Verwenden irgendeiner geeigneten Materialschicht 3, die ein Klebstoffmaterial einschließt, aber nicht darauf beschränkt ist, wie in 1 dargestellt ist, und dann ein Aushärten einer solchen Struktur durchführt. Das Substrat 1 aus Legierung 42 kann durch Verwenden eines Laminierungs- oder Verbindungsverfahrens angebracht werden, wie im Stand der Technik oder dergleichen aufgezeigt ist. Die Dicke des Substrats 1 aus Legierung 42 ist vorzugsweise ungefähr 50-100 μm. Die tatsächliche Dicke des Substrats 1 aus Legierung 42 hängt jedoch von den anderen Parametern des Verfahrens ab. Quarz oder Keramik kann das Substrat 1 aus Legierung 42 ersetzen. Das in dem Laminierungsverfahren verwendete ausgewählte Material hat einen thermischen Ausdehnungskoeffizienten (CTE), der dicht bei einem von Silicium liegt. Der CTE des Siliciums ist typischerweise ungefähr 3. Die Haupteigenschaften der Legierung 42 umfassen einen CTE von ungefähr 4,0~4,7 (ppm/°C), eine thermische Leitfähigkeit von ungefähr 12 (W/m-°C), einen spezifischen elektrischen Widerstand von ungefähr 70 (μΩ-cm) und eine Ermüdungsstreckgrenze von ungefähr 620 (MPa). Besondere Legierungen wie die Legierung 42 haben sich wegen ihrer thermischen Ausdehnungskoeffizienten, die denen von Keramik ähneln, und wegen ihrer hohen Formbarkeit weitgehend durchgesetzt. Die thermischen Ausdehnungskoeffizienten dieser beiden Materialien passen, wie oben erwähnt, gut mit denen von Silicium zusammen, die 2,3 ppm/°C und von Keramiksubstrat (3,4 bis 7,4 ppm/°C) sind. Die Legierung 42 hat eine hohe Streckgrenze von 620 MPa, verglichen mit nur 380-550 MPa für die meisten Kupferlegierungen. Das Substratmaterial kann elektrisch leitend sein, um als elektrische Bahn für die Signale zu dienen. Das Material sollte weiterhin widerstandsfähig gegen Korrosion sein, die den elektrischen Widerstand des Materials erhöht, und dadurch elektrisches Versagen verursacht und schliesslich mechanischen Bruch ergeben kann. Die Materialien in der vorliegenden Erfindung können Fe-Ni-Legierung, Fe-Ni-Co-Legierung, Cu-Fe-Legierung, Cu-Cr-Legierung, Cu-Ni-Si-Legierung oder Cu-Sn-Legierung usw. umfassen.
  • Dann wird eine Fotolackschicht (PR – photo-resist) auf die Oberflächenseite des verarbeiteten Wafers 5 gestrichen, und die Fotolackschicht wird über einer Ritzlinie 7 freigelegt. Der Wafer (oder das Silicium) 5 wird durch Verwenden einer Fotolackmaske (nicht gezeigt) mit einem spezifischen Muster nach einem Entwicklungsverfahren des Fotolacks geätzt, um die Chips zu trennen. Die Öffnungen der Fotolackmaske werden vorzugsweise mit der auf der Oberfläche des Wafers 5 gebildeten Ritzlinie 7 ausgerichtet, wodurch die Ritzlinie freigelegt wird. Der Siliciumwafer 5 wird in einer bevorzugten Ausführungsform durch Nassätzen geätzt, so dass ein durch den Schritt erzeugter Graben 9 ein Neigungsprofil hat. Wie im Stand der Technik bekannt ist, kann das obige Ergebnis leicht durch Kontrollieren der Anleitung des Ätzens erhalten werden. Die obigen zwei Schritte können durch einen mechanischen Plattensägeprozess ersetzt werden.
  • Mit Bezug auf 2 wird eine dielektrische Schicht 11, die zum Beispiel ein Material sein kann wie BCB, SINR (Siloxanpolymer), Epoxid, Polyimide, Silikongummi oder Silikonharz, auf der zweiten Seite (oben) des Wafers 5 gebildet und in die Ritzlinie 7 angefüllt, und dieses geschieht vorzugsweise mittels eines Druck-, Vakuumbeschichtungsverfahrens. Der Schritt ist ähnlich wie die Bildung des typisch benutzten Bands. Die Bildung der dielektrischen Schicht durch das Vakuumbeschichtungsverfahren verhindert die Bildung von Blasen in der dielektrischen Schicht 11, und die dielektrische Schicht 11 wird sich automatisch wieder in den Graben 9 auffüllen. Dann wird ein Aushärtungsschritt durch Verwenden der Ultraviolett (UV)-Strahlung durchgeführt, um die dielektrische Schicht 11 zu härten. Ein thermisches Verfahren kann alternativ verwendet werden, um das Material auszuhärten. Ein chemisches mechanisches Polierverfahren (CMP – chemical mechanical polishing) wird wahlweise benutzt, um die dielektrische Schicht 11 auf der Waferschaltkreisseite zu schleifen.
  • Danach wird eine Fotolackschicht (PR) auf die Oberflächenseite der dielektrischen Schicht 11 aufgebracht, und dann wird die Fotolackschicht über Al-Verbindungsbahnen 13 durch Verwenden eines Fotolithographieverfahrens freigelegt. Ein Ätzverfahren wird durchgeführt, um einen Teil der dielektrischen Schicht 11 zu entfernen, um eine Öffnung zu schaffen, um die Al-Verbindungsbahnen 13 freizulegen, und dadurch werden eine Vielzahl von Öffnungen 15 in der dielektrischen Schicht 11 gebildet und mit den Bahnen 13 der Platten (Chips) ausgerichtet, wie in 3 dargestellt ist. Das andere Verfahren zum Öffnen der Al-Bahnen ist, das Fotolithographieverfahren zu verwenden, wenn die dielektrische Schicht 11 fotoempfindliches Material ist. Somit sind die Bahnen 13 auf dem Chip freigelegt. Plasmaätzen wird durchgeführt, um die Al-Verbindungsbahnen 13 zu reinigen. Es sollte beachtet werden, dass die Ausrichtungsmarkierung für das Ausrichtungswerkzeug für nachfolgende Ausrichtung sichtbar ist. Die dielektrische Schicht 11 zeigt weiterhin das Kennzeichen eines Feuchtigkeitswiderstands.
  • Danach wird eine Leitungsbahnauslegung oder sogenannte Bahnschaltkreisneuverteilung über der oberen Oberfläche der dielektrischen Schicht 11 angeordnet, wie in 4 dargestellt ist. Die Neuverteilungsleitungsbahn 17 kann aus irgendeiner leitenden Schicht, wie ein Metall, eine Legierung oder dergleichen, zusammengesetzt sein. In einem allgemeinen Verfahren wird eine Sperrschicht in der Öffnung 15 und über den Verbindungsbahnen 13 gebildet, beispielsweise wird die Sperrschicht durch Verwenden von Quellenmaterial von Ti/Cu- oder Ti/W/Cu-Legierung usw. gesprüht. Ein Fotolack wird oben auf die Sperrschicht gestrichen, und dann definiert eine Fotomaske das Muster der leitenden RDL-Schicht. Die RDL-Bahn wird auf der Sperrschicht gebildet, zum Beispiel durch Anwenden eines Galvanisierungsverfahrens unter Verwenden von Quellenmaterial von Cu/Au- oder Cu/Ni/Au-Legierung usw. Der Fotolack wird dann abgelöst und ein Metallnassätzen wird durchgeführt, um die RDL-Metallbahn zu bilden. Um für eine richtige Anordnung und einen richtigen Abstand der Löterhebungen zu sorgen, die später eingeführt werden, könnte die neuverteilte Schicht (RDL – redistributed layer) wieder verteilt werden, um sich auf der Sperrschicht zu bilden. Wie im Stand der Technik bekannt ist, kommt ein Teil der Leitungsbahn 17 der Neuverteilungsschicht für eine elektrische Verbindung mit den Bahnen 13 in Kontakt.
  • Noch mit Bezug auf 4 wird eine dielektrische Lötmaskenschicht 19 (obere Schutzschicht) aufgebracht, um die dielektrische Schicht 11 und die RDL-Leitungsbahn 17 zur Isolation zu bedecken, um die RDL-Leitungsbahn 17 zu schützen. Die dielektrische Schicht 19 kann durch Drucken oder Beschichten und ein anschließendes Anwenden eines Fotolithographieverfahrens gebildet werden, um eine Fotomaske zu bilden, um die Lötbahnen zu definieren. Ein Fotolithographieverfahren wird weitergeführt, um die dielektrische Schicht 19 teilweise zu entfernen, um eine zweite Öffnung zu schaffen, um die neu verteilte Schichtbahn freizulegen, um Lötbahnen zu bilden. Als nächstes kann eine Plasmareinigung der Lötbahnen durchgeführt werden. Die obigen Verfahren zum Bilden der RDL-Bahn 17 können wiederholt werden, um die Vielschichten-Metallneuverteilungs-UBM-Struktur zu bilden. Bei dieser Annäherung ist die Gestalt der UBM hauptsächlich durch die gebildete dielektrische Schicht 19 definiert, und ein fotodefinierbares Epoxid wird wahlweise auf einem Wafer aufgebracht, um als eine Spannungsausgleichsschicht (SCL – Stress Compensations Layer) zu dienen.
  • Die Lötmaske 19 legt einen gewünschten Teil der RDL-Leitungsbahn 17 frei, und der freigelegte Bereich der RDL-Leitungsbahn 17 ist vorbestimmt, um Lötkugeln als einen elektrisch verbindenden Anschluss festzulegen. Ein Lötpastendruckverfahren wird durchgeführt, um ein Lot 21 auf den vorbestimmten Bereich zu drucken, und das Lot 21 tritt mit der RDL-Leitungsbahn 17 (durch UBM; UBM-Teil nicht in den Zeichnungen gezeigt) in Kontakt. Das Lot 21 wird dann durch einen IR-Rückfluss bei einer Temperatur angewendet, die beim Stand der Technik bekannt ist, um eine sphärische Gestalt als einen Anschlusskontaktgeber zu erhalten, wie in 5 gezeigt ist. Die Halbleiterplatte 5 ist durch einen Bahnschaltkreis oder Leitungsbahnen 17 mit Lötkugel 21 zusammengeschaltet. Die Lötkugel 21 kann mittels einer typischen Kugelrasteranordungstechnik (BGA – Ball Grid Array) gebildet sein. Die Lötkugeln 21 sind vorzugsweise in einer Matrixgestalt festgelegt. Die Lötkugeln 21 sind typischerweise mit dem Schaltkreis verbunden, um einen elektrischen Anschluss festzulegen.
  • Der Wafer wird nachfolgend auf ein Prüfgerät zum Waferebenenprüfen und/oder Einbrenntest eingestellt. Als nächstes wird ein Sägeverfahren nach dem Waferebenenpackungs-Test (WLP) durchgeführt, um die Platten durch Schneiden der Ritzlinie 22 zu trennen, dadurch wird die Chip-Scale-Packung (CSP) erhalten. Bei einer Packungsstruktur mit einem Substrat 1 mit einer dünneren Dicke, wird fortgefahren, um den Schutzfilm 2, der aus Epoxidharz, einer Vergussmasse, einer dielektrischen Schicht, Silikon, Silikongummi, Silikonharz, elastischem PU, porösem PU, Acrylgummi, Blauband- oder UV-Bandmaterialien hergestellt sein kann auf der Rückseite des Substrats 1 aus Legierung 42 zu drucken, um die Deckschicht der Packung zu bilden, in 5 gezeigt, die eine Lasermarkierung und ein Erhalten einer besseren Sägequalität ermöglicht. Die Dicke der Metallschicht 1 reicht zum Beispiel ungefähr von 50 μm bis 100 μm. Der Schutzfilm 2 kann durch Laser oder Tinte markiert werden. In der bevorzugten Ausführungsform umfasst das Material des Schutzfilms 2 ein Harz, eine Vergussmasse, eine dielektrische Schicht, Silikon, Blauband, UV-Band, Silikongummi, Silikonharz, elastisches PU, poröses PU oder Acrylgummi. Schließlich wird ein Schneidsägen (laser) ermöglicht, um den verarbeiteten Wafer mit dem Substrat 1 aus Legierung 42 entlang der Ritzlinie 22 zu schneiden, um die Packung aufzuteilen.
  • Weiterhin wird in einer anderen bevorzugten Ausführungsform, die eine Packungsstruktur mit einem Substrat 1 mit dickerer Dicke einschließt, der Fotolack auf der Rückseite des Substrats 1 aus Legierung 42 gestrichen und anschließend der Fotolack auf der Ritzlinie 22 freigelegt, und dadurch wird ein vorbestimmtes Muster auf dem Substrat 1 gebildet, und eine Öffnung bildet das vorbestimmte Muster dazwischen und auf der Ritzlinie. Danach wird ein Nassätzverfahren an der dünneren Dicke des Substrats 1 aus Legierung 42 auf der Ritzlinie 22 durchgeführt, um einen Graben 23 darauf zu bilden, um ein Zerteilen zu ermöglichen und dadurch eine bessere Sägequalität zu schaffen. Und dann ist der Schutzfilm 2, der beispielsweise aus Harz, einer Vergussmasse, einer dielektrischen Schicht, Silikon, Silikongummi, Silikonharz, elastischem PU, porösem PU, Acrylgummi, Blauband- oder UV-Bandmaterialien besteht, auf der Rückseite des Substrats 1 aus Legierung 42 durch Druck, Beschichtungs-, Abstich- oder Formverfahren zu bilden und in den Graben 23 zu füllen, um die Deckschicht der Packung zu bilden. Die Tiefe des Grabens 23 reicht zum Beispiel ungefähr von 50 μm bis 250 μm. Bei dieser Ausführungsform wird das dickere Substrat 1 auf dem Bereich der Ritzlinien geätzt, um eine dünnere Schicht wie die vorangehende Ausführungsform zu sein, und der Graben 23 wird mit dem Deckmaterial gefüllt, so dass eine solche Struktur auch eine Lasermarkierung ermöglicht, und eine bessere Sägequalität der Packung erhalten wird. Ähnlich wird ein Schneidsägen (laser) benutzt, um den verarbeiteten Wafer entlang der Ritzlinie zu schneiden, um die Packung aufzuteilen.
  • Die Struktur und das Verfahren der vorliegenden Erfindung haben schlussfolgernd einige Vorteile, die die folgenden einschließen: Schutz des Siliciumchips vor Beschädigung, nicht zerbrechliche Materialien, bessere thermische Leitfähigkeit, Verwenden der Legierung 42 mit einem CTE (~4,1) dicht bei dem des Siliciumsubstrats (2,6), vollständige Packung des Chips, mögliche dünnere Packung und eine vielschichtige RDL-Leitungsschicht. Die Struktur und das Verfahren für WL-CSP mit Metalldeckschicht der vorliegenden Erfindung kann daher die Packungsleistung und die Lebensdauer während des Zuverlässigkeitsprüfens verbessern.
  • Wie Fachleuten klar sein wird, sind die vorangehenden bevorzugten Ausführungsformen der vorliegenden Erfindung für die vorliegende Erfindung eher veranschaulichend als beschränkend für die vorliegende Erfindung. Es ist beabsichtigt, dass verschiedene Modifizierungen und ähnliche Anordnungen umfasst werden, die in dem Sinn und Umfang der angehängten Patentansprüche eingeschlossen sind, wobei dem Umfang die weiteste Interpretation erteilt werden soll, um alle solche Modifizierungen und ähnliche Strukturen zu umfassen. Während die bevorzugte Ausführungsform der Erfindung dargestellt und beschrieben worden ist, ist es klar, das verschiedene Änderungen gemacht werden können, ohne dabei von dem Sinn und Umfang der Erfindung abzuweichen.

Claims (10)

  1. Eine Waferebenenpackung, die umfasst: Einen Wafer mit einer Vielzahl von darauf gebildeten Platten, wobei der Wafer einen darin gebildeten Graben aufweist; eine dielektrische Schicht, die über der Vielzahl von Platten gebildet und in den Graben zum Freilegen von Bahnen der Vielzahl von Platten angefüllt ist; eine durch ein Klebstoffmaterial auf dem Wafer befestigte Metallschicht; einen auf der Rückseite der Metallschicht gebildeten Schutzfilm; eine auf der dielektrischen Schicht und mit den Bahnen verbundene Leitungsbahn; eine auf der Leitungsbahn und der dielektrischen Schicht aufgebrachte Lötmaske, um einen Teil der Leitungsbahn freizulegen, und Lötkugeln, die auf dem freigelegten Teil gebildet und mit der Leitungsbahn verbunden sind.
  2. Packung nach Anspruch 1, wobei das Metallsubstrat eine Legierung 42 (42% Ni, 58% Fe) umfasst.
  3. Packung nach Anspruch 1, wobei das Material des Schutzfilms ein Epoxidharz, eine Vergussmasse, eine dielektrische Schicht, Silikon, Blauband, UV-Band, Silikongummi, Silikonharz, elastisches PU, poröses PU oder Acrylgummi umfasst.
  4. Packung nach Anspruch 1, wobei sich der Schutzfilm durch Laser oder Tinte markieren lässt.
  5. Packung nach Anspruch 1, wobei die Dicke der Metallschicht ungefähr von 50 μm bis 100 μm reicht.
  6. Eine Waferebenenpackung, die umfasst: Einen Wafer mit einer Vielzahl von darauf gebildeten Platten, wobei der Wafer einen darin gebildeten Graben aufweist; ein durch ein Klebstoffmaterial auf dem Wafer befestigtes Substrat mit einem darin gebildeten Graben; einen Schutzfilm, der auf der Rückseite des Substrats gebildet und in den Graben angefüllt ist; eine dielektrische Schicht, die über der Vielzahl von Platten gebildet und in den Graben zum Freilegen der Bahnen der Vielzahl von Platten angefüllt ist; eine auf der dielektrischen Schicht und mit den Bahnen verbundene Leitungsbahn; eine auf der Leitungsbahn und der dielektrischen Schicht aufgebrachte Lötmaske, um einen Teil der Leitungsbahn freizulegen, und Lötkugeln, die auf dem freigelegten Teil gebildet und mit der Leitungsbahn verbunden sind.
  7. Packung nach Anspruch 6, wobei das Substrat die Legierung 42 umfasst.
  8. Packung nach Anspruch 6, wobei das Material des Schutzfilms ein Epoxidharz, eine Vergussmasse, eine dielektrische Schicht, Silikon, Blauband, UV-Band, Silikongummi, Silikonharz, elastisches PU, poröses PU oder Acrylgummi umfasst.
  9. Packung nach Anspruch 6, wobei sich der Schutzfilm durch Laser oder Tinte markieren lässt.
  10. Packung nach Anspruch 6, wobei die Tiefe des Grabens ungefähr von 50 μm bis 250 μm reicht.
DE102007059181A 2006-12-07 2007-12-06 Struktur und Verfahren für WL-CSP mit Metalldeckschicht Withdrawn DE102007059181A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/567,795 2006-12-07
US11/567,795 US7468544B2 (en) 2006-12-07 2006-12-07 Structure and process for WL-CSP with metal cover

Publications (1)

Publication Number Publication Date
DE102007059181A1 true DE102007059181A1 (de) 2008-06-12

Family

ID=39363415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007059181A Withdrawn DE102007059181A1 (de) 2006-12-07 2007-12-06 Struktur und Verfahren für WL-CSP mit Metalldeckschicht

Country Status (7)

Country Link
US (1) US7468544B2 (de)
JP (1) JP2008177548A (de)
KR (1) KR20080052496A (de)
CN (1) CN101197336A (de)
DE (1) DE102007059181A1 (de)
SG (1) SG143238A1 (de)
TW (1) TWI358803B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US7932179B2 (en) * 2007-07-27 2011-04-26 Micron Technology, Inc. Method for fabricating semiconductor device having backside redistribution layers
CN101807511B (zh) * 2009-02-13 2012-03-28 万国半导体股份有限公司 激光标识晶片水平芯片级封装的方法
CN102097404B (zh) * 2009-12-10 2013-09-11 万国半导体有限公司 低衬底电阻的晶圆级芯片尺寸封装及其制造方法
CN102034721B (zh) * 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
CN102034720B (zh) * 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
CN102130026B (zh) * 2010-12-23 2012-06-27 中国科学院半导体研究所 基于金锡合金键合的圆片级低温封装方法
WO2012100720A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装方法
CN102683226A (zh) * 2011-03-14 2012-09-19 SKLink株式会社 晶圆级封装结构及其制造方法
TWI505413B (zh) * 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
US8963282B2 (en) * 2011-09-14 2015-02-24 Nanya Technology Corp. Crack stop structure and method for forming the same
US9257392B2 (en) * 2012-04-11 2016-02-09 Mediatek Inc. Semiconductor package with through silicon via interconnect
US20150001713A1 (en) * 2013-06-29 2015-01-01 Edmund Goetz Multiple level redistribution layer for multiple chip integration
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
CN105374773A (zh) * 2014-08-25 2016-03-02 万国半导体股份有限公司 Mcsp功率半导体器件及制备方法
CN104362102A (zh) * 2014-09-28 2015-02-18 南通富士通微电子股份有限公司 晶圆级芯片规模封装工艺
CN104299949A (zh) * 2014-09-28 2015-01-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构
CN105778644B (zh) * 2014-12-15 2019-01-29 碁達科技股份有限公司 雷射切割用保护膜组成物及应用
JP2017162876A (ja) * 2016-03-07 2017-09-14 株式会社ジェイデバイス 半導体パッケージの製造方法
US20190131247A1 (en) * 2017-10-31 2019-05-02 Microchip Technology Incorporated Semiconductor Wafer Cutting Using A Polymer Coating To Reduce Physical Damage
TWI683415B (zh) * 2018-09-28 2020-01-21 典琦科技股份有限公司 晶片封裝體的製造方法
CN110970362B (zh) * 2018-09-28 2022-06-07 典琦科技股份有限公司 芯片封装体的制造方法
CN111653528A (zh) * 2020-07-22 2020-09-11 江苏长晶科技有限公司 芯片封装结构、方法和半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
US6184573B1 (en) * 1999-05-13 2001-02-06 Siliconware Precision Industries Co., Ltd. Chip packaging
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP4222092B2 (ja) * 2003-05-07 2009-02-12 富士電機デバイステクノロジー株式会社 半導体ウェハ、半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
SG143238A1 (en) 2008-06-27
US20080136026A1 (en) 2008-06-12
JP2008177548A (ja) 2008-07-31
CN101197336A (zh) 2008-06-11
TW200828544A (en) 2008-07-01
US7468544B2 (en) 2008-12-23
KR20080052496A (ko) 2008-06-11
TWI358803B (en) 2012-02-21

Similar Documents

Publication Publication Date Title
DE102007059181A1 (de) Struktur und Verfahren für WL-CSP mit Metalldeckschicht
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008016324A1 (de) Halbleiterbausteinpackung mit einem Chip aufnehmendem Durchgangsloch und doppelseitigen Aufbauschichten auf beiden Oberflächenseiten für WLP und ein Verfahren dazu
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102013103015B4 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE102007063342A1 (de) Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007055403A1 (de) Wafer-Level-Package mit Chipaufnahmehohlraum und Verfahren desselben
DE102007031966A1 (de) Struktur eines Bildsensormoduls und Herstellungsverfahren für ein Wafer-Level-Package
DE102019116734A1 (de) Fan-out-package mit einem steuerbaren standoff-abstand
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102007060313A1 (de) Wafer Level Package (WLP) mit guter CTE-Eigenschaft und Verfahren zu deren Herstellung
DE102008003156A1 (de) Mehrchip-Packung und Verfahren zu ihrer Ausbildung
DE102008007694A1 (de) Bildsensorpackage auf Waferebene mit Die-Aufnahmeausnehmung und Verfahren zu deren Herstellung
DE102004034397A1 (de) Bildsensormodul und Verfahren zum Herstellen eines Waferebenenpakets
DE102007059161A1 (de) Multi-Chip Package Struktur und Verfahren zu deren Herstellung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102015105954B4 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE10164800A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102008024802A1 (de) CMOS-Bildsensor-Chip-Packung in Chipgröße mit Chip aufnehmendem Durchgangsloch und Verfahren derselben
DE102011000836A1 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee